WO2014030469A1 - 高周波デバイス及び方向性結合器 - Google Patents

高周波デバイス及び方向性結合器 Download PDF

Info

Publication number
WO2014030469A1
WO2014030469A1 PCT/JP2013/069522 JP2013069522W WO2014030469A1 WO 2014030469 A1 WO2014030469 A1 WO 2014030469A1 JP 2013069522 W JP2013069522 W JP 2013069522W WO 2014030469 A1 WO2014030469 A1 WO 2014030469A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal line
frequency device
pattern
magnetic layer
magnetic
Prior art date
Application number
PCT/JP2013/069522
Other languages
English (en)
French (fr)
Inventor
浩和 矢▲崎▼
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2014531548A priority Critical patent/JP5660258B2/ja
Publication of WO2014030469A1 publication Critical patent/WO2014030469A1/ja
Priority to US14/619,497 priority patent/US9281797B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20336—Comb or interdigital filters
    • H01P1/20345—Multilayer filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/22—Attenuating devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Definitions

  • the present invention relates to a high frequency device including a high frequency circuit including an attenuator and configured as a single chip.
  • the present invention also relates to a directional coupler including a high frequency circuit including an attenuator and configured as a single chip.
  • Patent Documents 1 to 6 are known as high-frequency devices or high-frequency circuits related to high-frequency signal transmission.
  • Patent Document 1 discloses a method of manufacturing a T-type attenuator having a conducting wire that penetrates a hole of a ferrite core.
  • Patent Document 2 discloses a signal transmission element having high-frequency blocking and low-pass characteristics that absorb high-frequency components in a high-frequency region.
  • Patent Document 3 a magnetic plate having at least an insulating surface and a conductor portion formed on the surface is laminated, and the chip is formed on the outer magnetic plate of the laminated inductor in which the conductor portions are connected in series.
  • a high frequency noise filter is disclosed in which a capacitor is connected to form an LC circuit.
  • Patent Document 4 discloses an inductor inserted in one line of a transmission line composed of a pair of lines, and a series of resistors and capacitors each having one end connected to the other line and the other end connected to both ends of the inductor.
  • An attenuator is disclosed in which an inductor is formed by passing through a conductive wire in a cylinder made of a magnetic material.
  • the attenuator of Patent Document 4 is composed of discrete circuit elements including an inductor, a resistor, and a capacitor.
  • Patent Document 5 discloses a ferrite sintered body, a chip inductor, and an LC composite component.
  • Patent Document 6 discloses a general directional coupler.
  • Japanese Patent Publication No. 3-015363 Japanese Patent Laid-Open No. 8-078218. Japanese Patent Laid-Open No. 62-189712. JP-A-63-098206. Japanese Patent Application Laid-Open No. 1-110708. JP 2011-055457 A.
  • an impedance matching circuit is required to suppress unnecessary reflection.
  • the attenuator and the impedance matching circuit are constituted by discrete circuit elements, it is necessary to deal with variations in characteristics of the circuit elements in order to obtain a desired attenuation and impedance. Further, it is troublesome to construct a circuit from discrete circuit elements. Therefore, it is desirable to provide the attenuator and impedance matching circuit as a single chip to simplify the manufacture of devices using the attenuator. It is also desirable to provide the attenuator and the impedance matching circuit as a single chip in order to meet the demand for miniaturization of devices including high-frequency circuits such as cellular phones.
  • a substrate comprising a plurality of stacked layers comprising at least one dielectric layer and at least one magnetic layer; First and second terminals; At least one pattern conductor formed on any one of the plurality of layers; A high-frequency device comprising at least one via conductor penetrating any one of the plurality of layers, The pattern conductor and the via conductor form a signal line for transmitting a predetermined high-frequency signal by connecting the first and second terminals, The first portion of the signal line includes at least one of a via conductor penetrating one magnetic layer and a pattern conductor sandwiched between two magnetic layers, and the first portion corresponds to the high-frequency signal.
  • the second portion of the signal line includes a capacitor formed by two pattern conductors so as to sandwich at least one dielectric layer and not sandwich a magnetic layer, and on at least one dielectric layer.
  • the high-frequency device includes at least one of an inductor including a formed pattern conductor, and the high-frequency device has a predetermined impedance with respect to the high-frequency signal at the first and second terminals.
  • the high-frequency device further includes a ground terminal,
  • the signal line includes a first signal line that connects the first and second terminals, and a second signal line that connects a connection point on the first signal line and the ground terminal,
  • the second signal line includes a capacitor formed by two pattern conductors so that at least one dielectric layer is sandwiched therebetween and a magnetic layer is not sandwiched therebetween.
  • the second signal line includes a via conductor that passes through one magnetic layer.
  • the high-frequency device further includes a ground terminal
  • the signal line includes a first signal line connecting the first and second terminals, a second signal line connecting the first connection point on the first signal line and the ground terminal, and the A second connection point on the first signal line and a third signal line connecting the ground terminal;
  • the first signal line includes an inductor including a patterned conductor formed on at least one dielectric layer between the first and second connection points;
  • the second signal line penetrates the first capacitor formed by two pattern conductors so as to sandwich at least one dielectric layer and not sandwich the magnetic layer, and one magnetic layer.
  • a first via conductor that includes:
  • the third signal line penetrates through the second capacitor formed by two pattern conductors so as to sandwich at least one dielectric layer and not sandwich the magnetic layer and one magnetic layer. And a second via conductor.
  • the high-frequency device further includes a ground terminal
  • the signal line includes a first signal line that connects the first and second terminals, and a second signal line that connects a connection point on the first signal line and the ground terminal,
  • the first signal line sandwiches at least one dielectric layer and does not sandwich a magnetic layer between the first terminal and a connection point connected to the second signal line.
  • a first capacitor formed by two pattern conductors, and a first pattern conductor sandwiched between two magnetic layers and connected in parallel to the first capacitor,
  • the first signal line sandwiches at least one dielectric layer and does not sandwich a magnetic layer between the second terminal and a connection point connected to the second signal line.
  • a second capacitor formed by two pattern conductors, and a second pattern conductor sandwiched between two magnetic layers and connected in parallel to the second capacitor,
  • the second signal line includes an inductor including a patterned conductor formed on at least one dielectric layer.
  • the high-frequency device further includes a ground terminal
  • the signal line includes a first signal line that connects the first and second terminals, and a second signal line that connects a connection point on the first signal line and the ground terminal,
  • the first signal line sandwiches at least one dielectric layer and does not sandwich a magnetic layer between the first terminal and a connection point connected to the second signal line.
  • a first capacitor formed by two pattern conductors and a first via conductor penetrating one magnetic layer, The first signal line sandwiches at least one dielectric layer and does not sandwich a magnetic layer between the second terminal and a connection point connected to the second signal line.
  • a second capacitor formed by two pattern conductors, and a second via conductor penetrating one magnetic layer includes a third signal line including at least one of a via conductor penetrating one magnetic layer and a pattern conductor sandwiched between the two magnetic layers, and at least one dielectric layer. And an inductor connected in parallel to the third signal line.
  • the high-frequency device further includes a ground terminal
  • the signal line includes a first signal line connecting the first and second terminals, a second signal line connecting the first connection point on the first signal line and the ground terminal, and the A second connection point on the first signal line and a third signal line connecting the ground terminal;
  • the first signal line includes at least one of a via conductor penetrating one magnetic layer and a pattern conductor sandwiched between the two magnetic layers between the first and second connection points
  • the second signal line includes at least one of a via conductor penetrating one magnetic layer and a pattern conductor sandwiched between two magnetic layers
  • the third signal line includes a fourth signal line including at least one of a via conductor penetrating one magnetic layer and a pattern conductor sandwiched between two magnetic layers, and at least one dielectric layer.
  • a capacitor formed so as not to sandwich the magnetic material layer and connected in parallel to the fourth signal line.
  • the high frequency device is an attenuator.
  • the high frequency device is a low-pass filter.
  • the high-frequency device is a high-pass filter.
  • the high frequency device is a band pass filter.
  • the first and second attenuators are high-frequency devices according to the first aspect of the present invention.
  • the attenuator and the impedance matching circuit can be provided as a single chip, and the attenuation amount and impedance can be adjusted according to the requirements.
  • a high frequency circuit that suppresses unnecessary reflection while attenuating a high frequency signal by a desired attenuation amount can be provided as a single chip. Further, by providing the attenuator and the impedance matching circuit as a single chip, variations in attenuation and impedance can be reduced, and the high-frequency circuit can be miniaturized.
  • FIG. 1 is an exploded perspective view showing a configuration of a high-frequency device according to a first embodiment of the present invention. It is sectional drawing which shows the state which laminated
  • FIG. 2 is an equivalent circuit diagram of the high frequency device of FIG. 1. It is a graph which shows the frequency characteristic of the reflection loss (S11) and insertion loss (S21) which concern on the high frequency device of FIG. It is a disassembled perspective view which shows the structure of the high frequency device which concerns on the 2nd Embodiment of this invention. It is sectional drawing which shows the state which laminated
  • FIG. 6 is an equivalent circuit diagram of the high frequency device of FIG. 5.
  • FIG. 10 is an equivalent circuit diagram of the high frequency device of FIG. 9. 10 is a graph showing frequency characteristics of reflection loss (S11) and insertion loss (S21) according to the high-frequency device of FIG. It is a disassembled perspective view which shows the structure of the high frequency device which concerns on a 1st comparative example.
  • FIG. 13 is an equivalent circuit diagram of the high frequency device of FIG. 12.
  • FIG. 16 is an equivalent circuit diagram of the high-frequency device of FIG. 15. It is a graph which shows the frequency characteristic of the reflection loss (S11) and insertion loss (S21) which concern on the high frequency device of FIG. It is a disassembled perspective view which shows the structure of the high frequency device which concerns on the 4th Embodiment of this invention.
  • FIG. 16 is an equivalent circuit diagram of the high-frequency device of FIG. 15. It is a graph which shows the frequency characteristic of the reflection loss (S11) and insertion loss (S21) which concern on the high frequency device of FIG. It is a disassembled perspective view which shows the structure of the high frequency device which concerns on the 5th Embodiment of this invention. It is an equivalent circuit schematic of the high frequency device of FIG.
  • FIG. 25 is a first part of an exploded perspective view showing a configuration of the directional coupler of FIG. 24.
  • FIG. 25 is a second part of an exploded perspective view showing the configuration of the directional coupler of FIG. 24.
  • FIG. 27 is an equivalent circuit diagram of the directional coupler of FIGS. 25 and 26.
  • FIG. 1 is an exploded perspective view showing the configuration of the high-frequency device according to the first embodiment of the present invention.
  • 2 is a cross-sectional view showing a state in which the high-frequency devices of FIG. 1 are stacked.
  • the cross-sectional view of FIG. 2 shows a cross section passing through the center in the Y direction of the high-frequency device and parallel to the XZ plane.
  • the high-frequency device includes at least one pattern conductor 1, 4, 5 formed on any one of the plurality of layers, and at least one via conductor 2 penetrating any one of the plurality of layers.
  • An alternate long and short dash line between the magnetic layer M2 and the dielectric layer N1 and an alternate long and short dash line between the dielectric layers N1 and N2 are electrically connected when the dielectric layers N1 to N3 and the magnetic layers M1 and M2 are stacked. (The same applies to other figures).
  • the high-frequency device further includes terminals P1 and P2 for inputting and outputting a high-frequency signal on the pattern conductor 1, and a ground terminal GND on the pattern conductor 5.
  • the pattern conductors 1, 4 and 5 and the via conductors 2 and 3 connect the terminals P1 and P2 and the ground terminal GND to form a signal line for transmitting a high frequency signal.
  • a part of the signal line includes at least one of a via conductor penetrating one magnetic layer and a pattern conductor sandwiched between two magnetic layers.
  • a part of the high-frequency signal flows through such a portion of the signal line, a part of the high-frequency signal is converted into heat by a magnetic body around the signal line, and the high-frequency signal is attenuated. Therefore, this portion of the signal line has a predetermined resistance to the high frequency signal.
  • a part of the pattern conductor 1 sandwiched between two magnetic layers M1 and M2 is shown as resistors R1 and R2.
  • the via conductor 2 penetrating the magnetic layer M2 may also function as a resistor.
  • the signal line is formed on at least one dielectric layer with a capacitor formed by two pattern conductors so that at least one dielectric layer is sandwiched between them and no magnetic layer is sandwiched between them. And at least one of an inductor including a patterned conductor.
  • the capacitor and / or inductor included in the signal line is configured such that the high-frequency device has a predetermined impedance for the high-frequency signal at the terminals P1 and P2.
  • the signal line includes a first signal line connecting the terminals P1 and P2, and a second signal line connecting the connection point on the first signal line and the ground terminal GND.
  • the second signal line includes a capacitor C1 formed by the pattern conductors 4 and 5 so as to sandwich the dielectric layer N2 and not sandwich the magnetic layer.
  • FIG. 3 is an equivalent circuit diagram of the high-frequency device of FIG.
  • the high frequency device functions as an attenuator.
  • a part of the signal line includes at least one of a capacitor and an inductor (capacitor C1 in FIG. 1), thereby matching the impedances at the terminals P1 and P2. And unnecessary reflection can be suppressed.
  • the dielectric layers N1 to N3 and the magnetic layers M1 and M2 are each made of insulating ceramics.
  • the magnetic layers M1 and M2 are made of a magnetic material having a relative permeability of 100 to 300, for example, and ferrite can be used, for example.
  • the dielectric layers N1 to N3 are non-magnetic materials that do not substantially attenuate even when a high-frequency signal is passed through a via conductor penetrating one dielectric layer or a pattern conductor formed between two adjacent dielectric layers ( Specific permeability 1).
  • the dimensions and relative permittivity of the dielectric layers N1 to N3, the dimensions and relative permeability of the magnetic layers M1 and M2, the dimensions of the pattern conductors 1, 4 and 5 and the via conductors 2 and 3 have desired attenuation and impedance. Designed to get.
  • the entire high-frequency device is generated using, for example, a manufacturing process of low-temperature co-fired ceramics (LTCC).
  • LTCC low-temperature co-fired ceramics
  • FIG. 4 is a graph showing the frequency characteristics of reflection loss (S11) and insertion loss (S21) according to the high-frequency device of FIG.
  • the graph of FIG. 4 shows the results of actual measurement of the prototype high frequency device.
  • the high-frequency device of FIG. 1 actually functions as an attenuator.
  • the high-frequency device of FIG. 1 can provide an attenuator and an impedance matching circuit as a single chip, and can further adjust the attenuation and impedance according to requirements.
  • the high-frequency device of FIG. 1 it is possible to provide a high-frequency circuit that suppresses unnecessary reflection while attenuating a high-frequency signal by a desired attenuation amount as a single chip. Further, by providing the attenuator and the impedance matching circuit as a single chip, variations in attenuation and impedance can be reduced, and the high-frequency circuit can be miniaturized.
  • FIG. 5 is an exploded perspective view showing the configuration of the high-frequency device according to the second embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing a state in which the high-frequency devices of FIG.
  • the high-frequency device 5 includes a substrate including a plurality of stacked layers including dielectric layers N11 to N13 and magnetic layers M11 to M13.
  • the high-frequency device includes pattern conductors 11, 14, 15, 17 formed on any one of a plurality of layers, and via conductors 12, 13 penetrating any one of the plurality of layers, respectively. , 16.
  • the high-frequency device further includes terminals P1 and P2 on the pattern conductor 11 and a ground terminal GND on the pattern conductor 17.
  • the pattern conductors 11, 14, 15, 17 and the via conductors 12, 13, 16 connect the terminals P1, P2 and the ground terminal GND to form a signal line for transmitting a high-frequency signal.
  • a part of the signal line includes a pattern conductor 11 sandwiched between two magnetic layers M11 and M12 and a via conductor 16 penetrating one magnetic layer M13. This portion of the signal line has predetermined resistors R11, R12, and R13 for high-frequency signals, respectively.
  • the signal line is formed on at least one dielectric layer with a capacitor formed by two pattern conductors so that at least one dielectric layer is sandwiched between them and no magnetic layer is sandwiched between them. And at least one of an inductor including a patterned conductor.
  • the signal line includes a first signal line connecting the terminals P1 and P2, and a second signal line connecting the connection point on the first signal line and the ground terminal GND.
  • the second signal line includes a capacitor C11 formed by the pattern conductors 14 and 15 so as to sandwich the dielectric layer N12 and not sandwich the magnetic layer.
  • FIG. 7 is an equivalent circuit diagram of the high-frequency device of FIG. This is the same as the equivalent circuit diagram of FIG. 3 except that a resistor R13 is added.
  • the capacitor C11 has an effect of allowing the high frequency signal passing through the first signal line to escape to the ground terminal GND at the same time as adjusting the impedance.
  • the resistor R13 By adding the resistor R13 to the second signal line, the ratio of the high-frequency current flowing from the first signal line to the ground terminal GND is adjusted so that the attenuation amount between the terminals P1 and P2 can be adjusted.
  • FIG. 8 is a graph showing the frequency characteristics of reflection loss (S11) and insertion loss (S21) according to the high-frequency device of FIG.
  • the graph of FIG. 8 shows the results of actual measurement of the prototype high frequency device.
  • the high-frequency device of FIG. 5 actually functions as an attenuator.
  • a part of the signal line includes at least one of a via conductor penetrating one magnetic layer and a pattern conductor sandwiched between the two magnetic layers, This portion of the signal line has a predetermined resistance to the high frequency signal.
  • the high frequency device can function as an attenuator.
  • FIG. 9 is an exploded perspective view showing the configuration of the high-frequency device according to the third embodiment of the present invention.
  • the high-frequency device of FIG. 9 includes a substrate including a plurality of stacked layers including dielectric layers N21 to N23 and a magnetic layer M21.
  • the high-frequency device includes pattern conductors 21 to 24 and 27 formed on any one of the plurality of layers, via conductors 25 and 26 penetrating each one of the plurality of layers, And an inductor L21 including a pattern conductor formed on at least one dielectric layer N21.
  • the high-frequency device further includes terminals P1 and P2 and a ground terminal GND on each of the dielectric layers N21 to N23 and the magnetic layer M21.
  • the terminals P1 and P2 and the ground terminal GND of each layer are electrically connected to each other.
  • the pattern conductors 21 to 24 and 27, the via conductors 25 and 26, and the inductor L21 connect the terminals P1 and P2 and the ground terminal GND to form a signal line for transmitting a high-frequency signal.
  • the signal lines include a first signal line connecting the terminals P1 and P2, a second signal line connecting the first connection point on the first signal line and the ground terminal GND, and a first signal line on the first signal line. 2 connection points and a third signal line connecting the ground terminal GND.
  • the first signal line includes an inductor L21 including a pattern conductor formed on at least one dielectric layer N21 between the first and second connection points.
  • the second signal line passes through the capacitor C21 formed by the pattern conductors 21 and 23 so as to sandwich at least one dielectric layer N22 and not sandwich the magnetic layer, and one magnetic layer M21.
  • the via conductor 25 that penetrates one magnetic layer M21 has a predetermined resistance R21 for high-frequency signals.
  • the third signal line passes through the capacitor C22 formed by the pattern conductors 22 and 24 so as to sandwich at least one dielectric layer N22 and not sandwich the magnetic layer, and one magnetic layer M21.
  • the via conductor 26 that penetrates one magnetic layer M21 has a predetermined resistance R22 for high-frequency signals.
  • FIG. 10 is an equivalent circuit diagram of the high-frequency device of FIG.
  • the high-frequency device in FIG. 9 functions as an attenuator and also functions as a saddle-type low-pass filter.
  • FIG. 11 is a graph showing the frequency characteristics of reflection loss (S11) and insertion loss (S21) according to the high-frequency device of FIG.
  • the graph of FIG. 11 shows simulation results for a high-frequency device having the following parameter values.
  • the inductance of the inductor L21 was 5 nH
  • the capacitances of the capacitors C21 and C22 were 2 pF
  • the resistance values of the resistors R21 and R22 were 250 ⁇ .
  • the impedance of the load impedances Z1 and Z2 was 50 ⁇ .
  • the relative permeability of the magnetic layer M21 was 290
  • the relative permeability of the dielectric layers N21 to N23 was 1.
  • the high-frequency device of FIG. 9 functions as an attenuator and also as a low-pass filter.
  • FIG. 12 is an exploded perspective view showing the configuration of the high-frequency device according to the first comparative example.
  • the high-frequency device includes a substrate including a plurality of stacked layers including dielectric layers N31 to N33.
  • the high-frequency device includes pattern conductors 31 to 33 formed on any one of the plurality of layers, and an inductor L31 including a pattern conductor formed on the dielectric layer N31.
  • the high-frequency device further includes terminals P1 and P2 and a ground terminal GND in each of the dielectric layers N31 to N33. When the dielectric layers N31 to N33 are stacked, the terminals P1 and P2 and the ground terminal GND of each layer are electrically connected to each other.
  • the pattern conductors 31 to 33 and the inductor L31 connect the terminals P1 and P2 and the ground terminal GND to form a signal line for transmitting a high frequency signal.
  • the signal lines include a first signal line connecting the terminals P1 and P2, a second signal line connecting the first connection point on the first signal line and the ground terminal GND, and a first signal line on the first signal line. 2 connection points and a third signal line connecting the ground terminal GND.
  • the first signal line includes an inductor L31 including a pattern conductor formed on the dielectric layer N31 between the first and second connection points.
  • the second signal line includes a capacitor C31 formed by pattern conductors 31 and 33 so as to sandwich at least one dielectric layer N32.
  • the third signal line includes a capacitor C32 formed by the pattern conductors 32 and 33 so as to sandwich at least one dielectric layer N32.
  • FIG. 13 is an equivalent circuit diagram of the high-frequency device of FIG. This is the same as the equivalent circuit diagram of FIG. 10 except that the resistors R21 and R22 are removed.
  • FIG. 14 is a graph showing the frequency characteristics of reflection loss (S11) and insertion loss (S21) according to the high-frequency device of FIG. Comparing FIG. 11 and FIG. 14, it can be seen that the high-frequency device of FIG. 12 functions as a low-pass filter but does not function as an attenuator.
  • FIG. 15 is an exploded perspective view showing the configuration of the high-frequency device according to the fourth embodiment of the present invention.
  • the high-frequency device 15 includes a substrate including a plurality of stacked layers including dielectric layers N41 to N43 and magnetic layers M41 and M42.
  • the high-frequency device includes pattern conductors 41 to 43, 45, 46, and 49 formed on any one of the plurality of layers, and via conductors 44 penetrating any one of the plurality of layers. , 47, and 48, and an inductor L41 including a pattern conductor formed on at least one dielectric layer N42.
  • the high frequency device further includes terminals P1 and P2 and a ground terminal GND on each of the dielectric layers N41 to N43 and the magnetic layers M41 and M42.
  • the terminals P1 and P2 and the ground terminal GND of each layer are electrically connected to each other.
  • the pattern conductors 41 to 43, 45, 46, 49, the via conductors 44, 47, 48, and the inductor L41 form a signal line that connects the terminals P1, P2 and the ground terminal GND to transmit a high-frequency signal.
  • the signal line includes a first signal line that connects the terminals P1 and P2, and a second signal line that connects the connection point on the first signal line and the ground terminal GND.
  • the first signal line is a patterned conductor so as to sandwich at least one dielectric layer N41 and no magnetic layer between the terminal P1 and the connection point connected to the second signal line.
  • the pattern conductor 45 sandwiched between the two magnetic layers M41 and M42 has a predetermined resistance R41 for high-frequency signals.
  • the first signal line is a patterned conductor so as to sandwich at least one dielectric layer N41 and no magnetic layer between the terminal P2 and the connection point connected to the second signal line.
  • the second signal line includes an inductor L41 including a pattern conductor formed on at least one dielectric layer N42.
  • FIG. 16 is an equivalent circuit diagram of the high-frequency device of FIG.
  • the high-frequency device in FIG. 15 functions as an attenuator and also functions as a T-type high-pass filter.
  • FIG. 17 is a graph showing the frequency characteristics of reflection loss (S11) and insertion loss (S21) according to the high-frequency device of FIG.
  • the graph of FIG. 17 shows simulation results for a high-frequency device having the following parameter values.
  • the capacitances of the capacitors C41 and C42 were 5 pF
  • the resistance values of the resistors R41 and R42 were 40 ⁇
  • the inductance of the inductor L41 was 10 nH.
  • the impedance of the load impedances Z1 and Z2 was 50 ⁇ .
  • the relative permeability of the magnetic layers M41 and M42 was 290
  • the relative permeability of the dielectric layers N41 to N43 was 1.
  • the high-frequency device of FIG. 15 functions as an attenuator and also as a high-pass filter.
  • FIG. 18 is an exploded perspective view showing the configuration of the high-frequency device according to the fifth embodiment of the present invention.
  • the high-frequency device includes a substrate including a plurality of stacked layers including dielectric layers N51 to N53 and magnetic layers M51 to M53.
  • the high-frequency device includes pattern conductors 51, 52, 55 to 57, 62, and 65 formed on any one of the plurality of layers, and vias penetrating any one of the plurality of layers.
  • Conductors 53, 54, 58 to 61, 63, 64 and an inductor L51 including a pattern conductor formed on the magnetic layer M52 facing the lower surface of at least one dielectric layer N52.
  • the high frequency device further includes terminals P1 and P2 and a ground terminal GND in each of the dielectric layers N51 to N53 and the magnetic layers M51 to M53.
  • the pattern conductors 51, 52, 55 to 57, 62, 65, the via conductors 53, 54, 58 to 61, 63, 64, and the inductor L51 are signals for transmitting high-frequency signals by connecting the terminals P1, P2 and the ground terminal GND. Form a line.
  • the signal line includes a first signal line that connects the terminals P1 and P2, and a second signal line that connects the connection point on the first signal line and the ground terminal GND.
  • the first signal line is a patterned conductor so that at least one dielectric layer N51 is sandwiched between the terminal P1 and the connection point connected to the second signal line, and no magnetic layer is sandwiched therebetween.
  • the capacitor C51 formed by 55 and 57 and the via conductor 53 that penetrates one magnetic layer M51 are included.
  • the via conductor 53 that penetrates one magnetic layer M51 has a predetermined resistance R51 for high-frequency signals.
  • the first signal line is a patterned conductor so that at least one dielectric layer N51 is sandwiched between the terminal P2 and a connection point connected to the second signal line, and no magnetic layer is sandwiched therebetween.
  • the capacitor C52 formed by 56 and 57 and the via conductor 54 penetrating one magnetic layer M51 are included.
  • the via conductor 54 that passes through one magnetic layer M51 has a predetermined resistance R52 for high-frequency signals.
  • the second signal line includes a third signal line including via conductors 61 and 64 penetrating one magnetic layer and a pattern conductor 62 interposed between the two magnetic layers, and at least one dielectric layer.
  • an inductor L51 including a pattern conductor formed on the magnetic layer M52 facing the lower surface of N52 and connected in parallel to the third signal line.
  • the via conductors 61 and 64 penetrating one magnetic layer and the pattern conductor 62 sandwiched between the two magnetic layers have a predetermined resistance R53 for high-frequency signals.
  • FIG. 19 is an equivalent circuit diagram of the high-frequency device of FIG.
  • the high-frequency device of FIG. 18 functions as an attenuator and also functions as a T-type high-pass filter.
  • FIG. 20 is a graph showing the frequency characteristics of the reflection loss (S11) and the insertion loss (S21) according to the high-frequency device of FIG.
  • the graph of FIG. 20 shows the simulation results for a high frequency device having the following parameter values.
  • the capacitances of the capacitors C51 and C52 were 5 pF
  • the resistance values of the resistors R51 and R52 were 10 ⁇
  • the resistance value of the resistor R53 was 150 ⁇
  • the inductance of the inductor L51 was 10 nH.
  • the impedance of the load impedances Z1 and Z2 was 50 ⁇ .
  • the relative magnetic permeability of the magnetic layers M51 to M53 was 290
  • the relative magnetic permeability of the dielectric layers N51 to N53 was 1.
  • the high-frequency device of FIG. 18 functions as an attenuator and also as a high-pass filter.
  • FIG. 21 is an exploded perspective view showing the configuration of the high-frequency device according to the second comparative example.
  • the 21 includes a substrate including a plurality of stacked layers including dielectric layers N71 to N74.
  • the high-frequency device includes pattern conductors 71 to 73 and 76 formed on any one of the plurality of layers, via conductors 74 and 75 penetrating any one of the plurality of layers, And an inductor L71 including a pattern conductor formed on the dielectric layer N73.
  • the high frequency device further includes terminals P1 and P2 and a ground terminal GND in each of the dielectric layers N71 to N74. When the dielectric layers N71 to N74 are stacked, the terminals P1 and P2 and the ground terminal GND of each layer are electrically connected to each other.
  • the pattern conductors 71 to 73 and 76, the via conductors 74 and 75, and the inductor L71 connect the terminals P1 and P2 and the ground terminal GND to form a signal line for transmitting a high frequency signal.
  • the signal line includes a first signal line that connects the terminals P1 and P2, and a second signal line that connects the connection point on the first signal line and the ground terminal GND.
  • the first signal line is a capacitor C71 formed by pattern conductors 71 and 73 so that at least one dielectric layer N71 is sandwiched between the terminal P1 and a connection point connected to the second signal line.
  • the first signal line is a capacitor C72 formed by pattern conductors 72 and 73 so as to sandwich at least one dielectric layer N71 between the terminal P2 and a connection point connected to the second signal line.
  • the second signal line includes an inductor L71 including a pattern conductor formed on the dielectric layer N73.
  • FIG. 22 is an equivalent circuit diagram of the high-frequency device of FIG.
  • the high frequency device of FIG. 21 functions as a T-type high-pass filter.
  • FIG. 23 is a graph showing the frequency characteristics of reflection loss (S11) and insertion loss (S21) according to the high-frequency device of FIG.
  • the graph of FIG. 23 shows simulation results for a high-frequency device having the following parameter values.
  • the capacitances of the capacitors C71 and C72 were 5 pF, and the inductance of the inductor L71 was 10 nH.
  • the impedance of the load impedances Z1 and Z2 was 50 ⁇ .
  • the relative magnetic permeability of the dielectric layers N71 to N74 was 1.
  • FIG. 23 shows that the high-frequency device of FIG. 218 functions as a high-pass filter but does not function as an attenuator.
  • FIG. 24 is a block diagram showing a configuration of a directional coupler according to the sixth embodiment of the present invention.
  • the directional coupler of FIG. 24 includes the high-frequency device according to the first to fifth embodiments as an attenuator.
  • the directional coupler of FIG. 24 is provided between the four ports IN, OUT, COUP, ISO, the transmission line 82a provided between the ports IN, OUT, and the port COUP, ISO.
  • An electromagnetically coupled transmission line 82b, an attenuator 81 provided between the port COUP and the transmission line 82b, and an attenuator 83 provided between the port ISO and the transmission line 82b are provided.
  • a transmission line unit 82 including transmission lines 82a and 82b electromagnetically coupled to each other is configured in the same manner as a conventional directional coupler.
  • the attenuators 81 and 83 are high-frequency devices according to any of the first to fifth embodiments.
  • 25 and 26 are exploded perspective views showing the configuration of the directional coupler of FIG.
  • the 25 and 26 includes a substrate including a plurality of stacked layers including dielectric layers N91 to N94 and magnetic layers M91 to M96.
  • the high-frequency device includes pattern conductors 92, 93, 95, 96 to 102, 107 to 110, and 115 to 120 formed on any one of the plurality of layers, and any one of the plurality of layers. Via conductors 94, 103 to 106, and 111 to 114, which respectively penetrate the two.
  • the high-frequency device further includes terminals IN, OUT, COUP, ISO, T1, T2, and a ground terminal GND in each of the dielectric layers N91 to N94 and the magnetic layers M91 to M96.
  • Terminals IN, OUT, COUP, and ISO correspond to ports denoted by the same reference numerals in FIG. 24, and terminals T1 and T2 are terminals for internal connection of the high-frequency device.
  • terminals IN, OUT, COUP, ISO, T1, T2 and the ground terminal GND of each layer are electrically connected to each other.
  • the pattern conductors 92 and 95 formed on the dielectric layers N92 and N93 and the via conductor 94 penetrating the dielectric layer N92 correspond to the transmission line 82a in FIG.
  • the pattern conductor 93 formed on the dielectric layer N92 corresponds to the transmission line 82b in FIG.
  • the pattern conductors 96, 97, 99, 100, 107, 108, 115, 116, and 119 and the via conductors 103, 104, 111, and 112 are signal lines that connect the terminal COUP and the transmission line 82b and transmit high-frequency signals.
  • the signal line includes a first signal line connecting the terminal COUP and the transmission line 82b, a second signal line connecting the first connection point on the first signal line and the ground terminal GND, and a first signal. A second connection point on the line and a third signal line connecting the ground terminal GND.
  • the first signal line includes at least one of a via conductor penetrating one magnetic layer and a pattern conductor sandwiched between the two magnetic layers between the first and second connection points.
  • the first signal line includes a pattern conductor 119 sandwiched between two magnetic layers M94 and M95. This portion of the first signal line has a predetermined resistance R92 for high-frequency signals.
  • the second signal line includes at least one of a via conductor penetrating one magnetic layer and a pattern conductor sandwiched between the two magnetic layers.
  • the second signal line is a patterned conductor formed between the via conductors 103 and 111 and the magnetic layers M91 to M94 penetrating through one magnetic layer M92 and M93, respectively. 99,107,115.
  • This portion of the second signal line has a predetermined resistance R91 for high-frequency signals.
  • the third signal line includes a fourth signal line including at least one of a via conductor penetrating one magnetic layer and a pattern conductor sandwiched between the two magnetic layers, and at least one dielectric layer N94.
  • a capacitor C91 formed by pattern conductors 96 and 97 and connected in parallel to the fourth signal line so as not to sandwich the magnetic material layer therebetween.
  • the fourth signal line is a patterned conductor formed between the via conductors 104 and 112 and the magnetic layers M91 to M94 penetrating one magnetic layer M92 and M93, respectively. 100, 108, 116. This portion of the third signal line has a predetermined resistance R93 for high-frequency signals.
  • the pattern conductors 96, 98, 101, 102, 109, 110, 117, 118, and 120 and the via conductors 105, 106, 113, and 114 are signal lines that transmit high-frequency signals by connecting the terminal ISO and the transmission line 82b.
  • the signal line includes a fifth signal line connecting the terminal ISO and the transmission line 82b, a sixth signal line connecting the first connection point on the fifth signal line and the ground terminal GND, and a fifth signal line.
  • the fifth signal line includes at least one of a via conductor penetrating one magnetic layer and a pattern conductor sandwiched between the two magnetic layers between the first and second connection points.
  • the fifth signal line includes a pattern conductor 120 sandwiched between two magnetic layers M94 and M95. This portion of the fifth signal line has a predetermined resistance R95 for high-frequency signals.
  • the sixth signal line includes at least one of a via conductor penetrating one magnetic layer and a pattern conductor sandwiched between the two magnetic layers. In the directional couplers of FIGS.
  • the sixth signal line is a patterned conductor formed between the via conductors 106 and 114 and the magnetic layers M91 to M94 penetrating the magnetic layers M92 and M93, respectively. 102, 110, 118 are included. This portion of the sixth signal line has a predetermined resistance R96 for high-frequency signals.
  • the seventh signal line includes an eighth signal line including at least one of a via conductor penetrating one magnetic layer and a pattern conductor sandwiched between the two magnetic layers, and at least one dielectric layer N94.
  • a capacitor C92 formed by pattern conductors 96 and 98 and connected in parallel to the eighth signal line so as not to sandwich the magnetic material layer therebetween.
  • the eighth signal line is a patterned conductor formed between the via conductors 105 and 113 and the magnetic layers M91 to M94 penetrating one magnetic layer M92 and M93, respectively. 101, 109, 117. This portion of the seventh signal line has a predetermined resistance R94 for high-frequency signals.
  • the directional coupler shown in FIGS. 25 and 26 may include a marker 91 on the surface for determining the orientation of the device.
  • FIG. 27 is an equivalent circuit diagram of the directional coupler of FIGS. 25 and 26.
  • the attenuators 81 and 83 may use the high-frequency device according to any of the first to fifth embodiments instead of the configuration of FIGS. 25 and 26.
  • the transmission lines 82a and 82b are formed in the dielectric layer, and the resistors R91 to R96 of the attenuators 81 and 83 are formed in the magnetic layer, whereby the transmission line portion 82 is obtained.
  • the attenuators 81 and 83 can be provided as a single chip.
  • the resistance value can be adjusted in a wide range.
  • the directional coupler including a high frequency circuit including an attenuator and configured as a single chip can be provided.
  • the pattern conductor has a predetermined resistance to a high-frequency signal only when the pattern conductor is sandwiched between two magnetic layers.
  • the pattern conductor is formed between the magnetic layer and the dielectric layer.
  • it may function as an element having a predetermined resistance with respect to a high-frequency signal.
  • the high-frequency device that functions as an attenuator and also functions as a low-pass filter or a high-pass filter has been described, but a high-frequency device that functions as an attenuator and also functions as a band-pass filter is configured. Also good.
  • the magnetic layer and the dielectric layer are not limited to ceramic layers using low temperature co-fired ceramics (LTCC), but use a magnetic resin layer in which magnetic powder is dispersed in a resin.
  • LTCC low temperature co-fired ceramics
  • a resin may be used.
  • the present invention it is possible to provide a high-frequency device that suppresses generation of unnecessary reflected waves in a high-frequency band. Further, the parasitic component can be reduced by downsizing the high-frequency device. It is possible to provide an attenuator and a directional coupler in which unnecessary reflected waves are suppressed even outside the desired band.
  • the present invention it is possible to obtain an arbitrary attenuation amount without causing reflection of a high-frequency signal. Therefore, when applied to an attenuator, a filter, and a directional coupler, the performance can be improved.
  • the reflection characteristics can be adjusted by adjusting the impedance by resistance, inductor and capacitance.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Reversible Transmitting Devices (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Attenuators (AREA)

Abstract

　高周波デバイスは、誘電体層及び磁性体層を含む積層された複数の層を含む基板と、端子（Ｐ１，Ｐ２）と、１つの層の上に形成されたパターン導体と、１つの層を貫通するビア導体とを備える。パターン導体及びビア導体は、端子（Ｐ１，Ｐ２）を接続して高周波信号を伝送する信号線を形成する。信号線の第１の部分は、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、高周波信号に対して抵抗を有する。信号線の第２の部分は、誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成されたキャパシタと、誘電体層上に形成されたパターン導体を含むインダクタとのうちの少なくとも一方を含み、高周波デバイスは端子（Ｐ１，Ｐ２）において高周波信号に対してインピーダンスを有する。

Description

高周波デバイス及び方向性結合器
　本発明は、アッテネータを含む高周波回路を含み、単一のチップとして構成される高周波デバイスに関する。本発明はまた、アッテネータを含む高周波回路を含み、単一のチップとして構成される方向性結合器に関する。
　高周波信号の伝送に係る高周波デバイス又は高周波回路として、例えば、特許文献１～６の発明が知られている。
　特許文献１は、フェライトコアの孔を貫通する導線を備えたＴ型減衰器の製造方法を開示している。
　特許文献２は、高周波領域の高周波成分を吸収する高域阻止及び低域通過特性を有する信号伝送素子を開示している。
　特許文献３は、少なくとも表面が絶縁性であって、該表面に導体部が形成されている磁性体板を積層し、前記導体部が直列に接続してなる積層インダクタの外側磁性体板にチップコンデンサが接続されＬＣ回路を形成することを特徴とする高周波ノイズフィルタを開示している。
　特許文献４は、一対の線路よりなる伝送路の一方の線路に挿入されたインダクタと、一端が他方の線路に接続され他端がインダクタの両端にそれぞれ接続された抵抗およびコンデンサよりなる一対の直列回路とにより構成され、インダクタは磁性体よりなる筒体内に導電線を貫通させて形成されてなるアッテネータを開示している。特許文献４のアッテネータは、インダクタ、抵抗、及びコンデンサを含むディスクリートな回路素子から構成されている。
　特許文献５は、フェライト焼結体、チップインダクタ、及びＬＣ複合部品を開示している。
　特許文献６は、一般的な方向性結合器を開示している。
特公平３－０１５３６３号公報。 特開平８－０７８２１８号公報。 特開昭６２－１８９７１２号公報。 特開昭６３－０９８２０６号公報。 特開平１－１１０７０８号公報。 特開２０１１－０５５４５７号公報。
　高周波回路においてアッテネータを用いる場合、不要な反射を抑えるためのインピーダンス整合回路が必要になる。アッテネータ及びインピーダンス整合回路をディスクリートな回路素子から構成する場合、所望の減衰量及びインピーダンスを得るために回路素子の特性のバラツキに対処しなければならない。また、ディスクリートな回路素子から回路を構成すること自体が手間になる。従って、アッテネータを用いた装置の製造を簡単化するために、アッテネータ及びインピーダンス整合回路を単一のチップとして提供することが望ましい。また、携帯電話機などの高周波回路を含む機器に対する小型化の要求に応えるためにも、アッテネータ及びインピーダンス整合回路を単一のチップとして提供することが望ましい。
　本発明の目的は、以上の課題を解決し、アッテネータを含む高周波回路を含み、単一のチップとして構成される高周波デバイスを提供することにある。本発明の目的はまた、アッテネータを含む高周波回路を含み、単一のチップとして構成される方向性結合器を提供することにある。
　本発明の第１の態様に係る高周波デバイスによれば、
　少なくとも１つの誘電体層及び少なくとも１つの磁性体層を含む積層された複数の層を含む基板と、
　第１及び第２の端子と、
　上記複数の層のうちのいずれか１つの上に形成された少なくとも１つのパターン導体と、
　上記複数の層のうちのいずれか１つを貫通する少なくとも１つのビア導体とを備えた高周波デバイスであって、
　上記パターン導体及び上記ビア導体は、上記第１及び第２の端子を接続して所定の高周波信号を伝送する信号線を形成し、
　上記信号線の第１の部分は、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、上記第１の部分は上記高周波信号に対して所定の抵抗を有し、
　上記信号線の第２の部分は、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成されたキャパシタと、少なくとも１つの誘電体層上に形成されたパターン導体を含むインダクタとのうちの少なくとも一方を含み、上記高周波デバイスは上記第１及び第２の端子において上記高周波信号に対して所定のインピーダンスを有することを特徴とする。
　上記高周波デバイスは接地端子をさらに備え、
　上記信号線は、上記第１及び第２の端子を接続する第１の信号線と、上記第１の信号線上の接続点及び上記接地端子を接続する第２の信号線とを含み、
　上記第２の信号線は、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成されたキャパシタを含むことを特徴とする。
　上記高周波デバイスにおいて、上記第２の信号線は、１つの磁性体層を貫通するビア導体を含むことを特徴とする。
　上記高周波デバイスは接地端子をさらに備え、
　上記信号線は、上記第１及び第２の端子を接続する第１の信号線と、上記第１の信号線上の第１の接続点及び上記接地端子を接続する第２の信号線と、上記第１の信号線上の第２の接続点及び上記接地端子を接続する第３の信号線とを含み、
　上記第１の信号線は、上記第１及び第２の接続点の間に、少なくとも１つの誘電体層上に形成されたパターン導体を含むインダクタを含み、
　上記第２の信号線は、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成された第１のキャパシタと、１つの磁性体層を貫通する第１のビア導体とを含み、
　上記第３の信号線は、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成された第２のキャパシタと、１つの磁性体層を貫通する第２のビア導体とを含むことを特徴とする。
　上記高周波デバイスは接地端子をさらに備え、
　上記信号線は、上記第１及び第２の端子を接続する第１の信号線と、上記第１の信号線上の接続点及び上記接地端子を接続する第２の信号線とを含み、
　上記第１の信号線は、上記第１の端子と上記第２の信号線に接続された接続点との間に、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成された第１のキャパシタと、２つの磁性体層間に挟設されかつ上記第１のキャパシタに並列接続された第１のパターン導体とを含み、
　上記第１の信号線は、上記第２の端子と上記第２の信号線に接続された接続点との間に、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成された第２のキャパシタと、２つの磁性体層間に挟設されかつ上記第２のキャパシタに並列接続された第２のパターン導体とを含み、
　上記第２の信号線は、少なくとも１つの誘電体層上に形成されたパターン導体を含むインダクタを含むことを特徴とする。
　上記高周波デバイスは接地端子をさらに備え、
　上記信号線は、上記第１及び第２の端子を接続する第１の信号線と、上記第１の信号線上の接続点及び上記接地端子を接続する第２の信号線とを含み、
　上記第１の信号線は、上記第１の端子と上記第２の信号線に接続された接続点との間に、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成された第１のキャパシタと、１つの磁性体層を貫通する第１のビア導体とを含み、
　上記第１の信号線は、上記第２の端子と上記第２の信号線に接続された接続点との間に、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成された第２のキャパシタと、１つの磁性体層を貫通する第２のビア導体とを含み、
　上記第２の信号線は、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む第３の信号線と、少なくとも１つの誘電体層上に形成されたパターン導体を含みかつ上記第３の信号線に並列接続されたインダクタとを含むことを特徴とする。
　上記高周波デバイスは接地端子をさらに備え、
　上記信号線は、上記第１及び第２の端子を接続する第１の信号線と、上記第１の信号線上の第１の接続点及び上記接地端子を接続する第２の信号線と、上記第１の信号線上の第２の接続点及び上記接地端子を接続する第３の信号線とを含み、
　上記第１の信号線は、上記第１及び第２の接続点の間に、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、
　上記第２の信号線は、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、
　上記第３の信号線は、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む第４の信号線と、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように形成されかつ上記第４の信号線に並列接続されたキャパシタとを含むことを特徴とする。
　上記高周波デバイスはアッテネータであることを特徴とする。
　上記高周波デバイスは低域通過フィルタであることを特徴とする。
　上記高周波デバイスは高域通過フィルタであることを特徴とする。
　上記高周波デバイスは帯域通過フィルタであることを特徴とする。
　本発明の第２の態様に係る方向性結合器によれば、
　第１～第４のポートと、
　上記第１及び第２のポートの間に設けられた第１の伝送線路と、
　上記第３及び第４のポートの間に設けられ、上記第１の伝送線路に電磁的に結合した第２の伝送線路と、
　上記第３のポートと上記第２の伝送線路との間に設けられた第１のアッテネータと、
　上記第４のポートと上記第２の伝送線路との間に設けられた第２のアッテネータとを備えた方向性結合器であって、
　上記第１及び第２のアッテネータは本発明の第１の態様に係る高周波デバイスであることを特徴とする。
　本発明の高周波デバイスによれば、アッテネータ及びインピーダンス整合回路を単一のチップとして提供することができ、さらに、その減衰量及びインピーダンスを要件に応じて調整することができる。本発明の高周波デバイスによれば、高周波信号を所望の減衰量で減衰させながら、不要な反射を抑えた高周波回路を単一のチップとして提供することができる。また、アッテネータ及びインピーダンス整合回路を単一のチップとして提供することにより、減衰量のバラツキとインピーダンスのバラツキを低減し、また、高周波回路を小型化することができる。
本発明の第１の実施形態に係る高周波デバイスの構成を示す分解斜視図である。 図１の高周波デバイスを積層した状態を示す断面図である。 図１の高周波デバイスの等価回路図である。 図１の高周波デバイスに係る反射損失（Ｓ１１）及び挿入損失（Ｓ２１）の周波数特性を示すグラフである。 本発明の第２の実施形態に係る高周波デバイスの構成を示す分解斜視図である。 図５の高周波デバイスを積層した状態を示す断面図である。 図５の高周波デバイスの等価回路図である。 図５の高周波デバイスに係る反射損失（Ｓ１１）及び挿入損失（Ｓ２１）の周波数特性を示すグラフである。 本発明の第３の実施形態に係る高周波デバイスの構成を示す分解斜視図である。 図９の高周波デバイスの等価回路図である。 図９の高周波デバイスに係る反射損失（Ｓ１１）及び挿入損失（Ｓ２１）の周波数特性を示すグラフである。 第１の比較例に係る高周波デバイスの構成を示す分解斜視図である。 図１２の高周波デバイスの等価回路図である。 図１２の高周波デバイスに係る反射損失（Ｓ１１）及び挿入損失（Ｓ２１）の周波数特性を示すグラフである。 本発明の第４の実施形態に係る高周波デバイスの構成を示す分解斜視図である。 図１５の高周波デバイスの等価回路図である。 図１５の高周波デバイスに係る反射損失（Ｓ１１）及び挿入損失（Ｓ２１）の周波数特性を示すグラフである。 本発明の第５の実施形態に係る高周波デバイスの構成を示す分解斜視図である。 図１８の高周波デバイスの等価回路図である。 図１８の高周波デバイスに係る反射損失（Ｓ１１）及び挿入損失（Ｓ２１）の周波数特性を示すグラフである。 第２の比較例に係る高周波デバイスの構成を示す分解斜視図である。 図２１の高周波デバイスの等価回路図である。 図２１の高周波デバイスに係る反射損失（Ｓ１１）及び挿入損失（Ｓ２１）の周波数特性を示すグラフである。 本発明の第６の実施形態に係る方向性結合器の構成を示すブロック図である。 図２４の方向性結合器の構成を示す分解斜視図の第１の部分である。 図２４の方向性結合器の構成を示す分解斜視図の第２の部分である。 図２５及び図２６の方向性結合器の等価回路図である。
第１の実施形態．
　図１は、本発明の第１の実施形態に係る高周波デバイスの構成を示す分解斜視図である。図２は、図１の高周波デバイスを積層した状態を示す断面図である。図２の断面図は、高周波デバイスのＹ方向の中央を通り、ＸＺ面に平行な断面を示す。
　図１の高周波デバイスは、少なくとも１つの誘電体層Ｎ１～Ｎ３及び少なくとも１つの磁性体層Ｍ１，Ｍ２を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか１つの上に形成された少なくとも１つのパターン導体１，４，５と、複数の層のうちのいずれか１つを貫通する少なくとも１つのビア導体２，３とを備える。磁性体層Ｍ２及び誘電体層Ｎ１の間の一点鎖線と、誘電体層Ｎ１，Ｎ２の間の一点鎖線は、誘電体層Ｎ１～Ｎ３及び磁性体層Ｍ１，Ｍ２が積層されたときに電気的に接続されることを示す（他の図でも同様）。高周波デバイスはさらに、高周波信号の入出力のための端子Ｐ１，Ｐ２をパターン導体１に備え、接地端子ＧＮＤをパターン導体５に備える。パターン導体１，４，５及びビア導体２，３は、端子Ｐ１，Ｐ２及び接地端子ＧＮＤを接続して高周波信号を伝送する信号線を形成する。
　信号線の一部は、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む。信号線のこのような部分に高周波信号が流れるとき、高周波信号の一部は信号線の周囲の磁性体により熱に変換され、高周波信号は減衰する。従って、信号線のこの部分は、高周波信号に対して所定の抵抗を有する。図１の高周波デバイスでは、２つの磁性体層Ｍ１，Ｍ２の間に挟設されたパターン導体１の一部を抵抗Ｒ１，Ｒ２として示している。なお、簡単化のために図示を省略したが、磁性体層Ｍ２を貫通するビア導体２も同様に、抵抗として機能してもよい。
　信号線の他の一部は、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成されたキャパシタと、少なくとも１つの誘電体層上に形成されたパターン導体を含むインダクタとのうちの少なくとも一方を含む。信号線に含まれるキャパシタ及び／又はインダクタは、高周波デバイスが端子Ｐ１，Ｐ２において高周波信号に対して所定のインピーダンスを有するように構成される。図１の高周波デバイスでは、信号線は、端子Ｐ１，Ｐ２を接続する第１の信号線と、第１の信号線上の接続点及び接地端子ＧＮＤを接続する第２の信号線とを含み、第２の信号線は、誘電体層Ｎ２を間に挟みかつ磁性体層を間に挟まないようにパターン導体４，５により形成されたキャパシタＣ１を含む。
　図３は、図１の高周波デバイスの等価回路図である。信号線の一部が高周波信号に対して抵抗Ｒ１，Ｒ２を有することにより、高周波デバイスはアッテネータとして機能する。また、端子Ｐ１，Ｐ２にそれぞれ負荷インピーダンスＺ１，Ｚ２を接続するとき、信号線の一部がキャパシタ及びインダクタの少なくとも一方（図１ではキャパシタＣ１）を含むことにより、端子Ｐ１，Ｐ２におけるインピーダンスを整合させ、不要な反射を抑えることができる。
　誘電体層Ｎ１～Ｎ３及び磁性体層Ｍ１，Ｍ２はそれぞれ、絶縁性セラミックスからなる。磁性体層Ｍ１，Ｍ２は、例えば比透磁率１００～３００を有する磁性体からなり、例えばフェライトを使用可能である。誘電体層Ｎ１～Ｎ３は、１つの誘電体層を貫通するビア導体又は隣接する２つの誘電体層間に形成されたパターン導体に高周波信号を流しても実質的に減衰を生じない非磁性体（比透磁率１）である。
　誘電体層Ｎ１～Ｎ３の寸法及び比誘電率、磁性体層Ｍ１，Ｍ２の寸法及び比透磁率、パターン導体１，４，５及びビア導体２，３の寸法は、所望の減衰量及びインピーダンスを得るように設計される。
　高周波デバイスの全体は、例えば、低温同時焼成セラミックス（low temperature co-fired ceramics：ＬＴＣＣ）の製造プロセスを用いて生成される。
　図４は、図１の高周波デバイスに係る反射損失（Ｓ１１）及び挿入損失（Ｓ２１）の周波数特性を示すグラフである。図４のグラフは、試作した高周波デバイスについて実測した結果を示す。図４によれば、図１の高周波デバイスは実際にアッテネータとして機能していることがわかる。
　図１の高周波デバイスによれば、アッテネータ及びインピーダンス整合回路を単一のチップとして提供することができ、さらに、その減衰量及びインピーダンスを要件に応じて調整することができる。図１の高周波デバイスによれば、高周波信号を所望の減衰量で減衰させながら、不要な反射を抑えた高周波回路を単一のチップとして提供することができる。また、アッテネータ及びインピーダンス整合回路を単一のチップとして提供することにより、減衰量のバラツキとインピーダンスのバラツキを低減し、また、高周波回路を小型化することができる。
第２の実施形態．
　図５は、本発明の第２の実施形態に係る高周波デバイスの構成を示す分解斜視図である。図６は、図５の高周波デバイスを積層した状態を示す断面図である。
　図５の高周波デバイスは、誘電体層Ｎ１１～Ｎ１３及び磁性体層Ｍ１１～Ｍ１３を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか１つの上にそれぞれ形成されたパターン導体１１，１４，１５，１７と、複数の層のうちのいずれか１つをそれぞれ貫通するビア導体１２，１３，１６とを備える。高周波デバイスはさらに、端子Ｐ１，Ｐ２をパターン導体１１に備え、接地端子ＧＮＤをパターン導体１７に備える。パターン導体１１，１４，１５，１７及びビア導体１２，１３，１６は、端子Ｐ１，Ｐ２及び接地端子ＧＮＤを接続して高周波信号を伝送する信号線を形成する。
　信号線の一部は、２つの磁性体層Ｍ１１，Ｍ１２間に挟設されたパターン導体１１と、１つの磁性体層Ｍ１３を貫通するビア導体１６とを含む。信号線のこの部分は、高周波信号に対して所定の抵抗Ｒ１１，Ｒ１２，Ｒ１３をそれぞれ有する。
　信号線の他の一部は、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成されたキャパシタと、少なくとも１つの誘電体層上に形成されたパターン導体を含むインダクタとのうちの少なくとも一方を含む。図５の高周波デバイスでは、信号線は、端子Ｐ１，Ｐ２を接続する第１の信号線と、第１の信号線上の接続点及び接地端子ＧＮＤを接続する第２の信号線とを含み、第２の信号線は、誘電体層Ｎ１２を間に挟みかつ磁性体層を間に挟まないようにパターン導体１４，１５により形成されたキャパシタＣ１１を含む。
　図７は、図５の高周波デバイスの等価回路図である。これは、抵抗Ｒ１３が追加されたことのほかは、図３の等価回路図と同様である。キャパシタＣ１１は、インピーダンスを調整すると同時に、第１の信号線を通る高周波信号を接地端子ＧＮＤに逃がす効果がある。第２の信号線に抵抗Ｒ１３を追加することで第１の信号線から接地端子ＧＮＤに流れる高周波電流の割合を調整し、端子Ｐ１，Ｐ２間の減衰量を調整できるようにする。
　図８は、図５の高周波デバイスに係る反射損失（Ｓ１１）及び挿入損失（Ｓ２１）の周波数特性を示すグラフである。図８のグラフは、試作した高周波デバイスについて実測した結果を示す。図８によれば、図５の高周波デバイスは実際にアッテネータとして機能していることがわかる。
　第１及び第２の実施形態で説明したように、信号線の一部は、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、信号線のこの部分は、高周波信号に対して所定の抵抗を有する。これにより、高周波デバイスはアッテネータとして機能することができる。
第３の実施形態．
　図９は、本発明の第３の実施形態に係る高周波デバイスの構成を示す分解斜視図である。
　図９の高周波デバイスは、誘電体層Ｎ２１～Ｎ２３及び磁性体層Ｍ２１を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか１つの上にそれぞれ形成されたパターン導体２１～２４，２７と、複数の層のうちのいずれか１つをそれぞれ貫通するビア導体２５，２６と、少なくとも１つの誘電体層Ｎ２１上に形成されたパターン導体を含むインダクタＬ２１とを備える。高周波デバイスはさらに、端子Ｐ１，Ｐ２及び接地端子ＧＮＤを誘電体層Ｎ２１～Ｎ２３及び磁性体層Ｍ２１のそれぞれに備える。誘電体層Ｎ２１～Ｎ２３及び磁性体層Ｍ２１が積層されたとき、各層の端子Ｐ１，Ｐ２及び接地端子ＧＮＤは互いに電気的に接続される。パターン導体２１～２４，２７及びビア導体２５，２６及びインダクタＬ２１は、端子Ｐ１，Ｐ２及び接地端子ＧＮＤを接続して高周波信号を伝送する信号線を形成する。
　信号線は、端子Ｐ１，Ｐ２を接続する第１の信号線と、第１の信号線上の第１の接続点及び接地端子ＧＮＤを接続する第２の信号線と、第１の信号線上の第２の接続点及び接地端子ＧＮＤを接続する第３の信号線とを含む。第１の信号線は、第１及び第２の接続点の間に、少なくとも１つの誘電体層Ｎ２１上に形成されたパターン導体を含むインダクタＬ２１を含む。第２の信号線は、少なくとも１つの誘電体層Ｎ２２を間に挟みかつ磁性体層を間に挟まないようにパターン導体２１，２３により形成されたキャパシタＣ２１と、１つの磁性体層Ｍ２１を貫通するビア導体２５とを含む。１つの磁性体層Ｍ２１を貫通するビア導体２５は、高周波信号に対して所定の抵抗Ｒ２１を有する。第３の信号線は、少なくとも１つの誘電体層Ｎ２２を間に挟みかつ磁性体層を間に挟まないようにパターン導体２２，２４により形成されたキャパシタＣ２２と、１つの磁性体層Ｍ２１を貫通するビア導体２６とを含む。１つの磁性体層Ｍ２１を貫通するビア導体２６は、高周波信号に対して所定の抵抗Ｒ２２を有する。
　図１０は、図９の高周波デバイスの等価回路図である。図９の高周波デバイスは、アッテネータとして機能すると同時に、Π型の低域通過フィルタとしても機能する。
　図１１は、図９の高周波デバイスに係る反射損失（Ｓ１１）及び挿入損失（Ｓ２１）の周波数特性を示すグラフである。図１１のグラフは、以下のパラメータの値を有する高周波デバイスについてのシミュレーション結果を示す。インダクタＬ２１のインダクタンスは５ｎＨであり、キャパシタＣ２１，Ｃ２２の容量は２ｐＦであり、抵抗Ｒ２１，Ｒ２２の抵抗値は２５０Ωであった。負荷インピーダンスＺ１，Ｚ２のインピーダンスは５０Ωであった。磁性体層Ｍ２１の比透磁率は２９０であり、誘電体層Ｎ２１～Ｎ２３の比透磁率は１であった。図１１によれば、図９の高周波デバイスは、アッテネータとして機能すると同時に、低域通過フィルタとしても機能するということがわかる。
　図１２は、第１の比較例に係る高周波デバイスの構成を示す分解斜視図である。
　図１２の高周波デバイスは、誘電体層Ｎ３１～Ｎ３３を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか１つの上にそれぞれ形成されたパターン導体３１～３３と、誘電体層Ｎ３１上に形成されたパターン導体を含むインダクタＬ３１とを備える。高周波デバイスはさらに、端子Ｐ１，Ｐ２及び接地端子ＧＮＤを誘電体層Ｎ３１～Ｎ３３のそれぞれに備える。誘電体層Ｎ３１～Ｎ３３が積層されたとき、各層の端子Ｐ１，Ｐ２及び接地端子ＧＮＤは互いに電気的に接続される。パターン導体３１～３３及びインダクタＬ３１は、端子Ｐ１，Ｐ２及び接地端子ＧＮＤを接続して高周波信号を伝送する信号線を形成する。
　信号線は、端子Ｐ１，Ｐ２を接続する第１の信号線と、第１の信号線上の第１の接続点及び接地端子ＧＮＤを接続する第２の信号線と、第１の信号線上の第２の接続点及び接地端子ＧＮＤを接続する第３の信号線とを含む。第１の信号線は、第１及び第２の接続点の間に、誘電体層Ｎ３１上に形成されたパターン導体を含むインダクタＬ３１を含む。第２の信号線は、少なくとも１つの誘電体層Ｎ３２を間に挟むようにパターン導体３１，３３により形成されたキャパシタＣ３１を含む。第３の信号線は、少なくとも１つの誘電体層Ｎ３２を間に挟むようにパターン導体３２，３３により形成されたキャパシタＣ３２を含む。
　図１３は、図１２の高周波デバイスの等価回路図である。これは、抵抗Ｒ２１，Ｒ２２が除去されたことのほかは、図１０の等価回路図と同様である。
　図１４は、図１２の高周波デバイスに係る反射損失（Ｓ１１）及び挿入損失（Ｓ２１）の周波数特性を示すグラフである。図１１及び図１４を比較すると、図１２の高周波デバイスは低域通過フィルタとして機能しているものの、アッテネータとしては機能していないことがわかる。
第４の実施形態．
　図１５は、本発明の第４の実施形態に係る高周波デバイスの構成を示す分解斜視図である。
　図１５の高周波デバイスは、誘電体層Ｎ４１～Ｎ４３及び磁性体層Ｍ４１，Ｍ４２を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか１つの上にそれぞれ形成されたパターン導体４１～４３，４５，４６，４９と、複数の層のうちのいずれか１つをそれぞれ貫通するビア導体４４，４７，４８と、少なくとも１つの誘電体層Ｎ４２上に形成されたパターン導体を含むインダクタＬ４１を備える。高周波デバイスはさらに、端子Ｐ１，Ｐ２及び接地端子ＧＮＤを誘電体層Ｎ４１～Ｎ４３及び磁性体層Ｍ４１，Ｍ４２のそれぞれに備える。誘電体層Ｎ４１～Ｎ４３及び磁性体層Ｍ４１，Ｍ４２が積層されたとき、各層の端子Ｐ１，Ｐ２及び接地端子ＧＮＤは互いに電気的に接続される。パターン導体４１～４３，４５，４６，４９及びビア導体４４，４７，４８及びインダクタＬ４１は、端子Ｐ１，Ｐ２及び接地端子ＧＮＤを接続して高周波信号を伝送する信号線を形成する。
　信号線は、端子Ｐ１，Ｐ２を接続する第１の信号線と、第１の信号線上の接続点及び接地端子ＧＮＤを接続する第２の信号線とを含む。第１の信号線は、端子Ｐ１と第２の信号線に接続された接続点との間に、少なくとも１つの誘電体層Ｎ４１を間に挟みかつ磁性体層を間に挟まないようにパターン導体４１，４３により形成されたキャパシタＣ４１と、２つの磁性体層Ｍ４１，Ｍ４２間に挟設されかつキャパシタＣ４１に並列接続されたパターン導体４５とを含む。２つの磁性体層Ｍ４１，Ｍ４２間に挟設されたパターン導体４５は、高周波信号に対して所定の抵抗Ｒ４１を有する。第１の信号線は、端子Ｐ２と第２の信号線に接続された接続点との間に、少なくとも１つの誘電体層Ｎ４１を間に挟みかつ磁性体層を間に挟まないようにパターン導体４２，４３により形成されたキャパシタＣ４２と、２つの磁性体層Ｍ４１，Ｍ４２間に挟設されかつキャパシタＣ４２に並列接続されたパターン導体４６とを含む。２つの磁性体層Ｍ４１，Ｍ４２間に挟設されたパターン導体４６は、高周波信号に対して所定の抵抗Ｒ４２を有する。第２の信号線は、少なくとも１つの誘電体層Ｎ４２上に形成されたパターン導体を含むインダクタＬ４１を含む。
　図１６は、図１５の高周波デバイスの等価回路図である。図１５の高周波デバイスは、アッテネータとして機能すると同時に、Ｔ型の高域通過フィルタとしても機能する。
　図１７は、図１５の高周波デバイスに係る反射損失（Ｓ１１）及び挿入損失（Ｓ２１）の周波数特性を示すグラフである。図１７のグラフは、以下のパラメータの値を有する高周波デバイスについてのシミュレーション結果を示す。キャパシタＣ４１，Ｃ４２の容量は５ｐＦであり、抵抗Ｒ４１，Ｒ４２の抵抗値は４０Ωであり、インダクタＬ４１のインダクタンスは１０ｎＨであった。負荷インピーダンスＺ１，Ｚ２のインピーダンスは５０Ωであった。磁性体層Ｍ４１，Ｍ４２の比透磁率は２９０であり、誘電体層Ｎ４１～Ｎ４３の比透磁率は１であった。図１７によれば、図１５の高周波デバイスは、アッテネータとして機能すると同時に、高域通過フィルタとしても機能するということがわかる。
第５の実施形態．
　図１８は、本発明の第５の実施形態に係る高周波デバイスの構成を示す分解斜視図である。
　図１８の高周波デバイスは、誘電体層Ｎ５１～Ｎ５３及び磁性体層Ｍ５１～Ｍ５３を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか１つの上にそれぞれ形成されたパターン導体５１，５２，５５～５７，６２，６５と、複数の層のうちのいずれか１つをそれぞれ貫通するビア導体５３，５４，５８～６１，６３，６４と、少なくとも１つの誘電体層Ｎ５２の下面に対向する磁性体層Ｍ５２上に形成されたパターン導体を含むインダクタＬ５１とを備える。高周波デバイスはさらに、端子Ｐ１，Ｐ２及び接地端子ＧＮＤを誘電体層Ｎ５１～Ｎ５３及び磁性体層Ｍ５１～Ｍ５３のそれぞれに備える。誘電体層Ｎ５１～Ｎ５３及び磁性体層Ｍ５１～Ｍ５３が積層されたとき、各層の端子Ｐ１，Ｐ２及び接地端子ＧＮＤは互いに電気的に接続される。パターン導体５１，５２，５５～５７，６２，６５及びビア導体５３，５４，５８～６１，６３，６４及びインダクタＬ５１は、端子Ｐ１，Ｐ２及び接地端子ＧＮＤを接続して高周波信号を伝送する信号線を形成する。
　信号線は、端子Ｐ１，Ｐ２を接続する第１の信号線と、第１の信号線上の接続点及び接地端子ＧＮＤを接続する第２の信号線とを含む。第１の信号線は、端子Ｐ１と第２の信号線に接続された接続点との間に、少なくとも１つの誘電体層Ｎ５１を間に挟みかつ磁性体層を間に挟まないようにパターン導体５５，５７により形成されたキャパシタＣ５１と、１つの磁性体層Ｍ５１を貫通するビア導体５３とを含む。１つの磁性体層Ｍ５１を貫通するビア導体５３は、高周波信号に対して所定の抵抗Ｒ５１を有する。第１の信号線は、端子Ｐ２と第２の信号線に接続された接続点との間に、少なくとも１つの誘電体層Ｎ５１を間に挟みかつ磁性体層を間に挟まないようにパターン導体５６，５７により形成されたキャパシタＣ５２と、１つの磁性体層Ｍ５１を貫通するビア導体５４とを含む。１つの磁性体層Ｍ５１を貫通するビア導体５４は、高周波信号に対して所定の抵抗Ｒ５２を有する。第２の信号線は、１つの磁性体層をそれぞれ貫通するビア導体６１，６４及び２つの磁性体層間に挟設されたパターン導体６２を含む第３の信号線と、少なくとも１つの誘電体層Ｎ５２の下面に対向する磁性体層Ｍ５２上に形成されたパターン導体を含みかつ第３の信号線に並列接続されたインダクタＬ５１とを含む。１つの磁性体層をそれぞれ貫通するビア導体６１，６４及び２つの磁性体層間に挟設されたパターン導体６２は、高周波信号に対して所定の抵抗Ｒ５３を有する。
　図１９は、図１８の高周波デバイスの等価回路図である。図１８の高周波デバイスは、アッテネータとして機能すると同時に、Ｔ型の高域通過フィルタとしても機能する。
　図２０は、図１８の高周波デバイスに係る反射損失（Ｓ１１）及び挿入損失（Ｓ２１）の周波数特性を示すグラフである。図２０のグラフは、以下のパラメータの値を有する高周波デバイスについてのシミュレーション結果を示す。キャパシタＣ５１，Ｃ５２の容量は５ｐＦであり、抵抗Ｒ５１，Ｒ５２の抵抗値は１０Ωであり、抵抗Ｒ５３の抵抗値は１５０Ωであり、インダクタＬ５１のインダクタンスは１０ｎＨであった。負荷インピーダンスＺ１，Ｚ２のインピーダンスは５０Ωであった。磁性体層Ｍ５１～Ｍ５３の比透磁率は２９０であり、誘電体層Ｎ５１～Ｎ５３の比透磁率は１であった。図２０によれば、図１８の高周波デバイスは、アッテネータとして機能すると同時に、高域通過フィルタとしても機能するということがわかる。
　図２１は、第２の比較例に係る高周波デバイスの構成を示す分解斜視図である。
　図２１の高周波デバイスは、誘電体層Ｎ７１～Ｎ７４を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか１つの上にそれぞれ形成されたパターン導体７１～７３，７６と、複数の層のうちのいずれか１つをそれぞれ貫通するビア導体７４，７５と、誘電体層Ｎ７３上に形成されたパターン導体を含むインダクタＬ７１とを備える。高周波デバイスはさらに、端子Ｐ１，Ｐ２及び接地端子ＧＮＤを誘電体層Ｎ７１～Ｎ７４のそれぞれに備える。誘電体層Ｎ７１～Ｎ７４が積層されたとき、各層の端子Ｐ１，Ｐ２及び接地端子ＧＮＤは互いに電気的に接続される。パターン導体７１～７３，７６及びビア導体７４，７５及びインダクタＬ７１は、端子Ｐ１，Ｐ２及び接地端子ＧＮＤを接続して高周波信号を伝送する信号線を形成する。
　信号線は、端子Ｐ１，Ｐ２を接続する第１の信号線と、第１の信号線上の接続点及び接地端子ＧＮＤを接続する第２の信号線とを含む。第１の信号線は、端子Ｐ１と第２の信号線に接続された接続点との間に、少なくとも１つの誘電体層Ｎ７１を間に挟むようにパターン導体７１，７３により形成されたキャパシタＣ７１を含む。第１の信号線は、端子Ｐ２と第２の信号線に接続された接続点との間に、少なくとも１つの誘電体層Ｎ７１を間に挟むようにパターン導体７２，７３により形成されたキャパシタＣ７２を含む。第２の信号線は、誘電体層Ｎ７３上に形成されたパターン導体を含むインダクタＬ７１を含む。
　図２２は、図２１の高周波デバイスの等価回路図である。図２１の高周波デバイスは、Ｔ型の高域通過フィルタとして機能する。
　図２３は、図２１の高周波デバイスに係る反射損失（Ｓ１１）及び挿入損失（Ｓ２１）の周波数特性を示すグラフである。図２３のグラフは、以下のパラメータの値を有する高周波デバイスについてのシミュレーション結果を示す。キャパシタＣ７１，Ｃ７２の容量は５ｐＦであり、インダクタＬ７１のインダクタンスは１０ｎＨであった。負荷インピーダンスＺ１，Ｚ２のインピーダンスは５０Ωであった。誘電体層Ｎ７１～Ｎ７４の比透磁率は１であった。図２３によれば、図２１８の高周波デバイスは、高域通過フィルタとしても機能しているものの、アッテネータとしては機能していないことがわかる。
第６の実施形態．
　図２４は、本発明の第６の実施形態に係る方向性結合器の構成を示すブロック図である。図２４の方向性結合器は、第１～第５の実施形態に係る高周波デバイスをアッテネータとして備えたことを特徴とする。
　図２４の方向性結合器は、４つのポートＩＮ，ＯＵＴ，ＣＯＵＰ，ＩＳＯと、ポートＩＮ，ＯＵＴの間に設けられた伝送線路８２ａと、ポートＣＯＵＰ，ＩＳＯの間に設けられ、伝送線路８２ａに電磁的に結合した伝送線路８２ｂと、ポートＣＯＵＰと伝送線路８２ｂとの間に設けられたアッテネータ８１と、ポートＩＳＯと伝送線路８２ｂとの間に設けられたアッテネータ８３とを備える。互いに電磁的に結合する伝送線路８２ａ，８２ｂを含む伝送線路部８２は、従来の方向性結合器と同様に構成される。アッテネータ８１，８３は、第１～第５の実施形態のいずれかに係る高周波デバイスである。
　次に、図２５～図２７を参照して、図２４の方向性結合器の実施例について説明する。
　図２５及び図２６は、図２４の方向性結合器の構成を示す分解斜視図である。
　図２５及び図２６の高周波デバイスは、誘電体層Ｎ９１～Ｎ９４及び磁性体層Ｍ９１～Ｍ９６を含む積層された複数の層を含む基板を備える。高周波デバイスは、複数の層のうちのいずれか１つの上にそれぞれ形成されたパターン導体９２，９３，９５，９６～１０２，１０７～１１０，１１５～１２０と、複数の層のうちのいずれか１つをそれぞれ貫通するビア導体９４，１０３～１０６，１１１～１１４とを備える。高周波デバイスはさらに、端子ＩＮ，ＯＵＴ，ＣＯＵＰ，ＩＳＯ，Ｔ１，Ｔ２及び接地端子ＧＮＤを誘電体層Ｎ９１～Ｎ９４及び磁性体層Ｍ９１～Ｍ９６のそれぞれに備える。端子ＩＮ，ＯＵＴ，ＣＯＵＰ，ＩＳＯは、図２４において同じ符号で表されたポートに対応し、また、端子Ｔ１，Ｔ２は、高周波デバイスの内部接続のための端子である。誘電体層Ｎ９１～Ｎ９４及び磁性体層Ｍ９１～Ｍ９６が積層されたとき、各層の端子ＩＮ，ＯＵＴ，ＣＯＵＰ，ＩＳＯ，Ｔ１，Ｔ２及び接地端子ＧＮＤは互いに電気的に接続される。
　誘電体層Ｎ９２，Ｎ９３上にそれぞれ形成されたパターン導体９２，９５及び誘電体層Ｎ９２を貫通するビア導体９４は、図２４の伝送線路８２ａに対応する。誘電体層Ｎ９２上に形成されたパターン導体９３は、図２４の伝送線路８２ｂに対応する。
　次に、図２４のアッテネータ８１に対応する部分について説明する。パターン導体９６，９７，９９，１００，１０７，１０８，１１５，１１６，１１９と、ビア導体１０３，１０４，１１１，１１２は、端子ＣＯＵＰ及び伝送線路８２ｂを接続して高周波信号を伝送する信号線を形成する。この信号線は、端子ＣＯＵＰ及び伝送線路８２ｂを接続する第１の信号線と、第１の信号線上の第１の接続点及び接地端子ＧＮＤを接続する第２の信号線と、第１の信号線上の第２の接続点及び接地端子ＧＮＤを接続する第３の信号線とを含む。第１の信号線は、第１及び第２の接続点の間に、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む。図２５及び図２６の方向性結合器では、第１の信号線は、２つの磁性体層Ｍ９４，Ｍ９５間に挟設されたパターン導体１１９を含む。第１の信号線のこの部分は、高周波信号に対して所定の抵抗Ｒ９２を有する。第２の信号線は、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む。図２５及び図２６の方向性結合器では、第２の信号線は、１つの磁性体層Ｍ９２，Ｍ９３をそれぞれ貫通するビア導体１０３，１１１及び磁性体層Ｍ９１～Ｍ９４間に形成されたパターン導体９９，１０７，１１５を含む。第２の信号線のこの部分は、高周波信号に対して所定の抵抗Ｒ９１を有する。第３の信号線は、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む第４の信号線と、少なくとも１つの誘電体層Ｎ９４を間に挟みかつ磁性体層を間に挟まないようにパターン導体９６，９７により形成されかつ第４の信号線に並列接続されたキャパシタＣ９１とを含む。図２５及び図２６の方向性結合器では、第４の信号線は、１つの磁性体層Ｍ９２，Ｍ９３をそれぞれ貫通するビア導体１０４，１１２及び磁性体層Ｍ９１～Ｍ９４間に形成されたパターン導体１００，１０８，１１６を含む。第３の信号線のこの部分は、高周波信号に対して所定の抵抗Ｒ９３を有する。
　次に、図２４のアッテネータ８３に対応する部分について説明する。パターン導体９６，９８，１０１，１０２，１０９，１１０，１１７，１１８，１２０と、ビア導体１０５，１０６，１１３，１１４は、端子ＩＳＯ及び伝送線路８２ｂを接続して高周波信号を伝送する信号線を形成する。この信号線は、端子ＩＳＯ及び伝送線路８２ｂを接続する第５の信号線と、第５の信号線上の第１の接続点及び接地端子ＧＮＤを接続する第６の信号線と、第５の信号線上の第２の接続点及び接地端子ＧＮＤを接続する第７の信号線とを含む。第５の信号線は、第１及び第２の接続点の間に、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む。図２５及び図２６の方向性結合器では、第５の信号線は、２つの磁性体層Ｍ９４，Ｍ９５間に挟設されたパターン導体１２０を含む。第５の信号線のこの部分は、高周波信号に対して所定の抵抗Ｒ９５を有する。第６の信号線は、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む。図２５及び図２６の方向性結合器では、第６の信号線は、１つの磁性体層Ｍ９２，Ｍ９３をそれぞれ貫通するビア導体１０６，１１４及び磁性体層Ｍ９１～Ｍ９４間に形成されたパターン導体１０２，１１０，１１８を含む。第６の信号線のこの部分は、高周波信号に対して所定の抵抗Ｒ９６を有する。第７の信号線は、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む第８の信号線と、少なくとも１つの誘電体層Ｎ９４を間に挟みかつ磁性体層を間に挟まないようにパターン導体９６，９８により形成されかつ第８の信号線に並列接続されたキャパシタＣ９２とを含む。図２５及び図２６の方向性結合器では、第８の信号線は、１つの磁性体層Ｍ９２，Ｍ９３をそれぞれ貫通するビア導体１０５，１１３及び磁性体層Ｍ９１～Ｍ９４間に形成されたパターン導体１０１，１０９，１１７を含む。第７の信号線のこの部分は、高周波信号に対して所定の抵抗Ｒ９４を有する。
　なお、図２５及び図２６の方向性結合器は、その表面に、デバイスの向きを判断するためのマーカー９１を備えてもよい。
　図２７は、図２５及び図２６の方向性結合器の等価回路図である。アッテネータ８１，８３は、図２５及び図２６の構成に代えて、第１～第５の実施形態のいずれかに係る高周波デバイスを用いてもよい。
　図２５及び図２６の方向性結合器によれば、伝送線路８２ａ，８２ｂを誘電体層に形成し、アッテネータ８１，８３の抵抗Ｒ９１～Ｒ９６を磁性体層に形成することで、伝送線路部８２及びアッテネータ８１，８３を単一のチップとして提供することができる。アッテネータ８１，８３の減衰量及びインピーダンスを調整することにより、方向性結合器は任意の結合度を得る。その際、伝送線路部８２の結合度に減衰量が付加されているので、方向性結合器の全体のインピーダンス整合が損なわれたときのバラツキは、減衰量の分だけ小さくすることが可能である。アッテネータ８１，８３の減衰量及びインピーダンスを調整することにより、カップリング信号のバラツキを低減することができる。
　図２５及び図２６に示すように、抵抗Ｒ９１～Ｒ９６に含まれるパターン導体及びビア導体の個数を増減することにより、その抵抗値を広い範囲で調整することができる。
　図２４～図２７の方向性結合器によれば、アッテネータを含む高周波回路を含み、単一のチップとして構成される方向性結合器を提供することができる。
変形例．
　以上説明した各実施形態の構成に加えて、追加の抵抗、キャパシタ、及び／又はインダクタを含んでもよい。
　本明細書では、パターン導体が２つの磁性体層間に挟設された場合のみ高周波信号に対して所定の抵抗を有するものとして説明したが、磁性体層と誘電体層との間に形成されたときも、高周波信号に対して所定の抵抗を有する素子として機能させてもよい。
　本明細書では、アッテネータとして機能すると同時に、低域通過フィルタ又は高域通過フィルタとしても機能する高周波デバイスについて説明したが、アッテネータとして機能すると同時に、帯域通過フィルタとしても機能する高周波デバイスを構成してもよい。
　また、キャパシタを構成するパターン導体が対向する面積、誘電体層の厚みや誘電率を調整することにより、キャパシタの容量を調整して所望のインピーダンスを得ることができる。なお、磁性体層や誘電体層には、低温同時焼成セラミックス（ＬＴＣＣ）を利用したセラミック層に限定されるものではなく、樹脂中に磁性体粉末を分散してなる磁性体樹脂層を利用する等、樹脂を用いたものであってもよい。
　本発明によれば、高周波帯において、不要な反射波の発生を抑えた高周波デバイスを提供することができる。また、高周波デバイスを小型化することにより、寄生分を減らすことができる。所望帯域の外においても不要な反射波を抑えたアッテネータ及び方向性結合器を提供することができる。
　本発明によれば、減衰量及びインピーダンスのバラツキが低減され、小型化されたアッテネータを提供することができる。
　本発明によれば、高周波信号の反射を生じることなく、任意の減衰量を得ることができるので、アッテネータ、フィルタ、及び方向性結合器へ応用したときに、その高性能化が可能になる。
　任意の周波数帯において、抵抗とインダクタと容量によりインピーダンスを調整することで、反射特性を調整することができる。
１，４，５，１１，１４，１５，１７，２１～２４，２７，３１～３３，４１～４３，４５，４６，４８，４９，５１，５２，５５～５７，６２，６５，７１～７３，７６，９２，９３，９５，９６～１０２，１０７～１１０，１１５～１２０…パターン導体、
２，３，１２，１３，１６，２５，２６，４４，４７，４８，５３，５４，５８～６１，６３，６４，７４，７５，９４，１０３～１０６，１１１～１１４…ビア導体、
８１，８３…アッテネータ、
８２…伝送線路部、
８２ａ，８２ｂ…伝送線路、
９１…マーカー、
Ｃ１，Ｃ１１，Ｃ２１，Ｃ２２，Ｃ３１，Ｃ３２，Ｃ５１，Ｃ５２，Ｃ７１，Ｃ７２，Ｃ９１，Ｃ９２…キャパシタ、
ＧＮＤ…接地端子、
Ｌ２１，Ｌ３１，Ｌ５１，Ｌ７１…インダクタ、
Ｒ１，Ｒ２，Ｒ１１～Ｒ１３，Ｒ２１，Ｒ２２，Ｒ４１，Ｒ４２，Ｒ５１～Ｒ５３，Ｒ９１～Ｒ９６…抵抗、
Ｍ１，Ｍ２，Ｍ１１～Ｍ１３，Ｍ２１，Ｍ４１，Ｍ４２，Ｍ５１～Ｍ５３，Ｍ９１～Ｍ９６…磁性体層、
Ｎ１～Ｎ３，Ｎ１１～Ｎ１３，Ｎ２１～Ｎ２３，Ｎ３１～Ｎ３３，Ｎ４１～Ｎ４３，Ｎ５１～Ｎ５３，Ｎ７１～Ｎ７４，Ｎ９１～Ｎ９４…誘電体層、
Ｐ１，Ｐ２，Ｔ１，Ｔ２…端子、
Ｚ１，Ｚ２…負荷インピーダンス。

Claims (12)

  1. 　少なくとも１つの誘電体層及び少なくとも１つの磁性体層を含む積層された複数の層を含む基板と、
    　第１及び第２の端子と、
    　上記複数の層のうちのいずれか１つの上に形成された少なくとも１つのパターン導体と、
    　上記複数の層のうちのいずれか１つを貫通する少なくとも１つのビア導体とを備えた高周波デバイスであって、
    　上記パターン導体及び上記ビア導体は、上記第１及び第２の端子を接続して所定の高周波信号を伝送する信号線を形成し、
    　上記信号線の第１の部分は、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、上記第１の部分は上記高周波信号に対して所定の抵抗を有し、
    　上記信号線の第２の部分は、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成されたキャパシタと、少なくとも１つの誘電体層上に形成されたパターン導体を含むインダクタとのうちの少なくとも一方を含み、上記高周波デバイスは上記第１及び第２の端子において上記高周波信号に対して所定のインピーダンスを有することを特徴とする高周波デバイス。
  2. 　上記高周波デバイスは接地端子をさらに備え、
    　上記信号線は、上記第１及び第２の端子を接続する第１の信号線と、上記第１の信号線上の接続点及び上記接地端子を接続する第２の信号線とを含み、
    　上記第２の信号線は、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成されたキャパシタを含むことを特徴とする請求項１記載の高周波デバイス。
  3. 　上記第２の信号線は、１つの磁性体層を貫通するビア導体を含むことを特徴とする請求項２記載の高周波デバイス。
  4. 　上記高周波デバイスは接地端子をさらに備え、
    　上記信号線は、上記第１及び第２の端子を接続する第１の信号線と、上記第１の信号線上の第１の接続点及び上記接地端子を接続する第２の信号線と、上記第１の信号線上の第２の接続点及び上記接地端子を接続する第３の信号線とを含み、
    　上記第１の信号線は、上記第１及び第２の接続点の間に、少なくとも１つの誘電体層上に形成されたパターン導体を含むインダクタを含み、
    　上記第２の信号線は、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成された第１のキャパシタと、１つの磁性体層を貫通する第１のビア導体とを含み、
    　上記第３の信号線は、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成された第２のキャパシタと、１つの磁性体層を貫通する第２のビア導体とを含むことを特徴とする請求項１記載の高周波デバイス。
  5. 　上記高周波デバイスは接地端子をさらに備え、
    　上記信号線は、上記第１及び第２の端子を接続する第１の信号線と、上記第１の信号線上の接続点及び上記接地端子を接続する第２の信号線とを含み、
    　上記第１の信号線は、上記第１の端子と上記第２の信号線に接続された接続点との間に、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成された第１のキャパシタと、２つの磁性体層間に挟設されかつ上記第１のキャパシタに並列接続された第１のパターン導体とを含み、
    　上記第１の信号線は、上記第２の端子と上記第２の信号線に接続された接続点との間に、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成された第２のキャパシタと、２つの磁性体層間に挟設されかつ上記第２のキャパシタに並列接続された第２のパターン導体とを含み、
    　上記第２の信号線は、少なくとも１つの誘電体層上に形成されたパターン導体を含むインダクタを含むことを特徴とする請求項１記載の高周波デバイス。
  6. 　上記高周波デバイスは接地端子をさらに備え、
    　上記信号線は、上記第１及び第２の端子を接続する第１の信号線と、上記第１の信号線上の接続点及び上記接地端子を接続する第２の信号線とを含み、
    　上記第１の信号線は、上記第１の端子と上記第２の信号線に接続された接続点との間に、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成された第１のキャパシタと、１つの磁性体層を貫通する第１のビア導体とを含み、
    　上記第１の信号線は、上記第２の端子と上記第２の信号線に接続された接続点との間に、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように２つのパターン導体により形成された第２のキャパシタと、１つの磁性体層を貫通する第２のビア導体とを含み、
    　上記第２の信号線は、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む第３の信号線と、少なくとも１つの誘電体層上に形成されたパターン導体を含みかつ上記第３の信号線に並列接続されたインダクタとを含むことを特徴とする請求項１記載の高周波デバイス。
  7. 　上記高周波デバイスは接地端子をさらに備え、
    　上記信号線は、上記第１及び第２の端子を接続する第１の信号線と、上記第１の信号線上の第１の接続点及び上記接地端子を接続する第２の信号線と、上記第１の信号線上の第２の接続点及び上記接地端子を接続する第３の信号線とを含み、
    　上記第１の信号線は、上記第１及び第２の接続点の間に、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、
    　上記第２の信号線は、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含み、
    　上記第３の信号線は、１つの磁性体層を貫通するビア導体及び２つの磁性体層間に挟設されたパターン導体の少なくとも一方を含む第４の信号線と、少なくとも１つの誘電体層を間に挟みかつ磁性体層を間に挟まないように形成されかつ上記第４の信号線に並列接続されたキャパシタとを含むことを特徴とする請求項１記載の高周波デバイス。
  8. 　上記高周波デバイスはアッテネータであることを特徴とする請求項１～７のいずれか１つに記載の高周波デバイス。
  9. 　上記高周波デバイスは低域通過フィルタであることを特徴とする請求項８記載の高周波デバイス。
  10. 　上記高周波デバイスは高域通過フィルタであることを特徴とする請求項８記載の高周波デバイス。
  11. 　上記高周波デバイスは帯域通過フィルタであることを特徴とする請求項８記載の高周波デバイス。
  12. 　第１～第４のポートと、
    　上記第１及び第２のポートの間に設けられた第１の伝送線路と、
    　上記第３及び第４のポートの間に設けられ、上記第１の伝送線路に電磁的に結合した第２の伝送線路と、
    　上記第３のポートと上記第２の伝送線路との間に設けられた第１のアッテネータと、
    　上記第４のポートと上記第２の伝送線路との間に設けられた第２のアッテネータとを備えた方向性結合器であって、
    　上記第１及び第２のアッテネータは請求項１～１１のいずれか１つに記載の高周波デバイスであることを特徴とする方向性結合器。
PCT/JP2013/069522 2012-08-24 2013-07-18 高周波デバイス及び方向性結合器 WO2014030469A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014531548A JP5660258B2 (ja) 2012-08-24 2013-07-18 高周波デバイス及び方向性結合器
US14/619,497 US9281797B2 (en) 2012-08-24 2015-02-11 High-frequency device and directional coupler

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012185636 2012-08-24
JP2012-185636 2012-08-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/619,497 Continuation US9281797B2 (en) 2012-08-24 2015-02-11 High-frequency device and directional coupler

Publications (1)

Publication Number Publication Date
WO2014030469A1 true WO2014030469A1 (ja) 2014-02-27

Family

ID=50149781

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/069522 WO2014030469A1 (ja) 2012-08-24 2013-07-18 高周波デバイス及び方向性結合器

Country Status (3)

Country Link
US (1) US9281797B2 (ja)
JP (1) JP5660258B2 (ja)
WO (1) WO2014030469A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016220068A (ja) * 2015-05-21 2016-12-22 京セラ株式会社 フィルタ一体型カプラおよびカプラモジュール
CN108011163A (zh) * 2017-11-29 2018-05-08 加特兰微电子科技(上海)有限公司 一种衰减结构及测试系统
US10566674B2 (en) 2017-09-25 2020-02-18 Murata Manufacturing Co., Ltd. Directional coupler and communication unit

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105098305B (zh) * 2015-08-27 2018-06-19 清华大学 分布式单电阻衰减器
JP6612803B2 (ja) * 2017-03-21 2019-11-27 株式会社東芝 導波路及び信号処理装置
CN107611532A (zh) * 2017-08-21 2018-01-19 南京理工大学 一种电容加载型移相滤波器
US10153208B1 (en) * 2018-01-09 2018-12-11 Thin Film Technology Corporation High frequency attenuator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5292401A (en) * 1977-01-12 1977-08-03 Maspro Denko Kk Method of using attenuator
JPH07192927A (ja) * 1993-12-27 1995-07-28 Taiyo Yuden Co Ltd ノイズフィルタ
JP2006191355A (ja) * 2005-01-06 2006-07-20 Mitsubishi Electric Corp イコライザ
JP2009044303A (ja) * 2007-08-07 2009-02-26 Panasonic Corp アッテネータ複合カプラ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6311704Y2 (ja) * 1979-06-11 1988-04-05
US4746557A (en) * 1985-12-09 1988-05-24 Murata Manufacturing Co., Ltd. LC composite component
JPS62189712A (ja) 1986-02-17 1987-08-19 日通工株式会社 高周波ノイズフイルタ
JPS6398206A (ja) 1986-10-15 1988-04-28 Matsushita Electric Works Ltd アツテネ−タ
JP2691715B2 (ja) 1987-07-01 1997-12-17 ティーディーケイ株式会社 フェライト焼結体、チップインダクタおよびｌｃ複合部品
JP2598940B2 (ja) * 1988-01-27 1997-04-09 株式会社村田製作所 Ｌｃ複合部品
JPH0315363A (ja) 1988-07-20 1991-01-23 Takeshi Inoue スケジュール機能付リモコン送信機
JP3141978B2 (ja) 1994-09-02 2001-03-07 ティーディーケイ株式会社 信号伝送素子
JP4370838B2 (ja) * 2002-08-21 2009-11-25 株式会社村田製作所 ノイズフィルタ
US7961064B2 (en) * 2009-01-30 2011-06-14 Tdk Corporation Directional coupler including impedance matching and impedance transforming attenuator
KR101083531B1 (ko) 2009-09-01 2011-11-18 에스케이 텔레콤주식회사 송수신 신호 분리를 위한 결합장치 및 제어방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5292401A (en) * 1977-01-12 1977-08-03 Maspro Denko Kk Method of using attenuator
JPH07192927A (ja) * 1993-12-27 1995-07-28 Taiyo Yuden Co Ltd ノイズフィルタ
JP2006191355A (ja) * 2005-01-06 2006-07-20 Mitsubishi Electric Corp イコライザ
JP2009044303A (ja) * 2007-08-07 2009-02-26 Panasonic Corp アッテネータ複合カプラ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016220068A (ja) * 2015-05-21 2016-12-22 京セラ株式会社 フィルタ一体型カプラおよびカプラモジュール
US10566674B2 (en) 2017-09-25 2020-02-18 Murata Manufacturing Co., Ltd. Directional coupler and communication unit
US10916824B2 (en) 2017-09-25 2021-02-09 Murata Manufacturing Co., Ltd. Directional coupler and communication unit
CN108011163A (zh) * 2017-11-29 2018-05-08 加特兰微电子科技(上海)有限公司 一种衰减结构及测试系统
CN108011163B (zh) * 2017-11-29 2020-12-29 加特兰微电子科技(上海)有限公司 一种衰减结构及测试系统

Also Published As

Publication number Publication date
JPWO2014030469A1 (ja) 2016-07-28
US20150155848A1 (en) 2015-06-04
JP5660258B2 (ja) 2015-01-28
US9281797B2 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
JP5660258B2 (ja) 高周波デバイス及び方向性結合器
US7218186B2 (en) Directional coupler
US7961064B2 (en) Directional coupler including impedance matching and impedance transforming attenuator
US8786379B2 (en) Common mode noise filter
US6819202B2 (en) Power splitter having counter rotating circuit lines
JP3678228B2 (ja) Ｌｃハイパスフィルタ回路、積層型ｌｃハイパスフィルタ、マルチプレクサおよび無線通信装置
JP5482901B2 (ja) 方向性結合器
JP6280985B2 (ja) セルラー用途向けの小型無線方向性結合器
CN109845029B (zh) 定向耦合器内置基板、高频前端电路以及通信装置
Yang et al. Novel wideband bandpass filter with dual notched bands using stub-loaded resonators
US20130154783A1 (en) High-frequency transformer, high-frequency component, and communication terminal device
JP4449834B2 (ja) サージ吸収回路
CN105337009B (zh) 基于频率选择性耦合抑制三次五次谐波的ltcc滤波器
US8704611B2 (en) Planar constant-resistance hybrid filter
CN104377406A (zh) 一种微波毫米波自负载多正交可倒相滤波器
CN102820502A (zh) 一种平衡式双通带滤波器
CN106384864A (zh) 一种基于多频耦合的ltcc平衡式带通滤波器
Lin et al. Compact design of planar continuously tunable crossover with two-section coupled lines
US6967544B2 (en) Miniature LTCC 2-way power splitter
CN107946710A (zh) 基于rqmsiw的超紧凑双频段带通滤波器
CN104241753B (zh) 一种采用两路反相滤波电路的ltcc滤波巴伦
WO2016006676A1 (ja) 高周波モジュール
Tang et al. Development of ultra-wideband LTCC filter
US8049575B2 (en) Directional coupler with inductively-compensated sharpness of directivity
El Arif et al. Multilayer quad-band BPF with controllable transmission zeros

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13831184

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014531548

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13831184

Country of ref document: EP

Kind code of ref document: A1