WO2008062706A1

WO2008062706A1 - Circuit de sortie de tension, circuit intégré et dispositif électronique

Info

Publication number: WO2008062706A1
Application number: PCT/JP2007/072164
Authority: WO
Inventors: Kazuaki Murota
Original assignee: Fujitsu Ten Limited
Priority date: 2006-11-20
Filing date: 2007-11-15
Publication date: 2008-05-29
Also published as: JP4769694B2; US8058853B2; US20100045251A1; JP2008131731A

Description

明細書

電圧出力回路，集積回路，および電子機器

技術分野

[0001] 本発明は、電子機器に備えられる電圧出力回路、特に正負電圧出力回路に関す背景技術

[0002] 従来から、電源として正電圧と負電圧との 2つの電源が必要な電子機器 (例えば、オーディオ機器）の正負電圧出力回路として、例えば、図 22に示すような正負電圧出力回路 100がある。この正負電圧出力回路 100は、 2つのスイッチングコントローラ 110, 120を用いて正電圧および負電圧をそれぞれ生成する。

具体的には、正負電圧出力回路 100は、入力端子 101から入力された入力電圧（図中" Vin"と表記）を昇圧して正電圧出力端子 102から正電圧を出力する昇圧正電圧出力回路 100— 1と、力、かる入力電圧を降圧して負電圧出力端子 103から負電圧を出力する負電圧出力回路 100— 2とをそなえて構成されている。

[0003] 昇圧正電圧出力回路 100— 1は、昇圧スイッチングコントローラ 110,スイッチング素子 115,コイル 116,整流用ダイオード 117,平滑用コンデンサ 118,および出力電圧フィードバック用抵抗 119a, 119bをそなえて構成されており、昇圧スイッチングコントローラ 110がスイッチング素子 115のオン/オフを切り替えることにより入力電圧が昇圧される。

[0004] 昇圧スイッチングコントローラ 110は、出力電圧フィードバック用抵抗 119a, 119b の正電圧出力の抵抗分割値と基準電圧 1 11との誤差を検出する誤差アンプ 1 12と、三角波を発生する三角波発振器 113と、この三角波発振器 113によって発生した三角波と誤差アンプ 1 12からの誤差信号とに基づいて、スイッチング素子 115のオン/ オフの切り替えを制御する PWM (Pulse Width Modulation；パルス幅変調）制御回路 114とをそなえて構成されて!/、る。

[0005] そして、 PWM制御回路 114は、出力電圧フィードバック用抵抗 119a, 119bの抵抗分割値が基準電圧 111と同じになるようにスイッチング素子 115がオンする時間（ ONDuty)を制御し、これにより、昇圧正電圧出力回路 100— 1は入力電圧を昇圧して正電圧出力端子 102から所望の正電圧 (Vol)を出力する。

一方、負電圧出力回路 100— 2も、昇圧正電圧出力回路 100— 1と略同様に構成されている。つまり、負電圧出力回路 100— 2は、負電圧スイッチングコントローラ 12 0,スイッチング素子 125,コイル 126,整流用ダイオード 127,平滑用コンデンサ 12 8,および出力電圧フィードバック用抵抗 129a, 129bをそなえて構成されており、負電圧スイッチングコントローラ 120がスイッチング素子 125のオン/オフを切り替えることにより入力電圧が降圧される。

[0006] 負電圧スイッチングコントローラ 120は、出力電圧フィードバック用抵抗 129a, 129 bの負電圧出力と基準電圧 129cとの抵抗分割値と基準電圧 121との誤差を検出する誤差アンプ 122と、三角波を発振する三角波発振器 123と、この三角波発振器 12 3によって発生した三角波と誤差アンプ 122からの誤差信号とに基づいて、スィッチング素子 125のオン/オフの切り替えを制御する PWM制御回路 124とをそなえて構成されている。

[0007] そして、 PWM制御回路 124は、出力電圧フィードバック用抵抗 129a, 129bの抵抗分割値が基準電圧 121と同じになるようにスイッチング素子 125がオンする時間を制御し、これにより、負電圧出力回路 100— 2は入力電圧を降圧して負電圧出力端子 103から所望の負電圧 (Vo2)を出力する。

しかしな力 Sら、図 22に示す従来の正負電圧出力回路 100は、高価なスイッチングコントローラ 110, 120ゃコィノレ 116, 126力それぞれ 2つずつ必要であり、コストカ嵩んでしまうとともに、回路が大型化してしまう。

[0008] そこで、 1つのコントローラと 1つのコイルで正電圧と負電圧とを出力する複合電源装置が提案されている（例えば、下記特許文献 1参照）。

特許文献 1 :特開 2005— 168247号公報

発明の開示

発明が解決しょうとする課題

[0009] しかしながら、上記特許文献 1に開示された技術は、負電圧を出力するための極性反転型スイッチング電源回路と正電圧を出力するための昇圧チャージポンプ回路とを 1つのコントローラとスィッチとで制御するので、出力する負電圧および正電圧をフイードバックするだけでなぐコイルに流れる電流をフィードバックし、さらに、これら負電圧，正電圧，および電流を用いて演算してスィッチを制御しなければならず、コントローラが複雑化、高コスト化してしまうとともに、コイルの電流をフィードバックするための機構を新たに設けなければならず装置も大型化してしまう。

[0010] し力、も、負電圧および正電圧を 1つのコントローラとスィッチとで制御するので、入力電圧に対する負電圧の値の差と、入力電圧に対する正電圧の値の差との差が大き

V、場合や、負荷電流が変化する場合には制御が不安定になるおそれがある。

本発明は、このような課題に鑑み創案されたもので、入力電圧を変圧して所望の正電圧および負電圧を簡素な構成によって出力できるようにし、回路の低コスト化および小型化を実現できるようにすることを目的とする。

課題を解決するための手段

[0011] 上記目的を達成するために、本発明の電圧出力回路は、入力端子から入力された入力電圧に基づいて第 1電圧と第 2電圧とを出力するものであって、該入力端子と該第 1電圧を出力する第 1電圧出力端子および該第 2電圧を出力する第 2電圧出力端子との間に設けられたコイルと、このコイルと該第 1電圧出力端子との間に設けられた、該入力電圧を変圧して該第 1電圧として出力する第 1チャージポンプ回路と、該コィルと該第 1チャージポンプ回路との接続点と、グランドとの間に設けられ、該第 1チヤージポンプ回路による変圧のオン/オフを切り替える第 1スィッチと、該第 1電圧出力端子から出力される該第 1電圧を所望の値に制御すベぐ該第 1スィッチのオン/ォフの切り替えを制御する制御部と、該コイルと該第 1スィッチとの接続点と、該第 2電圧出力端子との間に設けられ、該第 1スィッチのオン/オフに応じて該入力電圧を蓄積した電力を用いて変圧して該第 2電圧として出力する第 2チャージポンプ回路と、この第 2チャージポンプ回路とグランドとの間に設けられ、該第 2チャージポンプ回路における変圧に用いる該電力を蓄積するか否かを切り替える第 2スィッチと、該第 2 電圧出力端子から出力される該第 2電圧に基づいて該第 2スィッチのオン/オフを切り替える切替部とをそなえて構成されたことを特徴としている。

[0012] なお、該第 1チャージポンプ回路が、該入力電圧を昇圧して得られた正電圧を該第 1電圧として出力する一方、該第 2チャージポンプ回路が、該入力電圧を降圧して得られた負電圧を該第 2電圧として出力する。

また、該第 1チャージポンプ回路が電力を蓄積する第 1コンデンサをそなえ、該第 1 コンデンサに蓄積された電力を用いて該入力電圧を昇圧するように構成されるとともに、該第 2チャージポンプ回路が電力を蓄積する第 2コンデンサをそなえ、該第 2コンデンサに蓄積された電力を用いて該入力電圧を降圧するように構成され、該第 1電圧出力端子の付加電力より該第 2電圧出力端子の負荷電力が大きい場合には、該第 2コンデンサの容量値が、該第 1コンデンサの容量値よりも大きくする。

[0013] さらに、該切替部が、該第 1電圧出力端子と該第 2電圧出力端子との間に直列に設けられた 2つの抵抗の接続点における抵抗分割値に基づいて、該第 2スィッチのオン /オフを切り替え、このとき、該 2つの抵抗のうち、該第 1電圧出力端子側に設けられた抵抗と並列にコンデンサを設ける。

なお、該第 2電圧出力端子から出力される該第 2電圧に基づいて第 2電圧異常を検出する第 2電圧異常検出部と、この第 2電圧異常検出部によって第 2電圧異常が所定時間連続して検出されたことを検出する第 1タイマとをそなえ、該制御部が、該第 1タイマによって該第 2電圧異常検出部によって第 2電圧異常が所定時間連続して検出されたことが検出されると、該第 1スィッチをオフに切り替える。

[0014] また、該入力端子からの過電流を検出する過電流検出部をそなえ、該第 1タイマが過電流検出部によって該過電流が所定時間連続して検出されたことを検出し、該制御部力 S、該第 1タイマによって該過電流検出部によって該過電流が所定時間連続して検出されたことが検出されると、該第 1スィッチをオフに切り替える。

さらに、該正電圧出力端子から出力される該第 1電圧に基づいて第 1電圧出力ショートを検出する第 1電圧出力ショート検出部と、該第 1電圧出力ショート検出部によつて第 1電圧出力ショートが検出されると所定時間の経過を検知する第 2タイマとをそなえ、該制御部が、該第 2タイマが該第 1電圧出力ショート検出部によって第 1電圧出力ショートが検出されてから所定時間の経過を検知すると、該第 1スィッチをオフ状態

[0015] また、上記目的を達成するために、本発明の集積回路は、上述した電圧出力回路の一部またはすベてをそなえて構成されて!/、ることを特徴として!/、る。

また、上記目的を達成するために、本発明の電子機器は、上述した電圧出力回路、もしくは、上述した集積回路をそなえて構成されたことを特徴としている。

発明の効果

[0016] このように、本発明によれば、第 2チャージポンプ回路が第 1スィッチのオン/オフに応じて入力電圧を蓄積した電力を用いて変圧して第 2電圧として出力し、切替部が第 2チャージポンプ回路における変圧に用いる電力を蓄積するか否かを切り替えるので、非常に簡素な構成によって入力電圧を変圧して所望の第 1電圧および第 2電圧を出力することができ、回路の低コスト化および小型化を実現できる。

[0017] つまり、第 2電圧を出力するにあたり、第 2チャージポンプ回路が第 1スィッチのオン /オフに応じて動作し、切替部が第 2チャージポンプ回路における変圧に用いる電力を蓄積するか否かを切り替えるので、コイルや制御部が 1つだけという非常に簡素な構成で、第 1電圧（正電圧）および第 2電圧 (負電圧）のそれぞれを負荷電流に係わらず所望の値で安定して出力することができる。

[0018] また、第 2チャージポンプ回路の第 2コンデンサの容量が第 1チャージポンプ回路の第 1コンデンサの容量よりも大きいので、第 1チャージポンプ回路に対する負荷の消費電力よりも第 2チャージポンプ回路に対する負荷の消費電力の方が大きい場合でも、第 2電圧を確実に所望の値に変圧することができる。

なお、切替部が、第 1電圧出力端子と第 1チャージポンプ回路との接続点と、第 2電圧出力端子と第 2チャージポンプ回路との接続点との間に直列に設けられた 2つの抵抗の接続点における抵抗分割値に基づいて、第 2スィッチのオン/オフを切り替えるので、第 2コンデンサが第 1コンデンサよりも容量値が大きい場合であっても、第 1 電圧と第 2電圧とを同時に所望の値に到達させることができる。

[0019] また、上記の 2つの抵抗のうち、第 1電圧出力端子側に設けられた抵抗と並列にコンデンサが設けられているので、このコンデンサにより第 1スィッチがオンからオフに切り替わった際の、切替部への入力を強制的に変更させて、第 1スィッチのオフに同期して第 2スィッチをオフに切り替えることができ、これにより、第 1スィッチのオン/ォフと第 2スィッチのオン/オフとを同期させて、第 1電圧の出力リップルを低減することができる。

[0020] さらに、制御部が、第 1タイマによって第 2電圧異常検出部によって第 2電圧異常が所定時間連続して検出されたことが検出されると、第 1スィッチをオフに切り替えるので、第 2電圧の出力ショート故障時の電圧出力回路の破壊を確実に防止できる。また、制御部が、第 1タイマによって過電流検出部によって過電流が所定時間連続して検出されたことが検出されると、第 1スィッチをオフに切り替えるので、入力端子からの過電流に対しても電圧出力回路を確実に保護できる。

[0021] さらに、制御部が、第 2タイマが第 1電圧出力ショート検出部によって第 1電圧出力ショートが検出されてから所定時間の経過を検知すると、第 1スィッチをオフ状態にラツチするので、第 1電圧の出力ショート故障時の電圧出力回路の破壊も確実に防止できる。

図面の簡単な説明

[0022] [図 1]本発明の第 1実施形態としての正負電圧出力回路の構成を説明するための図である。

[図 2]本発明の第 1実施形態としての正負電圧出力回路の昇圧正電圧出力回路の動作手順を説明するためのタイミングチャートである。

[図 3]本発明の第 1実施形態としての正負電圧出力回路の負電圧出力回路の動作手順を説明するためのタイミングチャートである。

[図 4]本発明の第 1実施形態としての正負電圧出力回路の昇圧チャージポンプ回路のコンデンサの容量値と負圧チャージポンプ回路のコンデンサの容量値とが同じ場合の正電圧出力および負電圧出力の変化を説明するための図である。

[図 5]本発明の第 1実施形態としての正負電圧出力回路の正電圧側の負荷電流よりも負電圧側の負荷電流の方が大きい場合の正電圧出力および負電圧出力の変化を説明するための図である。

[図 6]本発明の第 2実施形態としての正負電圧出力回路の構成を説明するための図である。

[図 7]本発明の第 1実施形態としての正負電圧出力回路の正電圧側の負荷電流と負電圧側の負荷電流とが同じである場合の正電圧出力および負電圧出力の変化を説明するための図である。

園 8]本発明の第 2実施形態としての正負電圧出力回路の正電圧側の負荷電流と負電圧側の負荷電流とが同じである場合の正電圧出力および負電圧出力の変化を説明するための図である。

[図 9]本発明の第 3実施形態としての正負電圧出力回路の構成を説明するための図である。

[図 10]本発明の第 2実施形態としての正負電圧出力回路の昇圧正電圧出力回路および負電圧出力回路の動作手順を説明するためのタイミングチャートである。

[図 11]本発明の第 3実施形態としての正負電圧出力回路の昇圧正電圧出力回路および負電圧出力回路の動作手順を説明するためのタイミングチャートである。

園 12]本発明の第 4実施形態としての正負電圧出力回路の構成を説明するための図である。

[図 13]本発明の第 4実施形態としての正負電圧出力回路の回路構成を説明するための図である。

園 14]本発明の第 4実施形態としての正負電圧出力回路からの正電圧出力の出力ショートが発生した場合のコントローラの第 1スィッチに対する切り替え制御を説明するためのタイミングチャートである。

園 15]本発明の第 4実施形態としての正負電圧出力回路力もの負電圧出力の出力ショートが発生した場合の正負電圧出力回路の動作を説明するためのタイミングチヤートである。

[図 16]本発明の第 5実施形態としての正負電圧出力回路の構成を説明するための図である。

[図 17]本発明の第 5実施形態としての正負電圧出力回路の回路構成を説明するための図である。

園 18]本発明の変形例としての正負電圧出力回路の構成を説明するための図であ

[図 19]図 18に示す本発明の変形例としての正負電圧出力回路の回路構成の一例を説明するための図である。園 20]本発明の一実施形態としての集積回路を説明するための図である。

園 21]本発明の一実施形態としての電子機器を説明するための図である。

園 22]従来の正負電圧出力回路の構成を説明するための図である。

符号の説明

1一:!〜 1一 6 正負電圧出力回路（電圧出力回路）

2 入力端子

3 正電圧出力端子（第 1電圧出力端子）

4 負電圧出力端子（第 2電圧出力端子）

10， 100- 1 昇圧正電圧出力回路

11 , 116, 126 コイル

12 第 1スィッチ

13a, 13b, 23a〜23d, 119a, 119b, 129a, 129b 出力電圧フィードノック用抵抗

14 スイッチングコントローラ（制御部）

14a VREF端子

14b DT端子

14c SCP端子

15, 22， 25a, 25b, 62, 111 , 121 基準電圧

16， 112, 122 誤差アンプ

17, 113, 123 三角波発振器

18, 114, 124 PWM制御回路

18a コンノレータ

18b 増幅回路

19， 65, 72, 84 スィッチ

20, 100- 2 負電圧出力回路

21 第 2スィッチ

24 定電圧制御用コンパレータ（切替部）

26, 63, 70， 75 コンデンサ 30 昇圧チャージポンプ回路（第 1チャージポンプ回路）

31 コンデンサ（第 1コンデンサ）

32， 33, 42, 43, 66 ダイオード

34, 44， 1 18, 128 平滑用コンデンサ

40 負圧チャージポンプ回路（第 2チャージポンプ回路）

41 コンデンサ（第 2コンデンサ）

50 出力ショート検出回路（第 1電圧出力ショート検出部）

51 タイマラッチ回路（第 2タイマ）

52, 81 OR回路

60 電圧異常検出回路 (第 2電圧異常検出部）

61 タイマ（第 1タイマ）

64a— 64c, 65, 67, 71 a, 71b, 73, 74， 82, 83, 85 抵抗

80 過電流検出回路（過電流検出部）

90 集積回路

91 電子機器

100 正負電圧出力回路

102 正電圧出力端子

103 負電圧出力端子

110 昇圧スイッチングコントローラ

1 15, 125 スィッチング素子

1 17, 127 整流用ダイオード

118, 128 平滑用コンデンサ

120 負圧スイッチングコントローラ

発明を実施するための最良の形態

以下、図面を参照しながら本発明の実施の形態につレ、て説明する。

〔1〕本発明の第 1実施形態について

まず、図 1を参照しながら、本発明の第 1実施形態としての正負電圧出力回路（電圧出力回路） 1 1の構成について説明する。この図 1に示すように、本正負電圧出力回路 1 1は、入力端子 2から入力された入力電圧（図中" Vin"と表記）を昇圧して正電圧出力端子 3から所望の正電圧（第 1電圧；図中 "Vol"と表記)を出力する昇圧正電圧出力回路 10と、かかる入力電圧を降圧して負電圧出力端子 4から所望の負電圧（第 2電圧；図中 "Vo2"と表記）を出力する負電圧出力回路 20とをそなえて構成されている。

[0025] 昇圧正電圧出力回路 10は、入力端子 2と正電圧出力端子 3および負電圧出力端子 4との間に設けられたコイル 11と、このコイル 11と正電圧出力端子 3との間に設けられ、入力電圧を昇圧して正電圧として出力する昇圧チャージポンプ回路（第 1チヤージポンプ回路） 30と、コイル 11と昇圧チャージポンプ回路 30との接続点と、グランド (接地電位; GND)との間に設けられ、昇圧チャージポンプ回路 30による昇圧のォン/オフを切り替える第 1スィッチ (スイッチング素子） 12と、昇圧チャージポンプ回路 30と正電圧出力端子 3との接続点と、グランドとの間に直列に設けられた 2つの正電圧出カフイードバック用抵抗（以下、単に抵抗という） 13a, 13bと、正電圧出力端子 3 から出力される正電圧（正電圧出力という）を所望の値に制御すベぐ抵抗 13a, 13b による正電圧出力の抵抗分割値 (つまり、抵抗 13aと抵抗 13bとの接続点における抵抗分割値）に基づいて、第 1スィッチ 12のオン/オフの切り替えを制御するスィッチングコントローラ (制御部；以下、単にコントローラとレ、う） 14とをそなえて構成されてレ、る

[0026] コントローラ 14は、抵抗 13a, 13bの抵抗分割値と基準電圧 15との誤差を検出する誤差アンプ 16と、三角波を発生する三角波発振器 17と、この三角波発振器 17によつて発生された三角波と誤差アンプ 16からの誤差信号とに基づいて、第 1スィッチ 1 2のオン/オフの切り替えを制御する PWM (Pulse Width Modulatio；パルス幅変調）制御回路 18とをそなえて構成されている。

[0027] ところで、抵抗 13a, 13bおよび基準電圧 15は、正電力出力端子 3から所望の値の正電圧が出力されると、抵抗 13a, 13bの抵抗分割値と基準電圧 15とが一致するように予め設定されている。

したがって、 PWM制御回路 18は、誤差アンプ 16からの誤差信号に基づいて、抵抗 13a, 13bの抵抗分割値が基準電圧 15と一致するように第 1スィッチ 12のオン時間（ONDuty)を制御するようになっており、これにより、昇圧チャージポンプ回路 30 が入力電圧を予め設定された所望の正電圧に昇圧して正電圧出力端子 3から出力すること力 Sでさる。

[0028] 昇圧チャージポンプ回路 30は、コイル 11と正電圧出力端子 3との間にコンデンサ（第 1コンデンサ） 31とダイオード 32とをコイル 11から正電圧出力端子 3に向けて順に直列にそなえ、さらに、コンデンサ 31と整流用ダイオード（以下、単にダイオードという ) 32との接続点とグランドとの間にダイオード 33をそなえ、さらに加えて、ダイオード 3 2と正電圧出力端子 3との接続点とグランドとの間に平滑用コンデンサ（以下、単にコンデンサとレ、う） 34をそなえて構成されて!/、る。

[0029] ここで、図 2に示すタイミングチャートを参照しながら、昇圧正電圧出力回路 10のより詳細な動作手順を説明すると、本正負電圧出力回路 1 1の起動時 (タイミング TO 参照）、正電圧出力が規定値（目標値) Volより低いので、コントローラ 14の PWM制御回路 18は、予め設定された Max— Dutyに基づく所定周期で第 1スィッチ 12のォン/オフを切り替え制御する。

[0030] コントローラ 14の PWM制御回路 18に制御されて第 1スィッチ 12がオンに設定されると、昇圧チャージポンプ回路 30のコイル 11が通電されてコイル 11が駆動され、ダイオード 33が導通してコンデンサ 31に電荷が蓄積（チャージ)される。このとき、整流ダィオード 32は逆バイアスとなるため、規定値 Volの電圧はコンデンサ 34により保持される。ただし、 Volの負荷電流によりコンデンサ 34が放電されて正電圧出力が低下する。

[0031] 次に、コントローラ 14の PWM制御回路 18に制御されて第 1スィッチ 12がオフに切り替えられると、コイル 11の逆起電力によりコイル 11と第 1スィッチ 12との接続点（つまり、スィッチノード）の電圧が入力電圧 (Vin)よりも高い電圧まで上昇するので、コンデンサ 31およびダイオード 32を解して入力電圧が昇圧され、正電圧出力が入力電圧よりも高い値に引き上げられる。つまり、昇圧チャージポンプ回路 30はコンデンサ 3 1に蓄積された電力を用いて入力電圧を昇圧する。

[0032] そして、この第 1スィッチ 12のオン/オフの切り替えが繰り返されて正電圧出力が所定の値 Volまで上昇すると（タイミング T0〜T1参照）、コントローラ 14の PWM制御回路 18は Max— Dutyに基づく動作から PWM制御に移行し（タイミング Tl参照）、これにより正電圧出力が規定値 Volに一定制御される。

また、図 1に示すように、負電圧出力回路 20は、昇圧正電圧出力回路 10のコイル 1 1と第 1スィッチ 12との接続点と、負電圧出力端子 4との間に設けられ、第 1スィッチ 1 2のオン/オフに応じて入力電圧を後述するコンデンサ（第 2コンデンサ) 41に蓄積した電力（電荷）を用いて降圧して負電圧として出力する負圧チャージポンプ回路 40 と、この負圧チャージポンプ回路 40とグランドとの間に設けられ、負圧チャージポンプ回路 40における降圧に用いる電力をコンデンサ 41に蓄積するか否かを切り替える第 2スィッチ 21と、負圧チャージポンプ回路 40と負電圧出力端子 4との接続点と、基準電圧 22との間に直列に設けられた 2つの負電圧出力フィードバック用抵抗（以下、単に抵抗という） 23a, 23bと、負電圧出力端子 4から出力される負電圧（以下、負電圧出力という）に基づいて第 2スィッチ 21のオン/オフを切り替える定電圧制御用コンパレータ（切替部；以下、単にコンパレータとレ、う） 24とをそなえて構成されて!/、る。

[0033] コンパレータ 24は、具体的には、抵抗 23a, 23bによる負電圧出力と基準電圧 22との抵抗分割値 (つまり、抵抗 23aと抵抗 23bとの接続点における抵抗分割値）と、基準電圧 25aとを比較し、かかる抵抗分割値が基準電圧 25a以上であれば、第 2スイツチ 21をオンにする一方、かかる抵抗分割値が基準電圧 25aより小さければ、第 2スィツチ 21をオフにする。

[0034] つまり、抵抗 23a, 23bおよび基準電圧 22, 25aは、負電力出力端子 4から所望の値の負電圧 Vo2が出力されると、抵抗 23a, 23bの抵抗分割値と基準電圧 25aとが一致するように予め設定されて!/、る。

したがって、コンパレータ 24が、抵抗 13a, 13bの抵抗分割値と基準電圧 15との比較結果に応じて、上述のごとく第 2スィッチ 21を切り替えることによって、負圧チヤ一ジポンプ回路 40が入力電圧を予め設定された所望の負電圧 Vo2に降圧して負電圧出力端子 4から出力することができる。

[0035] 負圧チャージポンプ回路 40は、コイル 11と第 1スィッチ 12との接続点に接続されており、コイル 11と第 1スィッチ 12との接続点に接続されたコンデンサ 41と、コンデンサと第 2スィッチ 21との間に設けられたダイオード 42と、コンデンサ 41と抵抗 23aとの間に設けられたダイオード 43と、抵抗 23aとダイオード 43との接続点とグランドとの間に設けられたコンデンサ 44とをそなえて構成されている。

[0036] ここで、図 3に示すタイミングチャートを参照しながら、負電圧出力回路 20のより詳細な動作手順を説明すると、本正負電圧出力回路 1 1の起動時 (タイミング TO参照 )、負電圧出力が規定値 Vo2より高いので、負電圧出力が規定値 Vo2以下になるまでは、コンパレータ 24によって第 2スィッチがオンに設定される。

このとき、負電圧出力は、第 1スィッチ 12のオン/オフに応じて負圧チャージポンプ回路 40に引き下げられていく。

[0037] つまり、第 2スィッチ 21がオンに設定され、且つ、第 1スィッチ 12がオフに設定されているときは、負圧チャージポンプ回路 40のコンデンサ 41に電荷が蓄えられ（チヤ一ジされ）、次に第 1スィッチ 12がオンすると、コンデンサ 41およびダイオード 43を介して入力電圧が負電圧に引き下げられる。

このように第 2スィッチ 21がオンの状態で、第 1スィッチ 12のオン/オフが切り替えられると、負電圧出力は徐々に降圧されて低下していく。すなわち、負圧チャージポンプ回路 40はコンデンサ 41に蓄積された電力を用いて入力電圧を降圧する。

[0038] そして、負電圧出力が規定値 Vo2まで低下すると（タイミング ΤΓ参照）、コンパレータ 24が反転して第 2スィッチ 21がオフになり、その結果、負圧チャージポンプ回路 40が停止し、その後は第 1スィッチ 12および第 2スィッチ 21それぞれのオン/オフに応じて負電圧出力が規定値 Vo2に一定制御される。

つまり、第 2スィッチ 21がオフのときはコンデンサ 41に電荷がチャージされないので、第 1スィッチ 12がオンになっても負圧チャージポンプ回路 40によって負電圧出力力まり降圧されず（引き下げられず）、図 3に示すごとぐコンパレータ 24が第 2スィツチ 21を負電圧出力に応じてオン/オフしながら、第 1スィッチ 12がコントローラ 14 の PWM制御回路 18によって PWM制御されることによって、負電圧出力を一定に保つこと力 Sでさる。

[0039] ところで、昇圧チャージポンプ回路 30および負圧チャージポンプ回路 40の電流能力は、それぞれ、ポンプアップ用のコンデンサ 31 , 41の容量値に関係し、この容量値が大きいほど電流能力が大きくなり、昇圧もしくは降圧できる電圧値も大きくなる。したがって、例えば、コンデンサ 31 , 41の容量値を同じにした場合、 PWM制御回路 18は、正電圧出力を一定に保つように第 1スィッチ 12のオン/オフを制御するので正負両出力の規定値 (設定電圧）が同じで (例えば、正電圧の規定値 Volが + 15 V,負電圧の規定値 Vo2がー 15V)あれば、正電圧側（つまり、昇圧正電圧出力回路 10側）の負荷電流よりも負電圧側（つまり、負電圧出力回路 20)の負荷電流の方が大きくなると、図 4に示すごとぐ負電圧側の負電圧出力が設定電圧（一 15V)まで下がらなくなるという問題が生じる。

[0040] このため、本正負電圧出力回路 1 1では、負圧チャージポンプ回路 40のコンデンサ 41の容量値が、昇圧チャージポンプ回路 30のコンデンサ 31の容量値よりも大きく設定されており、これにより、正負両出力の規定が同じで、正電圧側の負荷電流よりも負電圧側の負荷電流の方が大きくなつた場合であっても、 1回のスイッチングによる電荷の移動が負電圧側のほうが大きくなり電流駆動能力が高くなるので、図 5に示すごとぐ負電圧出力を設定電圧（一 15V)まで確実に降圧することができる。

[0041] また、正負両出力の規定値 Vol , Vo2が異なり、負電圧の規定値 Vo2の方が 0Vに対する差が大きい場合 (例えば、正電圧の規定値 Volが + 15V,負電圧の規定値 V o2が— 20Vである場合）にも、コンデンサ 31 , 41の容量値が同一であれば、負電圧出力が規定値 Vo2に達成しないとうい問題が生じる力コンデンサ 41の容量値がコンデンサ 31の容量値よりも大きく設定されることで、かかる問題を解消できる。

[0042] このように、本発明の第 1実施形態としての正負電圧出力回路 1 1によれば、昇圧正電圧出力回路 10が、コイル 11と、このコイル 11と正電圧出力端子 3との間に設けられた、入力電圧を変圧して正電圧として出力する昇圧チャージポンプ回路 30と、コィル 11と昇圧チャージポンプ回路 30との接続点と、グランドとの間に設けられ、昇圧チャージポンプ回路 30による変圧のオン/オフを切り替える第 1スィッチ 12と、正電圧出力端子 3から出力される正電圧を所望の値 Volに制御すベぐ第 1スィッチ 12 のオン/オフの切り替えを制御するコントローラ 14とをそなえ、負電圧出力回路 20が、コイル 11と第 1スィッチ 12との接続点と、負電圧出力端子 4との間に設けられ、第 1 スィッチ 12のオン/オフに応じて入力電圧を蓄積した電力を用いて変圧して負電圧として出力する負圧チャージポンプ回路 40と、この負圧チャージポンプ回路 40とダランドとの間に設けられ、負圧チャージポンプ回路 40における変圧に用いる電力を蓄積するか否かを切り替える第 2スィッチ 21と、負電圧出力端子 4から出力される負電圧に基づいて第 2スィッチ 21のオン/オフを切り替えるコンパレータ 24とをそなえて構成されているので、非常に簡素な構成によって入力電圧を変圧して所望の正負両電圧を出力することができるとともに、本正負電圧出力回路 1 1の低コスト化および小型化を実現できる。

[0043] つまり、負電圧出力回路 20が昇圧正電圧出力回路 10のスイッチングを用いて動作する負圧チャージポンプ回路 40と負電圧の低電圧制御用コンパレータ 24とで構成されるので、コイル 11や PWM制御を行なうコントローラ 14が 1つだけという非常に簡素な構成で、正電圧および負電圧を負荷電流等に係わらず所望の値 Vol , Vo2にそれぞれ安定して出力することができる。しかも、上述した従来の特許文献 1のごとくコントローラ 14の制御内容や構成を複雑化することがない。

[0044] そして、本正負電圧出力回路 1—1は、このように PWM制御を行なうだけの簡素な構成のコントローラ 14と、 1つのコイル 11だけで実現できるので、低コスト化および小型化に大きく寄与できる。

〔2〕本発明の第 2実施形態について

次に、図 6を参照しながら、本発明の第 2実施形態としての正負電圧出力回路 1 2 の構成について説明する。この図 6に示すように、本正負電圧出力回路 1 2は、負電圧出力回路 20のコンパレータ 24が、基準電圧 25b (0V)、および、正電圧出力と負電圧出力との負電圧出力フィードバック用抵抗 23c, 23dによる抵抗分割値に応じて、第 2スィッチ 21のオン/オフを切り替えるように構成されている点を除いては、上述した第 1実施形態の正負電圧出力回路 1—1と同様に構成されている。なお、図 6 において既述の符号と同一の符号は同一の部分もしくは略同一の部分を示しているので、ここではその詳細な説明は省略する。

[0045] つまり、本正負電圧出力回路 1 2の負電圧出力回路 20のコンパレータ 24は、正電圧出力端子 3と負電圧出力端子 4との間（ここでは、正電圧出力端子 3と昇圧チヤージポンプ回路 30との接続点と、負電圧出力端子 4と負圧チャージポンプ回路 40との接続点との間）に直列に設けられた 2つの抵抗 23c, 23dの接続点における抵抗分割値 (つまり、正電圧出力と負電圧出力との抵抗分割値）に基づいて、第 2スィッチ 21のオン/オフを切り替える。その結果、本正負電圧出力回路 1 2によれば、負電圧出力が正電圧出力に応じて変化する（トラッキング制御される）ようになる。なお、抵抗 23c, 23dの値は、正電圧の規定値 Volと負電圧の規定値 Vo2との関係（比）に応じて決定され、例えば、規定値 Vol , Vo2が同じ値で正負が異なるものであれば、抵抗 23c, 23dの値は同一になる。

[0046] ところで、上述した第 1実施形態の正負電圧出力回路 1 1では、コンデンサ 41の容量値がコンデンサ 31の容量値よりも大きぐ 1回のスイッチングによる電荷の移動が多いので、正電圧出力に比べて負電圧出力の方が、電圧が大きく変化する。そのため、図 7に示すごとぐ正電圧の規定値 Volと負電圧の規定値 Vo2との値が同一の場合（ここでは正電圧の規定値 Volが + 15V,負電圧の規定値 Vo2が— 15V)、負電圧出力の方が先に規定値 Vo2に到達してしまい、正電圧が規定値 Volに到達するタイミング (Tb)と負電圧が規定値 Vo2に到達するタイミング (Ta)とに差が生じる。

[0047] これに対して、本正負電圧出力回路 1 2によれば、負電圧出力が正電圧出力に応じて変化するので、図 8に示すごとぐ正電圧が規定ィ直 Volに到達するタイミングと負電圧が規定値 Vo2に到達するタイミングとが同一（ここでは Tb)になる。

このように、本発明の第 2実施形態としての正負電圧出力回路 1 2によれば、上述した第 1実施形態と同様の作用効果を得ることができるとともに、コンパレータ 24が、抵抗 23c, 23dによる正電圧出力と負電圧出力との抵抗分割値に基づいて、第 2スィツチ 21のオン/オフを切り替えるので、コンデンサ 41がコンデンサ 31よりも容量値が大きい場合であっても、正電圧出力と負電圧出力とを同時に規定値 Vol , Vo2に到達させることができ、例えば本正負電圧出力回路 1 2の電源供給を受ける装置の仕様で正電圧と負電圧とを同時に供給されることが要求されているような場合でも対応すること力 Sでさる。

[0048] 〔3〕本発明の第 3実施形態について

次に、図 9を参照しながら、本発明の第 3実施形態としての正負電圧出力回路 1 3 の構成について説明する。この図 9に示すように、本正負電圧出力回路 1 3は、抵抗 23dと並列にコンデンサ 26をそなえて構成されている点を除いては、上述した第 2 実施形態の正負電圧出力回路 1—2と同様に構成されている。なお、図 9において既述の符号と同一の符号は同一の部分もしくは略同一の部分を示しているので、ここではその詳細な説明は省略する。

[0049] つまり、本正負電圧出力回路 1 3の負圧電力出力回路 20は、コンパレータ 24へ入力される正電圧出力と負電圧出力とを抵抗分割する抵抗 23c, 23dのうち、正電圧出力端子 4側に設けられた抵抗 23dと並列にコンデンサ 26をそなえている。

このコンデンサ 26は、正電圧出力の変化（リップル）に応じて、抵抗 23dがショートしたのと同じ状態を瞬間的に発生させることにより、コンパレータ 24に入力される抵抗分割値を変化させて、コンパレータ 24による第 2スィッチ 21のオン/オフ制御を第 1 スィッチ 12と連動させるものである。

[0050] ここで、上述した第 2実施形態の正負電圧出力回路 1 2 (つまり、コンデンサ 26が無い場合）の動作について図 10を参照しながら説明すると、第 2スィッチ 21がオフのときは、第 1スィッチ 12がオフになってスィッチノードの電圧が上昇してもコンデンサ 4 1に電荷が蓄積されな!/、ので、コイル 1 1の逆起電力はすべてコンデンサ 31を介して正電圧出力に供給され、正電圧出力が急激に上昇する（図中 (1), (1Γ参照)。

[0051] そのため、次に第 1スィッチ 12がオンしても、正電圧出力は低下するのに時間がか力、り、抵抗 23c , 23dの接続点の電圧はコンパレータ 24の基準電圧（検知電圧；ここでは 0V)以下にならない。したがって、第 2スィッチ 21はオンを保つことになる（図中（ 2), (2)'参照)。

そして、さらに第 1スィッチ 12がオフになっても、第 2スィッチ 21はオンしたままなので、コンデンサ 31を介して正電圧出力に供給される電荷が少なくなり、正電圧出力はあまり上昇しない（図中 (3), (3Γ参照)。

[0052] さらにその後、第 1スィッチ 12がオンし、負電圧出力がさらに低下して抵抗 23c , 23 dの接続点の電圧がコンパレータ 24の基準電圧以下になると、今度はコンパレータ 2 4が反転して、第 2スィッチ 21がオフに設定される（図中 (4), (4Γ参照）。なお、第 2スイッチ 21がオン力もオフに切り替わるタイミングは、第 1スィッチ 12がオンからオフに切り替わるタイミングよりも少し遅れる。

[0053] このように、上述した第 2実施形態の正負電圧出力回路 1 2では、コンパレータ 24 による第 2スィッチ 21のオン/オフの切り替え周期力コントローラ 14による第 1スイツチ 12のオン/オフの切り替え周期より 2〜4倍程度（図 10に示す例では 2倍)長くなり、これにより、正電圧出力の出力リップル (躍動値) Rが大きくなつてしまう（図中 (1), (1 ) '参照)。

[0054] これに対して、本正負電圧出力回路 1 3は、コンデンサ 26をそなえているので、第 1スィッチ 12がオン力もオフ、もしくは、オフ力もオンになった瞬間（つまり、正電圧出力が上昇または低下に切り替わった瞬間）だけ、抵抗 23dがショートしたのと同じ状態になり、その結果、抵抗 23cと抵抗 23dとの接続点の電圧（抵抗分割値）が急激に変化する。つまり、コンパレータ 24に入力される抵抗分割値が、本来よりも大幅に変化し、コンパレータ 24によって第 2スィッチ 21がオフまたはオンに切り替えられる。

[0055] したがって、図 11に示すように、第 2スィッチ 21のオン/オフが第 1スィッチ 21のォン/オフに応じて、第 1スィッチ 12と同期して切り替えられることになり、その結果、正電圧出力の出力リップルを低減することができる。なお、第 2スィッチ 21がオンからォフに切り替わるタイミングは、第 1スィッチ 12がオンからオフに切り替わるタイミングよりも少し遅れるとともに、第 2スィッチ 21のオフの期間は、図 10に示すコンデンサ 26をそなえない場合よりも短くなる。

[0056] このように、本発明の第 3実施形態としての正負電圧出力回路 1 3によれば、上述した第 2実施形態と同様の作用効果を得ることができるとともに、抵抗 23dと並列にコンデンサ 26が設けられているので、このコンデンサ 26により第 1スィッチ 21がオンからオフに切り替わった際の、コンパレータ 24への入力を強制的に変更させて、第 1スイッチ 12のオフに同期して第 2スィッチ 21をオフに切り替えることができ、これにより、第 1スィッチ 12のオン/オフと第 2スィッチ 21のオン/オフとを同期させて、正電圧出力の出力リップルを低減することができる。

[0057] 〔4〕本発明の第 4実施形態について

次に、図 12を参照しながら、本発明の第 4実施形態としての正負電圧出力回路 1— 4の構成について説明する。この図 12に示すように、本正負電圧出力回路 1—4は、昇圧正電圧出力回路 10のコントローラ 14が出力ショート検出回路（第 1電圧出力ショート検出部） 50,タイマラッチ回路（図中" Timer Latch"と表記；第 2タイマ） 51 ,および OR (論理和）回路 52をそなえ、さらに、負電圧出力回路 20が電圧異常検出回路（第 2電圧異常検出部） 60およびタイマ（第 1タイマ） 61をそなえて構成されて!/、る点を除いては、上述した第 3実施形態の正負電圧出力回路 1 3と同様に構成されている。なお、図 12において既述の符号と同一の符号は同一の部分もしくは略同一の部分を示しているので、ここではその詳細な説明は省略する。

[0058] つまり、本正負電圧出力回路 1 4は、出力ショート検出回路 50およびタイマラッチ回路 51により、正電圧出力の出力ショート故障時に回路の破壊を防止するタイマラッチ式出力ショート保護機能が実現されており、これに加えて、負電圧出力の出力ショートに対しても本正負電圧出力回路 1 4を保護するために、電圧異常検出回路 60 ,タイマ 61 ,および OR回路 52をそなえている。

[0059] ここで、図 13に本正負電圧出力回路 1 4のより詳細な回路構成を示す。なお、図

13において図 12に示す機能ブロックと対応する部分は図 12における符号と同一の符号を付している。以下、図 12および図 13を参照しながら、本正負電圧出力回路 1 4の構成について説明する。

出力ショート検出回路 50は、正電圧出力端子 3から出力される正電圧出力に基づいて正電圧出力ショートを検出するものであり、具体的には、出力ショート検出回路 5 0はコンパレータで構成され、誤差アンプ 16からの誤差信号 EAoと基準電源 53とに基づいて正電圧出力の出力ショートを検出する。

[0060] つまり、出力ショート検出回路 50は、出力ショートが発生して誤差アンプ 16からの誤差信号 EAoが基準電圧 53以下になると反転してタイマラッチ回路 51に高レベルの信号 (High信号)を出力する。

タイマラッチ回路 51は、出力ショート検出回路 50によって正電圧の出力ショートが検出されると、所定時間の経過を検知するものである。

[0061] OR回路 52はタイマラッチ回路 51からの信号とタイマ 61からの信号との論理和を P WM制御回路 18に入力する。

なお、 PWM制御回路 18は、図 13に示すごとく、コンパレータ 18aと増幅回路 18b とから構成される。

また、電圧異常検出回路 60は、負電圧出力端子 4から出力される負電圧出力に基づいて、負電圧の電圧異常を検出するものであり、具体的には、電圧異常検出回路 60はコンパレータで構成され、抵抗 23c, 23dによる正電圧出力と負電圧出力との抵抗分割値と、基準電圧 62とに基づいて負電圧出力の電圧異常を検出する。

[0062] つまり、電圧異常検出回路 60は、例えば負電圧出力が GNDショート故障して上昇し、抵抗 23c, 23dの抵抗分割値が基準電圧 62以上になると、出力をオフにしてタイマ 61を起動させる。

タイマ 61は、電圧異常検出回路 60によって電圧異常が所定時間連続して検出された（つまり、所定時間連続して低レベルの信号が入力された)ことを検出するものであり、具体的には、コンデンサ 63,抵抗 64a〜64c,およびスィッチ 65から構成され、電圧異常検出回路 60からの出力がオフになるとコンデンサ 63に所定量の電荷を充電することで所定時間の経過を検出する。

[0063] そして、コントローラ 14は、 VREF端子 14a, DT端子 14b, SCP端子 14cをそなえ、 VREF端子 14aと DT端子 14bとの間にコンデンサ 70,抵抗 71a,およびスィッチ 7 2が並列に接続されており、さらに、抵抗 71aの DT端子 14b側に片側が接地された抵抗 71bが接続されている。

また、 VREF端子 14aとタイマ 61のスィッチ 65との間に抵抗 73, 74が直列に接続されており、抵抗 73と抵抗 74との接続点と、スィッチ 72とが接続されている。なお、抵抗 73, 74はタイマ回路 61のスィッチ 65に連動してスィッチ 72を駆動させるためのものである。

[0064] さらに、タイマラッチ回路 51に接続された SCP端子 14cには、グランドに接続されたコンデンサ 75が接続されて!/、る。

そして、 DT端子 14とコンパレータ 18aとが接続され、 DT端子を介して分割抵抗としての抵抗 71a, 71bで設定された DT (Duty ; Max- Duty)がコンパレータ 18aに入力され得るように構成されてレ、る。

[0065] また、 VREF端子 14aは基準電圧 VREFに接続され、コントローラ 14は、 VREF端子 14aと基準電圧 VREFとの接続点と、 DT端子 14bとコンパレータ 18aとの接続点とこのスィッチ 19は、タイマラッチ回路 51に接続され、タイマラッチ回路 51からの信号に応じてオン/オフが切り替わる。なお、スィッチ 72とスィッチ 19とが主として OR回路 52を実現する。

[0066] ここで、図 14を参照しながら、正電圧出力の出力ショートが発生した場合のコント口ーラ 14の制御動作について説明する。

正常動作中は、 PWM制御部 18が PWM制御を実行し、第 1スィッチ 12のオン/ォフの切り替えを制御する。つまり、三角波発振器 17で発生された三角波（図中" OSC "と表記）と誤差アンプ 16からの誤差信号 EAoとに基づいて、三角波と誤差信号 EA oとが交差するタイミングで、第 1スィッチ 12のオン/オフの切り替えを行なう（タイミング tl〜t2参照）。

[0067] そして、正電圧出力がショート故障して正電圧出力が低下し、誤差アンプ 26からの誤差信号（出力） EAoが低下して基準電圧 53以下になると（タイミング t2参照）、出力ショート検出回路 50としてのコンパレータ 50が反転してタイマラッチ回路 51をオンすそして、タイマラッチ回路 51が所定時間の経過を検知している間、 PWM制御部 18 は、 DT端子 14bからの分割抵抗 71a, 71bで設定された Max— Dutyに基づいて第 1スィッチ 12を切り替え制御する（タイミング t2〜t3参照）。

[0068] その後、タイマラッチ回路 51によって予め設定された所定時間の経過が検知されると（タイミング t3参照）、タイマラッチ回路 51がスィッチ 19をオンする。その結果、 DT 端子 14bの電圧が基準電圧 VREF近くまで上昇し、コンパレータ 18aに入力される D Tが上昇する。したがって、三角波と DTとか交差しなくなり、 PWM制御回路 18は、第 1スィッチ 12をオフ状態にラッチする（シャットダウンする）。

[0069] 次に、図 15を参照しながら負電圧出力の電圧異常負電圧出力の GNDショートが発生した場合について説明する。

負電圧出力が正常時（タイミング t4〜t5の間）は、スィッチ 65, 72, 19はオフ状態のままである。そして、負電圧出力が GNDショート故障して上昇し、抵抗 23c, 23dの抵抗分割値が基準電圧 62以上になると (タイミング t5参照）、電圧異常検出回路 (つまり、コンパレータ） 60は、出力をオフにしてタイマ 61を駆動する。

[0070] そして、タイマ 61において、コンデンサ 63に所定の電荷量が充電されることによつて、電圧異常検出回路 60によって負電圧出力の出力ショートが所定時間連続して検出されたことが検出される。つまり、コンデンサ 63の充電が完了するまでの所定時間連続して電圧異常検出回路 60によって負電圧出力の出力ショートが検出され続けると（タイミング t5〜t6参照）、タイマ 61のスィッチ 65がオンになり、これによつてスイッチ 72がオンになり、 DT端子 14bの電圧が基準電圧 VREF近くまで上昇し、コンパレータ 18aに入力される DTが上昇して、 PWM制御回路 18が第 1スィッチ 12をォフにする（タイミング t6参照）。

[0071] そして、第 1スィッチ 12がオフのままなので正電圧出力が低下していき、誤差アンプ

26からの誤差信号 EAoが基準電圧 53以下になると（タイミング t7参照）、出力ショート検出回路 50としてのコンパレータ 50が反転してタイマラッチ回路 51がオンになり所定時間の経過を検知する（タイミング t7〜t8参照）。

そして、タイマラッチ回路 51が所定時間の経過を検知すると、タイマラッチ回路 51 がスィッチ 19をオンにすることによって、第 1スィッチ 12が完全にオフ状態にラッチされる。

[0072] このように、本発明の第 4実施形態としての正負電圧出力回路 1 4によれば、上述した第 3実施形態と同様の作用効果を得ることができるとともに、正電圧出力が出力ショートした場合および負電圧出力が出力ショートした場合のいずれの場合でも、出力ショートを検出しコントローラ 14による第 1スィッチ 12の切り替え制御を停止させ、第 1スィッチ 12をオフ状態にラッチする（シャットダウンする）ことができ、その結果、正電圧出力もしくは負電圧出力の出力ショート故障時の回路破壊を確実に防止できる

〇

[0073] 〔5〕本発明の第 5実施形態について

次に、図 16を参照しながら、本発明の第 5実施形態としての正負電圧出力回路 1 5の構成について説明する。この図 16に示すように、本正負電圧出力回路 1—5は、入力端子 2とコイル 11との間に入力端子 2からの過電流を検出する過電流検出回路 (過電流検出部） 80と、電圧異常検出回路 60および過電流検出回路 80の出力の論理和を OR回路 52に入力する OR回路 81とをさらにそなえ、タイマ 61が過電流検出回路 80もしくは電圧異常検出回路 60のいずれか一方による検出が所定時間以上続 V、て!/、ることを検出するように構成されてレ、る点を除!/、ては、上述した第 4実施形態の正負電圧出力回路 1—4と同様に構成されている。なお、図 16において既述の符号と同一の符号は同一の部分もしくは略同一の部分を示しているので、ここではその詳細な説明は省略する。

[0074] つまり、本正負電圧出力回路 1 5は、入力端子 2から入力される入力電流が過電流であることを過電流検出回路 80が検出し、タイマ 61が過電流検出回路 80によつて入力端子 2からの過電流が所定時間連続して検出されたことを検出すると、 PWM 制御回路 18によって第 1スィッチ 12がオフに制御されるように構成されており、これによって、入力電流の過電流に対しても本正負電圧出力回路 1 5を保護できるようになっている。

[0075] ここで、図 17に本正負電圧出力回路 1 5のより詳細な回路構成を示す。なお、図 17において図 16に示す機能ブロックと対応する部分は図 16における符号と同一の符号を付している。

過電流検出回路 80は、入力端子 2とコイル 11との間に設けられた抵抗 82,この抵抗 82に並列に設けられた抵抗 83,入力端子 2と抵抗 82との接続点と、タイマ 61のコンデンサ 63との間に設けられたスィッチ 84および抵抗 85をそなえている。

[0076] スィッチ 84は、抵抗 83に接続されており、入力電圧が増大して抵抗 82の電圧降下が大きくなるとオンに切り替えられる。

なお、抵抗 83はスィッチ 84のベースに過剰電流が流れてスィッチ 84が破壊しないようにするための保護抵抗である。

また、タイマ 61は、コンパレータ 60とコンデンサ 63との間にダイオード 66と、コンパレータ 60とダイオード 66との接続点に接続された抵抗 67とをそなえている。なお、ダィオード 66は過電流時に抵抗 85からの電流が抵抗 67やコンパレータ 60に流れこまないようにするための逆流防止ダイオードである。

[0077] このような構成により、入力端子 2からの入力電圧が増大してスィッチ 84がオンすると、抵抗 85によってコンデンサ 63が充電され、電圧が規定値まで上昇するとスィッチ

すると、上記図 15を参照しながら説明したように、コントローラ 14の DT端子 14bの電圧が VREF近くまで上昇して PWM制御回路 18により第 1スィッチ 12がオフになり、そのため正電圧出力が低下して出力ショート検出回路 50およびタイマラッチ回路 5 1 (つまりタイマラッチ式出力ショート保護回路）が動作し第 1スィッチ 12をオフ状態にラッチして本正負電圧出力回路 1 5が保護される。

[0078] なお、過電流検出回路 80による過電流検出時のタイマ 61のタイマ時間（所定時間 )は、抵抗 85とコンデンサ 63とで決まり、負電圧出力回路 20の電圧異常検出部 60による負電圧出力の出力ショート検出時のタイマ時間は、抵抗 67とコンデンサ 63とで決まる。

このように、本発明の第 5実施形態としての正負電圧出力回路 1 5によれば、上述した第 4実施形態の正負電圧出力回路 1 4と同様の作用効果を得ることができるとともに、過電流検出回路 80をそなえ、タイマ 61が過電流検出回路 80による過電流検出が所定時間以上続レ、て!/、ることを検出するように構成されて!/、るので、入力端子 2からの入力電流が過電流となった場合であっても PWM制御回路 18が第 1スィッチ 12をオフ状態にすることができ、入力端子 2からの過電流に対しても本正負電圧出力回路 1 5を確実に保護できる。

[0079] 〔6〕本発明の変形例について

なお、本発明は上述した実施形態に限定されるものではなぐ本発明の趣旨を逸脱しな!/、範囲で種々変形、組み合わせて実施することができる。

例えば、上述した第 4, 5実施形態の正負電圧出力回路 1 4, 1 5は、第 3実施形態の正負電圧出力回路 1 3に出力ショート検出回路 50,タイマラッチ回路 51 , O R回路 52,電圧異常検出回路 60,タイマ 61 ,過電流検出回路 80, OR回路 81をそなえた例をあげて説明したが、本発明はこれに限定されるものではなぐ第 1 , 2実施形態の正負電圧出力回路 1 1 , 1 2にも第 4, 5実施形態の第 3実施形態に対する変更を加え、正負電圧出力回路 1 1 , 1 2が出力ショート検出回路 50,タイマラツチ回路 51 , OR回路 52,電圧異常検出回路 60,タイマ 61 ,過電流検出回路 80, OR回路 81をそなえるようにしてもよい。

[0080] また、上述した第 5実施形態の正負電圧出力回路 1 5は正電圧出力の出力ショートに対する保護機能をそなえた例をあげて説明した力 S、本発明はこれに限定されるものではなぐ例えば図 18に示すごとぐ正負電圧出力回路 1 6が、出力ショート検出回路 50およびタイマラッチ回路 51をそなえずに構成されていてもよい。これによつて、第 1スィッチ 12がオフ状態にラッチされることがなくなるので、一旦負電圧出力の出力ショートを検出して第 1スィッチ 12をオフにしても、負電圧出力の出力ショートが回復すれば、コントローラ 14の第 1スィッチ 12に対する切り替え制御も自己復帰できるようになる。

[0081] また、正負電圧出力回路 1 6を実現するにあたり、コントローラ 14がタイマラッチ式保護回路（つまり、出力ショート検出回路 50およびタイマラッチ回路 51)をそなえて構成されたものであれば、図 19に示すごとぐ SCP端子 14cを接地することによって、タイマラッチ回路 51のタイマラッチ機能が働かないようにすることができる。

〔7〕その他

上述した第 1 5実施形態および変形例としての正負電圧出力回路 1一;!〜 1 6 の一部またはすベては、集積回路に内蔵される。すなわち、本発明の集積回路は、上述した正負電圧出力回路 1 1 1 6の一部またはすベてをそなえて構成されており、例えば、図 20に示すごとぐ本発明の一実施形態としての集積回路 90は、正負電圧出力回路 1 5の第 1スィッチ 12,コントローラ 14,第 2スィッチ 24,基準電圧 25b,電圧異常検出回路 60,タイマ 61 ,過電流検出回路 80,および OR回路 81をそなえて構成されている。

[0082] なお、本発明の集積回路 90は、図 20に示す例に限定されるものではなぐパワー素子である第 1スィッチ 12および第 2スィッチ 21をそなえていなくてもよいし、抵抗 13 a, 13b, 23c, 23dなど他の部品を内蔵してもよい。

さらに、上述した第 1 5実施形態および変形例としての正負電圧出力回路 1 1 1 6は、電子機器 (例えば、車載オーディオや車載ナビゲーシヨン装置）に搭載される。

[0083] すなわち、本発明の電子機器は、上述した正電圧出力回路 1 1 6もしくは上述した集積回路 90をそなえて構成されており、正電圧出力回路 1 1 6の正電圧出力端子 3から出力される正電圧出力（ここでは Vol)および負電圧出力端子 4 から出力される負電圧出力（ここでは Vo2)を電源として動作する。例えば、図 21に示すごとぐ本発明の一実施形態としての電子機器 91は、正負電圧出力回路 1 1 6をそなえて構成されて!/、る。

Claims

請求の範囲

[1] 入力端子から入力された入力電圧に基づいて第 1電圧と第 2電圧とを出力する電圧出力回路であって、

該入力端子と該第 1電圧を出力する第 1電圧出力端子および該第 2電圧を出力する第 2電圧出力端子との間に設けられたコイルと、

該コイルと該第 1電圧出力端子との間に設けられ、該入力電圧を変圧して該第 1電圧として出力する第 1チャージポンプ回路と、

該コイルと該第 1チャージポンプ回路との接続点と、グランドとの間に設けられ、該第 1チャージポンプ回路による変圧のオン/オフを切り替える第 1スィッチと、該第 1電圧出力端子から出力される該第 1電圧を所望の値に制御すベぐ該第 1スイッチのオン/オフの切り替えを制御する制御部と、

該コイルと該第 1スィッチとの接続点と、該第 2電圧出力端子との間に設けられ、該第 1スィッチのオン/オフに応じて該入力電圧を蓄積した電力を用いて変圧して該第 2電圧として出力する第 2チャージポンプ回路と、

該第 2チャージポンプ回路とグランドとの間に設けられ、該第 2チャージポンプ回路における変圧に用いる該電力を蓄積するか否かを切り替える第 2スィッチと、該第 2電圧出力端子から出力される該第 2電圧に基づいて該第 2スィッチのオン/ オフを切り替える切替部とをそなえて構成されたことを特徴とする、電圧出力回路。

[2] 該第 1チャージポンプ回路が、該入力電圧を昇圧して得られた正電圧を該第 1電圧として出力する一方、該第 2チャージポンプ回路が、該入力電圧を降圧して得られた負電圧を該第 2電圧として出力することを特徴とする、請求項 1記載の電圧出力回路

[3] 該第 1チャージポンプ回路が電力を蓄積する第 1コンデンサをそなえ、該第 1コンデンサに蓄積された電力を用いて該入力電圧を昇圧するように構成されるとともに、該第 2チャージポンプ回路が電力を蓄積する第 2コンデンサをそなえ、該第 2コンデンサに蓄積された電力を用いて該入力電圧を降圧するように構成され、

該第 2コンデンサの容量値が、該第 1コンデンサの容量値よりも大きいことを特徴とする、請求項 2記載の電圧出力回路。

[4] 該切替部が、該第 1電圧出力端子と該第 2電圧出力端子との間に直列に設けられた 2つの抵抗の接続点における抵抗分割値に基づいて、該第 2スィッチのオン/ォフを切り替えることを特徴とする、請求項 1〜請求項 3のいずれ力、 1項に記載の電圧出力回路。

[5] 該 2つの抵抗のうち、該第 1電圧出力端子側に設けられた抵抗と並列にコンデンサが設けられていることを特徴とする、請求項 4記載の電圧出力回路。

[6] 該第 2電圧出力端子から出力される該第 2電圧に基づいて第 2電圧異常を検出する第 2電圧異常検出部と、

該第 2電圧異常検出部によって第 2電圧異常が所定時間連続して検出されたことを検出する第 1タイマとをそなえ、

該制御部が、該第 1タイマによって該第 2電圧異常検出部によって第 2電圧異常が所定時間連続して検出されたことが検出されると、該第 1スィッチをオフに切り替えることを特徴とする、請求項 1〜請求項 5のいずれか 1項に記載の電圧出力回路。

[7] 該入力端子からの過電流を検出する過電流検出部をそなえ、

該第 1タイマが過電流検出部によって該過電流が所定時間連続して検出されたことを検出し、

該制御部力該第 1タイマによって該過電流検出部によって該過電流が所定時間連続して検出されたことが検出されると、該第 1スィッチをオフに切り替えることを特徴とする、請求項 6記載の電圧出力回路。

[8] 該正電圧出力端子から出力される該第 1電圧に基づいて第 1電圧出力ショートを検出する第 1電圧出力ショート検出部と、

該第 1電圧出力ショート検出部によって第 1電圧出力ショートが検出されると所定時間の経過を検知する第 2タイマとをそなえ、

該制御部が、該第 2タイマが該第 1電圧出力ショート検出部によって第 1電圧出力ショートが検出されてから所定時間の経過を検知すると、該第 1スィッチをオフ状態にラッチすることを特徴とする、請求項 6または請求項 7記載の電圧出力回路。

[9] 請求項 1〜請求項 8のいずれか 1項に記載の電圧出力回路の一部またはすベてをそなえて構成されていることを特徴とする、集積回路。 [10] 請求項 1〜請求項 8のいずれ力、 1項に記載の電圧出力回路、もしくは、請求項 9記載の集積回路をそなえて構成されたことを特徴とする、電子機器。