WO2007017398A1 - Method and device for determining a starting state of a computer system comprising at least two execution units by switching register groups - Google Patents

Method and device for determining a starting state of a computer system comprising at least two execution units by switching register groups Download PDF

Info

Publication number
WO2007017398A1
WO2007017398A1 PCT/EP2006/064749 EP2006064749W WO2007017398A1 WO 2007017398 A1 WO2007017398 A1 WO 2007017398A1 EP 2006064749 W EP2006064749 W EP 2006064749W WO 2007017398 A1 WO2007017398 A1 WO 2007017398A1
Authority
WO
WIPO (PCT)
Prior art keywords
register
mode
execution units
execution unit
registers
Prior art date
Application number
PCT/EP2006/064749
Other languages
German (de)
French (fr)
Inventor
Reinhard Weiberle
Bernd Mueller
Eberhard Boehl
Yorck Collani
Rainer Gmehlich
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to EP06778032A priority Critical patent/EP1917590A1/en
Priority to JP2008525530A priority patent/JP2009505187A/en
Publication of WO2007017398A1 publication Critical patent/WO2007017398A1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1658Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1629Error detection by comparing the output of redundant processing systems
    • G06F11/1641Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/845Systems in which the redundancy can be transformed in increased performance

Definitions

  • the invention relates to a method and a device for switching between at least two operating modes of a microprocessor having at least two execution units for processing program segments according to the preambles of the independent claims.
  • Transient errors triggered by alpha particles or cosmic rays, are increasingly becoming a problem for integrated circuits. Decreasing feature widths, decreasing voltages, and higher clock frequencies increase the likelihood that a voltage spike, caused by an alpha particle or cosmic radiation, will degrade a logic value in an integrated circuit. A wrong calculation result can be the result. In safety-relevant systems, therefore, such errors must be reliably detected.
  • Dual-core or multi-core architectures are also used in other applications to increase performance, ie to increase performance. Both cores run different program segments, which can achieve a performance improvement compared to the comparison mode or a single core system. This configuration is called
  • This system is also referred to as a symmetrical multiprocessor system (SMP) in a special form with the same cores.
  • SMP symmetrical multiprocessor system
  • Modes of accessing a specific address and specialized hardware devices In comparison mode, the output signals of the cores are compared with each other. In performance mode, the two cores work as a symmetric multiprocessor (SMP) system and execute different programs, program segments, or commands.
  • SMP symmetric multiprocessor
  • the internal states (registers, pipeline, etc.) of the execution units must be adjusted before switching from the performance mode to the comparison mode. In the case of an execution unit with many registers, this can take up a relatively large amount of computing time and prolong a mode changeover from the performance mode to the comparison mode.
  • the usual method for aligning the states of the execution units is to set all registers in the execution units to zero or to mark their contents invalid.
  • the object of this invention is to shorten this transition from the performance mode to the comparison mode.
  • the embodiments described herein have the advantage over the prior art that they allow a faster switching from the performance mode to the comparison mode, since the registers of the execution units, depending on the mode in which they involved can be initialized quickly by using the method according to the invention
  • a method for determining a start state in a computer system having at least two execution units, wherein a switch between a performance mode and a comparison mode and the performance mode, a first register set is provided, consisting of at least a first register for a first execution unit and at least a second register for a second execution unit, characterized in that when switching from the performance mode in the comparison mode, a start state for the comparison mode in a second register set is present, consisting of at least a third register for the first execution unit and at least a fourth register for the second execution unit, wherein the start state for the comparison mode is obtained by switching between the first and second register sets.
  • the start state for the performance mode is obtained by switching between the second and the first register set.
  • a device for determining a start state in a computer system having at least two execution units is advantageously included, wherein means are provided which are configured such that they switch between a performance mode and a comparison mode and a first register set is provided for the performance mode at least one first register for a first execution unit and at least one second register for a second execution unit, characterized in that when switching from the performance mode to the compare mode, a start state for the compare mode is generated in a second register set consisting of at least one third register for the first execution unit and at least one fourth register for the second execution unit, wherein the start state for the comparison mode is obtained by switching between the first and second register sets.
  • Figure 1 shows the general structure of a processor with two execution units and a comparison unit. - A -
  • FIG. 2 shows a possible structure of an execution unit with two different register groups and the processing logic.
  • FIG. 3 shows a possible structure of an execution unit with two different register sets and the processing logic.
  • the register sets are in turn divided into two different groups.
  • FIG. 4 shows two execution units with their internal registers, a buffer and a connection between the execution units for transmitting the internal states.
  • FIG. 5 shows two execution units with their internal registers and a buffer for reading out the internal states for the start state of the comparison mode.
  • Figure 6 shows the structure of a register with user and control data.
  • FIG. 7 shows a multiprocessor with two execution units as well as the internal registers of the execution units.
  • FIG. 8 shows a multiprocessor system with two execution units, their internal registers and a special register
  • FIG. 1 shows a processor system CLOOO which can switch between a comparison mode and a performance mode, consisting of two execution units ClOOa and ClOOb.
  • the execution units are identical. Both execution units ClOOa and ClOOb each have an interface
  • the output signals of the execution units ClOOa, ClOOb are compared with each other via the unit C 120.
  • this comparison is performed with exact clock or with a fixed clock offset, this means that in each clock, the output signals of the at least two execution units ClOOa, ClOOb are compared by the unit C120. If there is a difference between the compared signals, then an error signal is generated by the unit C 120.
  • the input signals of the execution units ClOOa and ClOOb can additionally be compared.
  • the comparison unit C 120 is not active and no error signal is generated if there are differences in the output signals of the execution units.
  • the deactivation of the comparison unit can be realized in various ways: A comparison by the unit C 120 is not performed. No signals are applied to the unit C 120 for comparison. A comparison is made by the unit C 120, but the result is ignored.
  • Output signals would detect the comparator as an error, although the same input signals are present and no error to be detected in the processing has occurred.
  • One way to achieve the same state in both execution units at the beginning of the compare mode is to mark all internal registers in the execution units as invalid. However, this possibility of marking does not exist for all internal registers. These must then be set to a defined value, which is identical in both execution units.
  • FIG. 2 describes a possible implementation of the embodiment unit C100. It contains at least two different groups of registers ClOl and C 102 and an internal logic C 103.
  • the group of registers ClOl can be marked as invalid. This means that the internal logic C 103 of the execution unit recognizes when accessing an invalid marked register of this group that the content for this register must be redetermined; for example by reloading from RAM, ROM, Flash or by recalculation. Registers from the other group C 102 always have valid content.
  • the working registers of an execution unit belong, for example, to this group.
  • This condition for the register group ClO1, CI 02 does not necessarily have to be valid from the moment of switching from the performance mode to the comparison mode, but not later than the first read access to two identical registers in the execution units ClOO after switching to the compare mode.
  • a common procedure is to assign a fixed value to all registers of group C 102 in good time before switching to comparison mode. Irrespective of this, when switching to the comparison mode, registers of the group ClOl are marked as invalid.
  • Register used In comparison mode, the registers of group ClOIa and C 102a are used, while in performance mode the registers of group ClOIb and C102b are used. Switching between these register sets in the comparison mode or in the performance mode at the time of switching. Is for the registers 101a and 102a once it has been ensured that the content is identical, for example by means of a corresponding initialization when the processor is switched on, these registers remain the same even during operation on both execution units. Thus, no adjustment of the register contents is necessary when switching from the performance mode to the comparison mode, since in the comparison mode only registers are accessed which are identical between the two execution units C100a and C150b and can only be described in the comparison mode.
  • FIG. It consists of copying the internal status C104d resp. C104e from an execution unit ClOOd, ClOOe to the other execution unit ClOOd or ClOOe.
  • C104d at ClOOd and C104e at ClOOe which is ready sooner, are initialized before the changeover to the values which are required in the compare mode, then the internal state of a second execution unit succeeding in time can be adjusted when the state is taken over by the first execution unit.
  • Execution unit ClOOd formerly ready for a changeover as the execution unit ClOOe, so the status C104d to C104e is copied during the changeover.
  • This copying of the internal state can be performed by directly using a connection C300 between the two execution units, via which the internal state is copied.
  • the state may be copied from a first, earlier execution unit to a (fast) cache C200, from which a second, successive execution unit takes over the state into the internal registers.
  • partial states are marked which do not have to be adjusted between the execution units when switching to the comparison mode. It is not always necessary to align all registers of the execution units when switching from the performance mode to the comparison mode. In order not to erroneously detect an error in comparison mode, only the registers of one execution unit need to be aligned with the registers of a second execution unit that are actually used in the compare mode. Especially in architectures that provide a large number of registers in the execution units, this is the case or can be considered in the software development as a constraint. The number of registers used in a comparison mode can be determined in any case. If not all are used, it is not necessary to adjust all registers but only the ones used. Therefore, it is proposed to provide additional bits in each register.
  • this register It may be lodged in these bits whether or not the contents of this register should be matched with the corresponding registers of the other execution units when switching from a performance mode to a comparison mode.
  • a special register may exist whose content defines which register of one execution unit must be aligned with the corresponding registers of the other execution units. The approximation itself can be done independently of the markings via the known or presented here method.
  • FIG. 7 shows a processor system C300 with a plurality of execution units C310, C320 with free registers C311, C321.
  • Each register of C311, C321 consists of n bits (n> 1) with payload data (shown in Figure 6 C2010).
  • n bits n bits
  • m bits m bits
  • control data shown in Figure 6 C2000.
  • m-bits is coded whether an adjustment takes place when changing to the comparison mode. For example, if the control bits consist of only one bit in the simplest case, a value of zero means that an approximation does not have to take place and a value of one implies that an alignment must take place. The evaluation of these bits then takes place when switching from the performance to the comparison mode.
  • FIG. 8 shows a further embodiment of the invention with a processor system C400 which includes execution units C410, C420 with their registers C411, C422.
  • the C400 processor system has a register C430.
  • the content of this register C430 d ⁇ - defines which registers of C411, C421 of the execution units C410, C420 must be adjusted when changing to the compare mode.
  • register C430 may be implemented such that one bit is provided in C430 for each potential register of C411, C421 to be matched. If the corresponding bit is set, the corresponding register must be adjusted; if the bit is not set, the corresponding register does not have to be adjusted. The evaluation of this register then happens when switching from performance to comparison mode.
  • a central register C430 is not provided as shown in Fig. 8, but a register is provided in each execution unit to perform the task of the register C430. This means that in this register is coded which of the registers of the execution unit must be adapted when switching from the performance mode in a comparison mode to the registers of at least one second execution unit. When switching from a performance mode to a comparison mode, however, it must then be ensured that the contents of these special registers are identical in all execution units to be synchronized.

Abstract

The invention relates to a method for determining a starting state of a computer system comprising at least two execution units, with the capacity to switch between a performance mode and a comparison mode. A first register group is provided for the performance mode, said first register group consisting of at least one first register for a first execution unit and at least one second register for a second execution unit. The inventive method is characterised in that, during the switch from the performance mode to the comparison mode, a starting state for the comparison mode is provided in a second register group consisting of at least one third register for the first execution unit and at least one fourth register for the second execution unit, the starting sate for the comparison mode being obtained by switching between the first and second register groups.

Description

Verfahren und Vorrichtung zur Festlegung eines Startzustandes bei einem Rechnersystem mit wenigstens zwei Ausfiihrungseinheiten durch Umschalten von RegistersätzenMethod and device for determining a start state in a computer system having at least two execution units by switching register sets
Stand der TechnikState of the art
Die Erfindung geht aus von einem Verfahren und einer Vorrichtung zur Umschaltung zwischen wenigstens zwei Betriebsmodi eines Mikroprozessors mit wenigstens zwei Ausführungseinheiten zur Abarbeitung von Programmsegmenten gemäß den Oberbegriffen der unabhängigen Ansprüche.The invention relates to a method and a device for switching between at least two operating modes of a microprocessor having at least two execution units for processing program segments according to the preambles of the independent claims.
Transiente Fehler, ausgelöst durch Alpha-Teilchen oder kosmische Strahlung, werden zunehmend ein Problem für integrierte Schaltungen. Durch abnehmende Strukturbreiten, sinkende Spannungen und höhere Taktfrequenzen nimmt die Wahrscheinlichkeit zu, dass eine Spannungsspitze, hervorgerufen durch ein Alpha-Teilchen oder kosmische Strahlung, einen logischen Wert in einer integrierten Schaltung verMscht. Ein falsches Berechnungsresultat kann die Folge sein. In sicherheitsrelevanten Systemen müssen daher solche Fehler zuverlässig detektiert werden.Transient errors, triggered by alpha particles or cosmic rays, are increasingly becoming a problem for integrated circuits. Decreasing feature widths, decreasing voltages, and higher clock frequencies increase the likelihood that a voltage spike, caused by an alpha particle or cosmic radiation, will degrade a logic value in an integrated circuit. A wrong calculation result can be the result. In safety-relevant systems, therefore, such errors must be reliably detected.
Bei sicherheitsrelevanten Systemen, wie z.B. einem ABS-Regelsystem in einem Kraftfahrzeug, in denen Fehlfunktionen der Elektronik sicher detektiert werden müssen, werden gerade bei den entsprechenden Steuereinrichtungen solcher Systeme üblicherweise Redundanzen zur Fehlererkennung vorgesehen. So ist beispielsweise in bekannten ABS-Systemen jeweils der komplette MikroController dupliziert, wobei die gesamten ABS-Funktionen redundant berechnet und auf Übereinstimmung geprüft werden. Tritt eine Diskrepanz der Ergebnisse auf, so wird das ABS- System abgeschaltet. Solche Prozessoreinheiten sind auch als Dual-Core oder Multi-Core Architekturen bekannt. Die verschiedenen Cores fuhren redundant und taktsynchron das gleiche Programmsegment aus, die Ergebnisse der beiden Cores werden verglichen. Ein Fehler wird bei dem Vergleich auf Übereinstimmung der beiden Ergebnisse erkannt. Im Folgenden wird diese Konfiguration als Ver- gleichsmodus bezeichnet.In safety-relevant systems, such as an ABS control system in a motor vehicle, in which malfunctions of the electronics must be reliably detected, redundancies for error detection are usually provided for the corresponding control devices of such systems. For example, in known ABS systems, the complete microcontroller is duplicated in each case, the entire ABS functions being calculated redundantly and checked for conformity. If a discrepancy of the results occurs, the ABS system is switched off. Such processor units are also known as dual-core or multi-core architectures. The different cores execute the same program segment redundantly and clock-synchronously, the results of the two cores are compared. An error is detected in the comparison to match the two results. In the following, this configuration is referred to as a comparison mode.
Dual-Core oder Multi-Core Architekturen werden in anderen Anwendungen auch zur Leistungssteigerung, also zu einer Performanz-Steigerung eingesetzt. Beide Cores fuhren unterschiedliche Programmsegmente aus, wodurch sich eine Leistungssteigerung im Vergleich zum Vergleichsmodus oder einem Single Core System erzielen lässt. Diese Konfiguration wird alsDual-core or multi-core architectures are also used in other applications to increase performance, ie to increase performance. Both cores run different program segments, which can achieve a performance improvement compared to the comparison mode or a single core system. This configuration is called
Leistungsmodus oder Performanzmodus bezeichnet. Dieses System wird auch in einer speziellen Ausprägung mit gleichen Cores als ein symmetrisches Multiprozessorsystem (SMP) bezeichnet.Power Mode or Performance Mode. This system is also referred to as a symmetrical multiprocessor system (SMP) in a special form with the same cores.
Eine Erweiterung dieser Systeme ist eine Umschaltung durch Software zwischen diesen beidenAn extension of these systems is software switching between these two
Modi mittel eines Zugriffs auf eine spezielle Adresse und spezialisierter Hardware- Vorrichtungen. Im Vergleichsmodus werden die Ausgangsignale der Cores miteinander verglichen. Im Performanzmodus arbeiten die beiden Cores als ein symmetrisches Mehrprozessorsystem (SMP) und fuhren unterschiedliche Programme, Programmsegmente oder Befehle aus.Modes of accessing a specific address and specialized hardware devices. In comparison mode, the output signals of the cores are compared with each other. In performance mode, the two cores work as a symmetric multiprocessor (SMP) system and execute different programs, program segments, or commands.
Vorteile der ErfindungAdvantages of the invention
Bei den im Stand der Technik beschriebenen Mikroprozessoren müssen vor dem Umschalten vom Performanzmodus in den Vergleichmodus die internen Zustände (Register, Pipeline, etc.) der Ausführungseinheiten angeglichen werden. Dies kann bei einer Ausführungseinheit mit vielen Registern relativ viel Rechenzeit in Anspruch nehmen und einen Moduswechsel vom Performanzmodus in den Vergleichsmodus verlängern. Das übliche Verfahren für die Angleichung der Zustände der Ausführungseinheiten besteht darin, alle Register in den Ausführungseinheiten auf den Wert Null zu setzen oder deren Inhalt als ungültig zu markieren.In the microprocessors described in the prior art, the internal states (registers, pipeline, etc.) of the execution units must be adjusted before switching from the performance mode to the comparison mode. In the case of an execution unit with many registers, this can take up a relatively large amount of computing time and prolong a mode changeover from the performance mode to the comparison mode. The usual method for aligning the states of the execution units is to set all registers in the execution units to zero or to mark their contents invalid.
Aufgabe dieser Erfindung ist es, diesen Wechsel vom Performanzmodus in den Vergleichmodus zu verkürzen. Die hier beschriebenen Ausführungsbeispiele haben gegenüber dem Stand der Technik den Vorteil, dass sie eine schnellere Umschaltung vom Performanzmodus in den Vergleichsmodus ermöglichen, da die Register der Ausführungseinheiten je nach Modus an dem sie beteiligt ist durch Verwendung der erfindungsgemäßen Verfahren schnell initialisiert werden könnenThe object of this invention is to shorten this transition from the performance mode to the comparison mode. The embodiments described herein have the advantage over the prior art that they allow a faster switching from the performance mode to the comparison mode, since the registers of the execution units, depending on the mode in which they involved can be initialized quickly by using the method according to the invention
Vorteilhaft wird ein Verfahren zur Festlegung eines Startzustandes bei einem Rechnersystem mit wenigstens zwei Ausführungseinheiten angegeben, wobei zwischen einem Performanz- modus und einem Vergleichsmodus umgeschaltet wird und für den Performanzmodus ein erster Registersatz vorgesehen ist, bestehend aus wenigstens einem ersten Register für eine erste Ausführungseinheit und wenigstens einem zweiten Register für eine zweite Ausführungseinheit, dadurch gekennzeichnet, dass bei Umschaltung aus dem Performanzmodus in den Ver- gleichsmodus ein Startzustand für den Vergleichsmodus in einem zweiten Registersatz vorhanden ist, bestehend aus wenigstens einem dritten Register für die erste Ausführungseinheit und wenigstens einem vierten Register für die zweite Ausführungseinheit, wobei der Startzustand für den Vergleichsmodus dadurch erhalten wird, dass zwischen dem ersten und zweiten Registersatz umgeschaltet wird. Vorteilhaft wird der Startzustand für den Performanzmodus dadurch erhalten wird, dass zwischen dem zweiten und dem ersten Registersatz umgeschaltet.Advantageously, a method is specified for determining a start state in a computer system having at least two execution units, wherein a switch between a performance mode and a comparison mode and the performance mode, a first register set is provided, consisting of at least a first register for a first execution unit and at least a second register for a second execution unit, characterized in that when switching from the performance mode in the comparison mode, a start state for the comparison mode in a second register set is present, consisting of at least a third register for the first execution unit and at least a fourth register for the second execution unit, wherein the start state for the comparison mode is obtained by switching between the first and second register sets. Advantageously, the start state for the performance mode is obtained by switching between the second and the first register set.
Vorteilhaft ist ein Vorrichtung zur Festlegung eines Startzustandes bei einem Rechnersystem mit wenigstens zwei Ausführungseinheiten enthalten, wobei Mittel vorgesehen sind, die derart ausgestaltet sind, dass diese zwischen einem Performanzmodus und einem Vergleichsmodus umschalten und für den Performanzmodus ein erster Registersatz vorgesehen ist, beste- hend aus wenigstens einem ersten Register für eine erste Ausführungseinheit und wenigstens einem zweiten Register für eine zweite Ausführungseinheit, dadurch gekennzeichnet, dass bei Umschaltung aus dem Performanzmodus in den Vergleichsmodus ein Startzustand für den Vergleichsmodus in einem zweiten Registersatz erzeugt wird, bestehend aus wenigstens einem dritten Register für die erste Ausführungseinheit und wenigstens einem vierten Register für die zweite Ausführungseinheit, wobei der Startzustand für den Vergleichsmodus dadurch erhalten wird, dass zwischen dem ersten und zweiten Registersatz umgeschaltet wird.A device for determining a start state in a computer system having at least two execution units is advantageously included, wherein means are provided which are configured such that they switch between a performance mode and a comparison mode and a first register set is provided for the performance mode at least one first register for a first execution unit and at least one second register for a second execution unit, characterized in that when switching from the performance mode to the compare mode, a start state for the compare mode is generated in a second register set consisting of at least one third register for the first execution unit and at least one fourth register for the second execution unit, wherein the start state for the comparison mode is obtained by switching between the first and second register sets.
Weitere Vorteile und vorteilhafte Ausgestaltungen ergeben sich aus den Merkmalen der Ansprüche sowie der Beschreibung.Further advantages and advantageous embodiments will become apparent from the features of the claims and the description.
Figurencharacters
Figur 1 zeigt den allgemeinen Aufbau eines Prozessors mit zwei Ausführungseinheiten und einer Vergleichseinheit. - A -Figure 1 shows the general structure of a processor with two execution units and a comparison unit. - A -
Figur 2 zeigt einen möglichen Aufbau einer Ausführungseinheit mit zwei unterschiedlichen Registergruppen und der Verarbeitungslogik.FIG. 2 shows a possible structure of an execution unit with two different register groups and the processing logic.
Figur 3 zeigt einen möglichen Aufbau einer Ausführungseinheit mit zwei unterschiedlichen Registersätzen und der Verarbeitungslogik. Die Registersätze sind ihrerseits noch mal in zwei unterschiedliche Gruppen unterteilt.FIG. 3 shows a possible structure of an execution unit with two different register sets and the processing logic. The register sets are in turn divided into two different groups.
Figur 4 zeigt zwei Ausführungseinheiten mit ihren internen Registern, einen Zwischenspeicher und einer Verbindung zwischen den Ausführungseinheiten zur Übertragung der internen Zustände.FIG. 4 shows two execution units with their internal registers, a buffer and a connection between the execution units for transmitting the internal states.
Figur 5 zeigt zwei Ausführungseinheiten mit ihren internen Registern und einen Zwischenspeicher zum Auslesen der internen Zustände für den Startzustand des Vergleichsmodus.FIG. 5 shows two execution units with their internal registers and a buffer for reading out the internal states for the start state of the comparison mode.
Figur 6 zeigt den Aufbau eines Registers mit Nutz- und Steuerdaten.Figure 6 shows the structure of a register with user and control data.
Figur 7 zeigt ein Multiprozessors mit zwei Ausführungseinheiten, sowie den internen Registern der Ausführungseinheiten.FIG. 7 shows a multiprocessor with two execution units as well as the internal registers of the execution units.
Figur 8 zeigt ein Multiprozessorsystem mit zwei Ausführungseinheiten, deren interne Register sowie einem speziellen RegisterFIG. 8 shows a multiprocessor system with two execution units, their internal registers and a special register
Beschreibung der AusführungsbeispieleDescription of the embodiments
Manche Einheiten in den Figuren besitzt dieselbe Nummer sind aber zusätzlich mit a oder b gekennzeichnet. Wird mit der Nummer ohne den Zusatz a oder b referenziert, so ist eine der vorhandenen Einheiten aber keine spezielle Instanz gemeint. Wird nur eine bestimmte Instanz einer Einheit referenziert wird immer die Kennung a oder b der Nummer nachgestellt.Some units in the figures have the same number but are additionally marked with a or b. If the number is referenced without the addition a or b, then one of the existing units is meant but no special instance. If only one particular instance of a unit is referenced, the identifier a or b is always followed by the number.
Als Ausführungseinheit kann im Folgenden dabei sowohl ein Prozessor, ein Core, eine CPU, als auch eine FPU (Floating Point Unit), ein DSP (Digitaler Signalprozessor), ein Coprozessor oder eine ALU (Arithmetic logical Unit) bezeichnet werden. In Figur 1 ist ein Prozessorsystem ClOOO dargestellt, welches zwischen einem Vergleichsmodus und einem Performanzmodus umschalten kann, bestehend aus zwei Ausfiihrungseinheiten ClOOa und ClOOb. In einem bevorzugten Ausführungsbeispiel sind die Ausfiihrungseinheiten identisch. Beide Ausfiihrungseinheiten ClOOa und ClOOb besitzen jeweils eine SchnittstelleIn the following, both a processor, a core, a CPU, as well as an FPU (floating point unit), a DSP (digital signal processor), a coprocessor or an ALU (arithmetic logical unit) may be referred to as the execution unit. FIG. 1 shows a processor system CLOOO which can switch between a comparison mode and a performance mode, consisting of two execution units ClOOa and ClOOb. In a preferred embodiment, the execution units are identical. Both execution units ClOOa and ClOOb each have an interface
C 110a bzw. C 11 Ob zum Systembus, über den zum Beispiel der Zugriff auf Speichermedien wie z.B. RAM, ROM, Flash oder auf Peripherieeinheiten erfolgt. Befindet sich das Prozessorsystem ClOOO im Vergleichsmodus werden die Ausgangssignale der Ausführungseinheiten ClOOa, ClOOb über die Einheit C 120 miteinander verglichen. Vorzugsweise erfolgt dieser Vergleich taktgenau oder mit einem festen Taktversatz, dies bedeutet, dass in jedem Takt die Ausgangssignale der wenigstens zwei Ausführungseinheiten ClOOa, ClOOb durch die Einheit C120 verglichen werden. Besteht ein Unterschied zwischen den verglichenen Signalen, dann wird von der Einheit C 120 ein Fehlersignal generiert. Optional können auch zusätzlich die Eingangssg- nale der Ausfiihrungseinheiten ClOOa und ClOOb verglichen werden. Befindet sich das Prozes- sorsystem ClOOO im Performanzmodus ist die Vergleichseinheit C 120 nicht aktiv und es wird bei Unterschieden in den Ausgangssignalen der Ausführungseinheiten kein Fehlersignal generiert. Die Deaktivierung der Vergleichseinheit kann auf verschiedene Weisen realisiert werden: Ein Vergleich durch die Einheit C 120 wird nicht durchgeführt. Es werden keine Signale zum Vergleich an die Einheit C 120 angelegt. Ein Vergleich findet durch die Einheit C 120 statt, das Ergebnis wird aber ignoriert.C 110a or C 11 Whether to the system bus, via which, for example, access to storage media such. RAM, ROM, Flash or peripheral devices. If the processor system ClOOO is in the comparison mode, the output signals of the execution units ClOOa, ClOOb are compared with each other via the unit C 120. Preferably, this comparison is performed with exact clock or with a fixed clock offset, this means that in each clock, the output signals of the at least two execution units ClOOa, ClOOb are compared by the unit C120. If there is a difference between the compared signals, then an error signal is generated by the unit C 120. Optionally, the input signals of the execution units ClOOa and ClOOb can additionally be compared. If the ClOOO processor system is in the performance mode, the comparison unit C 120 is not active and no error signal is generated if there are differences in the output signals of the execution units. The deactivation of the comparison unit can be realized in various ways: A comparison by the unit C 120 is not performed. No signals are applied to the unit C 120 for comparison. A comparison is made by the unit C 120, but the result is ignored.
Bei dem Wechsel vom Performanzmodus in den Vergleichsmodus muss sichergestellt werden, dass der interne Zustand der beiden Ausführungseinheiten ClOOa und ClOOb mit Beginn des Vergleichsmodus, also der Zeitpunkt zu dem der Vergleicher C 120 aktiviert wird, identisch ist. Wir bezeichnen im Folgenden den Zustand zu Beginn des Vergleichsmodus von dem ausgehend im Vergleichsmodus die Berechnungen beginnen als Startzustand. Das die Zustände in den Ausfiihrungseinheiten identisch sein müssen ist notwendig damit im fehlerfreien Fall zu keinem Zeitpunkt im Vergleichsmodus die durch C 120 verglichenen Signale Unterschiede aufweisen. Unterschiedliche Zustände der Ausführungseinheiten im Vergleichsmodus werden in der Regel dazu führen, dass ein unterschiedliches Ausgangssignal erzeugt wird. Diese unterschiedlichenWhen switching from the performance mode to the comparison mode, it must be ensured that the internal state of the two execution units ClOOa and ClOOb is identical to the beginning of the comparison mode, ie the time at which the comparator C 120 is activated. In the following, we denote the state at the beginning of the comparison mode starting from the comparison mode, the calculations starting as start state. That the states in the execution units must be identical is necessary so that in the error-free case at no time in the comparison mode the signals compared by C 120 have differences. Different states of the execution units in the compare mode will usually cause a different output signal to be generated. These different ones
Ausgangssignale würde der Vergleicher als Fehler detektieren, obwohl gleiche Eingangssignale vorliegen und kein zu detektierender Fehler bei der Verarbeitung aufgetreten ist. Ein Weg in beiden Ausfiihrungseinheiten den gleichen Zustand zu Beginn des Vergleichsmodus zu erreichen, ist das Markieren aller internen Register in den Ausfuhrungseinheiten als ungültig. Diese Möglichkeit der Markierung besteht aber nicht bei allen internen Registern. Diese müssen dann auf einen definierten Wert gesetzt werden, der in beiden Ausführungseinheiten identisch ist.Output signals would detect the comparator as an error, although the same input signals are present and no error to be detected in the processing has occurred. One way to achieve the same state in both execution units at the beginning of the compare mode is to mark all internal registers in the execution units as invalid. However, this possibility of marking does not exist for all internal registers. These must then be set to a defined value, which is identical in both execution units.
In einer ersten Ausführungsform, dargestellt in Figur 2, wird ein Umschalten zwischen zwei Registersätzen beschrieben. In Figur 2 wird eine mögliche Implementierung der Ausfiihrungs- einheit ClOO beschrieben. Sie enthält mindestens zwei unterschiedliche Gruppen von Registern ClOl und C 102 und eine interne Logik C 103. Die Gruppe von Registern ClOl kann als ungültig markiert werden. Dies bedeutet, dass die interne Logik C 103 der Ausführungseinheit beim Zugriff auf ein als ungültig markiertes Register dieser Gruppe erkennt, dass der Inhalt für dieses Register neu ermittelt werden muss; zum Beispiel durch Nachladen aus dem RAM, ROM, Flash oder durch Neuberechnung. Register aus der anderen Gruppe C 102 haben immer einen gültigen Inhalt. Die Arbeitsregister einer Ausführungseinheit gehören beispielsweise zu dieser Gruppe.In a first embodiment, shown in Figure 2, switching between two sets of registers is described. FIG. 2 describes a possible implementation of the embodiment unit C100. It contains at least two different groups of registers ClOl and C 102 and an internal logic C 103. The group of registers ClOl can be marked as invalid. This means that the internal logic C 103 of the execution unit recognizes when accessing an invalid marked register of this group that the content for this register must be redetermined; for example by reloading from RAM, ROM, Flash or by recalculation. Registers from the other group C 102 always have valid content. The working registers of an execution unit belong, for example, to this group.
Findet ein Wechsel vom Performanzmodus zum Vergleichsmodus statt, müssen diese Register aus ClOl und C 102 in beiden Ausführungseinheiten ClOO, wie schon erwähnt, identisch sein.If a change from the performance mode to the comparison mode takes place, these registers from ClO1 and C 102 must be identical in both execution units ClOO, as already mentioned.
Diese Bedingung für die Registergruppe ClOl, Cl 02 muss nicht unbedingt ab dem Zeitpunkt der Umschaltung vom Performanzmodus in den Vergleichmodus gelten, aber spätestens beim ersten Lesezugriff auf zwei identische Register in den Ausführungseinheiten ClOO nach der Umschaltung in den Vergleichsmodus. Ein übliches Verfahren besteht darin, rechtzeitig voro- der nach der Umschaltung in den Vergleichsmodus allen Registern der Gruppe C 102 einen festen Wert zuzuweisen. Unabhängig davon werden bei einer Umschaltung in den Vergleichsmo- dus Register der Gruppe ClOl als ungültig markiert.This condition for the register group ClO1, CI 02 does not necessarily have to be valid from the moment of switching from the performance mode to the comparison mode, but not later than the first read access to two identical registers in the execution units ClOO after switching to the compare mode. A common procedure is to assign a fixed value to all registers of group C 102 in good time before switching to comparison mode. Irrespective of this, when switching to the comparison mode, registers of the group ClOl are marked as invalid.
Ist eine Ausführungseinheit ClOO wie in Figur 3 gemäß ClOOc aufgebaut, kann dieser Vorgang durch den Einsatz von zwei Registersätzen ClOIa, C102a und ClOIb, C102b in jeder der Ausführungseinheiten beschleunigt werden. Statt vor, während oder nach einer Umschaltung die Register anzugleichen, werden im Performanzmodus und im Vergleichsmodus unterschiedlicheIf an execution unit ClOO is constructed as in FIG. 3 according to ClOOc, this process can be accelerated by using two sets of registers ClOIa, C102a and ClOIb, C102b in each of the execution units. Instead of adjusting the registers before, during or after a switchover, the performance modes and the comparison mode are different
Register verwendet. Im Vergleichsmodus werden die Register der Gruppe ClOIa und C 102a verwendet, während im Performanzmodus die Register der Gruppe ClOIb und C102b verwendet werden. Zwischen diesen Registersätzen wird zum Zeitpunkt der Umschaltung in den Vergleichsmodus oder in den Performanzmodus umgeschaltet. Ist für die Register 101a und 102a einmal sichergestellt, dass der Inhalt identisch ist, zum Bespiel durch eine entsprechende Initialisierung bei Einschalten des Prozessors, so bleiben diese Register auch während des Betriebs auf beiden Ausfuhrungseinheiten gleich. Somit ist bei einer Umschaltung vom Performanzmo- dus in den Vergleichsmodus keine Angleichung der Registerinhalte notwendig, da im Ver- gleichsmodus immer nur auf Register zugegriffen wird, die zwischen den beiden Ausführungseinheiten ClOOa und ClOOb identisch sind und nur im Vergleichmodus beschrieben werden können.Register used. In comparison mode, the registers of group ClOIa and C 102a are used, while in performance mode the registers of group ClOIb and C102b are used. Switching between these register sets in the comparison mode or in the performance mode at the time of switching. Is for the registers 101a and 102a once it has been ensured that the content is identical, for example by means of a corresponding initialization when the processor is switched on, these registers remain the same even during operation on both execution units. Thus, no adjustment of the register contents is necessary when switching from the performance mode to the comparison mode, since in the comparison mode only registers are accessed which are identical between the two execution units C100a and C150b and can only be described in the comparison mode.
In einer zweiten Ausführungsform, dargestellt in Figur 4, wird das kopieren des internen Zu- Stands einer Ausführungseinheit auf die andere Ausführungseinheit beschrieben. Eine weitereIn a second embodiment, shown in FIG. 4, the copying of the internal state of an execution unit to the other execution unit is described. Another
Möglichkeit der Beschleunigung des Umschaltvorgangs vom Performanzmodus in den Vergleichsmodus wird in Figur 4 gezeigt. Sie besteht in dem Kopieren des internen Zustande C104d resp. C104e von einer Ausführungseinheit ClOOd, ClOOe zu der anderen Ausführungseinheit ClOOd bzw. ClOOe. Im Betrieb wird bei einer Umschaltung vom Performanzmodus in den Ver- gleichsmodus üblicherweise eine Ausführungseinheit zeitlich früher für eine Umschaltung bereit sein als die andere Ausführungseinheit. Werden die internen Register einer Ausführungseinheit (C104d bei ClOOd und C104e bei ClOOe), die zeitlich früher bereit ist, vor der Umschd- tung auf die Werte initialisiert, welche im Vergleichsmodus benötigt werden, so kann der interne Zustand einer zweiten, zeitlich nachfolgenden Ausführungseinheit angeglichen werden, fa- dem der Zustand von der ersten Ausführungseinheit übernommen wird. Ist zum Beispiel dieThe possibility of accelerating the switching operation from the performance mode to the comparison mode is shown in FIG. It consists of copying the internal status C104d resp. C104e from an execution unit ClOOd, ClOOe to the other execution unit ClOOd or ClOOe. In operation, when switching from the performance mode to the comparison mode, usually one execution unit will be ready earlier for a changeover than the other execution unit. If the internal registers of an execution unit (C104d at ClOOd and C104e at ClOOe), which is ready sooner, are initialized before the changeover to the values which are required in the compare mode, then the internal state of a second execution unit succeeding in time can be adjusted when the state is taken over by the first execution unit. Is for example the
Ausführungseinheit ClOOd früher bereit für eine Umschaltung als die Ausführungseinheit ClOOe so wird bei der Umschaltung der Zustand C104d nach C104e kopiert.Execution unit ClOOd formerly ready for a changeover as the execution unit ClOOe, so the status C104d to C104e is copied during the changeover.
Dieses Kopieren des internen Zustandes kann durchgeführt werden, indem direkt eine Verbh- düng C300 zwischen den beiden Ausführungseinheiten genutzt wird, über die der interne Zustand kopiert wird. Alternativ kann der Zustand von einer ersten, zeitlich früheren Ausführungseinheit in einen (schnell angebundenen) Zwischenspeicher C200 kopiert werden, aus dem eine zweite, zeitlich folgende Ausführungseinheit den Zustand in die internen Register übernimmt.This copying of the internal state can be performed by directly using a connection C300 between the two execution units, via which the internal state is copied. Alternatively, the state may be copied from a first, earlier execution unit to a (fast) cache C200, from which a second, successive execution unit takes over the state into the internal registers.
In einer weiteren Ausführungsform, dargestellt in Figur 5, wird die Initialisierung der internenIn a further embodiment, shown in Figure 5, the initialization of the internal
Zustände für den Vergleichmodus durch Kopieren der Registerinhalte aus einem Speicherbereich mit einer schnellen Anbindung beschrieben. Es wird dabei vorausgesetzt, dass zu Beginn des Performanzmodus der interne Zustand C104f, C 104g der mindestens zwei Ausführungseinheiten ClOOf, ClOOg immer auf genau einen definierten Wert gesetzt werden. Dieser Wert ist in einem Speicher C400 gespeichert, der eine möglichst schnelle Anbindung an die Ausführungs- einheiten ClOOf, ClOOg und damit an die Register C104f, C 104g hat. Dieser Speicher ist verzugsweise nichtflüchtig. Es ist aber auch ein flüchtiger Speicher möglich, wenn der im Speicher gespeicherte Initialisierungszustand für den Performanzmodus bei der Initialisierung des Mulύ- prozessorsystems aus einem nichtflüchtigen Speicher kopiert wird, von einer externen Datenquelle empfangen wird oder vom Multiprozessorsystem generiert wird. Zur Umschaltung oder bei der Umschaltung vom Performanzmodus in den Vergleichsmodus wird der im Speicher C400 gespeicherte Initialisierungszustand für den Vergleichsmodus in die Register C104f, C 104g der wenigstens zwei Ausführungseinheiten ClOOf, ClOOg, die im Vergleichsmodus be- trieben werden sollen, geschrieben.Conditions for the comparison mode described by copying the register contents from a memory area with a fast connection. It is assumed that at the beginning of the performance mode, the internal state C104f, C 104g of the at least two execution units ClOOf, ClOOg are always set to exactly one defined value. This value is in a memory C400, which has the fastest possible connection to the execution units ClOOf, ClOOg and thus to the registers C104f, C 104g. This memory is preferably non-volatile. However, volatile memory is also possible if the initialization state for the performance mode stored in the memory is copied from a nonvolatile memory during the initialization of the Mulύ-processor system, is received from an external data source or generated by the multiprocessor system. For switching or switching from the performance mode to the comparison mode, the initialization state for the comparison mode stored in the memory C400 is written to the registers C104f, C 104g of the at least two execution units ClOOf, ClOOg to be operated in the comparison mode.
In einer weiteren Ausführungsform werden Teilzustände markiert, die bei einer Umschaltung in den Vergleichsmodus zwischen den Ausführungseinheiten nicht angeglichen werden müssen. Nicht immer ist es notwendig alle Register der Ausführungseinheiten bei einer Umschaltung vom Performanzmodus in den Vergleichsmodus anzugleichen. Damit im Vergleichsmodus nicht irrtümlich auf eine Fehler erkannt wird müssen nur die Register einer Ausführungseinheit mit den Registern einer zweiten Ausführungseinheit angeglichen werden, die im Vergleichsmodus tatsächlich benutzt werden. Vor allem bei Architekturen die ein große Anzahl von Registern in den Ausführungseinheiten vorsehen, ist dies der Fall bzw. kann bei der Softwareentwicklung als Nebenbedingung berücksichtigt werden. Die Anzahl der Register die in einem Vergleichsmodus benutzt werden, kann auf jeden Fall bestimmt werden. Falls nun nicht alle benutzt werden ist es nicht notwendig alle Register anzugleichen sondern nur die verwendeten. Deswegen wird vorgeschlagen in jedem Register zusätzliche Bits vorzusehen. In diesen Bits kann lodiert werden, ob der Inhalt dieses Registers mit den entsprechenden Registers der anderen Ausfüh- rungseinheiten beim Umschalten von einem Performanzmodus in einen Vergleichsmodus angeglichen werden soll oder nicht. Alternativ kann ein spezielles Register existieren, dessen Inhalt definiert, welches Register einer Ausführungseinheit mit den entsprechenden Registern der anderen Ausführungseinheiten angeglichen werden muss. Die Angleichung selbst kann unabhängig von den Markierungen über die bekannten oder hier vorgestellten Verfahren geschehen.In a further embodiment, partial states are marked which do not have to be adjusted between the execution units when switching to the comparison mode. It is not always necessary to align all registers of the execution units when switching from the performance mode to the comparison mode. In order not to erroneously detect an error in comparison mode, only the registers of one execution unit need to be aligned with the registers of a second execution unit that are actually used in the compare mode. Especially in architectures that provide a large number of registers in the execution units, this is the case or can be considered in the software development as a constraint. The number of registers used in a comparison mode can be determined in any case. If not all are used, it is not necessary to adjust all registers but only the ones used. Therefore, it is proposed to provide additional bits in each register. It may be lodged in these bits whether or not the contents of this register should be matched with the corresponding registers of the other execution units when switching from a performance mode to a comparison mode. Alternatively, a special register may exist whose content defines which register of one execution unit must be aligned with the corresponding registers of the other execution units. The approximation itself can be done independently of the markings via the known or presented here method.
Figur 7 zeigt ein Prozessorsystem C300 mit mehreren Ausführungseinheiten C310, C320 mit fa- ren Registern C311, C321. Jedes Register aus C311, C321 besteht aus n Bits (n > 1) mit Nutzdaten (dargestellt in Figur 6 C2010). Zusätzlich zu jeden dieser n Bits kommen m Bits (m >= 1) mit Steuerdaten (dargestellt in Figur 6 C2000). In diesen m-Bits ist kodiert, ob beim Wechsel in den Vergleichsmodus eine Angleichung stattfindet. Bestehen die Steuerbits im einfachsten Fall nur aus einen Bit bedeutet zum Beispiel ein Wert von Null, dass eine Angleichung nicht stattfinden muss und ein Wert von Eins, dass eine Angleichung stattfinden muss. Die Auswertung dieser Bits geschieht dann bei der Umschaltung vomPerformanz in den Vergleichsmodus.FIG. 7 shows a processor system C300 with a plurality of execution units C310, C320 with free registers C311, C321. Each register of C311, C321 consists of n bits (n> 1) with payload data (shown in Figure 6 C2010). In addition to each of these n bits, there are m bits (m> = 1) with control data (shown in Figure 6 C2000). In these m-bits is coded whether an adjustment takes place when changing to the comparison mode. For example, if the control bits consist of only one bit in the simplest case, a value of zero means that an approximation does not have to take place and a value of one implies that an alignment must take place. The evaluation of these bits then takes place when switching from the performance to the comparison mode.
Figur 8 zeigt eine weitere Ausfuhrungsform der Erfindung mit einem Prozessorsystem C400, welches Ausführungseinheiten C410, C420 mit ihren Registern C411, C422 beinhaltet. Zusätz- lieh besitzt das Prozessorsystem C400 ein Register C430. Der Inhalt dieses Registers C430 d≥- finiert, welche Register aus C411, C421 der Ausführungseinheiten C410, C420 bei einem Wechsel in den Vergleichsmodus angeglichen werden müssen. Zum Beispiel kann das Register C430 so realisiert werden, dass für jedes potentiell anzugleichende Register aus C411, C421 ein Bit in C430 vorgesehen ist. Ist das entsprechende Bit gesetzt muss das korrespondierende Re- gister angeglichen werden, ist das Bit nicht gesetzt muss das korrespondierende Register nicht angeglichen werden. Die Auswertung dieses Registers geschieht dann bei der Umschaltung vom Performanz in den Vergleichsmodus. In einer weiteren Ausführungsform welche nicht in einer Figur dargestellt ist, wird nicht ein zentrales Register C430, wie in Figur 8 dargestellt, vorgesehen, sondern es wird in jeder Ausführungseinheit ein Register vorgesehen, dass die Aufgabe des Registers C430 wahrnimmt. Dies bedeutet in diesem Register wird kodiert welche der Register der Ausführungseinheit bei einer Umschaltung vom Performanzmodus in einen Vergleichsmodus an die Register wenigstens einer zweiten Ausführungseinheit angepasst werden müssen. Bei einer Umschaltung vom einem Performanzmodus in einen Vergleichsmodus muss dann allerdings sichergestellt werden, dass die Inhalte dieser Spezialregister in allen zu synchronisieren- den Ausführungseinheiten identisch sind. FIG. 8 shows a further embodiment of the invention with a processor system C400 which includes execution units C410, C420 with their registers C411, C422. In addition, the C400 processor system has a register C430. The content of this register C430 d≥- defines which registers of C411, C421 of the execution units C410, C420 must be adjusted when changing to the compare mode. For example, register C430 may be implemented such that one bit is provided in C430 for each potential register of C411, C421 to be matched. If the corresponding bit is set, the corresponding register must be adjusted; if the bit is not set, the corresponding register does not have to be adjusted. The evaluation of this register then happens when switching from performance to comparison mode. In another embodiment, which is not shown in a figure, a central register C430 is not provided as shown in Fig. 8, but a register is provided in each execution unit to perform the task of the register C430. This means that in this register is coded which of the registers of the execution unit must be adapted when switching from the performance mode in a comparison mode to the registers of at least one second execution unit. When switching from a performance mode to a comparison mode, however, it must then be ensured that the contents of these special registers are identical in all execution units to be synchronized.

Claims

Patentansprüche claims
1. Verfahren zur Festlegung eines Startzustandes bei einem Rechnersystem mit wenigstens zwei Ausfiihrungseinheiten, wobei zwischen einem Performanzmodus und einem Vergleichsmodus umgeschaltet wird und fiir den Performanzmodus ein erster Registersatz vorgesehen ist, bestehend aus wenigstens einem ersten Register für eine erste Ausführungseinheit und wenigstens einem zweiten Register für eine zweite Ausführungseinheit, dadurch gekennzeichnet, dass bei Umschaltung aus dem Performanzmodus in den Vergleichsmodus ein Startzustand für den Vergleichsmodus in einem zweiten Registersatz vorhanden ist, bestehend aus wenigstens einem dritten Register für die erste Ausführungseinheit und wenigstens einem vierten Register für die zweite Ausführungseinheit, wobei der Startzustand für den Vergleichsmodus dadurch erhalten wird, dass zwischen dem ersten und zweiten Registersatz umgeschaltet wird.A method for determining a start state in a computer system having at least two execution units, wherein a switch between a performance mode and a comparison mode and the performance mode, a first register set is provided, consisting of at least a first register for a first execution unit and at least a second register for a second execution unit, characterized in that when switching from the performance mode in the comparison mode, a start state for the comparison mode in a second register set is present, consisting of at least a third register for the first execution unit and at least a fourth register for the second execution unit, wherein the Start state for the comparison mode is obtained by switching between the first and second register sets.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Startzustand für den2. The method according to claim 1, characterized in that the starting state for the
Performanzmodus dadurch erhalten wird, dass zwischen dem zweiten und dem ersten Registersatz umgeschaltet wird.Performance mode is obtained by switching between the second and the first register set.
3. Vorrichtung zur Festlegung eines Startzustandes bei einem Rechnersystem mit we- nigstens zwei Ausführungseinheiten, wobei Mittel vorgesehen sind, die derart ausgestaltet sind, dass diese zwischen einem Performanzmodus und einem Vergleichsmodus umschalten und für den Performanzmodus ein erster Registersatz vorgesehen ist, bestehend aus wenigstens einem ersten Register für eine erste Ausführungseinheit und wenigstens einem zweiten Register für eine zweite Ausführungseinheit, dadurch ge- kennzeichnet, dass bei Umschaltung aus dem Performanzmodus in den Vergleichsmodus ein Startzustand für den Vergleichsmodus in einem zweiten Registersatz erzeugt wird, bestehend aus wenigstens einem dritten Register für die erste Ausführungseinheit und wenigstens einem vierten Register für die zweite Ausführungseinheit, wobei der Startzustand für den Vergleichsmodus dadurch erhalten wird, dass zwischen dem ersten und zweiten Registersatz umgeschaltet wird. 3. A device for determining a start state in a computer system having at least two execution units, wherein means are provided which are configured such that these switch between a performance mode and a comparison mode and for the performance mode, a first register set is provided, consisting of at least one first register for a first execution unit and at least one second register for a second execution unit, characterized in that when switching from the performance mode to the compare mode, a start state for the compare mode is generated in a second register set consisting of at least a third register for the first execution unit and at least one fourth register for the second execution unit, wherein the start state for the comparison mode is obtained by is switched between the first and second register sets.
PCT/EP2006/064749 2005-08-08 2006-07-27 Method and device for determining a starting state of a computer system comprising at least two execution units by switching register groups WO2007017398A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP06778032A EP1917590A1 (en) 2005-08-08 2006-07-27 Method and device for determining a starting state of a computer system comprising at least two execution units by switching register groups
JP2008525530A JP2009505187A (en) 2005-08-08 2006-07-27 Method and apparatus for setting initial state by switching register set in computer system having at least two instruction execution units

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005037259.7 2005-08-08
DE200510037259 DE102005037259A1 (en) 2005-08-08 2005-08-08 Method and device for determining a start state in a computer system having at least two execution units by switching register sets

Publications (1)

Publication Number Publication Date
WO2007017398A1 true WO2007017398A1 (en) 2007-02-15

Family

ID=37434688

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2006/064749 WO2007017398A1 (en) 2005-08-08 2006-07-27 Method and device for determining a starting state of a computer system comprising at least two execution units by switching register groups

Country Status (5)

Country Link
EP (1) EP1917590A1 (en)
JP (1) JP2009505187A (en)
CN (1) CN101243409A (en)
DE (1) DE102005037259A1 (en)
WO (1) WO2007017398A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015114952A (en) * 2013-12-13 2015-06-22 株式会社日立製作所 Network system, monitoring control unit, and software verification method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6615366B1 (en) * 1999-12-21 2003-09-02 Intel Corporation Microprocessor with dual execution core operable in high reliability mode
US20040019771A1 (en) * 1999-12-21 2004-01-29 Nhon Quach Firmwave mechanism for correcting soft errors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256029A (en) * 1988-08-20 1990-02-26 Fujitsu Ltd General register switching system
JP2004178427A (en) * 2002-11-28 2004-06-24 Toshiba Microelectronics Corp Central processing unit
DE10349580A1 (en) * 2003-10-24 2005-05-25 Robert Bosch Gmbh Method and device for operand processing in a processor unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6615366B1 (en) * 1999-12-21 2003-09-02 Intel Corporation Microprocessor with dual execution core operable in high reliability mode
US20040019771A1 (en) * 1999-12-21 2004-01-29 Nhon Quach Firmwave mechanism for correcting soft errors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MAEJIMA H ET AL INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS: "A 16-bit microprocessor with multi-register bank architecture", PROCEEDINGS OF THE FALL JOINT COMPUTER CONFERENCE. DALLAS, NOV. 2 - 6, 1986, WASHINGTON, IEEE COMP. SOC. PRESS, US, 2 November 1986 (1986-11-02), pages 1014 - 1019, XP002192173 *

Also Published As

Publication number Publication date
JP2009505187A (en) 2009-02-05
CN101243409A (en) 2008-08-13
DE102005037259A1 (en) 2007-02-15
EP1917590A1 (en) 2008-05-07

Similar Documents

Publication Publication Date Title
DE4220723C2 (en) Circuit for detecting an error in a microcomputer
DE102018112790A1 (en) Secure double buffering using secure concatenated DMA lists
WO2007057271A1 (en) Apparatus and method for eliminating errors in a system having at least two execution units with registers
WO2007017386A1 (en) Method and device for controlling a computer system with at least two execution units and a comparison unit
EP0104635A2 (en) Digital computer test method and configuration
DE102004034766A1 (en) Error detection method and system for processors using interlock step-wise concurrent part processes
EP1915686B1 (en) Method and device for determining a start status of a computer system having at least two execution units by marking registers
DE3814875C2 (en)
DE19955776C1 (en) Multitasking processor system
EP1955164A1 (en) Program-controlled unit and method for the operation thereof
EP1817662B1 (en) Method and device for switching between operating modes of a multiprocessor system by means of at least an external signal
DE102008024193A1 (en) Data or signals processing method for brake booster in motor vehicle, involves applying set of functional units to data or signals, programming and/or configuring of one of functional units and programming and/or configuring of matrix
WO2007017398A1 (en) Method and device for determining a starting state of a computer system comprising at least two execution units by switching register groups
DE69626282T2 (en) PROGRAMMABLE DEVICE AND COMMAND RECORDING METHOD
WO2007017394A2 (en) Method and device for defining a start condition in a computer system comprising at least two execution units, by taking over the start condition
DE1966991A1 (en) FAIL-SAFE DATA PROCESSING SYSTEM
WO2007017390A1 (en) Method and apparatus for controlling a memory access operation in a computer system having at least two execution units
DE102005037245A1 (en) Method and device for controlling a computer system with at least two execution units
EP1917596A1 (en) Method and device for analyzing processes in a computer system having a plurality of execution units
DE60109644T2 (en) DEVICE AND METHOD FOR DETECTING AND CORRECTING MEMORY ERRORS IN AN ELECTRONIC DEVICE
WO2007017376A1 (en) Method and device for storing data and/or commands in a computer system having at least two processing units and at least one first memory or memory area for data and/or commands
WO2007017365A1 (en) Method and device for controlling a memory access in a computer system comprising at least two execution units
EP1915674B1 (en) Method and device for controlling a computer system comprising at least two execution units and at least two groups of internal states
WO2007017363A1 (en) Method and device for switching in a computer system having at least two execution units by way of bit information in a register
DE10317651A1 (en) Method and device for comparing binary data words

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2006778032

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2008525530

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 667/CHENP/2008

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 200680029625.4

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2006778032

Country of ref document: EP