WO2006049085A1 - 静電チャック装置 - Google Patents

静電チャック装置 Download PDF

Info

Publication number
WO2006049085A1
WO2006049085A1 PCT/JP2005/019818 JP2005019818W WO2006049085A1 WO 2006049085 A1 WO2006049085 A1 WO 2006049085A1 JP 2005019818 W JP2005019818 W JP 2005019818W WO 2006049085 A1 WO2006049085 A1 WO 2006049085A1
Authority
WO
WIPO (PCT)
Prior art keywords
static elimination
electrostatic chuck
support base
electrode
potential
Prior art date
Application number
PCT/JP2005/019818
Other languages
English (en)
French (fr)
Inventor
Yoshinori Fujii
Original Assignee
Ulvac, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac, Inc. filed Critical Ulvac, Inc.
Priority to JP2006543261A priority Critical patent/JP5323317B2/ja
Priority to US11/666,950 priority patent/US7821767B2/en
Priority to CN2005800376076A priority patent/CN101278385B/zh
Publication of WO2006049085A1 publication Critical patent/WO2006049085A1/ja
Priority to US12/924,125 priority patent/US20110013338A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Definitions

  • the present invention relates to an electrostatic chuck device used, for example, in a semiconductor manufacturing process.
  • an electrostatic chuck is used to fix the substrate in a vacuum chamber.
  • an insulating layer dielectric layer
  • a support base that supports a substrate
  • a voltage is applied between the support base and the substrate across the insulating layer. It is equipped with a mechanism that attracts the substrate by the electrostatic force generated by this!
  • the electrostatic chuck mechanism is mainly classified into a monopolar type and a bipolar type.
  • FIG. 10 schematically shows the configuration of a conventional electrostatic chuck apparatus 1 having a bipolar electrostatic chuck mechanism.
  • an insulating layer 3 on which the semiconductor substrate W is placed is formed on the upper surface of the support base 2.
  • a plurality of chuck electrodes 4A, 4A, 4B, and 4B are arranged inside the support base 2 so as to face the back surface of the semiconductor substrate W placed on the insulating layer 3.
  • each chuck electrode 4A, 4B is connected to the ground potential as shown in FIG. , Dissipate the electrostatic force between 4B. Thereafter, the rear surface of the semiconductor substrate W is pushed up by a lifter pin (not shown), and the semiconductor substrate W is transferred to the next stage via a transfer robot (not shown).
  • the chuck electrodes 4A and 4B are generally low resistance substances (carbon, aluminum, copper Therefore, if the voltage supply to the chuck electrodes 4A and 4B is cut off and then connected to the ground potential, the neutralization of the chuck electrodes 4A and 4B is completed instantly.
  • the charged semiconductor substrate W cannot actively release charges because the high-resistance insulating layer 3 is interposed, and the resistance value of the insulating layer 3 makes it difficult to eliminate static electricity. Karu.
  • the lifter pin is made of metal and connected to the ground potential to release the substrate charge remaining when the back surface of the substrate W is pushed up, but the amount of the charge remaining on the substrate W is large. In some cases, an arc is generated when the lifter pin comes into contact, and this may cause discharge traces on the backside of the board or damage elements on the board.
  • the charge removal by the reverse voltage is a method of applying a reverse potential to the chuck electrodes 4A and 4B so as to eliminate the charge remaining on the semiconductor substrate W.
  • plasma is discharged by connecting the chuck electrodes 4A and 4B to a Dutch potential, generating plasma in the process chamber, and discharging the substrate W via this plasma.
  • This is a method (for example, see Patent Document 1 below).
  • the charge removal due to the temperature rise of the insulating layer 3 is a technique for promoting the charge removal of the semiconductor substrate W by raising the temperature of the insulating layer 3 and lowering its specific resistance value.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2004-14868
  • the neutralization by the reverse voltage has the effect of accelerating the neutralization of the dielectric layer (insulating layer 3), but there is a problem that the charge on the substrate cannot be removed.
  • the substrate temperature also rises with the temperature raising operation of the insulating layer 3, so that there is a possibility of causing element deterioration depending on the type of the substrate W.
  • Another problem is that it takes time to heat up the insulating layer 3.
  • the present invention has been made in view of the above-described problems, and an object of the present invention is to provide an electrostatic chuck device that can appropriately and promptly perform a charge removal process on a substrate to be processed regardless of the type of process.
  • the electrostatic chuck device of the present invention is connected to a static elimination electrode facing the surface of a support base, a static elimination potential, and the static elimination electrode and the static elimination potential. And a static elimination circuit including the static elimination resistor.
  • the static elimination electrode is always in contact with the back surface of the substrate to be processed placed on the support base.
  • the static elimination electrode is connected to the static elimination potential (eg ground potential) via the static elimination resistor.
  • the resistance for static elimination is lower than that of the insulating layer on the surface of the support base, holds the potential of the substrate to be processed during electrostatic chuck operation, and eliminates the potential of the substrate to be processed when the electrostatic chuck is released.
  • the resistance is set to a value that can be released to the potential. This resistance value can be set as appropriate according to the applied voltage, process conditions, and the like during electrostatic chucking.
  • the static elimination electrode is always in contact with the substrate to be processed, and an appropriate static elimination resistor is interposed between the static elimination electrode and the static elimination potential.
  • the substrate can be properly discharged without causing an abnormal discharge such as an arc when the substrate is discharged.
  • the chuck electrode is connected to the ground potential, a neutralization action of the substrate is obtained, and since the neutralization efficiency is high, the neutralization process can be performed quickly.
  • the formation position of the static elimination electrode is not particularly limited, but a configuration in which the electrode is exposed to the surface periphery of the support base or between the chuck electrodes is preferable.
  • the form of the static elimination electrode can be selected within a range that does not impair the desired electrostatic chuck function, such as a conductor film formed by a thin film process on the surface of the support base, a metal protrusion, or the like.
  • the static elimination potential may be a predetermined power supply potential capable of supplying a charge different in polarity from the charge charged on the substrate to be processed in addition to the ground potential.
  • the neutralizing resistor is a resistive component that reaches the neutralizing potential from the neutralizing electrode, and is not limited to the interposition of the resistive element, and the neutralizing resistor is configured by the wiring resistive component of the wiring material. May be. Further, the resistance element is not limited to a fixed resistance, and may be a variable resistance.
  • the static elimination resistor When the static elimination resistor is configured with a variable resistance, it is set to the high resistance side during electrostatic chucking in order to suppress the leakage of the potential of the substrate to be processed, and the substrate potential is quickly removed during static elimination. Therefore, set to the low resistance side.
  • the static elimination circuit of the present invention includes a switch means for electrically connecting Z between the static elimination electrode and the static elimination potential. The switch is turned off to prevent leakage of the substrate potential, and by turning on the switch, the substrate can be discharged quickly.
  • the electrostatic chuck device of the present invention it is possible to appropriately and promptly perform the charge removal process on the substrate to be processed. Accordingly, it is possible to prevent a transport error or breakage at the time of separation due to the residual charge of the substrate to be processed, and to improve throughput and productivity.
  • FIG. 1 is a schematic configuration diagram of an electrostatic chuck device 11 according to a first embodiment of the present invention.
  • FIG. 2 is an enlarged view of a main part showing a configuration example of the tip 16A of the electrode 16 for static elimination.
  • FIG. 3 is a view showing one embodiment of a static elimination electrode 16 disposed between chuck electrodes 14A and 14B.
  • FIG. 4 is a view showing another embodiment of the static elimination electrode 16 disposed between the chuck electrodes 14A and 14B.
  • FIG. 5 is a schematic configuration diagram of an electrostatic chuck device 21 according to a second embodiment of the present invention.
  • FIG. 6 is a schematic configuration diagram of an electrostatic chuck device 31 according to a third embodiment of the present invention.
  • FIG. 7 is a schematic configuration diagram of an electrostatic chuck device 41 according to a fourth embodiment of the present invention.
  • FIG. 8 is a schematic configuration diagram of an electrostatic chuck device 51 according to a fifth embodiment of the present invention.
  • FIG. 9 is a schematic configuration diagram of an electrostatic chuck device 61 according to a sixth embodiment of the present invention.
  • FIG. 10 is a schematic configuration diagram of a conventional electrostatic chuck device.
  • FIG. 11 is a diagram for explaining a substrate static elimination method in a conventional electrostatic chuck device.
  • FIG. 12 is a diagram for explaining another substrate static elimination method in the conventional electrostatic chuck device. Explanation of symbols
  • FIG. 1 is a schematic diagram showing the configuration of the electrostatic chuck device 11 according to the first embodiment of the present invention.
  • the electrostatic chuck device 11 of the present embodiment mainly includes a support base 12 that supports the semiconductor substrate W, an insulating layer (dielectric layer) 13 formed on the upper surface of the support base 12, and a semiconductor via the insulating layer 13.
  • the support base 12 is made of an insulating material such as ceramic, and is not connected to a process such as a vacuum chamber (not shown). It is installed inside the Seth room.
  • the insulating layer 13 is made of PBN (pyrolite boron nitride), A1N (aluminum nitride), or the like, but can of course be made of other insulating materials.
  • the insulating layer 13 is not limited to a partial region on the upper surface of the support base 13, and may be formed on the entire upper surface of the support base 12.
  • the chuck electrodes 14A and 14B are made of a low-resistance material such as carbon, aluminum, or copper.
  • One chuck electrode 14A is connected to a positive potential source 15A, and the other chuck electrode 14B is Connected to negative potential source 15B.
  • Switches 18A and 18B are provided between the chuck electrodes 14A and 14B and the potential sources 15A and 15B, respectively, so that when the semiconductor substrate W is discharged, the switches 18A and 18B are switched to the ground potential side. It is configured.
  • the static elimination electrode 16 is provided on the periphery of the support base 12, and faces the front surface of the support base 12 so that the tip thereof is in contact with the back surface of the semiconductor substrate W.
  • the formation site of the static elimination electrode 16 may be the entire peripheral edge of the support base 12, or may be provided at a plurality of equiangular positions or unequal angular positions along the peripheral edge of the support base 12! /.
  • the tip 16 A of the static elimination electrode 16 is formed over a predetermined range of the peripheral upper surface portion of the support base 12. Thereby, the contact area with the back surface of the semiconductor substrate W can be increased.
  • the electrode tip 16 A is properly placed on the back surface of the substrate W regardless of whether the size (diameter) of the semiconductor substrate W is larger or smaller than the top surface size of the support base 12. Come into contact.
  • the formation position of the static elimination electrode 16 is not limited to the peripheral edge of the support base 12.
  • the static elimination electrode 16 is positioned between the chuck electrodes 14A and 14B. Also good.
  • the static elimination electrode 16 is formed so as to face the surface of the insulating layer 13 through the space between the chuck electrodes 14A and 14B inside the support base 12.
  • any form such as a dotted shape shown in FIG. 3 or a linear shape shown in FIG. 4 is applicable.
  • the chuck electrodes 14A and 14B have a comb-shaped structure in FIG. 3, and a fan-shaped structure in FIG.
  • the constituent material of the static elimination electrode 16 is not particularly limited, but a low resistance material such as metal is preferable. Further, as a form of forming the electrode 16 for static elimination, a conductor film formed by a thin film process on the periphery (and a part of the upper surface thereof) of the support base 12, a Balta part, or the like can be applied. This implementation In the embodiment, the static elimination electrode 16 is formed of a copper thin film.
  • the static elimination electrode 16 is connected to a ground potential 19 as a static elimination potential via a static elimination resistor 17.
  • the static elimination resistor 17 suppresses the leakage of the electric charge charged to the semiconductor substrate W during electrostatic chucking, and releases the electric charge charged to the semiconductor substrate W to the ground potential when neutralizing the semiconductor substrate W. It is set to a resistance value that can
  • the resistance value of the static elimination resistor 17 is the chuck potential (supply potential to the potential sources 15A and 15B), the separation distance between the substrate W and the chuck electrodes 14A and 14B, and the chuck electrodes 14A and 14B.
  • the force set appropriately according to the electrode area, the number of arrangement, the process conditions for the semiconductor substrate W, etc. In any case, the resistance needs to be lower than that of the insulating film 13.
  • the static elimination resistor 17 is set to a resistance value of lkQ or more, more preferably about 0.5 ⁇ .
  • the switches 18A and 18B are connected to the positive potential. Switch to the source 15A and the negative potential source 15B, respectively, and apply predetermined positive and negative potentials to the chuck electrodes 14A and 14B, respectively. As a result, the negative charge and the positive charge are polarized and charged in the respective regions on the back surface of the semiconductor substrate W facing the chuck electrodes 14A and 14B via the insulating layer 13 by electrostatic induction. As a result, an electrostatic attracting force is generated between the semiconductor substrate W and the support base 12, and the semiconductor substrate W is held on the support base 12.
  • the static elimination electrode 16 is in contact with the back surface of the semiconductor substrate W, a negative charge is supplied from the ground potential 19 to the semiconductor substrate W via the static elimination resistor 17, and the semiconductor substrate W is adsorbed. Contributes to increased power. Such an effect is particularly remarkable when the chuck electrode is a single electrode and the semiconductor substrate is negatively charged.
  • a predetermined process for example, film formation or etching
  • the process is completed and the semiconductor substrate W is detached from the support base 12, it is necessary to neutralize the semiconductor substrate W and release the adsorption force with the support base 12.
  • the switches 18A and 18B are respectively switched to the ground potential side and the chuck electrodes 14A and 14B are discharged, and then the semiconductor substrate W is discharged mainly through the discharging electrode 16.
  • the semiconductor substrate W can be quickly discharged by simply switching the switches 18A and 18B. Thereafter, the semiconductor substrate W is lifted upward via a lifter pin (not shown) and transferred to the next process by a predetermined transfer robot (not shown).
  • the semiconductor substrate W can be appropriately neutralized, so that it is possible to prevent a transport error or damage when the semiconductor substrate W is detached. Further, since the static elimination circuit itself can be configured very simply, the electrostatic chuck device 11 can be manufactured at low cost. In addition, since a special processing operation for static elimination is not required, the semiconductor substrate W can be detached without reducing the productivity even if the throughput of the process is high.
  • the static elimination electrode 16 is always in contact with the back surface of the semiconductor substrate W, and the static elimination resistor 17 is interposed between the static elimination electrode 16 and the ground potential, the semiconductor substrate Abnormal discharge such as arcing can be suppressed when the plate W is removed. As a result, the semiconductor substrate W can be protected.
  • FIG. 5 is a schematic configuration diagram of an electrostatic chuck device 21 according to the second embodiment of the present invention.
  • parts corresponding to those of the first embodiment described above are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the electrostatic chuck device 21 of the present embodiment is also disposed in the central portion of the upper surface of the support base 12 that extends only at the periphery of the support base 12 on the surface of the support base 12.
  • the neutralization electrode 16 disposed in the central portion of the upper surface of the support base 12 is formed between the plurality of chuck electrodes 14A and 14B disposed in the support base 12, and the tip thereof is formed. As shown in FIGS. 3 and 4, the electrodes 14A and 14B are exposed on the upper surface of the insulating film 13 in the form of dots or lines.
  • the static elimination resistor 27 constituting the static elimination circuit is configured with a variable resistance.
  • This static elimination resistor 27 is set to the high resistance side to suppress potential leakage of the semiconductor substrate W during electrostatic chucking, and set to the low resistance side to quickly remove the substrate potential during static elimination. It comes to be.
  • the adsorption force of the semiconductor substrate W can be further increased, the efficiency of static elimination can be increased, and the static elimination time can be greatly shortened.
  • the static elimination resistor 27 can be appropriately adjusted in accordance with the process conditions for the semiconductor substrate W, a suitable chuck potential that varies depending on the process can be supplied to the semiconductor substrate W.
  • FIG. 6 is a schematic configuration diagram of an electrostatic chuck device 31 according to the third embodiment of the present invention.
  • parts corresponding to those of the first embodiment described above are denoted by the same reference numerals, and detailed description thereof is omitted.
  • a static elimination circuit for the semiconductor substrate W is configured with a switch 38 interposed between the static elimination resistor 17 and the ground potential 19.
  • the switch 38 corresponds to the “switch means” of the present invention, and can be constituted by an electronic circuit such as a mechanical switch member or a transistor.
  • the switch 38 for electrically connecting Z between the static elimination electrode 16 and the static elimination potential (ground potential) Z, the switch 38 can be used during electrostatic chucking. Is turned off to prevent leakage of the substrate potential, and by turning on the switch 38, the substrate W can be discharged quickly. As a result, the resistance of the static elimination resistor 17 can be reduced, and the possibility that the charging potential of the semiconductor substrate W is important, such as RF plasma processing, can be eliminated. Further, the installation of the static elimination resistor 17 can suppress the generation of an arc between the static elimination electrode 16 and the semiconductor substrate W.
  • FIG. 7 is a schematic configuration diagram of an electrostatic chuck device 41 according to the fourth embodiment of the present invention. .
  • parts corresponding to those of the first embodiment described above are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the electrostatic chuck device 41 includes a semiconductor substrate W in an example in which a positive potential source 15 is connected to a chuck electrode 14 disposed inside a support base 12 via a switch 18.
  • a static elimination circuit is configured by using a positive potential source 49 that supplies a charge having a different sign from that of the electric charge charged in the static electricity is shown.
  • the positive potential source 49 for static elimination can be set according to the charged potential of the semiconductor substrate W.
  • the positive potential source 49 is configured by a variable potential source, an optimum static elimination potential can be applied according to the type of the semiconductor substrate W.
  • the supply potential source for the chuck electrode 14 is a negative power source
  • the potential source 49 for static elimination is a negative potential source.
  • FIG. 8 is a schematic configuration diagram of an electrostatic chuck device 51 according to the fifth embodiment of the present invention.
  • portions corresponding to those in the first and third embodiments described above are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the through holes 54 formed at a plurality of locations in the surface of the support base 12 are provided on the back surface of the semiconductor substrate W placed on the surface of the support base 12.
  • Each of the static elimination electrodes 52 to be in contact is accommodated.
  • Each of these static elimination electrodes 52 is connected to a connection terminal 55 attached to the lower end side of the through hole 54 via a biasing member 53 in the form of a coil panel.
  • These neutralizing electrode 52, biasing member 53, and connection terminal 55 also have a conductive material force such as metal.
  • a static elimination circuit for the semiconductor substrate W is configured by interposing a switch 38 between the static elimination resistor 17 and the ground potential 19. ing.
  • the static elimination resistor 17 is connected to each connection terminal 55 that communicates with the static elimination electrode 52 described above.
  • the pole 52 is always in contact with the back surface of the semiconductor substrate W placed on the surface of the support 12 under the biasing force of the biasing member 53.
  • the biasing force of the biasing member 53 is set to a biasing force sufficiently lower than the weight of the semiconductor substrate W. Therefore, the chucking force of the semiconductor substrate W by the chuck electrodes 14A and 14B will not be affected! /.
  • the switches 18A and 18B are switched to the ground potential side and the chuck electrodes 14A and 14B are neutralized.
  • switch 38 for static elimination is closed.
  • the charge charged on the semiconductor substrate W is set to the ground potential 19 via the static elimination electrode 52, the biasing member 53, the connection terminal 55, the static elimination resistor 17 and the switch 38.
  • the semiconductor substrate W is neutralized.
  • the electrostatic chuck device 51 of the present embodiment can also obtain the same effects as those of the above-described embodiments.
  • the grounding electrode 52 is always in contact with the back surface of the semiconductor substrate W at a predetermined contact pressure, the contact resistance with the semiconductor substrate W is reduced, and the charge removal of the semiconductor substrate W is performed. Can be performed promptly.
  • an appropriate contact state between the static elimination electrode 52 and the semiconductor substrate W can be ensured.
  • the installation of the static elimination resistor 17 can suppress the generation of an arc between the static elimination electrode 52 and the semiconductor substrate W.
  • FIG. 9 is a schematic configuration diagram of an electrostatic chuck device 61 according to the sixth embodiment of the present invention.
  • portions corresponding to those in the first and third embodiments described above are denoted by the same reference numerals, and detailed description thereof is omitted.
  • a lift mechanism that raises and lowers the semiconductor substrate W on the support base 12 is installed below the support base 12.
  • the lift mechanism includes a lift pin 62 and a lift unit 63 that lifts and lowers the lift pin 62 in a direction perpendicular to the surface of the support 12.
  • the lift pin 62 is configured as a static elimination electrode according to the present invention.
  • the lift pin 62 is accommodated in a through hole 64 formed in the support 12, and the tip of the lift pin 62 is in contact with the back surface of the semiconductor substrate W during the electrostatic chuck shown in the figure.
  • lift lift Of course, only one 62 is shown, but of course it is not limited to this, and a plurality of them are arranged!
  • the lift pin 62 is made of a conductive material such as metal and is fixed to the drive member 63a of the elevating unit 63.
  • the elevating unit 63 is composed of an electric or compressed air cylinder or the like having high repeatability, and moves the drive member 63a in the vertical direction as indicated by arrows in the figure.
  • the lift pin 62 is moved up and down between the position where the tip of the lift pin 62 projects the surface force of the support base 12 and the position where the lift pin 62 is retracted into the through hole 64 by the vertical movement of the drive member 63a.
  • the drive member 63a is attached to the support base 12 via an annular insulating member 66 and a bellows 65.
  • the drive member 63a of the elevating unit 63 is made of a conductive material such as metal.
  • the lift pin 62 is connected to the static elimination resistor 17 through the driving member 63a.
  • This static elimination resistor 17 is connected to the ground potential via the switch 38.
  • the tip of the lift pin 62 is always moved by the lifting unit 63 to the back surface of the semiconductor substrate W.
  • the height position is controlled to a position where it abuts.
  • the lifting unit 63 may control the lifting torque to press the lift pin 62 against the back surface of the semiconductor substrate W with a certain pressure within a range without affecting the electrostatic chuck action.
  • the electrostatic chuck device 61 of the present embodiment can also obtain the same effect as described above, and the semiconductor substrate W can be discharged quickly when the electrostatic chuck operation is released. Further, an arc is not generated between the back surface of the semiconductor substrate W and the tip of the lift pin 62 due to overcurrent.
  • the semiconductor substrate W has been described as an example of the substrate to be processed.
  • the present invention is not limited to this, and the present invention can also be applied to, for example, a glass substrate or a conductive substrate.

Description

明 細 書
静電チャック装置
技術分野
[0001] 本発明は、例えば半導体製造プロセスに用いられる静電チャック装置に関する。
背景技術
[0002] 従来より、例えば、半導体ゥエーハ等の被処理基板を真空処理するに際しては、当 該基板を真空槽内に固定するのに静電チャックが用いられて 、る。この種の静電チ ャックは、基板を支持する支持台の上に絶縁層（誘電層）が設けられており、この絶 縁層を挟んで支持台と基板との間に電圧が印加されることにより発生する静電力によ つて基板を吸着する機構を備えて!/ヽる。
[0003] 静電チャック機構は、主に単極型と双極型とがある。図 10に、双極型の静電チヤッ ク機構を備えた従来の静電チャック装置 1の構成を概略的に示す。
[0004] 図 10を参照して、支持台 2の上面には、半導体基板 Wが載置される絶縁層 3が形 成されている。支持台 2の内部には、絶縁層 3上に載置される半導体基板 Wの裏面と 対向するように、複数枚のチャック用電極 4A, 4A, 4B, 4Bがそれぞれ配置されてい る。
[0005] 支持台 2の上面に半導体基板 Wが載置され、各チャック用電極 4A, 4Bにそれぞ れ所定の正電位源 5A及び負電位源 5Bが接続されると、半導体基板 Wの裏面は、 図 10に示した極性で帯電する。その結果、絶縁層 3を介して各チャック用電極 4A, 4 Bとの間で静電力が発生することにより、半導体基板 Wは、支持台 2の上面に吸着保 持される。
[0006] 一方、支持台 2から半導体基板 Wを離脱する際は、図 11に示すように各チャック用 電極 4A, 4Bをそれぞれグランド電位に接続して除電し、半導体基板 Wとチャック用 電極 4A, 4Bとの間の静電力を消失させる。その後、リフターピン（図示略)で半導体 基板 Wの裏面を突き上げ、搬送ロボット（図示略)を介して当該半導体基板 Wを次ェ 程へ搬送するようにしている。
[0007] ここで、チャック用電極 4A, 4Bは一般に低抵抗の物質 (カーボン、アルミニウム、銅 等)で構成されているので、これらチャック用電極 4A, 4Bへの電圧供給を遮断した 後グランド電位に接続すると、チャック用電極 4A, 4Bの除電は瞬時に完了する。こ れに対し、帯電した半導体基板 Wは、高抵抗の絶縁層 3が介在しているために、積 極的に電荷を逃すことができず、絶縁層 3の抵抗値によって除電に時間が力かる。
[0008] したがって、チャック用電極 4A, 4Bをグランド電位に接続した後においても、半導 体基板 Wの裏面と絶縁層 3との間に静電的な吸着作用が存在する場合があり、これ が原因で上記リフターピンの突き上げによる基板 Wの破損や搬送ミスが発生するお それがある。
[0009] また、リフターピンを金属製とし、これをグランド電位に接続して、基板 W裏面の突き 上げ時に残留する基板電荷を逃がす構成も採用可能であるが、基板 Wに残留する 電荷の大きさによっては、リフターピンの当接時にアークが発生し、これが原因で基 板裏面に放電痕が生じたり、基板上の素子にダメージを与える場合がある。
[0010] このような問題を解決するために、従来の基板除電方法として、逆電圧による除電 、プラズマによる除電、絶縁層 3の温度上昇による除電、等が提案されている。
[0011] 逆電圧による除電は、チャック用電極 4A, 4Bに逆電位を与えて、半導体基板 Wに 残留する電荷を消失させる手法である。
プラズマによる除電は、図 12に模式的に示すように、チャック用電極 4A, 4Bをダラ ンド電位に接続した後、プロセス室内にプラズマを発生させ、このプラズマを介して基 板 Wの除電を行う方法である（例えば下記特許文献 1参照)。
そして、絶縁層 3の温度上昇による除電は、絶縁層 3を昇温してその比抵抗値を低 下させ、半導体基板 Wの除電を促す手法である。
[0012] 特許文献 1 :特開 2004— 14868号公報
発明の開示
発明が解決しょうとする課題
[0013] し力しながら、逆電圧による除電では、誘電層（絶縁層 3)の除電を加速する効果は あるものの、基板の帯電を除去することができな 、と 、う問題がある。
[0014] また、プラズマによる除電では、プラズマを使用できな 、プロセスには適用できな!/ヽ こと、基板裏面中央部の除電効果が少ないこと、除電用の電極 (アース)が常にプロ セス室に臨んでいるため成膜材料が付着したりスパッタによる電極の劣化が発生し、 頻繁に再生メンテナンスを行う必要がある等、多くの問題を有している。
[0015] 更に、絶縁層 3の温度上昇による除電では、絶縁層 3の昇温操作に伴って基板温 度も上昇するため、基板 Wの種類によっては素子劣化を招くおそれがある。また、絶 縁層 3の昇温に時間が力かるという問題もある。
[0016] 本発明は上述の問題に鑑みてなされ、プロセスの種類に関係なく被処理基板の除 電処理を適正かつ速やかに行うことができる静電チャック装置を提供することを課題 とする。
課題を解決するための手段
[0017] 以上の課題を解決するに当たり、本発明の静電チャック装置は、支持台の表面に 臨む除電用電極と、除電用電位と、これら除電用電極と除電用電位との間に接続さ れた除電用抵抗とを含む除電回路を備えたことを特徴とする。
[0018] 上記構成の除電回路において、除電用電極は、支持台の上に載置された被処理 基板の裏面に常に接触する。除電用電極は除電用抵抗を介して除電用電位 (例え ばグランド電位）に接続されている。除電用抵抗は、支持台表面の絶縁層よりも低抵 抗とするとともに、静電チャック動作時は被処理基板の電位を保持し、静電チャック解 除時は被処理基板の電位を除電用電位へ逃がすことができる抵抗値に設定されて いる。この抵抗値は、静電チャック時の印加電圧やプロセス条件等に応じて適宜設 定することができる。
[0019] 本発明によれば、除電用電極が常に被処理基板に接触した状態にあり、また、除 電用電極と除電用電位との間に適切な除電用抵抗を介在させているので、被処理 基板の除電時にアーク等の異常放電を引き起こすことなぐ適正に基板の除電処理 を行うことができる。また、チャック用電極をグランド電位に接続した時点で基板の除 電作用が得られ、除電効率も高いので除電処理を速やかに行うことが可能となる。
[0020] 除電用電極の形成位置は特に限定されないが、支持台の表面周縁や、チャック用 電極の間を介して支持台の表面に臨ませる構成が好適である。また、除電用電極の 形態は、支持台表面に薄膜プロセスにて形成した導体膜や、金属突起等、所期の静 電チャック機能を損なわな 、範囲で選定可能である。 [0021] 除電用電位は、グランド電位のほかに、被処理基板に帯電している電荷と異極性 の電荷を供給できる所定の電源電位であってもよ 、。
[0022] 除電用抵抗は、除電用電極カゝら除電用電位に至る抵抗成分で、抵抗素子の介装 だけに限らず、配線材料のもつ配線抵抗成分で当該除電用抵抗を構成するようにし てもよい。また、抵抗素子は、固定抵抗に限らず、可変抵抗とすることも可能である。
[0023] 除電用抵抗を可変抵抗で構成する場合、静電チャック時は被処理基板の電位のリ ークを抑制するために高抵抗側に設定し、除電時は速やかに基板電位を除去する ために低抵抗側に設定する。なお、本発明の除電回路として、除電用電極と除電用 電位との間を電気的に接続 Z遮断するスィッチ手段を含んだ構成とした場合にも同 様な効果が得られ、静電チャック時はスィッチをオフとして基板電位のリークを防ぎ、 スィッチオンにより基板の除電を速やかに行うことが可能となる。
発明の効果
[0024] 以上述べたように、本発明の静電チャック装置によれば、被処理基板の除電処理を 適正かつ速やかに行うことができる。従って、被処理基板の残留電荷を原因とする離 脱時の搬送ミスや破損を防止でき、スループット及び生産性の向上を図ることができ る。
図面の簡単な説明
[0025] [図 1]本発明の第 1の実施の形態による静電チャック装置 11の概略構成図である。
[図 2]除電用電極 16の先端 16Aの構成例を示す要部拡大図である。
[図 3]チャック用電極 14A, 14B間に配置される除電用電極 16の一形態を示す図で ある。
[図 4]チャック用電極 14A, 14B間に配置される除電用電極 16の他の形態を示す図 である。
[図 5]本発明の第 2の実施の形態による静電チャック装置 21の概略構成図である。
[図 6]本発明の第 3の実施の形態による静電チャック装置 31の概略構成図である。
[図 7]本発明の第 4の実施の形態による静電チャック装置 41の概略構成図である。
[図 8]本発明の第 5の実施の形態による静電チャック装置 51の概略構成図である。
[図 9]本発明の第 6の実施の形態による静電チャック装置 61の概略構成図である。 [図 10]従来の静電チャック装置の概略構成図である。
圆 11]従来の静電チャック装置における基板除電方法を説明する図である。
圆 12]従来の静電チャック装置における他の基板除電方法を説明する図である。 符号の説明
[0026] 11, 21, 31, 41, 51, 61 静電チャック装置
12 支持台
13 絶縁層
14, 14A, 14B チャック用電極
15, 15A, 15B チャック用電位源
16, 52 除電用電極
17, 27 除電用抵抗
19, 49 除電用電位
38 スィッチ
53 付勢部材
62 リフトピン（除電用電極）
63 昇降ユニット
発明を実施するための最良の形態
[0027] 以下、本発明の各実施の形態について図面を参照して説明する。なお、本発明は 以下の実施の形態に限定されることはなぐ本発明の技術的思想に基づいて種々の 変形が可能である。
[0028] (第 1の実施の形態）
図 1は、本発明の第 1の実施の形態による静電チャック装置 11の構成を示す概略 図である。本実施の形態の静電チャック装置 11は、主として、半導体基板 Wを支持 する支持台 12と、支持台 12の上面に形成された絶縁層（誘電層） 13と、絶縁層 13を 介して半導体基板 Wの表面と対向するように支持台 12の内部に配置された複数の チャック用電極 14A, 14Bと、支持台 12の表面に臨み半導体基板 Wの裏面に接触 する除電用電極 16とを備えている。
[0029] 支持台 12は、セラミック等の絶縁性材料でなり、図示しない真空チャンバ等のプロ セス室内部に設置されている。絶縁層 13は、本実施の形態では PBN (パイロリテイツ クボロンナイトライド）、 A1N (アルミナイトライド)等で形成されているが、勿論これ以外 の絶縁材料で構成することも可能である。なお、絶縁層 13は、支持台 13の上面の一 部領域に限らず、支持台 12の上面全域に形成されていてもよい。
[0030] チャック用電極 14A, 14Bは、カーボン、アルミニウム、銅等の低抵抗材料で構成さ れており、一方のチャック用電極 14Aは正電位源 15Aに接続され、他方のチャック 用電極 14Bは負電位源 15Bに接続されている。これらチャック用電極 14A, 14Bと 電位源 15A, 15Bとの間にはそれぞれスィッチ 18A, 18Bが設けられており、半導体 基板 Wの除電時は、これらスィッチ 18A, 18Bがグランド電位側に切り替わるように構 成されている。
[0031] 除電用電極 16は、支持台 12の周縁に設けられており、その先端が半導体基板 W の裏面に接触するように支持台 12の表面に臨んでいる。除電用電極 16の形成部位 は、支持台 12の周縁全域でもよいし、支持台 12の周縁に沿って複数、等角度位置 あるいは不等角度位置に設けられてもよ!/、。
[0032] ここで図 2Aに示すように、除電用電極 16の先端 16Aは、支持台 12の周縁上面部 の所定範囲にわたって形成されている。これにより、半導体基板 Wの裏面との接触面 積を大きくすることができる。また、図 2B, Cに示すように、半導体基板 Wのサイズ (径 )が支持台 12の上面サイズよりも大きい場合と小さい場合の何れにおいても、電極先 端 16 Aが基板 W裏面に適正に接触するようになる。
[0033] 除電用電極 16の形成位置は支持台 12の周縁に限らず、例えば図 3及び図 4に示 すように、チャック用電極 14A, 14B間に除電用電極 16が位置するようにしてもよい 。この場合、除電用電極 16は、支持台 12の内部のチャック用電極 14A, 14Bの間を 介して絶縁層 13の表面に臨むように形成される。また、除電用電極 16の先端の形態 としては、図 3に示す点状や、図 4に示す線状等、何れの形態も適用可能である。な おチャック用電極 14A, 14Bは、図 3では櫛形構造とし、図 4では扇形形状とした。
[0034] 除電用電極 16の構成材料は特に限定されないが、金属等の低抵抗材料が好まし い。また、除電用電極 16の形成形態としては、支持台 12の周縁 (及びその上面一部 )に薄膜プロセスで形成した導体膜や、バルタ部品等が適用可能である。本実施の 形態では、銅薄膜で除電用電極 16を形成している。
[0035] そして、この除電用電極 16は、除電用抵抗 17を介して、除電用電位としてのグラン ド電位 19に接続されている。除電用抵抗 17は、静電チャック時においては半導体基 板 Wに帯電した電荷のリークを抑制し、半導体基板 Wの除電時にぉ 、ては半導体基 板 Wに帯電した電荷をグランド電位へ逃がすことができる抵抗値に設定されている。
[0036] この除電用抵抗 17の抵抗値は、チャック電位 (電位源 15A, 15Bへの供給電位）、 基板 Wとチャック用電極 14A, 14Bとの間の離間距離、チャック用電極 14A, 14Bの 電極面積、配置数、半導体基板 Wに対するプロセス条件等に応じて適宜設定される 力 何れの場合にも、絶縁膜 13よりも低抵抗とする必要がある。一例を挙げると、チヤ ック電位が 3600Vの場合、除電用抵抗 17は lkQ以上、より好ましくは 0. 5Μ Ω程度 の抵抗値に設定される。
[0037] なお、これら除電用電極 16、除電用抵抗 17及びグランド電位 19によって、本発明 の「除電回路」が構成される。
[0038] 以上のように構成される本実施の形態の静電チャック装置 11においては、支持台 1 2の上面に載置した半導体基板 Wを吸着保持する場合、スィッチ 18A, 18Bを正電 位源 15A、負電位源 15Bにそれぞれ切り替え、チャック用電極 14A, 14Bに所定の 正電位及び負電位をそれぞれ印加する。これにより、絶縁層 13を介して各チャック用 電極 14A, 14Bと対向する半導体基板 W裏面の各領域には、静電誘導によりそれぞ れ負電荷及び正電荷が分極し帯電する。その結果、半導体基板 Wと支持台 12との 間に静電的な吸着力が発生し、半導体基板 Wが支持台 12上に保持される。
[0039] このとき、除電用電極 16が半導体基板 Wの裏面に接触しているので、基板電位が グランド電位 19側にリークするおそれがある力 除電用抵抗 17を上述のように適切 に調整することにより、当該リークを抑制することができる。
[0040] また、除電用電極 16が半導体基板 Wの裏面に接触しているので、除電用抵抗 17 を介してグランド電位 19から半導体基板 Wへ負電荷の供給が行われ、半導体基板 Wの吸着力増大に寄与する。このような効果は、チャック用電極を単極とし半導体基 板をマイナスに帯電させる場合に、特に顕著となる。
[0041] 一方、半導体基板 Wに対する所定のプロセス (例えば成膜あるいはエッチング）が 完了し、半導体基板 Wを支持台 12から離脱させる際は、半導体基板 Wを除電し支 持台 12との間の吸着力を解除する必要がある。
[0042] そこで本実施の形態では、スィッチ 18A, 18Bをそれぞれグランド電位側に切り替 えてチャック用電極 14A, 14Bを除電した後、半導体基板 Wを主に除電用電極 16を 介して除電する。即ち、スィッチ 18A, 18Bを切り替えるだけで、半導体基板 Wの除 電が速やかに行われる。その後、リフターピン（図示略)を介して半導体基板 Wを上 方へリフトし、所定の搬送ロボット（図示略）により次工程へ搬送される。
[0043] したがって、本実施の形態によれば、半導体基板 Wの除電を適正に行うことができ るので、半導体基板 Wの離脱時における搬送ミスや破損を防止することができる。ま た、除電回路自体を非常に簡素に構成できるので、静電チャック装置 11を低コストに 製造することができる。また、除電のための特別な処理操作を必要としないのでプロ セスのスループットある 、は生産性を低下させずに、半導体基板 Wの離脱操作を行 うことができる。
[0044] 更に、除電用電極 16が半導体基板 Wの裏面に常に接触する形態であり、かつ、除 電用電極 16とグランド電位との間に除電用抵抗 17を介在させているので、半導体基 板 Wの除電時にアーク等の異常放電の発生を抑えることができる。これにより半導体 基板 Wの保護を図ることができる。
[0045] (第 2の実施の形態）
図 5は、本発明の第 2の実施の形態による静電チャック装置 21の概略構成図である 。なお、図において上述の第 1の実施の形態と対応する部分については同一の符号 を付し、その詳細な説明は省略するものとする。
[0046] 本実施の形態の静電チャック装置 21は、支持台 12の表面に臨む除電用電極 16 力 支持台 12の周縁だけでなぐ支持台 12上面の内央部にも配置されている。この 支持台 12上面の内央部に配置される除電用電極 16は、支持台 12の内部に配置さ れた複数のチャック用電極 14A, 14Bの間を介して形成されており、その先端が図 3 ,図 4に示したように、電極 14A, 14B間に点状または線状の形態で、絶縁膜 13の 上面に露出している。
[0047] この構成により、半導体基板 Wの除電時、基板 Wのほぼ全面において均一な除電 効果を得ることができ、除電効率の向上と除電時間の短縮ィ匕を図ることが可能となる
[0048] また、本実施の形態の静電チャック装置 21は、除電回路を構成する除電用抵抗 27 が可変抵抗で構成されている。この除電用抵抗 27は、静電チャック時は半導体基板 Wの電位のリークを抑制するために高抵抗側に設定され、除電時は速やかに基板電 位を除去するために低抵抗側に設定されるようになって 、る。
[0049] 従って、この構成により半導体基板 Wの吸着力をより高めることができるとともに、除 電の効率を高め、除電時間の大幅な短縮を図ることができるようになる。また、半導体 基板 Wに対するプロセスの条件に応じて、除電用抵抗 27を適宜調整できるので、プ ロセス毎に異なる好適なチャック電位を半導体基板 Wに対して供給できるようになる
[0050] (第 3の実施の形態）
図 6は、本発明の第 3の実施の形態による静電チャック装置 31の概略構成図である 。なお、図において上述の第 1の実施の形態と対応する部分については同一の符号 を付し、その詳細な説明は省略するものとする。
[0051] 本実施の形態の静電チャック装置 31は、除電用抵抗 17とグランド電位 19との間に スィッチ 38を介装して、半導体基板 W用の除電回路を構成している。このスィッチ 38 は、本発明の「スィッチ手段」に対応し、機械式のスィッチ部材ゃトランジスタ等の電 子回路で構成することができる。
[0052] 本実施の形態によれば、除電用電極 16と除電用電位 (グランド電位） 19との間を電 気的に接続 Z遮断するスィッチ 38を設けることにより、静電チャック時はスィッチ 38を オフとして基板電位のリークを防ぎ、スィッチ 38のオンにより基板 Wの除電を速やか に行うことが可能となる。これにより、除電用抵抗 17の低抵抗ィ匕が図れるとともに、例 えば RFプラズマ処理など半導体基板 Wの帯電電位が重要となるプロセスに対し悪 影響を及ぼす可能性を排除できる。また、除電用抵抗 17の設置により、除電用電極 16と半導体基板 Wとの間におけるアークの発生を抑制できる。
[0053] (第 4の実施の形態）
図 7は、本発明の第 4の実施の形態による静電チャック装置 41の概略構成図である 。なお、図において上述の第 1の実施の形態と対応する部分については同一の符号 を付し、その詳細な説明は省略するものとする。
[0054] 本実施の形態の静電チャック装置 41は、支持台 12の内部に配置されたチャック用 電極 14に対してスィッチ 18を介して正電位源 15が接続される例において、半導体 基板 Wに帯電する電荷と異符号の電位を供給する正電位源 49を除電用電位として 除電回路を構成した例を示して 、る。
[0055] この構成によれば、半導体基板 Wの除電時、正電位源 49によって半導体基板 W の除電を積極的に行うことが可能となるので、半導体基板 Wの除電効率の向上を図 ることができるとともに、上述の第 1の実施の形態と同様な効果を得ることができる。
[0056] 除電用の正電位源 49は、半導体基板 Wの帯電電位に応じて設定できる。また、こ の正電位源 49を可変電位源で構成すれば、半導体基板 Wの種類に応じて最適な 除電電位を付与することができる。なお勿論、チャック用電極 14に対する供給電位 源が負電源の場合は、除電用の電位源 49は負電位源で構成される。
[0057] (第 5の実施の形態）
図 8は、本発明の第 5の実施の形態による静電チャック装置 51の概略構成図である 。なお、図において上述の第 1,第 3の実施の形態と対応する部分については同一 の符号を付し、その詳細な説明は省略するものとする。
[0058] 本実施の形態の静電チャック装置 51においては、支持台 12の面内複数箇所に形 成された貫通孔 54に、支持台 12の表面に載置された半導体基板 Wの裏面に当接 する除電用電極 52がそれぞれ収容されている。これらの除電用電極 52は、それぞ れコイルパネ状の付勢部材 53を介して、貫通孔 54の下端側に取り付けられた接続 端子 55に接続されている。これらの除電用電極 52、付勢部材 53および接続端子 55 はそれぞれ金属等の導電性材料力もなる。
[0059] 本実施の形態では、上述の第 3の実施の形態と同様に、除電用抵抗 17とグランド 電位 19との間にスィッチ 38を介装して半導体基板 W用の除電回路を構成している。 除電用抵抗 17は、上述した除電用電極 52に連絡する各々の接続端子 55に接続さ れている。
[0060] 以上のように構成される本実施の形態の静電チャック装置 51において、除電用電 極 52は、付勢部材 53の付勢力を受けて、支持台 12の表面に載置された半導体基 板 Wの裏面に常に接触している。付勢部材 53の付勢力は、半導体基板 Wの自重よ りも十分に低い付勢力に設定されている。従って、チャック用電極 14A, 14Bによる 半導体基板 Wのチャック力に影響を与えることはな!/、。
[0061] 本実施の形態の静電チャック装置においても同様に、半導体基板 Wに対する静電 チャック力の解除時は、スィッチ 18A, 18Bをグランド電位側に切り替えてチャック用 電極 14A, 14Bを除電するとともに、除電用のスィッチ 38を閉成する。この除電用の スィッチ 38を閉成することで、半導体基板 Wに帯電した電荷は、除電用電極 52、付 勢部材 53、接続端子 55、除電用抵抗 17およびスィッチ 38を介してグランド電位 19 に流れ、これにより半導体基板 Wが除電される。
[0062] 従って、本実施の形態の静電チャック装置 51によっても上述の各実施の形態と同 様な効果を得ることができる。特に本実施の形態によれば、接地用電極 52が半導体 基板 Wの裏面に所定の接触圧で常に接触して 、ることから、半導体基板 Wとの接触 抵抗が小さくなり、半導体基板 Wの除電を速やかに行うことができる。また、半導体基 板 Wに反りやうねり等が生じている場合でも、除電用電極 52と半導体基板 Wとの間 の適切な接触状態を確保することができる。また、除電用抵抗 17の設置により、除電 用電極 52と半導体基板 Wとの間におけるアークの発生を抑制できる。
[0063] (第 6の実施の形態）
図 9は、本発明の第 6の実施の形態による静電チャック装置 61の概略構成図である 。なお、図において上述の第 1,第 3の実施の形態と対応する部分については同一 の符号を付し、その詳細な説明は省略するものとする。
[0064] 本実施の形態の静電チャック装置 61においては、支持台 12の下方に、半導体基 板 Wを支持台 12上で昇降させるリフト機構が設置されている。このリフト機構はリフト ピン 62と、このリフトピン 62を支持台 12の表面に対して垂直方向に昇降させる昇降 ユニット 63とを備えて!/、る。
[0065] リフトピン 62は本発明に係る除電用電極として構成されている。リフトピン 62は、支 持台 12に形成された貫通孔 64に収容されており、図示する静電チャック時にお!、て は、リフトピン 62の先端が半導体基板 Wの裏面に当接している。なお、図ではリフトピ ン 62を一本のみ示して 、るが、勿論これに限られず複数配置されて!、てもよ!/、。
[0066] リフトピン 62は金属等の導電性材料で構成され、昇降ユニット 63の駆動部材 63a に固定されている。昇降ユニット 63は、繰り返し位置精度の高い電動もしくは圧縮空 気シリンダ等で構成されており、駆動部材 63aを図中矢印で示すように上下方向に 移動させる。リフトピン 62は、駆動部材 63aの上下移動によって、リフトピン 62の先端 が支持台 12の表面力も突出する位置と貫通孔 64内に引っ込む位置との間を昇降さ れる。駆動部材 63aは支持台 12に対して環状の絶縁部材 66およびべローズ 65を介 して取り付けられている。
[0067] 昇降ユニット 63の駆動部材 63aは金属等の導電性材料で構成されている。リフトピ ン 62はこの駆動部材 63aを介して、除電用抵抗 17に接続されている。この除電用抵 抗 17はスィッチ 38を介してグランド電位に接続されている。
[0068] 以上のように構成される本実施の形態の静電チャック装置 61においては、半導体 基板 Wの静電チャック時、リフトピン 62の先端部が昇降ユニット 63によって常に半導 体基板 Wの裏面に当接する位置に高さ位置制御されている。このとき、昇降ユニット 63は上昇トルクを制御する等して、静電チャック作用に影響を与えな 、範囲でリフト ピン 62を一定の圧力をもって半導体基板 Wの裏面に押圧させてもよい。
[0069] 本実施の形態の静電チャック装置 61によっても上述と同様な効果を得ることが可能 であり、静電チャック動作の解除時に半導体基板 Wの除電を速やかに行うことができ る。また、過電流による半導体基板 Wの裏面とリフトピン 62の先端との間にアークを 発生させることちない。
[0070] なお、上述した各実施の形態では、被処理基板として半導体基板 Wを例に挙げて 説明したが、これに限らず、例えばガラス基板や導体基板等も本発明は適用可能で ある。

Claims

請求の範囲
[I] 支持台の表面で被処理基板を静電的に吸着する静電チャック装置において、 前記支持台の表面に臨む除電用電極と、除電用電位と、これら除電用電極と除電 用電位との間に接続された除電用抵抗とを含む除電回路を備えたことを特徴とする 静電チャック装置。
[2] 前記除電用電極は、前記支持台の表面周縁に形成されている請求の範囲第 1項 に記載の静電チャック装置。
[3] 前記除電用電極は、前記支持台の内部に配置されたチャック用電極の間を介して 形成されている請求の範囲第 1項に記載の静電チャック装置。
[4] 前記除電用電位は、グランド電位である請求の範囲第 1項に記載の静電チャック装 置。
[5] 前記除電用電位は、所定の電源電位である請求の範囲第 1項に記載の静電チヤッ ク装置。
[6] 前記除電用抵抗は、可変抵抗である請求の範囲第 1項に記載の静電チャック装置
[7] 前記除電回路は、前記除電用電極と前記除電用電位との間を電気的に接続 Z遮 断するスィッチ手段を含んでなる請求の範囲第 1項に記載の静電チャック装置。
[8] 前記除電用電極は、前記支持台の表面に載置される被処理基板の裏面に常に接 触する位置に設けられている請求の範囲第 1項に記載の静電チャック装置。
[9] 前記除電用電極には、当該除電用電極を前記支持台の表面上方へ付勢する付勢 部材が設けられている請求の範囲第 1項に記載の静電チャック装置。
[10] 前記除電用電極は、前記支持台の表面に複数配置されている請求の範囲第 1項 に記載の静電チャック装置。
[II] 前記除電用電極は、当該除電用電極を前記支持台の表面に対して垂直方向に昇 降させる昇降ユニットに接続されている請求の範囲第 1項に記載の静電チャック装置
PCT/JP2005/019818 2004-11-04 2005-10-27 静電チャック装置 WO2006049085A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006543261A JP5323317B2 (ja) 2004-11-04 2005-10-27 静電チャック方法
US11/666,950 US7821767B2 (en) 2004-11-04 2005-10-27 Electrostatic chuck device
CN2005800376076A CN101278385B (zh) 2004-11-04 2005-10-27 静电吸盘装置
US12/924,125 US20110013338A1 (en) 2004-11-04 2010-09-21 Electrostatic chuck device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004320078 2004-11-04
JP2004-320078 2004-11-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/924,125 Continuation US20110013338A1 (en) 2004-11-04 2010-09-21 Electrostatic chuck device

Publications (1)

Publication Number Publication Date
WO2006049085A1 true WO2006049085A1 (ja) 2006-05-11

Family

ID=36319097

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/019818 WO2006049085A1 (ja) 2004-11-04 2005-10-27 静電チャック装置

Country Status (6)

Country Link
US (2) US7821767B2 (ja)
JP (1) JP5323317B2 (ja)
KR (2) KR20070072571A (ja)
CN (1) CN101278385B (ja)
TW (1) TWI390698B (ja)
WO (1) WO2006049085A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098277A (ja) * 2011-10-31 2013-05-20 Canon Anelva Corp 基板ホルダー及び真空処理装置
JP2013539913A (ja) * 2010-09-17 2013-10-28 ラム リサーチ コーポレーション リフトピンを用いた静電デチャックのための極性領域
TWI458041B (zh) * 2007-10-15 2014-10-21 Tsukuba Seiko Ltd 靜電型補強裝置
JP2015504244A (ja) * 2011-12-21 2015-02-05 イオン ビーム サービス 静電基板保持具を含む支持具
JPWO2013147037A1 (ja) * 2012-03-29 2015-12-14 京セラ株式会社 流路部材およびこれを備える熱交換器ならびに半導体製造装置
WO2016159239A1 (ja) * 2015-04-02 2016-10-06 株式会社アルバック 吸着装置及び真空処理装置
JPWO2019044290A1 (ja) * 2017-08-28 2019-11-07 株式会社クリエイティブテクノロジー 静電式ワーク保持方法，静電式ワーク保持システム及びワーク保持装置
JP2020021769A (ja) * 2018-07-30 2020-02-06 東京エレクトロン株式会社 載置台機構、処理装置及び載置台機構の動作方法
US10563919B2 (en) 2016-04-29 2020-02-18 Semes Co., Ltd. Method, system, and apparatus for controlling a temperature of a substrate in a plasma processing chamber
JP2020053663A (ja) * 2018-09-21 2020-04-02 キヤノントッキ株式会社 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
WO2020195959A1 (ja) * 2019-03-26 2020-10-01 東京エレクトロン株式会社 静電吸着装置及び除電方法
JP2021093306A (ja) * 2019-12-11 2021-06-17 株式会社日立ハイテク 荷電粒子線装置およびホルダ
JP2021158369A (ja) * 2014-03-05 2021-10-07 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated ピクセル化された容量制御ｅｓｃ
JP2023006762A (ja) * 2021-06-30 2023-01-18 新光電気工業株式会社 静電チャック及び基板固定装置
JP7457765B2 (ja) 2021-10-28 2024-03-28 セメス株式会社 基板テスト装置およびそれを用いるデチャック力の測定方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520276B2 (en) * 2005-06-22 2016-12-13 Tokyo Electron Limited Electrode assembly and plasma processing apparatus
US8336891B2 (en) * 2008-03-11 2012-12-25 Ngk Insulators, Ltd. Electrostatic chuck
KR100899078B1 (ko) * 2008-07-31 2009-05-25 김준규 램리서치 티시피/레인보우 장치의 정전 척 디척킹 장치
US8270142B2 (en) * 2008-12-10 2012-09-18 Axcelis Technologies, Inc. De-clamping wafers from an electrostatic chuck
KR101896127B1 (ko) * 2010-09-08 2018-09-07 엔테그리스, 아이엔씨. 고 전도성 정전 척
US20120227886A1 (en) * 2011-03-10 2012-09-13 Taipei Semiconductor Manufacturing Company, Ltd. Substrate Assembly Carrier Using Electrostatic Force
CN102915943B (zh) * 2011-08-02 2015-02-25 北京北方微电子基地设备工艺研究中心有限责任公司 静电卡盘和半导体设备
JP5914020B2 (ja) * 2012-02-09 2016-05-11 株式会社日立ハイテクノロジーズ 荷電粒子線装置
ITUD20120073A1 (it) * 2012-04-24 2013-10-25 Applied Materials Italia Srl Dispositivo e procedimento per tenere posizionato uno strato di materiale semiconduttore, per la produzione di celle fotovoltaiche, rispetto ad un supporto
KR101319785B1 (ko) * 2013-03-18 2013-10-18 주식회사 야스 정전기 부상을 이용한 기판이송장치
US10236202B2 (en) * 2013-11-11 2019-03-19 Diablo Capital, Inc. System and method for adhering a semiconductive wafer to a mobile electrostatic carrier through a vacuum
US9754809B2 (en) * 2013-11-11 2017-09-05 Western Alliance Bank Tri-modal carrier for a semiconductive wafer
GB201321463D0 (en) 2013-12-05 2014-01-22 Oxford Instr Nanotechnology Tools Ltd Electrostatic clamping method and apparatus
US9101038B2 (en) * 2013-12-20 2015-08-04 Lam Research Corporation Electrostatic chuck including declamping electrode and method of declamping
CN106165141B (zh) * 2014-05-09 2019-01-15 应用材料公司 基板载体系统及使用它的方法
CN105448793A (zh) * 2014-06-12 2016-03-30 北京北方微电子基地设备工艺研究中心有限责任公司 一种半导体加工设备
US10002782B2 (en) 2014-10-17 2018-06-19 Lam Research Corporation ESC assembly including an electrically conductive gasket for uniform RF power delivery therethrough
US9845533B2 (en) * 2014-11-11 2017-12-19 Applied Materials, Inc. Substrate carrier system utilizing electrostatic chucking to accommodate substrate size heterogeneity
KR102288349B1 (ko) * 2014-12-09 2021-08-11 삼성디스플레이 주식회사 정전 척 시스템과, 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
JP6649689B2 (ja) * 2015-03-16 2020-02-19 株式会社ディスコ 減圧処理装置及びウエーハの保持方法
JP6407128B2 (ja) * 2015-11-18 2018-10-17 三菱電機株式会社 半導体装置の評価装置および半導体装置の評価方法
KR101912885B1 (ko) * 2015-12-11 2018-10-29 에이피시스템 주식회사 지지 척 및 기판 처리 장치
KR102073799B1 (ko) * 2016-05-09 2020-02-05 가부시키가이샤 알박 정전 척 및 플라즈마 처리 장치
KR20190006993A (ko) * 2016-05-12 2019-01-21 코닝 인코포레이티드 불균일한 표면 평탄도를 갖는 커버 유리의 정전 척킹
CN107393856B (zh) * 2016-05-16 2021-08-13 北京北方华创微电子装备有限公司 一种下电极装置、半导体加工设备及残余电荷释放方法
US10804821B2 (en) * 2016-11-04 2020-10-13 Advanced Ion Beam Technology, Inc. Apparatus and method for monitoring the relative relationship between the wafer and the chuck
JP6723660B2 (ja) * 2017-03-24 2020-07-15 住友重機械イオンテクノロジー株式会社 ウェハ保持装置及びウェハ着脱方法
KR102435888B1 (ko) * 2017-07-04 2022-08-25 삼성전자주식회사 정전 척, 기판 처리 장치 및 그를 이용한 반도체 소자의 제조방법
US20190088518A1 (en) * 2017-09-20 2019-03-21 Applied Materials, Inc. Substrate support with cooled and conducting pins
US10714372B2 (en) * 2017-09-20 2020-07-14 Applied Materials, Inc. System for coupling a voltage to portions of a substrate
KR102450476B1 (ko) * 2018-02-28 2022-10-05 주식회사 미코세라믹스 정전척 히터 및 그 제조 방법
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
WO2020146034A1 (en) * 2019-01-08 2020-07-16 Applied Materials, Inc. Recursive coils for inductively coupled plasmas
KR20210107716A (ko) 2019-01-22 2021-09-01 어플라이드 머티어리얼스, 인코포레이티드 펄스 전압 파형을 제어하기 위한 피드백 루프
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
CN111952231A (zh) * 2019-05-14 2020-11-17 北京北方华创微电子装备有限公司 电荷传输装置及相关等离子体系统
US11462388B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Plasma processing assembly using pulsed-voltage and radio-frequency power
US20220130704A1 (en) * 2020-10-23 2022-04-28 Applied Materials, Inc. Bipolar electrostatic chuck to limit dc discharge
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
TWI785522B (zh) * 2021-03-08 2022-12-01 台灣積體電路製造股份有限公司 靜電夾具的操作方法和靜電夾具
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
JP7328720B1 (ja) 2022-04-18 2023-08-17 アダプティブ プラズマ テクノロジー コーポレーション プラズマエッチングシステム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236014A (ja) * 1999-02-15 2000-08-29 Rohm Co Ltd 半導体ウェハの処理方法
JP2001506808A (ja) * 1996-12-19 2001-05-22 ラム・リサーチ・コーポレーション ウェハ昇降システムによるウェハ放電制御
JP2001343755A (ja) * 2000-06-01 2001-12-14 Nikon Corp 静電チャック保護方法及びデバイス製造方法
JP2002270682A (ja) * 2001-03-13 2002-09-20 Toshiba Corp 静電チャック装置および半導体処理装置ならびに半導体製造装置および半導体処理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384918A (en) * 1980-09-30 1983-05-24 Fujitsu Limited Method and apparatus for dry etching and electrostatic chucking device used therein
US4692836A (en) * 1983-10-31 1987-09-08 Toshiba Kikai Kabushiki Kaisha Electrostatic chucks
JP2665242B2 (ja) * 1988-09-19 1997-10-22 東陶機器株式会社 静電チャック
US5671116A (en) * 1995-03-10 1997-09-23 Lam Research Corporation Multilayered electrostatic chuck and method of manufacture thereof
JP3005461B2 (ja) * 1995-11-24 2000-01-31 日本電気株式会社 静電チャック
US5764471A (en) * 1996-05-08 1998-06-09 Applied Materials, Inc. Method and apparatus for balancing an electrostatic force produced by an electrostatic chuck
US5880924A (en) * 1997-12-01 1999-03-09 Applied Materials, Inc. Electrostatic chuck capable of rapidly dechucking a substrate
US6236555B1 (en) * 1999-04-19 2001-05-22 Applied Materials, Inc. Method for rapidly dechucking a semiconductor wafer from an electrostatic chuck utilizing a hysteretic discharge cycle
JP4590031B2 (ja) * 2000-07-26 2010-12-01 東京エレクトロン株式会社 被処理体の載置機構
JP2004014868A (ja) * 2002-06-07 2004-01-15 Tokyo Electron Ltd 静電チャック及び処理装置
JP4699061B2 (ja) * 2005-03-25 2011-06-08 東京エレクトロン株式会社 被処理基板の除電方法，基板処理装置，プログラム
US7535688B2 (en) * 2005-03-25 2009-05-19 Tokyo Electron Limited Method for electrically discharging substrate, substrate processing apparatus and program
JP4887913B2 (ja) * 2006-06-02 2012-02-29 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001506808A (ja) * 1996-12-19 2001-05-22 ラム・リサーチ・コーポレーション ウェハ昇降システムによるウェハ放電制御
JP2000236014A (ja) * 1999-02-15 2000-08-29 Rohm Co Ltd 半導体ウェハの処理方法
JP2001343755A (ja) * 2000-06-01 2001-12-14 Nikon Corp 静電チャック保護方法及びデバイス製造方法
JP2002270682A (ja) * 2001-03-13 2002-09-20 Toshiba Corp 静電チャック装置および半導体処理装置ならびに半導体製造装置および半導体処理方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI458041B (zh) * 2007-10-15 2014-10-21 Tsukuba Seiko Ltd 靜電型補強裝置
JP2013539913A (ja) * 2010-09-17 2013-10-28 ラム リサーチ コーポレーション リフトピンを用いた静電デチャックのための極性領域
JP2013098277A (ja) * 2011-10-31 2013-05-20 Canon Anelva Corp 基板ホルダー及び真空処理装置
JP2015504244A (ja) * 2011-12-21 2015-02-05 イオン ビーム サービス 静電基板保持具を含む支持具
JPWO2013147037A1 (ja) * 2012-03-29 2015-12-14 京セラ株式会社 流路部材およびこれを備える熱交換器ならびに半導体製造装置
US10103047B2 (en) 2012-03-29 2018-10-16 Kyocera Corporation Flow path member, heat exchanger including the flow path member, and semiconductor manufacturing apparatus including the flow path member
JP2021158369A (ja) * 2014-03-05 2021-10-07 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated ピクセル化された容量制御ｅｓｃ
WO2016159239A1 (ja) * 2015-04-02 2016-10-06 株式会社アルバック 吸着装置及び真空処理装置
JPWO2016159239A1 (ja) * 2015-04-02 2017-08-03 株式会社アルバック 吸着装置及び真空処理装置
US10563919B2 (en) 2016-04-29 2020-02-18 Semes Co., Ltd. Method, system, and apparatus for controlling a temperature of a substrate in a plasma processing chamber
US11121649B2 (en) 2017-08-28 2021-09-14 Creative Technology Corporation Electrostatic workpiece-holding method and electrostatic workpiece-holding system
JPWO2019044290A1 (ja) * 2017-08-28 2019-11-07 株式会社クリエイティブテクノロジー 静電式ワーク保持方法，静電式ワーク保持システム及びワーク保持装置
JP7170449B2 (ja) 2018-07-30 2022-11-14 東京エレクトロン株式会社 載置台機構、処理装置及び載置台機構の動作方法
JP2020021769A (ja) * 2018-07-30 2020-02-06 東京エレクトロン株式会社 載置台機構、処理装置及び載置台機構の動作方法
JP2020053663A (ja) * 2018-09-21 2020-04-02 キヤノントッキ株式会社 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP7224172B2 (ja) 2018-09-21 2023-02-17 キヤノントッキ株式会社 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP2020161590A (ja) * 2019-03-26 2020-10-01 東京エレクトロン株式会社 静電吸着装置及び除電方法
WO2020195959A1 (ja) * 2019-03-26 2020-10-01 東京エレクトロン株式会社 静電吸着装置及び除電方法
JP7169920B2 (ja) 2019-03-26 2022-11-11 東京エレクトロン株式会社 静電吸着装置及び除電方法
JP2021093306A (ja) * 2019-12-11 2021-06-17 株式会社日立ハイテク 荷電粒子線装置およびホルダ
JP7246296B2 (ja) 2019-12-11 2023-03-27 株式会社日立ハイテク 荷電粒子線装置およびホルダ
JP2023006762A (ja) * 2021-06-30 2023-01-18 新光電気工業株式会社 静電チャック及び基板固定装置
JP7303249B2 (ja) 2021-06-30 2023-07-04 新光電気工業株式会社 静電チャック及び基板固定装置
JP7457765B2 (ja) 2021-10-28 2024-03-28 セメス株式会社 基板テスト装置およびそれを用いるデチャック力の測定方法

Also Published As

Publication number Publication date
CN101278385B (zh) 2011-10-12
US7821767B2 (en) 2010-10-26
JP5323317B2 (ja) 2013-10-23
KR20070072571A (ko) 2007-07-04
US20110013338A1 (en) 2011-01-20
US20070297118A1 (en) 2007-12-27
JPWO2006049085A1 (ja) 2008-08-07
TW200618249A (en) 2006-06-01
KR20080107473A (ko) 2008-12-10
CN101278385A (zh) 2008-10-01
TWI390698B (zh) 2013-03-21

Similar Documents

Publication Publication Date Title
JP5323317B2 (ja) 静電チャック方法
KR101247712B1 (ko) 기판을 디처킹하기 위한 방법 및 장치
JP4030350B2 (ja) 分割型静電吸着装置
JP4354983B2 (ja) 基板処理設備
JP4847909B2 (ja) プラズマ処理方法及び装置
CN102237292B (zh) 具有间隔物的静电吸盘
DE69733697D1 (de) Waferelektronenentladungskontrolle
JP2004047511A (ja) 離脱方法、処理方法、静電吸着装置および処理装置
KR20210119296A (ko) 에지 링, 기판 지지대, 플라즈마 처리 시스템 및 에지 링의 교환 방법
JP2009054746A (ja) 静電チャック及び静電チャック方法
KR102496166B1 (ko) 정전척을 구비한 기판처리장치
JPH11233605A (ja) 静電チャックステージ
KR102234220B1 (ko) 도전성의 정전척 리프트 핀, 이를 포함하는 정전척 및 이들을 이용한 반도체 생산방법
JP2016046451A (ja) 基板処理装置及び基板処理方法
US11075106B2 (en) Transfer device
WO2020026549A1 (ja) 基板リフト装置及び基板搬送方法
JP2006273447A (ja) 基板吸着方法及び装置
JPH11243137A (ja) 静電チャック
CN106856187B (zh) 托盘组件
KR20150146065A (ko) 프린팅을 이용한 바이폴라 세라믹 정전척 제조 방법
CN115394623A (zh) 一种边缘环更换装置、等离子体处理设备及使用方法
KR20100073025A (ko) 플라즈마 처리 장치에서의 기판 디척킹 방법
JP2001298013A (ja) 基板処理装置
KR20100001609A (ko) 웨이퍼 척킹 및 디척킹 장치
JPS58102537A (ja) 静電吸着式チヤツキング装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200580037607.6

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2006543261

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11666950

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077010308

Country of ref document: KR

122 Ep: pct application non-entry in european phase

Ref document number: 05805224

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 11666950

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020087026054

Country of ref document: KR