WO2006005292A1 - System comprising a processor and a memory linked with said processor via a data connection - Google Patents

System comprising a processor and a memory linked with said processor via a data connection Download PDF

Info

Publication number
WO2006005292A1
WO2006005292A1 PCT/DE2005/001127 DE2005001127W WO2006005292A1 WO 2006005292 A1 WO2006005292 A1 WO 2006005292A1 DE 2005001127 W DE2005001127 W DE 2005001127W WO 2006005292 A1 WO2006005292 A1 WO 2006005292A1
Authority
WO
WIPO (PCT)
Prior art keywords
program
processor
arrangement
memory
plsm
Prior art date
Application number
PCT/DE2005/001127
Other languages
German (de)
French (fr)
Inventor
Michael Bahr
Burkhard Meischke
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO2006005292A1 publication Critical patent/WO2006005292A1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/572Secure firmware programming, e.g. of basic input output system [BIOS]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/575Secure boot

Definitions

  • Arrangement comprising a processor and a data connection to the processor connected to the memory
  • the invention relates to an arrangement comprising a processor and a memory connected to the processor via a data connection, wherein an interface with the processor for connecting the processor to a program loader is provided with the programs via the processor can be loaded into the memory.
  • the processor combines the computer and control unit as well as the control unit on one chip.
  • the computer and control unit is responsible for all calculations / the control unit controls the exchange of data between the main memory, the computing and control unit and other components of the system, eg. As the registers, ie the internal memory areas of the Pro ⁇ zessors.
  • Memory can be designed as volatile and non-volatile memory. Lately z.
  • static volatile random access memories so-called static random access memories (SRAM) are used in mobile telecommunications terminals as volatile memory chips
  • flash memories so-called “flash memories” are used as nonvolatile memories. Both types of memory can be both reading as well as write access.
  • SRAM static volatile random access memories
  • flash memories so-called “flash memories” are used as nonvolatile memories. Both types of memory can be both reading as well as write access.
  • flash memory individual memory blocks can be erased and then written again.
  • Speicherbe ⁇ rich are provided for the so-called firmware.
  • This firmware can also be changed in many non-volatile memories by means of additional devices.
  • flash memory the contents of the firmware purely software technology by program commands, which from an external device, hereinafter referred to as a program loader, z. B. a computer to be changed.
  • processor load programs are additionally stored in a memory within the processor itself. These processor load programs make it possible, via a program loader and corresponding interfaces between the program loader and the processor, to load new programs (software) into the memory connected to the processor via a data connection, which are then executed with the aid of the processor , During or shortly after the system start or a reset, ie the reloading of an operating system, the following situation occurs in many of today's devices of information and communication technology:
  • the processor loader is active for a short period of time, i. then any new programs (software) can be loaded into the static random access memory or the flash memory. This loading of new programs into the memory may result in unauthorized alteration or reading out of the firmware stored in the memory.
  • firmware comprises a memory loader program which is provided with access rights. This is possible because during or shortly after the system start or reset, the memory loader is not yet activated and therefore does not provide effective protection against unauthorized modification of the firmware.
  • the arrangement additionally comprises a program charge blocking means by which the data flow to the memory can be blocked.
  • the program latches locking means thus prevents new software is loaded into the memory, which stores the stored in the memory Firmware changed or read.
  • the program charge blocking means is formed according to an embodiment of the invention as an electrical circuit.
  • the program charge lock-up device thus functions reliably and the skilled person can resort to a large treasure of known circuits in the realization of the program load lock-up means.
  • a significant advantage of the invention is that, according to a development by the program load locking means, the executability of a processor loading program stored in the processor can be deactivated. As a result, the flow of data to the memory is blocked in an easy-to-implement manner.
  • the deactivation of the executability of the processor load program stored in the processor can be canceled again by means of enable signals which are received by the program locking means.
  • the invention is further developed by the initiation of these enable signals by means of a memory load program stored in the memory. This achieves the advantage of having a quick and reliable cancellation of deactivation of the processor loader program stored in the processor.
  • the invention is also developed so that release signals can be initiated even after a predetermined time after the system start or the resetting of a time switch monitoring unit of the arrangement. This has the advantage that the release signals can be initiated even with a defective storage loading program.
  • a switch can be actuated by the program load blocking means with which the additional data connections can be interrupted. This has the advantage that all data connections for executing the process loader program are interrupted in a reliable manner.
  • the program load disable means In contrast to the possibility of deactivating the executability of the processor load program stored in the processor by means of the program load disable means, in a development of the invention by the program load disable means a data connection at the interface between the arrangement and the program loader, via the signals to Execution of the processor loader program can be blocked. This advantageously prevents the intrusion of unwanted signals, which could possibly enter the memory, into the arrangement from the outset.
  • the object according to the invention is further advantageously further developed in that the program loading locking means can be activated by signals received from a system start and reset signaling unit via a signal line.
  • the program loading locking means can be activated by signals received from a system start and reset signaling unit via a signal line.
  • the memory of the arrangement additionally has a memory loading program provided with access rights.
  • the interfaces can be formed as Universal Serial Bus or as V24 interfaces.
  • FIG. 1 shows an inventive arrangement with a designated interface for connecting the processor with a program loading device.
  • FIG. 1 shows an arrangement A according to the invention, comprising a processor P and a memory SP connected to the processor P via a data connection L 8, an interface SS being provided at the arrangement A for connecting the processor P to a program loading device PLE is, with the programs via the processor P in the memory SP are loadable, the arrangement A additionally comprises a program charge blocking means PLSM, by which the data flow to the memory SP can be blocked.
  • a program charge blocking means PLSM by which the data flow to the memory SP can be blocked.
  • the processor P has an internal memory with a memory location PSPl in which the processor load program PULP is stored.
  • the memory SP has a multiplicity of memory locations for programs and data, a memory loading program SPULP being stored on a memory location SP1.
  • the program charge blocking means PLSM is connected to the processor P via the signal lines L1 and, in the case that new programs are to be loaded into the memory SP, to the program loader PLE via the signal line L2 and the interface SS.
  • the program charge blocking means PLSM is also connected to a switch S via the signal line L3, which in turn can block via the signal lines L4 and L5.
  • program charge blocking means PLSM is connected via the signal line L ⁇ to a timing monitoring unit ZSEU and via the signal line L7 to a system start and reset signaling unit SZSE.
  • the signal lines or data connections Ll,..., L8 are generally physically designed as lines. All- In the meantime, individual or even all signal lines L 1,..., L 8 (radio links) which are not connected by wire can also be formed.
  • the program charge lock PLSM is usually designed as an electrical circuit. Such circuits are known to the person skilled in the art in many numbers and therefore may not be further disclosed.
  • the program load blocking means PLSM itself can be designed as a memory, which then receives, processes or forwards program instructions.
  • the program loader PLE can be used as any device, eg. B. can be formed as a computer, mobile phone or special accessory, with the programs to the processor P of An ⁇ order A can be sent.
  • the interfaces SS between the program loading device and the arrangement A must be adapted to each other.
  • the switch S, the system start and reset signaling unit SZSE and the timer monitoring unit ZSÜE are normally designed as electrical components or electrical circuits.
  • the arrangement A according to the invention comprises the program load locking means PLSM, by which the data flow to the memory SP is blocked.
  • the program charge lock-up means PLSM is, according to the Principals ⁇ example by a signal which at system startup or when resetting the system start andumpssetzsignali- unit SZSE is generated, activated. Thus, no programs can be loaded during or shortly after the system start or reset in the memory SP.
  • the Sperrwir ⁇ effect can be achieved in different ways.
  • the program load blocking means PLSM can also close the data connection / signal line L2 at the interface SS, via which signals for executing the process charging program PULP can be transmitted. In this way too, the result is achieved that the data flow to the memory SP is blocked with respect to the loading of programs into the memory SP.
  • the programmable loading blocking means PLSM are supplied with release signals which cause the processor loading program PULP to be executable again.
  • programs can again be loaded from the program loading device PLE into the memory SP independently of the firmware present in the memory SP or the existing memory memory program SPULP.
  • the release signals can be initiated, for example, by the memory loader program SPULP stored in the memory SP, for. B. if this indicates that it is self-activated and realized sufficient protection against unauthorized loading of programs in the memory SP.
  • Authorized loading of programs into memory SP e.g. B. a Firmware ⁇ complete update or loading only individual firmware components is possible in this state and even wanted.
  • the enable signals can be initiated by a time switch monitoring unit ZSÜE, which generates the enable signals after a predetermined time. For example, if the memory recharge program SPULP is or should be activated.
  • the invention is not limited to the specific embodiment, but also includes not explicitly disclosed modifications, as long as the core of the invention is used. This applies in particular since the person skilled in the art is aware of various circuitry implementations of the arrangement A according to the invention and its interaction with a program loader PLE for loading programs into the memory SP of the arrangement A.
  • Arrangements A according to the invention can be used in particular in mobile telephones, radio modules, radio modems, radio cards, but also in computers, notebooks, etc. as well as devices of the entertainment electronics.

Abstract

The invention relates to a system (A) comprising a processor (P) and a memory (SP) linked with said processor (P) via a data connection (L8). An interface (SS) to the processor (P) links the processor (P) with a program loading device (PLE) by means of which programs can be loaded onto the memory (SP) via the processor (P). The aim of the invention is to provide an effective protective mechanism protecting the firmware stored in the (SP) from unauthorized modifications or read-outs that can occur during start-up or reset of the system. For this purpose, the system is additionally provided with a program load blocking mechanism which blocks the data flow to the memory (SP). The inventive system can be used in many devices of information and communication technology.

Description

Anordnung, umfassend einen Prozessor und einen über eine Da¬ tenverbindung mit dem Prozessor verbundenen SpeicherArrangement comprising a processor and a data connection to the processor connected to the memory
Die Erfindung betrifft eine Anordnung, umfassend einen Pro¬ zessor und einen über eine Datenverbindung mit dem Prozessor verbundenen Speicher, wobei eine Schnittstelle mit dem Pro¬ zessor zur Verbindung des Prozessors mit einer Programmlade¬ einrichtung vorgesehen ist, mit der Programme über den Pro¬ zessor in den Speicher ladbar sind.The invention relates to an arrangement comprising a processor and a memory connected to the processor via a data connection, wherein an interface with the processor for connecting the processor to a program loader is provided with the programs via the processor can be loaded into the memory.
Es ist bekannt, dass Anordnungen, die einen Prozessor und mit dem Prozessor über eine Datenverbindung verbundenen Speicher umfassen, in einer Vielzahl von Geräten der Informations- und Kommunikationstechnik seit vielen Jahren benutzt werden.It is known that arrangements comprising a processor and memory connected to the processor via a data connection have been used in a variety of information and communication equipment for many years.
Der Prozessor vereinigt das Rechen- und Steuerwerk sowie die Steuereinheit auf einem Chip. Das Rechen- und Steuerwerk ist für alle Berechnungen zuständig/ die Steuereinheit steuert den Datenaustausch zwischen dem Arbeitsspeicher, dem Rechen- und Steuerwerk sowie anderen Komponenten des Systems, z. B. den Registern, also den internen Speicherbereichen des Pro¬ zessors .The processor combines the computer and control unit as well as the control unit on one chip. The computer and control unit is responsible for all calculations / the control unit controls the exchange of data between the main memory, the computing and control unit and other components of the system, eg. As the registers, ie the internal memory areas of the Pro¬ zessors.
Speicher nehmen Programme und Daten auf, bewahren diese und geben diese ab. Speicher können als flüchtige und nichtflüch¬ tige' Speicher ausgeführt sein. In letzter Zeit werden z. B. in Terminals der mobilen Telekommunikation als flüchtige Speicherchips statische Direktzugriffsspeicher, so genannte „Static Random Access Memories (SRAM)", und als nichtflüchti¬ ge Speicher werden Blitzspeicher, so genannte „Flash Memo¬ ries", verwendet. Auf beide Speichertypen kann sowohl lesend als auch schreibend zugegriffen werden. Im Blitzspeicher kön¬ nen einzelne Speicherblöcke gelöscht und dann erneut be¬ schrieben werden. Im Blitzspeicher sind einzelne Speicherbe¬ reiche für die so genannte Firmware vorgesehen. Das sind Pro¬ gramme, die sehr fundamentale Routinen für den Betrieb eines Gerätes ausführen. Dazu zählen insbesondere Routinen, die das Laden des Betriebssystems initieren oder die Betriebssoftware von Geräten selbst.Storage stores, stores, and retains programs and data. Memory can be designed as volatile and non-volatile memory. Lately z. For example, static volatile random access memories, so-called static random access memories (SRAM), are used in mobile telecommunications terminals as volatile memory chips, and flash memories, so-called "flash memories", are used as nonvolatile memories. Both types of memory can be both reading as well as write access. In the flash memory, individual memory blocks can be erased and then written again. In the flash memory individual Speicherbe¬ rich are provided for the so-called firmware. These are programs that perform very fundamental routines for the operation of a device. These include, in particular, routines that initiate the loading of the operating system or the operating software of devices themselves.
Diese Firmware kann auch in vielen nichtflüchtigen Speichern mittels Zusatzgeräten verändert werden. Bei Blitzspeichern kann der Inhalt der Firmware rein softwaretechnisch durch Programmbefehle, die von einem externen Gerät, im Weiteren als Programmladeeinrichtung bezeichnet, z. B. einem Computer verändert werden.This firmware can also be changed in many non-volatile memories by means of additional devices. In flash memory, the contents of the firmware purely software technology by program commands, which from an external device, hereinafter referred to as a program loader, z. B. a computer to be changed.
Damit die Firmware nur von autorisierten Personen verändert werden kann, wird der Zugriff auf die hierzu notwendigen Pro¬ grammteile der Firmware, die so genannten Speicherurla¬ deprogramme, mit Zugriffsrechten geschützt. Zugriffsrechte werden beispielsweise durch die allgemein bekannte Autorisie¬ rung über Kennwörter vergeben.So that the firmware can only be changed by authorized persons, the access to the necessary program parts of the firmware, the so-called memory programs, is protected with access rights. Access rights are assigned, for example, by the generally known authorization via passwords.
In vielen heutigen Geräten der Informations- und Kommunikati¬ onstechnik sind des Weiteren in einem Speicher innerhalb des Prozessors selbst so genannte Prozessorurladeprogramme ge¬ speichert. Diese Prozessorurladeprogramme, ermöglichen es, über eine Programmladeeinrichtung und entsprechende Schnitt¬ stellen zwischen der Programmladeeinrichtung und dem Prozes¬ sor neue Programme (Software) in den über eine Datenverbin¬ dung mit dem Prozessor verbundenen Speicher zu laden, die dann mit Hilfe des Prozessors ausgeführt werden. Während bzw. kurz nach dem Systemstart oder einem Zurückset¬ zen, d.h. dem erneuten Laden eines Betriebssystems tritt bei vielen heutigen Geräten der Informations- und Kommunikations¬ technik folgender Fall ein:In many of today's devices of the information and communication technology, so-called processor load programs are additionally stored in a memory within the processor itself. These processor load programs make it possible, via a program loader and corresponding interfaces between the program loader and the processor, to load new programs (software) into the memory connected to the processor via a data connection, which are then executed with the aid of the processor , During or shortly after the system start or a reset, ie the reloading of an operating system, the following situation occurs in many of today's devices of information and communication technology:
Das Prozessorurladeprogramm ist für einen kurzen Zeitraum ak¬ tiv, d.h. es können dann beliebige neue Programme (Software) in den statischen Direktzugriffsspeicher oder den Blitzspei¬ cher geladen werden. Dieses Laden von neuen Programmen in den Speicher kann zu einer unautorisierten Veränderung bzw. einem Auslesen der in dem Speicher gespeicherten Firmware führen.The processor loader is active for a short period of time, i. then any new programs (software) can be loaded into the static random access memory or the flash memory. This loading of new programs into the memory may result in unauthorized alteration or reading out of the firmware stored in the memory.
Diese unautorisierte Veränderungs- bzw. Auslesemöglichkeit der Firmware kann auch dann realisiert werden, wenn die Firm¬ ware ein Speicherurladeprogramm umfasst, welches mit Zugriffsrechten versehen ist. Das ist deshalb möglich, weil während des bzw. kurz nach dem Systemstart bzw. dem Zurück¬ setzen, das Speicherurladeprogramm noch nicht aktiviert ist und deshalb keinen wirksamen Schutz gegen eine unautorisierte Veränderung der Firmware darstellt.This unauthorized modification or readout possibility of the firmware can also be realized if the firmware comprises a memory loader program which is provided with access rights. This is possible because during or shortly after the system start or reset, the memory loader is not yet activated and therefore does not provide effective protection against unauthorized modification of the firmware.
Es ist deshalb die Aufgabe der vorliegenden Erfindung eine technische Lösung für eine Anordnung der eingangs genannten Art anzugeben, die einen wirksamen Schutzmechanismus gegen insbesondere beim Systemstart bzw. dem Zurücksetzen auftre¬ tende unautorisierte Veränderungs- bzw. Auslesemöglichkeiten der im Speicher gespeicherten Firmware realisiert.It is therefore an object of the present invention to provide a technical solution for an arrangement of the type mentioned above, which realizes an effective protection mechanism against especially at system startup or reset auftre¬ tende unauthorized change or readout options stored in memory firmware.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, dass die An¬ ordnung zusätzlich ein Programmladesperrmittel umfasst, durch das der Datenfluss zum Speicher blockierbar ist. Das Pro¬ grammladesperrmittel verhindert somit, dass neue Software in den Speicher geladen wird, die die im Speicher gespeicherte Firmware verändert oder ausliest. Das hat den Vorteil, dass das Programmladesperrmittel einen wirksamen Schutzmechanis¬ mus, insbesondere beim Systemstart bzw. dem Zurücksetzen, ge¬ gen unautorisiertes Verändern bzw. Auslesen der im Speicher gespeicherten Firmware realisiert. Weiterbildungen der Erfin¬ dung ergeben sich aus den Unteransprüchen.The object is achieved according to the invention in that the arrangement additionally comprises a program charge blocking means by which the data flow to the memory can be blocked. The program latches locking means thus prevents new software is loaded into the memory, which stores the stored in the memory Firmware changed or read. This has the advantage that the program load blocking means realizes an effective protection mechanism, in particular during system startup or resetting, against unauthorized changing or reading out of the firmware stored in the memory. Further developments of the invention will be apparent from the subclaims.
In vorteilhafter Weise wird das Programmladesperrmittel gemäß einer Weiterbildung der Erfindung als elektrische Schaltung ausgebildet. Das Programmladesperrmittel funktioniert so in zuverlässiger Weise und der Fachmann kann bei der Realisie¬ rung des Programmladesperrmittels auf einen großen Schatz von ihm bekannten Schaltungen zurückgreifen.Advantageously, the program charge blocking means is formed according to an embodiment of the invention as an electrical circuit. The program charge lock-up device thus functions reliably and the skilled person can resort to a large treasure of known circuits in the realization of the program load lock-up means.
Ein bedeutender Vorteil der Erfindung ist, dass gemäß einer Weiterbildung durch das Programmladesperrmittel die Ausführ¬ barkeit eines im Prozessor gespeicherten Prozessorurlade¬ programms deaktivierbar ist. Dadurch wird in einfach zu rea¬ lisierender Weise der Datenfluss zum Speicher blockiert.A significant advantage of the invention is that, according to a development by the program load locking means, the executability of a processor loading program stored in the processor can be deactivated. As a result, the flow of data to the memory is blocked in an easy-to-implement manner.
Gemäß einer Weiterbildung der Erfindung ist die Deaktivierung der Ausführbarkeit des im Prozessor gespeicherten Prozesso¬ rurladeprogramms durch Freigabesignale, die von dem Programm¬ ladesperrmittel empfangen werden, wieder aufhebbar. Das hat den Vorteil, dass autorisierte Veränderungs- bzw. Auslesemög¬ lichkeiten der im Speicher gespeicherten Firmware wieder rea¬ lisiert werden können.According to a development of the invention, the deactivation of the executability of the processor load program stored in the processor can be canceled again by means of enable signals which are received by the program locking means. This has the advantage that authorized changes or read-out possibilities of the firmware stored in the memory can be re-realized.
Durch die Initiierung dieser Freigabesignale durch ein im Speicher gespeichertes Speicherurladeprogramm wird die Erfin¬ dung weitergebildet. Dadurch wird der Vorteil erreicht, dass eine schnelle und zuverlässige Aufhebung der Deaktivierung des im Prozessor gespeicherten Prozessorurladeprogramms er¬ zielt wird.The invention is further developed by the initiation of these enable signals by means of a memory load program stored in the memory. This achieves the advantage of having a quick and reliable cancellation of deactivation of the processor loader program stored in the processor.
Im Gegensatz dazu wird die Erfindung auch so weitergebildet, dass Freigabesignale auch nach einer vorgegebenen Zeit nach dem Systemstart bzw. dem Zurücksetzen von einer Zeitschalt- überwachungseinheit der Anordnung initierbar sind. Das hat den Vorteil, dass die Freigabesignale auch bei defektem Spei¬ cherurladeprogramm initiiert werden können.In contrast, the invention is also developed so that release signals can be initiated even after a predetermined time after the system start or the resetting of a time switch monitoring unit of the arrangement. This has the advantage that the release signals can be initiated even with a defective storage loading program.
Wenn die Signalübertragung zwischen der Programmladeeinrich¬ tung und der Anordnung zur Ausführung des Prozessorurla¬ deprogramms über zusätzliche Datenverbindungen an der Schnittstelle ermöglichbar ist, ist in einer Weiterbildung der Erfindung durch das Programmladesperrmittel ein Schalter betätigbar, mit dem die zusätzlichen Datenverbindungen unter¬ brochen werden können. Das hat den Vorteil, dass in zuverläs¬ siger Weise alle Datenverbindungen zur Ausführung des Prozes¬ sorurladeprogramms unterbrochen werden.If the signal transmission between the program loading device and the arrangement for executing the processor program is possible via additional data connections at the interface, in a further development of the invention a switch can be actuated by the program load blocking means with which the additional data connections can be interrupted. This has the advantage that all data connections for executing the process loader program are interrupted in a reliable manner.
Im Gegensatz zur Möglichkeit durch das Programmladesperrmit¬ tel die Ausführbarkeit des im Prozessor gespeicherten Prozes¬ sorurladeprogramms zu deaktivieren, ist in einer Weiterbil¬ dung der Erfindung durch das Programmladesperrmittel eine Da¬ tenverbindung an der Schnittstelle zwischen der Anordnung und der Programmladeeinrichtung, über die Signale zur Ausführung des Prozessorurladeprogramms übertragbar sind, blockierbar. Dadurch wird in vorteilhafter Weise das Eindringen ungewoll¬ ter Signale, die möglicherweise in den Speicher gelangen könnten, in die Anordnung von vornherein verhindert.In contrast to the possibility of deactivating the executability of the processor load program stored in the processor by means of the program load disable means, in a development of the invention by the program load disable means a data connection at the interface between the arrangement and the program loader, via the signals to Execution of the processor loader program can be blocked. This advantageously prevents the intrusion of unwanted signals, which could possibly enter the memory, into the arrangement from the outset.
Der erfindungsgemäße Gegenstand wird des Weiteren vorteilhaft dadurch weitergebildet, dass das Programmladesperrmittel durch über eine Signalleitung von einer Systemstart- und Zu- rücksetzsignalisierungseinheit empfangene Signale aktivierbar ist. Somit wird eine zuverlässige Aktivierung des Programmla- desperrmittels erzielt.The object according to the invention is further advantageously further developed in that the program loading locking means can be activated by signals received from a system start and reset signaling unit via a signal line. Thus, a reliable activation of the program loading locking means is achieved.
Der Speicher der Anordnung verfügt in einer weiteren Ausbil¬ dung zusätzlich über ein mit Zugriffsrechten versehenes Spei¬ cherurladeprogramm. Dieses hat den Vorteil, dass eine früh¬ zeitige Deaktivierung des Programmladesperrmittels ermöglicht wird, da unautorisierte Veränderungs- bzw. Auslesemöglichkei¬ ten der Firmware durch in den Speicher geladene Software durch das Speicherurladeprogramm selbst verhindert werden.In a further embodiment, the memory of the arrangement additionally has a memory loading program provided with access rights. This has the advantage that an early deactivation of the program charge blocking means is made possible, since unauthorized modification or readout possibilities of the firmware are prevented by software loaded into the memory by the memory loader program itself.
Gemäß den Patentansprüchen 11 und 12 können die Schnittstel¬ len als Universal Serial Bus oder als V24 Schnittstellen aus¬ gebildet sein.According to patent claims 11 and 12, the interfaces can be formed as Universal Serial Bus or as V24 interfaces.
Weitere Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung, welche in Verbindung mit der beigefügten Zeich¬ nung die Erfindung an Hand von einem Ausführungsbeispiel er¬ läutert.Further advantages of the invention will become apparent from the following description, which, in conjunction with the attached Zeich¬ tion, the invention with reference to an embodiment er¬ läutert.
Dabei zeigt in schematischer Darstellung dieIt shows in a schematic representation of the
FIG 1 eine erfindungsgemäße Anordnung mit einer vorgesehenen Schnittstelle zur Verbindung des Prozessors mit einer Programmladeeinrichtung.1 shows an inventive arrangement with a designated interface for connecting the processor with a program loading device.
Die Figur 1 zeigt eine erfindungsgemäße Anordnung A, umfas¬ send einen Prozessor P und einen über eine Datenverbindung L8 mit dem Prozessor P verbundenen Speicher SP, wobei eine Schnittstelle SS an der Anordnung A zur Verbindung des Pro¬ zessors P mit einer Programmladeeinrichtung PLE vorgesehen ist, mit der Programme über den Prozessor P in den Speicher SP ladbar sind, wobei die Anordnung A zusätzlich ein Pro- grammladesperrmittel PLSM umfasst, durch das der Datenfluss zum Speicher SP blockierbar ist.FIG. 1 shows an arrangement A according to the invention, comprising a processor P and a memory SP connected to the processor P via a data connection L 8, an interface SS being provided at the arrangement A for connecting the processor P to a program loading device PLE is, with the programs via the processor P in the memory SP are loadable, the arrangement A additionally comprises a program charge blocking means PLSM, by which the data flow to the memory SP can be blocked.
Der Prozessor P weist einen internen Speicher mit einem Spei¬ cherplatz PSPl auf, in dem das Prozessorurladeprogramm PULP gespeichert ist.The processor P has an internal memory with a memory location PSPl in which the processor load program PULP is stored.
Der Speicher SP verfügt über eine Vielzahl von Speicherplät¬ zen für Programme und Daten, wobei auf einem Speicherplatz SPl ein Speicherurladeprogramm SPULP gespeichert ist.The memory SP has a multiplicity of memory locations for programs and data, a memory loading program SPULP being stored on a memory location SP1.
Das Programmladesperrmittel PLSM ist über die Signalleitungen Ll mit dem Prozessor P, und in dem Fall, dass neue Programme in den Speicher SP geladen werden sollen, mit der Programmla¬ deeinrichtung PLE über die Signalleitung L2 und die Schnitt¬ stelle SS verbunden.The program charge blocking means PLSM is connected to the processor P via the signal lines L1 and, in the case that new programs are to be loaded into the memory SP, to the program loader PLE via the signal line L2 and the interface SS.
Des weiteren, in dem Fall in dem auch Programme von der Pro¬ grammladeeinrichtung PLE über den Prozessor P zum Speicher SP über weitere vorgesehene Signalleitungen L4 bzw. L5 geladen werden können, ist das Programmladesperrmittel PLSM auch mit einem Schalter S über die Signalleitung L3 verbunden, der seinerseits über die Signalleitungen L4 bzw. L5 sperren kann.Furthermore, in the case in which programs can also be loaded from the program loading device PLE via the processor P to the memory SP via further signal lines L4 and L5 provided, the program charge blocking means PLSM is also connected to a switch S via the signal line L3, which in turn can block via the signal lines L4 and L5.
Außerdem ist das Programmladesperrmittel PLSM über die Sig¬ nalleitung Lβ mit einer Zeitschaltüberwachungseinheit ZSÜE und über die Signalleitung L7 mit einer Systemstart- und Zu- rücksetzsignalisierungseinheit SZSE verbunden.In addition, the program charge blocking means PLSM is connected via the signal line Lβ to a timing monitoring unit ZSEU and via the signal line L7 to a system start and reset signaling unit SZSE.
Die Signalleitungen bzw. Datenverbindungen Ll, ... , L8 sind in der Regel physikalisch als Leitungen ausgebildet. Aller- dings können einzelne oder sogar alle auch als nicht drahtge¬ bundene Signalleitungen Ll, ... , L8 (Funkverbindungen) aus¬ gebildet sein. Das Programmladesperrmittel PLSM wird in der Regel als elektrische Schaltung ausgebildet. Derartige Schal¬ tungen sind in vielfacher Anzahl dem Fachmann bekannt und be¬ dürfen daher keine weiteren Offenbarung. Andererseits kann das Programmladesperrmittel PLSM selbst als Speicher ausge¬ bildet sein, welches dann Programmbefehle empfängt, verarbei¬ tet bzw. weitergibt.The signal lines or data connections Ll,..., L8 are generally physically designed as lines. All- In the meantime, individual or even all signal lines L 1,..., L 8 (radio links) which are not connected by wire can also be formed. The program charge lock PLSM is usually designed as an electrical circuit. Such circuits are known to the person skilled in the art in many numbers and therefore may not be further disclosed. On the other hand, the program load blocking means PLSM itself can be designed as a memory, which then receives, processes or forwards program instructions.
Die Programmladeeinrichtung PLE kann als beliebiges Gerät, z. B. als Computer, Mobiltelefon oder spezielles Zusatzgerät ausbildet sein, mit dem Programme an den Prozessor P der An¬ ordnung A verschickt werden können. Die Schnittstellen SS zwischen der Programmladeeinrichtung bzw. der Anordnung A müssen selbstverständlich aneinander angepasst sein.The program loader PLE can be used as any device, eg. B. can be formed as a computer, mobile phone or special accessory, with the programs to the processor P of An¬ order A can be sent. Of course, the interfaces SS between the program loading device and the arrangement A must be adapted to each other.
Der Schalter S, die Systemstart und Zurücksetzsignalisie- rungseinheit SZSE und die Zeitschaltüberwachungseinheit ZSÜE sind normalerweise als elektrische Bauelemente bzw. elektri¬ sche Schaltungen ausgebildet.The switch S, the system start and reset signaling unit SZSE and the timer monitoring unit ZSÜE are normally designed as electrical components or electrical circuits.
Um für die erfindungsgemäße Anordnung A einen wirksamen Schutzmechanismus gegen insbesondere beim Systemstart bzw. dem Zurücksetzen auftretende unautorisierte Veränderungs¬ bzw. Auslesemöglichkeiten der im Speicher SP gespeicherten Firmware zu realisieren, umfasst die erfindungsgemäße Anord¬ nung A das Programmladesperrmittel PLSM, durch das der Daten- fluss zum Speicher SP blockierbar ist.In order to implement an effective protection mechanism for the arrangement A according to the invention against unauthorized alteration or read-out possibilities of the firmware stored in the memory SP, the arrangement A according to the invention comprises the program load locking means PLSM, by which the data flow to the memory SP is blocked.
Das Programmladesperrmittel PLSM wird gemäß des Ausführungs¬ beispiels durch ein Signal, welches beim Systemstart bzw. beim Zurücksetzen von der Systemstart- und Zurücksetzsignali- sierungseinheit SZSE erzeugt wird, aktiviert. Somit lassen sich keine Programme während oder kurz nach dem Systemstart bzw. dem Zurücksetzen in den Speicher SP laden. Die Sperrwir¬ kung kann auf unterschiedliche Weise erzielt werden.The program charge lock-up means PLSM is, according to the Ausführungs¬ example by a signal which at system startup or when resetting the system start and Rücksetzsignali- unit SZSE is generated, activated. Thus, no programs can be loaded during or shortly after the system start or reset in the memory SP. The Sperrwir¬ effect can be achieved in different ways.
Durch die Aktivierung des Programmladesperrmittels PLSM wird einerseits ein elektrisches Signal oder ein Programmierbefehl an den Prozessor P übermittelt, welches bzw. welcher im Pro¬ zessor in der Weise verarbeitet wird, dass das im Prozessor¬ speicherplatz PSPl gespeicherte Prozessorurladeprogramm PULP, welches notwendigerweise ausgeführt werden muss, um ein Laden von Programmen von der Programmladeeinrichtung PLE in den Speicher SP zu bewirken, deaktiviert wird. Als Resultat folgt, dass der Datenfluss hinsichtlich des Ladens von Pro¬ grammen in den Speicher SP blockiert wird.By activating the program charge blocking means PLSM, on the one hand, an electrical signal or a programming command is transmitted to the processor P, which processor is processed in the processor in such a way that the processor loader program PULP stored in the processor memory location PSP must necessarily be executed to cause a loading of programs from the program loader PLE in the memory SP is disabled. As a result it follows that the data flow with regard to the loading of programs into the memory SP is blocked.
Alternativ dazu kann das Programmladesperrmittel PLSM auch die Datenverbindung / Signalleitung L2 an der Schnittstelle SS schließen, über die Signale zur Ausführung des Prozesso¬ rurladeprogramms PULP übertragbar sind. Auch so wird das Re¬ sultat erreicht, dass der Datenfluss zum Speicher SP hin¬ sichtlich des Ladens von Programmen in den Speicher SP blo¬ ckiert wird.As an alternative to this, the program load blocking means PLSM can also close the data connection / signal line L2 at the interface SS, via which signals for executing the process charging program PULP can be transmitted. In this way too, the result is achieved that the data flow to the memory SP is blocked with respect to the loading of programs into the memory SP.
Sollten für das Laden von Programmen von der Programmladeein¬ richtung PLE in den Speicher SP weitere Signalleitungen L4, L5 vorgesehen sein, wird durch das Programmladesperrmittel PLSM der Schalter S unterbrochen, mit der Wirkung, dass keine Signale / Daten über die Signalleitungen L4, L5 übertragen werden können und somit ebenfalls der Datenfluss zum Speicher SP hinsichtlich des Ladens von Programmen in den Speicher SP blockiert wird. Da einige Zeit nach erfolgtem Systemstart bzw. erfolgtem Zu¬ rücksetzen das Laden von Programmen von der Programmladeein¬ richtung PLE in den Speicher SP auch durch das mit Zugriffs¬ rechten versehene, inzwischen „hochgefahrene", d.h. wirksame Speicherurladeprogramm SPULP gegen unautorisiertes Laden von Programmen blockiert wird, kann die Schutzwirkung des Pro- grammladesperrmittels PLSM deaktiviert werden. Auch ein De¬ fekt des Speicherurladeprogramms SPULP erfordert die Notwen¬ digkeit, gegebenenfalls die Blockierung des Datenflusses zum Speicher SP hinsichtlich des Ladens von neuen Programmen in den Speicher SP aufzuheben.If further signal lines L4, L5 are to be provided for the loading of programs from the program loader PLE into the memory SP, then the switch S is interrupted by the program load disable means PLSM, with the effect that no signals / data are transmitted via the signal lines L4, L5 can be and thus also the flow of data to the memory SP is blocked with respect to the loading of programs in the memory SP. Since some time after the system has been started or reset, the loading of programs from the program loader PLE into the memory SP is also blocked by the memory access program SPULP against unauthorized loading of programs provided with access rights, meanwhile "started up" A defect of the memory loading program SPULP also necessitates the necessity of canceling the blocking of the data flow to the memory SP with regard to the loading of new programs into the memory SP.
Um dieses zu erreichen, werden dem Programmladesperrmittel PLSM Freigabesignale zugeführt, die bewirken, dass das Pro¬ zessorurladeprogramm PULP wieder ausführbar ist. In diesem Zustand können wieder Programme von der Programmladeeinrich¬ tung PLE in den Speicher SP unabhängig von der im Speicher SP vorhandenen Firmware oder des vorhandenen Speicherurla¬ deprogramms SPULP geladen werden.In order to achieve this, the programmable loading blocking means PLSM are supplied with release signals which cause the processor loading program PULP to be executable again. In this state, programs can again be loaded from the program loading device PLE into the memory SP independently of the firmware present in the memory SP or the existing memory memory program SPULP.
Die Freigabesignale können beispielsweise von dem im Speicher SP gespeicherten Speicherurladeprogramm SPULP initiiert wer¬ den, z. B. wenn dieses anzeigt, das es selbst aktiviert ist und einen ausreichenden Schutz gegen unautorisiertes Laden von Programmen in den Speicher SP realisiert. Autorisiertes Laden von Programmen in den Speicher SP, z. B. eine Firmware¬ komplettaktualisierung oder das Laden auch nur einzelner Firmwarebestandteile ist in diesem Zustand möglich und sogar gewollt.The release signals can be initiated, for example, by the memory loader program SPULP stored in the memory SP, for. B. if this indicates that it is self-activated and realized sufficient protection against unauthorized loading of programs in the memory SP. Authorized loading of programs into memory SP, e.g. B. a Firmware¬ complete update or loading only individual firmware components is possible in this state and even wanted.
Des Weiteren können die Freigabesignale durch eine Zeit- schaltüberwachungseinheit ZSÜE initiiert werden, die die Freigabesignale nach einer vorgegebenen Zeit erzeugt, bei- spielsweise wenn das Speicherurladeprogramm SPULP aktiviert ist bzw. sein sollte.Furthermore, the enable signals can be initiated by a time switch monitoring unit ZSÜE, which generates the enable signals after a predetermined time. For example, if the memory recharge program SPULP is or should be activated.
Die Erfindung ist nicht auf das spezielle Ausführungsbeispiel beschränkt, sondern schließt auch nicht explizit offenbarte Abwandlungen mit ein, solange von dem Kern der Erfindung Gebrauch gemacht wird. Dieses gilt insbesondere, da dem Fach¬ mann vielfältige schaltungstechnische Realisierungen der er¬ findungsgemäßen Anordnung A und ihr Zusammenspiel mit einer Programmladeeinrichtung PLE zum Laden von Programmen in den Speicher SP der Anordnung A bekannt sind.The invention is not limited to the specific embodiment, but also includes not explicitly disclosed modifications, as long as the core of the invention is used. This applies in particular since the person skilled in the art is aware of various circuitry implementations of the arrangement A according to the invention and its interaction with a program loader PLE for loading programs into the memory SP of the arrangement A.
Erfindungsgemäße Anordnungen A sind insbesondere in Mobilte¬ lefonen, Funkmodulen, Funkmodems, Funksteckkarten, aber auch in Computern, Notebooks etc. sowie Geräten der Unterhaltungs¬ elektronik einsetzbar. Arrangements A according to the invention can be used in particular in mobile telephones, radio modules, radio modems, radio cards, but also in computers, notebooks, etc. as well as devices of the entertainment electronics.

Claims

Patentansprüche / Patent Claims Claims / Patent Claims
1. Anordnung (A), umfassend einen Prozessor (P) und einen ü- ber eine Datenverbindung (L8) mit dem Prozessor (P) verbunde¬ nen Speicher (SP) , wobei eine Schnittstelle (SS) mit dem Pro¬ zessor (P) zur Verbindung des Prozessors (P) mit einer Pro¬ grammladeeinrichtung (PLE) vorgesehen ist, mit der Programme über den Prozessor (P) in den Speicher (SP) ladbar sind, dadurch gekennzeichnet, dass die Anordnung zusätzlich ein Programmladesperrmittel (PLSM) umfasst, durch das der Datenfluss zum Speicher (SP) blockierbar ist.1. Arrangement (A), comprising a processor (P) and a Ü over a data connection (L8) with the processor (P) verbunde¬ nen memory (SP), wherein an interface (SS) with the Pro¬ processor (P ) is provided for connecting the processor (P) to a program loading device (PLE), with which programs can be loaded into the memory (SP) via the processor (P), characterized in that the arrangement additionally comprises a program load locking means (PLSM) , by which the data flow to the memory (SP) can be blocked.
2. Anordnung (A) nach Patentanspruch 1, dadurch gekennzeichnet, dass das Programmladesperrmittel (PLSM) als elektrische Schaltung ausgebildet ist.2. Arrangement (A) according to claim 1, characterized in that the program charge blocking means (PLSM) is designed as an electrical circuit.
3. Anordnung (A) nach einem der vorstehenden Patentansprüche, dadurch gekennzeichnet, dass durch das Programmladesperrmittel (PLSM) die Ausführbar¬ keit eines im Prozessor (P) gespeicherten Prozessorurla¬ deprogramms (PULP) deaktivierbar ist.3. Arrangement (A) according to any one of the preceding claims, characterized in that by the program load locking means (PLSM) the executability of a processor (P) stored Prozessorurla¬ deprogramm (PULP) is deactivated.
4. Anordnung (A) nach Patentanspruch 3, dadurch gekennzeichnet, dass durch das Programmladesperrmittel (PLSM) infolge durch das Programmladesperrmittel (PLSM) empfangener Freigabesigna¬ le die Deaktivierung der Ausführung des Prozessorurla¬ deprogramms (PULP) aufhebbar ist.4. Arrangement (A) according to claim 3, characterized in that by the program load locking means (PLSM) as a result of the Programmladesperrmittel (PLSM) received Freigabesigna¬ le deactivating the execution of the Prozessorurla¬ deprogramm (PULP) can be canceled.
5. Anordnung (A) nach Patentanspruch 4, dadurch gekennzeichnet, dass die Freigabesignale durch ein im Speicher (SP) gespei¬ chertes Speicherurladeprogramm (SPULP) initiierbar sind.5. Arrangement (A) according to claim 4, characterized the enable signals can be initiated by a memory load program (SPULP) stored in the memory (SP).
6. Anordnung (A) nach Patentanspruch 4, dadurch gekennzeichnet, dass die Freigabesignale nach einer vorgegebenen Zeit nach dem Systemstart bzw. dem Zurücksetzen von einer Zeitschalt- überwachungseinheit (ZSÜE) der Anordnung (A) initiierbar sind.6. Arrangement (A) according to claim 4, characterized in that the release signals after a predetermined time after the system start or the resetting of a time switch monitoring unit (ZSÜE) of the arrangement (A) can be initiated.
7. Anordnung (A) nach einem der Patentansprüche 4 bis 6, dadurch gekennzeichnet, dass durch das Programmladesperrmittel (PLSM) ein Schalter (S) betätigbar ist, wobei die Signalübertragung zwischen der Programmladeeinrichtung (PLE) und der Anordnung (A) zur Aus¬ führung des Prozessorurladeprogramms (PULP) über zusätzliche Datenverbindungen (L4, L5) an der Schnittstelle (SS) er¬ möglichbar ist.7. Arrangement (A) according to one of the claims 4 to 6, characterized in that by the program load locking means (PLSM), a switch (S) can be actuated, wherein the signal transmission between the program loading device (PLE) and the arrangement (A) for Aus¬ management of the processor loader program (PULP) via additional data connections (L4, L5) at the interface (SS) er¬ is possible.
8. Anordnung (A) nach einem der Patentansprüche 1 oder 2, dadurch gekennzeichnet, dass durch das Programmladesperrmittel (PLSM) eine Datenver¬ bindung (L2) an der Schnittstelle (SS) zwischen der Anordnung (A) und der Programmladeeinrichtung (PLE) , über die Signale zur Ausführung des Prozessorurladeprogramms (PULP) übertrag¬ bar sind, blockierbar ist.8. Arrangement (A) according to any one of claims 1 or 2, characterized in that by the program load locking means (PLSM) a Datenver¬ connection (L2) at the interface (SS) between the arrangement (A) and the program loader (PLE), via the signals for executing the processor load program (PULP) are barertragertrag bar, can be blocked.
9. Anordnung (A) nach einem der vorstehenden Patentansprüche, dadurch gekennzeichnet, dass das Programmladesperrmittel (PLSM) durch über eine Sig¬ nalleitung (L7) von einer Systemstart- und Zurücksetzsignali- sierungseinheit (SZSE) empfangene Signale aktivierbar ist. 9. Arrangement (A) according to any one of the preceding claims, characterized in that the program charge blocking means (PLSM) via a Sig¬ nalleitung (L7) sation unit from a system start and Rücksetzsignali- (SZSE) received signals can be activated.
10. Anordnung (A) nach einem der vorstehenden Patentansprü¬ che, dadurch gekennzeichnet, dass der Speicher (SP) zusätzlich über ein mit Zugriffsrech¬ ten versehenes Speicherurladeprogramm (SPULP) verfügt.10. Arrangement (A) according to one of the preceding Patentansprü¬ che, characterized in that the memory (SP) additionally has a ten with access rights provided Speicherurladeprogramm (SPULP).
11. Anordnung (A) nach einem der vorstehenden Patentansprü¬ che, dadurch gekennzeichnet, dass die Schnittstelle (SS) als Universal Serial Bus Schnitt¬ stelle ausgebildet ist.11. Arrangement (A) according to any one of the preceding Patentansprü¬, characterized in that the interface (SS) is designed as a Universal Serial Bus interface.
12. Anordnung (A) nach einem der Patentansprüche 1 bis 10, dadurch gekennzeichnet, dass die Schnittstelle (SS) als V24-Schnittstelle ausgebildet ist. 12. Arrangement (A) according to one of the claims 1 to 10, characterized in that the interface (SS) is designed as a V24 interface.
PCT/DE2005/001127 2004-07-14 2005-06-20 System comprising a processor and a memory linked with said processor via a data connection WO2006005292A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004035482.0 2004-07-14
DE102004035482 2004-07-14

Publications (1)

Publication Number Publication Date
WO2006005292A1 true WO2006005292A1 (en) 2006-01-19

Family

ID=35005681

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/001127 WO2006005292A1 (en) 2004-07-14 2005-06-20 System comprising a processor and a memory linked with said processor via a data connection

Country Status (1)

Country Link
WO (1) WO2006005292A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015224103A1 (en) 2014-12-05 2016-06-09 Mitsubishi Electric Corporation Touch panel structure and method for its manufacture, and display device and method for its production

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5522076A (en) * 1993-05-13 1996-05-28 Kabushiki Kaisha Toshiba Computer system having BIOS (basic input/output system)-ROM (Read Only Memory) writing function
US5835594A (en) * 1996-02-09 1998-11-10 Intel Corporation Methods and apparatus for preventing unauthorized write access to a protected non-volatile storage
US6711684B1 (en) * 1999-06-08 2004-03-23 General Instrument Corporation Variable security code download for an embedded processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5522076A (en) * 1993-05-13 1996-05-28 Kabushiki Kaisha Toshiba Computer system having BIOS (basic input/output system)-ROM (Read Only Memory) writing function
US5835594A (en) * 1996-02-09 1998-11-10 Intel Corporation Methods and apparatus for preventing unauthorized write access to a protected non-volatile storage
US6711684B1 (en) * 1999-06-08 2004-03-23 General Instrument Corporation Variable security code download for an embedded processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015224103A1 (en) 2014-12-05 2016-06-09 Mitsubishi Electric Corporation Touch panel structure and method for its manufacture, and display device and method for its production

Similar Documents

Publication Publication Date Title
US4811293A (en) Method for storing data in an electrically erasable memory for carrying out this method
DE10159901B4 (en) Microcomputer with built-in programmable non-volatile memory
DE60011086T2 (en) DEVICE FOR DATA PROCESSING AND CORRESPONDING PROCESS
WO2012113547A2 (en) Method for operating a microprocessor unit, in particular in a mobile terminal
EP1262856B1 (en) Program controlled unit
EP0782350B1 (en) Method for activating and executing secured functions in a communication system
DE69826645T2 (en) VOLTAGE SUPPLY DETECTION SCHEME FOR FLASH MEMORY
EP2977905A1 (en) Assembly for selectively enabling a debugging interface
EP2673731B1 (en) Method for programming a mobile terminal chip
EP0657820B1 (en) Method for preventing unauthorised data modification in an apparatus with a non-volatile memory
WO2006005292A1 (en) System comprising a processor and a memory linked with said processor via a data connection
DE19623145B4 (en) Method for operating a control device with a memory device programmable via a programming device
DE102019201096A1 (en) Integrated circuit and embedded system with such an integrated circuit
EP2524333B1 (en) Method for providing a secure counter on a terminal
EP1563358B1 (en) Method for the secure checking of a memory region of a microcontroller in a control device and control device with a protected mikrocontroller
DE102009058754B4 (en) Method for reprogramming one or more control units of a vehicle and control unit
JPS58130490A (en) Store controlling circuit of non-volatile random access memory
DE10336568B4 (en) Operating system for a portable data carrier
EP1577734A2 (en) Procédé pour le fonctionnement sûr d'un support de données portable
DE10101972A1 (en) Device with a control device and a non-volatile memory and method for operating such a device
DE10244975B4 (en) Method for updating the operating software of a device
DE102007062915A1 (en) Storage programmable control i.e. digitally operated electronic system, operating method for controlling automation system, involves switching functional block at feasible state if external information corresponds to internal information
EP2116911B1 (en) Automation system and method for putting an automation system back into operation
WO2017102655A1 (en) Microcontroller system and method for controlling memory access in a microcontroller system
EP1745386B1 (en) Control circuit for the bus board of a computer system

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase