WO2005006432A2 - Electronic component and method for production thereof - Google Patents

Electronic component and method for production thereof Download PDF

Info

Publication number
WO2005006432A2
WO2005006432A2 PCT/EP2004/006500 EP2004006500W WO2005006432A2 WO 2005006432 A2 WO2005006432 A2 WO 2005006432A2 EP 2004006500 W EP2004006500 W EP 2004006500W WO 2005006432 A2 WO2005006432 A2 WO 2005006432A2
Authority
WO
WIPO (PCT)
Prior art keywords
carrier substrate
layer
cover plate
component
cap
Prior art date
Application number
PCT/EP2004/006500
Other languages
German (de)
French (fr)
Other versions
WO2005006432A3 (en
Inventor
Christian Diekmann
Original Assignee
Epcos Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos Ag filed Critical Epcos Ag
Publication of WO2005006432A2 publication Critical patent/WO2005006432A2/en
Publication of WO2005006432A3 publication Critical patent/WO2005006432A3/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to an electronic component which has sensitive component structures arranged on the upper side of a carrier substrate, and to methods for its production.
  • Such sensitive component structures can e.g. B. be electroacoustic transducers or thin-film resonators, which require protection against environmental influences (eg ensured by a corresponding housing).
  • An advantageous housing technology (wafer level package) consists in that the carrier substrate with ' a cover plate z. B. by a wafer bonding process, wherein in the cover plate cavities are provided which form cavities together with the top of the carrier substrate, in which sensitive component structures are arranged.
  • the vertical electrical connections leading to the outside are already formed beforehand in the cover plate, see, for. B. EP 1071126 A2.
  • Contact surfaces of the carrier substrate and connection surfaces of the cover plate are electrically connected to one another by a solder connection and must therefore be aligned precisely with one another (which means a great deal of effort), since otherwise the electrical properties of the component can be impaired.
  • the object of the present invention is to provide an electronic component of the type mentioned at the outset, which is implemented using wafer level package technology and is of simple construction, and a method for its production.
  • the object of the invention is achieved by a component according to claim 1 and by a method according to claim 100.
  • the invention provides an electronic component that a
  • a first metallization level is provided on the underside of the carrier substrate and a second metallization level is provided on its top side.
  • connection surfaces are formed which are provided as external contacts of the component.
  • Contact surfaces are formed in the second metallization level, which are electrically connected to the component structures.
  • a cap (preferably a cover plate) is arranged on the carrier substrate, which has a cavity toward the carrier substrate and, together with the carrier substrate (TS), forms a cavity which is tightly enclosed on all sides and in which the component structures are arranged.
  • the cover plate selected can be mechanically connected to the carrier substrate by a direct wafer bonding method, for example by an adhesive connection, cold welding, soldering or anodic wafer bonding.
  • vertical electrically conductive connections — vias — are formed in the carrier substrate, which electrically conductively connect the contact areas of the second metallization level to the connection areas of the first metallization level.
  • the invention distinguishes itself from the prior art in that the sensitive component structures to be protected are arranged on the same substrate in which the vertical electrical connections to the external contacts are also formed, as a result of which the particularly precise alignment of the cover plate on the carrier substrate is unnecessary.
  • the soldering process which is intended to establish an electrical connection between the plated-through holes originally arranged in the cover plate and component structures formed on the surface of the carrier substrate, is also eliminated.
  • the component structures are e.g. B. designed as working with bulk acoustic waves resonators or working with surface acoustic waves or boundary waves transducers and reflectors.
  • the resonators or transducers are electrically connected to one another and preferably together form a filter circuit.
  • Circuit the z. B. an oscillator, an amplifier or realized a diode switch.
  • the cover plate is preferably made of silicon oxide, glass or quartz.
  • the cover plate has at least one dielectric layer.
  • an electrically conductive layer can also be provided in the cap, preferably on the side of the cap facing away from the carrier substrate.
  • the carrier substrate can have one or more dielectric and / or semiconductor layers.
  • the plated-through holes are insulated from the carrier substrate by an electrically insulating layer.
  • the carrier substrate and the cover plate can each be present as wafers during the production of the component.
  • At least two semiconductor layers are provided in the carrier substrate, between which an insulating layer is arranged.
  • connection layer is provided between the carrier substrate and the cover plate, for. B. an adhesive layer or Si0 2 layer.
  • the connection layer which is preferably embodied as an SiO 2 layer, can, for. B. extensively cover the top of the carrier substrate with component structures arranged thereon and tightly enclose the component structures and thereby take on the role of a trimming layer for adjusting the resonance frequency of individual resonators.
  • the connecting layer can be applied to the surface of the cover plate facing the carrier substrate.
  • connection layer is preferably hermetically sealed.
  • the connection layer is in an advantageous variant applied extensively to the side of the cover plate with the hollows. However, it is also possible to apply the connection layer only to the regions of the corresponding surface of the cover plate that are connected directly to the top of the carrier substrate.
  • soldering of two substrates is understood to mean a connection which is brought about by melting a connection layer arranged between the two substrates and then solidifying, the temperature preferably not exceeding 400 ° C.
  • Cold welding is a connection of two substrates, in which under increased pressure (without thermal influence) at the interface of the two substrates
  • Material of a substrate diffuses into the material of the other substrate.
  • SMD Surface Mounted Device
  • a vertical electrical connection between a contact surface and a connection surface can be made through a plurality, each of which leads through the carrier substrate
  • Vias contact holes
  • a piezoelectric layer is arranged between the carrier substrate and the second metallization level, component structures working with surface waves being formed in the second metallization level.
  • further functional layers can be arranged between the carrier substrate and the second metallization level.
  • component includes the following steps:
  • the component structures are arranged on the upper side of a carrier substrate and electrically connected to the contact areas. There will be a cover plate with
  • Cavities are provided on one of their main surfaces and connected to the carrier substrate in such a way that the component structures between the carrier substrate and the cover plate are enclosed in a cavity formed by the cavities. Be in the carrier substrate
  • Vias are produced which electrically connect the contact areas through the carrier substrate to connection areas formed on the underside of the carrier substrate.
  • the carrier substrate and the cover plate are joined together in a direct wafer bonding process, e.g. B. connected by cold welding, anodic bonding or grid bonding.
  • a direct wafer bonding process e.g. B. connected by cold welding, anodic bonding or grid bonding.
  • a plurality of components are preferably formed in a large-area wafer and then separated, the large-area wafer being formed by the carrier substrate with the plated-through holes which is connected to the cover plate.
  • the vertical openings are only after the connection of the carrier substrate and the Cover plate z. B. by etching (preferably anisotropic etching) through the carrier substrate from the bottom of the carrier substrate in the direction of the opposite contact surface.
  • the respective contact surface serves as an etch stop.
  • the openings formed in this way are then metallized from the underside of the carrier substrate, the connection surfaces of the component preferably also being produced in the same method step.
  • the plated-through holes can be produced before or after the arrangement of component structures on the carrier substrate.
  • blind holes are produced from the top of the carrier substrate, which are subsequently metallized or filled with electrically conductive material, the contact surfaces being formed over the filled blind holes or in the vicinity of the metallized blind holes.
  • the exposed surface of a blind hole filled with metal can also be provided as a contact surface.
  • the contact surfaces are in one
  • Metal layer formed which is applied to the top of the carrier substrate after metallizing or filling blind holes.
  • the carrier substrate is thinned from the bottom. there the vias are formed, which represent vertical electrical connections between the contact areas on the upper side of the carrier substrate and the connection areas on the underside of the carrier substrate.
  • the thinning of the carrier substrate can take place before or after the connection of the carrier substrate and the cover plate.
  • the thinning of the carrier substrate only after the connection to the cover plate has the advantage that the wafer, which is formed from the carrier substrate and the cover plate, is more stable than the carrier substrate alone due to a higher thickness in terms of mechanical processing, like thinning.
  • the component can now be thinned to the specified (low) component height.
  • the openings or blind holes provided for later plated-through holes in the carrier substrate are first lined with an electrically insulating layer and then metallized or filled with electrically conductive material.
  • the lining of the electrically insulating layer can preferably be made of thermal oxide such. B. generated by rapid thermal processing.
  • This variant of the invention is particularly advantageous - with regard to the electrical insulation of the vias from one another - in the case of a carrier substrate with at least one semiconductor layer which would otherwise connect various vias in an electrically conductive manner.
  • a dielectric layer can be provided on the upper side of the carrier substrate or on the side of the cover plate facing the carrier substrate, which dielectric layer ensures good adhesion or a hermetically sealed connection between the adjoining regions of the carrier substrate and the cover plate.
  • a component structure designed as an electroacoustic transducer can, for. B. are formed in the following process steps:
  • a piezoelectric layer is applied to the top of the carrier substrate.
  • the piezoelectric layer can on the carrier substrate z.
  • a structured metal layer, in which the contact surfaces and at least some of the component structures are formed, is arranged on the piezoelectric layer, preferably after the metallized or filled blind holes in the composite of the carrier substrate and the piezoelectric layer have been formed, which pass through the piezoelectric layer.
  • the vias are formed through the carrier substrate and the piezoelectric layer.
  • a component structure designed as a thin-film resonator can e.g. B. are formed in the following process steps:
  • At least some of the component structures on the upper side of the carrier substrate are designed as a layer system, the layers of which are applied one above the other and structured to form electrically interconnected thin-film resonators. First, at least one lower electrode layer, then a piezoelectric layer and then at least one upper electrode layer are applied, electrodes being formed in the upper and lower electrode layers.
  • layers are first used to produce an acoustic mirror and only then the lower electrode layer and the subsequent one
  • the thin film Resonators can also be arranged over a recess provided in the carrier substrate.
  • openings are formed through the previously applied layers of the layer system and over some of the contact areas, thus exposing the contact areas from above, the respective electrode layer being applied and structured in such a way that the openings of the layer system cover the edges with electrically conductive Lined material and thereby an electrical connection between the contact surfaces and the electrodes of the respective (in particular upper) electrode layer is made.
  • Figure 1 schematically shows a known method for producing vias in a substrate.
  • Figure 2 schematically process steps of a method according to the invention for producing a component with thin-film resonators.
  • Figure 3a shows the bottom view of the large-area cover plate, which is to be connected to a support substrate.
  • FIG. 3b shows the view from above of the large-area carrier substrate which is connected to the cover plate shown schematically in FIG. 3a.
  • FIG. 4 schematically, process steps of a method according to the invention for producing a component working with surface acoustic waves.
  • Figure 5 shows a variant of the invention, in which the plated-through holes in the carrier substrate are produced before the carrier substrate is connected to the cover plate.
  • Figure 6 shows an advantageous variant of the invention, in which a connection layer is applied to the top of the carrier substrate with component structures, which serves as an adhesive layer when connecting the carrier substrate to the cover plate.
  • FIG. 7 shows a development of the invention in which the connection layer is applied to the underside of the cover plate.
  • FIG. 8 shows a detail of a component according to the invention with an advantageous configuration of the plated-through holes.
  • FIG. 1 shows a known method for producing plated-through holes in a substrate SU.
  • a blind hole DE is produced in the substrate SU, for example by etching.
  • the blind hole is preferably lined with an electrically insulating layer in method step b) (in particular in the case of a semiconducting substrate SU).
  • an electrically conductive material FM is applied to the top of the substrate SU, which material also fills the blind holes DE.
  • the electrically conductive material FM is removed from the upper side of the substrate SU, the electrically conductive material FM remaining in the blind holes.
  • a contact area KF2 is formed in a metallization plane ME2 directly above the filled blind hole.
  • the substrate SU is made from the underside, for example by thinning the disks by grinding and then chemical mechanical polishing thinned until the metallization of the blind hole is exposed.
  • a connection area KF1 is formed in a metallization level ME1 directly below the via DK formed in this way.
  • the first variant of a method according to the invention is explained in FIG.
  • the first method steps, not shown here, correspond to method steps a) to d) of the method already explained in FIG. 1.
  • the layers of an acoustic mirror AK are applied one after the other on the upper side of the carrier substrate TS.
  • the layers of the acoustic mirror AK are structured, for example by etching, in such a way that at least regions of the contact areas KF2 are exposed.
  • the areas of the upper side of the carrier substrate provided for connection to the cover plate are also preferably exposed.
  • a lower electrode layer UE is first applied or structured so that an electrode is formed above the acoustic mirror AK, which is electrically connected to the contact surface KF2.
  • a structured piezoelectric layer PS is applied over the lower electrode.
  • An upper electrode layer OE is applied to the piezoelectric layer PS, in which an upper electrode is formed above the lower electrode and is electrically connected to a contact surface (not shown in this figure).
  • the layers applied to one another on the carrier substrate TS form the layers of a layer system SS.
  • the lower electrode, the piezoelectric layer and the upper electrode form a thin-film resonator RE.
  • the Resonator RE and the acoustic mirror AK together form a component structure BS.
  • the top of the carrier substrate with thin-film resonators arranged thereon is preferably covered over a large area with a trimming layer TR z. B. coated with silicon oxide, the trimming layer surrounding the component structures BS and sealingly sealed to the carrier substrate TS.
  • the trimming layer TR is used, for example, for frequency tuning of the component and here also as
  • Connection layer or adhesive layer when connecting the carrier substrate TS to the cover plate CAP is
  • the carrier substrate TS is first connected to the cover plate and only then thinned from below to form vias.
  • the cover plate CAP has a cavity AH, which faces the carrier substrate TS and, when the carrier substrate is connected to the cover plate, the component structures
  • the carrier substrate TS is thinned from its underside before it is connected to the cover plate.
  • the pocket holes DE are converted into the corresponding plated-through holes DK.
  • step d) is on the bottom of the
  • connection surfaces KF1 provided as external contacts of the component are formed.
  • the connection areas KF1 are arranged directly under the plated-through holes DK.
  • the exposed underside of a via can itself be used as a connection surface.
  • FIG. 3a shows a schematic bottom view of a large-area cover plate CAP, in which a plurality of cavities AH are formed, for example by pressing or etching, and are used for later acceptance of the component structures BS.
  • the hollows AH are preferably produced by photo technology in a wet etching process.
  • FIG. 3b shows a schematic plan view of a wafer which has arisen by connecting the large-area carrier substrate TS and the large-area cover plate CAP.
  • the cavities HR which are not visible from the outside and accommodate the component structures BS, are indicated by dashed lines.
  • the further lines TL indicate the (imaginary) dividing lines along which the components produced in parallel on the carrier substrate are separated.
  • FIG. 4 shows a method according to the invention for producing a component working with surface acoustic waves.
  • a piezoelectric layer PS is applied to the carrier substrate TS.
  • the blind holes DE are produced in the composite from the carrier substrate TS and the piezoelectric layer PS, the respective blind hole DE completely passing through the piezoelectric layer PS.
  • the blind hole DE is preferably lined with an electrically and / or thermally insulating layer IS and filled with an electrically conductive material FM.
  • the electrically conductive material FM can e.g. B. thermally deposited tungsten or an electrically conductive paste with a doctor blade.
  • a metallization layer is applied to the piezoelectric layer PS, which is provided as the second metallization level ME2.
  • this metallization layer is structured in such a way that the contact areas KF2 are formed above the blind holes DE and are electrically connected to the component structures (here, for example, converter WA) that are also formed in the second metallization level ME2.
  • the structure of the component according to the invention after method step e) is shown in a schematic cross section (above) and in a schematic top view from above (directly below).
  • connection layer VS is applied to the carrier substrate TS in the areas to be connected to the cover plate. It is also possible to alternatively apply the connection layer VS on the underside of the cover plate CAP, at least in the areas on the underside of the cover plate CAP, which are later connected to the carrier substrate TS.
  • the connection layer VS serves to hermetically seal the cavity
  • the thinning of the carrier substrate becomes only after the connection with made of the cover plate.
  • the subsequent thinning of the carrier substrate has the advantage compared to the variant of the invention, in which instead of blind holes through openings are created, that the carrier substrate initially has a (large) thickness required for processing, which later reduces to reduce the overall height of the component can be.
  • FIGS. 4 and 5 It is possible, as indicated in FIGS. 4 and 5, to apply the connecting layer VS on the piezoelectric layer PS preferably in the areas which are bonded directly with the cover plate CAP.
  • FIG. 5 also indicates that the plated-through holes DK are formed in the carrier substrate TS before the carrier substrate is connected to the cover plate.
  • the carrier substrate TS is made of semiconducting material, e.g. B. made of silicon.
  • an electrically and preferably also thermally insulating layer IS1 is arranged between the second metallization level and the carrier substrate.
  • insulating layer IS1 in conjunction with a carrier substrate made of dielectric or semiconducting material
  • another functional layer or a functional layer system can also be provided, which, for. B. serves as a connecting layer between the carrier substrate and the cover plate.
  • the functional layers can also be used
  • Frequency adjustment of the component or to compensate for different thermal expansion coefficients of the carrier substrate and the lower layers of the component structures BS are used.
  • FIG. 7 shows a further variant of the invention, in which the connection layer VS extends over a large area to that for Carrier substrate TS side of the cover plate CAP is applied.
  • FIG. 8 shows a detail of a component according to the invention, in which the through-contact DK, which connects the contact surface KF2 and the connection surface KF1, is formed from a plurality of vertical, electrically conductive connections arranged next to one another.
  • a component according to the invention is also not limited to the specified materials, to the number of elements shown or to certain frequency ranges.

Abstract

The invention relates to the formation of vertical electrical through contacts in a support substrate, on the surface of which component structures are fixed, whereby the component structures are associated with contact surfaces, arranged over the through contacts. The component structures and the contact surfaces are arranged in cavities, formed by the direct wafer bonding of the carrier substrate with a cover sheet comprising a corresponding recess.

Description

Beschreibungdescription
Elektronisches Bauelement und Verfahren zur HerstellungElectronic component and manufacturing method
Die Erfindung betrifft ein elektronisches Bauelement, welches auf der Oberseite eines Trägersubstrats angeordnete empfindliche Bauelementstrukturen aufweist, sowie Verfahren zu dessen Herstellung.The invention relates to an electronic component which has sensitive component structures arranged on the upper side of a carrier substrate, and to methods for its production.
Solche empfindlichen Bauelementstrukturen können z. B. elektroakustische Wandler oder Dünnschicht-Resonatoren sein, welche eines (z. B. durch ein entsprechendes Gehäuse gewährleisteten) Schutzes gegen Umwelteinflüsse bedürfen.Such sensitive component structures can e.g. B. be electroacoustic transducers or thin-film resonators, which require protection against environmental influences (eg ensured by a corresponding housing).
Es besteht die Möglichkeit, das Trägersubstrat mit auf seiner Oberseite ausgebildeten Bauelementstrukturen in einer Vertiefung eines Gehäuses zu plazieren und diese Vertiefung von oben dicht abzuschließen. Die elektrische Verbindung der BauelementStrukturen mit auf der Unterseite des Gehäuses vorgesehenen Anschlußflächen des Bauelements erfolgt z. B. durch Bonddrähte und vertikale elektrische Verbindungen (Durchkontaktierungen) im Gehäuse.It is possible to place the carrier substrate with component structures formed on its top in a recess in a housing and to seal this recess tightly from above. The electrical connection of the component structures with connection surfaces of the component provided on the underside of the housing takes place, for. B. by bond wires and vertical electrical connections (vias) in the housing.
Eine vorteilhafte Häusungstechnik (Wafer Level Package) besteht darin, das Trägersubstrat mit' einer Deckplatte z. B. durch ein Waferbond-Verfahren zu verbinden, wobei in der Deckplatte Aushöhlungen vorgesehen sind, die zusammen mit der Oberseite des Trägersubstrats Hohlräume bilden, in denen empfindliche BauelementStrukturen angeordnet sind. Dabei sind die nach außen führenden vertikalen elektrischen Verbindungen bereits vorher in der Deckplatte ausgebildet, siehe z. B. die Druckschrift EP 1071126 A2. Kontaktflächen des Trägersubstrats und Anschlußflächen der Deckplatte werden durch eine Lötverbindung elektrisch miteinander verbunden und müssen daher genau aufeinander ausgerichtet sein (Was' einen hohen Aufwand bedeutet) , da andernfalls elektrische Eigenschaften des Bauelements beeinträchtigt werden können. In der Druckschrift EP 1070677 A2 ist eine alternative Lösung zur Kontaktierung der Bauelementstrukturen vorgeschlagen, wobei die auf dem Trägersubstrat vorgesehenen, mit den Bauelementstrukturen elektrisch verbundenen Kontaktflächen nach dem Verbinden des Trägersubstrats mit der Deckplatte durch die Deckplatte hindurch freigelegt werden. Diese Kontaktflächen können dann z. B. über Bonddrähte kontaktiert werden. Der Nachteil dieser Lösung besteht darin, daß die Kontaktflächen schwer zugänglich sind.An advantageous housing technology (wafer level package) consists in that the carrier substrate with ' a cover plate z. B. by a wafer bonding process, wherein in the cover plate cavities are provided which form cavities together with the top of the carrier substrate, in which sensitive component structures are arranged. The vertical electrical connections leading to the outside are already formed beforehand in the cover plate, see, for. B. EP 1071126 A2. Contact surfaces of the carrier substrate and connection surfaces of the cover plate are electrically connected to one another by a solder connection and must therefore be aligned precisely with one another (which means a great deal of effort), since otherwise the electrical properties of the component can be impaired. An alternative solution for contacting the component structures is proposed in EP 1070677 A2, the contact surfaces provided on the carrier substrate and electrically connected to the component structures being exposed through the cover plate after the carrier substrate has been connected to the cover plate. These contact surfaces can then, for. B. be contacted via bond wires. The disadvantage of this solution is that the contact surfaces are difficult to access.
Aufgabe der vorliegenden Erfindung ist es, ein elektronisches Bauelement der eingangs genannten Art anzugeben, das in Wafer Level Package Technik ausgeführt und einfach aufgebaut ist, sowie ein Verfahren zu seiner Herstellung.The object of the present invention is to provide an electronic component of the type mentioned at the outset, which is implemented using wafer level package technology and is of simple construction, and a method for its production.
Die Aufgabe der Erfindung ist durch ein Bauelement nach Anspruch 1 und durch ein Verfahren nach Anspruch 100 gelöst.The object of the invention is achieved by a component according to claim 1 and by a method according to claim 100.
Die Erfindung gibt ein elektronisches Bauelement an, das einThe invention provides an electronic component that a
Trägersubstrat aufweist, auf dessen Oberseite elektroakustische, elektromechanische und/oder weitere zu schützende aktive Bauelementstrukturen ausgebildet sind, die elektrisch und mechanisch fest mit dem Trägersubstrat verbunden sind. Auf der Unterseite des Trägersubstrats ist eine erste Metallisierungsebene und auf seiner Oberseite eine zweite Metallisierungsebene vorgesehen. In der ersten Metallisierungsebene sind Anschlußflächen ausgebildet, die als Außenkontakte des Bauelements vorgesehen sind. In der zweiten Metallisierungsebene sind Kontaktflächen ausgebildet, die mit den Bauelementstrukturen elektrisch verbunden sind.Has carrier substrate, on the top of which electroacoustic, electromechanical and / or further active component structures to be protected are formed, which are firmly connected electrically and mechanically to the carrier substrate. A first metallization level is provided on the underside of the carrier substrate and a second metallization level is provided on its top side. In the first metallization level, connection surfaces are formed which are provided as external contacts of the component. Contact surfaces are formed in the second metallization level, which are electrically connected to the component structures.
Auf dem Trägersubstrat ist eine Kappe (vorzugsweise eine Deckplatte) angeordnet, die zum Trägersubstrat hin eine Aushöhlung aufweist und zusammen mit dem Trägersubstrat (TS) einen allseitig dicht umschlossenen Hohlraum bildet, in welchem die BauelementStrukturen angeordnet sind. Die als Deckplatte gewählte Kappe kann mit dem Trägersubstrat durch ein Direct Wafer Bonding Verfahren mechanisch verbunden werden, beispielsweise durch eine Klebeverbindung, Kaltschweißen, Löten oder anodisches Waferbonden.A cap (preferably a cover plate) is arranged on the carrier substrate, which has a cavity toward the carrier substrate and, together with the carrier substrate (TS), forms a cavity which is tightly enclosed on all sides and in which the component structures are arranged. As The cover plate selected can be mechanically connected to the carrier substrate by a direct wafer bonding method, for example by an adhesive connection, cold welding, soldering or anodic wafer bonding.
Erfindungsgemäß sind im Trägersubstrat vertikale elektrisch leitende Verbindungen - Durchkontaktierungen - ausgebildet, welche die Kontaktflächen der zweiten Metallisierungsebene mit den Anschlußflächen der ersten Metallisierungsebene elektrisch leitend verbinden.According to the invention, vertical electrically conductive connections — vias — are formed in the carrier substrate, which electrically conductively connect the contact areas of the second metallization level to the connection areas of the first metallization level.
Die Erfindung zeichnet sich gegenüber dem Stand der Technik dadurch aus, daß die zu schützenden empfindlichen Bauelementstrukturen auf demselben Substrat angeordnet sind, in dem auch die vertikalen elektrischen Verbindungen zu den Außenkontakten ausgebildet sind, wodurch sich das besonders genaue Ausrichten der Deckplatte auf dem Trägersubstrat erübrigt. Dabei entfällt auch der Lötprozeß, der eine elektrische Verbindung zwischen den ursprünglich in der Deckplatte angeordneten Durchkontaktierungen und auf der Oberfläche des Trägersubstrats ausgebildeten Bauelementstrukturen herstellen soll .The invention distinguishes itself from the prior art in that the sensitive component structures to be protected are arranged on the same substrate in which the vertical electrical connections to the external contacts are also formed, as a result of which the particularly precise alignment of the cover plate on the carrier substrate is unnecessary. The soldering process, which is intended to establish an electrical connection between the plated-through holes originally arranged in the cover plate and component structures formed on the surface of the carrier substrate, is also eliminated.
Die BauelementStrukturen sind z. B. als mit akustischen Volumenwellen arbeitende Dünnschicht-Resonatoren oder mit akustischen Oberflächenwellen oder Grenzschichtwellen arbeitende Wandler und Reflektoren ausgebildet. Die Resonatoren oder Wandler sind elektrisch miteinander verbunden und bilden zusammen vorzugsweise eine Filterschaltung.The component structures are e.g. B. designed as working with bulk acoustic waves resonators or working with surface acoustic waves or boundary waves transducers and reflectors. The resonators or transducers are electrically connected to one another and preferably together form a filter circuit.
Die BauelementStrukturen können darüber hinaus ein MEMS- Element (MEMS = micro electromechanical System) realisieren. Möglich ist es auch, daß die Bauelementstrukturen zumindest ein aktives (Halbleiter-) Element umfassen, z. B. einen Transistor, oder eine aus aktiven Elementen aufgebauteThe component structures can also implement a MEMS element (MEMS = micro electromechanical system). It is also possible that the component structures comprise at least one active (semiconductor) element, e.g. B. a transistor, or one constructed from active elements
Schaltung, die z. B. einen Oszillator, einen Verstärker oder einen Diodenschalter realisiert.Circuit, the z. B. an oscillator, an amplifier or realized a diode switch.
Die Deckplatte ist vorzugsweise aus Siliziumoxid, Glas oder Quarz ausgeführt. Die Deckplatte weist zumindest eine dielektrische Schicht auf. Zur elektrischen Abschirmung kann außerdem in der Kappe - vorzugsweise auf der vom Trägersubstrat abgewandten Seite der Kappe - eine elektrisch leitende Schicht vorgesehen sein.The cover plate is preferably made of silicon oxide, glass or quartz. The cover plate has at least one dielectric layer. For electrical shielding, an electrically conductive layer can also be provided in the cap, preferably on the side of the cap facing away from the carrier substrate.
Das Trägersubstrat kann eine oder mehrere dielektrische und/oder Halbleiterschichten aufweisen. Bei einem zumindest eine Halbleiterschicht aufweisenden Trägersubstrat sind die Durchkontaktierungen vom Trägersubstrat durch eine elektrisch isolierende Schicht isoliert.The carrier substrate can have one or more dielectric and / or semiconductor layers. In the case of a carrier substrate having at least one semiconductor layer, the plated-through holes are insulated from the carrier substrate by an electrically insulating layer.
Das Trägersubstrat und die Deckplatte können bei der Herstellung des Bauelements jeweils als Wafer vorhanden sein.The carrier substrate and the cover plate can each be present as wafers during the production of the component.
In einer Weiterbildung der Erfindung sind im Trägersubstrat zumindest zwei Halbleiterschichten vorgesehen, zwischen denen eine isolierende Schicht angeordnet ist.In a development of the invention, at least two semiconductor layers are provided in the carrier substrate, between which an insulating layer is arranged.
In vorteilhafter Variante der Erfindung ist zwischen dem Trägersubstrat und der Deckplatte eine Verbindungsschicht vorgesehen, z. B. eine Klebeschicht oder Si02-Schicht . Die vorzugsweise als Si02-Schicht ausgeführte Verbindungsschicht kann z. B. großflächig die Oberseite des Trägersubstrats mit darauf angeordneten BauelementStrukturen bedecken und die BauelementStrukturen dicht umschließen und dabei die Rolle einer Trimmschicht zur Einstellung der Resonanzfrequenz einzelner Resonatoren übernehmen.In an advantageous variant of the invention, a connection layer is provided between the carrier substrate and the cover plate, for. B. an adhesive layer or Si0 2 layer. The connection layer, which is preferably embodied as an SiO 2 layer, can, for. B. extensively cover the top of the carrier substrate with component structures arranged thereon and tightly enclose the component structures and thereby take on the role of a trimming layer for adjusting the resonance frequency of individual resonators.
In einer anderen Variante der Erfindung kann die Verbindungsschicht auf die zum Trägersubstrat hin weisende Oberfläche der Deckplatte aufgetragen sein. DieIn another variant of the invention, the connecting layer can be applied to the surface of the cover plate facing the carrier substrate. The
Verbindungsschicht ist vorzugsweise hermetisch dicht. In einer vorteilhaften Variante ist die Verbindungsschicht großflächig auf die die Aushöhlungen aufweisende Seite der Deckplatte aufgetragen. Möglich ist aber auch, die Verbindungsschicht nur auf die Bereiche der entsprechenden Oberfläche der Deckplatte aufzutragen, die direkt mit der Oberseite des Trägersubstrats verbunden werden.The connection layer is preferably hermetically sealed. The connection layer is in an advantageous variant applied extensively to the side of the cover plate with the hollows. However, it is also possible to apply the connection layer only to the regions of the corresponding surface of the cover plate that are connected directly to the top of the carrier substrate.
Unter Löten zweier Substrate wird bei der Erfindung eine Verbindung verstanden, die durch das Schmelzen einer zwischen den beiden Substraten angeordneten Verbindungsschicht und anschließendem Erstarren zustande kommt, wobei die Temperatur vorzugsweise 400°C nicht übersteigt.In the case of the invention, soldering of two substrates is understood to mean a connection which is brought about by melting a connection layer arranged between the two substrates and then solidifying, the temperature preferably not exceeding 400 ° C.
Unter Kaltschweißen versteht man eine Verbindung zweier Substrate, bei der unter erhöhtem Druck (ohne thermische Einwirkung) an der Grenzfläche der beiden Substrate dasCold welding is a connection of two substrates, in which under increased pressure (without thermal influence) at the interface of the two substrates
Material eines Substrats in das Material des jeweils anderen Substrats hineindiffundiert.Material of a substrate diffuses into the material of the other substrate.
Die Anschlußflächen können in SMD Technik (SMD = Surface Mounted Device) mit einer Basisplatte, z. B. der Leiterplatte eines Endgeräts, verbunden werden.The connection surfaces can be in SMD technology (SMD = Surface Mounted Device) with a base plate, e.g. B. the circuit board of a terminal.
Eine vertikale elektrische Verbindung zwischen einer Kontaktfläche und einer Anschlußfläche kann durch mehrere, jeweils durch das Trägersubstrat hindurch geführteA vertical electrical connection between a contact surface and a connection surface can be made through a plurality, each of which leads through the carrier substrate
Durchkontaktierungen (Kontaktlδcher) realisiert sein.Vias (contact holes) can be realized.
In einer Weiterbildung der Erfindung ist zwischen dem Trägersubstrat und der zweiten Metallisierungsebene eine piezoelektrische Schicht angeordnet, wobei in der zweiten Metallisierungsebene mit Oberflächenwellen arbeitende Bauelementstrukturen ausgebildet sind.In a further development of the invention, a piezoelectric layer is arranged between the carrier substrate and the second metallization level, component structures working with surface waves being formed in the second metallization level.
Anstelle der piezoelektrischen Schicht oder zusätzlich zur piezoelektrischen Schicht können zwischen dem Trägersubstrat und der zweiten Metallisierungsebene weitere funktionale Schichten angeordnet werden, die zusammen z. B. ein funktionales SchichtSystem bilden. In diesem Fall werden die Durchkontaktierungen durch das Trägersubstrat und das funktionale Schichtsystem hindurch geführt .Instead of the piezoelectric layer or in addition to the piezoelectric layer, further functional layers can be arranged between the carrier substrate and the second metallization level. B. a Form a functional layer system. In this case, the plated-through holes are guided through the carrier substrate and the functional layer system.
Ein erfindungsgemäßes Verfahren zur Herstellung desAn inventive method for producing the
Bauelements umfaßt beispielsweise die folgenden Schritte:For example, component includes the following steps:
Die BauelementStrukturen werden auf der Oberseite eines Trägersubstrats angeordnet und elektrisch mit den Kontaktflächen verbunden. Es wird eine Deckplatte mitThe component structures are arranged on the upper side of a carrier substrate and electrically connected to the contact areas. There will be a cover plate with
Aushöhlungen auf einer ihrer Hauptoberflächen bereitgestellt und mit dem Trägersubstrat so verbunden, daß die Bauelementstrukturen zwischen dem Trägersubstrat und der Deckplatte in einem durch die Aushöhlungen gebildeten Hohlraum eingeschlossen sind. Im Trägersubstrat werdenCavities are provided on one of their main surfaces and connected to the carrier substrate in such a way that the component structures between the carrier substrate and the cover plate are enclosed in a cavity formed by the cavities. Be in the carrier substrate
Durchkontaktierungen erzeugt, welche die Kontaktflächen durch das Trägersubstrat hindurch elektrisch mit auf der Unterseite des Trägersubstrats ausgebildeten Anschlußflächen verbinden.Vias are produced which electrically connect the contact areas through the carrier substrate to connection areas formed on the underside of the carrier substrate.
Das Trägersubstrat und die Deckplatte werden miteinander in einem Direct Wafer Bonding Verfahren, z. B. durch Kaltschweißen, anodisches Bondverfahren oder Grid Bonding verbunden .The carrier substrate and the cover plate are joined together in a direct wafer bonding process, e.g. B. connected by cold welding, anodic bonding or grid bonding.
Vorzugsweise werden mehrere Bauelemente in einem großflächigen Wafer ausgebildet und anschließend vereinzelt, wobei der großflächige Wafer durch das Trägersubstrat mit den Durchkontaktierungen, das mit der Deckplatte verbunden ist, gebildet ist.A plurality of components are preferably formed in a large-area wafer and then separated, the large-area wafer being formed by the carrier substrate with the plated-through holes which is connected to the cover plate.
Beim Erzeugen der Durchkontaktierungen werden im Trägersubstrat zunächst durchgehende vertikale Öffnungen hergestellt, die anschließend metallisiert oder mit elektrisch leitendem Material aufgefüllt werden.When producing the vias, continuous vertical openings are first produced in the carrier substrate, which are then metallized or filled with electrically conductive material.
In einer Variante der Erfindung werden die vertikalen Öffnungen erst nach dem Verbinden des Trägersubstrats und der Deckplatte z. B. durch Ätzen (vorzugsweise anisotropes Ätzen) durch das Trägersubstrat hindurch von der Unterseite des Trägersubstrats her in Richtung der gegenüberliegenden Kontaktfläche erzeugt. Dabei dient die jeweilige Kontakt- fläche als Ätzstopp. Die so gebildeten Öffnungen werden anschließend von der Unterseite des Trägersubstrats her metallisiert, wobei vorzugsweise im gleichen Verfahrensschritt auch die Anschlußflächen des Bauelements erzeugt werden. Möglich ist aber auch, die vertikalen Öffnungen mit elektrisch leitendem Material aufzufüllen und (von unten gesehen) darüber eine Metallschicht aufzutragen, in der also direkt unter den so gebildeten Durchkontaktierungen entsprechende Anschlußflächen ausgebildet werden.In a variant of the invention, the vertical openings are only after the connection of the carrier substrate and the Cover plate z. B. by etching (preferably anisotropic etching) through the carrier substrate from the bottom of the carrier substrate in the direction of the opposite contact surface. The respective contact surface serves as an etch stop. The openings formed in this way are then metallized from the underside of the carrier substrate, the connection surfaces of the component preferably also being produced in the same method step. However, it is also possible to fill the vertical openings with electrically conductive material and (as seen from below) to apply a metal layer above it, in which corresponding connection surfaces are formed directly under the vias formed in this way.
Es ist möglich, die Durchkontaktierungen im Trägersubstrat auch vor dem Verbinden des Trägersubstrats und der Deckplatte zu erzeugen. Die Durchkontaktierungen können vor oder nach dem Anordnen von Bauelementstrukturen auf dem Trägersubstrat erzeugt werden.It is also possible to produce the plated-through holes in the carrier substrate before the carrier substrate and the cover plate are connected. The plated-through holes can be produced before or after the arrangement of component structures on the carrier substrate.
In einer Variante der Erfindung werden vorzugsweise vor dem Anordnen der Bauelementstrukturen von der Oberseite des Trägersubstrats her Sacklöcher erzeugt, die anschließend metallisiert oder mit elektrisch leitendem Material aufgefüllt werden, wobei über den aufgefüllten Sacklδchern oder in der Nähe der metallisierten Sacklöcher die Kontaktflächen gebildet werden. Auch die freiliegende Oberfläche eines mit Metall gefüllten Sacklochs kann als Kontaktfläche vorgesehen sein. In der bevorzugten Variante der Erfindung werden die Kontaktflächen in einerIn a variant of the invention, preferably before the arrangement of the component structures, blind holes are produced from the top of the carrier substrate, which are subsequently metallized or filled with electrically conductive material, the contact surfaces being formed over the filled blind holes or in the vicinity of the metallized blind holes. The exposed surface of a blind hole filled with metal can also be provided as a contact surface. In the preferred variant of the invention, the contact surfaces are in one
Metallschicht ausgebildet, die nach dem Metallisieren oder Auffüllen von Sacklöchern auf die Oberseite des Trägersubstrats aufgetragen wird.Metal layer formed, which is applied to the top of the carrier substrate after metallizing or filling blind holes.
Zum Freilegen der Metallisierung oder Metallfüllung derTo expose the metallization or metal filling of the
Sacklöcher auf der Unterseite des Trägersubstrats wird das Trägersubstrat von der Unterseite her gedünnt . Dabei entstehen die Durchkontaktierungen, welche vertikale elektrische Verbindungen zwischen den Kontaktflächen auf der Oberseite des Trägersubstrats und den Anschlußflächen auf der Unterseite des Trägersubstrats darstellen.Blind holes on the underside of the carrier substrate, the carrier substrate is thinned from the bottom. there the vias are formed, which represent vertical electrical connections between the contact areas on the upper side of the carrier substrate and the connection areas on the underside of the carrier substrate.
Das Dünnen des Trägersubstrats kann vor oder nach dem Verbinden des Trägersubstrats und der Deckplatte erfolgen. Das Dünnen des Trägersubstrats erst nach dem Verbinden mit der Deckplatte hat den Vorteil, daß der Wafer, der aus dem Trägersubstrat und der Deckplatte gebildet ist, aufgrund einer höheren Dicke im Hinblick auf die mechanische Weiterverarbeitung wie Dünnen stabiler ist als das Trägersubstrat allein. Das Bauelement kann nun auf die vorgegebene (geringe) Bauelementhöhe gedünnt werden.The thinning of the carrier substrate can take place before or after the connection of the carrier substrate and the cover plate. The thinning of the carrier substrate only after the connection to the cover plate has the advantage that the wafer, which is formed from the carrier substrate and the cover plate, is more stable than the carrier substrate alone due to a higher thickness in terms of mechanical processing, like thinning. The component can now be thinned to the specified (low) component height.
In einer weiteren Variante des erfindungsgemäßen Verfahrens werden die für spätere Durchkontaktierungen im Trägersubstrat vorgesehenen Öffnungen bzw. Sacklöcher zunächst mit einer elektrisch isolierenden Schicht ausgekleidet und anschließend metallisiert oder mit elektrisch leitendem Material ausgefüllt. Die Auskleidung aus der elektrisch isolierenden Schicht kann vorzugsweise aus thermischem Oxid z. B. durch Rapid Thermal Processing erzeugt werden. Diese Variante der Erfindung ist besonders vorteilhaft - im Hinblick auf die elektrische Isolation der Durchkontaktierungen voneinander - bei einem Trägersubstrat mit zumindest einer Halbleiterschicht, welche verschiedene Durchkontaktierungen sonst elektrisch leitend verbinden würde.In a further variant of the method according to the invention, the openings or blind holes provided for later plated-through holes in the carrier substrate are first lined with an electrically insulating layer and then metallized or filled with electrically conductive material. The lining of the electrically insulating layer can preferably be made of thermal oxide such. B. generated by rapid thermal processing. This variant of the invention is particularly advantageous - with regard to the electrical insulation of the vias from one another - in the case of a carrier substrate with at least one semiconductor layer which would otherwise connect various vias in an electrically conductive manner.
In einer vorteilhaften Variante der Erfindung kann auf derIn an advantageous variant of the invention, the
Oberseite des Trägersubstrats oder auf der zum Trägersubstrat gewandten Seite der Deckplatte eine dielektrische Schicht vorgesehen sein, welche eine gute Haftung bzw. eine hermetisch dichte Verbindung zwischen den aneinander grenzenden Bereichen des Trägersubstrats und der Deckplatte gewährleistet . Eine als elektroakustischer Wandler ausgeführte Bauelement- Struktur kann z. B. in folgenden Verfahrensschritten gebildet werden :A dielectric layer can be provided on the upper side of the carrier substrate or on the side of the cover plate facing the carrier substrate, which dielectric layer ensures good adhesion or a hermetically sealed connection between the adjoining regions of the carrier substrate and the cover plate. A component structure designed as an electroacoustic transducer can, for. B. are formed in the following process steps:
Auf der Oberseite des Trägersubstrats wird eine piezoelektrische Schicht aufgetragen. Die piezoelektrische Schicht kann auf dem Trägersubstrat z. B. epitaktisch aufgewachsen werden. Auf der piezoelektrischen Schicht wird - vorzugsweise nach dem Ausbilden der metallisierten oder aufgefüllten, durch die piezoelektrische Schicht hindurch gehenden Sacklöcher im Verbund aus dem Trägersubstrat und der piezoelektrischen Schicht - eine strukturierte Metallschicht angeordnet, in welcher die Kontaktflächen und zumindest ein Teil der BauelementStrukturen ausgebildet werden. Die Durchkontaktierungen werden in dieser Variante der Erfindung durch das Trägersubstrat und die piezoelektrische Schicht hindurch gebildet.A piezoelectric layer is applied to the top of the carrier substrate. The piezoelectric layer can on the carrier substrate z. B. growing up epitaxially. A structured metal layer, in which the contact surfaces and at least some of the component structures are formed, is arranged on the piezoelectric layer, preferably after the metallized or filled blind holes in the composite of the carrier substrate and the piezoelectric layer have been formed, which pass through the piezoelectric layer. In this variant of the invention, the vias are formed through the carrier substrate and the piezoelectric layer.
Eine als Dünnschicht-Resonator ausgeführte BauelementStruktur kann z. B. in folgenden Verfahrensschritten gebildet werden:A component structure designed as a thin-film resonator can e.g. B. are formed in the following process steps:
Zumindest ein Teil der Bauelementstrukturen auf der Oberseite des Trägersubstrats wird als Schichtsystem ausgebildet, dessen Schichten übereinander aufgetragen und zu elektrisch miteinander verbundenen Dünnschicht-Resonatoren strukturiert werden. Dabei wird zunächst zumindest eine untere Elektrodenschicht, dann eine piezoelektrische Schicht und darauf zumindest eine obere Elektrodenschicht aufgetragen, wobei in der oberen und der unteren Elektrodenschicht jeweils Elektroden ausgebildet werden.At least some of the component structures on the upper side of the carrier substrate are designed as a layer system, the layers of which are applied one above the other and structured to form electrically interconnected thin-film resonators. First, at least one lower electrode layer, then a piezoelectric layer and then at least one upper electrode layer are applied, electrodes being formed in the upper and lower electrode layers.
Beim Aufbau des Schichtsystems auf dem Trägersubstrat werden in einer vorteilhaften Variante der Erfindung zunächst Schichten zur Herstellung eines akustischen Spiegels und erst dann die untere Elektrodenschicht und darauffolgendeWhen the layer system is built up on the carrier substrate, in an advantageous variant of the invention layers are first used to produce an acoustic mirror and only then the lower electrode layer and the subsequent one
Schichten des SchichtSystems aufgetragen. Die Dünnschicht- Resonatoren können auch über einer im Trägersubstrat vorgesehenen Ausnehmung angeordnet sein.Layers of the layer system applied. The thin film Resonators can also be arranged over a recess provided in the carrier substrate.
Vor dem Auftragen der jeweiligen Elektrodenschicht werden durch die bisher aufgebrachten Schichten des Schichtsystems hindurch über einigen der Kontaktflächen Öffnungen gebildet und auf diese Weise die Kontaktflächen von oben freigelegt, wobei die jeweilige Elektrodenschicht derart aufgetragen und strukturiert wird, daß die Öffnungen des Schichtsystems kantenbedeckend mit elektrisch leitendem Material ausgekleidet werden und dadurch eine elektrische Verbindung zwischen den Kontaktflächen und den Elektroden der jeweiligen (insbesondere oberen) Elektrodenschicht hergestellt wird.Before the respective electrode layer is applied, openings are formed through the previously applied layers of the layer system and over some of the contact areas, thus exposing the contact areas from above, the respective electrode layer being applied and structured in such a way that the openings of the layer system cover the edges with electrically conductive Lined material and thereby an electrical connection between the contact surfaces and the electrodes of the respective (in particular upper) electrode layer is made.
Im Folgenden wird die Erfindung anhand von Ausfuhrungsbei- spielen und der dazugehörigen Figuren näher erläutert . Die Figuren zeigen anhand schematischer und nicht maßstabsgetreuer Darstellungen verschiedene Ausführungsbeispiele der Erfindung. Gleiche oder gleich wirkende Teile sind mit gleichen Bezugszeichen bezeichnet.The invention is explained in more detail below on the basis of exemplary embodiments and the associated figures. The figures show various exemplary embodiments of the invention on the basis of schematic and not to scale representations. Parts that are the same or have the same effect are identified by the same reference symbols.
Es zeigenShow it
Figur 1 schematisch ein bekanntes Verfahren zur Erzeugung von Durchkontaktierungen in einem Substrat.Figure 1 schematically shows a known method for producing vias in a substrate.
Figur 2 schematisch Verfahrensschritte eines erfindungsgemäßen Verfahrens zur Herstellung eines Bauelements mit Dünnschicht-Resonatoren.Figure 2 schematically process steps of a method according to the invention for producing a component with thin-film resonators.
Figur 3a die Ansicht von unten auf die großflächig ausgebildete Deckplatte, die mit einem Trägersubstrat zu verbinden ist.Figure 3a shows the bottom view of the large-area cover plate, which is to be connected to a support substrate.
Figur 3b die Ansicht von oben auf das großflächig ausgebildete Trägersubstrat, das mit der in Figur 3a schematisch dargestellten Deckplatte verbunden ist. Figur 4 schematisch Verfahrensschritte eines erfindungsgemäßen Verfahrens zur Herstellung eines mit akustischen Oberflächenwellen arbeitenden Bauelements .3b shows the view from above of the large-area carrier substrate which is connected to the cover plate shown schematically in FIG. 3a. FIG. 4 schematically, process steps of a method according to the invention for producing a component working with surface acoustic waves.
Figur 5 eine Variante der Erfindung, in der die Durchkontaktierungen im Trägersubstrat vor dem Verbinden des Trägersubstrats mit der Deckplatte erzeugt werden.Figure 5 shows a variant of the invention, in which the plated-through holes in the carrier substrate are produced before the carrier substrate is connected to the cover plate.
Figur 6 eine vorteilhafte Variante der Erfindung, in der auf die Oberseite des Trägersubstrats mit Bauelementstrukturen eine Verbindungsschicht aufgetragen wird, die beim Verbinden des Trägersubstrats mit der Deckplatte als Haftschicht dient.Figure 6 shows an advantageous variant of the invention, in which a connection layer is applied to the top of the carrier substrate with component structures, which serves as an adhesive layer when connecting the carrier substrate to the cover plate.
Figur 7 eine Weiterbildung der Erfindung, in der die Verbindungsschicht auf die Unterseite der Deckplatte aufgetragen wird.FIG. 7 shows a development of the invention in which the connection layer is applied to the underside of the cover plate.
Figur 8 ausschnittsweise ein erfindungsgemäßes Bauelement mit vorteilhafter Ausbildung der Durchkontaktierungen.FIG. 8 shows a detail of a component according to the invention with an advantageous configuration of the plated-through holes.
Figur 1 zeigt ein bekanntes Verfahren zur Herstellung von Durchkontaktierungen in einem Substrat SU. Im Substrat SU wird im Verfahrensschritt a) ein Sackloch DE zum Beispiel durch Ätzen erzeugt. Das Sackloch wird im Verfahrensschritt b) (insbesondere bei einem halbleitenden Substrat SU) vorzugsweise mit einer elektrisch isolierenden Schicht ausgekleidet. Im darauf folgenden Verfahrensschritt c) wird auf die Oberseite des Substrats SU ein elektrisch leitendes Material FM aufgetragen, das auch die Sacklöcher DE ausfüllt. Im Verfahrensschritt d) wird das elektrisch leitende Material FM von der Oberseite des Substrats SU abgetragen, wobei das elektrisch leitende Material FM in den Sacklöchern verbleibt. Im Verfahrensschritt e) wird direkt über dem gefüllten Sackloch eine Kontaktfläche KF2 in einer Metallisierungsebene ME2 ausgebildet . Das Substrat SU wird von der Unterseite her zum Beispiel durch Dünnung der Scheiben durch Grinding und anschließendes Chemical Mechanical Polishing gedünnt, bis die Metallisierung des Sacklochs freigelegt wird. Im Verfahrensschritt f) wird direkt unterhalb der so gebildeten Durchkontaktierung DK eine Anschlußfläche KF1 in einer Metallisierungsebene ME1 ausgebildet.FIG. 1 shows a known method for producing plated-through holes in a substrate SU. In method step a), a blind hole DE is produced in the substrate SU, for example by etching. The blind hole is preferably lined with an electrically insulating layer in method step b) (in particular in the case of a semiconducting substrate SU). In the subsequent method step c), an electrically conductive material FM is applied to the top of the substrate SU, which material also fills the blind holes DE. In method step d), the electrically conductive material FM is removed from the upper side of the substrate SU, the electrically conductive material FM remaining in the blind holes. In method step e), a contact area KF2 is formed in a metallization plane ME2 directly above the filled blind hole. The substrate SU is made from the underside, for example by thinning the disks by grinding and then chemical mechanical polishing thinned until the metallization of the blind hole is exposed. In method step f), a connection area KF1 is formed in a metallization level ME1 directly below the via DK formed in this way.
In Figur 2 ist die erste Variante eines erfindungsgemäßen Verfahrens erläutert. Die ersten, hier nicht dargestellten Verfahrensschritte entsprechen den Verfahrensschritten a) bis d) des in Figur 1 schon erläuterten Verfahrens. Im nächsten Verfahrensschritt (siehe Schritt a) in Figur 2) werden auf der Oberseite des Trägersubstrats TS nacheinander die Schichten eines akustischen Spiegels AK aufgetragen. Im Verfahrensschritt b) werden die Schichten des akustischen Spiegels AK zum Beispiel durch Ätzen derart strukturiert, daß zumindest Bereiche der Kontaktflächen KF2 freigelegt werden. Auch die zum Verbinden mit der Deckplatte vorgesehenen Bereiche der Oberseite des Trägersubstrats werden vorzugsweise freigelegt .The first variant of a method according to the invention is explained in FIG. The first method steps, not shown here, correspond to method steps a) to d) of the method already explained in FIG. 1. In the next process step (see step a) in FIG. 2), the layers of an acoustic mirror AK are applied one after the other on the upper side of the carrier substrate TS. In method step b), the layers of the acoustic mirror AK are structured, for example by etching, in such a way that at least regions of the contact areas KF2 are exposed. The areas of the upper side of the carrier substrate provided for connection to the cover plate are also preferably exposed.
Im Verfahrensschritt c) wird zunächst eine untere Elektrodenschicht UE aufgebracht beziehungsweise strukturiert, so daß über dem akustischen Spiegel AK jeweils eine Elektrode gebildet wird, welche elektrisch mit der Kontaktfläche KF2 verbunden ist. Über der unteren Elektrode wird eine strukturierte piezoelektrische Schicht PS aufgebracht . Auf der piezoelektrischen Schicht PS wird eine obere Elektrodenschicht OE aufgebracht, in der über der unteren Elektrode eine obere Elektrode ausgebildet wird, die mit einer in dieser Figur nicht dargestellten Kontaktfläche elektrisch verbunden ist.In method step c), a lower electrode layer UE is first applied or structured so that an electrode is formed above the acoustic mirror AK, which is electrically connected to the contact surface KF2. A structured piezoelectric layer PS is applied over the lower electrode. An upper electrode layer OE is applied to the piezoelectric layer PS, in which an upper electrode is formed above the lower electrode and is electrically connected to a contact surface (not shown in this figure).
Die auf das Trägersubstrat TS übereinander aufgetragenen Schichten bilden die Schichten eines Schichtsystems SS. Die untere Elektrode, die piezoelektrische Schicht und die obere Elektrode bilden einen Dünnschicht-Resonator RE . Der Resonator RE und der akustische Spiegel AK bilden zusammen eine BauelementStruktur BS .The layers applied to one another on the carrier substrate TS form the layers of a layer system SS. The lower electrode, the piezoelectric layer and the upper electrode form a thin-film resonator RE. The Resonator RE and the acoustic mirror AK together form a component structure BS.
Die Oberseite des Trägersubstrats mit darauf angeordneten Dünnschicht-Resonatoren wird in einer Variante der Erfindung vorzugsweise großflächig mit einer Trimmschicht TR z. B. aus Siliziumoxid überzogen, wobei die Trimmschicht die BauelementStrukturen BS umgibt und mit dem Trägersubstrat TS dicht abschließt. Die Trimmschicht TR dient zum Beispiel zur Frequenzabstimmung des Bauelements und hier auch alsThe top of the carrier substrate with thin-film resonators arranged thereon is preferably covered over a large area with a trimming layer TR z. B. coated with silicon oxide, the trimming layer surrounding the component structures BS and sealingly sealed to the carrier substrate TS. The trimming layer TR is used, for example, for frequency tuning of the component and here also as
Verbindungsschicht beziehungsweise Haftschicht beim Verbinden des Trägersubstrats TS mit der Deckplatte CAP .Connection layer or adhesive layer when connecting the carrier substrate TS to the cover plate CAP.
In der bevorzugten Variante der Erfindung wird zunächst das Trägersubstrat TS mit der Deckplatte verbunden und erst dann von unten zur Ausbildung von Durchkontaktierungen gedünnt.In the preferred variant of the invention, the carrier substrate TS is first connected to the cover plate and only then thinned from below to form vias.
Die Deckplatte CAP weist eine Aushöhlung AH auf, die zum Trägersubstrat TS hin gewandt ist und beim Verbinden des Trägersubstrats mit der Deckplatte die BauelementStrukturenThe cover plate CAP has a cavity AH, which faces the carrier substrate TS and, when the carrier substrate is connected to the cover plate, the component structures
BS (Verfahrensschritt d) gemäß Figur 2) aufnimmt und über diese Bauelementstrukturen einen Hohlraum HR bildet .BS (method step d) according to FIG. 2) and forms a cavity HR via these component structures.
In einer weiteren Variante der Erfindung wird das Trägersubstrat TS von seiner Unterseite her noch vor dem Verbinden mit der Deckplatte gedünnt . Dabei werden die Sacklδcher DE in die entsprechenden Durchkontaktierungen DK umgewandelt .In a further variant of the invention, the carrier substrate TS is thinned from its underside before it is connected to the cover plate. The pocket holes DE are converted into the corresponding plated-through holes DK.
Im Verfahrensschritt d) wird auf der Unterseite desIn process step d) is on the bottom of the
Trägersubstrats TS eine Metallisierungsebene ME1 aufgetragen, in der als Außenkontakte des Bauelements vorgesehene Anschlußflächen KF1 ausgebildet sind. Die Anschlußflächen KF1 sind direkt unter den Durchkontaktierungen DK angeordnet. In einer Variante der Erfindung kann die freigelegte Unterseite einer Durchkontaktierung selbst als Anschlußfläche benutzt werden.Carrier substrate TS applied a metallization level ME1, in which connection surfaces KF1 provided as external contacts of the component are formed. The connection areas KF1 are arranged directly under the plated-through holes DK. In a variant of the invention, the exposed underside of a via can itself be used as a connection surface.
Figur 3a zeigt in schematischer Ansicht von unten eine großflächige Deckplatte CAP, in der mehrere Aushöhlungen AH beispielsweise durch Pressen oder Ätzen ausgebildet sind und zu einer späteren Aufnahme der Bauelementstrukturen BS dienen.FIG. 3a shows a schematic bottom view of a large-area cover plate CAP, in which a plurality of cavities AH are formed, for example by pressing or etching, and are used for later acceptance of the component structures BS.
Die Aushöhlungen AH werden vorzugsweise durch Phototechnik in einem Naßätzprozeß erzeugt.The hollows AH are preferably produced by photo technology in a wet etching process.
In Figur 3b ist eine schematische Draufsicht auf einen Wafer gezeigt, der durch das Verbinden des großflächig ausgebildeten Trägersubstrats TS und der großflächig ausgebildeten Deckplatte CAP entstanden ist . Die von außen nicht sichtbaren, die Bauelementstrukturen BS aufnehmenden Hohlräume HR sind mit gestrichelten Linien angedeutet . Die weiteren Linien TL geben die (gedachten) Trennlinien an, entlang derer die parallel auf dem Trägersubstrat erzeugten Bauelemente vereinzelt werden.FIG. 3b shows a schematic plan view of a wafer which has arisen by connecting the large-area carrier substrate TS and the large-area cover plate CAP. The cavities HR, which are not visible from the outside and accommodate the component structures BS, are indicated by dashed lines. The further lines TL indicate the (imaginary) dividing lines along which the components produced in parallel on the carrier substrate are separated.
Figur 4 zeigt ein erfindungsgemäßes Verfahren zur Herstellung eines mit akustischen Oberflächenwellen arbeitendes Bauelement . Im Verfahrensschritt a) wird auf das Trägersubstrat TS eine piezoelektrische Schicht PS aufgetragen. Im Verfahrensschritt b) werden im Verbund aus dem Trägersubstrat TS und der piezoelektrischen Schicht PS die Sacklöcher DE erzeugt, wobei das jeweilige Sackloch DE durch die piezoelektrische Schicht PS ganz hindurch geht .FIG. 4 shows a method according to the invention for producing a component working with surface acoustic waves. In method step a), a piezoelectric layer PS is applied to the carrier substrate TS. In method step b), the blind holes DE are produced in the composite from the carrier substrate TS and the piezoelectric layer PS, the respective blind hole DE completely passing through the piezoelectric layer PS.
Im Verfahrensschritt c) wird das Sackloch DE vorzugsweise mit einer elektrisch und/oder thermisch isolierenden Schicht IS ausgekleidet und mit einem elektrisch leitenden Material FM gefüllt. Das elektrisch leitende Material FM kann z. B. thermisch abgeschiedenes Wolfram oder eine elektrisch leitende Paste mit Rakel sein.In method step c), the blind hole DE is preferably lined with an electrically and / or thermally insulating layer IS and filled with an electrically conductive material FM. The electrically conductive material FM can e.g. B. thermally deposited tungsten or an electrically conductive paste with a doctor blade.
In allen Varianten der Erfindung ist es möglich, anstelle des vollständigen Auffüllens des Sacklochs DE nur die Oberfläche des Sachlochs DE zu metallisieren. Dabei ist es möglich, im gleichen Verfahrensschritt die mit dieser Metallisierung elektrisch verbundenen Kontaktflächen auszubilden.In all variants of the invention it is possible to metallize only the surface of the blind hole DE instead of completely filling the blind hole DE. It is possible to form the contact surfaces electrically connected to this metallization in the same process step.
Im Verfahrensschritt d) wird auf die piezoelektrische Schicht PS eine Metallisierungsschicht aufgetragen, die als zweite Metallisierungsebene ME2 vorgesehen ist.In method step d), a metallization layer is applied to the piezoelectric layer PS, which is provided as the second metallization level ME2.
Im Verfahrensschritt e) wird diese Metallisierungsschicht derart strukturiert, daß über den Sacklöchern DE die Kontakt- flächen KF2 ausgebildet werden, die elektrisch mit den auch in der zweiten Metallisierungsebene ME2 ausgebildeten Bauelementstrukturen (hier z. B. Wandler WA) verbunden sind. Der Aufbau des erfindungsgemäßen Bauelements nach dem Verfahrens- schritt e) ist im schematischen Querschnitt (oben) und in schematischer Draufsicht von oben (direkt darunter) gezeigt.In method step e), this metallization layer is structured in such a way that the contact areas KF2 are formed above the blind holes DE and are electrically connected to the component structures (here, for example, converter WA) that are also formed in the second metallization level ME2. The structure of the component according to the invention after method step e) is shown in a schematic cross section (above) and in a schematic top view from above (directly below).
Im Verfahrensschritt f) wird zum Beispiel auf das Trägersubstrat TS in den mit der Deckplatte zu verbindenden Bereichen eine Verbindungsschicht VS aufgetragen. Möglich ist es auch, die Verbindungsschicht VS alternativ auf der Unterseite der Deckplatte CAP zumindest in den Bereichen auf der Unterseite der Deckplatte CAP aufzutragen, die später mit dem Trägersubstrat TS verbunden werden. Die Verbindungs- Schicht VS dient zur hermetischen Abdichtung des HohlraumesIn method step f), for example, a connection layer VS is applied to the carrier substrate TS in the areas to be connected to the cover plate. It is also possible to alternatively apply the connection layer VS on the underside of the cover plate CAP, at least in the areas on the underside of the cover plate CAP, which are later connected to the carrier substrate TS. The connection layer VS serves to hermetically seal the cavity
HR. In den Verfahrensschritten f) und g) werden (vor oder nach dem Verbinden des Trägersubstrats mit der Deckplatte) die Durchkontaktierungen DK und die Anschlußflächen KF1 z. B. in einem Verfahren gemäß Figur 1 erzeugt .MR. In process steps f) and g) (before or after connecting the carrier substrate to the cover plate) the vias DK and the pads KF1 z. B. generated in a method according to Figure 1.
In der in Figur 4 vorgestellten Variante der Erfindung wird das Dünnen des Trägersubstrats erst nach dem Verbinden mit der Deckplatte vorgenommen. Das nachträgliche Dünnen des Trägersubstrats hat verglichen mit der Variante der Erfindung, in der statt Sacklöcher gleich durchgehende Öffnungen erzeugt werden, den Vorteil, daß das Trägersubstrat am Anfang eine zum Prozessieren erforderliche (große) Dicke aufweist, die später zur Verringerung der Gesamthöhe des Bauelements reduziert werden kann.In the variant of the invention presented in FIG. 4, the thinning of the carrier substrate becomes only after the connection with made of the cover plate. The subsequent thinning of the carrier substrate has the advantage compared to the variant of the invention, in which instead of blind holes through openings are created, that the carrier substrate initially has a (large) thickness required for processing, which later reduces to reduce the overall height of the component can be.
Es ist möglich, wie in Figuren 4 und 5 angedeutet, die Verbindungsschicht VS auf der piezoelektrischen Schicht PS vorzugsweise in den Bereichen aufzutragen, welche mit der Deckplatte CAP direkt gebondet werden. In der Figur 5 ist außerdem angedeutet, daß die Durchkontaktierungen DK im Trägersubstrat TS noch vor dem Verbinden des Trägersubstrats mit der Deckplatte gebildet werden.It is possible, as indicated in FIGS. 4 and 5, to apply the connecting layer VS on the piezoelectric layer PS preferably in the areas which are bonded directly with the cover plate CAP. FIG. 5 also indicates that the plated-through holes DK are formed in the carrier substrate TS before the carrier substrate is connected to the cover plate.
In der in Figur 6 gezeigten Variante der Erfindung ist das Trägersubstrat TS aus halbleitendem Material, z. B. aus Silizium. Zur elektrischen Isolierung der Bauelementstruk- turen BS (oder auch Kontaktflächen KF2) voneinander ist zwischen der zweiten Metallisierungsebene und dem Trägersubstrat eine elektrisch und vorzugsweise auch thermisch isolierende Schicht ISl angeordnet.In the variant of the invention shown in FIG. 6, the carrier substrate TS is made of semiconducting material, e.g. B. made of silicon. For the electrical insulation of the component structures BS (or also contact areas KF2) from one another, an electrically and preferably also thermally insulating layer IS1 is arranged between the second metallization level and the carrier substrate.
Anstelle der isolierenden Schicht ISl kann (in Verbindung mit einem Trägersubstrat aus dielektrischem oder halbleitendem Material) auch eine andere funktionale Schicht oder ein funktionales Schichtsystem vorgesehen werden, das z. B. als Verbindungsschicht zwischen dem Trägersubstrat und der Deck- platte dient. Die funktionalen Schichten können auch zurInstead of the insulating layer IS1 (in conjunction with a carrier substrate made of dielectric or semiconducting material), another functional layer or a functional layer system can also be provided, which, for. B. serves as a connecting layer between the carrier substrate and the cover plate. The functional layers can also be used
Frequenzabstimmung des Bauelements oder zum Ausgleich unterschiedlicher thermischer Ausdehnungskoeffizienten des Trägersubstrats und der unteren Schichten der Bauelement- Strukturen BS dienen.Frequency adjustment of the component or to compensate for different thermal expansion coefficients of the carrier substrate and the lower layers of the component structures BS are used.
Die Figur 7 zeigt eine weitere Variante der Erfindung, in der die Verbindungsschicht VS großflächig auf die zum Trägersubstrat TS gewandte Seite der Deckplatte CAP aufgetragen ist.FIG. 7 shows a further variant of the invention, in which the connection layer VS extends over a large area to that for Carrier substrate TS side of the cover plate CAP is applied.
In Figur 8 ist ausschnittsweise ein erfindungsgemäßes Bauelement vorgestellt, bei dem die Durchkontaktierung DK, welche die Kontaktfläche KF2 und die Anschlußfläche KF1 miteinander verbindet, aus mehreren nebeneinander angeordneten, vertikalen, elektrisch leitenden Verbindungen gebildet ist .FIG. 8 shows a detail of a component according to the invention, in which the through-contact DK, which connects the contact surface KF2 and the connection surface KF1, is formed from a plurality of vertical, electrically conductive connections arranged next to one another.
Obwohl in den Ausführungsbeispielen nur eine beschränkte Anzahl möglicher Weiterbildungen der Erfindung beschrieben werden konnte, ist die Erfindung nicht auf diese beschränkt. Es ist möglich, elektroakustisch aktive Strukturen wie z. B. Wandler und Reflektoren in beliebiger Anzahl und Formgebung herzustellen, um die Eigenschaften des Bauelements in einer gewünschten Weise zu verändern. Ein erfindungsgemäßes Bauelement ist auch nicht auf die angegebenen Materialien, auf die Anzahl der dargestellten Elemente oder auf bestimmte Frequenzbereiche beschränkt. Although only a limited number of possible developments of the invention could be described in the exemplary embodiments, the invention is not restricted to these. It is possible to use electro-acoustically active structures such. B. transducers and reflectors in any number and shape to change the properties of the component in a desired manner. A component according to the invention is also not limited to the specified materials, to the number of elements shown or to certain frequency ranges.

Claims

Patentansprüche claims
1. Elektronisches Bauelement mit einem Trägersubstrat (TS) , mit einer auf dem Trägersubstrat (TS) angeordneten und fest mit diesem verbundenen Deckplatte (CAP) , die zusammen mit dem Trägersubstrat (TS) einen Hohlraum (HR) bildet, wobei auf der Unterseite des Trägersubstrats (TS) eine erste Metallisierungsebene (MEl) und auf seiner Oberseite eine zweite Metallisierungsebene (ME2) vorgesehen sind, wobei die erste Metallisierungsebene (MEl) Anschlußflächen (KF1) aufweist, wobei in der zweiten Metallisierungsebene (ME2) Kontaktflächen (KF2) ausgebildet sind, wobei auf der Oberseite des Trägersubstrats (TS) elektroakustische, elektromechanische oder aktive Bauelementstrukturen (BS) angeordnet sind, die fest mit dem Trägersubstrat verbunden sind, wobei die Bauelementstrukturen (BS) im Hohlraum (HR) angeordnet und elektrisch mit den Kontaktflächen (KF2) verbunden sind, wobei im Trägersubstrat (TS) Durchkontaktierungen (DK) ausgebildet sind, welche die Kontaktflächen (KF2) mit den Anschlußflächen (KF1) elektrisch leitend verbinden.1. Electronic component with a carrier substrate (TS), with a on the carrier substrate (TS) and firmly connected to this cover plate (CAP), which forms a cavity (HR) together with the carrier substrate (TS), being on the underside of the Carrier substrate (TS) a first metallization level (MEl) and on its upper side a second metallization level (ME2) are provided, the first metallization level (MEl) having connection areas (KF1), contact areas (KF2) being formed in the second metallization level (ME2) , On the top of the carrier substrate (TS) there are arranged electroacoustic, electromechanical or active component structures (BS) which are firmly connected to the carrier substrate, the component structures (BS) being arranged in the cavity (HR) and being electrically connected to the contact surfaces (KF2) are connected, wherein in the carrier substrate (TS) through-contacts (DK) are formed, which contact surfaces (KF2) with de n Connect the connection surfaces (KF1) in an electrically conductive manner.
2. Bauelement nach Anspruch 1 , bei dem die Deckplatte (CAP) zumindest eine dielektrische Schicht umfaßt .2. The component according to claim 1, wherein the cover plate (CAP) comprises at least one dielectric layer.
Bauelement nach Anspruch 1 oder 2, bei dem das Trägersubstrat (TS) zumindest zwei Halbleiterschichten aufweist, zwischen denen eine isolierende Schicht vorgesehen ist.Component according to Claim 1 or 2, in which the carrier substrate (TS) has at least two semiconductor layers, between which an insulating layer is provided.
Bauelement nach einem der Ansprüche 1 bis 3, bei dem die BauelementStrukturen (BS) zumindest einen mit akustischen Volumenwellen arbeitenden Resonator (RE) realisieren.Component according to one of Claims 1 to 3, in which the component structures (BS) have at least one Realize bulk acoustic wave resonator (RE).
5. Bauelement nach Anspruch 4 , bei dem zwischen dem Resonator (RE) und dem Trägersubstrat (TS) ein akustischer Spiegel (AK) angeordnet ist.5. The component according to claim 4, in which an acoustic mirror (AK) is arranged between the resonator (RE) and the carrier substrate (TS).
6. Bauelement nach einem der Ansprüche 1 bis 5, bei dem zwischen der zweiten Metallisierungsebene (MS2) und dem Trägersubstrat (TS) eine piezoelektrische Schicht (PS) angeordnet ist, bei dem die Bauelementstrukturen (BS) in der zweiten Metallisierungsebene (MS2) ausgebildet sind und dabei zumindest einen mit akustischen Oberflächen- oder Grenzwellen arbeitenden Wandler realisieren.6. The component according to one of claims 1 to 5, in which a piezoelectric layer (PS) is arranged between the second metallization level (MS2) and the carrier substrate (TS), in which the component structures (BS) are formed in the second metallization level (MS2) are and realize at least one transducer working with surface acoustic or limit waves.
7. Bauelement nach einem der Ansprüche 1 bis 6, bei dem zwischen der zweiten Metallisierungsebene (ME2) und dem Trägersubstrat (TS) eine elektrisch isolierende Schicht (ISl) angeordnet ist.7. The component according to one of claims 1 to 6, in which an electrically insulating layer (ISl) is arranged between the second metallization level (ME2) and the carrier substrate (TS).
8. Bauelement nach einem der Ansprüche 1 bis 7, bei dem die Außenseite der Deckplatte (CAP) metallisiert ist.8. The component according to one of claims 1 to 7, wherein the outside of the cover plate (CAP) is metallized.
9. Bauelement nach einem der Ansprüche 1 bis 8, bei dem die Deckplatte (CAP) zumindest eine Schicht aus Glas oder Quarz umfaßt .9. The component according to one of claims 1 to 8, wherein the cover plate (CAP) comprises at least one layer of glass or quartz.
10.Verfahren zur Herstellung eines elektronischen Bauelements mit folgenden Schritten: Anordnen von Bauelementstrukturen (BS) auf der Oberseite eines Trägersubstrats (TS) , welches auf seiner Oberseite Kontaktflächen (KF2) aufweist, und elektrisches Verbinden der BauelementStrukturen (BS) mit den Kontaktflächen (KF2) , - Bereitstellen einer Deckplatte (CAP) mit Aushöhlungen (AH) auf einer ihrer Hauptoberflächen,10.Method for producing an electronic component with the following steps: arranging component structures (BS) on the upper side of a carrier substrate (TS) which has contact surfaces (KF2) on its upper side, and electrically connecting the component structures (BS) to the contact surfaces (KF2 ), Provision of a cover plate (CAP) with hollows (AH) on one of its main surfaces,
- Verbinden des Trägersubstrats (TS) und der Deckplatte (CAP) so, daß die Bauelementstrukturen (BS) zwischen dem Trägersubstrat (TS) und der Deckplatte (CAP) in einem durch die Aushöhlungen (AH) gebildeten Hohlraum (HR) eingeschlossen sind, Erzeugen von Durchkontaktierungen (DK) im Trägersubstrat (TS) , - Erzeugen von Anschlußflächen (KF1) auf der Unterseite des Trägersubstrats (TS) .- Connecting the carrier substrate (TS) and the cover plate (CAP) so that the component structures (BS) between the support substrate (TS) and the cover plate (CAP) are enclosed in a cavity (HR) formed by the cavities (AH), generate of plated-through holes (DK) in the carrier substrate (TS), - generation of connection areas (KF1) on the underside of the carrier substrate (TS).
11.Verfahren nach Anspruch 10, bei dem das Trägersubstrat (TS) mit zumindest einer Halbleiterschicht ausgebildet wird, bei dem zum Erzeugen der Durchkontaktierungen (DK) Öffnungen im Trägersubstrat erzeugt und zunächst mit einer elektrisch isolierenden Schicht (IS) ausgekleidet und anschließend metallisiert oder mit elektrisch leitendem Material ausgefüllt werden.11. The method according to claim 10, wherein the carrier substrate (TS) is formed with at least one semiconductor layer, in which openings are produced in the carrier substrate for producing the plated-through holes (DK) and first lined with an electrically insulating layer (IS) and then metallized or with electrically conductive material.
12.Verfahren nach Anspruch 10, bei dem vor Verbinden des Trägersubstrats (.TS) und der Deckplatte (CAP) , vor oder nach dem Anordnen von BauelementStrukturen (BS) auf dem Trägersubstrat (TS) zunächst Sacklöcher (DE) in der Oberseite des Trägersubstrats (TS) ausgebildet werden, die anschließend metallisiert oder mit elektrisch leitendem Material aufgefüllt werden, wobei über den aufgefüllten Sacklöchern (DE) oder in der Nähe der metallisierten Sacklöcher (DE) die Kontaktflächen (KF2) gebildet werden, bei dem vor oder nach dem Verbinden des Trägersubstrats (TS) und der Deckplatte (CAP) das Trägersubstrat (TS) von der Unterseite her gedünnt wird, bis dort das Füllmaterial oder die Metallisierung der Sacklöcher (DE) freigelegt wird und so die Durchkontaktierungen (DK) des Trägersubstrats (TS) gebildet werden, - Bereitstellen von Anschlußflächen (KFl) auf der Unterseite des Trägersubstrats (TS) .12.The method according to claim 10, in which, before connecting the carrier substrate (.TS) and the cover plate (CAP), before or after the arrangement of component structures (BS) on the carrier substrate (TS), first blind holes (DE) in the top of the carrier substrate (TS) are formed, which are then metallized or filled with electrically conductive material, the contact surfaces (KF2) being formed over the filled blind holes (DE) or in the vicinity of the metallized blind holes (DE), in which before or after the connection of the carrier substrate (TS) and the cover plate (CAP), the carrier substrate (TS) is thinned from the underside until the filler material or the metallization of the blind holes (DE) is exposed and the vias (DK) of the carrier substrate (TS) are formed become, - Provision of connection areas (KFl) on the underside of the carrier substrate (TS).
13. Verfahren nach Anspruch 12, bei dem das Trägersubstrat (TS) mit zumindest einer Halbleiterschicht ausgebildet wird, bei dem vor dem Ausfüllen der Sacklöcher (DE) mit elektrisch leitendem Material diese Sacklöcher (DE) mit einer elektrisch isolierenden Schicht (IS) ausgekleidet werden.13. The method according to claim 12, in which the carrier substrate (TS) is formed with at least one semiconductor layer, in which, before the blind holes (DE) are filled with electrically conductive material, these blind holes (DE) are lined with an electrically insulating layer (IS) ,
14. Verfahren nach einem der Ansprüche 10 bis 13, bei dem das Trägersubstrat (TS) und die Deckplatte (CAP) mittels Kaltschweißen, anodischem Bondverfahren, Grid Bonding oder Löten verbunden werden.14. The method according to any one of claims 10 to 13, in which the carrier substrate (TS) and the cover plate (CAP) are connected by means of cold welding, anodic bonding, grid bonding or soldering.
15. Verfahren nach Anspruch 14, bei dem auf der Oberseite des Trägersubstrats (TS) oder auf der zum Trägersubstrat (TS) gewandten Seite der Deckplatte (CAP) eine dielektrische Schicht (VS) vorgesehen wird, welche eine Verbindung zwischen den aneinander grenzenden Bereichen des Trägersubstrats (TS) und der Deckplatte (CAP) gewährleistet.15. The method according to claim 14, wherein a dielectric layer (VS) is provided on the upper side of the carrier substrate (TS) or on the side of the cover plate (CAP) facing the carrier substrate (TS), which dielectric layer (VS) provides a connection between the adjacent regions of the Carrier substrate (TS) and the cover plate (CAP) guaranteed.
16. Verfahren nach einem der Ansprüche 10 bis 14, bei dem zunächst eine piezoelektrische Schicht (PS) auf der Oberseite des Trägersubstrats (TS) angeordnet wird, bei dem anschließend auf der piezoelektrischen Schicht (PS) eine strukturierte Metallschicht angeordnet wird, welche die Kontaktflächen (KF2) und zumindest einen Teil der BauelementStrukturen (BS) umfaßt, bei dem die Durchkontaktierungen (DK) durch das Trägersubstrat (TS) und die piezoelektrische Schicht (PS) hindurch gebildet werden.16. The method according to any one of claims 10 to 14, in which a piezoelectric layer (PS) is first arranged on the top of the carrier substrate (TS), in which a structured metal layer is subsequently arranged on the piezoelectric layer (PS), which has the contact surfaces (KF2) and at least part of the component structures (BS), in which the vias (DK) are formed through the carrier substrate (TS) and the piezoelectric layer (PS).
17. Verfahren nach einem der Ansprüche 10 bis 16, bei dem zumindest ein Teil der Bauelementstrukturen (BS) auf der Oberseite des Trägersubstrats (TS) als Schichtsystem ausgebildet werden, dessen Schichten übereinander aufgetragen und zu elektrisch miteinander verbundenen Dünnschicht-Resonatoren (RE) strukturiert werden, wobei zunächst zumindest eine untere Elektrodenschicht (UE) , dann eine piezoelektrische Schicht (PS) und darauf zumindest eine obere Elektrodenschicht (OE) aufgetragen wird, und wobei in der oberen und der unteren Elektrodenschicht (OE, UE) jeweils Elektroden ausgebildet werden.17. The method according to any one of claims 10 to 16, in which at least part of the component structures (BS) be formed on the top of the carrier substrate (TS) as a layer system, the layers of which are applied one above the other and structured to form electrically interconnected thin-film resonators (RE), with at least one lower electrode layer (UE), then a piezoelectric layer (PS) and then on top at least one upper electrode layer (OE) is applied, and wherein electrodes are formed in the upper and the lower electrode layer (OE, UE).
18.Verfahren nach Anspruch 17, bei dem beim Aufbau des Schichtsystems auf dem Trägersubstrat (TS) zunächst Schichten zur Herstellung eines akustischen Spiegels (AK) und erst dann die untere Elektrodenschicht (UE) und darauffolgende Schichten des Schichtsystems aufgetragen werden.18. The method according to claim 17, in which, when the layer system is built up, first layers for producing an acoustic mirror (AK) and only then the lower electrode layer (UE) and subsequent layers of the layer system are applied to the carrier substrate (TS).
19.Verfahren nach Anspruch 18, bei dem vor dem Auftragen der jeweiligen Elektrodenschicht (UE, OE) durch die bisher aufgebrachten Schichten des Schichtsystems hindurch Öffnungen erzeugt, und darin die Kontaktflächen (KF2) freigelegt werden, bei dem die jeweilige Elektrodenschicht (UE, OE) derart aufgetragen und strukturiert wird, daß die Öffnungen des Schichtsystems kantenbedeckend mit elektrisch leitendem Material ausgekleidet werden und dadurch eine elektrische Verbindung zwischen den Kontaktflächen (KF2) und den Elektroden der jeweiligen Elektrodenschicht (UE, OE) hergestellt wird.19. The method according to claim 18, in which openings are created before the application of the respective electrode layer (UE, OE) through the previously applied layers of the layer system, and therein the contact surfaces (KF2) are exposed, in which the respective electrode layer (UE, OE ) is applied and structured in such a way that the openings of the layer system are lined with electrically conductive material covering the edges, thereby establishing an electrical connection between the contact surfaces (KF2) and the electrodes of the respective electrode layer (UE, OE).
20.Verfahren nach einem der Ansprüche 17 bis 19, bei dem auf die Oberfläche der BauelementStrukturen (BS) und des Trägersubstrats (TS) eine dünne Schicht abgeschieden wird, die als Trimmschicht und als Verbindungsschicht (VS) dient.20.The method according to any one of claims 17 to 19, in which a thin layer is deposited on the surface of the component structures (BS) and the carrier substrate (TS), which serves as a trimming layer and as Connection layer (VS) serves.
21. Verfahren nach einem der Ansprüche 10 bis 20, bei dem mehrere Bauelemente in oder auf einem großflächigen, als Trägersubstrat (TS) dienenden Wafer ausgebildet, mit einer großflächigen Deckplatte (CAP) verbunden und anschließend vereinzelt werden. 21. The method according to any one of claims 10 to 20, in which a plurality of components are formed in or on a large-area wafer serving as a carrier substrate (TS), connected to a large-area cover plate (CAP) and then separated.
PCT/EP2004/006500 2003-07-10 2004-06-16 Electronic component and method for production thereof WO2005006432A2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10331322.2 2003-07-10
DE2003131322 DE10331322A1 (en) 2003-07-10 2003-07-10 Electronic component and method of manufacture

Publications (2)

Publication Number Publication Date
WO2005006432A2 true WO2005006432A2 (en) 2005-01-20
WO2005006432A3 WO2005006432A3 (en) 2005-04-28

Family

ID=33560034

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2004/006500 WO2005006432A2 (en) 2003-07-10 2004-06-16 Electronic component and method for production thereof

Country Status (2)

Country Link
DE (1) DE10331322A1 (en)
WO (1) WO2005006432A2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055924A2 (en) * 2005-11-03 2007-05-18 Maxim Integrated Products, Inc. Wafer level packaging process
EP2017628A1 (en) * 2007-07-20 2009-01-21 Hitachi Ltd. Physical sensor and method of manufacturing
EP1749794A3 (en) * 2005-08-01 2011-11-30 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
US9177893B2 (en) 2011-05-17 2015-11-03 Infineon Technologies Ag Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200644165A (en) * 2005-05-04 2006-12-16 Icemos Technology Corp Silicon wafer having through-wafer vias
US7807550B2 (en) * 2005-06-17 2010-10-05 Dalsa Semiconductor Inc. Method of making MEMS wafers
EP2121509B1 (en) * 2006-12-21 2019-02-20 Continental Teves AG & Co. OHG Encapsulation module method for production and use thereof
KR100878410B1 (en) 2007-07-11 2009-01-13 삼성전기주식회사 A crystal device fabrication method
US9444428B2 (en) * 2014-08-28 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonators comprising backside vias
DE102018108611B4 (en) * 2018-04-11 2019-12-12 RF360 Europe GmbH Housing for electrical device and method for manufacturing the housing

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326702A (en) * 1992-05-14 1993-12-10 Seiko Epson Corp Manufacture of silicon-glass junction member
US5424245A (en) * 1994-01-04 1995-06-13 Motorola, Inc. Method of forming vias through two-sided substrate
EP0851492A2 (en) * 1996-12-06 1998-07-01 Texas Instruments Incorporated Surface-mounted substrate structure and method
WO2000041299A1 (en) * 1998-12-30 2000-07-13 Thomson-Csf Device with acoustic waves guided in a fine piezoelectric material film bonded with a molecular bonding on a bearing substrate and method for making same
EP1071126A2 (en) * 1999-07-23 2001-01-24 Agilent Technologies Inc Microcap wafer-level package with vias
US6225145B1 (en) * 1998-09-07 2001-05-01 Electronics And Telecommunications Research Institute Method of fabricating vacuum micro-structure
US6242842B1 (en) * 1996-12-16 2001-06-05 Siemens Matsushita Components Gmbh & Co. Kg Electrical component, in particular saw component operating with surface acoustic waves, and a method for its production
US20020093398A1 (en) * 2001-01-16 2002-07-18 Juha Ella Bulk acoustic wave resonator with a conductive mirror
WO2002058233A1 (en) * 2001-01-18 2002-07-25 Infineon Technologies Ag Filter devices and method for fabricating filter devices
US20020113321A1 (en) * 2001-02-22 2002-08-22 Oleg Siniaguine Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326702A (en) * 1992-05-14 1993-12-10 Seiko Epson Corp Manufacture of silicon-glass junction member
US5424245A (en) * 1994-01-04 1995-06-13 Motorola, Inc. Method of forming vias through two-sided substrate
EP0851492A2 (en) * 1996-12-06 1998-07-01 Texas Instruments Incorporated Surface-mounted substrate structure and method
US6242842B1 (en) * 1996-12-16 2001-06-05 Siemens Matsushita Components Gmbh & Co. Kg Electrical component, in particular saw component operating with surface acoustic waves, and a method for its production
US6225145B1 (en) * 1998-09-07 2001-05-01 Electronics And Telecommunications Research Institute Method of fabricating vacuum micro-structure
WO2000041299A1 (en) * 1998-12-30 2000-07-13 Thomson-Csf Device with acoustic waves guided in a fine piezoelectric material film bonded with a molecular bonding on a bearing substrate and method for making same
EP1071126A2 (en) * 1999-07-23 2001-01-24 Agilent Technologies Inc Microcap wafer-level package with vias
US20020093398A1 (en) * 2001-01-16 2002-07-18 Juha Ella Bulk acoustic wave resonator with a conductive mirror
WO2002058233A1 (en) * 2001-01-18 2002-07-25 Infineon Technologies Ag Filter devices and method for fabricating filter devices
US20020113321A1 (en) * 2001-02-22 2002-08-22 Oleg Siniaguine Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN Bd. 018, Nr. 141 (E-1520), 9. März 1994 (1994-03-09) -& JP 05 326702 A (SEIKO EPSON CORP), 10. Dezember 1993 (1993-12-10) *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1749794A3 (en) * 2005-08-01 2011-11-30 Shinko Electric Industries Co., Ltd. Electronic parts packaging structure and method of manufacturing the same
WO2007055924A2 (en) * 2005-11-03 2007-05-18 Maxim Integrated Products, Inc. Wafer level packaging process
WO2007055924A3 (en) * 2005-11-03 2007-07-19 Maxim Integrated Products Wafer level packaging process
US7393758B2 (en) 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
EP2017628A1 (en) * 2007-07-20 2009-01-21 Hitachi Ltd. Physical sensor and method of manufacturing
US7905149B2 (en) 2007-07-20 2011-03-15 Hitachi, Ltd. Physical sensor and method of process
US9177893B2 (en) 2011-05-17 2015-11-03 Infineon Technologies Ag Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof

Also Published As

Publication number Publication date
DE10331322A1 (en) 2005-02-03
WO2005006432A3 (en) 2005-04-28

Similar Documents

Publication Publication Date Title
DE69920407T2 (en) COVERED SURFACE WAVE COMPONENT AND MASS MANUFACTURING METHOD
DE102007058951B4 (en) MEMS package
DE10238523B4 (en) Encapsulated electronic component and method of manufacture
DE102005026243B4 (en) Electrical component and manufacturing method
DE102005053767B4 (en) MEMS microphone, method of manufacture and method of installation
DE102004005668B4 (en) Electrical component and manufacturing process
DE60314677T2 (en) Hermetically sealed housing for an electronic component
EP1412974B1 (en) Method for hermetically encapsulating a component
DE102006046292B4 (en) Component with MEMS microphone and method of manufacture
DE102012112058B4 (en) MEMS component and method for encapsulating MEMS components
EP1419534A2 (en) Method for producing contacts and printed circuit packages
DE102011102266B4 (en) Arrangement with a MEMS component with a PFPE layer and method for the production
WO2012079927A1 (en) Cased electrical component
DE102004013770A1 (en) Wafer level package for micro device e.g. film bulk acoustic resonator device comprises via connectors extending from bonding pads to other surface of device wafer and external bonding pads formed at other surface of wafer
DE10146655B4 (en) Surface acoustic wave device
WO2005006432A2 (en) Electronic component and method for production thereof
DE10059688B4 (en) A substrate for packaging an electronic device and a piezoelectric resonant device using the same
EP1405822A2 (en) Process to manufacture a package for a micromechanical (mems) structure on a chip
WO2005086233A2 (en) Component with encapsulation suitable for wlp and production method
DE10216267B4 (en) Method for producing a housing for a chip with a micromechanical structure
DE10256945A1 (en) Multi-chip electronic device and method of manufacture
DE102018132644B4 (en) Microacoustic package at wafer level and manufacturing process
WO2012013416A1 (en) Module and production method
DE102015122434A1 (en) MEMS device
DE102016111914A1 (en) Component with thin-film cover and method of manufacture

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase