WO1998034169A1

WO1998034169A1 - Appareil et procede de traitement d'informations

Info

Publication number: WO1998034169A1
Application number: PCT/JP1998/000358
Authority: WO
Inventors: Yoko Matsuura
Original assignee: Sony Corporation
Priority date: 1997-01-31
Filing date: 1998-01-29
Publication date: 1998-08-06
Also published as: US20010020263A1; KR20000064821A; JP4279902B2; EP0898225A1; KR100541781B1; US6539474B2; EP0898225A4

Description

明細書

情報処理装置および方法本発明は、情報処理装置および方法に関し、特に、起動時に実行する基本プログラムと、その基本プログラムに従って実行する応用プログラムを書き換える情報処理装置および方法に関する。

背景技術

最近の半導体技術の進歩に伴い、様々な電子機器にマイクロコンピュ一タが応用されている。例えば、最近普及しつつある、人工衛星を介して番組などを放送する放送システムにおける受信機である I R D ( Integrated Receiver Decoder)にも、マイクロコンピュータカ応用されている。

このように普及の途上にある分野においては、提供されるサービスが今後変更される可能性が高いので、そのような変更に対応して、マイク口コンピュータのプログラムを変更することが可能であるように装置（例えば I R D ) を設計する必要がある。

このマイクロコンピュータのプログラムは、ブートノレ一チンなどの基本的な処理を行うルーチンを有する基本プログラムと、実際にサービスを提供する応用プログラムに分けられる。

本出願人は、このような応用プログラムを変更（更新）する装置を、例えば特開平 8— 1 9 5 9 5 2号公報において先に提案した。また、基本プログラムと応用プログラムの両方を変更する場合、元の基本プログラムと応用プログラムが記憶されている記憶領域に新たな基本プログラムと応用プログラムを直接書込むと、基本プログラムの書込みの途中でエラーの発生や停電などが発生したとき、ブートル一チンなどを有する基本プログラムが正常に 1つも記憶されていない状態となり、装置の次回の起動が困難になるので、 2つの記憶部を、例えば E E P R O M (Electri cal ly Erasabl e and Programmabl e ROM ) のような、書き換え可能な不揮発性のメモリに設けておき、プログラムの更新時には、更新ごとに交互にそれらの記憶部のいずれかを利用することが考えられる。

このようにすることにより、プログラムの書込みの途中でエラーの発生や停電などが発生した場合においても、元の基本プログラムが保存されているので、次回の起動が可能となる。

しかしながら、このようにして 2つの記憶部を設ける場合、少なくとも基本プログラムの容量分の、書き換え可能な不揮発性のメモリが基本プログラムの保存用に必要となり、装置のコストを低減することが困難であるという問題を有している。

発明の開示

本発明は、このような状況に鑑みてなされたもので、 2つの書き換え可能な不揮発性のメモリを設けることなく、プログラムの更新を行うことができるようにするものである。

請求項 1の発明は、少なくとも 2つの記憶領域が予め設定された記憶手段と、

新たな基本プログラムを外部から取得する手段と、

記憶手段に記憶されている基本プログラムに従って、記憶手段に記憶されている応用プログラムを実行する実行手段とを備え、

実行手段は、記憶手段の少なくとも 2つの記憶領域の内で、基本プ口グラムの書込みに使用されていない方の記憶領域に対して、取得した新たな基本プログラムを記憶させる

ことを特徴とする情報処理装置である。

請求項 1 3の発明は、予め設定された少なくとも 2つの記憶領域の一方に対して、基本プログラムが記憶され、記憶されている基本プログラムに従って、記憶されている応用プログラムを実行し、

少なくとも 2つの記憶領域の内で、基本プログラムの書込みに使用されていない他方の記憶領域に対して、外部から取得した新たな基本プログラムを記憶させる

ことを特徴とする情報処理方法である。

請求項 2の発明は、基本プログラムを記憶するための少なくとも 2 つの記憶領域が予め設定されると共に、応用プログラムを記憶する記憶手段と、

新たな基本プログラムおよび新たな応用プログラムを外部から取得する手段と、

実行手段は、記憶手段の少なくとも 2つの記憶領域の内で、基本プログラムの書込みに使用されていない方の記憶領域に対して、取得した新たな基本プログラムを記憶させた後、新たな基本プログラムを記憶させた領域以外の領域に、新たな応用プログラムを記憶させることを特徴とする情報処理装置である。

請求項 1 4の発明は、予め設定された少なくとも 2つの記憶領域の一方に対して、基本プログラムが記憶され、記憶されている基本プログラムに従って、記憶されている応用プログラムを実行し、

記憶手段の少なくとも 2つの記憶領域の內で、基本プログラムの書込みに使用されていない他方の記憶領域に対して、外部から取得した新たな基本プログラムを記憶させた後、新たな基本プログラムを記憶させた領域以外の領域に、外部から取得した新たな応用プログラムを記憶させることを特徴とする情報処理方法である。

請求項 1に記載の情報処理装置および請求項 1 3の情報処理方法においては、実行手段は、記憶手段に、新たな基本プログラムを記憶させる時に、以前に基本プログラムの書込みに使用されていない方の記憶領域に対して記憶させる。従って、基本プログラムの書き換えを支障なく行うことができる。

請求項 2の情報処理装置および請求項 1 4の情報処理方法は、新たに取得された基本プログラムを以前に基本プログラムの書込みに使用されていない方の記憶領域に対して記憶させると共に、新たな基本プ口グラムを記憶させた領域以外に新たに取得された応用プログラムを書込むので、基本プログラムおよび応用プログラムを支障無く記憶手段に記憶させることができる。

図面の簡単な説明

第 1図は、本発明の情報処理装置の一実施の形態を示すプロック図、第 2図は、第 1図のシステムモニタ回路の構成例を示すブロック図、第 3図は、システムモニタ回路の動作説明に用いるタイミングチヤート、第 4図は、第 1図の情報処理装置の動作について説明するフロ一チャート、第 5図は、第 1図の情報処理装置の動作について説明するフ口一チャート、第 6図は、第 1図のフラッシュメモリのメモリマップの一例を示す図、第 7図は、全ダウンロード時における物理セクタと論理セクタの対応関係の変更の例を示す図、第 8図は、第 1図の情報処理装置の例外処理の動作について説明するフローチヤ一トである。

発明を実施するための最良の形態

第 1図は、本発明の情報処理装置の一実施の形態の構成を示している。 C P U 1 (実行手段）は、フラッシュメモリ 4 (記憶手段）または R A M 5 (第 2の記憶手段）に記憶されているプログラム（基本プログラムまたは応用プログラム）に従って動作し、アドレスバス 2を介して各回路にァドレス情報を供給し、そのァドレスに対応するデータを、データバス 3を介して、その回路に送信、または、その回路から受信するようになされている。

フラッシュメモリ 4は、書き換え可能な不揮発性のメモリであり、起動時に実行されるブートル一チンなどの基本プログラムを、論理セクタ 0に対応する物理セクタ（第 1 の記憶領域）に記憶し、その基本プログラムに従って実行される応用プログラムを論理セクタ 1から論理セクタ N— 1 ( Nはセクタ数を表す）までに対応する物理セクタ（第 2の記憶領域）に記憶している。なお、論理セクタは、 C P U 1がアドレッシングに利用するときに使用される（後述）。

R A M 5は、 C P U 1による処理の途中において、プログラムゃデータを一時的に記憶するようになされている。

システムモニタ回路 7は、新たな基本プログラムや応用プログラムのダウン口一ドが成功したか否かや、フラッシュメモリ 4において基本プログラムが記憶されている位置などの各種状態を監視するようになされている（後述）。

リセットジエネレータ 8は、システムモニタ回路 7よりリセットリクェスト信号が供給されると、 C P U 1にリセット信号を出力するようになされている。

ダウン口一ドプログラムバッファ 9は、例えば R A Mなどの半導体メモリで構成され、周辺装置 1 1 より供給される新たなプログラムを、一時的に記憶するようになされている。

周辺装置 1 1は、所定の媒体や伝送路（図示せず）を介して供給される新たなプログラムを受け取るようになされている。周辺装置の一例は、ディジタル衛星放送、ディジタル地上波放送等のディジタルテレビジョン放送の受信部（アンテナ、フィルタ、チューナ、復調器、エラー訂正回路等）であり、プログラムは、 I RDの動作に必要なプログラムである。

第 2図は、システムモニタ回路 7の構成例を示している。 C PU 1 から状態モニタ回路 2 1に対して、タイマ信号およびダウンロード情報が供給されると共に、 nビットのアドレスバス信号の内、（n— 1 ) ビットのアドレス信号が供給される。状態モニタ回路 2 1から出力されたブートセクタ制御信号 Bおよびエラ一信号 Cは、 XOR (排他的論理和）回路 22に供給される。 X〇R回路 22から出力される信号は、 XOR回路 23の一方の入力に供給されると共に、状態モニタ回路 2 1に内蔵された不揮発性 RAM ( VRAM) 3 1および C P U lに供給される。 C P U 1から供給されるアドレスバス（nビット ) の内、所定の 1 ビットのァドレス信号 Aが X〇R回路 23の他方の入力に供給され、 XOR回路 2 3から出力されるアドレス信号 A ,は、 (n - 1 ) ビットのアドレスバス信号と共にフラッシュメモリ 4に供給される。さらに、状態モニタ回路 2 1から出力されたリセットリクェスト信号 Rは、リセットジェネレータ 8に供給され、リセットジエネレータ 8から出力されたリセット信号が CPU 1に供給される。

ところで、本発明における情報処理装置では、システムの起動の際に実行される基本プログラムがフラッシュメモリ 4内に記憶される場所は、複数設けられている。そして、フラッシュメモリ 4内のプログラム全てをダウンロードして書き換える際には、それまでの動作に用いられている基本プログラムが記憶されている場所とは別の場所に基本プログラムを記憶するようになされている。こうすることによって、仮に基本プログラムのダウンロード中にエラ一が生じ、ダウン口一ドか失敗に終わった場合でも、必ず正常に起動することができる基本プログラムが残っているので、ダウンロード失敗により起動不可能な状態になることが防止される。

以下、説明を簡単にするために、フラッシュメモリ 4が 0から 3 1 のセクタ数を有し、フラッシュメモリ 4内に基本プログラムが記憶可能なセクタを 2つ（物理セクタ 0と物理セクタ 1 6) 設けた場合について述べるが、本発明は、これらの数値に限定されるものではない。次に、システムモニタ回路 7の電源起動時の動作について、上述の第 2図および第 3図のタイミングチヤートを参照して説明する。

状態モニタ回路 2 1は、内蔵する NVR AM3 1に、 XOR回路 2 2から出力される信号の値を定期的に記憶するようになされており、これにより受信機などの情報処理装置の電源が切られる直前に XOR 回路 2 2から出力されていた信号の状態（ハイレベルまたはローレべル）を記憶することができるようになされている。

そして、電源がオンされると、状態モニタ回路 2 1は、内蔵する N VRAM 3 1に記憶されている、前回起動時において電源が切られる直前の XOR回路 2 2の出力（最終ブートセクタ情報）を読出して X OR回路 2 2に供給する。また、状態モニタ回路 2 1は、 C PU 1から供給される（n_ l ) ビットのアドレス情報とタイマ信号とから C PU 1の状態を判断し、エラーの状態であると判断すれば、エラー信号 Cとしてハイレベル信号を X OR回路 2 2に出力する（第 3図 A) 。さらに、状態モニタ回路 2 1は、エラー状態を検出した場合、リセットジェネレータ 8に対してリセットリクエスト信号 Rを出力する（第 3図 B) 。

仮に、 NVRAM3 1にローレベル信号が記憶されていたとすると、エラー信号 Cが発生されなければ、 X〇R回路 2 2の出力がローレベル信号となり、このローレベル信号が X OR回路 2 3に対して出力される。

ここで、前回の起動時に基本プログラムのダウンロードが行われ、そのダウン口一ドが失敗に終わった場合には、当然ながら C PU 1は正常に起動が行われず、状態モニタ回路 2 1は、上述のように、これを検出してエラー信号 Cとしてハイレベル信号を X OR回路 22に出力する。これにより XOR回路 2 2の出力がハイレベルに反転し（第 3図 D) 、タイミング 1の直前のタイミングで NVRAM 3 1にハィレベル信号が記憶されることになる。状態モニタ回路 2 1は、エラ一信号 Cを出力すると同時に、リセットリクエスト信号をリセットジエネレータ 8に対して出力する。リセットジェネレータ 8は、リセットリクエスト信号に応答してタイミング t 1において、リセット信号を発生し（第 3図 C) 、これによつてシステム全体が再起動される（第 3図中の網かけの部分）。再起動が行われると、 NVRAM3 1に記憶されているハイレベル信号がブートセクタ制御信号 Bとして XO R回路 2 2に供給される（第 3図 E) と共に、エラー信号が発生されないので、 XOR回路 2 2の出力がハイレベル信号となり（第 3図 D ) 、 X OR回路 2 3に供給される。 C P U 1から供給される 1 ビットのァドレス信号 Aは、エラーが発生する前と再起動後で同じ値であるため（第 3図 F) 、 X OR回路 2 3の出力であるアドレス信号 A 'は、エラーが発生する前と再起動後では反転することになる。

こうしてフラッシュメモリ 4のアクセスされるアドレスが切り替えられ、ダウンロードの失敗によらず、保存されている基本プログラムによって再起動が行われる。

次に、第 4図および第 5図のフローチャートを参照して、第 1図の情報処理装置の電源立ち上げ後の動作について説明する。なお、以下の説明では、基本プログラムが物理セクタ 0に記憶されている場合について説明するが、物理セクタ 1 6に基本プログラムが記憶されている場合も同様に動作可能である。

ステップ S 1において、電源が投入されると、 C PU 1は、第 6図に示すように、基本プログラムが記憶されているフラッシュメモリ 4 の論理セクタ 0の先頭に記憶されているリセットベクタ（reset vect or) を参照し、その値が指すアドレスに記憶されているブートルーチン（図中の boot () ) を実行する。ここで、エラーが発生した場合には、上述した再起動の処理が行われる。

次に、ステップ S 2において、 C PU 1は、コピールーチン（図中の copy— prog () ) を実行し、ダウンロードの管理やアプリケーションタスクを実行させるルートタスクルーチン（図中の rootTask () ) 、新たなプログラムを周辺装置 1 1よりダウンロードするダウンロードルーチン（図中の downloader () ) 、および、割込処理を行うサービスル一チン（図中の basic ISRs) を論理セクタ 0から読出し、第 6 図に示すように RAM 5に記憶させる。

ステップ S 3において、 C PU 1は、 RAM 5のルートタスクルーチンの実行を開始する。なお、ステップ S 3以降の処理は、このル一トタスクルーチンに従って行われる。

このように、 C P U 1は、ノレ一トタスクルーチンなどの論理セクタ 0に記憶されているルーチンを RAM 5に記憶させた後、 R AM5に記憶されているルーチンを実行することにより、フラッシュメモリ 4 の論理セクタ 0の書き換えが可能となる。また、割込処理を行うサ一ビスルーチンを RAM 5に記憶させることにより、プログラムの実行中にバスエラー、アドレスエラー、不当命令などが発生した場合においても、例外処理を行うことができるので、例外処理後に適切なプログラムのダウンロードを実行することができる。

まず、ステップ S 4において、 C P U 1は、周辺装置 1 1からのプ口グラムの前回のダウンロードが失敗しているか否かを、周辺装置 1 1 (またはシステムモニタ回路 7 ) に問い合わせ、前回のダウンロードが成功していると判断した場合、ステップ S 5に進み、全ての論理セクタを検査する。この論理セクタを検査する場合、先ず、ダウン口一ドされたプログラムの書き換え開始セクタである論理セクタ 1 6から開始して論理セクタ 3 2まで検査し、その後論理セクタ 0から、論理セクタ 1 5まで検查するといつた順序で検查を行うことが望ましい。なお、電源投入時からこの時点までに一度もダウンロードを行っていない場合においても、ステップ S 5に進む。

そして、ステップ S 6において、 C P U 1は、全ての論理セクタにおいて異常を発見したか否かを判断し、異常を発見しなかったと判断した場合、ステップ S 7に進み、アプリケーションタスク（応用プログラム）（図中の卿 l icationTaskl () , appl icationTask2 () , · • · ) をマルチタスクとして順次開始した後、ステップ S 9 (第 5図 ) に進み、ダウンロードが実行されるまで待機する。

例えば、プログラムバージョンレジスタやチェックサム用のレジスタをフラッシュメモリ 4の所定の記憶領域に確保し、プログラムの書込み時に、プログラムのバージョンやチェックサムの値を予め記憶させておき、ステップ S 6においてその値を参照することにより、 C P U 1は、各論理セクタが異常であるか否かを判断することができる。また、周辺装置 1 1は、ダウンロードの結果（成功または失敗）の情報を記憶していない場合においても、このように、所定の論理セクタを検査することにより、前回のダウンロードが成功しているか否かを判断することができる。 —方、ステップ S 6において、 C P U 1が異常を発見したと判断した場合、ステップ S 8に進む。そして、ステップ S 8において、 C P U 1は、論理セクタ 1 6が異常であるか否かを判断し、論理セクタ 1 6が異常である場合、前回の全ダウンロードでブートセクタの書込みに失敗していると判断し、全ての論理セクタに対応する新たなプログラムのダウンロード（全ダウンロード）のリクエストを周辺装置 1 1 に出力した後、ステップ S 9 (第 5図）に進み、そのダウンロードが実行されるまで待機する。なお、論理セクタ 1 6は正常である場合、何もせずステップ S 9に進む。

また、ステップ S 4において、前回のダウンロードが失敗していると判断した場合、（アプリケーションタスクを実行しても、バスエラ一、アドレスエラ一、不当命令などが発生する可能性が高いので、）ステップ S 9 (第 5図）に進み、次のダウンロードが実行されるまで待機する。

そして、ステップ S 9において次のダウンロードが実行されるまで待機し、周辺装置 1 1によりダウンロードが開始されると、 C P U 1 は、まず、ステップ S 1 0において、ブートルーチンが配置されているセクタ（ブ一トセクタ）、すなわち、論理セクタ 0に対応する物理セクタの番号（今の場合、 0か 1 6 ) を、例えば不揮発性メモリ 3 1 に記憶されている最終ブ一トセクタ情報から特定する。

また、応用プログラムがマルチタスク環境で動作している場合は、この時点で、ルートタスク（書換プログラムを有するもの）を残してすべての他のタスクは、実行を中止する。

次に、ステップ S 1 1において、 C P U 1は、実行するダウンロードの種類が、全ダウンロードである力、あるいは、ブートセクタ以外のセクタのプログラム（すなわち、応用プログラム）をダウンロードする部分ダウンロードであるかを、周辺装置 1 1からの所定の信号で判断し、今回のダウンロードが部分ダウンロードである場合、ステツプ S 1 2に進み、周辺装置 1 1 より供給されたプログラムを、論理セクタ 1から最後の論理セクタまでの領域に記憶させる。

第 6図に示すように、ブートルーチンなどの基本プログラムと異なるセクタに、アプリケーションタスクと、それに対応するデータを記憶することにより、部分ダウンロードを行うことができる。部分ダウンロードは、基本プログラムを書き換えないので、データが保護されている。従って、万一ダウンロード中に事故か発生しても、かかる構成をとることによって、再部分ダウンロードが可能となる。

このとき、ブートセクタが物理セクタ 0にだけ配置されており、そこに記憶されている基本プログラムにより起動が行われている場合、プログラムは、物理セクタ 1〜最後の物理セクタ（物理セクタ N— 1 ) に上書きされる。

一方、現在は物理セクタ 0に記憶されている基本プログラムにより起動されているが、他のブートセクタが物理セクタ 1 6に配置されている場合が考えられる。これは、前回の起動時に全ダウンロードが行われて、ブートセクタまでは正常にダウンロードが行われたが、応用プログラムのダウン口一ドに失敗した時は、このような状態となる。この時の対処として、物理セクタ 0のブートセクタを残して他の部分を部分ダウンロードする場合と、物理セクタ 1 6のブートセクタを残して他の部分を部分ダウン口一ドする場合とが考えられる。この二つのケースのどちらにするかは、例えば物理セクタ 0 と 1 6に記憶されているブートセクタのバージョン情報を比較し、新しい方を残すようにしても良い。あるいは、これから部分ダウンロードしょうとするプ口グラムと親和性の高い方のブートセクタを残して他の部分をダウン口一ドするようにしても良い。

次に、ステップ S 1 3において、 C PU 1は、このダウンロードが失敗したか否かを判断し、ダウンロードが成功している場合、ステツプ S 1に戻り、システムをブートし直す（再起動を行う）。

一方、ステップ S 1 3においてダウンロードが失敗したと判断した場合、 C PU 1は、内蔵するメモリにダウンロードの失敗の情報を記憶し、さらに、ステップ S 1 4において、ダウンロードが失敗したことを、所定の信号を出力して周辺装置 1 1に報告した後、ステップ S 9に戻り、再度ダウンロードが実行されるまで待機する。

また、ステップ S 1 1において今回のダウンロードが、全ダウン口ードであると判断された場合、ステップ S 1 5に進み、 C PU 1は、周辺装置 1 1より供給されたプログラムを記憶させる。すなわち、ブ一トセクタを論理セクタ 1 6に書き、論理セクタ 1のデータを論理セクタ 1 7に書き、以下順に書いて行き、論理セクタ 0に戻り、論理セクタ 1 5までの領域にデータを書く。

第 7図に示すように、例えば 3 2ビットでフラッシュメモリ 4のァドレッシングが行われており、ブ一トセクタの切り替え制御に、アドレス情報の第 2 1 ビットの値を使用する場合、 C PU 1が論理セクタ 0の先頭（0 x 200000 (O xは 1 6進数を表す））をァドレツシングしたとき、アドレス信号の値が 0であると、物理セクタ 0の先頭（0 x 200000) がアドレッシングされる。一方、アドレス信号の値が 1であると、物理セクタ 1 6の先頭（0 x 3 00000) がァドレッシングされる。

従って、ブートセクタが物理セクタ 0に配置されている場合、第 7 図に示すように、プログラムは、論理セクタ番号の順番で、物理セクタ 1 6〜最後の物理セクタ（物理セクタ N— 1 ) と、物理セクタ 0〜物理セクタ 1 5に順次書込まれる。従って、このときの所定の論理セクタ番号に対応する物理セクタ番号は、その論理セクタ番号に 1 6を加算した数に対するセクタ数 Nの剰余（（論理セクタ番号 + 1 6 ) ( m o d N ) ) で表される。

一方、ブートセクタが物理セクタ 1 6に配置されている場合、プログラムは、論理セクタ番号の順番で、物理セクタ 0〜最後の物理セクタ（物理セクタ N— 1 ) に順次書込まれる。従って、書込み後の各物理セクタの番号は、その物理セクタに対応する論理セクタの番号と同一の番号となる。

すなわち、元のブートセクタが物理セクタ 0に配置されていた場合、今回のダウン口一ドにより、ブートセクタは、物理セクタ 1 6に配置され、元のブ一トセクタが物理セクタ 1 6に配置されていた場合、今回のブートセクタは、物理セクタ 0に配置される。このように、元のブートセクタに新たなプログラムを上書きする前に、今回のブートセクタのプログラムを書込まないようにすることにより、プログラムのダウンロード中にエラ一が発生した場合においても、少なくとも 1 つの正常なブ一トセクタが保存されていることになる。

次に、ステップ S 1 6において、 C P U 1は、このダウンロードが失敗したか否かを判断する。ダウン口一ドが成功している場合には、ステップ S 1 (第 4図）に戻り、システムをブートし直す（再起動を行う）。

一方、ステップ S 1 6においてダウン口一ドが失敗したと判断した場合、 C P U 1は、内蔵するメモリにダウンロードの失敗の情報を記憶し、さらに、ステップ S 1 7において、失敗したことをシステムモユタ回路 7および周辺装置 1 1に報告した後、ステップ S 9に戻り、再度ダウンロードが実行されるまで待機する。以上のようにして、全ダウン口一ドまたは部分ダウンロードが必要に応じて行われるとともに、ダウンロードが失敗していない場合においては、ブ一ト後に所定のアプリケーションタスクが実行される。次に、第 8図のフローチャートを参照して、バスエラ一、アドレスエラー、不当命令などが発生したときの例外処理について説明する。上述したステップ S 5で、全論理セクタを検査したにもかかわらず、検査もれによりエラーが発生した場合に、以下の例外処理がなされる最初に、 C P U 1は、ステップ S 2 1において、エラーが発生したアドレスを読出し、ステップ S 2 2において、そのアドレス値からェラーが発生した論理セクタを特定する。

そして、ステップ S 2 3において、 C P U 1は、その論理セクタがブートセクタ（すなわち、論理セクタ 0 ) であるか否かを判断し、その論理セクタがブートセクタである場合、ステップ S 2 4において、全ダウン口一ドのリクエストを周辺装置 1 1に送信し、そのセクタがブートセクタ以外のセクタである場合、部分ダウン口一ドのリクエストを送信する。

このようにして例外処理を行うことにより、例えばダウンロードの途中で停電になり、周辺装置 1 1に対してダウンロードの失敗の報告が行われておらず、さらに論理セクタのチェック時に検査もれをしてしまった場合においても、再度ダウン口一ドを実行することかできるなお、上記実施の形態においては、ブ一トセクタを配置する物理セクタの番号を 0または 1 6に設定している力、他の物理セクタにブートセクタを配置するようにしてもよい。

また、上記実施の形態においては、基本プログラムを R A M 5に記憶させているが、フラッシュメモリ 4のブートセクタ（論理セクタ 0 ) に記憶されているプログラム書換モジュール（第 6図の downloader 0 ) によって、論理セクタ 1 6から N— 1までを書き換え、論理セクタ 0〜 1 5の書き換えは、新たに供給されるプログラム書換モジュールに実行を移してすべてのプログラムを書き換えるようにしてもよレ、。それによつて、 R A M 5に基本プログラムを記憶する必要がないその場合、新たに供給されるプログラム書換モジュール（download er ( ) ) が記憶されるアドレスを、予めデータとして元のプログラム書換モジュールに与えておき、 C P U 1は、元のプログラム書換モジユールに従って、新たな基本プログラムを論理セクタ 0に書込んだ後、プログラムの実行を、新たな論理セクタ 0における新たなプロダラム書換モジュールに移し、その新たなプログラム書換モジュールに従つて、論理セクタ 0より後の残りのプログラムをフラッシュメモリ 4 に書込む。

以上のごとく、本発明によれば、元の応用プログラムが記憶されている第 2の記憶領域における所定の領域に新たな基本プログラムを記憶した後、新たな基本プログラムを記憶した領域の終わりから第 2の記憶領域の終わりまでの領域、元の基本プログラムが記憶されている第 1の記憶領域、および、第 2の記憶領域の先頭から新たな基本プログラムが記憶されている領域の先頭までの領域に、新たな応用プログラムを記憶するようにしたので、書き換え可能な不揮発性のメモリの容量が少なくて済むようにすることができる。

Claims

請求の範囲

1 . 少なくとも 2つの記憶領域が予め設定された記憶手段と、新たな基本プログラムを外部から取得する手段と、

前記記憶手段に記憶されている基本プログラムに従って、前記記憶手段に記憶されている応用プログラムを実行する実行手段とを備え、前記実行手段は、前記記憶手段の少なくとも 2つの記憶領域の内で、基本プログラムの書込みに使用されていない方の記憶領域に対して、前記取得した新たな基本プログラムを記憶させる

ことを特徴とする情報処理装置。

2 . 基本プログラムを記憶するための少なくとも 2つの記憶領域が予め設定されると共に、応用プログラムを記憶する記憶手段と、新たな基本プログラムおよび新たな応用プログラムを外部から取得する手段と、

前記記憶手段に記憶されている基本プログラムに従って、前記記憶手段に記憶されている応用プログラムを実行する実行手段とを備え、前記実行手段は、前記記憶手段の少なくとも 2つの記憶領域の内で、基本プログラムの書込みに使用されていない方の記憶領域に対して、前記取得した新たな基本プログラムを記憶させた後、前記新たな基本プログラムを記憶させた領域以外の領域に、前記新たな応用プログラムを記憶させる

ことを特徴とする情報処理装置。

3 . 特許請求の範囲第 1項または第 2項において、

前記記憶手段が不揮発性メモリである

ことを特徴とする情報処理装置。

4 . 特許請求の範囲第 1項または第 2項において、

前記外部から基本プログラムを取得する手段がディジタルテレビジョン信号の受信手段である

ことを特徴とする情報処理装置。

5 . 特許請求の範囲第 1項または第 2項において、

前記基本プログラムを一時的に記憶する第 2の記憶手段をさらに備え、

前記実行手段は、前記第 2の記憶手段に記憶された前記基本プログラムに従って、前記新たな基本プログラムおよび新たな応用プロダラムを記憶させる

ことを特徴とする情報処理装置。

6 . 特許請求の範囲第 2項において、

前記実行手段は、前記第 2の記憶手段に記憶された前記基本プログラムに従って、前記新たな基本プログラムを記憶させた後、前記新たな基本プログラムに従って前記新たな応用プログラムを記憶させることを特徴とする情報処理装置。

7 . 特許請求の範囲第 2項において、

前記応用プログラムは、所定の数の機能に対応するルーチンを有し前記ルーチンにより使用されるデータは、そのルーチンが記憶されるセクタに記憶される

ことを特徴とする情報処理装置。

8 . 特許請求の範囲第 2項において、

前記実行手段は、所定の信号に応じて、前記新たな基本プログラムおよび前記新たな応用プログラムを記憶させるか、あるいは、新たな応用プログラムだけを前記記憶手段に記憶させる

ことを特徴とする請求項 1に記載の情報処理装置。

9 . 特許請求の範囲第 1項または第 2項において、前記記憶手段の少なくとも 2つの記憶領域のそれぞれが所定の数のセクタのうちの所定の 1セクタである

ことを特徴とする情報処理装置。

1 0 . 特許請求の範囲第 1項または第 2項において、

前記基本プログラムは、ブートルーチンを有する

ことを特徴とする情報処理装置。

1 1 . 特許請求の範囲第 1項または第 2項において、

前記基本プログラムは、割込処理用のル一チンを有する

ことを特徴とする情報処理装置。

1 2 . 特許請求の範囲第 1項または第 2項において、

さらに、前記実行手段が正常に起動するか否かをモニタするモニタ手段を備え、

前記実行手段が正常に起動しない場合には、前記記憶手段の前記少なくとも 2つの記憶領域の一方から他方へ、書込みァドレスを切り替えると共に、前記実行手段を再起動する

ことを特徴とする情報処理装置。

1 3 . 予め設定された少なくとも 2つの記憶領域の一方に対して、基本プログラムが記憶され、記憶されている基本プログラムに従って、記憶されている応用プログラムを実行し、

前記少なくとも 2つの記憶領域の内で、基本プログラムの書込みに使用されていない他方の記憶領域に対して、外部から取得した新たな基本プ口グラムを記憶させる

ことを特徴とする情報処理方法。

1 4 . 予め設定された少なくとも 2つの記憶領域の一方に対して、基本プログラムが記憶され、記憶されている基本プログラムに従って、記憶されている応用プログラムを実行し、前記記憶手段の少なくとも 2つの記憶領域の内で、基本プログラムの書込みに使用されていない他方の記憶領域に対して、外部から取得した新たな基本プログラムを記憶させた後、前記新たな基本プロダラムを記憶させた領域以外の領域に、外部から取得した新たな応用プログラムを記憶させる

ことを特徴とする情報処理方法。