EP1958261A1 - Transistor de type i-mos comportant deux grilles independantes, et procede d'utilisation d'un tel transistor - Google Patents

Transistor de type i-mos comportant deux grilles independantes, et procede d'utilisation d'un tel transistor

Info

Publication number
EP1958261A1
EP1958261A1 EP06841838A EP06841838A EP1958261A1 EP 1958261 A1 EP1958261 A1 EP 1958261A1 EP 06841838 A EP06841838 A EP 06841838A EP 06841838 A EP06841838 A EP 06841838A EP 1958261 A1 EP1958261 A1 EP 1958261A1
Authority
EP
European Patent Office
Prior art keywords
intermediate zone
grid
transistor
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP06841838A
Other languages
German (de)
English (en)
Inventor
Cyrille Le Royer
Olivier Faynot
Laurent Clavelier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP1958261A1 publication Critical patent/EP1958261A1/fr
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/1057—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Definitions

  • I-MOS type transistor comprising two independent gates, and method of using such a transistor
  • the invention relates to an I-MOS type transistor comprising a source, constituted by a first zone doped by a first doping type, a drain, constituted by a second zone doped by a second doping type, and an intermediate zone of low doping disposed between the source and the drain, the intermediate zone forming first and second junctions respectively with the source and with the drain, the transistor comprising a first gate for generating an electric field in the intermediate zone, on the side of the first junction.
  • the document WO2004 / 001801 describes an MOS (metal / oxide / semiconductor) transistor comprising a structure of the PIN type.
  • This PIN structure comprises an intermediate zone (I), semiconductor and of low doping, either n " or p " , disposed between a doped zone P and a doped zone N.
  • the intermediate zone I forms a first semiconductor junction PI with the P doped zone and a second semiconductor junction IN with the second zone.
  • An insulated grid makes it possible to apply an electric field closer to one of the two junctions than to the other junction. The electric field causes the transistor to switch between a blocked state and a conductive state. In the conductive state, an avalanche breakdown occurs in the intermediate zone I.
  • a PIN diode is thus obtained, the avalanche voltage of which can be controlled by the gate.
  • the abrupt transition from a blocked regime to a passing regime is obtained through impact ionization phenomena.
  • the transistor obtained is also called an I-MOS transistor (impact ionization MOSFET).
  • the current-voltage characteristic (I-V) of an I-MOS transistor has a very low value of the inverse of the slope below the threshold, of the order of 5 to 10 mV per decade.
  • the document WO2004 / 001801 proposes applications of the I-MOS transistor such as, for example, a memory cell or an inverter having a shorter switching time than CMOS type devices.
  • I-MOS transistors A method for manufacturing I-MOS transistors is described in the article "Impact lonization MOS (l-MOS) -Part-ll: Experimental Results” by K. Gopalakrishnan et al. (IEEE Transactions on Electron Devices, volume 52, p.77-84, 2005).
  • the invention aims to improve the I-MOS type transistors, more particularly to allow the realization of additional electronic and logic functions.
  • This object is achieved by a transistor according to the appended claims and more particularly by the fact that the transistor has a second gate for generating an electric field in the intermediate zone on the side of the second junction.
  • the object of the invention is also a method of using a transistor according to the invention, comprising:
  • Figures 1 to 4 show, in section, four particular embodiments of a transistor according to the invention.
  • Figures 5 and 6 show, respectively in top view and in section along the axis AA, a fifth particular embodiment of the transistor according to the invention.
  • FIG. 7 illustrates a particular embodiment of the transistor according to the invention and of its operation.
  • an I-MOS type transistor impact ionization MOSFET
  • a first semiconductor zone 1 doped with a first type of doping, for example P +
  • a second semiconductor zone 2 doped with a second type of doping, for example N +.
  • the first type and the second type of doping are opposite.
  • the first zone 1 and the second zone 2 thus constitute respectively source (1) and drain (2) electrodes of the transistor.
  • An intermediate zone I also called intrinsic zone of low doping, for example of n or p type, is disposed between the first and second zones.
  • the intermediate zone I forms first (3) and second (4) junctions, respectively with the first zone 1 and with the second zone 2, thus constituting a PIN diode.
  • a first grid 5 makes it possible to generate an electric field in the intermediate zone I, on the side of the first junction 3.
  • a second grid 6 makes it possible to generate an electric field in the intermediate zone I, on the side of the second junction 4.
  • the grids 5 and 6 are separated from the intermediate zone I by respective insulating layers 7.
  • the lengths L 0 of the two grids are preferably of the same order of magnitude.
  • the first grid 5 is arranged on a front face of the intermediate zone I and the second grid 6 is arranged on a rear face of the intermediate zone I.
  • the grids 5 and 6 are integrated in the intermediate zone I so that each grid 5 and 6 forms a common flat face with the intermediate zone I. This has the advantage of obtaining the impact ionization effect not only on the surface but also in the volume of the intermediate zone I.
  • the first grid 5 and the second grid 6 are arranged on the same face of the intermediate zone I.
  • the grids 5 and 6 can partially cover the associated doped zone 1 and 2.
  • each grid generates an electric field in the intermediate zone I, on the side of the corresponding junction.
  • the gates are offset with respect to a transverse median axis T ( Figure 4) of the transistor.
  • the first grid 5 is offset in the direction of the first junction 3 and the second grid 6 is offset in the direction of the second junction 4.
  • the electric field of each grid is therefore essentially located in a region of the intermediate zone I closer from the corresponding junction as from the opposite junction.
  • the PIN diode is thus controlled by one of the grids, which partially covers the area intermediate between the source (P-doped area) and the drain (N-doped area) and which is close to the source (P-type I-MOS) or the drain (N-type I-MOS).
  • an I-MOS type transistor works like a switch. Indeed, depending on the polarization of the gate, the transistor is on (high current between the drain and the source) or blocked (very low current between the drain and the source).
  • the transistor obtained can also be considered as a transistor with two independent gates having distinct effects.
  • the conduction channels generated by the grids are independent.
  • the transistor therefore has four independent electrodes: source (1), drain (2), first gate 5 and second gate 6.
  • the gate voltage Vg 1 of the first gate 5 and the gate voltage Vg2 of the second gate 6 have not exceeded the threshold voltages Vt1 and Vt2 respectively, the total current is substantially zero.
  • the gate voltage of the other gate being maintained at OV, the transistor behaves like a conventional I-MOS transistor corresponding to the modulated gate.
  • the use of the two gates however makes it possible to obtain the superposition of two I-MOS transistors of opposite polarizations, that is to say of an NI-MOS transistor and of a PI-MOS transistor.
  • the PI-MOS transistor has a negative threshold voltage and is blocked for gate voltages greater than its threshold voltage
  • the NI-MOS transistor has a positive threshold voltage and is blocked for voltages grid lower than its threshold voltage.
  • the total current It is the sum of individual currents 11 and 12 corresponding respectively to the first junction 3 and to the second junction 4, 11 and 12 being positive.
  • the truth table of such a transistor has four conduction states:
  • the impact ionization phenomenon occurs when the electric field in the intermediate zone I is greater than the critical field Ec.
  • the supply voltages are fixed and this imposes a maximum value that the critical field Ec must not exceed.
  • the semiconductor material used for the intermediate zone I can then be chosen, in particular, as a function of the critical field Ec.
  • a source-drain voltage V D is applied. S between the first (1) and second (2) doped zones, so that a corresponding electric field, generated in the intermediate zone I, is less than the critical impact ionization field Ec of the semiconductor material used . A source-drain voltage V D is applied. S positive between the drain (2) and the source (1) -
  • a grid voltage is applied to one of the grids, for example a first grid voltage Vg1 on the first grid 5, as illustrated in FIG. 1.
  • the grid voltage Vg1 creates a conductive inversion channel 8 near the first gate 5, so that the source-drain voltage
  • V D. S falls over a distance d shorter than an initial length L of the intermediate zone I.
  • the corresponding electric field is thus greater than the critical field Ec.
  • the critical field Ec impact ionization occurs and the triggering of the avalanche causes the transistor to go from a blocked state to a passing state.
  • the second grid 6 operates in a similar manner. We can thus establish the current 11 or the current 12 mentioned in the truth table above.
  • a first gate voltage Vg1 is applied to the first gate 5 greater in absolute value than the first threshold voltage Vt1.
  • a second gate voltage Vg2 is applied to the second gate 6, greater in absolute value than the second threshold voltage Vt2.
  • two inversion channels 8 conductors are created, respectively near the first and second gates (5, 6), so that the source-drain voltage V D. S falls, for each grid, over a distance d shorter than an initial length L of the intermediate zone I (FIG. 1), the corresponding electric field being greater than the critical field Ec.
  • Ec is the critical field.
  • the voltage on the gate must create an inversion channel of the same type as the corresponding doped area, that is to say the closest source or drain area. For example, for a gate close to an N-type drain (NI-MOS), a positive voltage is applied. For a gate close to a P-type source (PI-MOS), a negative voltage is applied.
  • NI-MOS N-type drain
  • PI-MOS P-type source
  • the grids 5 and 6 partially envelop the intermediate zone I.
  • the grids are arranged on a front face of the intermediate zone I and on lateral flanks of the intermediate zone I, while by being isolated from the intermediate zone by respective insulating layers 7.
  • the first gate 5 and the second gate 6 are arranged on the same face of the transistor, advantageously on the front face, which facilitates their production compared to the other embodiments.
  • the grids 5 and 6 can partially cover the doped zones 1 and 2 associated in the embodiments corresponding to FIGS. 2, 3, 5 and 6.
  • the respective values of the gate length L Gl of the distance L between the source and the drain and of the thickness e of the semiconductor film, preferably in Si, Ge or SiGe, in which are formed the source, the drain and the intermediate zone of the transistor can be the following:

Abstract

Le transistor comporte une source (1), un drain (2) séparées par une zone intermédiaire (I) de faible dopage. La zone intermédiaire (I) forme des première (3) et seconde (4) jonctions respectivement avec la source (1) et avec le drain (2). Le transistor comporte une première grille (5) pour générer un champ électrique dans la zone intermédiaire (I), du côté de la première jonction (3), et une seconde grille (6) pour générer un champ électrique dans la zone intermédiaire (I), du côté de la seconde jonction (4).

Description

Transistor de type I-MOS comportant deux grilles indépendantes, et procédé d'utilisation d'un tel transistor
Domaine technique de l'invention
L'invention concerne un transistor de type I-MOS comportant une source, constituée par une première zone dopée par un premier type de dopage, un drain, constitué par une seconde zone dopée par un second type de dopage, et une zone intermédiaire de faible dopage disposée entre la source et le drain, la zone intermédiaire formant des première et seconde jonctions respectivement avec la source et avec le drain, le transistor comportant une première grille pour générer un champ électrique dans la zone intermédiaire, du côté de la première jonction.
État de la technique
Le document WO2004/001801 décrit un transistor MOS (métal/oxyde/semi- conducteur) comportant une structure du type PIN. Cette structure PIN comporte une zone intermédiaire (I), semi-conductrice et de faible dopage, soit n" soit p", disposée entre une zone dopée P et une zone dopée N. La zone intermédiaire I forme une première jonction semi-conductrice P-I avec la zone dopée P et une seconde jonction semi-conductrice I-N avec la seconde zone. Une grille isolée permet d'appliquer un champ électrique plus proche de l'une des deux jonctions que de l'autre jonction. Le champ électrique provoque la commutation du transistor entre un état bloqué et un état conducteur. Dans l'état conducteur, un claquage par avalanche se produit dans la zone intermédiaire I. On obtient ainsi une diode PIN dont la tension d'avalanche peut être contrôlée par Ia grille. Le passage abrupt entre un régime bloqué et un régime passant est obtenu par l'intermédiaire de phénomènes d'ionisation par impact. Le transistor obtenu est également appelé transistor I-MOS (MOSFET à ionisation par impact).
La caractéristique courant-tension (I-V) d'un transistor I-MOS présente une très faible valeur de l'inverse de la pente sous le seuil, de l'ordre de 5 à 10 mV par décade.
Le document WO2004/001801 propose des applications du transistor I-MOS comme, par exemple, une cellule mémoire ou un inverseur ayant un temps de commutation plus court que les dispositifs de type CMOS.
Un procédé de fabrication de transistors I-MOS est décrit dans l'article "Impact lonization MOS (l-MOS)-Part-ll: Expérimental Results" de K.Gopalakrishnan et al. (IEEE Transactions on Electron Devices, volume 52, p.77-84, 2005).
Par ailleurs, l'article "80nm Self-Aligned Complementary I-MOS Using Double Sidewall Spacer and Elevated Drain Structure and Its Applicability to Amplifiers with High Linearity," de W.Y.Choi et al. (International Electron Devices Meeting, San Francisco, U.S.A., pp. 203-206, Dec. 13-15, 2004) propose un procédé de fabrication de dispositifs I-MOS utilisant des espaceurs afin de contrôler les dimensions de la grille et de la zone intermédiaire.
Objet de l'invention
L'invention a pour but d'améliorer les transistors de type I-MOS, plus particulièrement pour permettre la réalisation de fonctions électroniques et logiques supplémentaires. Ce but est atteint par un transistor selon les revendications annexées et plus particulièrement par le fait que le transistor comporte une seconde grille pour générer un champ électrique dans la zone intermédiaire du côté de la seconde jonction.
L'invention a également pour but un procédé d'utilisation d'un transistor selon l'invention, comportant :
l'application d'une tension source-drain entre la source et le drain, de manière à ce qu'un champ électrique correspondant, généré dans la zone intermédiaire, soit inférieur au champ critique d'ionisation par impact du matériau semi-conducteur utilisé,
l'application d'une tension de grille sur l'une des première et seconde grilles créant un canal d'inversion conducteur à proximité de la grille correspondante, de manière à ce que la tension source-drain chute sur une distance plus courte qu'une longueur initiale de la zone intermédiaire, le champ électrique correspondant étant supérieur au champ critique.
Description sommaire des dessins
D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels :
Les figures 1 à 4 représentent, en coupe, quatre modes de réalisation particuliers d'un transistor selon l'invention.
Les figures 5 et 6 représentent, respectivement en vue de dessus et en coupe selon l'axe A-A, un cinquième mode de réalisation particulier du transistor selon l'invention. La figure 7 illustre un mode de réalisation particulier du transistor selon l'invention et de son fonctionnement.
Description de modes particuliers de réalisation
Sur la figure 1 , un transistor de type I-MOS (MOSFET à ionisation par impact) comporte une première zone 1 semi-conductrice dopée par un premier type de dopage, par exemple P+, et une seconde zone 2 semi- conductrice dopée par un second type de dopage, par exemple N+. Le premier type et le second type de dopage sont opposés. La première zone 1 et la seconde zone 2 constituent ainsi respectivement des électrodes de source (1) et de drain (2) du transistor. Une zone intermédiaire I (dite également zone intrinsèque) de faible dopage, par exemple de type n ou p, est disposée entre les première et seconde zones. La zone intermédiaire I forme des première (3) et seconde (4) jonctions, respectivement avec la première zone 1 et avec la seconde zone 2, constituant ainsi une diode PIN.
Une première grille 5 permet de générer un champ électrique dans la zone intermédiaire I, du côté de la première jonction 3. Une seconde grille 6 permet de générer un champ électrique dans la zone intermédiaire I, du côté de la seconde jonction 4. Les grilles 5 et 6 sont séparées de la zone intermédiaire I par des couches isolantes 7 respectives. Les longueurs L0 des deux grilles sont, de préférence, du même ordre de grandeur.
Sur la figure 1 , la première grille 5 est disposée sur une face avant de la zone intermédiaire I et la seconde grille 6 est disposée sur une face arrière de la zone intermédiaire I. Sur la figure 2, les grilles 5 et 6 sont intégrées dans la zone intermédiaire I de manière à ce que chaque grille 5 et 6 forme une face plane commune avec la zone intermédiaire I. Ceci présente l'avantage d'obtenir l'effet d'ionisation par impact non seulement en surface mais également dans le volume de la zone intermédiaire I. Sur la figure 3, la première grille 5 et la seconde grille 6 sont disposées sur une même face de la zone intermédiaire I.
Comme représenté à la figure 4, les grilles 5 et 6 peuvent recouvrir partiellement la zone dopée 1 et 2 associée.
Tous les modes de réalisation ont en commun le fait que chaque grille génère un champ électrique dans la zone intermédiaire I, du côté de la jonction correspondante. En effet, les grilles sont décalées par rapport à un axe médian transversal T (figure 4) du transistor. Ainsi, la première grille 5 est décalée en direction de la première jonction 3 et la seconde grille 6 est décalée en direction de la seconde jonction 4. Le champ électrique de chaque grille est donc essentiellement localisé dans une région de la zone intermédiaire I plus proche de la jonction correspondante que de la jonction opposée.
En appliquant une tension sur une grille (5 ou 6), on provoque un courant de porteurs de charge. La majorité de ces porteurs de charge a une charge correspondant au type de dopage de la zone dopée la plus proche de la grille (5 ou 6). Ainsi, lorsque la première zone 1 est dopée P, la première grille 5, disposée à proximité de la première zone 1 et polarisée négativement, génère un courant de porteurs de charge positive dans une région de la zone intermédiaire I où l'effet du champ de la grille est suffisant. On obtient alors un fonctionnement en mode I-MOS de type P. De la même façon, on obtient un fonctionnement en mode I-MOS de type N pour une zone dopée N et une grille (5 ou 6) polarisée positivement. Dans les deux cas, la diode PIN est ainsi contrôlée par une des grilles, qui recouvre partiellement la zone intermédiaire entre la source (zone dopée P) et le drain (zone dopée N) et qui est proche de la source (I-MOS de type P) ou du drain (I-MOS de type N). Comme un transistor de type MOSFET, un transistor de type I-MOS fonctionne comme un interrupteur. En effet, selon la polarisation de la grille, le transistor est passant (fort courant entre le drain et la source) ou bloqué (très faible courant entre le drain et la source).
Le transistor obtenu peut également être considéré comme un transistor à deux grilles indépendantes ayant des effets distincts. En particulier, les canaux de conduction générés par les grilles sont indépendants. Le transistor comporte donc quatre électrodes indépendantes : source (1), drain (2), première grille 5 et seconde grille 6.
Ainsi, lorsque la tension de grille Vg 1 de la première grille 5 et la tension de grille Vg2 de la seconde grille 6 n'ont pas dépassé les tensions de seuil Vt1 et Vt2 respectives, le courant total est sensiblement nul. Lorsqu'une seule des tensions de grille est modulée, la tension de grille de l'autre grille étant maintenue à OV, le transistor se comporte comme un transistor I-MOS classique correspondant à la grille modulée. L'utilisation des deux grilles permet cependant d'obtenir la superposition de deux transistors I-MOS de polarisations opposées, c'est-à-dire d'un transistor N-I-MOS et d'un transistor P-I-MOS. Il est à noter que le transistor P-I-MOS a une tension de seuil négative et est bloqué pour des tensions de grille supérieures à sa tension de seuil, tandis que le transistor N-I-MOS a une tension de seuil positive et est bloqué pour des tensions de grille inférieures à sa tension de seuil. Ainsi, lorsque les valeurs absolues des deux tensions de grille Vg 1 et Vg2 dépassent les valeurs absolues des tensions de seuil Vt1 et Vt2 respectives (avec Vt1 et Vg1 négatives, et avec Vt2 et Vg2 positives), le courant total It est la somme des courants individuels 11 et 12 correspondant respectivement à la première jonction 3 et à la seconde jonction 4, 11 et 12 étant positifs. Pour une première zone 1 dopée P et une seconde zone 2 dopée N, la table de vérité d'un tel transistor présente quatre états de conduction :
On obtient ainsi trois niveaux ou états de courant, selon les tensions de grille appliquées aux deux grilles. Le phénomène d'ionisation par impact se produit lorsque le champ électrique dans la zone intermédiaire I est supérieur au champ critique Ec. Dans la pratique, pour des dimensions données du transistor, les tensions d'alimentation sont fixées et cela impose une valeur maximale que le champ critique Ec ne doit pas dépasser. Le matériau semiconducteur utilisé pour la zone intermédiaire I peut alors être choisi, en particulier, en fonction du champ critique Ec.
Ainsi, on applique une tension source-drain VD.S entre les première (1) et seconde (2) zones dopées, de manière à ce qu'un champ électrique correspondant, généré dans la zone intermédiaire I, soit inférieur au champ critique Ec d'ionisation par impact du matériau semi-conducteur utilisé. On applique une tension source-drain VD.S positive entre le drain (2) et la source (1)-
Ensuite, une tension de grille est appliquée sur une des grilles, par exemple une première tension de grille Vg1 sur la première grille 5, comme illustré à la figure 1. La tension de grille Vg1 crée un canal d'inversion 8 conducteur à proximité de la première grille 5, de manière à ce que la tension source-drain
VD.S chute sur une distance d plus courte qu'une longueur initiale L de la zone intermédiaire I. Le champ électrique correspondant est, ainsi, supérieur au champ critique Ec. En effet, la tension VD.S est constante et, conformément à la relation E=U/d, le champ électrique E à l'intérieur de la zone intermédiaire I augmente. Quand le champ électrique dû à la tension VD.S est supérieur au champ critique Ec, l'ionisation par impact se produit et le déclenchement de l'avalanche provoque le passage du transistor d'un état bloqué à un état passant. La seconde grille 6 fonctionne de manière analogue. On peut ainsi établir le courant 11 ou le courant 12 mentionnés à la table de vérité ci- dessus.
Afin d'obtenir un courant total It correspondant à la somme des courants individuels 11 et 12, on applique sur la première grille 5, une première tension de grille Vg1 supérieure en valeur absolue à la première tension de seuil Vt1. Simultanément (figure 7), on applique sur la seconde grille 6, une seconde tension de grille Vg2 supérieure en valeur absolue à la seconde tension de seuil Vt2. Ainsi sont créés deux canaux d'inversion 8 conducteurs, respectivement à proximité des première et seconde grilles (5, 6), de manière à ce que la tension source-drain VD.S chute, pour chaque grille, sur une distance d plus courte qu'une longueur initiale L de la zone intermédiaire I (figure 1), Ie champ électrique correspondant étant supérieur au champ critique Ec. En ce qui concerne le dimensionnement des grilles, on détermine avantageusement les longueurs LG des grilles (représentées pour la seconde grille 6 à la figure 1 ), la longueur initiale L de la zone intermédiaire I, et la distance d=L-LG sur laquelle chute la tension source-drain VD.S lors du fonctionnement du transistor, de manière à remplir les conditions suivantes : -^ < Ec (équation 1 )
y
Ec < D~s (équation 2),
L-Ln
où Ec est le champ critique. La tension sur la grille doit créer un canal d'inversion du même type que la zone dopée correspondante, c'est-à-dire la zone de source ou de drain la plus proche. Par exemple, pour une grille proche d'un drain de type N (N-I- MOS), on applique une tension positive. Pour une grille proche d'une source de type P (P-I-MOS), on applique une tension négative.
Dans le mode de réalisation particulier représenté aux figures 5 et 6, les grilles 5 et 6 enveloppent partiellement la zone intermédiaire I. Les grilles sont disposées sur une face avant de la zone intermédiaire I et sur des flancs latéraux de la zone intermédiaire I, tout en étant isolées de la zone intermédiaire par des couches isolantes 7 respectives. Sur les figures 3, 5 et 6, Ia première grille 5 et la seconde grille 6 sont disposées sur la même face du transistor, avantageusement sur la face avant, ce qui facilite leur réalisation par rapport aux autres modes de réalisation.
Les différents modes de réalisation peuvent être combinés et, en particulier, les grilles 5 et 6 peuvent recouvrir partiellement les zones dopées 1 et 2 associées dans les modes de réalisation correspondant aux figures 2, 3, 5 et 6.
À titre d'exemple non limitatif, les valeurs respectives de la longueur de grille LGl de la distance L entre la source et le drain et de l'épaisseur e du film semiconducteur, de préférence en Si, Ge ou SiGe, dans lequel sont formés Ia source, le drain et la zone intermédiaire du transistor, peuvent être les suivantes :
- LG≈ 10nm, L≈ 30nm et e≈ 5nm pour un petit transistor,
- LQ≈ 250nm, L≈ 750nm et e≈ 50nm pour un transistor de dimensions moyennes,
- LG≈ 2μm, L≈ 6μm et e≈ 0,3μm pour un transistor de grandes dimensions.

Claims

Revendications
1. Transistor de type I-MOS comportant une source (1 ), constituée par une première zone dopée par un premier type de dopage (P), un drain (2), constitué par une seconde zone dopée par un second type de dopage (N), et une zone intermédiaire (I) de faible dopage disposée entre la source (1) et le drain (2), la zone intermédiaire (I) formant des première (3) et seconde (4) jonctions respectivement avec la source (1) et avec le drain (2), le transistor comportant une première grille (5) pour générer un champ électrique dans la zone intermédiaire (I), du côté de la première jonction (3), transistor caractérisé en ce qu'il comporte une seconde grille (6) pour générer un champ électrique dans la zone intermédiaire (I) du côté de la seconde jonction (4).
2. Transistor selon la revendication 1 , caractérisé en ce que la première grille (5) est disposée sur une face avant de la zone intermédiaire (I) et la seconde grille (6) est disposée sur une face arrière de la zone intermédiaire
(I)-
3. Transistor selon la revendication 1 , caractérisé en ce que la première grille (5) et la seconde grille (6) sont disposées sur une même face de la zone intermédiaire (I).
4. Transistor selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les grilles (5, 6) recouvrent partiellement la zone dopée associée (1 , 2).
5. Transistor selon l'une quelconque des revendications 1 à 4, caractérisé en ce que les grilles (5, 6) enveloppent partiellement Ia zone intermédiaire (I).
6. Procédé d'utilisation d'un transistor selon l'une quelconque des revendications 1 à 5, caractérisé en ce qu'il comporte :
l'application d'une tension source-drain (VD.S) entre la source (1) et le drain (2), de manière à ce qu'un champ électrique correspondant, généré dans la zone intermédiaire (I), soit inférieur au champ critique (Ec) d'ionisation par impact du matériau semi-conducteur utilisé,
l'application d'une tension de grille (Vg1 , Vg2) sur l'une des première (5) et seconde (6) grilles créant un canal d'inversion (8) conducteur à proximité de la grille correspondante, de manière à ce que la tension source-drain (V0- s) chute sur une distance (d) plus courte qu'une longueur initiale (L) de la zone intermédiaire (I), le champ électrique correspondant étant supérieur au champ critique (Ec).
7. Procédé selon la revendication 6, caractérisé en ce qu'il comporte
- l'application, sur la première grille (5), d'une première tension de grille (Vg 1) supérieure en valeur absolue à une première tension de seuil (Vt1),
et l'application, sur la seconde grille (6), d'une seconde tension de grille
(Vg2) supérieure en valeur absolue à une seconde tension de seuil (Vt2), créant deux canaux d'inversion (8) conducteurs respectivement à proximité des première et seconde grilles (5, 6), de manière à ce que la tension source-drain (VD.S) chute sur une distance (d) plus courte qu'une longueur initiale (L) de la zone intermédiaire (I), le champ électrique correspondant étant supérieur au champ critique (Ec).
EP06841838A 2005-12-06 2006-12-01 Transistor de type i-mos comportant deux grilles independantes, et procede d'utilisation d'un tel transistor Ceased EP1958261A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0512358A FR2894386B1 (fr) 2005-12-06 2005-12-06 Transistor de type i-mos comportant deux grilles independantes, et procede d'utilisation d'un tel transistor
PCT/FR2006/002628 WO2007065985A1 (fr) 2005-12-06 2006-12-01 Transistor de type i-mos comportant deux grilles independantes, et procede d'utilisation d'un tel transistor

Publications (1)

Publication Number Publication Date
EP1958261A1 true EP1958261A1 (fr) 2008-08-20

Family

ID=36830769

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06841838A Ceased EP1958261A1 (fr) 2005-12-06 2006-12-01 Transistor de type i-mos comportant deux grilles independantes, et procede d'utilisation d'un tel transistor

Country Status (4)

Country Link
US (1) US7732282B2 (fr)
EP (1) EP1958261A1 (fr)
FR (1) FR2894386B1 (fr)
WO (1) WO2007065985A1 (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103688362B (zh) * 2011-07-22 2017-03-29 国际商业机器公司 隧道场效应晶体管
EP2568506A1 (fr) * 2011-09-09 2013-03-13 Imec Transistor à effet tunnel, porte logique comprenant le transistor, mémoire statique à accès aléatoire utilisant la porte logique et procédé de fabrication d'un tel transistor à effet tunnel
KR20140078326A (ko) * 2012-12-17 2014-06-25 경북대학교 산학협력단 터널링 전계효과 트랜지스터 및 터널링 전계효과 트랜지스터의 제조 방법
JP5784652B2 (ja) * 2013-02-14 2015-09-24 株式会社東芝 半導体装置
US9287406B2 (en) 2013-06-06 2016-03-15 Macronix International Co., Ltd. Dual-mode transistor devices and methods for operating same
JP6083707B2 (ja) * 2013-09-09 2017-02-22 国立研究開発法人産業技術総合研究所 半導体装置およびその製造方法
US9685528B2 (en) * 2015-06-30 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fin semiconductor device and method of manufacture with source/drain regions having opposite conductivities
CN110444585B (zh) * 2019-08-19 2023-06-09 上海华力微电子有限公司 一种栅控P-i-N二极管及其制造方法
CN110504325B (zh) * 2019-08-29 2023-06-02 上海华力微电子有限公司 一种新型栅控P-i-N二极管ESD器件及其实现方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020117689A1 (en) * 2001-02-28 2002-08-29 Hajime Akimoto Field effect transistor and image display apparatus using the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425175A (ja) * 1990-05-21 1992-01-28 Canon Inc ダイオード
TW273039B (fr) * 1993-02-16 1996-03-21 At & T Corp
JPH09213921A (ja) * 1996-02-05 1997-08-15 Sharp Corp 増幅型固体撮像素子及び増幅型固体撮像装置
DE19848596C2 (de) * 1998-10-21 2002-01-24 Roland Sittig Halbleiterschalter mit gleichmäßig verteilten feinen Steuerstrukturen
DE10029501C1 (de) * 2000-06-21 2001-10-04 Fraunhofer Ges Forschung Vertikal-Transistor mit beweglichen Gate und Verfahren zu dessen Herstelllung
DE10217610B4 (de) * 2002-04-19 2005-11-03 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
AU2003258948A1 (en) * 2002-06-19 2004-01-06 The Board Of Trustees Of The Leland Stanford Junior University Insulated-gate semiconductor device and approach involving junction-induced intermediate region
FR2884052B1 (fr) * 2005-03-30 2007-06-22 St Microelectronics Crolles 2 Transistor imos
DE102006022126B4 (de) * 2006-05-11 2015-04-09 Infineon Technologies Ag Verfahren zum Herstellen eines elektronischen Bauelementes
FR2912838B1 (fr) * 2007-02-15 2009-06-05 Commissariat Energie Atomique Procede de realisation de grille de transistor
US20090072279A1 (en) * 2007-08-29 2009-03-19 Ecole Polytechnique Federale De Lausanne (Epfl) Capacitor-less memory and abrupt switch based on hysteresis characteristics in punch-through impact ionization mos transistor (PI-MOS)
WO2009058695A2 (fr) * 2007-10-30 2009-05-07 Northrop Grumman Systems Corporation Transistor à ionisation par choc froid et son procédé de fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020117689A1 (en) * 2001-02-28 2002-08-29 Hajime Akimoto Field effect transistor and image display apparatus using the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of WO2007065985A1 *

Also Published As

Publication number Publication date
WO2007065985A1 (fr) 2007-06-14
US20090096028A1 (en) 2009-04-16
FR2894386B1 (fr) 2008-02-29
FR2894386A1 (fr) 2007-06-08
US7732282B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
WO2007065985A1 (fr) Transistor de type i-mos comportant deux grilles independantes, et procede d&#39;utilisation d&#39;un tel transistor
FR3016237A1 (fr) Dispositif a nanofils de semi-conducteur partiellement entoures par une grille
FR2888990A1 (fr) Dispositif microelectronique dote de transistors surmontes d&#39;une couche piezoelectrique
FR2557729A1 (fr) Dispositif convertisseur photoelectrique a semi-conducteurs
US8350602B2 (en) Reconfigurable semiconductor device
EP2680311A1 (fr) Transistor à effet tunnel
EP2685504A1 (fr) Transistor à effet tunnel
EP2775529A2 (fr) Transistor à effet tunnel
EP2764550B1 (fr) Point mémoire ram a un transistor
EP3127160B1 (fr) Couche tampon optimisée pour transistor a effet de champ a haute mobilité
FR3089343A1 (fr) Procede de realisation d’un transistor fet
EP0128062B1 (fr) Transistor à effet de champ, fonctionnant en régime d&#39;enrichissement
KR102192083B1 (ko) 높은 온/오프 전류비를 가진 박막 트랜지스터
FR2911007A1 (fr) Capteur d&#39;image comprenant des pixels a un transistor
EP0055968A2 (fr) Transistor à effet de champ à faible temps de commutation du type normalement bloquant
WO2019224448A1 (fr) Transistor a haute mobilite electronique en mode enrichissement
EP2685497A1 (fr) Circuit integre sur soi comprenant une diode laterale de protection contres des decharges electrostatiques
FR2708144A1 (fr) Dispositif intégré associant un transistor bipolaire à un transistor à effet de champ.
FR3091786A1 (fr) Diode de type PIN comportant une couche conductrice, et procédé de fabrication
EP0027761A1 (fr) Dispositif semiconducteur à effet de champ pour hautes fréquences et transistor utilisant un tel dispositif semiconducteur
FR2989220A1 (fr) Circuit integre comprenant un transistor mos ayant une reponse sigmoidale et procede de realisation correspondant
EP3542401B1 (fr) Composant électronique à hétérojonction à haute mobilité électronique
WO2011138332A1 (fr) Dispositif microelectronique a portions disjointes de semi-conducteur et procede de realisation d&#39;un tel dispositif
FR2905524A1 (fr) Dispositif de type mosfet partiellement deserte comportant un isolant de grille en deux parties et utilisation comme cellule de memoire
FR2975531A1 (fr) Diode schottky verticale controlee

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20080604

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

RIN1 Information on inventor provided before grant (corrected)

Inventor name: CLAVELIER, LAURENT

Inventor name: FAYNOT, OLIVIER

Inventor name: LE ROYER, CYRILLE

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES

DAX Request for extension of the european patent (deleted)
REG Reference to a national code

Ref country code: DE

Ref legal event code: R003

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20140227