EP1636597A2 - Capteur capacitif de mesure et procede de mesure associe - Google Patents

Capteur capacitif de mesure et procede de mesure associe

Info

Publication number
EP1636597A2
EP1636597A2 EP04767839A EP04767839A EP1636597A2 EP 1636597 A2 EP1636597 A2 EP 1636597A2 EP 04767839 A EP04767839 A EP 04767839A EP 04767839 A EP04767839 A EP 04767839A EP 1636597 A2 EP1636597 A2 EP 1636597A2
Authority
EP
European Patent Office
Prior art keywords
switch
voltage
armature
capacitor
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP04767839A
Other languages
German (de)
English (en)
Inventor
Nicolas Delorme
Cyril Condemine
Marc Belleville
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP1636597A2 publication Critical patent/EP1636597A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/13—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by measuring the force required to restore a proofmass subjected to inertial forces to a null position
    • G01P15/131—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by measuring the force required to restore a proofmass subjected to inertial forces to a null position with electrostatic counterbalancing means

Definitions

  • the invention applies to microsystems comprising a capacitive sensor and electronics for measuring and actuating the sensor, such as, for example, capacitive accelerometers.
  • a capacitive sensor comprises at least one capacitor having at least one movable armature.
  • the displacement of the movable armature (s) of the capacitive sensor results in a variation of the measured capacity.
  • the amplitudes of the voltages applied to the capacitive sensors are generally low for carrying out the measurements (for example IV) and higher for repositioning the armatures (for example 4V).
  • Vpl such as:
  • Vpl Vdd + Va
  • Va is the actuation voltage and Vdd a second voltage
  • the second switch being controlled by a second complementary clock signal and not overlapping with the first clock signal
  • a third switch having a first terminal connected to the second armature of the measurement capacitor and a second terminal connected to a second operating voltage Vp2 such than :
  • the second frame of the measurement capacitor is connected to a first frame of an isolation capacitor, the second frame of which is connected to the inverting input of an operational amplifier, a fourth switch controlled by the second clock signal having a first terminal connected to the first armature of the isolation capacitor, a fifth switch controlled by the first clock signal having a first terminal connected to the second armature of the isolation capacitor, the fourth and fifth switches having their second terminals connected to each other and to a first armature of a feedback capacitor, the second terminal of which is connected to the output of the operational amplifier, a sixth switch controlled by the first clock signal being mounted in parallel with the feedback capacitor, the operational amplifier having a non-inverting input connected to the reference voltage Vref of amplitude less than amplitude of the first voltage Vh, the second voltage Vdd being the supply voltage of the am operational planner.
  • the second armature of the measurement capacitor is connected to a first armature of an isolation capacitor, the second armature of which is connected to the inverting input of an operational amplifier, a fourth switch controlled by the second clock signal having a first terminal connected to the first armature of the isolation capacitor, a fifth switch controlled by the first clock signal having a first terminal connected to the second armature of the isolation capacitor , the fourth and fifth switches having their second terminals connected together, a feedback capacitor having a first armature connected, on the one hand, to the second terminals of the fourth and fifth switches by means of a sixth switch controlled by the second clock signal and, on the other hand, to the first voltage Vh by means of a seventh switch controlled by the first clock signal, and a second armature connected, on the one hand, to the reference voltage Vref by the via an eighth switch controlled by the first clock signal and, on the other hand, at the output of an operational amplifier via a ninth switch controlled by the second clock signal, a tenth switch controlled
  • the invention also relates to a measurement method by capacitive sensor comprising at least one measurement capacitor having first and second armatures among which at least one armature is a movable armature capable of moving, relative to a rest position, when '' a measurement voltage is applied between the first and second armatures, characterized in that it comprises, simultaneously with the application of a measurement voltage between the first and second plates, the application, between said first and second plates, of an actuating voltage capable of bringing the first and second plates into a position substantially equal to the rest position.
  • the invention is based on the principle of switched capacities and makes it possible to avoid the drawbacks of the techniques of the prior art mentioned above. Its general principle is to adjust the charging and discharging voltages of a measurement capacitor in the direction that actuation requires, so as to simultaneously produce actuation and measurement.
  • FIG. 1 represents a capacitive measurement sensor according to the invention
  • FIG. 2A represents clock voltages applied to a capacitive measurement sensor according to the invention
  • FIG. 2B represents potentials applied, for measurement and / or for actuation, on a frame of capacitor for measuring a capacitive sensor according to the invention
  • - Figure 2C shows the evolution of voltage across a capacitive sensor measurement capacitor according to the invention
  • FIG. 2D represents the voltage at the output of a capacitive measurement sensor according to the invention
  • FIG. 3 represents a first improvement of the capacitive measurement sensor according to the invention
  • FIG. 4 represents a second improvement of the capacitive measurement sensor according to the invention.
  • FIG. 1 represents a capacitive sensor according to the invention.
  • the capacitive sensor comprises a measurement capacitor Cm having at least one movable armature, five switches II, 12, 13, 14, 15, a feedback capacitor Cl and an operational amplifier A.
  • Switch II has a first terminal connected to a first armature of the capacitor Cm and a second terminal connected to a first voltage Vh equal, for example, to Vdd / 2, where Vdd is the supply voltage of the circuit.
  • the switch II is controlled by a clock signal Hl.
  • the switches 12 and 13 have a first common terminal connected to a second armature of the measurement capacitor Cm, the switch 12 having its second terminal connected to a voltage Vpl and the switch 13 having its second terminal connected to a voltage Vp2.
  • the switches 12 and 13 are controlled by the respective clock signals H2 and H1.
  • the clock signals H1 and H2 are non-overlapping complementary voltage slots having for high level, for example, the supply voltage Vdd and for low level, for example, the mass which may be equal to OV.
  • the switch 14 has a first terminal connected to the first armature of the measurement capacitor Cm and a second terminal connected to the inverting input of the operational amplifier A whose non-inverting input is connected to the reference voltage Vref.
  • the switch 14 is controlled by the clock signal H2.
  • the operational amplifier A is supplied by the voltage Vdd.
  • the switch 15 has a first terminal connected to the inverting input of the operational amplifier A, the output of which is connected to the second terminal of the switch 15.
  • the capacitor C1 has a first armature connected to the inverting input of the operational amplifier and a second armature connected to the output of the operational amplifier.
  • the switch 15 is controlled by the clock signal Hl. When the clock signal H1 is at the high level (and therefore the clock signal H2 at the low level), the switches II, 13 and 15 are closed and the switches 12 and 14 are open. The potential difference across the capacitor Cm is then written:
  • the inverting input of amplifier A is isolated from capacitor Cm (switch 14 open).
  • VCm2 Vpl - Vref
  • Va being the value of the desired actuation voltage
  • Vp2 Vref + Va
  • the voltage measured at the output of the capacitive sensor varies linearly as a function of the capacity of the measurement capacitor and does not depend on the actuation voltage Va.
  • Vp2 Vref + Va
  • FIGS. 2A-2D An example of the operation of a capacitive sensor according to the invention is given in FIGS. 2A-2D:
  • FIG. 2A represents the clock voltages Hl and H2;
  • FIG. 2B represents an evolution of the potentials Vpl and Vp2;
  • FIG. 2C represents the evolution of the voltage VCm at the terminals of the measurement capacitor;
  • FIG. 2D represents the voltage at the output of the capacitive sensor.
  • the voltage Vh which is applied to the rhythm of the clock signal Hl on the first armature of the capacitor Cm and, consequently, on the inverting input of the operational amplifier A can reach values high enough to damage operational amplifier A. This is the case, for example, when the sensor, by design, requires high polarization on its electrode or when the configuration of the circuit in which the sensor is included, causes this electrode to be subjected to a voltage high. It is then necessary to protect the inverting input of the operational amplifier.
  • FIG. 3 represents a first circuit according to the invention making it possible to protect the input reversing of the operational amplifier from the application of a too high reference voltage.
  • the first armature of the capacitor Cm is here connected to the inverting input of the operational amplifier A via an isolation capacitor C2.
  • a fourth switch 1a has a first terminal connected to the first armature of the capacitor Cm and to a first terminal of the capacitor C2.
  • a fifth switch Ib has a first terminal connected to the second armature of the capacitor C2 and to the second terminal of the switch la.
  • the common terminal of the switches la and Ib is connected to the first armature of the capacitor Cl and to the first terminal of a switch le, the second terminal of which is connected to the output of the operational amplifier A.
  • the clock signal H2 controls the switch la and the clock signal Hl control the switch Ib.
  • a reference voltage Vref of amplitude lower than that of the high voltage Vh which is applied to the second terminal of the switch II, is applied to the non-inverting input (+) of the operational amplifier A.
  • the voltage Vdd is also applied as the supply voltage of the operational amplifier A.
  • the circuit shown in FIG. 3 however has the drawback of transferring the high voltage Vh to the excursion of the voltage at the output of the operational amplifier.
  • the capacity Cl is discharged.
  • the voltage across its terminals is therefore zero.
  • the clock H2 is active, via the capacitor C2, the voltage Vh is imposed on one of its electrodes.
  • the capacitor C1 being initially discharged, there is therefore also the voltage Vh on its second electrode, increased by a voltage corresponding to the charge coming from the capacitor Cm.
  • the second armature of the capacitor Cl is connected to a first terminal of the switch If and to a first terminal of the switch Ig, while the second terminal of the switch If is connected to the reference voltage Vref and the second terminal of the switch Ig is connected to the output of the operational amplifier A.
  • the switches le and If are controlled by the clock signal Hl and the switches Id and Ig are controlled by the clock signal H2 .
  • the capacitive measurement sensor according to the invention described in Figures 3 - 5 comprises, by way of example, a single measurement capacitor. It is clear to a person skilled in the art that the invention also applies to capacitive sensors comprising several measurement capacitors such as, for example, capacitive sensors with two capacitors having a common armature.

Abstract

L'invention concerne un capteur capacitif de mesure comprenant au moins un condensateur de mesure (Cm) et le procédé de mesure associé. Le capteur capacitif comprend des moyens (I1, I2, I3) pour appliquer, lors d'une phase de mesure, une tension d'actionnement sur au moins une armature du condensateur de mesure.

Description

CAPTEUR CAPACITIF DE MESURE ET PROCEDE DE MESURE ASSOCIE
Domaine technique de l'invention L'invention concerne un capteur capacitif de mesure et un procédé de mesure par capteur capacitif.
L'invention s'applique aux microsystèmes comprenant un capteur capacitif et une électronique de mesure et d'actionnement du capteur, tels que, par exemple, les accéléromètres capacitifs.
Selon l'art connu, un capteur capacitif comprend au moins un condensateur ayant au moins une armature mobile. Le déplacement de la ou des armature (s) mobile (s) du capteur capacitif entraîne une variation de la capacité mesurée.
La sensibilité de mesure d'un capteur capacitif dépend de la position relative des armatures au début de la mesure. Or, par rapport à une position de départ optimale (position de repos) , les armatures d'un capteur qui subit plusieurs déformations peuvent se retrouver, au bout d'un certain temps, fortement décalées l'une par rapport à l'autre. Il est ainsi nécessaire de soumettre les armatures à une tension d'actionnement pour les forcer à retrouver leur position de repos .
Les amplitudes des tensions appliquées aux capteurs capacitifs sont généralement faibles pour effectuer les mesures (par exemple IV) et plus élevées pour repositionner les armatures (par exemple 4V) .
Il existe différentes manières de réaliser la mesure et l' ctionnement d'un capteur capacitif dans un intervalle de temps donné.
Une première manière consiste à .scinder l'intervalle de temps en une période de mesure et une période d'actionnement. La période d'actionnement est alors généralement plus longue que la période de mesure, ce qui impose une contrainte en vitesse, donc en consommation sur le circuit de lecture.
Une deuxième manière consiste à réaliser un découpage spatial du capteur de manière à disposer, d'une part, d'électrodes dédiées à la mesure et, d'autre part, d'électrodes dédiées à l' actionnement . Pour une taille donnée de capteur, cela revient à diminuer la taille de l'élément sensible au profit d'une partie motrice et, en conséquence, à diminuer la dynamique du signal. Il s'en suit une dégradation des performances de la mesure en terme de bruit . Cette dégradation doit alors être compensée par une électronique de mesure optimisée en bruit. Une troisième manière consiste à réaliser un découpage fréquentiel des fonctions de mesure et d'actionnement. Typiquement les mesures sont réalisées par excitation sinusoidale et démodulation synchrone et 1' actionnement est réalisé par une tension continue. Le circuit est alors particulièrement complexe et provoque un accroissement de la co sommation.
L' invention ne présente pas les inconvénients mentionnés ci-dessus.
Exposé de l'invention En effet, l'invention concerne un capteur capacitif comprenant au moins un condensateur de mesure ayant une première armature et une deuxième armature, parmi lesquelles au moins une armature est une armature mobile apte à se déplacer par rapport à une position de repos lorsque, lors d'une phase de mesure, une tension de mesure est appliquée entre les première et deuxième armatures, caractérisé en ce qu'il comprend des moyens pour appliquer, simultanément à la tension de mesure, entre les première et deuxième armatures, une tension d' actionnement apte à ramener les première et deuxième armatures dans une position sensiblement égale à la position de repos .
Selon une caractéristique supplémentaire de l'invention, les moyens pour appliquer, lors d'une phase de mesure, une tension d'actionnement sur une armature du condensateur de mesure comprennent : un premier interrupteur ayant une première borne reliée à la première armature du condensateur de mesure et une deuxième borne reliée à une première tension Vh, le premier interrupteur étant commandé par un premier signal d'horloge, et un deuxième interrupteur ayant une première borne reliée à la deuxième armature du condensateur de mesure et une deuxième borne reliée à une première tension de fonctionnement
Vpl telle que :
Vpl = Vdd + Va
où Va est la tension d'actionnement et Vdd une deuxième tension, le deuxième interrupteur étant commandé par un deuxième signal d'horloge complémentaire et non recouvrant du premier signal d'horloge, et un troisième interrupteur ayant une première borne reliée à la deuxième armature du condensateur de mesure et une deuxième borne reliée à une deuxième tension de fonctionnement Vp2 telle que :
Vp2 = Vref + Va, où Vref est une tension de référence, le troisième interrupteur étant commandé par le premier signal d'horloge.
Selon un premier mode de réalisation de l'invention, la deuxième armature du condensateur de mesure est reliée à la première borne d'un quatrième interrupteur dont la deuxième borne est reliée à l'entrée inverseuse d'un amplificateur opérationnel dont la tension d'alimentation est la deuxième tension Vdd et dont l'entrée non inverseuse est reliée à la tension de référence Vref, le quatrième interrupteur étant commandé par le deuxième signal d'horloge, un cinquième interrupteur et une capacité de contre- réaction étant montés en parallèle entre l'entrée inverseuse et la sortie de l'amplificateur opérationnel, le cinquième interrupteur étant commandé par le premier signal d'horloge.
Selon un autre mode de réalisation de l'invention, la deuxième armature du condensateur de mesure est reliée à une première armature d'un condensateur d' isolation dont la deuxième armature est reliée à l'entrée inverseuse d'un amplificateur opérationnel, un quatrième interrupteur commandé par le deuxième signal d'horloge ayant une première borne reliée à la première armature du condensateur d' isolation, un cinquième interrupteur commandé par le premier signal d'horloge ayant une première borne reliée à la deuxième armature du condensateur d' isolation, les quatrième et cinquième interrupteurs ayant leurs deuxièmes bornes reliées entre elles et à une première armature d'un condensateur de contre- réaction, dont la deuxième borne est reliée à la sortie de l'amplificateur opérationnel, un sixième interrupteur commandé par le premier signal d'horloge étant monté en parallèle du condensateur de contre- réaction, l'amplificateur opérationnel ayant une entrée non inverseuse reliée à la tension de référence Vref d'amplitude inférieure à l'amplitude de la première tension Vh, la deuxième tension Vdd étant la tension d'alimentation de l'amplificateur opérationnel. Selon encore un autre mode de réalisation de l'invention, la deuxième armature du condensateur de mesure est reliée à une première armature d'un condensateur d'isolation dont la deuxième armature est reliée à l'entrée inverseuse d'un amplificateur opérationnel, un quatrième interrupteur commandé par le deuxième signal d'horloge ayant une première borne reliée à la première armature du condensateur d'isolation, un cinquième interrupteur commandé par le premier signal d'horloge ayant une première borne reliée à la deuxième armature du condensateur d'isolation, les quatrième et cinquième interrupteurs ayant leurs deuxièmes bornes reliées entre elles, un condensateur de contre-réaction ayant une première armature reliée, d'une part, aux deuxièmes bornes des quatrième et cinquième interrupteurs par l'intermédiaire d'un sixième interrupteur commandé par le deuxième signal d'horloge et, d'autre part, à la première tension Vh par l'intermédiaire d'un septième interrupteur commandé par le premier signal d'horloge, et une deuxième armature reliée, d'une part, à la tension de référence Vref par l'intermédiaire d'un huitième interrupteur commandé par le premier signal d'horloge et, d'autre part, à la sortie d'un amplificateur opérationnel par l'intermédiaire d'un neuvième interrupteur commandé par le deuxième signal d'horloge, un dixième interrupteur commandé par le premier signal d'horloge ayant une première borne reliée aux deuxièmes bornes des quatrième et cinquième interrupteurs et une deuxième borne reliée à la sortie de l'amplificateur opérationnel dont l'entrée non inverseuse est reliée à la tension de référence Vref, la deuxième tension Vdd étant la tension d'alimentation de l'amplificateur opérationnel.
L'invention concerne également un procédé de mesure par capteur capacitif comprenant au moins un condensateur de mesure ayant une première et une deuxième armatures parmi lesquelles au moins une armature est une armature mobile apte à se déplacer, par rapport à une position de repos, lorsqu'une tension de mesure est appliquée entre les première et deuxième armatures, caractérisé en ce qu'il comprend, simultanément à l'application d'une tension de mesure entre les première et deuxième armatures, l'application, entre lesdites première et deuxième armatures, d'une tension d'actionnement apte à ramener les première et deuxième armatures dans une position sensiblement égale à la position de repos.
L' invention est basée sur le principe des capacités commutées et permet d' éviter les inconvénients des techniques de l'art antérieur mentionnées ci-dessus. Son principe général est d'ajuster les tensions de charge et de décharge d'un condensateur de mesure dans le sens que requiert 1' actionnement, de manière à produire simultanément 1' actionnement et la mesure.
Brève description des figures
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture d'un mode de réalisation préférentiel fait en référence aux figures jointes parmi lesquelles : - la figure 1 représente un capteur capacitif de mesure selon l'invention ; la figure 2A représente des tensions d'horloge appliquées à un capteur capacitif de mesure selon l'invention ; - la figure 2B représente des potentiels appliqués, pour la mesure et/ou pour l' actionnement, sur une armature de condensateur de mesure de capteur capacitif selon l'invention ; - la figure 2C représente l'évolution de la tension aux bornes d'un condensateur de mesure de capteur capacitif selon l'invention ; la figure 2D représente la tension en sortie d'un capteur capacitif de mesure selon l'invention ; la figure 3 représente un premier perfectionnement du capteur capacitif de mesure selon l'invention ; la figure 4 représente un deuxième perfectionnement du capteur capacitif de mesure selon l'invention.
Sur toutes les figures, les mêmes références désignent les mêmes éléments .
Description détaillée de modes de mise en oeuyre de 1' invention
La figure 1 représente un capteur capacitif selon l'invention. Le capteur capacitif comprend un condensateur de mesure Cm ayant au moins une armature mobile, cinq interrupteurs II, 12, 13, 14, 15, un condensateur de contre-réaction Cl et un amplificateur opérationnel A. L'interrupteur II a une première borne reliée à une première armature du condensateur Cm et une deuxième borne reliée à une première tension Vh égale, par exemple, à Vdd/2, où Vdd est la tension d'alimentation du circuit. L'interrupteur II est commandé par un signal d'horloge Hl . Les interrupteurs 12 et 13 ont une première borne commune reliée à une deuxième armature du condensateur de mesure Cm, l'interrupteur 12 ayant sa deuxième borne reliée à une tension Vpl et l'interrupteur 13 ayant sa deuxième borne reliée à une tension Vp2. Les interrupteurs 12 et 13 sont commandés par les signaux d'horloge respectifs H2 et Hl.
Les signaux d'horloge Hl et H2 sont des créneaux de tension complémentaires non recouvrants ayant pour niveau haut, par exemple, la tension d'alimentation Vdd et pour niveau bas, par exemple, la masse qui peut être égale à OV. Lorsque le signal d'horloge Hl est au niveau haut, le signal d'horloge H2 est au niveau bas et réciproquement (cf. figure 2A) . L'interrupteur 14 a une première borne reliée à la première armature du condensateur de mesure Cm et une deuxième borne reliée à l'entrée inverseuse de l'amplificateur opérationnel A dont l'entrée non- inverseuse est reliée à la tension de référence Vref. L'interrupteur 14 est commandé par le signal d'horloge H2. L'amplificateur opérationnel A est alimenté par la tension Vdd.
L'interrupteur 15 a une première borne reliée à l'entrée inverseuse de l'amplificateur opérationnel A dont la sortie est reliée à la deuxième borne de l'interrupteur 15. Le condensateur Cl a une première armature reliée à l'entrée inverseuse de l'amplificateur opérationnel et une deuxième armature reliée à la sortie de l'amplificateur opérationnel. L'interrupteur 15 est commandé par le signal d'horloge Hl. Lorsque le signal d'horloge Hl est au niveau haut (et donc le signal d'horloge H2 au niveau bas) , les interrupteurs II, 13 et 15 sont fermés et les interrupteurs 12 et 14 sont ouverts. La différence de potentiel aux bornes du condensateur Cm s'écrit alors :
VCml = Vp2 - Vh
L'entrée inverseuse de l'amplificateur A est isolée du condensateur Cm (interrupteur 14 ouvert) .
L'amplificateur opérationnel A est alors en mode suiveur (interrupteur 15 fermé) . La sortie de l'amplificateur opérationnel A se stabilise approximativement à la tension Vref. Lorsque le signal d'horloge H2 est au niveau haut (et donc le signal d'horloge Hl au niveau bas) , les interrupteurs II, 13 et 15 sont ouverts et les interrupteurs 12 et 14 sont fermés. La première armature du condensateur de mesure Cm est portée virtuellement à la tension de référence Vref
(interrupteur 14 fermé) et la deuxième armature est portée au potentiel Vpl de sorte que la différence de potentiel qui apparaît aux bornes du condensateur Cm s'écrit :
VCm2 = Vpl - Vref
D'un niveau d'horloge à l'autre, le bilan des charges ΔQ délivrées par le condensateur Cm s'écrit alors : ΔQ = Cm (VCm2-VCml) , soit
ΔQ = Cm (Vpl-Vp2) + Cm (Vh-Vref) .
En général, Vh = Vref d'où
ΔQ = Cm (Vpl-Vp2) .
La variation de tension ΔVout en sortie de l'amplificateur opérationnel s'écrit :
ΔVout ≈ ΔQ/C1
Va étant la valeur de la tension d'actionnement souhaitée, en fixant les tensions Vp2 et Vpl comme suit :
Vp2 = Vref + Va, et
Vpl = Vdd + Va, il vient :
ΔVout = Cm (Vdd-Vref) /Cl
Avantageusement, la tension mesurée en sortie du capteur capacitif varie linéairement en fonction de la capacité du condensateur de mesure et ne dépend pas de la tension d'actionnement Va.
Des mesures peuvent alors être effectuées alors qu'une tension d'actionnement est appliquée. Comme cela a été mentionné précédemment, lorsque le signal d'horloge Hl est au niveau haut, la tension aux bornes du condensateur Cm s'écrit :
VCml = Vp2 - Vh
De même, lorsque le signal d'horloge H2 est au niveau haut, la tension aux bornes du condensateur Cm s'écrit :
VCm2 =Vpl - Vref Or : Vp2 = Vref + Va, et
Vpl = Vdd + Va
Il s'en suit que, si Vh = Vref :
VCml = Va, et
VCm2 = Va + Vdd - Vref
La tension appliquée aux bornes du condensateur Cm n'a donc pas une valeur constante. Il a été constaté que ce fait n'a pas de conséquences préjudiciables au bon fonctionnement du capteur capacitif.
Un exemple de fonctionnement de capteur capacitif selon l'invention est donné aux figures 2A-2D : - la figure 2A représente les tensions d'horloge Hl et H2 ; la figure 2B représente une évolution des potentiels Vpl et Vp2 ; la figure 2C représente l'évolution de la tension VCm aux bornes du condensateur de mesure ; la figure 2D représente la tension en sortie du capteur capacitif.
A titre d'exemple non limitatif, les valeurs des tensions Vdd et Va peuvent être :
Vdd = 3,3V, et Va = 4V
Les signaux d'horloge Hl et H2 sont alors des créneaux de tension complémentaires qui évoluent entre 3,3V (Vdd) et zéro volt (cf. figure 2A) . Les tensions Vh et Vref sont égales à 1,65V (Vdd/2). La tension d' actionnement égale à 4V est appliquée de t=0 à t=tl . Les tensions Vp2 et Vpl sont alors respectivement égales à 5,65V et 7,3V. Au-delà de t=tl, aucune tension d'actionnement n'est appliquée.
Dans certaines applications, la tension Vh qui est appliquée au rythme du signal d'horloge Hl sur la première armature du condensateur Cm et, partant, sur l'entrée inverseuse de l'amplificateur opérationnel A, peut atteindre des valeurs suffisamment élevées pour endommager l'amplificateur opérationnel A. C'est le cas par exemple lorsque le capteur, de par sa conception, requiert une polarisation élevée sur son électrode ou lorsque la configuration du circuit dans lequel est inclus le capteur, fait que cette électrode est soumise à une tension élevée. Il est alors nécessaire de protéger l'entrée inverseuse de l'amplificateur opérationnel . La figure 3 représente un premier circuit selon l'invention permettant de protéger l'entrée inverseuse de l'amplificateur opérationnel de l'application d'une tension de référence trop élevée.
La première armature du condensateur Cm est ici reliée à l'entrée inverseuse de l'amplificateur opérationnel A par l'intermédiaire d'un condensateur d' isolation C2. Un quatrième interrupteur la a une première borne reliée à la première armature du condensateur Cm et à une première borne du condensateur C2. Un cinquième interrupteur Ib a une première borne reliée à la deuxième armature du condensateur C2 et à la deuxième borne de l'interrupteur la. La borne commune des interrupteurs la et Ib est reliée à la première armature du condensateur Cl et à la première borne d'un interrupteur le dont la deuxième borne est reliée à la sortie de l'amplificateur opérationnel A. Le signal d'horloge H2 commande l'interrupteur la et le signal d'horloge Hl commande l'interrupteur Ib. Une tension de référence Vref, d'amplitude inférieure à celle de la haute tension Vh qui est appliquée sur la deuxième borne de l'interrupteur II, est appliquée sur l'entrée non inverseuse (+) de l'amplificateur opérationnel A. La tension Vdd est également appliquée comme tension d'alimentation de l'amplificateur opérationnel A. Lorsque le signal d'horloge Hl commande la fermeture de l'interrupteur II, l'interrupteur Ib est également fermé et l'interrupteur la est ouvert. L'entrée inverseuse de l'amplificateur A, isolée de la haute tension Vh, est portée au potentiel Vref. Lorsque le signal d'horloge Hl commande l'ouverture de l'interrupteur II, l'interrupteur Ib est également ouvert et l'interrupteur la est fermé. La première armature du condensateur Cm est alors reliée à la première armature du condensateur Cl dont le potentiel est égal à la haute tension Vh. L'interrupteur Ib, ouvert, protège l'entrée inverseuse de l'application du potentiel Vh.
Dans tous les cas, l'entrée inverseuse de l'amplificateur opérationnel A est ainsi protégée de la haute tension Vh. Le circuit selon le perfectionnement de la figure 3 présente, en outre, l'avantage de s'affranchir de la tension d'offset de l'amplificateur opérationnel A et de multiplier le gain effectif de ce dernier.
Le circuit représenté en figure 3 présente cependant l'inconvénient de reporter la haute tension Vh sur l'excursion de la tension en sortie de l'amplificateur opérationnel. En effet, lorsque l'horloge Hl est active, la capacité Cl est déchargée. La tension à ses bornes est donc nulle. Lorsque l'horloge H2 est active, par l'intermédiaire du condensateur C2, on impose sur une de ses électrodes la tension Vh. Le condensateur Cl étant initialement déchargé, on trouve donc aussi la tension Vh sur sa deuxième électrode, augmentée d'une tension correspondant à la charge provenant du condensateur Cm.
Le circuit représenté en figure 4 permet de supprimer cet autre inconvénient. En plus des composants représentés en figure 3, le circuit représenté en figure 4 comprend quatre interrupteurs supplémentaires Id, le, If, Ig. Le condensateur Cl n'est pas ici monté directement en parallèle de l'interrupteur le, comme c'est le cas sur la figure 3. La première armature du condensateur Cl est reliée à une première borne de l'interrupteur Id et à une première borne de l'interrupteur le, alors que la deuxième borne de l'interrupteur Id est reliée à la borne commune aux interrupteurs la et Ib et la deuxième borne de l'interrupteur le est reliée à la haute tension Vh. Par ailleurs, la deuxième armature de la capacité Cl est reliée à une première borne de l'interrupteur If et à une première borne de l'interrupteur Ig, alors que la deuxième borne de l'interrupteur If est reliée à la tension de référence Vref et la deuxième borne de l'interrupteur Ig est reliée à la sortie de l'amplificateur opérationnel A. Les interrupteurs le et If sont commandés par le signal d'horloge Hl et les interrupteurs Id et Ig sont commandés par le signal d' orloge H2.
Lorsque le signal d'horloge Hl est actif (interrupteurs II, 13, le, Ib, le, If fermés et interrupteurs 12, la, Id, Ig ouverts), le condensateur Cl est chargé entre la haute tension Vh et la tension de référence Vref. L'amplificateur opérationnel est en mode suiveur. La tension de sortie de l'amplificateur opérationnel est en conséquence sensiblement égale à Vref.
Lorsque l'horloge H2 est active (interrupteurs II, 13, le, Ib, le, If ouverts et interrupteurs 12, la, Id, Ig fermés), le condensateur Cl est connecté entre la sortie de l'amplificateur opérationnel A et la première armature du condensateur Cm. La première armature du condensateur Cl est portée au potentiel Vh par l'intermédiaire du condensateur C2, la deuxième armature du condensateur Cl restant au potentiel Vref du fait de la précharge entre les tensions Vh et Vref, opérées lorsque l'horloge Hl était active (cf. ci-dessus) . Ainsi, la sortie de l'amplificateur opérationnel A subit-elle une variation de tension qui n'est due qu'aux charges provenant du condensateur Cm et non pas à la haute tension Vh.
Le capteur capacitif de mesure selon l'invention décrit aux figures 3 - 5 comprend, à titre d'exemple, un seul condensateur de mesure. Il est clair pour l'homme du métier que l'invention s'applique également à des capteurs capacitifs comprenant plusieurs condensateurs de mesure tels que, par exemple, les capteurs capacitifs à deux condensateurs ayant une armature commune.

Claims

REVENDICATIONS
1. Capteur capacitif comprenant au moins un condensateur de mesure (Cm) ayant une première et une deuxième armatures parmi lesquelles au moins une armature est une armature mobile apte à se déplacer par rapport à une position de repos lorsque, lors d'une phase de mesure, une tension de mesure est appliquée entre les première et deuxième armatures, caractérisé en ce qu'il comprend des moyens pour appliquer, simultanément à la tension de mesure, entre les première et deuxième armatures, une tension d' actionnement (Va) apte à ramener les première et deuxième armatures dans une position sensiblement égale à la position de repos .
2. Capteur capacitif selon la revendication 1, caractérisé en ce que les moyens (II, 12, 13) pour appliquer simultanément, lors d'une phase de mesure, une tension de mesure et une tension d'actionnement (Va) comprennent : un premier interrupteur (II) ayant une première borne reliée à la première armature du condensateur de mesure et une deuxième borne reliée à une première tension Vh, le premier interrupteur (II) étant commandé par un premier signal d'horloge (Hl) , et un deuxième interrupteur (12) ayant une première borne reliée à la deuxième armature du condensateur de mesure (Cm) et une deuxième borne reliée à une première tension de fonctionnement Vpl telle que :
Vpl = Vdd + Va
où Va est la tension d' actionnement et Vdd une deuxième tension, le deuxième interrupteur (12) étant commandé par un deuxième signal d'horloge (H2) complémentaire et non recouvrant du premier signal d'horloge, et
un troisième interrupteur (13) ayant une première borne reliée à la deuxième armature du condensateur de mesure (Cm) et une deuxième borne reliée à une deuxième tension de fonctionnement Vp2 de sorte que la deuxième tension de fonctionnement s'écrit :
Vp2 = Vref + Va, où Vref est une tension de référence, le troisième interrupteur (13) étant commandé par le premier signal d'horloge (Hl) .
3. Capteur capacitif selon la revendication 2, caractérisé en ce que la deuxième armature du condensateur de mesure (Cm) est reliée à la première borne d'un quatrième interrupteur (14) dont la deuxième borne est reliée à l'entrée inverseuse (-) d'un amplificateur opérationnel (A) dont la tension d'alimentation est la tension Vdd et dont l'entrée non inverseuse (+) est reliée à la tension de référence Vref, le quatrième interrupteur (14) étant commandé par le deuxième signal d'horloge (H2) , un cinquième interrupteur (15) et une capacité de contre-réaction (Cl) étant montés en parallèle entre l'entrée inverseuse (-) et la sortie de l'amplificateur opérationnel (A) , le cinquième interrupteur (15) étant commandé par le premier signal d'horloge (Hl) .
4. Capteur capacitif selon la revendication 2, caractérisé en ce que la deuxième armature du condensateur de mesure est reliée à une première armature d'un condensateur d'isolation (C2) dont la deuxième armature est reliée à l'entrée inverseuse (-) d'un amplificateur opérationnel (A), un quatrième interrupteur (la) commandé par le deuxième signal d'horloge (H2) ayant une première borne reliée à la première armature du condensateur d'isolation (C2), un cinquième interrupteur (Ib) commandé par le premier signal d'horloge (Hl) ayant une première borne reliée à la deuxième armature du condensateur d'isolation (C2) , les quatrième (la) et cinquième interrupteur (Ib) ayant leurs deuxièmes bornes reliées entre elles et à une première armature d' un condensateur de contre-réaction
(Cl) , dont la deuxième borne est reliée à la sortie de l'amplificateur opérationnel (A), un sixième interrupteur (le) commandé par le premier signal d'horloge (Hl) étant monté en parallèle du condensateur de contre-réaction (Cl), l'amplificateur opérationnel (A) ayant une entrée non inverseuse (+) reliée à la tension de référence Vref d'amplitude inférieure à l'amplitude de la tension Vh, la deuxième tension Vdd étant la tension d'alimentation de l'amplificateur opérationnel (A) .
5. Capteur capacitif selon la revendication 2, caractérisé en ce que la deuxième armature du condensateur de mesure (Cm) est reliée à une première armature d'un condensateur d'isolation (C2) dont la deuxième armature est reliée à l'entrée inverseuse (-) d'un amplificateur opérationnel (A), un quatrième interrupteur (la) commandé par le deuxième signal d'horloge (H2) ayant une première borne reliée à la première armature du condensateur d'isolation (C2) , un cinquième interrupteur (Ib) commandé par le premier signal d'horloge (Hl) ayant une première borne reliée à la deuxième armature du condensateur d'isolation (C2) , les quatrième (la) et cinquième (Ib) interrupteurs ayant leurs deuxièmes bornes reliées entre elles, un condensateur de contre-réaction (Cl) ayant une première armature reliée, d'une part, aux deuxièmes bornes des quatrième et cinquième interrupteurs par l'intermédiaire d'un sixième interrupteur (Id) commandé par le deuxième signal d'horloge (H2) et, d'autre part, à la tension Vh par l'intermédiaire d'un septième interrupteur (le) commandé par le premier signal d'horloge (Hl) , et une deuxième armature reliée, d'une part, à la tension de référence Vref par l'intermédiaire d'un huitième interrupteur (If) commandé par le premier signal d'horloge (Hl) et, d'autre part, à la sortie d'un amplificateur opérationnel (A) par l'intermédiaire d'un neuvième interrupteur (Ig) commandé par le deuxième signal d'horloge (H2), un dixième interrupteur (le) commandé par le premier signal d'horloge (Hl) ayant une première borne reliée aux deuxièmes bornes des quatrième et cinquième interrupteurs et une deuxième borne reliée à la sortie de l'amplificateur opérationnel dont l'entrée non inverseuse (+) est reliée à la tension de référence Vref, la deuxième tension Vdd étant la tension d'alimentation de l'amplificateur opérationnel (A) .
6. Procédé de mesure par capteur capacitif comprenant au moins un condensateur de mesure (Cm) ayant une première et une deuxième armatures parmi lesquelles au moins une armature est une armature
• mobile apte à se déplacer, par rapport à une position de repos, lorsqu'une tension de mesure est appliquée entre les première et deuxième armatures, caractérisé en ce qu'il comprend, simultanément à l'application d'une tension de mesure entre les première et deuxième armatures, l'application, entre lesdites première et deuxième armatures, d'une tension d'actionnement (Va) apte à ramener les première et deuxième armatures dans une position sensiblement égale à la position de repos.
EP04767839A 2003-06-20 2004-06-17 Capteur capacitif de mesure et procede de mesure associe Withdrawn EP1636597A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0350236A FR2856475B1 (fr) 2003-06-20 2003-06-20 Capteur capacitif de mesure et procede de mesure associe
PCT/FR2004/050277 WO2004113931A2 (fr) 2003-06-20 2004-06-17 Capteur capacitif de mesure et procede de mesure associe

Publications (1)

Publication Number Publication Date
EP1636597A2 true EP1636597A2 (fr) 2006-03-22

Family

ID=33484730

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04767839A Withdrawn EP1636597A2 (fr) 2003-06-20 2004-06-17 Capteur capacitif de mesure et procede de mesure associe

Country Status (5)

Country Link
US (1) US20060273804A1 (fr)
EP (1) EP1636597A2 (fr)
JP (1) JP2007516410A (fr)
FR (1) FR2856475B1 (fr)
WO (1) WO2004113931A2 (fr)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US7312616B2 (en) * 2006-01-20 2007-12-25 Cypress Semiconductor Corporation Successive approximate capacitance measurement circuit
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US8144125B2 (en) 2006-03-30 2012-03-27 Cypress Semiconductor Corporation Apparatus and method for reducing average scan rate to detect a conductive object on a sensing device
US8040142B1 (en) 2006-03-31 2011-10-18 Cypress Semiconductor Corporation Touch detection techniques for capacitive touch sense systems
US7721609B2 (en) 2006-03-31 2010-05-25 Cypress Semiconductor Corporation Method and apparatus for sensing the force with which a button is pressed
US20070262963A1 (en) * 2006-05-11 2007-11-15 Cypress Semiconductor Corporation Apparatus and method for recognizing a button operation on a sensing device
US8089472B2 (en) 2006-05-26 2012-01-03 Cypress Semiconductor Corporation Bidirectional slider with delete function
US8537121B2 (en) 2006-05-26 2013-09-17 Cypress Semiconductor Corporation Multi-function slider in touchpad
US8040321B2 (en) 2006-07-10 2011-10-18 Cypress Semiconductor Corporation Touch-sensor with shared capacitive sensors
US9507465B2 (en) 2006-07-25 2016-11-29 Cypress Semiconductor Corporation Technique for increasing the sensitivity of capacitive sensor arrays
US9766738B1 (en) 2006-08-23 2017-09-19 Cypress Semiconductor Corporation Position and usage based prioritization for capacitance sense interface
US8547114B2 (en) 2006-11-14 2013-10-01 Cypress Semiconductor Corporation Capacitance to code converter with sigma-delta modulator
US8089288B1 (en) 2006-11-16 2012-01-03 Cypress Semiconductor Corporation Charge accumulation capacitance sensor with linear transfer characteristic
US8058937B2 (en) 2007-01-30 2011-11-15 Cypress Semiconductor Corporation Setting a discharge rate and a charge rate of a relaxation oscillator circuit
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8144126B2 (en) 2007-05-07 2012-03-27 Cypress Semiconductor Corporation Reducing sleep current in a capacitance sensing system
US9500686B1 (en) 2007-06-29 2016-11-22 Cypress Semiconductor Corporation Capacitance measurement system and methods
WO2009006556A1 (fr) 2007-07-03 2009-01-08 Cypress Semiconductor Corporation Normalisation des signaux de réseau de capteurs capacitifs
US8570053B1 (en) 2007-07-03 2013-10-29 Cypress Semiconductor Corporation Capacitive field sensor with sigma-delta modulator
US8169238B1 (en) * 2007-07-03 2012-05-01 Cypress Semiconductor Corporation Capacitance to frequency converter
US8089289B1 (en) 2007-07-03 2012-01-03 Cypress Semiconductor Corporation Capacitive field sensor with sigma-delta modulator
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US8525798B2 (en) 2008-01-28 2013-09-03 Cypress Semiconductor Corporation Touch sensing
US8487912B1 (en) 2008-02-01 2013-07-16 Cypress Semiconductor Corporation Capacitive sense touch device with hysteresis threshold
US8319505B1 (en) * 2008-10-24 2012-11-27 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US8358142B2 (en) * 2008-02-27 2013-01-22 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US8321174B1 (en) 2008-09-26 2012-11-27 Cypress Semiconductor Corporation System and method to measure capacitance of capacitive sensor array
US8487639B1 (en) 2008-11-21 2013-07-16 Cypress Semiconductor Corporation Receive demodulator for capacitive sensing
US7969167B2 (en) 2009-01-28 2011-06-28 Freescale Semiconductor, Inc. Capacitance-to-voltage interface circuit with shared capacitor bank for offsetting and analog-to-digital conversion
US8125231B2 (en) * 2009-01-28 2012-02-28 Freescale Semiconductor, Inc. Capacitance-to-voltage interface circuit, and related operating methods
US8866500B2 (en) 2009-03-26 2014-10-21 Cypress Semiconductor Corporation Multi-functional capacitance sensing circuit with a current conveyor
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US9069405B2 (en) 2009-07-28 2015-06-30 Cypress Semiconductor Corporation Dynamic mode switching for fast touch response
US8723827B2 (en) 2009-07-28 2014-05-13 Cypress Semiconductor Corporation Predictive touch surface scanning
TWI410849B (zh) * 2009-10-19 2013-10-01 Orise Technology Co Ltd 電容式觸控面板的感測電路
US20110163768A1 (en) * 2010-01-05 2011-07-07 Sain Infocom Touch screen device, capacitance measuring circuit thereof, and method of measuring capacitance
CN102576276B (zh) 2010-08-23 2017-05-10 谱瑞科技股份有限公司 电容扫描邻近侦测
US9268441B2 (en) 2011-04-05 2016-02-23 Parade Technologies, Ltd. Active integrator for a capacitive sense array
WO2013108082A1 (fr) * 2012-01-20 2013-07-25 Freescale Semiconductor, Inc. Module de mesure de la capacité sur puce et procédé de mesure d'une charge capacitive sur puce
US9372582B2 (en) * 2012-04-19 2016-06-21 Atmel Corporation Self-capacitance measurement
US9182432B2 (en) * 2012-07-18 2015-11-10 Synaptics Incorporated Capacitance measurement
JP6245063B2 (ja) * 2014-05-13 2017-12-13 富士通株式会社 コンパレータシステム
US9778798B2 (en) * 2014-06-30 2017-10-03 Synaptics Incorporated Techniques to determine X-position in gradient sensors
KR20170041031A (ko) * 2015-10-06 2017-04-14 삼성전기주식회사 접촉 감지 장치 및 그의 제어 방법
US9753138B1 (en) * 2016-04-13 2017-09-05 Microsoft Technology Licensing, Llc Transducer measurement
JP6995137B2 (ja) 2017-04-11 2022-01-14 エルジー イノテック カンパニー リミテッド 液体レンズ制御回路
KR102362732B1 (ko) * 2017-04-11 2022-02-15 엘지이노텍 주식회사 액체 렌즈 제어 회로 및 액체 렌즈 모듈
KR101821189B1 (ko) * 2017-04-11 2018-01-23 엘지이노텍 주식회사 액체 렌즈 제어 회로, 카메라 모듈 및 액체 렌즈 제어 방법
KR102357913B1 (ko) * 2017-11-02 2022-02-03 엘지이노텍 주식회사 액체 렌즈를 포함하는 카메라 모듈 및 광학 기기
KR102358970B1 (ko) * 2018-01-17 2022-02-08 엘지이노텍 주식회사 액체 렌즈 제어 회로, 카메라 모듈 및 액체 렌즈 제어 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754226A (en) * 1983-11-02 1988-06-28 Stanford University Switched capacitor function generator
US4584885A (en) * 1984-01-20 1986-04-29 Harry E. Aine Capacitive detector for transducers
US5258664A (en) * 1991-07-05 1993-11-02 Silicon Systems, Inc. Operational amplifier with self contained sample and hold and auto zero
US5343766A (en) * 1992-02-25 1994-09-06 C & J Industries, Inc. Switched capacitor transducer
JP3216955B2 (ja) * 1994-05-31 2001-10-09 株式会社日立製作所 容量式センサ装置
JP3732919B2 (ja) * 1996-12-19 2006-01-11 トヨタ自動車株式会社 静電容量式角度検出装置
EP0883240B1 (fr) * 1997-06-02 2002-09-25 Yozan, Inc. Circuit amplificateur d'inversion
JP2002048813A (ja) * 2000-08-03 2002-02-15 Denso Corp 容量式加速度センサ
SG104277A1 (en) * 2001-09-24 2004-06-21 Inst Of Microelectronics Circuit for measuring changes in capacitor gap using a switched capacitor technique

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2004113931A3 *

Also Published As

Publication number Publication date
FR2856475A1 (fr) 2004-12-24
FR2856475B1 (fr) 2005-10-14
JP2007516410A (ja) 2007-06-21
US20060273804A1 (en) 2006-12-07
WO2004113931A2 (fr) 2004-12-29
WO2004113931A3 (fr) 2005-04-07

Similar Documents

Publication Publication Date Title
EP1636597A2 (fr) Capteur capacitif de mesure et procede de mesure associe
EP1835263B1 (fr) Circuit électronique d'interface d'un capteur capacitif pour la mesure d'un paramètre physique, et procédé de mise en action du circuit électronique
EP1962063A1 (fr) Procédé de test automatique d'un circuit électronique à capteur capacitif, et circuit électronique pour sa mise en oeuvre
EP2933224B1 (fr) Circuit de mesure
FR2669109A1 (fr) Instrument a equilibrage de force utilisant une commande electrostatique de charges, et procede associe.
EP2766990B1 (fr) Dispositif de conversion d'impulsions de courant en impulsions de tension
EP0763751A1 (fr) Procédé et dispositif pour la correction de mesure spectrométrique dans le domaine de la détection de photons Y
EP2959300B1 (fr) Capteur a accéléromètre pendulaire électrostatique et procédé de commande d'un tel capteur
FR3067116B1 (fr) Systeme et procede de suppression du bruit basse frequence de capteurs magneto-resistifs a magnetoresistence tunnel
EP0463919B1 (fr) Magnétomètre directionnel à résonance
EP0162990B1 (fr) Tête de mesure monovoie et installation de télémesure en comportant application
FR2706038A1 (fr) Dispositif de mesure d'une force.
EP3299991B1 (fr) Circuit sommateur
EP0783109B1 (fr) Dispositif de mesure d'une force à l'aide d'un capteur capacitif
WO2009122103A2 (fr) Systeme de conversion de charge en tension et procede de pilotage d'un tel systeme
EP3377910B1 (fr) Capteur accelerometrique pendulaire de type mems a deux plages de mesure
EP1336082B1 (fr) Dispositif de mesure capacitif
EP4078188B1 (fr) Capteur accélérométrique pendulaire à détection capacitive conditionnelle
FR2850219A1 (fr) Dispositif de commande d'un actionneur piezoelectrique et scanner muni de ceux-ci
EP3814175B1 (fr) Systeme electrique notamment pour vehicule automobile
FR2879374A1 (fr) Dispositif doubleur de frequence
EP4216564A1 (fr) Calibration d'un pixel numérique iwr d'imageur
FR2886725A1 (fr) Dispositif de detection d'une variation de capacitance et capteur capacitif de detection de presence d'un utilisateur, implementant un tel dispositif
FR2817033A1 (fr) Disposistif de mesure exploitant une mesure indirecte de permettivite comprenant des moyens de compensation en derive
FR2624299A1 (fr) Dispositif perfectionne pour l'echantillonnage de signaux

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20051107

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PL PT RO SE SI SK TR

17Q First examination report despatched

Effective date: 20060626

DAX Request for extension of the european patent (deleted)
RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20070109