EP1402328B1 - Stromquellenschaltung - Google Patents

Stromquellenschaltung Download PDF

Info

Publication number
EP1402328B1
EP1402328B1 EP02704588.9A EP02704588A EP1402328B1 EP 1402328 B1 EP1402328 B1 EP 1402328B1 EP 02704588 A EP02704588 A EP 02704588A EP 1402328 B1 EP1402328 B1 EP 1402328B1
Authority
EP
European Patent Office
Prior art keywords
current
transistor
current source
source circuit
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP02704588.9A
Other languages
English (en)
French (fr)
Other versions
EP1402328A2 (de
Inventor
Bernhard Engl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1402328A2 publication Critical patent/EP1402328A2/de
Application granted granted Critical
Publication of EP1402328B1 publication Critical patent/EP1402328B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Definitions

  • the present invention relates to a device according to the preamble of claim 1, i. a power source circuit.
  • Current source circuits are used, for example, but by far not exclusively in differential amplifiers, more precisely as a foot-current source of a differential pair of transistors.
  • FIGS. 1A, 1B, and 1C show various embodiments of such an arrangement.
  • the mentioned differential pair each consist of transistors T11, T12, and the budget for a transistor T2.
  • the foot power source supplies a foot current IT, also referred to as a tail current, to the common source node of the differential pair.
  • the magnitude of this current (the magnitude of a voltage VB2 controlling the transistor T2) is usually generated by a diode connected transistor T2D and a current source IQ.
  • the drain-side circuit of the differential pair can be made of load resistors R1, R2 (for example).
  • Figure 1A a so-called Folded Cascode ( FIG. 1B ) or any other circuit ( Figure 1C ) consist.
  • a major disadvantage of arrangements of this kind is the dependence of the tail current IT on the common mode output of the differential pair at its inputs E + (gate of transistor T11), and E- (gate of transistor T12). This is due to the finite output value of the Transistors T2, which can be very large, especially in contemporary CMOS processes with 0.12 micron channel length, so that there are strong fluctuations of IT.
  • the ratios which are established at the common source node, more precisely the potential Vs there, are also influenced by the drain side of the transistors T11 and T12, by finite output conductivities of T11, T12 or by typical short channel effects such as DIBL. These influences can be by known measures such as drain-side cascodes (see, for example FIG. 1B ) be resolved.
  • the foot power source T2 could also be cascoded (see Figure 1C ; Cascode transistor T4), but such a measure restricts the common mode drive range to E +, E-, since a further drain-source saturation voltage (the drain-source voltage of T4) must be accommodated, and this is just at low supply voltages of typically 1.2 V or less often no longer feasible.
  • the present invention is therefore based on the object to find a way by which caused by the common mode output errors of the foot power source of differential pairs or other electrical circuits can be minimized without limiting the applications.
  • FIG. 2a described the basic idea of the current source circuit proposed here, and then some of the possible modifications.
  • the in the FIG. 2a The arrangement shown comprises a circuit to be supplied with power and a power supply circuit supplying this circuit, wherein the current source circuit consists of a component determining the magnitude of the current delivered and a control device controlling this component.
  • the circuit to be supplied with power is in the in FIG. 2a As shown, an example of a pair of transistors T11 and T12 differential pair with any drain-side wiring, but as will be explained later by way of examples, also be any other circuit.
  • the size of the output current determining component of the current source circuit is presently a drain side to the common source node of the transistors T11 and T12, and the source side connected to a supply voltage VSS transistor T2; This transistor will be referred to in the following partly as rankstrom provokentransistor T2.
  • the control device controlling this transistor T2 is a control circuit designated in the figures with FKS, which in the case of the in FIG. 2a Example shown, a first current source IQ1, a second current source IQ2, and transistors T6, T2 ', and T11' includes.
  • the transistor T2 ' is a replica transistor on which the common source potential Vs of the differential pair, which is also the drain potential of the propositionstrom provokentransistors T2, is mapped to a replica transistor T2'. This is done via the transistor T2 'connected in series with T2' (or several transistors connected in series with T2 ').
  • the gate of the transistor T11 ' is driven so that the drain potentials Vs of T2 and Vs' of T2' are substantially equal.
  • the drain-side output current of the series circuit of T2 'and T11' thus largely corresponds to the tail current IT of the differential pair, is therefore a replica of the same, optionally scaled with a constant factor resulting from the scaling of the transistor widths.
  • the replicated current is IT / 2 if the width of T11 is the same as the width of T11 ', but T2 is twice the size of T2', for the same length of transistors.
  • This ratio can be changed 1: 2 by varying the transistor geometries, important for the best possible replication of the potential Vs to Vs' are only equal current densities in the transistor pairs T2, T2 'and T11, T11'.
  • the already mentioned first current source IQ1 supplies to the control circuit a current which corresponds to the sum of the setpoint value IS of the foot current, possibly scaled by a factor, selected here by way of example as IS / 2, and the operating current IB of the control loop. Via the second current source IQ2 the operating current IB is withdrawn from the control circuit again.
  • the circuit topology allows very high bandwidths, and is usually stable without further action, with the gate-source capacitances of T2 and T2 'acting as compensation capacitance.
  • connection of the gate terminal of T11 'with one of the inputs E +, E- of the differential pair for the transmission of the three-potential Vs of T2 as Vs' to the drain of T2' is sufficient.
  • the current control circuit according to the invention from T2 ', T6 and T11' as well as the current sources IQ1 and IQ2 is also usable without a differential pair, ie in general, to correct errors by output conductivities of current source transistors, if the gate of T11 'is so controlled by a case-specific suitable circuit, in that the drain potential Vs of the current source transistor T2 whose error is to be compensated is transmitted to the drain potential Vs 'of transistor T2' in the current control circuit.
  • This more general case is exemplary in FIG. 2b shown.
  • an operational amplifier OP serves to transmit the drain potential Vs of the current source transistor T2 to the replica transistor T2 'by driving the gate of T11'. It should be noted that not only the exemplary circuit with the operational amplifier OP is adapted to accomplish this transfer of potential, but that on a case by case basis other circuits may be suitable depending on where the source of error compensating current is located.
  • the current source error compensated by the current control circuit according to the invention does not necessarily have to lead to a differential pair as a current sink. If this is the case nevertheless, the circuit according to the invention has the advantage that by suitable dimensioning of the transistor geometries the replication of the potential Vs as Vs 'at T2' without additional circuit elements, such as about the operational amplifier FIG. 2b , is possible, and thus results in a minimal circuit complexity.
  • control loop variant according to FIG. 2a is preferably used in cases in which the differential pair is always in equilibrium in the steady state.
  • FIG. 6 Another variant of the current control loop is described in more detail later FIG. 6 shown.
  • This variant contains two adjusting transistors T11, T12 'for the replication of the drain potential Vs, so that both inputs E +, E- of the differential pair enter into the control.
  • This control loop variant is preferred if the differential pair is not always operated in equilibrium. This is the case, for example, with fast analog-to-digital converters of the flash or fold type.
  • FIG. 3 shows by way of example a practical realization of the current control circuit according to the invention without ideal current sources IQ1, IQ2.
  • the current source IQ1 from the FIGS. 2a, 2b . 6 is realized by a transistor T7, which forms a current mirror together with a transistor T7 '.
  • a cascode transistor T6' is connected in series with T7 ', which preferably has the same current density as the cascode transistor T6 in the current control loop.
  • the cascode transistors T6, T6 ' are supplied with a gate potential VB6 which sets the operating point of the cascode.
  • the current source IQ2 from the FIGS. 2a, 2b . 6 is realized by a transistor T8.
  • the working current IB as well as the scaled nominal current IS / 2 is supplied to the circuit via two terminals K1, K2 as well as further current mirrors, T8 '', T8 ', T8 and T9', T9.
  • This realization example of the current control circuit according to the invention still has the disadvantage that the current levels at the terminals K1, K2 are not cascaded. For smaller requirements, however, it is often possible in practice to ensure by appropriate dimensioning of T2 'and T8 that the gate potential of T8 ", T8', T8 is approximately as large as the potential VB2 Output conductances of the transistors T8 ", T8 ', T8 alleviated.
  • FIG. 4 shows by way of example a suitable circuit for higher accuracy requirements, which consists of FIG. 3 is apparent when the current mirror connected to terminals K1 and K2 are also cascoded.
  • the transistors T10, T10 ' which are connected in series to the transistors T9, T9', and the transistors T13, T13 ', T13 ", which are connected in series to the transistors T8, T8', T8"
  • a gate potential VB10 is supplied from T10, T10 'to set the operating point of the cascode, and the same purpose has the gate potential VB13 supplied to the gate terminals of T13, T13', T13 ''.
  • FIG. 5 shows by way of example a further realization variant of the circuit according to the invention, in which the current source IQ1 is realized by parallel-connected transistors T7 and T14.
  • T7 supplies the operating current IB to the control circuit, while T14 supplies the scaled theoretical current IS / 2.
  • the power source IQ2 is also realized in this variant as in the previous embodiments with a transistor T8.
  • T8 could also be like here FIG. 4 additionally equipped with a cascode transistor.
  • the gate potentials VB7, VB8 and VB14 of the transistors T7, T8 and T14 can be obtained in known manner from a current mirror circuit.
  • the advantage of this realization variant is that the target current is once less reflected than in the previous variants and therefore set more accurately.
  • FIG. 6 shows a second variant of the efinderischen current control loop, in which the voltages at both inputs E +, E-enter the differential stage in the scheme.
  • the first actuating transistor T11 'of the previous circuits in the FIGS. 2a, 2b . 3 . 4 . 5 a second adjusting transistor T12 'connected in parallel, wherein its gate is connected to the previously unused input of the differential stage. This ensures good replication of the common source potential Vs of the differential stage as the drain potential Vs 'of the transistor T2'.
  • FIG. 7 shows a simulation result for comparing the foot current IT (prior art) of a conventional FuBstromquelle after FIGS. 1a and 1b and by the inventive circuit error-compensated foot current IT ( Komp) over the common-mode modulation at the inputs E + of a differential pair.
  • the advantage of the circuit according to the invention should be obvious.
  • a further advantage is revealed with a common mode modulation below 0.55 V:
  • the curve begins to deviate from the ideal, because the foot power source is driven into the triode range, and thus the gain in the control loop decreases.
  • this deviation is significantly lower than without the inventive error compensation circuit. That is, when the inventive error compensation circuit is used, it is even possible to expand the common mode drive range by allowing the current source transistor to be used up to the triode region, not just in the saturation region.
  • the circuit of the invention can be converted by interchanging n-channel transistors with p-channel transistors and vice versa and by reversing the polarity of the supply voltage in a complementary circuit the same operation. Furthermore, it is possible to use bipolar transistors instead of the MOSFET transistors in the figures.
  • the gate or base of the at least one variable transistor T11 ' is preferably connected to the gate or base of a first transistor T11 of the differential pair.
  • a second adjusting transistor T12 ' is present, its gate or base is preferably connected to the gate or the base of the second transistor T12 of the differential pair, and its drain or collector to the drain or collector of the first adjusting transistor connected, as well as its source or emitter is connected to the source or emitter of the first adjusting transistor.
  • the current source circuit described is an error-compensated current source based on replication of the error in a current loop. It enables high performance of the current source without cascoding of the current source transistor.

Description

  • Die vorliegende Erfindung betrifft eine Vorrichtung gemäß dem Oberbegriff des Patentanspruchs 1, d.h. eine Stromquellenschaltung.
  • Stromquellenschaltungen kommen beispielsweise, aber bekanntlich bei weitem nicht ausschließlich in Differenzverstärkern, genauer gesagt als Fußstromquelle eines Differentialpaares von Transistoren zum Einsatz.
  • Die Figuren 1A, 1B, und 1C zeigen verschiedene Ausführungsformen einer solchen Anordnung.
  • In den gezeigten Schaltungen besteht das erwähnte Differentialpaar jeweils aus Transistoren T11, T12, und die Fußstromquelle aus einem Transistor T2.
  • Eine solche Stromquelleschaltung ist aus D1: = US-A-4 975 631 bekannt
  • Die Fußstromquelle liefert einen auch als Tailstrom bezeichneten Fußstrom IT an den gemeinsamen Sourceknoten des Differentialpaares. Die Größe dieses Stromes (die Größe einer den Transistor T2 steuernden Spannung VB2) wird gewöhnlich über einen als Diode geschalteten Transistor T2D und eine Stromquelle IQ erzeugt.
  • Die drainseitige Beschaltung des Differentialpaares kann beispielsweise aus Lastwiderständen R1, R2 (Figur 1A), einer sogenannte Folded Cascode (Figur 1B) oder einer beliebigen anderen Schaltung (Figur 1C) bestehen.
  • Ein wesentlicher Nachteil von Anordnungen dieser Art ist die Abhängigkeit des Tailstroms IT von der Gleichtaktaussteuerung des Differentialpaares an dessen Eingängen E+ (Gateanschluß des Transistors T11), und E- (Gateanschluß des Transistors T12). Schuld hieran ist der endliche Ausgangsleitwert des Transistors T2, der vor allem bei zeitgemäßen CMOS-Prozessen mit 0.12 µm Kanallänge sehr groß sein kann, so daß sich starke Schwankungen von IT ergeben.
  • Die sich am gemeinsamen Sourceknoten einstellenden Verhältnisse, genauer gesagt das sich dort einstellende Potential Vs, werden auch von der Drainseite der Transistoren T11 und T12 her beeinflußt, und zwar durch endliche Ausgangsleitwerte von T11, T12, oder durch typische Kurzkanaleffekte wie DIBL. Diese Einflüsse können durch bekannte Maßnahmen wie drainseitige Kaskoden (siehe beispielsweise Figur 1B) behoben werden.
  • Prinzipiell könnte auch die Fußstromquelle T2 kaskodiert werden (siehe Figur 1C; Kaskodetransistor T4), doch schränkt eine solche Maßnahme den Gleichtaktaussteuerungsbereich an E+, E- ein, da eine weitere Drain-Source-Stättigungsspannung (die Drain-Source-Stättigungsspannung von T4) untergebracht werden muß, und dies ist gerade bei geringen Vorsorgungsspannungen von typischerweise 1.2 V oder weniger oftmals nicht mehr machbar.
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Möglichkeit zu finden, durch welche durch die Gleichtaktaussteuerung bedingte Fehler der Fußstromquelle von Differentialpaaren oder sonstigen elektrischen Schaltungen ohne ohne Beschränkung der Einsatzmöglichkeiten minimiert werden können.
  • Diese Aufgabe wird erfindungsgemäß durch die in Patentanspruch 1 beanspruchte Stromquellenschaltung gelöst.
  • Die erfindungsgemäße Stromquellenschaltung zeichnet sich dadurch aus,
    • daß die Stromquellenschaltung eine Steuervorrichtung (T2', T11', T12', T6, IQ1, IQ2) enthält, welche eine die Größe des von der Stromquellenschaltung abgegebenen Stromes bestimmende Komponente (T2) der Stromquellenschaltung steuert, und
    • daß die Steuerung abhängig von den Verhältnissen erfolgt, die in der von der Stromquellenschaltung mit Strom versorgten Einheit herrschen.
  • Dadurch kann auf sehr einfache Weise sichergestellt werden, daß der von der Stromquellenschalung abgegebene Strom unter allen Umständen wunschgemäß groß ist.
  • Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen, der folgenden Beschreibung, und den Figuren entnehmbar.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die Figuren erläutert. Es zeigen
    • Figuren 1a, 1b, und 1c
    verschiedene bekannte Ausführungsformen einer ein Differentialpaar und eine Fußstromquelle für das Diffentialpaar enthaltenden Anordnung,
    Figur 2a
    den Aufbau einer ein Differentialpaar und eine im folgenden näher beschriebene Stromquellenschaltung enthaltenden Anordnung,
    Figur 2b
    den Aufbau der in der Figur 2a gezeigten Anordnung für den Fall, daß anstelle des Differtialpaares eine andere Schaltung vorgesehen ist,
    Figuren 3 bis 6
    den Aufbau einiger möglicher Abwandlungen der in der Figur 2a gezeigten Anordnung, und
    Figur 7
    eine Darstellung der Ströme, die von herkömmlichen Stromquellenschaltungen und einer der im folgenden näher beschriebenen Stromquellenschaltungen, unter verschiedenen Bedingungen ausgegeben werden.
  • Es wird zunächst unter Bezugnahme auf Figur 2a die Grundidee der hier vorgeschlagenen Stromquellenschaltung beschrieben, und im Anschluß daran einige der möglichen Abwandlungen.
  • Die in der Figur 2a gezeigte Anordnung enthält eine mit Strom zu versorgende Schaltung und eine diese Schaltung mit Strom versorgende Stromquellenschaltung, wobei die Stromquellenschaltung aus einer die Größe des abgegebenen Stromes bestimmenden Komponente und einer diese Komponente steuernden Steuereinrichtung besteht.
  • Die mit Strom zu versorgende Schaltung ist bei dem in Figur 2a gezeigten Beispiel ein aus Transistoren T11 und T12 bestehendes Differentialpaar mit einer beliebigen drainseitigen Beschaltung, kann aber, wie später noch anhand von Beispielen erläutert wird, auch eine beliebige andere Schaltung sein.
  • Die die Größe des abgegebenen Stromes bestimmende Komponente der Stromquellenschaltung ist vorliegend ein drainseitig mit dem gemeinsamen Sourceknoten der Transistoren T11 und T12, und sourceseitig mit einer Versorgungsspannung VSS verbundener Transistor T2; dieser Transistor wird im folgenden teilweise auch als Fußstromquellentransistor T2 bezeichnet.
  • Die diesen Transistor T2 steuernde Steuervorrichtung ist ein in den Figuren mit FKS bezeichneter Regelkreis, der bei dem in in Figur 2a gezeigten Beispiel eine erste Stromquelle IQ1, eine zweite Stromquelle IQ2, und Transistoren T6, T2', und T11' umfaßt.
  • Der Transistor T2' ist ein Replicatransistor, auf welchen das gemeinsame Sourcepotential Vs des Differentialpaares, das gleichzeitig das Drainpotential des Fußstromquellentransistors T2 ist, auf einen Replicatransistor T2' abgebildet wird. Dies geschieht über den mit T2' in Serie geschalteten Transistor T11' (oder mehrere mit T2' in Serie geschaltete Transistoren). Das Gate des Transistors T11' wird so angesteuert, daß die Drainpotentiale Vs von T2 und Vs' von T2' weitgehend gleich sind. Der drainseitige Ausgangsstrom der Serienschaltung aus T2' und T11' entspricht damit weitgehend dem Tailstrom IT des Differentialpaars, ist also ein Replikat desselben, gegebenenfalls mit einem konstanten Faktor skaliert, der sich aus der Skalierung der Transistorweiten ergibt. Im betrachteten Beispiel beträgt der replizierte Strom beispielsweise IT/2, wenn die Weite von T11 genauso groß ist wie die Weite von T11', aber T2 doppelt so groß ist wie T2', bei gleicher Länge der Transistoren. Dieses Verhältnis 1:2 kann durch Variation der Transistorgeometrien geändert werden, wichtig für die bestmögliche Replikation des Potentials Vs an Vs' sind lediglich jeweils gleiche Stromdichten in den Transistorpaaren T2, T2' bzw. T11, T11'.
  • Die bereits erwähnte erste Stromquelle IQ1 liefert an den Regelkreis einen Strom, der der Summe des - möglicherweise mit einem Faktor skalierten - Sollwertes IS des Fußstroms, hier beispielhaft als IS/2 gewählt, und dem Arbeitsstrom IB des Regelkreises entspricht. Uber die zweite Stromquelle IQ2 wird dem Regelkreis sein Arbeitsstrom IB wieder entzogen. Das Gatepotential VB2 am gemeinsamen Gateanschluß von T2 und T2' steigt, wenn der replizierte Strom IT/2 kleiner ist als der Sollstrom IS/2, und sinkt, wenn er größer ist. Durch dieses Regelgesetz wird das Gatepotential VB2 so geregelt, daß der Tailstrom IT dem Sollstrom IS entspricht. Die Schaltungstopologie erlaubt sehr hohe Bandbreiten, und ist in der Regel ohne weitere MaBnahmen stabil, wobei die Gate-Sourcekapazitäten von T2 und T2' als Kompensationskspazität wirken.
  • Für die Anwendung der Erfindung bei Differentialpaaren genügt die Verbindung des Gateanschlusses von T11' mit einem der Eingänge E+, E- des Differentialpaars zur Ubertragung des Dreinpotentials Vs von T2 als Vs' an das Drain von T2'.
  • Es ist für die Funktion des erfindungsgemäßen Stromregelkreises nicht erforderlich, daß die Sourceanschlüsse des Stromquellentransistors T2 und des Replicatransistors T2' direkt mit einer Versorgungsspannung verbunden sind. Es genügt, wenn die Sourceanschlüsse von T2, T2' gegenüber ihrem Substrat die gleiche Spannung haben. Die Erfindung ist daher sehr vielseitig einsetzbar.
  • Der erfindungsgemäße Stromregelkreis aus T2', T6 und T11' sowie den Stromquellen IQ1 und IQ2 ist auch ohne Differentialpaar, d.h. ganz allgemein brauchbar, um Fehler durch Ausgangsleitwerte von Stromquellentransistoren auszuregeln, wenn das Gate von T11' durch eine fallspezifisch geeignete Schaltung so angesteuert wird, daß das Drainpotential Vs des Stromquellentransistors T2, dessen Fehler kompensiert werden soll, an das Drainpotential Vs' von Transistor T2' im Stromregelkreis übertragen wird. Dieser allgemeinere Fall ist beispielhaft in Figur 2b dargestellt. Hier dient beispielhaft ein Operationsverstärker OP dazu, durch die Ansteuerung des Gates von T11' das Drainpotential Vs des Stromquellentransistors T2 an den Replicatransistor T2' zu übertragen. Es sei angemerkt, daß nicht nur die beispielhafte Schaltung mit dem Operationsverstärker OP dazu geeignet ist, diese Potentialübertragung zu bewerkstelligen, sondern daß fallweise auch andere Schaltungen dazu geeignet sein können, je nachdem, wo sich die zu fehlerkompensierende Stromquelle befindet.
  • Dieses Beispiel nach Figur 2b zeigt, daß die durch den erfindungsgemäßen Stromregelkreis fehlerkompensierte Stromquelle nicht unbedingt auf ein Differentialpaar als Stromsenke führen muß. Ist das aber dennoch der Fall, hat die erfindungsgemäße Schaltung den Vorteil, daß durch geeignete Dimensionierung der Transistorgeometrien die Replikation des Potentials Vs als Vs' an T2' ohne zusätzliche Schaltungselemente, wie etwa den Operationsverstärker aus Figur 2b, möglich ist, und sich somit ein minimaler Schaltungsaufwand ergibt.
  • Die Regelkreis-Variante gemäß Figur 2a wird vorzugsweise in Fällen angewendet, in welchen sich das Differentialpaar im eingeschwungenen Zustand immer im Gleichgewicht befindet.
  • Eine andere Variante des Stromregelkreises ist in der später noch genauer beschriebenen Figur 6 gezeigt. Diese Variante enthält zwei Stelltransistoren T11, T12' für die Replikation des Drainpotentials Vs, so daß beide Eingänge E+, E- des Differentialpaares in die Regelung eingehen. Diese Regelkreis-Variante wird bevorzugt, wenn das Differentialpaar nicht immer im Gleichgewicht betrieben wird. Dies ist beispielsweise bei schnellen Analog-Digitalwandlern vom Flash- oder Foldingtyp der Fall.
  • Figur 3 zeigt beispielhaft eine praktische Realisierung des erfindungsgemäßen Stromregelkreises ohne ideale Stromquellen IQ1, IQ2.
  • Die Stromquelle IQ1 aus den Figuren 2a, 2b, 6 ist hierbei durch einen Transistor T7 realisiert, der zusammen mit einem Transistor T7' einen Stromspiegel bildet. Zur Verbesserung der Eigenschaften des Stromspiegels T7, T7' ist ein Kaskodetransistor T6' in Serie mit T7' geschaltet, der vorzugsweise dieselbe Stromdichte aufweist wie der Kaskodetransistor T6 im Stromregelkreis. Den Kaskodetransistoren T6, T6' wird ein Gatepotential VB6 zugeführt, das den Arbeitspunkt der Kaskode einstellt. Die Stromquelle IQ2 aus den Figuren 2a, 2b, 6 ist durch einen Transistor T8 realisiert. Der Arbeitsstrom IB sowie der skalierte Sollstrom IS/2 wird der Schaltung über zwei Klemmen K1, K2 sowie weitere Stromspiegel, T8'', T8', T8 und T9', T9 zugeführt. Die Summation von IB und IS/2 für die Stromquelle IQ1, also Transistor T7, geschieht am gemeinsamen Gateanschluß der Transistoren T7, T7'.
  • Dieses Realisierungsbeispiel für den erfindungsgemäßen Stromregelkreis hat noch den Nachteil, daß die Stromspiegel an den Klemmen K1, K2 nicht kaskodiert sind. Für geringere Anforderungen gelingt es aber in der Praxis oftmals, durch geeignete Dimensionierung von T2' und T8 dafür zu sorgen, daß das Gatepotential von T8", T8', T8 ungefähr so groß ist wie das Potential VB2. Hierdurch wird zumindest der Fehler durch endliche Ausgangsleitwerte der Transistoren T8", T8', T8 gelindert.
  • Figur 4 zeigt beispielhaft eine für höhere Genauigkeitsanforderungen geeignete Schaltung, die aus der Figur 3 hervorgeht, wenn die an den Klemmen K1 und K2 angeschlossenen Stromspiegel ebenfalls kaskodiert werden. Hierzu dienen die Transistoren T10, T10', die den Transistoren T9, T9' in Serie geschaltet sind, sowie die Transistoren T13, T13', T13", die den Transistoren T8, T8', T8'' in Serie geschaltet sind. Den Gateanschlüssen von T10, T10' wird ein Gatepotential VB10 zugeführt, um den Arbeitspunkt der Kaskode einzustellen. Denselben Zweck hat das den Gateanschlüssen von T13, T13', T13" zugeführte Gatepotential VB13. Bei dieser Schaltung ist der Aussteuerungsbereich des Potentials VB2 zwar etwas enger als bei der Schaltung nach Figur 3, aber heutige CMOS Prozesse stellen meist eine genügende Auswahl von Thresholdspannungen zur Verfügung, um die Gate-Sourcespannung von T2 passend auszuführen. Bei CMOS-Prozessen mit getrennten Wannen ist es ferner möglich, die Thresholdspannungen über eine entsprechende Vorspannung der Wanne einstellbar zu machen, und hier ist die Schaltung nach Figur 4 in der Regel problemlos, da die Aussteuerung von VB2 um den Nominalwert aufgrund der Verstärkung der Schleife nur gering ist.
  • Figur 5 zeigt beispielhaft eine weitere Realisierungsvariante der erfindungsgemäßen Schaltung, bei der die Stromquelle IQ1 durch parallelgeschaltete Transistoren T7 und T14 realisiert ist. T7 führt dem Regelkreis den Arbeitsstrom IB zu, während T14 den skalierten Sollstrom IS/2 zuführt. Die Stromquelle IQ2 ist auch bei dieser Variante wie bei den vorherigen Ausführungsbeispielen mit einem Transistor T8 realisiert. T8 könnte auch hier wie bei Figur 4 zusätzlich mit einem Kaskodentransistor ausgestattet werden. Die Gatepotentiale VB7, VB8 und VB14 der Transistoren T7, T8 und T14 können in bekannter Weise aus einer Stromspiegelschaltung gewonnen werden. Der Vorteil dieser Realisierungvariante liegt darin, daß der Sollstrom einmal weniger gespiegelt wird als bei den vorangegangenen Varianten und daher genauer eingestellt wird.
  • Welche der Varianten letztlich die bessere Lösung ist, hängt von der umgebenden Schaltung ab.
  • Figur 6 zeigt eine zweite Variante des efinderischen Stromregelkreises, bei der die Spannungen an beiden Eingängen E+, E-der Differenzstufe in die Regelung eingehen. Zu diesem Zweck ist dem ersten Stelltransistor T11' der bisherigen Schaltungen in den Figuren 2a, 2b, 3, 4, 5 ein zweiter Stelltransistor T12' parallelgeschaltet, wobei sein Gate mit dem bisher nicht benutzten Eingang der Differenzstufe verbunden ist. Dies gewährleistet eine gute Replikation des gemeinsamen Sourcepotentials Vs der Differenzstufe als Drainpotential Vs' des Transistors T2'. Um die Stromdichten der für die Replikation wesentlichen Transistorpaare T11, T11', sowie T12, T12' und T2, T2' gleich zu halten, wird in dieser Figur beispielhaft mit einer Skalierung von 1:1 der Transistoren T2 und T2' gearbeitet sowie dem Regelkreis der volle Sollstrom IS zugeführt. Solange die Stromdichten stimmen, ist jedoch auch eine nahezu beliebige Skalierung der wesentlichen Transistoren möglich, die nur von der bei kleineren Transistordimensionen schlechterwerdenden Übereinstimmungvon Transistorpaaren (Mismatch) beschränkt wird, da die Genauigkeit der Regelung von dieser Ubereinstimmung abhängt.
  • Figur 7 zeigt ein Simulationsergebnis zum Vergleich des Fußstroms IT(prior Art) einer gewöhnlichen FuBstromquelle nach Figur 1a und 1b und den durch die erfindungsgemäße Schaltung fehlerkompensierten Fußstrom IT(Komp) über der Gleichtaktaussteuerung an den Eingängen E+ eines Differentialpaares. Der Vorteil der erfindungsgemäßen Schaltung sollte offensichtlich sein. Ein weiterer Vorteil offenbart sich bei einer Gleichtaktaussteuerung unter 0.55 V: hier beginnt die Kurve zwar vom Ideal abzuweichen, da die Fußstromquelle in den Triodenbereich gefahren wird, und somit die Verstärkung im Regelkreis sinkt. Diese Abweichung ist aber wesentlich geringer als ohne die erfindungsgemäße Fehlerkompensationsschaltung. Das heißt, daß es bei Einsatz der erfindungsgemäßen Fehlerkompensationsschaltung sogar möglich ist, den Gleichtaktaussteuerungsbereich zu erweitern, indem der Stromquellentransistor bis in den Triodenbereich hinein genutzt werden kann, und nicht nur im Sättigungsbereich.
  • Die erfindungsgemäße Schaltung kann durch Vertauschen von n-Kanal-Transistoren mit p-Kanal-Transistoren und umgekehrt sowie durch Umpolung der Versorgungsspannung in eine komplementäre Schaltung gleicher Arbeitsweise überführt werden. Ferner ist es möglich, statt der MOSFET-Transistoren in den Figuren Bipolartransistoren einzusetzen.
  • In dem Fall, daß die fehlerkompensierte Stromquelle eine Fußstromquelle eines Differentialpaares T11, T12 ist, wird das Gate bzw. die Basis des mindestens einen Stelltransistors T11' vorzugsweise mit dem Gate bzw. der Basis eines ersten Transistors T11 des Differentialpaares verbunden.
  • In dem Fall, daß ein zweiter Stelltransistor T12' vorhanden ist, wird dessen Gate bzw. Basis vorzugsweise mit dem Gate bzw. der Basis des zweiten Transistors T12 des Differentialpaares verbunden, und sein Drain bzw. Kollektor mit dem Drain bzw. Kollektor des ersten Stelltransistors verbunden, ebenso wird seine Source bzw. sein Emitter mit der Source bzw. Emitter des ersten Stelltransistors verbunden.
  • Die beschriebene Stromquellenschaltung ist eine fehlerkompensierte Stromquelle, die auf Replikation des Fehlers in einem Stromregelkreis beruht. Sie ermöglicht eine hohe Performance der Stromquelle ohne Kaskodierung des Stromquellentransistors.
    • Bezugszeichenliste
    • FKS
    Fehlerkompensationsschleife
    IB
    Arbeitsstrom des Reglers
    IQ, IQ1, IQ2
    Stromquellen
    IS
    Sollstrom
    IT
    Tailstrom, Fußstrom
    K1, K2
    Anschlußklemmen zur Stromzuführung
    OP
    Operationsverstärker
    R1, R2
    Lastwiderstände
    T2
    Fußstromquellentransistor eines Differentialpaares
    T2'
    Replicatransistor der Fußstromquelle T2
    T2D
    als Diode geschalteter Transistor zur Erzeugung von VB2
    T31, T32
    Stromquellentransistoren einer "Folded Cascode"
    T41, T42
    Kaskodetransistoren einer"Folded Cascode"
    T4
    Kaskodetransistor für Stromquelle T2
    T6
    Kaskodetransistor in der Fehlerkompensationsschleife
    T6'
    Transistor in der Biasschaltung mit Stromdichte wie T6
    T7
    Stromquellentransistor zur Realisierung von IQ1
    T7'
    Transistor in der Biasschaltung mit Stromdichte wie T7
    T8
    Stromquellentransistor zur Realisierung von IQ2
    T8', T8"
    Transistoren in der Biasschaltung mit Stromdichte wie T8
    T9, T9'
    Stromspiegel für Sollstrom
    T10, T10'
    Kaskodetransistoren für T9, T9'
    T11, T12
    Transistoren eines Differentialpaares
    T11'
    erster Stelltransistor für die Drainspannung von T2'
    T12'
    zweiter Stelltransistor für die Drainspannung von T2'
    T13
    Kaskodetransistor für Stromquelle T8
    T13', T13"
    Transistoren in der Biasschaltung mit Stromdichte wie T13
    T14
    Stromquellentransistor zur Realisierung von IQ1
    VB1, VB2, VBn
    Biasspannung zur Arbeitspunkteinstellung
    VDD
    Positive Versorgungsspannungsklemme
    Vs
    Drainpotential des Stromquellentransistors T2
    Vs'
    an T2' repliziertes Drainpotential
    Vs6
    Sourcepotential von T6 oder Knotenbezeichner Vs6
    VSS
    Negative Versorgungsspannungsklemme

Claims (6)

  1. Stromquellenschaltung,
    dadurch gekennzeichnet,
    daß die Stromquellenschaltung eine Steuervorrichtung (T2', T11', T12', T6, IQ1, IQ2) enthält, welche eine die Größe des von der Stromquellenschaltung abgegebenen Stromes bestimmende Komponente (T2) der Stromquellenschaltung steuert,
    - wobei die Steuervorrichtung (T2', T11', T12', T6, IQ1, IQ2) einen Stromreplikationszweig (T2', T11', T12') enthält, in welchem ein Strom zum Fließen gebracht wird, der dem Strom oder einem bestimmten Vielfachen oder einem bestimmten Bruchteil des Stromes entspricht, der der von der Stromquellenschaltung mit Strom versorgten Einheit zugeführt wird,
    - wobei die Steuervorrichtung (T2', T11', T12', T6, IQ1, IQ2) eine Regelvorrichtung (T6) enthält, und daß der aus dem Stromreplikationszweig (T2', T11', T12') hervorgebrachte replizierte Strom der Regelvorrichtung zugeführt wird, und
    - wobei der Regelvorrichtung (T6) ein Sollstrom zugeführt wird, und daß die Regelvorrichtung die Größe des von der Stromquellenschaltung an die versorgte Einheit abgegebenen Stroms so nachregelt, daß der replizierte Strom aus dem Stromreplikationszweig dem Sollstrom entspricht.
  2. Stromquellenschaltung nach Anspruch 1,
    dadurch gekennzeichnet,
    daß die die Größe des von der Stromquellenschaltung abgegebenen Stromes bestimmende Komponente (T2) der Stromquellenschaltung ein Transistor ist.
  3. Stromquellenschaltung nach Anspruch 1,
    dadurch gekennzeichnet,
    daß der Stromreplikationszweig (T2', T11', T12') einen ersten Transistor (T2') enthält, welcher derartig betrieben wird, daß sich an seinem Gate- bzw. Basisanschluß, seinem Drain- bzw. Kollektoranschluß, und seinem Source- bzw. Emitteranschluß, im wesentlichen die selben Potentiale gegen sein Substrat ergeben wie an den entsprechenden Anschlüssen der die Größe des von der Stromquellenschaltung abgegebenen Stromes bestimmenden Transistors (T2).
  4. Stromquellenschaltung nach Anspruch 3,
    dadurch gekennzeichnet,
    daß der Stromreplikationszweig (T2', T11', T12') einen zweiten Transistor (T11', T12') enthält, und daß das Drain- bzw. Kollektorpotential des ersten Transistors (T2') dadurch eingestellt wird, daß der Gate- bzw. Basisanschluß des zweiten Transistors (T11', T12') in geeigneter Weise aus der mit Strom versorgten Einheit angesteuert wird.
  5. Stromquellenschaltung nach Anspruch 1,
    dadurch gekennzeichnet,
    daß die Regelvorrichtung (T6) mindestens einen dritten Transistor enthält.
  6. Stromquellenschaltung nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet,
    daß die Steuervorrichtung ein Regelkreis ist, der einen ersten Transistor (T2'), mindestens einen zweiten Transistor (T11', T12'), einen dritten Transistor (T6), und mindestens zwei Stromquellen (IQ1, IQ2) enthält,
    - wobei der Drain- bzw. Kollektoranschluß des ersten Transistors (T2') mit dem Source- bzw. Emitteranschluß des zweiten Transistors (T11', T12') verbunden ist,
    - wobei der Drain- bzw. Kollektoranschluß des zweiten Transistors (T11', T12') mit einer ersten Stromquelle (IQ1) und dem Source- bzw. Emitteranschluß des dritten Transistors (T6) verbunden ist,
    - wobei der Drain- bzw. Kollektoranschluß des dritten Transistors (T6) mit einer zweiten Stromquelle (IQ2), dem Gate- bzw. Basisanschluß des ersten Transistors (T2'), und dem Steueranschluß der die Größe des von der Stromquellenschaltung abgegebenen Stromes bestimmenden Komponente (T2) verbunden ist,
    - wobei die erste und die zweite Stromquelle (IQ1, IQ2) zur Zuführung eines Sollstromes (IS/n) sowie zur Zu- und Abführung eines Betriebsstromes (IB) des Regelkreises dienen, und
    - wobei der Gate- bzw. Basisanschluß des zweiten Transistors so angesteuert wird, daß sich am Drain- bzw. Kollektoranschluß des ersten Transistors im wesentlichen das selbe Potential (Vs') ergibt wie am Ausgang der die Größe des von der Stromquellenschaltung abgegebenen Stromes bestimmenden Komponente (T2).
EP02704588.9A 2001-01-19 2002-01-16 Stromquellenschaltung Expired - Lifetime EP1402328B1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10102443A DE10102443A1 (de) 2001-01-19 2001-01-19 Stromquellenschaltung
DE10102443 2001-01-19
PCT/DE2002/000111 WO2002057864A2 (de) 2001-01-19 2002-01-16 Stromquellenschaltung

Publications (2)

Publication Number Publication Date
EP1402328A2 EP1402328A2 (de) 2004-03-31
EP1402328B1 true EP1402328B1 (de) 2016-01-13

Family

ID=7671168

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02704588.9A Expired - Lifetime EP1402328B1 (de) 2001-01-19 2002-01-16 Stromquellenschaltung

Country Status (4)

Country Link
US (1) US6885220B2 (de)
EP (1) EP1402328B1 (de)
DE (1) DE10102443A1 (de)
WO (1) WO2002057864A2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425862B2 (en) * 2004-08-10 2008-09-16 Avago Technologies Ecbu Ip (Singapore) Pte Ltd Driver circuit that employs feedback to enable operation of output transistor in triode region and saturation region
ITMI20041671A1 (it) * 2004-08-26 2004-11-26 Atmel Corp "sistema e metodo e apparecchio per conservare un margine di errore per una memoria non volatile"
DE102006014655A1 (de) * 2006-03-28 2007-10-11 Micronas Gmbh Kaskoden-Spannungs-Erzeugung
US20070229150A1 (en) * 2006-03-31 2007-10-04 Broadcom Corporation Low-voltage regulated current source
CN114020089B (zh) * 2021-11-02 2022-12-06 苏州中科华矽半导体科技有限公司 一种适用于低电流增益型npn三极管的带隙基准电压源

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0244413A (ja) * 1988-08-05 1990-02-14 Nec Corp 定電流供給回路
JP2705169B2 (ja) * 1988-12-17 1998-01-26 日本電気株式会社 定電流供給回路
ATE136702T1 (de) * 1991-09-25 1996-04-15 Bell Telephone Mfg Differenzverstärkeranordnung
US5306964A (en) * 1993-02-22 1994-04-26 Intel Corporation Reference generator circuit for BiCMOS ECL gate employing PMOS load devices
US5552724A (en) * 1993-09-17 1996-09-03 Texas Instruments Incorporated Power-down reference circuit for ECL gate circuitry
US5682108A (en) * 1995-05-17 1997-10-28 Integrated Device Technology, Inc. High speed level translator
US5767699A (en) * 1996-05-28 1998-06-16 Sun Microsystems, Inc. Fully complementary differential output driver for high speed digital communications
US5986479A (en) * 1997-05-05 1999-11-16 National Semiconductor Corporation Fully switched, class-B, high speed current amplifier driver
US6040720A (en) * 1998-06-12 2000-03-21 Motorola, Inc. Resistorless low-current CMOS voltage reference generator
US6094074A (en) * 1998-07-16 2000-07-25 Seiko Epson Corporation High speed common mode logic circuit

Also Published As

Publication number Publication date
US20040017249A1 (en) 2004-01-29
WO2002057864A2 (de) 2002-07-25
DE10102443A1 (de) 2002-08-01
EP1402328A2 (de) 2004-03-31
WO2002057864A3 (de) 2004-01-15
US6885220B2 (en) 2005-04-26

Similar Documents

Publication Publication Date Title
EP1704452B1 (de) Transistoranordnung mit temperaturkompensation und verfahren zur temperaturkompensation
DE102009040543B4 (de) Schaltung und Verfahren zum Trimmen einer Offsetdrift
DE69934629T2 (de) Differenzverstärker
DE2425973A1 (de) Komplementaer-fet-verstaerker
DE2551279C2 (de) Feldeffekttransistor-Verstärker
EP0680143A2 (de) CMOS-Abschlusswiderstandsschaltung
DE3725339A1 (de) Automatische justierschaltung zum justieren der zeitkonstanten einer filterschaltung
DE102005008372A1 (de) Steuerbarer Verstärker und dessen Verwendung
DE3933986A1 (de) Komplementaerer stromspiegel zur korrektur einer eingangsoffsetspannung eines "diamond-followers" bzw. einer eingangsstufe fuer einen breitbandverstaerker
EP1067673A2 (de) Mischer mit einstellbarer Linearität
EP0460263A1 (de) Lineare CMOS-Ausgangsstufe
DE10005044A1 (de) Hochgeschwindigkeits-Stromspiegelschaltkreis und -verfahren
DE3432510A1 (de) Gegentaktschaltkreis mit eintaktausgang vom emitterfolgertyp
EP1402328B1 (de) Stromquellenschaltung
DE19834209C1 (de) Verstärkerausgangsstufe
EP0389654A1 (de) Integrierbare Verstärkerschaltung
DE10223562B4 (de) Integrierte Schaltungsanordnung mit einer kaskodierten Stromquelle und einer Einstellschaltung zur Einstellung des Arbeitspunkts der kaskodierten Stromquelle
DE19940382A1 (de) Stromquelle für niedrige Betriebsspannungen mit hohem Ausgangswiderstand
EP0541164A1 (de) Verstärker
DE2344216A1 (de) Differentialverstaerker
DE10106388C2 (de) Schaltungsanordnung zur Bereitstellung einer exponentiellen Vorverzerrung für einen einstellbaren Verstärker
EP0435048A2 (de) Breitbandverstärkerstufe mit steuerbarer Verstärkung
DE3503942C2 (de)
EP1148634B1 (de) Verstärkerschaltung
EP1310850A2 (de) Umschaltbare Stromquelle

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20030628

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

AX Request for extension of the european patent

Extension state: AL LT LV MK RO SI

17Q First examination report despatched

Effective date: 20060807

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

REG Reference to a national code

Ref country code: DE

Ref legal event code: R079

Ref document number: 50216115

Country of ref document: DE

Free format text: PREVIOUS MAIN CLASS: G05F0003000000

Ipc: G05F0003240000

RIC1 Information provided on ipc code assigned before grant

Ipc: G05F 3/24 20060101AFI20150120BHEP

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20150720

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR IT

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 50216115

Country of ref document: DE

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20160317

Year of fee payment: 15

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160113

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 50216115

Country of ref document: DE

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20161014

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20161205

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160314

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 50216115

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170801