EP1402328A2 - Stromquellenschaltung - Google Patents

Stromquellenschaltung

Info

Publication number
EP1402328A2
EP1402328A2 EP02704588A EP02704588A EP1402328A2 EP 1402328 A2 EP1402328 A2 EP 1402328A2 EP 02704588 A EP02704588 A EP 02704588A EP 02704588 A EP02704588 A EP 02704588A EP 1402328 A2 EP1402328 A2 EP 1402328A2
Authority
EP
European Patent Office
Prior art keywords
current
transistor
current source
source circuit
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP02704588A
Other languages
English (en)
French (fr)
Other versions
EP1402328B1 (de
Inventor
Bernhard Engl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1402328A2 publication Critical patent/EP1402328A2/de
Application granted granted Critical
Publication of EP1402328B1 publication Critical patent/EP1402328B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Definitions

  • the present invention relates to a device according to the preamble of claim 1, i.e. a power source circuit.
  • Figures 1A, IB, and IC show different embodiments of such an arrangement.
  • the mentioned differential pair consists of transistors TU, T12, and the foot current source consists of a transistor T2.
  • the foot current source supplies a foot current IT, also referred to as tail current, to the common source node of the differential pair.
  • the magnitude of this current (the magnitude of a voltage VB2 controlling the transistor T2) is usually generated via a transistor T2D connected as a diode and a current source IQ.
  • the drain connection of the differential pair can consist, for example, of load resistors R1, R2 (FIG. 1A), a so-called folded cascode (FIG. IB) or any other circuit (FIG. IC).
  • a significant disadvantage of arrangements of this type is the dependency of the tail current IT on the common-mode modulation of the differential pair at its inputs E + (gate connection of the transistor TU) and E- (gate connection of the transistor T12). This is due to the finite initial conductance of the Transistor T2, which can be very large, especially in contemporary CMOS processes with a channel length of 0.12 ⁇ m, so that there are strong fluctuations in IT.
  • the conditions occurring at the common source node are also influenced from the drain side of the transistors TU and T12, namely by finite output conductance values from TU, T12, or by typical short-channel effects such as DIBL. These influences can be remedied by known measures such as drain-side cascodes (see for example Figure IB).
  • the foot current source T2 could also be cascoded (see FIG. IC; cascode transistor T4), but such a measure restricts the common-mode modulation range at E +, E-, since another drain-source saturation voltage (the drain-source saturation voltage of T4) is accommodated must be, and this is often no longer feasible, especially at low supply voltages of typically 1.2 V or less.
  • the present invention is therefore based on the object of finding a possibility by means of which common-mode control errors in the foot current source of differential pairs or other electrical circuits can be minimized without restricting the possible uses.
  • the current source circuit contains a control device (T2 1 , TU ', T12', T6, IQl, IQ2) which determines the size of the current delivered by the current source circuit controls tuning component (T2) of the current source circuit, and - that the control takes place depending on the conditions prevailing in the unit supplied with current by the current source circuit.
  • a control device T2 1 , TU ', T12', T6, IQl, IQ2
  • Figures la, lb, and lc different known embodiments of an arrangement containing a differential pair and a foot current source for the differential pair
  • FIG. 2a shows the structure of an arrangement containing a differential pair and a current source circuit described in more detail below
  • FIG. 2b shows the structure of the arrangement shown in FIG. 2a in the event that another circuit is provided instead of the differential pair
  • Figure 7 is an illustration of the currents generated by conventional current source circuits and one of those below current source circuits described in more detail are output under various conditions.
  • the arrangement shown in FIG. 2a contains a circuit to be supplied with current and a current source circuit which supplies this circuit with current, the current source circuit consisting of a component which determines the size of the output current and a control device which controls this component.
  • the circuit to be supplied with current is in the figure
  • FIG. 2a shows a differential pair consisting of transistors TU and T12 with any drain connection, but, as will be explained later with the aid of examples, it can also be any other circuit.
  • the component of the current source circuit which determines the size of the output current is a transistor T2 connected on the drain side to the common source node of the transistors TU and T12 and on the source side to a supply voltage VSS; In the following, this transistor is also sometimes referred to as foot current source transistor T2.
  • the control device controlling this transistor T2 is a control circuit designated FKS in the figures, which in the example shown in FIG. 2a comprises a first current source IQ1, a second current source IQ2, and transistors T6, T2 ', and TU'.
  • the transistor T2 1 is a replica transistor, on which the common source potential Vs of the differential pair, which is also the drain potential of the foot current source transistor T2, is mapped to a replica transistor T2 '. Diening takes place via the transistor 'TU' connected in series with T2 '(or more transistors connected in series with T2'). The gate of the transistor TU 1 is driven so that the drain potentials Vs of T2 and Vs 'of T2' are largely the same.
  • the drain-side output current of the series circuit comprising T2 'and TU' thus largely corresponds to the tail current IT of the differential pair, ie it is a replica of the same, possibly scaled with a constant factor which results from the scaling of the transistor widths.
  • the replicated current is IT / 2, for example, if the width of TU is the same as the width of TU 1 , but T2 is twice as large as T2 ', with the same length of the transistors.
  • This ratio 1: 2 can be changed by varying the transistor geometries. What is important for the best possible replication of the potential Vs to Vs 'are only the same current densities in the transistor pairs T2, T2' and TU, TU *.
  • the already mentioned first current source IQ1 supplies the control circuit with a current which corresponds to the sum of the setpoint value IS of the foot current, possibly scaled by a factor, selected here as IS / 2, for example, and the working current IB of the control circuit. Its operating current IB is withdrawn from the control loop via the second current source IQ2.
  • the gate potential VB2 at the common gate connection of T2 and T2 1 increases when the replicated current IT / 2 is smaller than the target current IS / 2, and decreases when it is larger. This • regulation law regulates the gate potential VB2 so that the tail current IT corresponds to the target current IS.
  • the circuit topology allows very high bandwidths and is generally stable without further measures, the gate-source capacitances of T2 and T2 'acting as compensation capacitors.
  • connection of the gate connection from TU 'to one of the inputs E +, E- of the differential pair is sufficient to transmit the three-potential Vs from T2 as Vs' to the drain from T2'.
  • control loop variant according to FIG. 2a is preferably used in cases in which the differential pair is always in equilibrium in the steady state.
  • FIG. 6 Another variant of the current control loop is shown in FIG. 6, which will be described in more detail later.
  • This variant contains two control transistors TU 1 , T12 'for the replication of the drain potential Vs, so that both inputs E +, E- of the differential pair are included in the control.
  • This control loop variant is preferred if the differential pair is not always operated in equilibrium. This is the case, for example, with fast analog-digital converters of the flash or folding type.
  • FIG. 3 shows an example of a practical implementation of the current control loop according to the invention without ideal current sources IQ1, IQ2.
  • the current source IQ1 from FIGS. 2a, 2b, 6 is implemented by a transistor T7, which forms a current mirror together with a transistor T7 '.
  • a cascode transistor T6' is connected in series with T7 *, which preferably has the same current density as the cascode transistor T6 in the current control loop.
  • the cascode transistors T6, T6 * are supplied with a gate potential VB6, which sets the operating point of the cascode.
  • the current source IQ2 from FIGS. 2a, 2b, 6 is implemented by a transistor T8.
  • the working current IB and the scaled nominal current IS / 2 are supplied to the circuit via two terminals Kl, K2 and further current mirrors, T8 '', T8 ', T8 and T9', T9.
  • the IB and IS / 2 for the current source IQ1, that is to say transistor T7, are summed at the common gate connection of the transistors T7, T7 '.
  • This implementation example for the current control circuit according to the invention has the disadvantage that the current mirrors at the terminals K1, K2 are not cascode. For lower requirements, however, it is often possible in practice to ensure by suitable dimensioning of T2 1 and T8 that the gate potential of T8 ", T8 ', T8 is approximately as large as the potential VB2. This at least eliminates the error by finite Output conductivities of the transistors T8 ", T8 ', T8 alleviated.
  • FIG. 4 shows an example of a circuit suitable for higher accuracy requirements, which can be seen in FIG. 3 if the current mirrors connected to terminals K1 and K2 are also cascoded.
  • the transistors T10, T10 1 which are connected in series to the transistors T9, T9 ', and the transistors T13, T13', T13 ' 1 , which are connected in series to the transistors T8, T8', T8 '', are used for this purpose
  • a gate potential VB10 is supplied to the gate connections of T10, T10 'in order to set the operating point of the cascode.
  • the gate potential VB13 supplied to the gate connections of T13, T13 1 , T13 '* has the same purpose.
  • the modulation range of the potential VB2 is somewhat narrower than with the circuit according to FIG. 3, but today's CMOS processes usually provide a sufficient selection of threshold voltages to suitably implement the gate-source voltage of T2. In CMOS processes with separate troughs, it is also possible to make the threshold voltages adjustable by means of a corresponding pretensioning of the trough, and here the circuit according to FIG. 4 is generally problem-free since the control of VB2 by the nominal value due to the amplification of the loop is only minor.
  • FIG. 5 shows an example of a further implementation variant of the circuit according to the invention, in which the current source IQ1 is implemented by transistors T7 and T14 connected in parallel.
  • T7 supplies the working current IB to the control loop, while T14 supplies the scaled target current IS / 2.
  • the current source circuit described is an error compensated current source based on replication of the error in a current control loop. It enables a high performance of the current source without cascoding the current source transistor.
  • T2D as a diode-switched transistor to generate VB2
  • T41, T42 cascode transistors of a "Folded Cascode"
  • T7 current source transistor for realizing IQl ⁇ 7 ⁇ transistor in the bias circuit with current density like T7

Abstract

Die beschriebene Stromquellenschaltung zeichnet sich dadurch aus, das die Stromquellenschaltung eine Steuervorrichtung (T2', T11', T12', T6, IQ1, IQ2) enthält, welche eine die Größe des von der Stromquellenschaltung abgegebenen Stromes bestimmende Komponente (T2) der Stromquellenschaltung steuert, und dass die Steuerung abhängig von den Verhältnissen erfolgt, die in der von der Stromquellenschaltung mit Strom versorgten Einheit herrschen. Dadurch kann erreicht werden, dass die Stromquellenschaltung ohne Beschränkung der Einsatzmöglichkeiten derselben stets einen konstanten Strom liefert.

Description

Beschreibung
Stromquellenschaltung
Die vorliegende Erfindung betrifft eine Vorrichtung gemäß dem Oberbegriff des Patentanspruchs 1, d.h. eine Stromquellenschaltung.
Stromquellenschaltungen kommen beispielsweise, aber bekanntlich bei weitem nicht ausschließlich in Differenzverstärkern, genauer gesagt als Fußstromquelle eines Differentialpaares von Transistoren zum Einsatz.
Die Figuren 1A, IB, und IC zeigen verschiedene Aus- führungsformen einer solchen Anordnung.
In den gezeigten Schaltungen besteht das erwähnte Differentialpaar jeweils aus Transistoren TU, T12, und die Fußstromquelle aus einem Transistor T2.
Die Fußstromquelle liefert einen auch als Tailstrom bezeichneten Fußstrom IT an den gemeinsamen Sourceknoten des Differentialpaares. Die Größe dieses Stromes (die Größe einer den Transistor T2 steuernden Spannung VB2) wird gewöhnlich über einen als Diode geschalteten Transistor T2D und eine Stromquelle IQ erzeugt.
Die drainseitige Beschaltung des Differentialpaares kann beispielsweise aus Lastwiderständen Rl, R2 (Figur 1A) , einer sogenannte Folded Cascode (Figur IB) oder einer beliebigen anderen Schaltung (Figur IC) bestehen.
Ein wesentlicher Nachteil von Anordnungen dieser Art ist die Abhängigkeit des Tailstroms IT von der Gleichtaktaussteuerung des Differentialpaares an dessen Eingängen E+ (Gateanschluß des Transistors TU), und E- (Gateanschluß des Transistors T12) . Schuld hieran ist der endliche Ausgangsleitwert des Transistors T2, der vor allem bei zeitgemäßen CMOS-Prozessen mit 0.12 um Kanallänge sehr groß sein kann, so daß sich starke Schwankungen von IT ergeben.
Die sich am gemeinsamen Sourceknoten einstellenden Verhältnisse, genauer gesagt das sich dort einstellende Potential Vs, werden auch von der Drainseite der Transistoren TU und T12 her beeinflußt, und zwar durch endliche Ausgangsleitwerte von TU, T12, oder durch typische Kurzkanaleffekte wie DIBL. Diese Einflüsse können durch bekannte Maßnahmen wie drainsei- tige Kaskoden (siehe beispielsweise Figur IB) behoben werden.
Prinzipiell könnte auch die Fußstromquelle T2 kaskodiert werden (siehe Figur IC; Kaskodetransistor T4), doch schränkt eine solche Maßnahme den Gleichtaktaussteuerungsbereich an E+, E- ein, da eine weitere Drain-Source-Stättigungsspannung (die Drain-Source-Stättigungsspannung von T4) untergebracht werden muß, und dies ist gerade bei geringen Vorsorgungsspan- nungen von typischerweise 1.2 V oder weniger oftmals nicht mehr machbar.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Möglichkeit zu finden, durch welche durch die Gleichtaktaussteuerung bedingte Fehler der Fußstromquelle von Differ- entialpaaren oder sonstigen elektrischen Schaltungen ohne ohne Beschränkung der Einsatzmöglichkeiten minimiert werden können.
Diese Aufgabe wird erfindungsgemäß durch die in Patentan- spruch 1 beanspruchte Stromquellenschaltung gelöst.
Die erfindungsgemäße Stromquellenschaltung zeichnet sich dadurch aus,
- daß die Stromquellenschaltung eine Steuervorrichtung (T21, TU', T12', T6, IQl, IQ2) enthält, welche eine die Größe des von der Stromquellenschaltung abgegebenen Stromes be- stimmende Komponente (T2) der Stromquellenschaltung steuert, und - daß die Steuerung abhängig von den Verhältnissen erfolgt, die in der von der Stromquellenschaltung mit Strom versorg- ten Einheit herrschen.
Dadurch kann auf sehr einfache Weise sichergestellt werden, daß der von der Stromquellenschalung abgegebene Strom unter allen Umständen wunschgemäß groß ist.
Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen, der folgenden Beschreibung, und den Figuren ent- nehmbar.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die Figuren erläutert. Es zeigen
Figuren la, lb, und lc verschiedene bekannte Ausführungsfor- men einer ein Differentialpaar und eine Fußstromquelle für das Diffentialpaar enthaltenden Anordnung,
Figur 2a den Aufbau einer ein Differentialpaar und eine im folgenden näher beschriebene Stromquellenschaltung enthaltenden Anordnung,
Figur 2b den Aufbau der in der Figur 2a gezeigten Anordnung für den Fall, daß anstelle des Differtialpaares eine andere Schaltung vorgesehen ist,
Figuren 3 bis 6 den Aufbau einiger möglicher Abwandlungen der in der Figur 2a gezeigten Anordnung, und
Figur 7 eine Darstellung der Ströme, die von herkömmlichen Stromquellenschaltungen und einer der im folgenden näher beschriebenen Stromquellenschaltungen, unter verschiedenen Bedingungen ausgegeben werden.
Es wird zunächst unter Bezugnahme auf Figur 2a die Grundidee der hier vorgeschlagenen Stromquellenschaltung beschrieben, und im Anschluß daran einige der möglichen Abwandlungen.
Die in der Figur 2a gezeigte Anordnung enthält eine mit Strom zu versorgende Schaltung und eine diese Schaltung mit Strom versorgende Stromquellenschaltung, wobei die Stromquellenschaltung aus einer die Größe des abgegebenen Stromes bestimmenden Komponente und einer diese Komponente steuernden Steuereinrichtung besteht.
Die mit Strom zu versorgende Schaltung ist bei dem in Figur
2a gezeigten Beispiel ein aus Transistoren TU und T12 bestehendes Differentialpaar mit einer beliebigen drainseitigen Beschaltung, kann aber, wie später noch anhand von Beispielen erläutert wird, auch eine beliebige andere Schaltung sein.
Die die Größe des abgegebenen Stromes bestimmende Komponente der Stromquellenschaltung ist vorliegend ein drainseitig mit dem gemeinsamen Sourceknoten der Transistoren TU und T12, und sourceseitig mit einer Versorgungsspannung VSS verbun- dener Transistor T2; dieser Transistor wird im folgenden teilweise auch als Fußstromquellentransistor T2 bezeichnet.
Die diesen Transistor T2 steuernde Steuervorrichtung ist ein in den Figuren mit FKS bezeichneter Regelkreis, der bei dem in in Figur 2a gezeigten Beispiel eine erste Stromquelle IQl, eine zweite Stromquelle IQ2, und Transistoren T6, T2 ' , und TU' umfaßt.
Der Transistor T21 ist ein Replicatransistor, auf welchen das gemeinsame Sourcepotential Vs des Differentialpaares, das gleichzeitig das Drainpotential des Fußstromquellentransistors T2 ist, auf einen Replicatransistor T2' abgebildet wird. Dien geschieht über den mit T2 ' in Serie geschalteten Tran-, sistor TU' (oder mehrere mit T2' in Serie geschaltete Transistoren) . Das Gate des Transistors TU1 wird so angesteuert, daß die Drainpotentiale Vs von T2 und Vs' von T2' weitgehend gleich sind. Der drainseitige Ausgangsstrom der Serienschaltung aus T2' und TU' entspricht damit weitgehend dem Tail- strom IT des Differentialpaars, ist also ein Replikat desselben, gegebenenfalls mit einem konstanten Faktor skaliert, der sich aus der Skalierung der Transistorweiten ergibt. Im be- trachteten Beispiel beträgt der replizierte Strom beispielsweise IT/2, wenn die Weite von TU genauso groß ist wie die Weite von TU1, aber T2 doppelt so groß ist wie T2 ' , bei gleicher Länge der Transistoren. Dieses Verhältnis 1:2 kann durch Variation der Transistorgeometrien geändert werden, wichtig für die bestmögliche Replikation des Potentials Vs an Vs' sind lediglich jeweils gleiche Stromdichten in den Transistorpaaren T2, T2' bzw. TU, TU*.
Die bereits erwähnte erste Stromquelle IQl liefert an den Re- gelkreis einen Strom, der der Summe des - möglicherweise mit einem Faktor skalierten - Sollwertes IS des Fußstroms, hier beispielhaft als IS/2 gewählt, und dem Arbeitsstrom IB des Regelkreises entspricht. Über die zweite Stromquelle IQ2 wird dem Regelkreis sein Arbeitsstrom IB wieder entzogen. Das Ga- tepotential VB2 am gemeinsamen Gateanschluß von T2 und T21 steigt, wenn der replizierte Strom IT/2 kleiner ist als der Sollstrom IS/2, und sinkt, wenn er größer ist. Durch dieses • Regelgesetz wird das Gatepotential VB2 so geregelt, daß der Tailstrom IT dem Sollstrom IS entspricht. Die Schaltungstopo- logie erlaubt sehr hohe Bandbreiten, und ist in der Regel ohne weitere Maßnahmen stabil, wobei die Gate-Sourcekapazitäten von T2 und T2 ' als Kompensationskspazität wirken.
Für die Anwendung der Erfindung bei Differentialpaaren genügt die Verbindung des Gateanschlusses von TU' mit einem der Eingänge E+, E- des Differentialpaars zur Übertragung des Dreinpotentials Vs von T2 als Vs ' an das Drain von T2 ' . OJ (-0 ) NJ P1
Lπ O Cn O cn O Cn
< H 3 H 3 α σ α CU rt O cu cn cn Φ cn H cn CΛ rt 0- ιQ Ό ≤ σ rt ιQ 3 vQ cn Kl cn d Cυ: Φ P- d P- Φ Φ C H- Ό 3 rt u P- Ό Φ O rt d u cυ cυ P- Φ P- P1 P- P- d φ cn
3 εo 3 O 3 Φ rt 3 o cu φ yQ O rt 3 P- ιQ p. 3 cn 3 cυ φ H ιQ φ φ rt Φ tn cυ ιQ Φ 3" «3 tn * 3* Φ H φ φ Φ -> O yQ yQ H P- P- -> 3 rt cn Φ U cn O h-1 P" •>* 3 O cn •^
O-, CΛ d Q cn u - rt
Φ o 3 g 3 cn φ Φ o CΛ Φ 3 cn
05 rt Φ Ό e Λ* cn u Φ P> P- er O P- Φ P ö> Φ o φ P- H H < Φ cu »"! u O
• d 3 Hl 3 Φ d 3 3 O
H 3 tfl α H O ?r N) O p, Hi Φ 3 § rt Φ
< er φ φ P- • P- cn P> Φ rt er Hl
CΛ cυ & cu: Φ cn Φ rt 3 rt 3 U rt P- cυ rt er CΛ 3 φ Λ o p, H rt d:
- ι-3 P- Φ öo P- P- H H cn ^ CU rt cn P" 3 < 2. • rt & rt Ό φ cυ p.
I-! rt cn Φ cn o Φ cu < 3 H P- P- u Φ ιQ O Φ p. d N cu cυ < 3 Φ
CU CU d rt P- 3 Ό 3* ü3 φ α P» O 3 0 cn 3 Φ 3 p, ιQ O 3 σ 3 3 Φ ω P>
3 3 3 3 P- CΛ C- H u t-1 3 ö* rt cn rt CU 3 vQ cu 3 cn P. P- Hi P- cn ιQ ιQ CΛ Φ o 3 cn CD Φ - cn ^ φ ö p, rt ι-3 Φ 3 Λ cn H d O cn cn o φ
P- tu rt rt H- 3* υa rt 3 < P- H, H cυ Φ P> N d »Q • 3 er O rt H tO cn cn H Φ cu cυ: 3 Φ vQ rt cυ 3 d P1 < Φ Φ vQ P1 p, O
- Kl rr Φ U O 3 N H P- 50 cu t-ι d P- cn Φ O CU 3 d= yQ H Φ d
O 3 u d 3 CU N rt d ? o Φ cn cn p, Cυ 3 P- p. 3 CU: er cn d cn p, 3 o H σ Hl H o c C Φ 3* Ό rt ιQ TJ cn rt Φ E cυ cn 3 H1 ** er ιQ < Φ Φ er 3 σ H rt σ cu: N) Φ O rt d CΛ yQ 3 Φ σ Φ yQ ι-3 P- rt
3 Φ o p, Φ yQ Hi ^Q Φ P- H H er 3 rt O ≤ P, rt φ φ cn t 0 P-
CD O p. P- φ κι Φ Φ s: O 3 O cu φ H P- o H 3 M CΛ 3 <J cn er O
3 rt 3 -1 P- 3' 3 Φ T) d U P- Φ α S 3 ω P er o φ rt O Ό d ^ 3
N Φ Φ Φ ? ιQ H H rt 3 ι-i cυ P- rt α 3 P- P» H 3 cu 3 d rt P- s ö H d Φ α ?<? H Ό P. P- H Φ -Q 3 o σ 3 cn ι-t y-> 3 P- Φ P> H cu cn cu U o O yQ α cυ N- P- d d υ: 3 P- m 3 cu Φ
C P- «* O Hl P- *" N rt N P- 3 rt >V φ • P1 ^ α 3 Φ tr 3 H Φ r d 0- ε= cn rr Φ o Hl cn tO O c φ φ cn φ cn cu Φ P1 H φ ^ 3 φ
N 3 Qm 3" Φ σ 3 P- 3 0- rt σ < α Ö3 1 cυ iQ M ^Q cn φ
Cυ H Hl Ό yQ H- ιQ cn rt cυ Φ P- cn Φ Hl φ d PH Φ P. ι-3 P- H
P- o- Ö> α Φ φ N Φ Φ H- Φ Φ rt P- N Φ - cn cυ 3 n P1 Hl NJ 50 Φ Hl
O P- Φ 3 3* φ 3 Φ ιQ Φ P- O cυ d cn cn u H1 rt er to ? P- — Φ Φ P- er Φ α H et P- cn H- φ P- cn ι-i 1 rt φ < φ cn H er P. 3 H *σ CΛ 3
Φ d P- Φ yQ P- Q 3 yQ Ό • i-. o 3 cn cυ cu P- φ 0- yQ σ o
-ö P. Kl cυ H rt Φ 3 ** 3 P- H < α 3 σ Ό 3 H cn P- d Φ d P- d d
CΛ Φ o tu P1 ?>r H Φ Φ φ NJ ω d X cυ . P. Φ cn ^ rt cn 3 yQ 3 o p> 3 o Ό tr P< Ό o φ rt cn et — H P- H Φ u N P- vQ (0 cυ o ^Q er I-1 u 3 3 O 3J o. O φ P- H er P- P- cn g cυ cυ 3 Φ rt Φ tn tu P- ü2 ^ cu •ö cυ cn 3 P- cu N Φ * H ιQ Cu * 3 Hi rt 3 d d P- d= 3 H cu yQ
P-1 ? Φ H Φ & φ φ α ω Hi d cn Φ 3 Φ T3 P- O o cn cn σ CU 3 Φ rt 0) Φ er 3 H- φ rt rt 0. 3 ω H o cn H ^ er rt Φ cn 3 cn 3 d rt P- u u cn α CΛ 3 H ^ Φ d= CΛ P- P- φ P- rt o Φ Φ ι-3 H P- cn o Cu:
3 P- vQ rt P- P- rt 3 σ rt φ φ P- cn ? Φ er 3 er o N- α 3 P- er £P ιQ o 3 cn Φ φ H Λ* CΛ Φ p. 3 3 rt o 3 h-1 er — cυ P- tn Φ ω 3 φ 0- H 0 O: α P- 0 0 rt Φ 0 3 rt ιQ u Φ 3 ^ er er • rt d: 3 φ rt P- CΛ rt α 3 3 cu Φ e rt 3 & H H O P- Φ d H φ Φ H O tn
P> o. Φ Φ rt φ AΛ 3 εo cn cu cn er
'S φ Φ tu Φ cn ^ H Φ n H cn CΛ φ Φ P> P> c Φ Φ - U rt φ H 3 P1 P- N o <- 3 cn cn Φ rt
3 cn ö Φ O CΛ n φ 3 Hl rt yQ Φ Φ P- •*. r cn y d d P- ω
P- π 3 rt 3" -1 ^ CU 3 d φ d cn Cu - P- < 3 H P, Hi d Φ Λ ιQ ι-3 O
3 T. 3 Hi cn H -1 h-1 O 3 3 Φ Ό Φ cn Φ Φ O Hi 3 er d Φ t φ 3 rt 0 Φ P- Φ O α Φ l_J. rt ^Q • Φ H P- P- P rt ιQ er Φ p. σ 3 « ω H
Φ rt 3 3 3 3 Φ Φ z Φ 3 d Φ 3 rt α Φ Φ p. cn d= Φ
"* Φ cn α ? 3 σ φ 3 3 M rt 3 P" P- φ P1 φ ι-3 < rt ^Q CΛ yQ
3 P- d Φ § Φ 3 P- 1 P- cn H Q " cn CΛ s: cn CΛ 3 d 3 P1 P- p. et P- rt φ s: rt O 3 φ φ Hl cu cn rt CU cυ rt rt Φ O cn rt P" φ u ^ p. p>
P- P- 3 yQ Hl H H- O φ cn 3 Hi H H er 1 P- — rt Φ O ?T
Φ tu P- cn d= Hl 3 " Φ cn φ rt σ 0 0. cυ Z cυ cn s: ?< 3 H p- Φ ιQ 3* Φ P- 1 1 P- P- cn Φ 3 Φ -> φ cn φ Φ rt 1 Φ cn 1 Φ 1 3 3 1 P- 1 3 1 3 1 O P- P- 3 P- 1 1 1 3 1 1 φ 3 1
etwa den Operationsverstärker aus Figur 2b, möglich ist, und sich somit ein minimaler Schaltungsaufwand ergibt.
Die Regelkreis-Variante gemäß Figur 2a wird vorzugsweise in Fällen angewendet, in welchen sich das Differentialpaar im eingeschwungenen Zustand immer im Gleichgewicht befindet.
Eine andere Variante des Stromregelkreises ist in der später noch genauer beschriebenen Figur 6 gezeigt. Diese Variante enthält zwei Stelltransistoren TU1, T12' für die Replikation des Drainpotentials Vs, so daß beide Eingänge E+, E- des Differentialpaares in die Regelung eingehen. Diese Regelkreis- Variante wird bevorzugt, wenn das Differentialpaar nicht immer im Gleichgewicht betrieben wird. Dies ist beispielsweise bei schnellen Analog-Digitalwandlern vom Flash- oder Folding- typ der Fall.
Figur 3 zeigt beispielhaft eine praktische Realisierung des erfindungsgemäßen Stromregelkreises ohne ideale Stromquellen IQl, IQ2.
Die Stromquelle IQl aus den Figuren 2a, 2b, 6 ist hierbei durch einen Transistor T7 realisiert, der zusammen mit einem Transistor T7' einen Stromspiegel bildet. Zur Verbesserung der Eigenschaften des Stromspiegels T7, T7' ist ein Kaskode- transistor T6' in Serie mit T7* geschaltet, der vorzugsweise dieselbe Stromdichte aufweist wie der Kaskodetransistor T6 im Stromregelkreis. Den Kaskodetransistoren T6, T6* wird ein Gatepotential VB6 zugeführt, das den Arbeitspunkt der Kaskode einstellt. Die Stromquelle IQ2 aus den Figuren 2a, 2b, 6 ist durch einen Transistor T8 realisiert. Der Arbeitsstrom IB sowie der skalierte Sollstrom IS/2 wird der Schaltung über zwei Klemmen Kl, K2 sowie weitere Stromspiegel, T8'', T8', T8 und T9', T9 zugeführt. Die Summation von IB und IS/2 für die Stromquelle IQl, also Transistor T7, geschieht am gemeinsamen Gateanschluß der Transistoren T7, T7 ' . Dieses Realisierungsbeispiel für den erfindungsgemäßen Stromregelkreis hat noch den Nachteil, daß die Stromspiegel an den Klemmen Kl, K2 nicht kaskodiert sind. Für geringere Anforderungen gelingt es aber in der Praxis oftmals, durch geeignete Dimensionierung von T21 und T8 dafür zu sorgen, daß das Gatepotential von T8" , T8', T8 ungefähr so groß ist wie das Potential VB2. Hierdurch wird zumindest der Fehler durch endliche Ausgangsleitwerte der Transistoren T8", T8', T8 gelindert.
Figur 4 zeigt beispielhaft eine für höhere Genauigkeitsanforderungen geeignete Schaltung, die aus der Figur 3 hervorgeht, wenn die an den Klemmen Kl und K2 angeschlossenen Stromspiegel ebenfalls kaskodiert werden. Hierzu dienen die Transisto- ren T10, T101, die den Transistoren T9, T9' in Serie geschaltet sind, sowie die Transistoren T13, T13', T13'1, die den Transistoren T8, T8', T8'' in Serie geschaltet sind. Den Gateanschlüssen von T10, T10' wird ein Gatepotential VB10 zugeführt, um den Arbeitspunkt der Kaskode einzustellen. Densel- ben Zweck hat das den Gateanschlüssen von T13, T131, T13'* zugeführte Gatepotential VB13. Bei dieser Schaltung ist der Aussteuerungsbereich des Potentials VB2 zwar etwas enger als bei der Schaltung nach Figur 3, aber heutige CMOS Prozesse stellen meist eine genügende Auswahl von Thresholdspannungen zur Verfügung, um die Gate-Sourcespannung von T2 passend auszuführen. Bei CMOS-Prozessen mit getrennten Wannen ist es ferner möglich, die Thresholdspannungen über eine entsprechende Vorspannung der Wanne einstellbar zu machen, und hier ist die Schaltung nach Figur 4 in der Regel problemlos, da die Aussteuerung von VB2 um den Nominalwert aufgrund der Verstärkung der Schleife nur gering ist.
Figur 5 zeigt beispielhaft eine weitere Realisierungsvariante der erfindungsgemäßen Schaltung, bei der die Stromquelle IQl durch parallelgeschaltete Transistoren T7 und T14 realisiert ist. T7 führt dem Regelkreis den Arbeitsstrom IB zu, während T14 den skalierten Sollstrom IS/2 zuführt. Die Stromquelle ω cυ to t
Cπ o Cπ o Cn o Cn
Kl cn Kl 3 cn 3 3 Hl yQ er d rt 0- CΛ σ 3 cn yQ P- Qm ιQ Kl < S Cu α α ^
P- P- cυ O O: cυ Ci Φ cυ 3 P- Φ O P- P- rt φ cn Φ Φ P- o Φ 3 Φ Φ u ä Λ* Hi
P- rt Φ O: d= O Q P, yQ φ rt er yQ er er cυ Hl D. O cn d φ O O 3 rt P. P1 iQ 3 P- yQ >-i 3 3 00 3 3 er to d O d tn O P1 Φ P P> rt 3 P in er P ? d o Φ • 3 rt 3 P
P, 3 P φ er Φ P- N rt er ι-3 ι-3 o rt P- 0- σ H P α er *Q CΛ rt d p. rt d P- cn P, — o O d • Φ 3 I S. P. φ yQ ι-3 3 Φ P- Φ Φ Φ CU o σ Φ 3 cu Φ 3 cn
P> er er P- P- ^ Φ cυ Ό Φ σ 3 Hi P- σs P> 3 Φ H 3 iQ rt cυ er r er CΛ rt rt n 3 o Z Φ I α Hl cn yQ P< P tn Cυ cn
H3 N Φ Φ Φ O Φ ι-3 φ cn rt Cu: 3 — Φ Φ Φ φ N d Φ φ cn S 3 P- d er cυ d . . Φ Φ n P P- rt Φ t 3 P- φ er d 3 P p. tn φ 3 p> 3 rt < Φ cn o Φ d
3 V P- I-! o ≤ P- P- u P- - rt cn 3 rl rt α tn φ ^ P- »Q Φ o P- P1 rt er P- n α P. yQ Φ er Φ φ φ 3 cn 3 P- rt et P1 N CU Kl rt 3 «£| φ < 3 O n tn J-- O cn er
P- rt P- M P. er yQ O Φ ιQ P- O P- Φ rt P. P- Φ N er rt er Cυ 3 rt Φ H er •d o 3 υ: α 3 P- Φ Z H P- n P. cυ P- Φ cυ vQ 3 tn Φ Φ < Φ O- P- P- er er n Φ tn 3 Φ d ιQ P- Φ er tn P- tn 3 d rt P- Φ 3 P- υ φ P- cu φ cu φ φ Φ
P- rt ? 3 H Φ φ CΛ P- Φ tn rt P1 H CΛ d P- α cu P P- d H d P, P- d 3 P- rt P- O 3 ι-3 Φ W Φ Φ rt Hi 3 Φ 3 P- 3 tn tn φ
3 H 3 Φ CΛ φ υ er to < rt P- P1 3 Φ Φ Φ Φ 3 rt cu 3 yQ s: 3 α α rt CΛ 3 s: 3 o ? Φ P1 ι-3 - cn 3 ua P1 P. Φ 3 cu P- Φ H Φ P- P-
— P- d P- 3 CU CΛ 3 P- N H • Φ yQ Φ to P1 P- N CΛ 3 rt φ P- cυ tn φ 3 Φ
3 3 P. P1 rt Φ d cυ 0- P- cu cn Cυ rt 3 c? Z o Φ cn 3 3 rt P- cn
Φ Φ d >Q α α P- p. W P. 3 G Φ 3 3 O ^ H P- φ er P1 3 Z φ Φ tn cυ σ rt φ
3 P- P" Φ Φ φ O φ d er tn 3 H Φ ιQ e cυ φ P- U Φ φ p. P- rt Φ P,
3 cυ CU P M P> 3 yQ 3 cu P- cυ to 3 P- rt P1 rt d 3 cn rt P- Φ
Φ rt er α φ d Φ *Q P1 ω α σ yQ α σ cn φ CΛ Φ rt N 3 P- 50 Um rt Φ P- er < d p. P- u P- er 3 P- rt rt P- P- d Φ rt ^ P- Ό d rt υ Φ rt O rt Kl 3 R>
P o Cu: 3 Φ ιQ O - Φ O φ Hl rt H φ ω 50 cu < 3 φ Cu H P P- Φ o yQ 3 3 α cn P- er O 3 H Hl Φ rt CO rt φ 3 Cυ ιQ P- P> O Φ Z ιQ 3 P- er Φ cn ιQ P- rt rt φ 3 ^ - Λ φ σ » O yQ 3 P O cu P- 3 3 φ d cυ
Z φ rt φ P- ?r φ P- u rt p. 50 P- P φ d P- cυ er er « cn cn P P m 3 α O: p, PJ H 3 cn S υ H φ Φ H) Z P- 3 Cυ σ Φ Φ P- Ό H P rt
P- er yQ O S φ • • P- P O 3 Ό Hl o ^ H d ιQ 3 • H cn φ P- Φ •(-. Cυ Φ
Φ 3 Φ Φ d P- s: cn P» H Φ 3 N P- Φ er P" 3 Φ rt P- Ό H Φ 3 3 -> er 3 3 3 Φ rt φ α cn P- P. Φ Cn P" ιQ 3 Φ Φ ιQ P- d yQ N cn Z
Φ P- 3 cu ιQ Φ cn P- P> α H P- rt ? φ P- - Φ Φ 3 φ •-3 d P- P- p, o P- d H φ 3 Φ P- o d CU 3 Φ Φ Cυ 0- σ 3 ua yQ 00 σ ω cn φ
Hl er cn P- o φ 3 3 < H 3 er Hl rt N cn P- P- 3 Φ Φ 0> Φ < cn P- υ: rt
P- Φ vQ 3 3 rt Φ O ^ rt Φ P- cn φ 3 Φ 3 tn cn d tu o d φ rt O er
3 3 N ?r P1 3 Φ o rt P- P yQ er cn Φ rt P er 3 N P Φ
0. Φ m >-3 P- ^ H" P- m 3 CU 3 d 3 N Φ φ Φ Φ P P- cυ α o P- d 3
2 P- P p. O Φ cu Φ P1 -> H) z er er P- Hl p. s: cυ cυ P- ι-3
3 rt υ CU er P- 3 tn P" 0- tn Φ O φ P- φ α P- Φ Φ P- 3 rt ι-3 rt o 00 O- Q öd 3 3 Φ cn CΛ cn Φ - Φ Φ cu P- cn 3 Φ 3 P- P rt d P> Φ er Φ cn tn Φ cn cn 3 rr O P- H ^ H σ cn <! rt rt er • 3 0, f 3 Φ 3 >(-. Ό p, 3 Q rt P> φ P- P- P« cn H φ Φ Φ φ Φ O: yQ na O 3 φ φ H yQ p. tn cn H ι_ι- P1 rt Kl tn Hi cu yQ P, p. P. rsi m P cn Φ cυ xr rt P- cυ <
3 O rt rt p. Φ cn O P- O : P- Φ σ 3 P- d P- P- d cn P1 P- υa o-. Φ rt o u: 3 Φ 50 O O CU 0- rt H yQ £ P 3 3 d P- CΛ yQ 3 cn 3 rt tn Φ φ 3 3 P- H
Ö» Q P- φ H H 3 O H Φ d P- T3 φ 3 rt rt φ D- *Q 0 yQ Φ yQ z 3 rt Φ tn er
Φ d o iQ • cn O O 3 H φ α o P- Φ 3 P- cu: er -> σ rt o Φ P- P- P- Φ
Φ er φ cu P- P- er 3 P- rt 3 Φ P« φ 3 Φ P- Φ 3 3 cu 3 φ p,
CΛ H P1 cu 3 tn H σ H φ Φ cn 3 φ P" CΛ cn yQ 3 cn rt P- α 3 Φ P P-
O d P. φ rt CU P) to Φ P» 3 cυ 3 rt n φ Φ rt cυ φ P- φ 3 rt Q e Φ Φ 3 φ 3 O d CΛ P- ιo 50 rt 3 P- er 3 3 CΛ ^ Z P 3 3 • φ tu tn ιQ 3 cn ι-i o d tn Φ P- φ cn σ cυ u rt P- Φ P- Pi 3
P1 3 P- Φ er N 3 Ό o cυ 3 rt P- 3 rsi W P er H 3 3 Z er S υ >-3 rt cυ Kl < --^ O 3 d α P- ι-3 P1 • cn cn rt s: + O Cυ: ^ φ Φ -J cn > d O d o £ 3 Φ vQ Φ P- er P- d Φ ^ 3 3 • < H 1 ^ d
3 er εo 3 P- Φ P- Φ ι-3 P1 t < Φ 1 3 0 ua O Qm 1 O tn Q 1 n 3 3 1 t 1 u cn ri 1 K φ rt P u 1 1
1 Φ 1 1 1 1 o
cυ cυ to to P1 P1 cπ o cπ o Cn 0 cn rt
Φ p, α
Φ cn
Φ
P tn rt
Φ
3
CΛ rt
Φ
P1
P" rt p, cυ
3 tn
P- cn rt
O
P cn
<
Φ
P er d
3
Φ
• 3
Die beschriebene Stromquellenschaltung ist eine fehlerkompensierte Stromquelle, die auf Replikation des Fehlers in einem Stromregelkreis beruht. Sie ermöglicht eine hohe Performance der Stromquelle ohne Kaskodierung des Stro quellentransi- stors.
Bezugszeichenliste
FKS Fehlerkompensationsschleife
IB Arbeitsstrom des Reglers
IQ, IQl, IQ2 Stromquellen
IS Sollstrom
IT Tailstrom, Fußstrom
Kl, K2 Anschlußklemmen zur Stromzuführung
OP Operationsverstärker
Rl, R2 Lastwiderstände
T2 Fußstromquellentransistor eines
Differentialpaares
T2' Replicatransistor der Fußstromquelle T2
T2D als Diode geschalteter Transistor zur Erzeugung von VB2
T31, . T32 Stromquellentransistoren einer "Folded Cascode"
T41, T42 Kaskodetransistoren einer"Folded Cascode"
T4 Kaskodetransistor für Stromquelle T2 T6 Kaskodetransistor in der
Fehlerkompensationsschleife T61 Transistor in der Biasschaltung mit Stromdichte wie T6
T7 Stromquellentransistor zur Realisierung von IQl τ7ι Transistor in der Biasschaltung mit Stromdichte wie T7
T8 Stromquellentransistor zur Realisierung von IQ2
T81, T8" Transistoren in der Biasschaltung mit
Stromdichte wie T8
T9, T9' Stromspiegel für Sollstrom
T10, T10' Kaskodetransistoren für T9, T9'
TU, T12 Transistoren eines Differentialpaares
TU' erster Stelltransistor für die Drainspannung von T2' T12' zweiter Stelltransistor für die Drainspannung von T21 T13 Kaskodetransistor für Stromquelle T8 T13', T131' Transistoren in der Biasschaltung mit
Stromdichte wie T13 T14 Stromquellentransistor zur Realisierung von IQl
VBl, VB2, VBn Biasspannung zur Arbeitspunkteinstellung VDD Positive Versorgungsspannungsklemme
Vs Drainpotential des Stromquellentransistors T2
Vs' an T2' repliziertes Drainpotential
Vs6 Sourcepotential von T6 oder Knotenbezeichner
Vs6 VSS Negative Versorgungsspannungsklemme

Claims

Patentansprüche
1. Stromquellenschaltung, d a d u r c h g e k e n n z e i c h n e t, - daß die Stromquellenschaltung eine Steuervorrichtung (T2', TU1, T12*, T6, IQl, IQ2) enthält, welche eine die Größe des von der Stromquellenschaltung abgegebenen Stromes bestimmende Komponente (T2) der Stromquellenschaltung steuert, und - daß die Steuerung abhängig von den Verhältnissen erfolgt, die in der von der Stromquellenschaltung mit Strom versorgten Einheit herrschen.
2. Stromquellenschaltung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die die Größe des von der Stromquellenschaltung abgegebenen Stromes bestimmende Komponente (T2) der Stromquellenschaltung ein Transistor ist.
3. Stromquellenschaltung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß die Steuervorrichtung (T2', TU*, T12', T6, IQl, IQ2) einen Stromreplikationszweig (T2', TU', T12*) enthält, in welchem ein Strom zum Fließen gebracht wird, der dem Strom oder einem bestimmten Vielfachen oder einem bestimmten Bruchteil des Stromes entspricht, der der von der Stromquellenschaltung mit Strom versorgten Einheit zugeführt wird.
4. Stromquellenschaltung nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t, daß der Stromreplikationszweig (T2', TU', T121) einen ersten Transistor (T2') enthält, welcher derartig betrieben wird, daß sich an seinem Gate- bzw. Basisanschluß, seinem Drainbzw. Kollektoranschluß, und seinem Source- bzw. Emitteran- schluß, im wesentlichen die selben Potentiale gegen sein Substrat ergeben wie an den entsprechenden Anschlüssen der die Größe des von der Stromquellenschaltung abgegebenen Stromes bestimmenden Transistors (T2) .
5. Stromquellenschaltung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t, daß der Stromreplikationszweig (T2', TU', T12') einen zweiten Transistor (TU1, T12') enthält, und daß das Drain- bzw. Kollektorpotential des ersten Transistors (T2') dadurch eingestellt wird, daß der Gate- bzw. Basisanschluß des zweiten Transistors (TU', T12') in geeigneter Weise aus der mit Strom versorgten Einheit angesteuert wird.
6. Stromquellenschaltung nach einem der Ansprüche 3 bis 5, d a d u r c h g e k e n n z e i c h n e t, daß daß die Steuervorrichtung (T21, TU', T121, T6, IQl, IQ2) eine Regelvorrichtung (T6) enthält, und daß der aus dem Stromreplikationszweig (T2', TU', T121) hervorgebrachte replizierte Strom der Regelvorrichtung zugeführt wird.
7. Stromquellenschaltung nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t, daß der Regelvorrichtung (T6) ein Sollstrom zugeführt wird, und daß die Regelvorrichtung die Größe des von der Stromquellenschaltung an die versorgte Einheit abgegebenen Stroms so nachregelt, daß der replizierte Strom aus dem Stromreplikationszweig dem Sollstrom entspricht.
8. Stromquellenschaltung nach Anspruch 6 oder 7, d a d u r c h g e k e n n z e i c h n e t, daß die Regelvorrichtung (T6) mindestens einen dritten Transistor enthält.
9. Stromquellenschaltung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß die Steuervorrichtung ein Regelkreis ist, der einen ersten Transistor (T2'), mindestens einen zweiten Transistor (TU', T12'), einen dritten Transistor (T6) , und mindestens zwei Stromquellen (IQl, IQ2) enthält,
- wobei der Drain- bzw. Kollektoranschluß des ersten Transistors (T21) mit dem Source- bzw. Emitteranschluß des zwei- ten Transistors (TU', T121) verbunden ist,
- wobei der Drain- bzw. Kollektoranschluß des zweiten Transistors (TU', T121) mit einer ersten Stromquelle (IQl) und dem Source- bzw. Emitteranschluß des dritten Transistors (T6) verbunden ist, - wobei der Drain- bzw. Kollektoranschluß des dritten Transistors (T6) mit einer zweiten Stromquelle (IQ2), dem Gatebzw. Basisanschluß des ersten Transistors (T21), und dem Steueranschluß der die Größe des von der Stromquellenschaltung abgegebenen Stromes bestimmenden Komponente (T2) ver- bunden ist,
- wobei die erste und die zweite Stromquelle (IQl, IQ2) zur Zuführung eines Sollstromes (IS/n) sowie zur Zu- und Abführung eines Betriebsstromes (IB) des Regelkreises dienen, und - wobei der Gate- bzw. Basisanschluß des zweiten Transistors so angesteuert wird, daß sich am Drain- bzw. Kollektoranschluß des ersten Transistors im wesentlichen das selbe Potential (Vs1) ergibt wie am Ausgang der die Größe des von der Stromquellenschaltung abgegebenen Stromes bestimmenden Komponente (T2) .
EP02704588.9A 2001-01-19 2002-01-16 Stromquellenschaltung Expired - Lifetime EP1402328B1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10102443 2001-01-19
DE10102443A DE10102443A1 (de) 2001-01-19 2001-01-19 Stromquellenschaltung
PCT/DE2002/000111 WO2002057864A2 (de) 2001-01-19 2002-01-16 Stromquellenschaltung

Publications (2)

Publication Number Publication Date
EP1402328A2 true EP1402328A2 (de) 2004-03-31
EP1402328B1 EP1402328B1 (de) 2016-01-13

Family

ID=7671168

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02704588.9A Expired - Lifetime EP1402328B1 (de) 2001-01-19 2002-01-16 Stromquellenschaltung

Country Status (4)

Country Link
US (1) US6885220B2 (de)
EP (1) EP1402328B1 (de)
DE (1) DE10102443A1 (de)
WO (1) WO2002057864A2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425862B2 (en) * 2004-08-10 2008-09-16 Avago Technologies Ecbu Ip (Singapore) Pte Ltd Driver circuit that employs feedback to enable operation of output transistor in triode region and saturation region
ITMI20041671A1 (it) * 2004-08-26 2004-11-26 Atmel Corp "sistema e metodo e apparecchio per conservare un margine di errore per una memoria non volatile"
DE102006014655A1 (de) * 2006-03-28 2007-10-11 Micronas Gmbh Kaskoden-Spannungs-Erzeugung
US20070229150A1 (en) * 2006-03-31 2007-10-04 Broadcom Corporation Low-voltage regulated current source
CN114020089B (zh) * 2021-11-02 2022-12-06 苏州中科华矽半导体科技有限公司 一种适用于低电流增益型npn三极管的带隙基准电压源

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0244413A (ja) * 1988-08-05 1990-02-14 Nec Corp 定電流供給回路
JP2705169B2 (ja) * 1988-12-17 1998-01-26 日本電気株式会社 定電流供給回路
DE69118693T2 (de) * 1991-09-25 1996-11-28 Bell Telephone Mfg Differenzverstärkeranordnung
US5306964A (en) * 1993-02-22 1994-04-26 Intel Corporation Reference generator circuit for BiCMOS ECL gate employing PMOS load devices
US5552724A (en) * 1993-09-17 1996-09-03 Texas Instruments Incorporated Power-down reference circuit for ECL gate circuitry
US5682108A (en) * 1995-05-17 1997-10-28 Integrated Device Technology, Inc. High speed level translator
US5767699A (en) * 1996-05-28 1998-06-16 Sun Microsystems, Inc. Fully complementary differential output driver for high speed digital communications
US5986479A (en) * 1997-05-05 1999-11-16 National Semiconductor Corporation Fully switched, class-B, high speed current amplifier driver
US6040720A (en) * 1998-06-12 2000-03-21 Motorola, Inc. Resistorless low-current CMOS voltage reference generator
US6094074A (en) * 1998-07-16 2000-07-25 Seiko Epson Corporation High speed common mode logic circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO02057864A3 *

Also Published As

Publication number Publication date
US6885220B2 (en) 2005-04-26
EP1402328B1 (de) 2016-01-13
US20040017249A1 (en) 2004-01-29
DE10102443A1 (de) 2002-08-01
WO2002057864A3 (de) 2004-01-15
WO2002057864A2 (de) 2002-07-25

Similar Documents

Publication Publication Date Title
EP1704452B1 (de) Transistoranordnung mit temperaturkompensation und verfahren zur temperaturkompensation
DE102009040543A1 (de) Schaltung und Verfahren zum Trimmen einer Offsetdrift
DE19958438A1 (de) Spannungsreferenzschaltung
DE2254618B2 (de) Integrierte spannungsregelschaltung
DE3713107C2 (de) Schaltung zur Erzeugung von konstanten Spannungen in CMOS-Technologie
DE1901804A1 (de) Stabilisierter Differentialverstaerker
DE60224799T2 (de) Verfahren und vorrichtung zur kalibration einer gm zelle unter verwendung einer gm replikatzelle
DE2337138A1 (de) Verstaerkerschaltung
EP0692870A1 (de) Schaltungsanordnung zur Kapazitätsverstärkung
DE2637808A1 (de) Kompensationsschaltung
DE3017669A1 (de) Regelverstaerker
DE2240971A1 (de) Torschaltung
DE2620282A1 (de) Nichtlinearer gleichspannungsverstaerker fuer messzwecke
DE102015122521A1 (de) Spannungsreferenzschaltung
WO2002057864A2 (de) Stromquellenschaltung
DE2212275C3 (de) Gleichspannungsstabilisierschaltung
DE2250625B2 (de) Schaltungsanordnung zur Konstanthaltung eines an eine Last gelieferten Stromes
EP1352467A2 (de) Schaltungsanordnung zur rauscharmen volldifferenziellen verstärkung
DE10237122B4 (de) Schaltung und Verfahren zur Einstellung des Arbeitspunkts einer BGR-Schaltung
DE3210661A1 (de) Verstaerker
DE10223562B4 (de) Integrierte Schaltungsanordnung mit einer kaskodierten Stromquelle und einer Einstellschaltung zur Einstellung des Arbeitspunkts der kaskodierten Stromquelle
DE60133068T2 (de) Differentiell angeordnetes transistorpaar mit mitteln zur degeneration der transkonduktanz
DE2751886A1 (de) Monolithisch integrierte, rueckgekoppelte verstaerkerschaltung
DE69914037T2 (de) CMOS-Schaltung zur Erzeugung einer Stromreferenz
DE19940382A1 (de) Stromquelle für niedrige Betriebsspannungen mit hohem Ausgangswiderstand

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20030628

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

AX Request for extension of the european patent

Extension state: AL LT LV MK RO SI

17Q First examination report despatched

Effective date: 20060807

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

REG Reference to a national code

Ref country code: DE

Ref legal event code: R079

Ref document number: 50216115

Country of ref document: DE

Free format text: PREVIOUS MAIN CLASS: G05F0003000000

Ipc: G05F0003240000

RIC1 Information provided on ipc code assigned before grant

Ipc: G05F 3/24 20060101AFI20150120BHEP

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20150720

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR IT

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 50216115

Country of ref document: DE

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20160317

Year of fee payment: 15

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20160113

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 50216115

Country of ref document: DE

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20161014

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20161205

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160314

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 50216115

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170801