DE69935608T2 - Verfahren und system zur multiprotokoll-konversionshilfe für einen netzbeschleuniger - Google Patents

Verfahren und system zur multiprotokoll-konversionshilfe für einen netzbeschleuniger Download PDF

Info

Publication number
DE69935608T2
DE69935608T2 DE69935608T DE69935608T DE69935608T2 DE 69935608 T2 DE69935608 T2 DE 69935608T2 DE 69935608 T DE69935608 T DE 69935608T DE 69935608 T DE69935608 T DE 69935608T DE 69935608 T2 DE69935608 T2 DE 69935608T2
Authority
DE
Germany
Prior art keywords
packet
buffer
beginning
offset address
tag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69935608T
Other languages
English (en)
Other versions
DE69935608D1 (de
Inventor
Simon Fremont CHONG
Anguo Tony Mountain View HUANG
Ryszard Cupertino BLESZYNSKI
David A. Pleasanton STELLIGA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Level One Communications Inc
Original Assignee
Level One Communications Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Level One Communications Inc filed Critical Level One Communications Inc
Application granted granted Critical
Publication of DE69935608D1 publication Critical patent/DE69935608D1/de
Publication of DE69935608T2 publication Critical patent/DE69935608T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/4608—LAN interconnection over ATM networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/745—Address table lookup; Address filtering
    • H04L45/7453—Address table lookup; Address filtering using hashing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H04L49/309—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9026—Single buffer per packet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/09—Mapping addresses
    • H04L61/10—Mapping addresses of different types
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5617—Virtual LANs; Emulation of LANs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/60—Software-defined switches
    • H04L49/602—Multilayer or multiprotocol switching, e.g. IP switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/12—Protocol engines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]

Description

  • STAND DER TECHNIK
  • Die vorliegende Erfindung betrifft allgemein die Protokollkonvertierung und das Tagging in Netzwerksystemen, und im Besonderen betrifft sie Techniken zum Umwandeln mehrerer Protokolltypen in einem Netzwerkbeschleuniger, um der hohen Bandbreitenanforderung in einem Asynchronen Transfermodus-Netzwerksystem (ATM-Netzwerksystem) Rechnung zu tragen.
  • Der Bedarf für eine schnellere Kommunikation zwischen Computern und anderen Systemen erfordert immer schnellere und immer effizientere Netzwerke. Netzwerke verwenden heute für gewöhnlich eine Mischung bzw. Kombination aus unterschiedlicher Software und Hardware für die Implementierung einer Vielzahl von Netzwerkfunktionen und Standards. Netzwerkvorrichtungen, wie etwa Client-Computersysteme, Server, Hubs, Router, Switches, Netzwerk-Backbones, etc. sind jeweils komplexe Vorrichtungen, die eine digitale Verarbeitung in Hardware und Software voraussetzen, um die Netzwerkkommunikation zu erleichtern. Zu einigen der in einer Netzwerkvorrichtung ausgeführten Aufgaben zählen die Umsetzung zwischen verschiedenen Netzwerkstandards, wie etwa Ethernet und ATM, das neue Formatieren von Daten, das Verkehrs-Scheduling, das Routing von Datenzellen, Paketnachrichten, etc. Abhängig von dem jeweils implementierten Protokoll können bestimmte Aufgaben an unterschiedlichen Punkten bzw. Stellen in dem Netzwerk ausgeführt werden.
  • In einem herkömmlichen Netzwerksystem, das einen ATM implementiert, wird der Datenverkehr von einem virtuellen Kanal oder einer virtuellen Verbindung (VC als englische Abkürzung von Virtual Channel oder Virtual Connection) behandelt. In jedem System gibt es für gewöhnlich zahlreiche VCs, und jeder VC weist sein eigenen Eigenschaften auf, wie etwa Pakettyp, Paketgröße und Protokolle. Für jeden VC wird ein Deskriptor in einem Speicher gespeichert, wobei der Deskriptor den jeweiligen VC und dessen Eigenschaften und Anforderungen identifiziert. Wenn ein Scheduler bestimmt, dass ein bestimmter VC für die Übertragung bereit ist, wird auf den VC-Deskriptor zugegriffen und dieser verarbeitet, um die entsprechenden Eigenschaften bzw. Merkmale sowie die Voraussetzungen für eine Zellenübertragung an der jeweiligen Verbindung bzw. dem jeweiligen Anschluss zu bestimmen.
  • In einem kennzeichnenden Netzwerksystem werden zahlreiche unterschiedliche Pakete, die gemäß verschiedenen Protokollen formatiert sind, über viele verschiedene Netzwerksystemvorrichtungen unter Verwendung zahlreicher VCs übertragen. Wenn ein Paket über das Netzwerk von einer Netzwerkvorrichtung empfangen wird, ist es wünschenswert, das Paket in einem Puffer zu speichern, zur weiteren Verarbeitung der Informationen in dem Paket. Zum Beispiel ist es wünschenswert, die Informationen in einem Paket-Header zu lesen und einem Paket-Header Informationen hinzuzufügen. Abhängig von dem verwendeten Protokoll variiert die Größe des Paket-Headers entsprechend. Das Hinzufügen von Informationen zu einem Paket-Header ist allgemein ein langsamer Prozess, beschränkt durch die Zeit, die benötigt wird, um das Paket neu zu gestalten und es in einem neuen Puffer zu speichern. Diese neue Gestaltung wird für gewöhnlich durch Software ausgeführt, die sich auf einer Host-CPU befindet, und wobei die vollständige Ausführung mehrere Taktzyklen in Anspruch nehmen kann. Somit ist es wünschenswert, eine Netzwerkvorrichtung bereitzustellen, die in der Lage ist, einem Paket-Header Informationen hinzuzufügen, ohne das Paket neu zu gestalten. Ferner ist es wünschenswert, einen generischen Paket-Header für alle Protokolltypen bereitzustellen, um die Verarbeitungseffizienz zu verbessern.
  • „Flow Labelled IP: A Connectionless Approach to ATM" von P. Newman, et al., Proceedings of Infocom, L. Vol. 2, Konferenz 15, 24 März 1996, Seiten 1251–1260, offenbart die direkte Integration von ATM-Hardware mit IP und die Erhaltung der Verbindungsbeschaffenheit von IP. Bei Newman wird ein „weicher" bzw. „soft" Zustand in der ATM-Hardware eingesetzt, um die IP-Weiterleitungsentscheidung im Cache zu speichern, um es zu ermöglichen, dass weiterer Verkehr das gleichen IP-Flusses durch die ATM-Hardware geswitched anstatt durch IP-Software weitergeleitet wird.
  • „IETF Multiprotocol Label Switching (MPLS) Architecture" von F. Le Faucheur, IEEE International Conference on ATM, 22. Juni 1998, Seiten 6 bis 15, offenbart die Konzepte der Technologie Multiprotocol Label Switching (MPLS) gemäß der Standardisierung durch die Internet Engineering Task Force (IETF) zum Zeitpunkt der Veröffentlichung von Le Faucheur. Bei Le Faucheur wird MPLS eingesetzt, um jedes Level-3-Protokoll über jede Level-2-Technologie zu transportieren, so dass eine der Anwendungen einen integrierten Transport von IP über ATM darstellt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Vorgesehen ist gemäß einem ersten Aspekt der vorliegenden Erfindung eine Empfangsvorrichtung gemäß dem gegenständlichen Anspruch 1.
  • Vorgesehen ist gemäß einem zweiten Aspekt der vorliegenden Erfindung eine Sendevorrichtung gemäß dem gegenständlichen Anspruch 5.
  • Vorgesehen ist gemäß einem dritten Aspekt der vorliegenden Erfindung eine Vorrichtung mit einer Empfangs-Processing-Engine und einer Sende-Processing-Engine gemäß dem gegenständlichen Anspruch 14.
  • Vorgesehen ist gemäß einem vierten Aspekt der vorliegenden Erfindung ein Verfahren zur Verarbeitung eines in einem Asynchronen Transfermodus-Netzwerksystem gemäß dem gegenständlichen Anspruch 15.
  • Vorgesehen sind gemäß der vorliegenden Erfindung neuartige Techniken zur Behandlung mehrerer Protokolleinkapselungsformate in einem Netzwerksystem. Im Besonderen stellen die Techniken der vorliegenden Erfindung Systeme und Verfahren zum Hinzufügen von Informationen in einen Paket-Header bereit, ohne das Paket neu zu gestalten und an einer zweiten Pufferstelle zu speichern, um die Umsetzung mehrerer Protokolltypen zu unterstützen.
  • Beschrieben werden Systeme und Verfahren zur Unterstützung der mehrfachen Protokollkonvertierung in einem Netzwerkbeschleuniger. Gemäß einem Ausführungsbeispiel der Erfindung umfasst eine Netzwerkvorrichtung eine Sende-Processing-Engine, eine Empfangs-Processing-Engine und einen oder mehrere Speicher, wobei jeder Speicher einen oder mehrere Puffer zum Speichern von Paketen aufweist. Wenn Pakete empfangen werden, kann die Empfangs-Engine ein Tag mit 4, 8, 12 oder 16 Byte dem vorderen Ende jedes Pakets je VC hinzufügen und die Pakete in Puffern speichern. Zusätzlich kann die Empfangs-Engine der Anfangsadresse jedes Pakets in dem Puffer einen Versatz hinzufügen, in dem sie im Verhältnis zu dem Anfang des Puffers gespeichert wird. Wenn ein Paket übertragen wird, kann die Sende-Engine das Paket von einer von der Anfangsadresse des Paketpuffers um ein oder mehrere Bytes versetzten Adresse senden bzw. übermitteln. Darüber hinaus kann die Sende-Engine einen von mehreren vordefinierten Paket-Headern paketweise hinzufügen. In einem Ausführungsbeispiel werden alle Komponenten der Netzwerkvorrichtung auf einem einzigen Halbleiterchip implementiert.
  • Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird eine Netzwerksystemvorrichtung bereitgestellt, die mit einem oder mehreren Netzwerken gekoppelt ist. Die Vorrichtung umfasst für gewöhnlich einen Speicher mit einem oder mehreren Puffern, wobei jeder Puffer ein Paket speichert, und mit einer mit dem Speicher gekoppelten Empfangs-Processing-Engine. Wenn ein Paket für einen ersten einer Mehrzahl von virtuelle Kanälen (VCs) empfangen wird, fügt die Empfangs-Engine ein Tag je VC am Anfang des Pakets hinzu, wobei das Tag dem ersten VC zugeordnet ist, und wobei die Empfangs-Engine das Paket in einem ersten der Puffer speichert.
  • Gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung wird eine Netzwerksystemvorrichtung bereitgestellt, die mit einem oder mehreren Netzwerken gekoppelt ist. Die Vorrichtung umfasst für gewöhnlich einen Speicher mit einem oder mehreren Puffern, wobei ein erstes Paket für einen ersten einer Mehrzahl von VCs in einem ersten der Puffer gespeichert wird. Die Vorrichtung weist für gewöhnlich ferner eine Sende-Processing-Engine auf, die mit dem Speicher gekoppelt ist, wobei wenn das erste Paket zur Übertragung bereit ist, die Sende-Engine die Übertragung des ersten Pakets beginnt, beginnend an einer versetzten Adresse im Verhältnis zu dem Anfang des ersten Pufers.
  • Gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung wird eine Netzwerksystemvorrichtung bereitgestellt, die mit einem oder mehreren Netzwerken gekoppelt ist. Die Vorrichtung umfasst für gewöhnlich einen Speicher mit einem oder mehreren Puffern, wobei jeder Puffer ein Paket speichert, und mit einer mit dem Speicher gekoppelten Empfangs-Processing-Engine. Wenn ein erstes Paket für einen ersten einer Mehrzahl von VCs empfangen wird, fügt die Empfangs-Engine ein Tag je VC dem Anfang des Pakets hinzu, wobei das Tag dem ersten VC zugeordnet ist, und wobei die Empfangs-Engine das Paket in einem ersten der Puffer speichert. Die Vorrichtung weist ferner für gewöhnlich eine Sende-Processing-Engine auf, die mit dem Speicher gekoppelt ist, wobei wenn das erste Paket zur Übertragung bereit ist, die Sende-Engine die Übertragung des ersten Pakets beginnt, beginnend an einer ersten Versatzadresse im Verhältnis zu dem Anfang des ersten Puffers.
  • Vorgesehen ist gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung ein Verfahren zur Verarbeitung eines Pakets zur Übertragung in einem Netzwerksystem, wobei die Vorrichtung mit einem oder mehreren Netzwerken gekoppelt ist, wobei die Vorrichtung einen Speicher mit einem oder mehreren Puffern aufweist, wobei der Speicher mit einer Sende-Processing-Engine und einer Empfangs-Processing-Engine gekoppelt ist. Das Verfahren umfasst für gewöhnlich die Schritte des Empfangs des Pakets in einem ersten einer Mehrzahl virtueller Kanäle (VCs) durch die Empfangs-Engine, das Hinzufügen eines Tags zu dem Anfang des Pakets, wobei das Tag dem ersten VC zugeordnet ist, und das Speichern des Pakets in einem ersten der Puffer. Das Verfahren umfasst für gewöhnlich ferner den Schritt, wenn das erste Paket zur Übertragung bereit ist, des Beginnens der Übertragung des Pakets, beginnend an einer ersten versetzten Adresse im Verhältnis zu dem Anfang des ersten Puffers durch die Sende-Engine.
  • Verweise auf die restlichen Abschnitte der Patentschrift, einschließlich der Zeichnungen und der Ansprüche, realisieren weitere Merkmale und Vorteile der vorliegenden Erfindung. Weitere Merkmale und Vorteile der vorliegenden Erfindung sowie die Struktur und die Funktionsweise verschiedener Ausführungsbeispiele der vorliegenden Erfindung werden nachstehend im Text näher beschrieben in Bezug auf die beigefügten Zeichnungen. In den Zeichnungen bezeichnen übereinstimmende Bezugsziffern identische oder funktional ähnliche Elemente.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • 1 ein Blockdiagramm der Architektur einer Netzwerk-Processing-Engine gemäß der vorliegenden Erfindung;
  • 2 Beispiele der Datenverarbeitungsfähigkeiten der Netzwerk-Processing-Engine 10 gemäß der vorliegenden Erfindung;
  • 3 Beispiele für Paketeinkapselungsformate, die durch die Engine 10 gemäß der vorliegenden Erfindung unterstützt werden;
  • 4 eine Zusammenfassung von Beispielen der Versatzwerte und Felder in dem generischen Header gemäß der vorliegenden Erfindung; und
  • 5 ein Beispiel interner LLC/SNAP-Werte, die durch die Engine 10 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung verwendet werden.
  • BESCHREIBUNG DER BESONDEREN AUSFÜHRUNGSBEISPIELE
  • Die Abbildung aus 1 zeigt ein Blockdiagramm der Architektur einer Netzwerk-Processing-Engine 10 gemäß der vorliegenden Erfindung. In bevorzugten Aspekten eignet sich die Netzwerk-Processing-Engine gemäß der vorliegenden Erfindung für eine Vielzahl von Netzwerkkommunikationsanwendungen, darunter Implementierungen in Mehrprotokoll-Netzwerkschnittstellenkarten (NICs), Server-NICs, Arbeitsgruppen-, IP- und ATM-Switches, Mehrprotokoll- und IP-Routern, ATM-Backbone-Switch-Anwendungen, Mehrprotokoll- und Mehrprotokoll-ATM-Adaptern und dergleichen. In bevorzugten Aspekten befinden sich alle Komponenten der Processing-Engine 10 auf einem einzigen Chip (z.B. einem einzigen Siliziumchip), wobei alle Komponenten aber auch über viele Chips verteilt sein können, so dass die Processing-Engine 10 unter Verwendung vieler Chips implementiert wird.
  • Die Processing-Engine 10 weist einen lokalen Speicherschnittstellenblock 15, eine UTOPIA-Schnittstelle 20, einen Direct Memory Access Controller (DMAC) 25, eine PCI-Schnittstelle 30, einen ersten internen Bus 40, einen zweiten internen Bus 45, einen dritten internen Bus 50 und einen Zellenbus 55 auf. Die Processing-Engine 10 weist ferner einen internen Speicher 80 und einen Empfängerblock 60 sowie einen Senderblock 70 zur Verarbeitung eingehender und ausgehender Datenübertragungen auf, über eine Kommunikationsschnittstelle, wie zum Beispiel eine UTOPIA-Schnittstelle 20. Der lokale Speicherschnittstellenblock 15 stellt eine Verbindung mit einem lokalen, außerhalb des Chips angeordneten Systemspeicher bereit, wie etwa einem DRAM, SRAM, SDRAM, SSRAM oder einer Kombination dieser Optionen. Der DMAC 25 stellt eine Steuerung der Datenübertragungen zwischen externen Speichern (PCI), internem Speicher 80 und dem lokalen Speicher bereit. Der interne Speicher 80 wird in einem Ausführungsbeispiel eingesetzt, um VC-Deskriptoren auf dem Chip zu speichern, für einen schnellen Zugriff auf die VC-Deskriptoren. In einem Ausführungsbeispiel speichert der interne Speicher 80 Bitmaps der zulässigen Zellenrate (ACR als englische Abkürzung von Allowed Cell Rate) und der Mindestzellenrate (MCR als englische Abkürzung von Minimum Cell Rate), um verbesserte ABR-Verkehrs-Scheduling-Funktionalitäten bereitzustellen.
  • Die PCI-Schnittstelle 30 stellt eine Verbindung mit einer externen Intelligenz bereit, wie etwa einem Host-Computersystem, und mit externen Paketspeichern. Erste und zweite interne Busse 40 und 45 stellen in einem Ausführungsbeispiel nicht multiplexierte 32-Bit-Adress- und 64-Bit-Datenbusse bereit. Abhängig von der gewünschten Leitungsgeschwindigkeit ist die PCI-Schnittstelle 30 so konfiguriert, dass sie mit Frequenzen von bis zu 33 MHz über einen 32-Bit-PCI-Bus oder mit Frequenzen von bis zu 66 MHz über einen 64-Bit-PCI-Bus arbeitet. Um zum Beispiel eine Leitungsgeschwindigkeit von 622 Mbps zu erreichen, wird eine 64-Bit-Schnittstelle mit Frequenzen von bis zu 66 MHz eingesetzt. Die UTOPIA-Schnittstelle 20 unterstützt Verbindungen mit einem umfassenden Bereich von physikalischen Schnittstellen der Layer 1 bzw. der Anwendungsschicht, wie zum Beispiel OC-1; OC-3, OC-12, OC-48, OC-192 und DS-3-Schnittstellen und dergleichen. Zur Unterstützung einer Leitungsgeschwindigkeit von 622 Mbps weist der UTOPIA-Datenbus 16 Bits auf, während der UTOPIA-Bus für eine Leitungsgeschwindigkeit von 155 Mbps 8 Bits entspricht. Bei dem dritten internen Datenbus 50 handelt es sich um eine UTOPIA-kompatible Schnittstelle mit 8 oder 16 Bits. Der Zellenbus 55 stellt einen 64-Bit-Datenpfad dar und wird eingesetzt, um Zellen oder Rahmen bzw. Frames zwischen internen Zellen-/Frame-Puffern des Empfängerblocks 60 und des Senderblocks 70 und dem PCI-Speicherraum über den DMAC 25 zu übertragen. Der Zellenbus 55 ermöglicht das parallele Auftreten von mehreren Transaktionen. Zum Beispiel können Datennutzlastübertragungen und die Bewegung von Deskriptordaten gleichzeitig auftreten. Bei einer Leitungsgeschwindigkeit von 622 Mbps ist der Zellenbus 55 zusätzlich in der Lage, bis zu 160 MBps Bandbreite aus dem lokalen Speicher zu entladen.
  • Die Abbildung aus 2 veranschaulicht Beispiele für die Datenverarbeitungsfähigkeiten der Netzwerk-Processing-Engine 10. Die dargestellten exemplarischen Datenverarbeitungsfähigkeiten können allgemein in vier Bereiche klassifiziert werden:
    Empfangsdaten (von dem UTOPIA-Port über die UTOPIA-Schnittstelle 20), Sendedaten (zu dem UTOPIA-Port), DMA-Datenübertragungen (zwischen dem PCI-Bus über die PCI- Schnittstelle 30 und einem lokalen Bus, wie etwa dem ersten internen Bus 40) und UTOPIA-Rückschleifung (von dem UTOPIA-Port zurück zu dem UTOPIA-Port). In Bezug auf die Abbildung aus 2 überträgt die Engine 10 transparent Pakete von dem PCI-Bus zu einem lokalen Bus und vice versa über direkten Speicherzugriff (DMA). Die Engine 10 überträgt ferner UTOPIA-Daten zurück zu dem Sende-UTOPIA-Port je VC.
  • Eingehende oder Empfangsdaten von dem UTOPIA-Port entweder an den lokalen Bus oder den PCI-Bus werden in Bezug auf das richtige AAL- oder OAM-Protokoll geprüft und optional in Bezug auf eine Verkehrsformkonformität beurteilt. Für AALS umfasst die Verarbeitung für gewöhnlich eine Längen- und CRC-32-Verifizierung. Für OAM-Zellen wird CRC-10 geprüft. Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist die Engine 10 ferner in der Lage, ein Tag von 4, 8, 12 oder 16 Byte dem Anfang jedes Pakets je VC hinzuzufügen, wenn das Paket in einem Puffer gespeichert wird, wie dies nachstehend im Text näher beschrieben wird.
  • Die Engine 10 führt drei Hauptoperationen an den ausgehenden Daten aus (von dem PCI- oder einem lokalen Bus zu dem UTOPIA-Port), und zwar gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Erstens stellt die Engine 10 eine versetzte Anfangsadresse bereit, die einen Beginn der Paketübertragung von jedem einer Mehrzahl von Bytes des Paketpuffers auf Paketbasis bereitstellt. Gemäß bevorzugten Aspekten zeigt die versetzte Anfangsadresse jedes der ersten 63 Bytes des Paketpuffers an. Diese Versatzoption in Kombination mit der Fähigkeit, einen Paketanfang an jeder Stelle innerhalb der ersten 63 Bytes des Puffers zu platzieren, implementiert eine generische Header-Funktionalität. In bevorzugten Aspekten werden bis zu 63 Bytes dem Anfang des Pakets paketweise hinzugefügt oder davon entfernt. Zweigens fügt die Engine 10 optional einen von mehreren vordefinierten Paket-Headern paketweise hinzu. Drittens fügt die Engine 10 den AAL- und/oder OAM-Overhead dem Paket hinzu.
  • Gemäß einem Ausführungsbeispiel unterstützt die Engine 10 einen umfassenden Bereich von Paketeinkapselungen. Die Abbildung aus 3 zeigt ein Beispiel der Paketeinkapselungsformate, die von der Engine 10 unterstützt werden. Die Beispiele zeigen die IP-Daten zwar ausnahmslos als Nutzlast, wobei die Engine 10 auch jedes Routing-Protokollsuite unterstützt, da der Nutzlastinhalt für die Engine 10 transparent ist.
  • Die durch die Engine 10 bereitgestellten Paketeinkapselungstechniken werden eingesetzt, um eine umfassende Vielzahl von Paketformaten zu verarbeiten. Gemäß einem Ausführungsbeispiel fügt die Engine 10 generische Paket-Header paketweise hinzu oder entfernt diese, und sie fügt mehrere feste Paket-Header paketweise hinzu. Wenn gemäß einem bevorzugten Ausführungsbeispiel der generischen Header-Verarbeitungsfunktionalität ein Paket von dem UTOPIA-Port empfangen wird, fügt die Engine 10 ein Tag mit 4, 8, 12 oder 16 Bytes je VC dem Anfang des Pakets hinzu, wenn das Paket in einem Puffer gespeichert wird. In einem Ausführungsbeispiel werden Pakete in Puffern in dem PCI-Speicherraum gespeichert, wobei sie aber auch in dem lokalen Speicher oder in dem internen Speicher 80 gespeichert werden können. Gemäß einem Ausführungsbeispiel existiert auch eine Auswahl eines Versatzes zum Speichern des Pakets, einschließlich des hinzugefügten Tags je VC an einer versetzten Anfangsadresse, um Flexibilität in Bezug auf die Manipulation und das Hinzufügen von Informationen zudem Header zu ermöglichen. Gemäß bevorzugten Aspekten wird das Paket an einem Versatz von 0, 16, 32 oder 48 Bytes in dem Puffer gespeichert. Wenn ein Paket für die Übertragung zu dem UTOPIA-Port vorbereitet wird, wie z.B. als Reaktion auf den Empfang eines Befehls Add_Packet (Paket hinzufügen) durch die Sende-Engine 70 von einer externen Intelligenz, beginnt die Übertragung von einer Pufferadresse auf der Basis eines Versatzfelds in dem Befehl Add_Packet, wobei die Anzahl der Bytes von dem Anfang des Puffers spezifiziert wird, die nicht als Teil des Pakets enthalten sind. Gemäß bevorzugten Aspekten handelt es sich bei dem Versatzfeld um ein 6-Bit-Feld, das einen Versatz von bis zu 63 Bytes ermöglicht. Zum Beispiel zeigt ein Wert von 0 an, dass alle Bytes von dem Anfang des Puffers enthalten sind, wobei ein Wert von 1 anzeigt, dass das erste Byte nicht enthalten ist, wobei ein Wert von 2 anzeigt, dass die ersten zwei Bytes nicht enthalten sind, und so weiter.
  • Wenn zum Beispiel ein Paket LANE V1 IEEE 802.3 (siehe 3 in Bezug auf das Paketformat) in einem VC empfangen wird, der für ein zugefügtes 16-Byte-Tag vor dem Paket konfiguriert ist, so sind durch Einstellung des Versatzes Add_Packet auf verschiedene Werte unterschiedliche Anordnungen von Feldern in dem generischen Header möglich. Eine Liste von Beispielen für mögliche Versatzwerte und Felder in dem generischen Header für dieses Beispiel ist in der Abbildung aus 4 dargestellt.
  • Zusätzlich zu dem generischen Format enthält der Befehl Add_Packet in einem Ausführungsbeispiel ein Modusfeld, das die Platzierung zusätzlicher Einkapselungen vor dem Paket ermöglicht. Obgleich alle der modusspezfischen Header-Formate gemäß der generischen Header-Einkapselung möglich sind, ist es ein Grund für den Einsatz der anderen Modi, den Overhead der Paketverarbeitung sowohl in der externen Intelligenz als auch der Engine 10 zu reduzieren. Beispiele für derartige Einkapselungen sind in der Abbildung aus 3 dargestellt. Gemäß der Abbildung fügt der Modus 0 keine zusätzlichen Paketeinkapselungen hinzu, wobei der Modus 1 eine 8-Byte-Einkapselung hinzufügt, die für LLC/SNAP-Header verwendet wird, wobei der Modus 2 eine 2-Byte-Einkapselung hinzufügt, die für gewöhnlich für LANE V1 LECID verwendet wird, wobei Modus 3 eine 8-Byte-Einkapselung hinzufügt, die normalerweise für LLC/SNAP-Header verwendet wird, eine 4-Byte-Einkapselun, die normalerweise für LANE V2 ELANID verwendet wird, und eine 2-Byte-Einkapselung, die normalerweise für LANE V2 LECID verwendet wird, und wobei Modus Seine 8-Byte-Einkapselung hinzufügt, die normalerweise für LLC/SNAP-Header verwendet wird, und eine 4-Byte-Einkapselung, die normalerweise für MPOA-Tags verwendet wird. All diese zusätzlichen Header sind direkt in dem Befehl Add_Packet spezifiziert, mit Ausnahme der 8-Byte-LLC/SNAP-Einkapselung. Zur Beschleunigung der Verarbeitung dieses Headers verwaltet die Engine 10 vorzugsweise interne LLC/SNAP-Einkapselungswerte, wobei es aber auch weniger oder mehr Werte verwalten kann. In einem Ausführungsbeispiel werden diese Werte nicht explizit durch den Befehl Add_Packet angezeigt, vielmehr spezifiziert die Paketquelle einen Zeiger, der anzeigt, welche der internen LLC/SNAP-Werte verwendet werden müssen.
  • Die Abbildung aus 5 veranschaulicht ein Beispiel für von der Engine 10 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung verwendete interne LLC/SNAP-Werte. In einem Ausführungsbeispiel wird das LLCE-Feld (LLC-Einkapselung) als ein Index für eine Protokoll-Header-Tabelle verwendet, zur Anbringung der entsprechenden LLC/SNAP-Einkapselung. Wenn der Wert des LLCE-Felds gleich 0 ist, wird das Paket ohne LLC/SNAP-Einkapselung übermittelt.
  • Die ersten beiden in der Abbildung aus 3 dargestellten Formate beschreiben zwei Ethernet-Formate, die heute verwendet werden. Im Allgemeinen liegt der Hauptunterschied zwischen Ethernet V2 und IEEE 802.3 in den Feldern Etype/Length und LLC/SNAP. Wenn das Feld Etype/Length größer ist als 1536 (0600h), so handelt es sich bei dem Paket um ein Ethernet V2-Paket, wobei es sich im anderen Fall um ein IEEE 802.3-Paket handelt. Das IEEE 802.3-Paket weist ebenfalls ein LLC/SNAP-Feld auf, das die Identifikation des geführten Typs von Nutzlast unterstützt.
  • Die restlichen in der Abbildung aus 3 dargestellten Formate weisen zusätzliche Einkapselungsmodi auf und stellen eine genaue Beschreibung der LLC/SNAP (hexadezimal spezifiziert) und generischen Header für einige der üblicheren IP-over-ATM-Formate bereit. Alle Bitwerte sind hexadezimal ausgedrückt, und die Länge jedes Felds ist in Klammern angegeben und dezimal ausgedrückt. Gemäß der Abbildung stellt der Modus 0, wobei der generische Header den MAC-Header aufweist, die direkte Abbildung von Ethernet-Paketen in eine ATM-Nutzlast dar. Diese Abbildung ist in keinem der Standards spezifiziert. Bei dem Modus 0 ohne generischen Header handelt es sich um die Abbildung für VC-basiertes Multiplexieren von gerouteten Protokollen gemäß RFC1483. Der Modus 0 kann auch für MPLS verwendet werden, indem die Mehrzahl der 4-Byte-Bezeichnungen vor einem Paket hinzugefügt wird. Der Modus 1 wird für die RFC1483-überbrückten Ethernet-Pakete ohne FCS verwendet oder MPOA ohne Tags. Der Modus 2 wird für LANE V1 oder RFC1483 VC multiplexiertes Ethernet verwendet. Der Modus 3 wird für LANE V2 verwendet. Schließlich wird der Modus 5 für MPOA mit Tags verwendet.

Claims (15)

  1. Empfangsvorrichtung für ein Asynchrones Transfermodus-Netzwerksystem, wobei die Vorrichtung folgendes umfasst: einen Speicher (15, 80) mit einem oder mehreren Puffern; eine Empfangs-Processing-Engine (60), die mit dem Speicher gekoppelt ist, dadurch gekennzeichnet, dass die Empfangs-Processing-Engine so angeordnet ist, dass sie: wenn ein Paket für einen ersten einer Mehrzahl virtueller Kanäle (VCs) empfangen wird, das Paket in einem ersten der Puffer an einer Versatzadresse im Verhältnis zu dem Anfang des ersten Puffers speichert; dem Paket ein Tag je virtuellem Kanal hinzufügt, wobei das genannte Tag dem ersten virtuellen Kanal zugeordnet ist; und das Tag je virtuellem Kanal in dem ersten Puffer zwischen dem Anfang und der Versatzadresse speichert.
  2. Vorrichtung nach Anspruch 1, wobei das Tag abhängig von dem virtuellen Kanal ein Tag mit 4, 8, 12 oder 16 Byte darstellt.
  3. Vorrichtung nach Anspruch 1, wobei die Versatzadresse 16, 32 oder 48 Byte entspricht im Verhältnis zu dem Anfang des ersten Puffers.
  4. Vorrichtung nach Anspruch 1, wobei ein externer Prozessor die Empfangs-Processing-Engine anweist, das Paket in dem ersten Puffer an der Versatzadresse zu speichern.
  5. Sendevorrichtung für ein Asynchrones Transfermodus-Netzwerksystem, wobei die Vorrichtung folgendes umfasst: einen Speicher (15, 80) mit einem oder mehreren Puffern, der so angeordnet ist, dass in einem ersten der Puffer ein Paket für einen ersten einer Mehrzahl von virtuellen Kanälen gespeichert wird, wobei das Paket einen empfangenen Abschnitt zum Speichern in dem ersten Puffer an einer ersten Versatzadresse im Verhältnis zu einem Anfang des ersten Puffers aufweist sowie ein Tag je virtuellem Kanal, das dem ersten virtuellen Kanal zugeordnet ist, wobei das Tag je virtuellem Kanal zum Speichern in dem ersten Puffer zwischen dem Anfang und der ersten Versatzadresse dient; und eine Sende-Processing-Engine (70), die mit dem Speicher gekoppelt ist, wobei die Sende-Processing-Engine so angeordnet ist, dass sie wenn das Paket für die Übermittlung bereit ist, mit der Übermittlung des Pakets beginnend an einer zweiten Versatzadresse im Verhältnis zu dem Beginn des ersten. Puffers beginnt.
  6. Vorrichtung nach Anspruch 5, wobei die erste Versatzadresse und die zweite Versatzadresse äquivalent sind.
  7. Vorrichtung nach Anspruch 6, wobei die Sende-Processing-Engine einen Pakethinzufügungsbefehl empfängt, der anzeigt, dass das Paket zur Übermittlung bereit ist, wobei der Pakethinzufügungsbefehl ein Versatzfeld aufweist, das anzeigt, wo die zweite Versatzadresse im Verhältnis zu dem Beginn des ersten Puffers beginnt.
  8. Vorrichtung nach Anspruch 7, wobei es sich bei der Versatzadresse um ein 6-Bit-Feld handelt.
  9. Vorrichtung nach Anspruch 7, wobei der Pakethinzufügungsbefehl ferner ein Modusfeld zur Spezifizierung einer Paketeinkapselung aufweist, das dem Anfang des Paket hinzugefügt wird, wobei die Sende-Processing-Engine die spezifizierte Paketeinkapselung vor der Übermittlung hinzufügt.
  10. Vorrichtung nach Anspruch 9, wobei das Modusfeld spezifiziert, dass keine Einkapselung hinzugefügt werden soll.
  11. Vorrichtung nach Anspruch 9, wobei die durch das Modusfeld spezifizierte Einkapselung einen LLC/SNAP-Header aufweist.
  12. Vorrichtung nach Anspruch 11, wobei das Modusfeld ferner das Hinzufügen eines LANE-Headers und eines MPOA-Tags spezifiziert.
  13. Vorrichtung nach Anspruch 11, wobei diese ferner eine LLC/SNAP-Einkapselungstabelle aufweist, die eine Mehrzahl von LLC/SNAP-Einkapselungswerten identifiziert, wobei der Pakethinzufügungsbefehl ferner ein LLCE-Feld aufweist, das auf einen speziellen der LLC/SNAP-Einkapselungswerte zeigt, wobei der spezielle Wert dem Paket hinzugefügt wird.
  14. Vorrichtung für ein Asynchrones Transfermodus-Netzwerksystem, wobei die Vorrichtung folgendes umfasst: einen Speicher (15, 80) mit einem oder mehreren Puffern; eine Empfangs-Processing-Engine (60), die mit dem Speicher gekoppelt ist, wobei die Empfangs-Processing-Engine so angeordnet ist, dass sie: Paket für einen ersten einer Mehrzahl von virtuellen Kanälen empfängt und das Paket in einem ersten der Puffer an einer ersten Versatzadresse im Verhältnis zu dem Anfang des ersten Puffers speichert; dem Paket ein Tag je virtuellem Kanal hinzufügt, wobei das genannte Tag dem ersten virtuellen Kanal zugeordnet ist; und das Tag je virtuellem Kanal in dem ersten Puffer zwischen dem Anfang und der Versatzadresse speichert; und eine Sende-Processing-Engine (70), die mit dem Speicher gekoppelt ist, wobei die Sende-Processing-Engine so angeordnet ist, dass sie wenn das Paket für die Übermittlung bereit ist, mit der Übermittlung des Pakets beginnend an einer zweiten Versatzadresse im Verhältnis zu dem Beginn des ersten Puffers beginnt.
  15. Verfahren zur Verarbeitung eines Pakets in einem Asynchronen Transfermodus-Netzwerksystem, wobei das Verfahren folgendes umfasst: das Empfangen eines Pakets an einem ersten einer Mehrzahl von virtuellen Kanälen; das Hinzufügen eines Tags je virtuellem Kanal zu dem Paket, wobei das Tag je virtuellem Kanal dem ersten virtuellen Kanal zugeordnet ist; gekennzeichnet durch die folgenden Schritte: das Speichern des Pakets in einem ersten einer Reihe von Puffern an einer ersten Versatzadresse im Verhältnis zu einem Anfang des ersten Puffers; das Speichern des Tags je virtuellem Kanal in dem ersten Puffer zwischen dem Anfang und der ersten Versatzadresse; und wenn das Paket für die Übermittlung bereit ist, das Beginnen der Übermittlung des Pakets beginnend an einer zweiten Versatzadresse im Verhältnis zu dem Anfang des ersten Puffers.
DE69935608T 1998-06-27 1999-06-25 Verfahren und system zur multiprotokoll-konversionshilfe für einen netzbeschleuniger Expired - Fee Related DE69935608T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US9093998P 1998-06-27 1998-06-27
US90939P 1998-06-27
US09/271,061 US6724767B1 (en) 1998-06-27 1999-03-16 Two-dimensional queuing/de-queuing methods and systems for implementing the same
US271061 1999-03-16
PCT/US1999/014527 WO2000001122A1 (en) 1998-06-27 1999-06-25 Multi-protocol conversion assistance method and system for a network accelerator

Publications (2)

Publication Number Publication Date
DE69935608D1 DE69935608D1 (de) 2007-05-03
DE69935608T2 true DE69935608T2 (de) 2007-11-29

Family

ID=26782804

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69935608T Expired - Fee Related DE69935608T2 (de) 1998-06-27 1999-06-25 Verfahren und system zur multiprotokoll-konversionshilfe für einen netzbeschleuniger

Country Status (6)

Country Link
US (2) US6724767B1 (de)
EP (2) EP1092199A4 (de)
AT (1) ATE357789T1 (de)
AU (7) AU4713899A (de)
DE (1) DE69935608T2 (de)
WO (7) WO2000000892A1 (de)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724767B1 (en) * 1998-06-27 2004-04-20 Intel Corporation Two-dimensional queuing/de-queuing methods and systems for implementing the same
US8713641B1 (en) 1998-12-08 2014-04-29 Nomadix, Inc. Systems and methods for authorizing, authenticating and accounting users having transparent computer access to a network using a gateway device
US7194554B1 (en) 1998-12-08 2007-03-20 Nomadix, Inc. Systems and methods for providing dynamic network authorization authentication and accounting
US8266266B2 (en) 1998-12-08 2012-09-11 Nomadix, Inc. Systems and methods for providing dynamic network authorization, authentication and accounting
US6976083B1 (en) * 1999-02-19 2005-12-13 International Business Machines Corporation Apparatus for providing direct data processing access using a queued direct input-output device
US7392279B1 (en) * 1999-03-26 2008-06-24 Cisco Technology, Inc. Network traffic shaping using time-based queues
US6754223B1 (en) * 1999-08-17 2004-06-22 Conexant Systems, Inc. Integrated circuit that processes communication packets with co-processor circuitry to determine a prioritized processing order for a core processor
US6983350B1 (en) 1999-08-31 2006-01-03 Intel Corporation SDRAM controller for parallel processor architecture
US7301954B1 (en) * 1999-09-24 2007-11-27 United States Of America As Represented By The Secretary Of The Navy Multiple-buffer queueing of data packets with high throughput rate
US6697330B1 (en) * 1999-11-26 2004-02-24 Hewlett-Packard Development Company L.P. Method and system for output flow control in network multiplexers
US6532509B1 (en) 1999-12-22 2003-03-11 Intel Corporation Arbitrating command requests in a parallel multi-threaded processing system
US6694380B1 (en) 1999-12-27 2004-02-17 Intel Corporation Mapping requests from a processing unit that uses memory-mapped input-output space
US6661794B1 (en) 1999-12-29 2003-12-09 Intel Corporation Method and apparatus for gigabit packet assignment for multithreaded packet processing
US20020027909A1 (en) * 2000-06-30 2002-03-07 Mariner Networks, Inc. Multientity queue pointer chain technique
EP1197695A3 (de) * 2000-10-13 2003-04-16 Honda Giken Kogyo Kabushiki Kaisha Schieberventil
US6947416B1 (en) * 2000-12-13 2005-09-20 Cisco Technology, Inc. Generalized asynchronous HDLC services
WO2002062013A2 (en) * 2001-01-30 2002-08-08 Nomadix, Inc. Methods and systems providing fair queuing and priority scheduling to enhance quality of service in a network
US7342942B1 (en) 2001-02-07 2008-03-11 Cortina Systems, Inc. Multi-service segmentation and reassembly device that maintains only one reassembly context per active output port
US6877081B2 (en) * 2001-02-13 2005-04-05 International Business Machines Corporation System and method for managing memory compression transparent to an operating system
US6990115B2 (en) * 2001-02-26 2006-01-24 Seabridge Ltd. Queue control method and system
US7324509B2 (en) * 2001-03-02 2008-01-29 Broadcom Corporation Efficient optimization algorithm in memory utilization for network applications
US6937606B2 (en) * 2001-04-20 2005-08-30 International Business Machines Corporation Data structures for efficient processing of IP fragmentation and reassembly
US7286566B1 (en) 2001-05-08 2007-10-23 Cortina Systems, Inc. Multi-service segmentation and reassembly device that maintains reduced number of segmentation contexts
US7185105B2 (en) * 2001-05-11 2007-02-27 Bea Systems, Inc. Application messaging system with flexible message header structure
WO2002096043A1 (en) * 2001-05-21 2002-11-28 Xelerated Ab Method and apparatus for processing blocks in a pipeline
KR20020090556A (ko) * 2001-05-28 2002-12-05 (주)한내테크놀러지 비동기 전송 모드 네트워크와 다른 네트워크간 집선시스템 및 방법
US7210146B2 (en) * 2001-06-18 2007-04-24 Microsoft Corporation Sleep queue management
US7302684B2 (en) * 2001-06-18 2007-11-27 Microsoft Corporation Systems and methods for managing a run queue
US6868476B2 (en) * 2001-08-27 2005-03-15 Intel Corporation Software controlled content addressable memory in a general purpose execution datapath
US7216204B2 (en) * 2001-08-27 2007-05-08 Intel Corporation Mechanism for providing early coherency detection to enable high performance memory updates in a latency sensitive multithreaded environment
US7487505B2 (en) * 2001-08-27 2009-02-03 Intel Corporation Multithreaded microprocessor with register allocation based on number of active threads
US7225281B2 (en) * 2001-08-27 2007-05-29 Intel Corporation Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms
US7046628B2 (en) * 2001-09-24 2006-05-16 Intel Corporation Apparatus and method for just-in-time transfer of transmit commands to a network interface
US7079539B2 (en) * 2001-12-21 2006-07-18 Agere Systems Inc. Method and apparatus for classification of packet data prior to storage in processor buffer memory
CN1299477C (zh) * 2001-12-28 2007-02-07 中兴通讯股份有限公司 在多层网络交换机中实现多路线速atm接口的方法
US6809736B1 (en) * 2002-01-08 2004-10-26 Apple Computer, Inc. Virtualization of graphics resources
US7015919B1 (en) 2002-01-08 2006-03-21 Apple Computer, Inc. Virtualization of graphics resources
US7768522B2 (en) * 2002-01-08 2010-08-03 Apple Inc. Virtualization of graphics resources and thread blocking
US6809735B1 (en) * 2002-01-08 2004-10-26 Apple Computer, Inc. Virtualization of graphics resources
US7610451B2 (en) * 2002-01-25 2009-10-27 Intel Corporation Data transfer mechanism using unidirectional pull bus and push bus
US7447777B1 (en) 2002-02-11 2008-11-04 Extreme Networks Switching system
US7584262B1 (en) 2002-02-11 2009-09-01 Extreme Networks Method of and system for allocating resources to resource requests based on application of persistence policies
US7298746B1 (en) * 2002-02-11 2007-11-20 Extreme Networks Method and system for reassembling and parsing packets in a network environment
US7814204B1 (en) 2002-02-11 2010-10-12 Extreme Networks, Inc. Method of and system for analyzing the content of resource requests
US7321926B1 (en) 2002-02-11 2008-01-22 Extreme Networks Method of and system for allocating resources to resource requests
US7725528B1 (en) * 2002-03-06 2010-05-25 Rockwell Automation Technologies, Inc. System and methodology providing optimized data exchange with industrial controller
US7317721B1 (en) 2002-04-12 2008-01-08 Juniper Networks, Inc. Systems and methods for memory utilization during packet forwarding
US20040006636A1 (en) * 2002-04-19 2004-01-08 Oesterreicher Richard T. Optimized digital media delivery engine
US7486678B1 (en) * 2002-07-03 2009-02-03 Greenfield Networks Multi-slice network processor
US7337275B2 (en) * 2002-08-13 2008-02-26 Intel Corporation Free list and ring data structure management
US7206858B2 (en) * 2002-09-19 2007-04-17 Intel Corporation DSL transmit traffic shaper structure and procedure
US20040100900A1 (en) * 2002-11-25 2004-05-27 Fulcrum Microsystems, Inc. Message transfer system
CN1640071A (zh) * 2002-12-03 2005-07-13 富士通株式会社 通信装置及带宽管理方法
US7450599B2 (en) * 2003-02-08 2008-11-11 Hewlett-Packard Development Company, L.P. Apparatus and method for communicating with a network
DE10347762B4 (de) * 2003-10-14 2007-05-03 Infineon Technologies Ag Verfahren zur Speicherung von Übertragungseinheiten und Netzwerkkommunikations-Vorrichtung
US7213099B2 (en) * 2003-12-30 2007-05-01 Intel Corporation Method and apparatus utilizing non-uniformly distributed DRAM configurations and to detect in-range memory address matches
US7284075B2 (en) * 2004-03-23 2007-10-16 Intel Corporation Inbound packet placement in host memory
US20050249228A1 (en) * 2004-05-05 2005-11-10 Linden Cornett Techniques for providing scalable receive queues
US20060146780A1 (en) * 2004-07-23 2006-07-06 Jaques Paves Trickmodes and speed transitions
US7366865B2 (en) * 2004-09-08 2008-04-29 Intel Corporation Enqueueing entries in a packet queue referencing packets
KR100930520B1 (ko) 2007-01-25 2009-12-09 삼성전자주식회사 네트워크 시스템에서 큐 처리 방법 및 장치
US7599997B1 (en) 2008-08-01 2009-10-06 Gene Fein Multi-homed data forwarding storage
US7636759B1 (en) * 2008-09-29 2009-12-22 Gene Fein Rotating encryption in data forwarding storage
US9203928B2 (en) 2008-03-20 2015-12-01 Callahan Cellular L.L.C. Data storage and retrieval
US7636761B1 (en) * 2008-09-29 2009-12-22 Gene Fein Measurement in data forwarding storage
US8458285B2 (en) 2008-03-20 2013-06-04 Post Dahl Co. Limited Liability Company Redundant data forwarding storage
US8386585B2 (en) * 2008-04-25 2013-02-26 Tajitshu Transfer Limited Liability Company Real-time communications over data forwarding framework
US8452844B2 (en) * 2008-05-07 2013-05-28 Tajitshu Transfer Limited Liability Company Deletion in data file forwarding framework
US8370446B2 (en) 2008-07-10 2013-02-05 Tajitshu Transfer Limited Liability Company Advertisement forwarding storage and retrieval network
US8599678B2 (en) 2008-07-10 2013-12-03 Tajitshu Transfer Limited Liability Company Media delivery in data forwarding storage network
US20100017513A1 (en) * 2008-07-16 2010-01-21 Cray Inc. Multiple overlapping block transfers
US8478823B2 (en) * 2008-09-29 2013-07-02 Tajitshu Transfer Limited Liability Company Selective data forwarding storage
US8352635B2 (en) * 2008-09-29 2013-01-08 Tajitshu Transfer Limited Liability Company Geolocation assisted data forwarding storage
TWI378689B (en) * 2009-05-13 2012-12-01 Jmicron Technology Corp Packet receiving management method and network control circuit with packet receiving management functionality
US8156265B2 (en) * 2009-06-02 2012-04-10 Freescale Semiconductor, Inc. Data processor coupled to a sequencer circuit that provides efficient scalable queuing and method
US8995460B1 (en) * 2012-05-14 2015-03-31 Arris Enterprises, Inc. Embedded control data in communications systems
CN108462652B (zh) * 2017-07-31 2019-11-12 新华三技术有限公司 一种报文处理方法、装置和网络设备
CN116955247B (zh) * 2023-09-18 2024-02-09 北京云豹创芯智能科技有限公司 一种缓存描述符管理装置及其方法、介质、芯片

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1499184A (en) 1974-04-13 1978-01-25 Mathematik & Datenverarbeitung Circuit arrangement for monitoring the state of memory segments
US4700294A (en) 1982-10-15 1987-10-13 Becton Dickinson And Company Data storage system having means for compressing input data from sets of correlated parameters
SE448919B (sv) 1983-03-04 1987-03-23 Ibm Svenska Ab Metod for att overfora informationsenheter i ett datornetsystem, samt datornetsystem for genomforande av metoden
US5287537A (en) 1985-11-15 1994-02-15 Data General Corporation Distributed processing system having plural computers each using identical retaining information to identify another computer for executing a received command
FR2645986B1 (fr) 1989-04-13 1994-06-17 Bull Sa Procede pour accelerer les acces memoire d'un systeme informatique et systeme pour la mise en oeuvre du procede
US5473772A (en) 1991-04-02 1995-12-05 International Business Machines Corporation Automatic update of static and dynamic files at a remote network node in response to calls issued by or for application programs
US5495482A (en) * 1989-09-29 1996-02-27 Motorola Inc. Packet transmission system and method utilizing both a data bus and dedicated control lines
US5769978A (en) * 1990-07-27 1998-06-23 Compagnie Generale Des Etablissments Michelin - Michelin & Cie Tire having a thread with lateral ribs the surface of which is radially recessed with respect to the other ribs
DE59108304D1 (de) 1991-08-27 1996-11-28 Siemens Ag Anordnung zur Bitratenüberwachung in ATM-Netzen
US5379297A (en) 1992-04-09 1995-01-03 Network Equipment Technologies, Inc. Concurrent multi-channel segmentation and reassembly processors for asynchronous transfer mode
EP0611507B1 (de) 1991-11-08 1998-07-01 Teledesic LLC Vermittlungsverfahren und -vorrichtung für ein satellitenkommunikationssystem
US5524116A (en) * 1992-02-14 1996-06-04 At&T Corp. Packet framer
GB9205551D0 (en) 1992-03-13 1992-04-29 Inmos Ltd Cache memory
US5825765A (en) 1992-03-31 1998-10-20 Fore Systems, Inc. Communication network based on ATM for general purpose computers
JPH066362A (ja) 1992-06-23 1994-01-14 Hitachi Ltd Ｌａｎにおけるホストシステムのメッセージ処理負荷分散方式
US5838894A (en) 1992-12-17 1998-11-17 Tandem Computers Incorporated Logical, fail-functional, dual central processor units formed from three processor units
US5619650A (en) 1992-12-31 1997-04-08 International Business Machines Corporation Network processor for transforming a message transported from an I/O channel to a network by adding a message identifier and then converting the message
EP0689748B1 (de) 1993-03-20 1998-09-16 International Business Machines Corporation Verfahren und vorrichtung zur herausarbeitung der vermittlungsinformation aus dem kopfteil eines protokolls
US5867712A (en) 1993-04-05 1999-02-02 Shaw; Venson M. Single chip integrated circuit system architecture for document instruction set computing
US5394402A (en) 1993-06-17 1995-02-28 Ascom Timeplex Trading Ag Hub for segmented virtual local area network with shared media access
US5640399A (en) 1993-10-20 1997-06-17 Lsi Logic Corporation Single chip network router
US5802287A (en) 1993-10-20 1998-09-01 Lsi Logic Corporation Single chip universal protocol multi-function ATM network interface
US5481536A (en) 1993-10-29 1996-01-02 Siemens Aktiengesellschaft Method for restoring a prescribed sequence for unordered cell streams in ATM switching technology
US5524110A (en) 1993-11-24 1996-06-04 Intel Corporation Conferencing over multiple transports
US5414707A (en) 1993-12-01 1995-05-09 Bell Communications Research, Inc. Broadband ISDN processing method and system
JP3169155B2 (ja) 1993-12-22 2001-05-21 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 情報をキャッシュするための回路
US5974457A (en) 1993-12-23 1999-10-26 International Business Machines Corporation Intelligent realtime monitoring of data traffic
JP3354689B2 (ja) 1994-02-28 2002-12-09 富士通株式会社 Ａｔｍ交換機、交換機及びそのスイッチングパス設定方法
US5652872A (en) 1994-03-08 1997-07-29 Exponential Technology, Inc. Translator having segment bounds encoding for storage in a TLB
US5515370A (en) 1994-03-31 1996-05-07 Siemens Aktiengesellschaft Circuit arrangement for line units of an ATM switching equipment
DE69428267D1 (de) 1994-04-28 2001-10-18 Hewlett Packard Co Erzeugung von Kanalsidentifizierer
US5666293A (en) * 1994-05-27 1997-09-09 Bell Atlantic Network Services, Inc. Downloading operating system software through a broadcast channel
JP3740195B2 (ja) 1994-09-09 2006-02-01 株式会社ルネサステクノロジ データ処理装置
US5548587A (en) * 1994-09-12 1996-08-20 Efficient Networks, Inc. Asynchronous transfer mode adapter for desktop applications
US5684654A (en) * 1994-09-21 1997-11-04 Advanced Digital Information System Device and method for storing and retrieving data
US5539729A (en) 1994-12-09 1996-07-23 At&T Corp. Method for overload control in a packet switch that processes packet streams having different priority levels
KR0132959B1 (ko) 1994-12-22 1998-04-21 양승택 비동기 전달모드(atm)망에서 비연결형 데이터 서비스 제공을 위한 비연결형 서버
JPH08186585A (ja) 1995-01-05 1996-07-16 Fujitsu Ltd Ａｔｍ交換機
US5764895A (en) 1995-01-11 1998-06-09 Sony Corporation Method and apparatus for directing data packets in a local area network device having a plurality of ports interconnected by a high-speed communication bus
US5857075A (en) 1995-01-11 1999-01-05 Sony Corporation Method and integrated circuit for high-bandwidth network server interfacing to a local area network
US5943693A (en) 1995-03-29 1999-08-24 Intel Corporation Algorithmic array mapping to decrease defect sensitivity of memory devices
US5659794A (en) 1995-03-31 1997-08-19 Unisys Corporation System architecture for improved network input/output processing
US5684797A (en) 1995-04-05 1997-11-04 International Business Machines Corporation ATM cell multicasting method and apparatus
US5535201A (en) 1995-05-10 1996-07-09 Mitsubishi Electric Research Laboratories, Inc. Traffic shaping system using two dimensional timing chains
EP0748088A3 (de) 1995-06-05 1999-12-15 Nec Corporation Apparat und Methode zur Kontrolle eines ATM-Systems, anwendbar im ABR-Modus
US5638371A (en) 1995-06-27 1997-06-10 Nec Usa, Inc. Multiservices medium access control protocol for wireless ATM system
EP0752664A3 (de) 1995-07-07 2006-04-05 Sun Microsystems, Inc. Verfahren und Vorrichtung zur Meldung der Datenübertragung zwischen Hardware und Software
US5664116A (en) 1995-07-07 1997-09-02 Sun Microsystems, Inc. Buffering of data for transmission in a computer communication system interface
US5805805A (en) 1995-08-04 1998-09-08 At&T Corp. Symmetric method and apparatus for interconnecting emulated lans
US5751951A (en) 1995-10-30 1998-05-12 Mitsubishi Electric Information Technology Center America, Inc. Network interface
CA2186795A1 (en) 1995-11-17 1997-05-18 Cormac John Sreenan Resource management system for a broadband multipoint bridge
US5826030A (en) 1995-11-30 1998-10-20 Excel Switching Corporation Telecommunication switch having a universal API with a single call processing message including user-definable data and response message each having a generic format
KR0157152B1 (ko) 1995-12-23 1998-11-16 양승택 확장 구조를 갖는 에이티엠 계층 기능 처리 장치
US5751709A (en) 1995-12-28 1998-05-12 Lucent Technologies Inc. Adaptive time slot scheduling apparatus and method for end-points in an ATM network
IL116804A (en) * 1996-01-17 1998-12-06 R N S Remote Networking Soluti Application user interface redirector
US5745477A (en) 1996-01-25 1998-04-28 Mitsubishi Electric Information Technology Center America, Inc. Traffic shaping and ABR flow control
US5696930A (en) 1996-02-09 1997-12-09 Advanced Micro Devices, Inc. CAM accelerated buffer management
US6021263A (en) 1996-02-16 2000-02-01 Lucent Technologies, Inc. Management of ATM virtual circuits with resources reservation protocol
US5848068A (en) 1996-03-07 1998-12-08 Lsi Logic Corporation ATM communication system interconnect/termination unit
US5841772A (en) 1996-03-07 1998-11-24 Lsi Logic Corporation ATM communication system interconnect/termination unit
US5870561A (en) 1996-03-15 1999-02-09 Novell, Inc. Network traffic manager server for providing policy-based recommendations to clients
US5740171A (en) 1996-03-28 1998-04-14 Cisco Systems, Inc. Address translation mechanism for a high-performance network switch
US6199133B1 (en) * 1996-03-29 2001-03-06 Compaq Computer Corporation Management communication bus for networking devices
US5754530A (en) 1996-04-18 1998-05-19 Northern Telecom Limited Flow control of ABR traffic in ATM networks
US5768527A (en) 1996-04-23 1998-06-16 Motorola, Inc. Device, system and method of real-time multimedia streaming
US5748630A (en) 1996-05-09 1998-05-05 Maker Communications, Inc. Asynchronous transfer mode cell processing system with load multiple instruction and memory write-back
US5764896A (en) 1996-06-28 1998-06-09 Compaq Computer Corporation Method and system for reducing transfer latency when transferring data from a network to a computer system
US5991854A (en) 1996-07-01 1999-11-23 Sun Microsystems, Inc. Circuit and method for address translation, using update and flush control circuits
US5983332A (en) 1996-07-01 1999-11-09 Sun Microsystems, Inc. Asynchronous transfer mode (ATM) segmentation and reassembly unit virtual address translation unit architecture
US5912892A (en) 1996-08-30 1999-06-15 Hughes Electronics Corporation Method of providing fractional path service on an ATM network
US5956336A (en) 1996-09-27 1999-09-21 Motorola, Inc. Apparatus and method for concurrent search content addressable memory circuit
US6463477B1 (en) * 1996-09-27 2002-10-08 Mci Communications Corporation Detection of presence of multiprotocol encapsulation in a data packet
US6005943A (en) 1996-10-29 1999-12-21 Lucent Technologies Inc. Electronic identifiers for network terminal devices
JPH10136439A (ja) 1996-10-30 1998-05-22 Fujitsu Ltd 移動体通信システム及び移動体端末及び基地局及び移動体交換局及び移動体通信制御方法
US6075790A (en) * 1996-12-11 2000-06-13 Brooktree Corporation Asynchronous transfer mode system for, and method of, writing a cell payload between a control queue on one side of a system bus and a status queue on the other side of the system bus
US5878232A (en) 1996-12-27 1999-03-02 Compaq Computer Corporation Dynamic reconfiguration of network device's virtual LANs using the root identifiers and root ports determined by a spanning tree procedure
GB2324000B (en) 1997-01-17 1999-03-24 Dipak Mohan Lal Soni A hybrid distributed broadcast and unknown server for emulated local area networks
GB2322761B (en) 1997-01-17 1999-02-10 Donal Casey Method for selecting virtual channels based on address p;riority in an asynchronous transfer mode device
US6337863B1 (en) 1997-01-17 2002-01-08 Alcatel Interworking, Inc. Seamless communication service with intelligent edge devices
CA2229652C (en) 1997-02-14 2002-05-21 Naoki Mori Atm network with a filtering table for securing communication
US5935249A (en) 1997-02-26 1999-08-10 Sun Microsystems, Inc. Mechanism for embedding network based control systems in a local network interface device
JPH10242990A (ja) 1997-02-28 1998-09-11 Nec Commun Syst Ltd Ｌｅｃブリッジ装置の通信方式
JP3545570B2 (ja) 1997-03-18 2004-07-21 富士通株式会社 スイッチングハブ
US5974462A (en) 1997-03-28 1999-10-26 International Business Machines Corporation Method and apparatus for controlling the number of servers in a client/server system
US6114996A (en) * 1997-03-31 2000-09-05 Qualcomm Incorporated Increased bandwidth patch antenna
US5909441A (en) 1997-04-11 1999-06-01 International Business Machines Corporation Apparatus and method for reducing frame loss in route switched networks
US6041059A (en) 1997-04-25 2000-03-21 Mmc Networks, Inc. Time-wheel ATM cell scheduling
US6052383A (en) 1997-05-29 2000-04-18 3Com Corporation LAN to ATM backbone switch module
US6223292B1 (en) 1997-07-15 2001-04-24 Microsoft Corporation Authorization systems, methods, and computer program products
US6104700A (en) 1997-08-29 2000-08-15 Extreme Networks Policy based quality of service
US5978951A (en) 1997-09-11 1999-11-02 3Com Corporation High speed cache management unit for use in a bridge/router
US6434620B1 (en) * 1998-08-27 2002-08-13 Alacritech, Inc. TCP/IP offload network interface device
US6167049A (en) 1997-11-18 2000-12-26 Cabletron Systems, Inc. Non-zero minimum cell rate for available bit rate ATM service
US6198751B1 (en) 1997-11-19 2001-03-06 Cabletron Systems, Inc. Multi-protocol packet translator
US6003027A (en) 1997-11-21 1999-12-14 International Business Machines Corporation System and method for determining confidence levels for the results of a categorization system
US6058434A (en) 1997-11-26 2000-05-02 Acuity Imaging, Llc Apparent network interface for and between embedded and host processors
US6754206B1 (en) * 1997-12-04 2004-06-22 Alcatel Usa Sourcing, L.P. Distributed telecommunications switching system and method
DE69832096T2 (de) 1997-12-12 2006-07-13 Alcatel USA Sourcing, L.P., Plano Netzwerkverwaltung
US6119170A (en) 1997-12-29 2000-09-12 Bull Hn Information Systems Inc. Method and apparatus for TCP/IP multihoming on a host system configured with multiple independent transport provider systems
US6351474B1 (en) * 1998-01-14 2002-02-26 Skystream Networks Inc. Network distributed remultiplexer for video program bearing transport streams
US6154776A (en) 1998-03-20 2000-11-28 Sun Microsystems, Inc. Quality of service allocation on a network
US6201971B1 (en) 1998-03-26 2001-03-13 Nokia Mobile Phones Ltd. Apparatus, and associated method for controlling service degradation performance of communications in a radio communication system
US6522188B1 (en) * 1998-04-10 2003-02-18 Top Layer Networks, Inc. High-speed data bus for network switching
US6073175A (en) 1998-04-27 2000-06-06 International Business Machines Corporation Method for supporting different service levels in a network using web page content information
US6144996A (en) 1998-05-13 2000-11-07 Compaq Computer Corporation Method and apparatus for providing a guaranteed minimum level of performance for content delivery over a network
US6724767B1 (en) * 1998-06-27 2004-04-20 Intel Corporation Two-dimensional queuing/de-queuing methods and systems for implementing the same
US6425067B1 (en) 1998-06-27 2002-07-23 Intel Corporation Systems and methods for implementing pointer management
US6311212B1 (en) 1998-06-27 2001-10-30 Intel Corporation Systems and methods for on-chip storage of virtual connection descriptors
US6272544B1 (en) 1998-09-08 2001-08-07 Avaya Technology Corp Dynamically assigning priorities for the allocation of server resources to completing classes of work based upon achievement of server level goals
US6452923B1 (en) 1998-12-31 2002-09-17 At&T Corp Cable connected wan interconnectivity services for corporate telecommuters
US6343078B1 (en) 2000-05-12 2002-01-29 3Com Corporation Compression of forwarding decisions in a network device

Also Published As

Publication number Publication date
EP1092199A1 (de) 2001-04-18
WO2000001119A1 (en) 2000-01-06
WO2000001120A1 (en) 2000-01-06
WO2000001122A9 (en) 2000-03-23
WO2000001120A9 (en) 2000-03-23
DE69935608D1 (de) 2007-05-03
WO2000000892A1 (en) 2000-01-06
WO2000000910A1 (en) 2000-01-06
EP1092199A4 (de) 2004-10-06
EP1131923A4 (de) 2004-07-07
EP1131923B1 (de) 2007-03-21
US20040028067A1 (en) 2004-02-12
AU4713599A (en) 2000-01-17
AU4961599A (en) 2000-01-17
AU4714099A (en) 2000-01-17
US6724767B1 (en) 2004-04-20
WO2000001122A1 (en) 2000-01-06
AU4713699A (en) 2000-01-17
EP1131923A1 (de) 2001-09-12
WO2000001121A1 (en) 2000-01-06
WO2000001116A1 (en) 2000-01-06
WO2000001121A9 (en) 2000-03-30
AU4836599A (en) 2000-01-17
ATE357789T1 (de) 2007-04-15
AU4722399A (en) 2000-01-17
US7411968B2 (en) 2008-08-12
AU4713899A (en) 2000-01-17

Similar Documents

Publication Publication Date Title
DE69935608T2 (de) Verfahren und system zur multiprotokoll-konversionshilfe für einen netzbeschleuniger
DE69931919T2 (de) Systeme und verfahren zur on-chip-speicherung von virtuellen verbindungsdeskriptoren
DE69924732T2 (de) Quellknoten fuer ein breitbandnetzwerk mit atm zellen
DE69533425T2 (de) Atm anpassungseinrichtung für desktop anwendungen
DE69535135T2 (de) Transparente Verbindung von LANs über ein ATM Netzwerk
DE69938329T2 (de) Vorrichtung zur weiterleitung von ip-paketen und zur vermittlung von atm-zellen
DE69934645T2 (de) Speichereffiziente Leaky-Bucket-Überwachungsvorrichtung zur Verkehrsverwaltung von ATM Datenkommunikationen
DE69727936T2 (de) Verfahren und vorrichtung zur wiederzusammensetzung von paketen in eine nachricht, in einem atm-kommunikationssystem
DE60120847T2 (de) Mehrprotokollvermittler und Verfahren dazu
DE69717455T2 (de) Verfahren und anlage zur steuerung von quellengeschwindigkeit in einem atm netzwerk
DE60033529T2 (de) Netzprozessor, speicherorganisation und verfahren
DE112020002484T5 (de) System und verfahren zur erleichterung der feinkörnigen flusssteuerung in einer netzwerkschnittstellensteuerung (nic)
US5732080A (en) Method and apparatus for controlling data flow within a switching device
DE69731606T2 (de) Anlage und verfahren zur änderung von schwellen für überlastkontrolle in atm-vermittlungsstellen
DE69831893T2 (de) Wegesuchvorrichtung und Rahmenübertragungsverfahren unter Verwendung von Rahmenvermittlung auf Datenverbindungsschicht
US6147999A (en) ATM switch capable of routing IP packet
DE60021846T2 (de) Leitweglenkungsanordnung
DE69929142T2 (de) Verfahren zur Bilddatenübertragung unter Verwendung von einem IEEE 1394 Bus
DE19929516B4 (de) Hochgeschwindigkeits-Netzwerkschalter
US20030123448A1 (en) System and method for performing cut-through forwarding in an atm network supporting lan emulation
DE19947430A1 (de) Datenpaket-Verarbeitungsvorrichtung und -verfahren sowie Datenpaket-Vermittlung
DE60125300T2 (de) Schaltungsanordnung zum Übertragen von Daten mit Datenpacketierung und-Depacketierung
US7023804B1 (en) Non-disruptive monitoring of traffic flows in a connection-orientated packet network
DE60019223T2 (de) Geschwindigkeitsumsetzer für ein serielles IEEE-1394-Busnetz
DE19935127B4 (de) Verfahren zum Betrieb eines Vermittlungssystems für Datenpakete

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: HEYER, V., DIPL.-PHYS. DR.RER.NAT., PAT.-ANW., 806

8339 Ceased/non-payment of the annual fee