DE69827866T2

DE69827866T2 - Bandspreizender Sendeempfänger mit hoher Übertragungsgeschwindigkeit und zugehörige Verfahren

Info

Publication number: DE69827866T2
Application number: DE69827866T
Authority: DE
Inventors: James Leroy Palm Bay Snell
Original assignee: Harris Corp
Current assignee: Intellectual Ventures I LLC
Priority date: 1997-03-17
Filing date: 1998-02-26
Publication date: 2005-12-15
Anticipated expiration: 2018-02-27
Also published as: JPH10322242A; EP0866588B1; EP1401114A3; EP1401114A2; EP0866588A2; US5982807A; JP4203551B2; EP0866588A3; CN1284305C; TW365716B; USRE40231E1; CN1206254A; KR19980080365A; KR100530277B1; DE69827866D1

Description

Die vorliegende Erfindung betrifft das Gebiet der Kommunikationselektronik und insbesondere einen Transceiver mit gespreiztem Spektrum sowie zugehörige Verfahren.
Drahtlose Verbindung, d. h. Funkverbindung, zwischen einzeln betriebenen elektronischen Vorrichtungen wird weitgehend genutzt. Zum Beispiel ist ein drahtloses lokales Datennetz (WLAN – Wireless Local Area Network) ein flexibles Datenkommunikationssystem, das als Erweiterung oder Alternative für ein verdrahtetes LAN (Local Area Network – lokales Datennetz) in einem Gebäude oder auf einem Universitätsgelände benutzt werden kann. Ein WLAN benutzt die Funktechnik zum Senden und Empfangen von Daten durch Funk, unter Verminderung oder Minimierung der Notwendigkeit von Kabelverbindungen. Dementsprechend kombiniert ein WLAN die Anschlussflexibilität der Daten mit der Beweglichkeit der Anwender und ermöglicht so auch ein bewegliches LAN über vereinfachte Konfigurationen.
Während der letzten Jahre wurden WLANs von einer ganzen Anzahl Anwender akzeptiert wie z. B. Sanitätsdienst, Kleinhandel, Fertigung, Warenlager und Universitätsbereiche. Diese Gruppen haben aus Produktionssteigerungen durch tragbare Datenendgeräte und Notebook-Computer Gewinn gezogen, zum Beispiel durch Übertragung von Informationen an zentralisierte Leitrechner in Echtzeit zwecks Weiterverarbeitung. Heute werden WLANs weitgehend akzeptiert und als Verbindungsalternativen für allgemeine Zwecke in einem jetzt noch größeren Anwendungsbereich benutzt. Zusätzlich weist ein WLAN eine Installationsflexibilität auf und ermöglicht die Anwendung eines Computer-Netzes in Situationen, in denen die drahtgebundene Technik unpraktisch ist.
In einem typischen WLAN stellt ein Zugriffspunkt, der durch einen Transceiver vorgesehen ist, d. i. eine Kombination von Sender und Empfänger, von einem festen Ort aus eine Verbindung mit einem Drahtnetz her. Demgemäß empfängt, speichert und überträgt der Zugriffs-Transceiver Daten zwischen dem WLAN und dem Drahtnetz. Ein einzelner Zugriffs-Transceiver kann eine kleine Gruppe verteilt stehender Anwender innerhalb eines Bereichs von weniger als etwa einhundert bis einigen hundert Fuß bedienen. Die Endanwender sind mit dem WLAN über Transceiver verbunden, die in der Regel als PC-Karten in einem Notebook-Computer, ISR oder PCI-Karten für Arbeitsplatzcomputer implementiert sind. Natürlich kann der Transceiver auch in eine beliebige Vorrichtung, wie z. B. einen Taschencomputer, integriert sein.
Harris Corporation hat einen Satz integrierter Schaltungen für ein WLAN unter der Marke PRISM 1 entwickelt und produziert, die mit dem vorgeschlagenen IEEE 802.11 Standard kompatibel sind. Die Architektur und die Schaltungseinzelheiten sind offenbart in Rf Design, Cardiff Publishing Co., Englewood, Co, US (01-10-1995), 18 (10), 42, 45–51 und auch in EP-A-0757449.
Der Chip-Satz PRISM 1 sieht alle erforderlichen Funktionen für Voll- und Halbduplexbetrieb, Direktsequenz-Streuspektrum, Paket-Kommunikation im 2,4 bis 2,5 GHz ISM Funkband vor. Insbesondere verwendet der im Fachbereich als HSP3824 Basisband bekannte, von der Harris Corporation hergestellte Prozessor Quadratur- oder Zweiphasen-Umtastung-(QPSK oder BPSK)-Modulations-Methoden. Während der Chipsatz PRISM 1 mit 2 Bit/s für BPSK und 4 Bit/s für QPSK betrieben werden kann, sind diese Datenraten für höhere Datenratenanwendungen möglicherweise nicht ausreichend.
Spreizspektrum-Kommunikationen werden für verschiedene Anwendungen, wie z. B. Funktelefonverbindungen, benutzt, um Störungsunempfindlichkeit, gute Mehrweginterferenzstörungsfreiheit vorzusehen und inhärent die Verbindungen gegen Abhören zu sichern, wie in den Spezifikationen des US-Patents 5,515,396 offenbart wird, welches ein Codemultiplex-Vielfachzugriff-(CDMA)-Zellularkommunikationssystem offenbart, das vier Walsh-Spreizcodes benutzt, um die Übertragung einer höheren Informationsrate ohne substantielle Verdoppelung der Senderhardware zu ermöglichen. Die Spezifikationen der US-Patente Nr. 5,535,239; 5,416,797; 5,309,474; und 5,103,459 offenbaren auch ein DCMA-Spreizspektrum-Funktelefonkommunikationssystem, das Walsh-Funktionsspreizcodes benutzt.
WO-A-9632784 offenbart ein Spreizspektrum-Kommunikationssystem. Dieses System benutzt einen orthogonalen Code zum Reduzieren einer mittleren DC-Signalkomponente.
Aus EP-A-0757451 ist ein Basisbandprozessor bekannt, der zum Empfangen von Paketdaten mit einem Header und Daten geeignet ist, und der eine Trägernachführschleife für das Headerformat und eine zweite Trägernachführschleife für das Datenformat enthält.
Eine Aufgabe der vorliegenden Erfindung ist es, einen Spreizspektrum-Funktransceiver und eine geeignete Methode bereit zu stellen, die den Betrieb mit höheren Datenübertragungsraten ermöglichen als herkömmliche Transceiver, mit einer verbesserten Trägernachführung, die fliegend zwischen unterschiedlichen Datenübertragungsraten und/oder -formaten umschalten kann.
Die vorliegende Erfindung umfasst einen Spreizspektrum-Funk-Transceiver enthaltend:
Einen Basisband-Prozessor und eine damit verbundene Funkschaltung, wobei der Basisband-Prozessor umfasst:
Einen Demodulator zur Spreizspektrum-Phasenumtastung (PSK), der die von der Funkschaltung her empfangene Information demoduliert,
wenigstens einen Analog-Digital-(A/D)-Wandler mit einem Ausgang, der mit dem Demodulator verbunden ist, und einen Eingang, der wechselstrommäßig mit der Funkschaltung gekoppelt ist,
wobei der Demodulator wenigstens einen vorgegebenen Orthogonal-Code-Funktions-Korrelator zum Decodieren der Informationen gemäß dem vorgegebenen orthogonalen Code umfasst,
einen Modulator zur Spreizspektrum-PSK-Modulation von über die Funkschaltung zu sendenden Informationen umfasst, wobei der Modulator zummindest den vorgegebenen Orthogonal-Code-Funktions-Codierer zum Codieren von Informationen gemäß dem vorgegebenen orthogonalen Code umfasst, in dem der Modulator Mittel enthält zum Arbeiten in einem ersten Format, definiert durch eine Zweiphasen-PSK-(BPSK)-Modulation bei einer ersten Datenrate, und in einem zweiten Format, definiert durch eine Quadratur-PSK-(QPSK)-Modulation bei einer zweiten Datenrate;
der Modulator (50) Mittel zum Modulieren von Datenpaketen zum Einschluss eines Headers in einem dritten Format umfasst, das durch eine vorgegebene Modulation bei einer dritten Datenrate definiert ist und variable Daten, welche in dem ersten oder dem zweiten Format arbeiten, wobei die vorgegebene Modulation des dritten Formats eine differentielle BPSK (DBPSK) ist und die dritte Datenrate kleiner ist als die erste und die zweite Datenrate, wobei die Einrichtung zum Modulieren der Datenpakete die mittlere DC-Signalkomponente reduziert, und dass
der Demodulator (60) Header-Modulatormittel umfasst zum Demodulieren von Datenpaketen durch Demodulieren des Headers im dritte Format und zum Schalten auf das entsprechende erste bzw. zweite Format der variablen Daten hinter dem Header, wobei der Demodulator (60) ferner eine erste Trägernachführschleife (72, 75) für das dritte Format und eine zweite Trägernachführschleife (61, 62, 63, 76) für das erste und das zweite Format umfasst, und die Demodulatoreinrichtung eine reduzierte mittlere Gleichstrom-Signal-Komponente liefert, die in Kombination mit der Wechselstrom-Kopplung an mindestens einen A/D-Wandler die Gesamtleistung verbessert.
Die Erfindung umfasst ferner ein Verfahren zur Basisband-Steuerung für die Spreizspektrum-Funkkommunikation, wobei das Verfahren die folgenden Schritte umfasst: Spreizspektrum-Phasenumtastung (PSK) zum Modulieren von Informationen zum Übertragen durch Codieren von Informationen gemäß einem vorgegebenen orthogonalen Code zum Reduzieren einer mittleren Gleichstrom-Signalkomponente; Spreizspektrum-PSK-Demodulieren von empfangenen Informationen durch Decodieren der Informationen mit dem vorgegebenen orthogonalen Code, einschließlich des Schritts des Wechselstromkoppelns und A/D-Konvertierens der empfangenen Informationen für die Spreizspektrum-PKS-Demodulation, so dass die reduzierte mittlere Gleichstrom-Signalkomponente in Verbindung mit der Wechselstromkopplung die Gesamtleistung verbessert.
Weitere Entwicklungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Nachstehend wird die vorliegende Erfindung beispielhaft beschrieben unter Bezugnahme auf die begleitenden Zeichnungen, in denen
1 ein schematisches Schaltbild des Transceivers ist;
2 ist ein schematisches Schaltbild eines Modulatorteils des Basisbandprozessors mit hoher Übertragungsrate;
3 ist ein Taktdiagramm der Signale, die von der vorliegenden Erfindung generiert werden;
4 ist ein Taktdiagramm von zusätzlichen Signalen, die von der vorliegenden Erfindung generiert werden;
5 ist ein schematisches Schaltbild eines Demodulatorteils des Basisbandprozessors mit hoher Übertragungsrate;
6 ist ein schematisches Schaltbild des Korrelator-Teils des Demodulators des Basisbandprozessors mit hoher Übertragungsrate;
7 ist ein schematisches Schaltbild zusätzlicher Teile des Demodulators des Basisbandprozessors mit hoher Datenrate;
8 ist ein schematisches Schaltbild weiterer Teile des Demodulators des Basisbandprozessors mit hoher Datenrate;
Gleiche Zahlen bezeichnen immer gleiche Bauteile.
Nehmen wir jetzt Bezug auf 1; ein drahtloser Transceiver 30 kann leicht für WLAN-Anwendungen im 2,4 GHz ISM Band gemäß dem vorgeschlagenen Standard IEEE 802.11 eingesetzt werden. Der Transceiver 30 beinhaltet die auswählbaren Antennen 31, die an den Funkleistungsverstärker und TX/RX-Umschalter 32 angeschlossen sind, und die unter der Harris-Sachnummer HFA 3925 lieferbar sind. Mehrfachantennen können zum Raum-Diversityempfang vorgesehen werden.
Ein rauscharmer Verstärker 38, wie er z. B. von Harris Corporation USA unter der Sachnummer HFA3424 hergestellt wird, ist wirkend im Betrieb ebenfalls an die Antennen angeschlossen. Der gezeigte Aufwärts/Abwärts-Wandler 33 ist sowohl an den rauscharmen Verstärker 38 als auch an den RF Leistungsverstärker und den TX/RX-Umschalter 32 angeschlossen, wie dem Fachmann leicht verständlich ist. Der Aufwärts/Abwärts-Wandler 33 ist unter der Harris-Sachnummer HFA3624 erhältlich. Der Aufwärts/Abwärts-Wandler 33 liegt seinerseits an dem dargestellten Dualfrequenzgenerator 34 und dem Vierfach-ZF-Modulator/Demodulator 35 an. Der Dualfrequenzgenerator 34 kann die Harris Sachnummer HFA3524 sein, und der Vierfach-ZF-Modulator 35 kann die Harris Sachnummer HFA3724 sein. Der Aufwärts/Abwärts-Wandler 33 liegt seinerseits an dem dargestellten Dualfrequenzgenerator 34 und an dem Vierfach-ZF-Modulator/Demodulator 35 an. Der Dual-Frequenzgenerator 34 kann die Harris Sachnummer HFA3524, und der Vierfach-ZF-Modulator 35 kann die Harris Sachnummer HFA3724 sein. Alle bisher beschriebenen Komponenten sind enthalten in einem 2,4 GHz-Direktsequenz-Spreizspektrum-Drahtlos-Transceiver-Chipsatz, hergestellt von Harris Corporation unter der Bezeichnung PRISM 1. Auch verschiedene Filter 36 und die spannungsgesteuerten Oszillatoren 37 können vorgesehen werden, wie dem Fachmann leicht verständlich ist und wie ferner in der Literatur über den PRISM 1 der Harris Corporation beschrieben ist.
Die rechte Seite der 1 zeigt den Datendirektsequenz-Spreizspektrum-(DSS)-Basisbandprozessor 40 mit hoher Datenübertragungsrate 40. Der herkömmliche Harris-PRISM 1-Chipsatz beinhaltet einen Daten-DSS-Basisbandprozessor niedriger Datenübertragungsrate, der unter der Bezeichnung HSP3824 verfügbar ist. Dieser vorbeschriebene Basisband-Prozessor ist in einer Veröffentlichung unter dem Titel "Direct Sequence Spread Spectrum Baseband Prozessor", März 1996, Aktenzeichen 4064.4 der Harris Corporation USA in Einzelheiten beschrieben.
Wie der HSP3824 Basisband-Prozessor enthält auch der Daten-Basisband-Prozessor mit hoher Datenübertragungsrate 40 der Erfindung alle Funktionen, die für einen Voll- oder Halbduplex-Paket-Basisband-Transceiver erforderlich sind. Der Prozessor 40 hat Dual-3-Bit-A/D-Wandler 41 zum Aufnehmen der Empfangs-I- und -Q-Signale vom Vierfach-ZF-Modulator 35 auf der Leiterplatte integriert. Ebenso wie der HSP3824 beinhaltet auch der Daten-Prozessor mit hoher Datenübertragungsrate 40 eine Empfangssignalstärkemesser-(RSSI)-Überwachungsfunktion mit dem integrierten 6-Bit-A/D-Wandler auf der Leiterplatte, und der CCA-Schaltblock 44 sieht eine Kanal-Frei-Bewertung (CCA – Clear Channel Assessment) vor, um Datenkollisionen zu vermeiden und den Netzwerkdurchsatz zu optimieren.
Die vorliegende Erfindung stellt eine Erweiterung des PRISM 1 Produkts von 1 Mbit/s BPSK und 2 Mbit/s QPSK auf 5,5 Mbit/s BPSK und 11 Mbit/s QPSK zur Verfügung. Das wird erreicht durch Konstanthalten der Chiprate bei 11 Mchip/s. Das ermöglicht, dass die gleichen RF-Schaltungen für höhere Datenraten benutzt werden. Die Symbolrate des Hochraten-Modus ist 11 MHz/8 = 1,375 Msymbole/s.
Für den 5,5 Mbit/s Modus der vorliegenden Erfindung werden die Bits verschlüsselt und dann von 4-Bit-Halbbytes zu 8 Chipmodifizierten Walsh-Funktionen codiert. Diese Umsetzung führt zu bi-orthogonalen Codes, die eine bessere Bit-Error-Raten-(BER)-Leistung aufweisen als BPSK allein. Der entsprechende 11 Mchip/s-Datenstrom ist BPSK-moduliert. Der Demodulator umfasst einen modifizierten Walsh-Korrelator und zugehöriges Chip-Verfolgen, Träger-Verfolgen und Umformatiervorrichtungen.
Für den 11 Mbit/s-Modus werden die Bits verschlüsselt und dann von 4-Bit-Halbbytes zu 8 Chip-modifizierten Walsh-Funktionen codiert, unabhängig auf jeder I- und Q-Schiene. Es gibt 8 Informationsbits je Symbol umgesetzt in 2 modifizierte Walsh-Funktionen. Diese Umsetzung führt zu bi-orthogonalen Codes, die eine bessere BER-Leistung aufweisen als QPSK allein. Die sich ergebenden zwei 11 Mchip/s-Datenströme sind QPSK-moduliert.
Die theoretische BER-Leistung dieses Modulationstyps ist etwa 10^–5 an einer Eb/No von 8 dB gegen 9.6 dB für einfache BPSK oder QPSK. Dieser Codier-Vorteil geht auf das bi-orthogonale Codieren zurück. Es kommt zur Bandbreitenausdehnung für alle Modulationen zur Bekämpfung von Mehrfachpfadeffekten, und zum Reduzieren der Auswirkungen der Interferenz.
Unter zusätzlicher Bezugnahme auf 2 wird der Ausgang der QPSK/BPSK-Modulator- und -Verschlüsselungsschaltung 51 aufgeteilt auf Halbbytes der Zeichenamplitude von 4 Bits, wobei das niederwertigste Bit (LSB) zuerst kommt. Für QPSK werden zwei Halbbytes parallel zu den Modifizierten-Walsh-Generatoren 53a, 53b angeboten – das erste Halbbyte vom B Seriell-ein/Parallel-aus-SIPO-Schaltungsblock 52b, und das zweite von A SIPO 52a. Die beiden Halbbytes bilden ein Datensymbol. Die Bit-Rate kann 11 MBit/s betragen, wie gezeigt. Daher ist die Symbol-Rate 1.375 Mbit/s (11/8 = 1,375). Für BPSK werden Halbbytes nur aus dem A SIPO 52a angeboten. Der B SIPO 52b ist abgeschaltet. Ein Halbbyte bildet ein Datensymbol. Die Bit-Rate beträgt in diesem Fall 5,5 Mbit/s und die Symbol-Rate bleibt 1,375 Mbit/s (5,5/4 = 1,375).
Der Größenteil des SIPO-Ausgangs deutet auf eine der modifizierten Walsh-Sequenzen, die in der nachstehenden Tabelle zusammen mit den Basis-Walsh-Sequenzen als Vergleich gezeigt werden.
Die Sel-Walsh-A- und Sel-Walsh-B-Bits vom Taktgeber schalten die Logikschaltung 54 ein zum Multiplexen der ausgewählten Walsh-Sequenz zum Ausgang, und wobei die LSB als erste ausgegeben werden. Die A-Zeichen- und B-Zeichen-Bits umgehen die entsprechenden modifizierten Walsh-Generatoren 53a, 53b und werden zur Sequenz XOR-verknüpft.
Zusätzlich kann der modifizierte Walsh-Code generiert werden durch Modulo-2-Addieren eines feststehenden Hexadezimal-Code zu den Basis- oder Standard-Welsh-Codes, um damit die mittlere DC-Signalkomponente zu reduzieren und so die Gesamtleistung zu erhöhen.
Der Ausgang der Differenzcodierer des letzten Symbols der Header-CRC ist der Bezugswert für die hochratigen Daten. Der Header kann immer BPSK sein. Dieser Bezugswert wird vor dem Ausgang mit I- und Q-Signalen XOR-verknüpft. Das ermöglicht, dass der Demodulator 60, wie nachstehend genauer beschrieben, die Phasenzweideutigkeit kompensiert, ohne die hochratigen Daten zu diff-decodieren. Datenflipflops 55a und 55b werden mit dem Multiplexer verbunden, obwohl in anderen Ausführungsformen die Flipflops auch weiter stromabwärts positioniert werden können, wie der Fachmann leicht versteht. Die Ausgang-Chiprate ist 11 Mchip/s. Für BPSK wird die gleiche Chip-Sequenz auf jeder I- und Q-Schiene über den Multiplexer 57 ausgegeben. Der Ausgangs-Multiplexer 58 übernimmt die Auswahl für geeignete Datenrate und -format.
Nehmen wir jetzt zusätzlich Bezug auf 3; das Takt- und Signalformat für die Schnittstelle 80 wird in weiteren Einzelheiten beschrieben. Unter Bezugnahme auf den linken Teil ist Sync immer bei 1, und SFD ist F3AOh für die PLCP-Präambel 90. Jetzt, unter Bezugnahme auf den PLCP-Header ist das Signal:

OAh 1 Mbit/s BPSK,

14h 2 Mbit/s QPSK,

37h 5,5 Mbit/s BPSK, und

6Eh 11 Mbit/s QPSK.
SERVICE ist = 00h, LENGTH ist XXXXh, wobei die Länge in μs gemessen wird, und CRC ist XXXXh, berechnet auf der Grundlage von SIGNAL, SERVICE und LENGTH. MPDU ist variabel mit einer Reihe von Oktetten (Bytes).
DIE PLCP-Präambel und der PLCP-Header sind immer bei 1 Mbit/s differenzcodiert, verschlüsselt und gespreizt mit einem 11 Chip Barker-Code. SYNC und SFD werden intern generiert. SIGNAL-, SERVICE- und LENGTH-Bereiche sind durch die Schnittstelle 80 über einen Steuer-Port vorgesehen. SIGNAL ist angezeigt durch 2 Steuerbits und dann formatiert wie beschrieben. Die Schnittstelle 80 ergibt LENGTH in μs. CRC im PLCP-Header wird auf SIGNAL-, SERVICE- und LENGTH-Bereichen ausgeführt.
MPDU wird von der Schnittstelle 80 seriell vorgesehen und sind die variablen Daten, die beim normalen Betrieb verschlüsselt werden. Die Bezugsphase für das erste Symbol der MPDU ist die Ausgangsphase des letzten Symbols des Headers für die Differenzverschlüsselung. Das letzte Symbol des Headers in den Scrambler 51 muss gefolgt werden vom ersten Bit der MPDU. Die variablen Daten können in anderen Formaten als der Header-Teil moduliert und demoduliert werden, um damit die Datenrate zu erhöhen, und während, wie vom Switchoverpunkt in 3 angezeigt wird, fliegend umgeschaltet wird.
Gehen wir jetzt über zu 4; die Taktung des Hochraten-Datenmodulators 50 wird verständlich. Mit der dargestellten Taktung ist die Verzögerung von TX_RDY zum ersten Hochraten-Ausgangs-Chip gleich zehn 11 MHz Taktperioden, oder 909,1 ns.
5 betrifft den Demodulator hoher Datenrate 60. Die Schaltkreise hoher Datenrate werden aktiviert, sobald das Signalfeld eine 5,5 oder 11 Mbit/s-Operation anzeigt. Zu einer gewissen Zeit wird die Anlaufphase in die Träger-NCO 61 eingegeben und die Startfrequenz-Verzögerung wird in den Trägerschleifenfilter 62 eingegeben. Das Signal wird frequenzumgesetzt durch den C/S ROM 63 und den Komplexmultiplikator 64 und auf den Walsh-Korrelator 65 übertragen. Der Ausgang des Korrelators 65 steuert die Symbolentscheidungsschaltkreise 66 wie gezeigt. Die Ausgänge der Symbol-Entscheidungsschaltungen 66 werden von dem Parallel-ein/seriell-aus-SIPO Block 67 in den Entschlüsslerteil der PSK-Demodulator- und -Entschlüsslerschaltung 70 nach dem Durchgang durch die Zeichenkorrekturschaltung 68 auf der Grundlage des letzten Symbols des Headers seriell verschoben. Die Taktung der Umschaltung stellt wie gewünscht die Symbolentscheidungen zum richtigen Zeitpunkt bereit.
Das Signal wird über Komplexmultiplikator 64, Träger-NCO 61 und Trägerschleifenfilter 62 phasen- und frequenzgeführt. Der Ausgang des Komplexmultiplikators 64 speist auch den Trägerphasen-Fehlerdetektor 76. Ein entscheidungsgerichteter Chip-Phasen-Fehlerdetektor 72 speist den gezeigten Taktschleifenfilter 75, der seinerseits mit der Takteinschaltlogik 77 verbunden ist. Eine Entscheidung vom Chip-Phasen-Fehlerdetektor 72 wird anstatt Früh-spät-Korrelationen zum Chip-Verfolgen benutzt, da SNR hoch liegt. Das reduziert weitgehend die zusätzliche Schaltung, die für Operationen hoher Datenrate erforderlich ist. Der 44 MHz Haupttakteingang zur Taktsteuerung 74 ermöglicht das Verfolgen von Hochgeschwindigkeitsmodus-Chips in ±1/8 Chip-Stufen. Nur das Schrittschaltwerk muss mit 44 MHz laufen während die meisten übrigen Schaltungen mit 11 MHz laufen. Erforderlich ist nur, dass die Schaltung mit einem langen Header und Sync läuft.
Gehen wir jetzt über zu 6; ein Paar Walsh-Korrelatoren 65a, 65b werden hier näher beschrieben. die I_END- und Q_End-Eingänge von der Chipverfolgungsschleife werden mit 11 MHz eingegeben. Der Modifizierte Walsh-Generator 81 erzeugt die 8 Walsh-Codes (W0 bis W7) seriell an sechzehn Parallelkorrelatoren (8 für I_END und 8 für Q_END). Die sechzehn Korrelationen stehen mit einer 1,375 MHz-Rate zur Verfügung. Die Walsh-Codes (W0 bis W7) sind die gleichen, wie sie in der obigen Tabelle für den Hochraten-Datenmodulator aufgelistet sind. Für den 11 Mbit/s-Modus wurde der größte Wert für I W0 bis I W7 ausgewählt durch den Schaltkreis zum Auswählen des größten Werts 81a zum Bilden von I sym. I sym ist in Zeichengröße formatiert. Der Wert ist der modifizierte Walsh-Index (0 bis 7) der größten Korrelation, und Vorzeichen ist das Vorzeichen-Bit der Eingabe der gewinnenden Korrelation. Der Q-Kanal wird auf die gleiche Weise parallel bearbeitet. Für den 5.5 Mbit/s-Modus wird der größte Wert von I W0 bis I W7 gewählt, um I sym zu bilden. In diesem Fall wird nur I sym ausgegeben. AccEn steuert die Korrelator-Taktung und wird gespeist von Taktungs- und Steuerschaltungen.
Unter Bezugnahme auf 7 wird jetzt die Trägernachführschleife 90 beschrieben. In der beschriebenen Ausführungsform ist die Anzahl der Bits der schlechteste Fall für Abschätzungszwecke. Für die A/D-Umwandlung werden drei Bits benutzt, jedoch kann für weitere Ausführungsformen eine größere Anzahl erwünscht sein, wie vom Fachmann leicht erkannt wird. Die Phasen-BIAS-Schaltung 91 kompensiert die Konstellationsrotation, d. h., BPSK oder OPSK. FSCALE kompensiert die NCO-Taktfrequenz. PHASE SCALE kompensiert eine Phasenverschiebung infolge der Frequenzverschiebung über die Taktdifferenz zwischen erster und zweiter Schleife. Die Führungs- und Verzögerungsverschieber 92, 93 bilden den Schleifenmultiplikator für den Trägertaktschleifenfilter 62 der zweiten Ordnung.
Unter Bezugnahme auf 8 wird die Chip-Erfassungsschleife 110 genauer beschrieben. Alle Schaltungen, mit Ausnahme Chip Advance/Retard 111, benutzen das 22 MHz Taktsignal. Die Chip-Advance/Retard-Schaltung 111 kann so gemacht werden, dass sie sich in den bestehenden Takt der PRISM 1 Schaltung auf dem Stand der Technik integriert. PRISM 1 läuft in Stufen von ±1/4 Chips. Die PRISM 1 Taktung kann geändert werden, um diese Schaltung auf hochratige Datenoperation umzuschalten. Der A/D-Taktgeber schaltet ohne eine Phasenverschiebung um. I_ROT und Q_ROT kommen vom Komplex-Multiplikator 64 bei 22 MHz. Sie werden von den gezeigten Registern 112 abgefühlt, um I_End und Q_End bei 11 MHz zu erzeugen, die zu den Korrelatoren 65 geführt werden (6). Die alternativen Beispiele I_Mid und Q_Mid werden zum Messen des Chip-Phasenfehlers benutzt. Für QPSK werden Fehler von beiden Schienen erzeugt, und für BPSK wird der Fehler nur von der I-Schiene erzeugt. QPSK En schaltet den Q-Schienen-Phasenfehler für den BPSK-Betrieb ab.
Das Vorzeichen des Akkumulators wird benutzt, um die Chip-Taktung um 1/8 Chip zu beschleunigen oder zu verzögern. Diese Schaltung muss durch die PRISM 1 Schaltungen zum geeigneten Zeitpunkt mittels des HI_START-Signals aktiviert werden. Die Fehler werden auf 32 Symbole (256 Chips) summiert und akkumuliert. Das Chip Track Acc Signal entlädt dann den Akkumulator für die nächste Messung. Der Chip-Phasenfehler wird generiert, wenn die Endzeichenbits, die die mittlere Probe einklammern, unterschiedlich sind. Das wird erreicht durch Verwendung der Übergangsdetektoren. Das Vorzeichen des Chip-Phasenfehlers wird bestimmt durch das Vorzeichen der Endprobe nach der Mittelprobe. Ein Multiplizierer 114 wird gezeigt zum Multiplizieren mit +1, wenn das Endsignal 0 ist, oder mit –1, wenn das Endsignal 1 ist. Wenn die Endbits identisch sind, ist der Chip-Phasenerror für diese Schiene 0. Die AND-Funktion wird nur durch Übergänge aktiviert.
Ein Spreizspektrum-Funktransceiver beinhaltet einen hochratigen Daten-Basisbandprozessor und eine durchverbundene Funkschaltung. Der Basisbandprozessor beinhaltet einen Modulator für Spreizspektrum-Phasenverschiebungtakt-(PSK)-Modulationsinformation zur Übertragung über die Funkschaltung. Der Modulator enthält mindestens einen modifizierten Walsh-Code-Funktionsverschlüssler zum Verschlüsseln von Informationen gemäß einem modifizierten Walsh-Code, um im wesentlichen eine mittlere DC-Signalkomponente zum Steigern der Gesamtsystemleistung zu reduzieren, wenn das AC-Koppeln des empfangenen Signals durch mindestens einen Analog/Digital-Wandler an den Demodulator erfolgt. Der Demodulator ist zum Spreizspektrum-PSK-Demodulieren von Informationen, die er von der Funkschaltung erhalten hat. Der Modulator und der Demodulator sind jeweils betreibbar in einem Zwei-Phasen-PSK-(BPSK)-Modus bei einer ersten Datenrate, und einem Quadrat-PSK-(QPSK)-Modus bei einer zweiten Datenrate.

Claims

Spreizspektrum-Funktransceiver mit einem Basisbandprozessor und einer damit verbundenen Funkschaltung, wobei der Basisbandprozessor umfasst: – wenigstens einen Analog-Digital (A/D) Wandler (41) mit einem Eingang, der wechselstrommäßig an die Funkschaltung gekoppelt ist und einem Ausgang, der an einen Demodulator (60) zum demodulieren der von der Funkschaltung empfangenen Information durch Spreizspektrum-Phasenumtastung (PSK) angeschlossen ist, wobei der Demodulator (60) wenigstens einen Orthogonal-Code-Funktions-Korrelator (65) umfasst, um Information gemäß einem vorgegebenen orthogonalen Code zu dekodieren, und ferner Header-Demodulator-Mittel zur Demodulation von Datenpaketen durch Demodulieren des Headers mit dem dritten Format und zur Umschaltung auf das jeweils erste oder zweite Format der variablen Daten nach dem Header, – einen Modulator (50) zur Spreizspektrum-PSK-Modulation von über die Funkschaltung zu sendende Inormation, wobei der Modulator zumindest einen Orthogonal-Code-Funktions-Kodierer (53a, 53b) zum kodieren von Information gemäß dem vorgegebenen orthogonalen Code umfasst, wobei der Modulator Einrichtungen aufweist, um in einem ersten, durch Zweiphasen-PSK-(BPSK)-Modulation bei einer ersten Datenrate definierten Format oder in einem zweiten, durch eine Quadratur-PSK-(QPSK)-Modulation bei einer zweiten Datenrate definierten Format zu arbeiten, und ferner Einrichtungen zur Modulation von Datenpaketen, welche einen Header in einem dritten Fromat enthalten, das durch eine vorgegebene Modulation mit einer dritten Datenrate definierten ist und die variablen Daten in einem ersten oder zweiten Format arbeiten, wobei die vorgegebene Modulation des drit ten Formats eine differentielle BPSK (DBPSK) ist und die dritte Datenrate kleiner als die erste und zweite Datenrate ist, dadurch gekennzeichnet, dass – die Einrichtungen zur Modulation von Datenpaketen die mittlere Gleichstrom-Signalkomponente reduzieren, und dass – der Demodulator (60) eine erste Trägernachführschleife(72, 75) für das dritte Format und eine zweite Trägernachführschleife (61, 62, 63, 76) für das erste und zweite Formate umfasst, – die Demodulatoreinrichtung eine reduzierte mittlere Gleichstrom-Signal-Komponente liefert, welche in Kombination mit der Wechselstrom-Kopplung an zumindest einen A/D-Wandler (41) die Gesamtleistung verbessert; – die zweite Trägernachführschleife einen numerisch gesteuerten Trägeroszillator (Träger-NCO) (61) umfasst und Träger-NCO-Steuereinrichtungen (64) zum selektiven Betrieb des Träger-NCO basierend auf einer Trägerphase der ersten Trägernachführschleife (72, 75), wobei die zweite Trägernachführschleife weiterhin umfasst: – ein Trägerschleifenfilter (62) und Trägerschleifenfilter-Steuerungseinrichtungen zum selektiven Betrieb des Trägerschleifenfilters basierend auf einer Frequenz der ersten Trägernachführschleife (72, 75), um hierdurch die Umschaltung auf das Format der variablen Daten zu erleichtern, und der Modulator (50) weiterhin umfasst: – Einrichtungen (52a, 52b) zum Unterteilen der Daten in Vier-Bit-Segmente (nibbles) aus Vorzeichen und Amplitude für den zumindest einen Orthogonal-Code-Funktions-Kodierer (53a, 53b), und der vorgegebene orthogonale Code ein Walsh-Code modifiziert durch eine Modulo-zwei-Addition eines festen Hexadezimalcodes ist.
Spreizspektrum-Funktransceiver gemäß Anspruch 1, wobei – der zumindest eine Orthogonal-Code-Funktions-Korrelator (65) einen Orthogonal-Code-Funktions-Generator (81) umfasst, – eine Vielzahl parallel geschalteter Korrelatoren (65a, 65b) mit dem Orthogonal-Code-Funktions-Generator (81) verbunden sind, und – der vorgegebene orthogonale Code ein zweifach orthogonaler Code ist.
Spreizspektrum-Funktransceiver gemäß Anspruch 1 oder 2, wobei – der zumindest eine modifizierte Walsh-Code-Funktions-Korrelator einen modifizierten Walsh-Funktions-Generator (81) umfasst; – eine Vielzahl von parallel geschalteten Korrelatoren (65a, 65b) mit dem modifizierten Walsh-Funktions-Generator verbunden sind; – der Modulator Spreizmittel umfasst, welche jedes Datenbit unter Verwendung einer pseudozufälligen (PN) Sequenz mit einer vorgegebenen Chiprate spreizen, und Präambel-Modulationsmittel zur Erzeugung einer Präambel; – und der Demodulator Präambel-Demodulationsmittel umfasst, um die Präambel zur Erreichung einer anfänglichen PN-Sequenzsynchronisation zu demodulieren.
Spreizspektrum-Funktransceiver gemäß einem der Ansprüche 1 bis 3, wobei die Funkschaltung umfasst: – einen Quadratur-Zwischenfrequenz-Modulator/Demodulator (35), welcher mit dem Basisbandprozessor (40) verbunden ist, – einen mit dem Quadratur-Zwischenfrequenz-Modulator/Demodulator verbundenen Frequenz-Aufwärts/Abwärts-Konverter (33), und – einen rauscharmen Verstärker (38) mit einem Ausgang, der mit einem Eingang des Aufwärts/Abwärts-Konverters verbunden ist und einen Funkfrequenz-Leistungsverstärker mit einem Eingang, der mit einem Ausgang des Aufwärts/Abwärts-Konverters verbunden ist.
Spreizspektrum-Funktransceiver gemäß Anspruch 4, welcher eine Antenne (31) und einen Antennenschalter (32) zum Umschalten der Antenne zwischen dem Ausgang des Funkfrequenz-Leistungsverstärkers und dem Eingang des rauscharmen Verstärkers (38) umfasst.
Verfahren zum Basisbandverarbeiten für Spreizspektrum-Funkkommunikation umfassend die Schritte: – Modulieren einer zu übertragenden Information mit Spreizspektrum-Phasenumtastung (PSK) während die Information mit einem vorgegebenen orthogonalen Code zur Reduzierung einer mittleren Gleichstrom-Signalkomponente kodiert wird, – Demodulieren von empfangener Information mit Spreizspektrum-PSK durch Dekodieren der empfangenen Information mit dem vorgegebenen orthogonalen Code, enthaltend den Schritt des wechselstromkoppelns und A/D-konvertierens der empfangenen Information für die Spreizspektrum-PSK-Demodulation, so dass die reduzierte mittlere Gleichstrom-Signalkomponente in Verbindung mit der wechselstromkopplung die Gesamtleistung verbessert, – Modulieren und Demodulieren in einem ersten, durch Zweiphasen-PSK-(BPSK)-Modulation bei einer ersten Datenrate definierten Format oder in einem zweiten, durch eine Quadratur-PSK-(QPSK)-Modulation bei einer zweiten Datenrate definierten Format, weiterhin umfassend die Schritte des modulierens von Datenpaketen, so dass diese einen Header in einem dritten, durch eine vorgegebene Modulation mit einer dritten Datenrate definierten Format und variable Daten im ersten oder zweiten Format enthalten, – Demodulieren von Datenpaketen durch Demodulieren des Headers mit dem dritten Format und zur Umschaltung auf das jeweils erste oder zweite Format der variablen Daten nach dem Header, worin die vorgegebene Modulation des dritten Formats eine differentielle BPSK (DBPSK) ist, und wobei die dritte Datenrate kleiner als die erste und zweite Datenrate ist und der vorgegebene orthogonale Code ein durch eine Modulo-zwei-Addition eines festen Hexadezimalcodes modifizierter Walsh-Code ist, und wobei der vorgegebene orthogonale Code ein zweifach orthogonaler Code ist.