DE69433951T2 - Verbundenes Halbleiterbauelement - Google Patents

Verbundenes Halbleiterbauelement Download PDF

Info

Publication number
DE69433951T2
DE69433951T2 DE69433951T DE69433951T DE69433951T2 DE 69433951 T2 DE69433951 T2 DE 69433951T2 DE 69433951 T DE69433951 T DE 69433951T DE 69433951 T DE69433951 T DE 69433951T DE 69433951 T2 DE69433951 T2 DE 69433951T2
Authority
DE
Germany
Prior art keywords
semiconductor
wafer
bonded
wafers
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69433951T
Other languages
English (en)
Other versions
DE69433951D1 (de
Inventor
Fred A. Kish Jr.
David A. Vanderwater
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumileds LLC
Original Assignee
Lumileds LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumileds LLC filed Critical Lumileds LLC
Application granted granted Critical
Publication of DE69433951D1 publication Critical patent/DE69433951D1/de
Publication of DE69433951T2 publication Critical patent/DE69433951T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/06Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/08Preparation of the foundation plate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215Bonding to the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0421Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers

Description

  • Die vorliegende Erfindung betrifft allgemein das Gebiet der Herstellung von Halbleiterbauelementen. Die Erfindung betrifft im Besonderen die Herstellung von Halbleiterbauelementen unter Verwendung von Verbindungshalbleitern.
  • Das Bonden von Elementhalbleiterwafern, welches das Binden eines Halbleitersubstrates oder einer Epitaxialschicht an ein anderes Substrat oder eine andere Epitaxialschicht umfasst, ist bekannt. Für die vorliegende Offenbarung umfasst der Ausdruck "Waferbonding" ferner das Bonden von Wafern gegen Epitaxialschichten und das Bonden von Epitaxialschichten gegen Epitaxialschichten. In jüngerer Zeit ist die Möglichkeit des Bondens von Verbindungshalbleiterwafern demonstriert worden, wobei wenigstens einer der zwei Wafer, welche gebondet werden sollen, einen Verbindungshalbleiter umfasst. Dieses Bonding erlaubt die Integration mehrerer Bauelemente auf einem einzigen Chip oder verbessertes Bauelementdesign für oberflächenemittierende Laser und lichtemittierende Dioden ("LEDs").
  • Es werden zwei Verfahren verwendet zum Bonden von Verbindungshalbleiterwafern. Das erste platziert eine flüssige Lösung zwischen die Wafer. Die Flüssigkeit wird abdampfen gelassen, wobei Wafer zurückbleiben, die durch relativ schwache Van-der-Waals-Kräfte (elektrostatische Kräfte) zusammengehalten werden. Nachfolgende Prozessierung, die einen Annealschritt zur Erhöhung der Festigkeit der Verbindung umfassen kann, wird bei niedrigen Temperaturen, im Allgemeinen bei Temperaturen unter 200°C, durchgeführt. Diese Niedrigtemperaturlimitierung ist wegen der unterschiedlichen Wärmeausdehnungsraten in unterschiedlichen Halbleiteroberflächen erforderlich. Dieser Unterschied, in Kombination mit den schwachen elektrostatischen Kräften, welche die Wafer binden, kann eine Trennung der Wafer bei hohen Temperaturen hervorrufen. Die schwachen elektrostatischen Kräfte, welche die Wafer zusammenhalten, bedeuten auch, dass durch nachfolgende mechanische Operationen, wie z. B. Trennen (Dicing), Schleifen, Polieren etc., die Wafer wieder entbonden können, mit den damit einhergehenden Schwierigkeiten, ein funktionsfähiges Bauelement zu erzeugen. Auch wenn die Bindung die Herstellung des Bauelementes überdauert, so erzeugt der sehr schlechte elektrische Kontakt zwischen den Wafern doch eine nichtohmsche elektrische Bindung. Ohmsche Leitung ist für die praktische Realisierung von Bauelementen erforderlich, bei denen ein elektrischer Strom von einem gebondeten Wafer zu einem anderen geleitet werden soll. Die Verwendung einer metallischen Zwischenschicht kann einen ohmschen Kontakt erzeugen, macht aber die Grenzfläche zwischen den zwei Wafern optisch absorbierend, was besonders unerwünscht bei LEDs ist, und setzt ferner der Möglichkeit einer zusätzlichen Hochtemperaturprozessierung Grenzen.
  • Eine zweite Bonding-Technik für Verbindungshalbleiterwafer umfasst das Platzieren der Wafer in Kontakt miteinander, gefolgt von einer Annealbehandlung der Wafer bei hohen Temperaturen (400–1200°C) unter Beaufschlagung mit einem externen uniaxialen Druck. Die äußere Kraft wird benötigt, um die Unterschiede in den thermischen Ausdehnungskoeffizienten der zwei Wafer zu kompensieren, welche Unterschiede besonders bedeutsam bei hohen Temperaturen sind, und gewährleistet, dass die Wafer bei den erhöhten Temperaturen in innigem Kontakt bleiben. Dieser Prozess führt zur Erzeugung starker chemischer Bindungen zwischen den Wafern, welche Bindungen viel robuster sind als die nach dem zuvor beschriebenen Verfahren erzeugten. So gebondete Wafer können gesägt, poliert, geschliffen und weiterer Hochtemperaturprozessierung ausgesetzt werden. Da die Wafer bei erhöhten Temperaturen (> 600°C) duktil werden können, kann der aufgebrachte uniaxiale Druck dazu dienen, die Wafer zu deformieren, die typisch ungleichmäßige Oberflächen aufweisen. Dies minimiert ungebondete Bereiche zwischen den Wafern.
  • Ein Hauptnachteil dieses Verfahrens liegt in dem Unvermögen, eine ohmsche Stromleitung über der unipolaren Bondgrenzfläche zu erzeugen. Sowohl n-n- als auch p-p-InP/GaAs-Heteroübergänge zeigen einen gewissen Grad an Gleichrichtung. Laserdioden-p-n-Strukturen, durch Waferbonding mit GaAs- oder Si-Substraten gefügt, zeigen anormal hohe Vorwärtsspannungen als eine Folge dieser nichtohmschen Stromleitung. Diese hohen Vorwärtsspannungen sind für viele Bauelement-Applikationen nicht tolerierbar.
  • Die vorliegende Erfindung sucht, ein verbessertes gebondetes Halbleiterbauelement bereitzustellen.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren bereitgestellt zum Bonden von wenigstens zwei Halbleiterbauelementen, wie in Anspruch 1 angegeben.
  • Bei einigen Ausführungsformen ist es möglich, Wafer fest aneinander zu binden und einen ohmschen Leitungspfad von dem ersten Wafer zu dem zweiten Wafer zu erzeugen.
  • Eine erste bevorzugte Ausführungsform stellt ein Verfahren bereit zum Erzeugen einer niederohmigen Leitung über eine Verbindungshalbleiterbondgrenzfläche durch Minimieren der Zahl der Versetzungen und Punktdefekte, welche an der Grenzfläche vorhanden sind. Erreicht wird dies durch gleichzeitiges Zusammenpassen der kristallographischen Orientierung der Wafer-Oberflächen und der Rotationsausrichtung innerhalb der Wafer-Oberflächen, so dass die Ausrichtung von Atomen über der Bondgrenzfläche so eng wie möglich diejenige nachahmt, welche in einem Einkristall-Halbleiter auftritt. Diese Techniken können die Zahl der elektrisch aktiven Defekte an der Bondgrenzfläche minimieren, was wiederum eine niederohmige Leitung über die Grenzfläche zulässt. Diese Leitung kann sogar in Fällen erzielt werden, wo die Gitterkonstanten der zwei Kristalloberflächen in den zwei Wafern, die gebondet werden sollen, erheblich differieren.
  • Diese Ausführungsform kann die Bildung ohmscher Waferbondgrenzflächen bei den niedrigeren Temperaturen ermöglichen, welche die Verbindungshalbleiterkristall- und -bauelement-Eigenschaften bewahren. Dies ist nicht erforderlich zur Bildung einer derartigen Grenzfläche, wenn beide Oberflächen aus Elementhalbleitern, z. B. Si, bestehen. Dies mag eine Folge der hochreaktiven Natur von Si-Oberflächen sowie der erniedrigten Polarität der Elementhalbleiterkristalle sein. Bulk-Elementhalbleiter sind ferner stabiler bezüglich Temperatur und können bei höheren Temperaturen gebondet werden als Verbindungshalbleiter (> 1000°C), ohne dass die Kristall- oder Bauelement-Eigenschaften abträglich beeinflusst werden. Diese höheren Temperaturen scheinen die Bonding-Bedingungen, die zur Bildung einer ohmschen Grenzfläche zwischen Elementhalbleitern notwendig sind, zu relaxieren.
  • Eine Ausführungsform der vorliegenden Erfindung wird im Folgenden rein beispielhaft unter Bezugnahme auf die beigefügte zeichnerische Darstellung beschrieben; es zeigen:
  • 1 eine schematische Darstellung, die erläutert, wie die Ausdrücke "relative kristallographische Oberflächenorientierung" und "Rotationsausrichtung" in der vorliegenden Offenbarung verwendet werden;
  • 2 einen Graphen der Spannungs-Strom-Charakteristik von zwei gebondeten Verbindungshalbleiterwafern, InGaP/GaP, deren Oberflächenorientierungen fehlausgerichtet sind (Stand der Technik) bzw. mittels einer Ausführungsform der Erfindung ausgerichtet sind;
  • 3 eine schematische Darstellung eines spezifischen Falles von "relativer Oberflächenorientierung" für nominell (100)-orientierte Wafer-Oberflächen;
  • 4 einen Graphen der Spannungs-Strom-Charakteristik für isotype Heteroübergänge zwischen gebondeten InGaP/GaP-Verbindungshalbleiterwafern mit unterschiedlichen Graden an Rotationsfehlausrichtung;
  • 5 eine schematische Darstellung eines spezifischen Falles von "Wafer-Rotationsausrichtung" für nominell (100)-orientierte Waferoberflächen;
  • 6 eine schematische Darstellung eines spezifischen Falles mit 90° Wafer-Rotationsfehlausrichtung für nominell (100)-orientierte Waferoberflächen;
  • 7 einen Graphen der Spannungs-Strom-Charakteristik von zwei Sätzen von gebondeten InGaP/GaP-Verbindungshalbleiterwafern, gebondet mit null oder 90° Rotationsfehlausrichtung;
  • 8 zeigt ferner die Effekte von verschiedenen Ausrichtungen in zwei Sätzen von LEDs, welche mittels gebondeter Verbindungshalbleiterwafer gebildet sind; und
  • 9a und 9b zeigen, wie eine Ausführungsform der vorliegenden Erfindung, kombiniert mit der selektiven Erzeugung von Bereichen von polykristallinen oder amorphen Gebieten in den zu bondenden Wafern, leitende und nicht-leitende Bereiche über der gleichen Grenzfläche erzeugen können.
  • In der vorliegenden Offenbarung werden verschiedene Konventionen verwendet, um die relevanten Richtungen zum Zusammenpassen der kristallographischen Oberflächenorientierung und Rotationsausrichtung der zu bondenden Halbleiterwafer zu beschreiben. 1 illustriert, wie diese Termini in der vorliegenden Offenbarung verwendet und beschrieben werden. Vektor As steht senkrecht zur Oberfläche eines Wafers A. Vektor Bs hat die gleiche kristallographische Richtung wie der Vektor As, aber innerhalb Wafer B. Alle Kristalle setzen sich aus einer regulären Anordnung von Atomen zusammen, die für die vorliegende Offenbarung als aus verschiedenen Planaren Flächen bestehend visualisiert werden kann. Für die vorliegende Offenbarung zeigt die gleiche kristallographische Richtung an, dass die planare Fläche der Kristalle in dem zweiten Wafer zu der gleichen planaren Fläche des ersten Wafers korrespondiert. Da die zwei Wafer aus verschiedenen Verbindungen hergestellt sein können und entlang verschiedener Kristallgrenzen gesägt sein können, kann der Vektor Bs in einem Winkel in den Wafer B projiziert sein. Wafer-Fehlorientierung ist die Größe des Winkels (|Φ|) zwischen den Vektoren As und Bs. Alle Bezugnahmen auf die kristallographische Oberflächenorientierung beziehen sich auf das Zusammenpassen der Richtung dieser Vektoren. Der Vektor Ap steht senkrecht zu As, so dass er in der Ebene des Wafers A liegt. Der Vek tor Bp ist die Projektion der kristallographischen Richtung von Ap innerhalb Wafer B in die Ebene der Oberfläche des Wafers B. Die Wafer-Fehlausrichtung ist die Größe des Winkels (|θ|) zwischen den Vektoren Ap und Bp. Die Wafer-Rotationsausrichtung bezieht sich auf das Zusammenpassen der Richtung dieser Vektoren.
  • Vektoren und Ebenen werden mit Hilfe der Millerschen Indices beschrieben, wobei hierin die konventionelle Notation zur Beschreibung von Vektoren und Ebenen innerhalb eines Kristalles verwendet wird. So bedeutete "(hkl)" eine Kristallebene, "{hkl}" bedeutet äquivalente Kristallebenen, "[hkl]" bedeutet eine Kristallrichtung und "<hkl>" bedeutet äquivalente Kristallrichtungen.
  • Unter Verwendung der bevorzugten Ausführungsform wurde eine niederohmige Leitung erzielt, wobei Wafer der folgenden Verbindungshalbleiter gebondet wurden: n-Typ-GaP gegen n-Typ-InxGa1–xP (worin x = 0, 0,3 oder 0,5), n-Typ-In0,5Ga0,5P gegen n-Typ-In0,5Ga0,5P, p-Typ-GaP gegen p-Typ-InyGa1–yP (y = 0, 0,5), p-Typ-In0,5Ga0,5P gegen p-Typ-In0,5Ga0,5P. Die InGaP-Schichten (ca. 0,2 bis 2 μm) sind durch chemische Dampfphasenabscheidung unter Verwendung metallorganischer Verbindungen ("MOCVD") mit Te und Zn als n-Typ- bzw. p-Typ-Dotiermittel aufgewachsen. Die In0,3Ga0,7P-Schichten sind gitterfehlangepasst auf GaP:S-Substrate (n > 3 × 1017 cm–3) aufgewachsen. Alle anderen hierin diskutierten Materialien umfassen Bulk-Verbindungshalbleiter GaP:S oder GaP:Zn-Substrate mit Dotierungskonzentrationen von > 3 × 1017 cm–3. Das Verbindungshalbleiterwaferbonding wird durchgeführt bei erhöhten Temperaturen unter Beaufschlagung mit einem uniaxialen Druck in einer auf dem Fachgebiet bekannten Graphitambosshaltevorrichtung. In dieser Offenbarung beträgt die Genauigkeit aller spezifizierten Winkeltoleranzen und -ausrichtungen +/–0,5°.
  • Richtiges Oberflächenorientierungs- und Rotationsausrichtungszusammenpassen hat zu einer wesentlichen Verbesserung der elektrischen Eigenschaften der Bondgrenzfläche zwischen allen aufgeführten Materialien geführt. Diese Effekte sind auf die intrinsische Kristallstruktur und die Natur der Atombindung in Verbindungshalbleitern zurückzuführen. Die hierin gelehrten Methoden zum Ausrichtungs- und Orientierungszusammenpassen sind somit auf alle Waferbondprozesse anwendbar, welche bei hohen Temperaturen unter Beaufschlagung mit einem uniaxialen Druck durchgeführt werden, was dazu dient, die chemischen Bindungen des Kristalls wiederherzustellen, wobei wenigstens eine Oberfläche einen Verbindungshalbleiter umfasst.
  • Da die Atome bei den meisten Verbindungshalbleitern in einer Zinkblende-Kristallstruktur angeordnet sind, wird diese Struktur in den folgenden Diskussionen angenommen, wenn nichts anderes spezifiziert ist.
  • Eine erste Ausführungsform der vorliegenden Erfindung wurde verwendet zum Bonden von In0,5Ga0,5P vom n-Typ (n > 1 × 1018 cm–3) gegen GaP vom n-Typ (n > 3 × 1017 cm–3). Alle Verbindungshalbieiterwaferbondprozesse von n-GaP gegen n-In0,5Ga0,5P in dieser und folgenden Ausführungsformen wurden unter identischen Bedingungen bei 1000°C durchgeführt. Die Temperatur wurde über 40 Minuten auf diesen Punkt angehoben und dann sofort über einen Zeitraum von 30 Minuten auf Raumtemperatur zurückgebracht. Nach Abschluss der Bondingoperation wurden gleichmäßig (durch)legierte ohmsche Kontaktmetallisierungen auf beide Außenflächen der gebondeten Wafer aufgebracht, die dann in Chips von 20 × 20 mil Größe zertrennt wurden. Alle I-V-Charakteristika für isotype GaP/In0,5Ga0,5P-Heteroübergänge werden gemessen durch Anschließen der positiven Elektrode an die GaP-Seite des Übergangs.
  • Die Effekte einer korrekten Waferorientierung werden durch die in 2 gezeigten I-V-Kurven illustriert. Eine n-Typ-In0,5Ga0,5P-Schicht mit einer Oberflächenorientierung von (100) + 2° gegen (101) wurde an ein n-Typ-GaP-Substrat gebondet, und zwar mit einer Oberflächenorientierung von entweder (100) + 2° gegen (101) in einem ersten Fall bzw. (100) + 8° gegen (101) in einem zweiten Fall. Die I-V-Kurven der resultierenden Übergänge sind als Kurve 21 bzw. 23 in 2 gezeigt. Die Wafer sind in beiden Fällen rotationsausgerichtet. Ein Beispiel für eine derartige Ausrichtung ist in 3 gezeigt, gemäß welcher die [0 –1 –1]-Richtungen mittels angeschliffenen Abflachungen (Flats) oder Spaltungsebenen an den Waferkanten ausgerichtet und die [1 0 0]-Richtungen fehlausgerichtet sind, wobei die Größe der Fehlausrichtung in Φ-Graden gemessen wird. Für den Übergang, dessen I-V-Kurve bei 21 in 2 gezeigt ist, ist die Größe dieses Winkels Φ = 0°. Für die Kurve 23 beträgt die Größe dieser Fehlausrichtung Φ = 6°. Die kristallographische Orientierung hat einen dramatischen Effekt auf die I-V-Charakteristik des n-n-Heteroübergangs. Wenn die Wafer-Orientierungen angepasst sind (Φ = 0°), ist die resultierende I-V-Charakteristik eine ohmsche (lineare) Charakteristik mit einem geringen Widerstand, Rs ca. 1,5Ω, wie durch die Kurve 21 dargestellt. Ähnliche Widerstandsniveaus wurden für einen beidseitig metallisierten Einkristall-n-GaP-Wafer beobachtet. Dies zeigt an, dass ein großer Teil des Widerstandes, welcher in in Einklang mit der bevorzugten Ausführungsform gebondeten Wafern verbleibt, von den Kontakten und dem Bulk-Material ausgeht und nicht von dem gebondeten Heteroübergang. Kurve 23 zeigt die I-V-Charakteristik von Wafern, die mit signifikant unterschiedlicher kristallographischer Orientierung (Φ = 6°) gebondet sind. Eine derartige I-V-Charakteristik ist eine nichtohmsche Charakteristik und zeigt einen relativ hohen Spannungsabfall von mehr als 0,25 V bei 8 A/cm2 oder 20 mA. Dieser Spannungsabfall wird bei den höheren Stromdichten, wie sie typisch in Bauelement-Applikationen Anwendung finden, beträchtlich zunehmen.
  • Perfektes Zusammenpassen der kristallographischen Orientierung der Wafer ist nicht erforderlich, um eine niederohmige Leitung zu erzielen. Eine n-In03,5Ga0,5P-Schicht mit einer Oberflächenorientierung von (100) + 2° gegen (101) wurde an ein n-GaP-Substrat mit Oberflächenorientierungen von (100) und ein n-GaP-Substrat mit Oberflächenorientierungen von (100) + 4° gegen (101) gebondet. In beiden Fällen war |Φ| = 2°. Beide gebondeten Wafer zeigten niederohmige Leitung ähnlich zu der in 2 durch die Kurve 21 gezeigten. Ferner müssen die Wafer-Oberflächen nicht in der gleichen Richtung fehlorientiert sein, wenn die Größe der kristallographischen Fehlorientierung klein ist (|Φ| < 6°). Niederohmige Leitung kann erzielt werden, wenn eine n-In0,5Ga0,5P-Schicht mit einer Oberflächenorientierung von (100) + 2° gegen (101) an ein n-GaP-Substrat mit einer Oberflächenorientierung von (100) + 2° gegen (110) (|Φ| = 2,83°) gebondet wird. In allen diesen Fällen sind die Wafer rotationsausgerichtet (θ = 0). Diese Resultate zeigen an, dass eine ohmsche Leitung über eine unipolare Verbindungshalbleiterwaferbondgrenzfläche nur erzielt werden kann, wenn die relative kristallographische Fehlorientierung der Wafer weniger als 6° (|Φ| < 6°) beträgt.
  • Richtige Wafer-Rotationsausrichtung ist ferner wesentlich zur Erzielung einer niederohmigen Leitung an der Bondgrenzfläche. Die Effekte von unterschiedlichen Graden der Wafer-Rotationsfehlausrichtung sind in 4 gezeigt, welche einen Graphen des I-V-Verhaltens von durch Waferbonding hergestellten Kombinationen n-In0,5Ga0,5P-Schicht/n-GaP-Substrat mit unterschiedlichen Wafer-Rotationsausrichtungen zeigt. Die zwei gebondeten Schichten haben eine Oberflächenorientierung von (100) + 2° gegen (101). 5 zeigt, wie die Fehlausrichtung gemessen wird und zeigt die Fehlausrichtung der [0 –1 –1]-Richtungen, angezeigt mittels der Flats oder Spaltungsebenen an den Kanten der Wafer durch den Betrag der θ-Winkelgrade. In 4 zeigt die Kurve 41 an, dass niederohmige Leitung (Rs ca. 1,5Ω) über dem n-InGaP/n-GaP-Heteroübergang auftritt, wenn die Wafer mit θ = 0° ausgerichtet sind. Mit zunehmenden Grad der Fehlausrichtung auf θ = 5° (Kurve 43) wird die Stromleitung leicht nichtlinear und nichtohmsch und der damit einhergehende Spannungsabfall über dem Heteroübergang nimmt zu. Diese Effekte werden mit zunehmendem Grad der Fehlausrichtung auf θ = 15° (Kurve 45) und dann θ = 20° (Kurve 47) immer stärker. Bei θ = 20° führt die nichtohmsche Leitung über der Bondgrenzfläche zu einem Spannungsabfall von > 0,25 V bei 8 A/cm2 (20 mA). Derartige elektrische Charakteristika sind für die meisten Bauelement-Applikationen, wo Strom durch die Bondgrenzfläche geleitet wird, nicht akzeptabel. Für einige Anwendungen kann ein mäßiger Grad an Nichtlinearität der I-V-Charakteristik tolerierbar sein, solange der Spannungsabfall nicht zu groß wird. In diesen Fällen sind mäßige Fehlausrichtungen von –20° < θ < 20° hinnehmbar.
  • Es ist nicht ausreichend, nur die kristallographische Oberflächenorientierung oder die Wafer-Rotationsausrichtung zusammenzupassen. Die Oberflächenorientierung und die Rotationsausrichtung müssen gleichzeitig zusammengepasst werden. Für die gebondeten Wafer, deren Verhalten in 4 gezeigt ist, ist die Fehlausrichtung äquivalent der Rotation um die [100]-Richtung. Die Wafer-Oberflächenorientierung der gebondeten Wafer ist in der (100)-Ebene nicht präzise ((100) + 2° gegen (101)). Somit hat die Wafer-Rotationsfehlausrichtung auch einen gewissen Grad an kristallographischer Oberflächenfehlorientierung zur Folge. In 4 korrespondiert die Kurve 47 – mit einer Fehlausrichtung von θ = 20° – zu einer Fehlorientierung von |Φ| = 0,69°. Diese Fehlorientierung ist beträchtlich geringer als das früher angegebene Limit von |Φ| < 6° und beeinträchtigt die in 4 gezeigten Ergebnisse nicht wesentlich.
  • Eine Erhöhung der Wafer-Fehlausrichtung auf θ = 90° führt ferner zu nichtohmscher Leitung über der unipolaren Verbindungshalbleiterbondgrenzfläche. Diese Ausrichtung ist schematisch in 6 gezeigt, und die resultierende Spannungs-Strom-Charakteristik ist in 7 dargestellt. Wie aus 7 ersichtlich, zeigt ein gebondeter Heteroübergang n-In0,5Ga0,5P/n-GaP, worin die Wafer um θ = 90° fehlausgerichtet sind, die gleichrichtende I-V-Charakteristik, welche als Kurve 73 dargestellt ist. Dieser Heteroübergang zeigt eine Vorwärtsspannung von ca. 0,3 V bei 8 A/cm2 (20 mA), die auf > 0,6 V bei 40 A (100 mA) ansteigt. Die Kurve 71 ist eine Referenz und zeigt die niederohmige Leitung, die erzielt wird, wenn die Schichten ausgerichtet sind (θ = 0°). Die Oberflächenorientierung der die Heteroübergänge bildenden Schichten ist (100) + 2° gegen (101). Für beide Kurven 71 und 73 ist die Fehlorientierung (|Φ|) kleiner als der kritische Wert von 6°. Wie durch die Kurven 71 und 73 angezeigt, würde selbst dann, wenn das Zusammenpassen der Kanten der Spaltungsebenen der zu bondenden Wafer die einzige Entwurfsbeschränkung wäre, immer noch eine weiter Verhaltensbereich auf Basis der relativen Rotationsausrichtung auftreten. Die primären natürlichen Spaltungsebenen für Zinkblende-Kristalle sind {011}-Ebenen. Um eine niederohmige Leitung über der Bondgrenzfläche zu erzeugen, ist es kritisch, die kristallographischen Richtungen innerhalb der Ebene der zu bondenden Waferoberflächen auszurichten. Alleiniges Ausrichten der Spaltungsebenen an den Kanten der Wafer ist nicht ausreichend, weil eine Rotation um 90° nicht kristallographisch invariant für nominell (100)-orientierte Zinkblende-Kristalle ist. Eine derartige Rotation ist invariant für Kristalle, welche eine Diamantstruktur besitzen, einschließlich solcher Elementhalbleiter wie Si.
  • Die Symmetrie in einem Zinkblende-Kristall macht es unmöglich, zwischen Rotationen um eine der <100>-Richtungen um 180° zu unterscheiden. Niederohmige Leitung ist möglich in einer nominell (100)-orientierten Waferoberfläche für Wafer-Rotationsfehlausrichtungen von θ = 180°. Dies wurde bestätigt durch Waferbonding von n-In0,5Ga0,5P-Schichten gegen n-GaP-Substrate mit Wafer-Fehlausrichtungen von θ = 0° und θ = 180°. Beide Halbleiteroberflächen zeigten eine Orientierung von (100) + 2° gegen (101), was zu Wafer-Fehlorientierungen von |Φ| = 0° oder |Φ| = 4° führt. Die beiden resultierenden n-n-Heteroübergänge zeigen niederohmige Leitung ähnlich zu der durch die Kurve 41 von 4 gezeigten. Wafer-Fehlausrichtungen von –20° < θ < 20° oder 160° < θ <200° liefern akzeptable elektrische Charakteristika für eine Stromleitung über der Bondgrenzfläche mit einem minimalen Spannungsabfall.
  • Fehlausrichtungen, welche sich aus Wafern ergeben, die um 180° um eine der <100>-Richtungen gedreht sind, liefern ferner akzeptable elektrische Charakteristika für die Leitung von Strom über die Bondgrenzfläche, vorausgesetzt, dass die Oberflächenorientierungen der zwei Wafer innerhalb 6° von den kristallographisch äquivalenten Richtungen (|Φ|) liegen und dass die Waferausrichtung innerhalb der Ebene der Waferoberflächen (|θ|) gleichzeitig innerhalb 20° von den kristallographisch äquivalenten Richtungen gehalten wird. Diese Anforderungen können zu zahlreichen speziellen Fällen führen, welche von der Waferoberflächenorientierung abhängen. Nominell (111)-orientierte Wafer besitzen eine derartige Symmetrie, dass Rotationen innerhalb der Oberfläche, um die [111]-Richtung, um 120° kristallographisch äquivalent sind. Die akzeptablen Winkel für die relative Wafer-Rotationsfehiausrichtung ergeben sich dann zu:
    –20° + n120° < θ < 20° + n120°, |n| = 0, 1, 2, ...
  • Jeder der obigen Winkel θ sollte eine Bondgrenzfläche erzeugen, die zu niederohmiger Leitung mit einem minimalen damit einhergehenden Spannungsabfall befähigt ist. Ähnlich besitzen nominell (100)-orientierte Oberflächen eine 180°-Rotationssymmetrie um die [001]- und [010]-Richtungen. Eine nominell orientierte (100)-Oberfläche kann mittels Waferbonding mit einer beliebigen anderen Oberfläche gefügt werden, welche durch Rotation der (100)-Oberfläche um 180° um diese Richtungen erhalten wird, solange die nominellen Oberflächenorientierungen betragsmäßig um weniger als 6° differieren und die relative Ausrichtung der Wafer in der Ebene der Bondingflächen innerhalb 20° der kristallographisch äquivalenten Richtungen liegt.
  • Die vorstehende Erörterung hat sich hauptsächlich mit dem Verbindungshalbleiterwaferbonding zwischen Wafern mit ähnlicher Kristallstruktur, z. B. Zinkblende gegen Zinkblende, Zinkblende gegen Diamant, Zinkblende gegen kubisch und Wurtzit gegen Wurtzit, befasst. Es sollte ferner möglich sein, unähnliche Kristallstrukturen zu bonden, z. B. Wurtzit gegen Zinkblende, um eine niederohmige Leitung über der Bondgrenzfläche zu erzielen, wenn die Oberflächenstrukturen der zu bondenden Schichten die gleiche Atomanordnung innerhalb eines geometrischen Skalierungsfaktors besitzen. Die kristallographischen Anforderungen beziehen sich in diesem Fall auf die "Pseudooberflächen"-Orientierungen der zwei zu bondenden Oberflächen. Die Größe der relativen Fehlausrichtung dieser "Pseudooberflächen"-Orientierungen ist in ähnlicher Weise auf weniger als 6° beschränkt. Die kristallographischen Richtungen in der Ebene der Waferoberflächen sind dann als ausgerichtet definiert, wenn die Ausrichtung der Atome über der Bondgrenzfläche derjenigen am nächsten kommt, die in einem bulk-kristallinen Halbleiter gefunden wird. Die Rotationsausrichtung ist gleichzeitig betragsmäßig auf weniger als 20° von einer belie bigen äquivalenten Richtung beschränkt, wobei die Ausrichtung der Atome über der Bondgrenzfläche so eng wie möglich bei derjenigen liegt, wie sie in einem bulk-kristallinen Halbleiter gefunden wird.
  • Die hierin beschriebenen Techniken sind typisch für das Bonden von wenigstens einem Verbindungshalbleiter gegen einen anderen Halbleiter und sind relativ unabhängig von der Gitterkonstante oder den Dotierungstypen der Bondoberflächen. Dies ist demonstriert worden durch Bonden einer In0,5Ga0,5P-Schicht vom p-Typ (p > 1 × 1018 cm–3) mit einer Orientierung von (100) + 0,8° gegen (110) an In0,5Ga0,5P-Schichten vom p-Typ (p > 1 × 1018 cm–3) mit einer Orientierung von entweder (100) + 0,8° gegen (110) oder (100) + 6° gegen (110). In beiden Fällen waren die Wafer um 180° (θ) rotationsfehlausgerichtet. Im ersten Fall war Φ = 1,6° und im zweiten 6,8°. Obgleich die Bondoberflächen – im Unterschied zu den im Vorstehenden beschriebenen Ausführungsformen – identische Gitterkonstanten aufwiesen, zeigen die Wafer, deren Oberflächen nominell ausgerichtet sind (Φ = 1,6°), eine niederohmige Leitung ähnlich zu Kurve 21 von 2. Die fehlausgerichteten Oberflächen (Φ = 6,8°) zeigen ein Gleichrichtungsverhalten ähnlich zu dem durch die Kurve 23 von 2 gezeigten.
  • Der Widerstand der Bondgrenzfläche, welche mittels der bevorzugten Ausführungsform erzeugt wird, kann weiter gesenkt werden durch die Verwendung mäßiger bis hoher Dotierungsniveaus (> 3 × 1017 cm–3). Alleiniges Erhöhen der Dotierungskonzentration in den Bondoberflächen, ohne Verwendung der bevorzugten Ausführungsform, eliminiert das gleichrichtende Verhalten der Grenzfläche nicht und ist bereits versucht worden.
  • Das hierin gelehrte Orientierungszusammenpassen dient ferner dazu, die Kristallqualität des an die Bondgrenzfläche grenzenden Halbleiterkristalls auf rechtzuerhalten. Durch Waferbonding erzeugte Transparentsubstrat-In0,5(AlxGa1–x)0,5P-LEDs, hergestellt ohne Waferoberflächenfehlorientierung (Φ = 0°), zeigen eine gute Kristallqualität ohne Schraubenversetzungen im aktiven Gebiet, während ähnliche LEDs, welche mit einer Waferoberflächenorientierung von Φ = 6° hergestellt wurden, eine verschlechterte Kristallqualität mit Schraubenversetzungen im aktiven Gebiet, die von der Waferbondgrenzfläche ausgehen, zeigten.
  • Die niederohmigen Verbindungshalbleiterbondgrenzflächen, welche zu ohmscher Leitung befähigt sind und mittels der bevorzugten Ausführungsform gebildet werden, sind für zahlreiche Bauelement-Applikationen wertvoll. Das beschriebene Verfahren zum Waferbonden ist ein bevorzugtes Verfahren zur Herstellung von Hochleistungs-Transparentsubstrat-In0,5(AlxGa1–x)0,5P-LEDs. Diese LEDs werden typisch hergestellt durch selektives Entfernen des absorbierenden n-Typ-GaAs-Substrates, auf dem die Bauelementschichten anfänglich aufgewachsen worden waren. Als nächstes wird an die Stelle des GaAs ein optisch transparentes GaP-Substrat vom n-Typ durch Waferbonding mittels des beschriebenen Verfahrens gebondet. Dieses Baulementdesign verlangt das Leiten von Strom über die Waferbondgrenzfläche unter Aufrechterhaltung einer niedrigen Vorwärtsspannung. 8 zeigt die I-V-Charakteristik für Halbleiterwaferbond-Transparentsubstrat-In0,5(AlxGa1–x)0,5P-LEDs mit Abmessungen von 10,5 × 10,5 mil. Alle die In0,5(AlxGa1–x)0,5P-Epitaxialschichten und GaP-Substrate weisen Oberflächenorientierungen von (100) + 2° gegen (101) auf. Beide Sätze von LEDs, deren Verhalten in 8 gezeigt ist, werden – bis auf ihre Waferausrichtung – unter den gleichen Bonding- und Prozessierungsbedingungen hergestellt. Die I-V-Charakteristik von Kurve 81 in 8 stammt von einer gebondeten LED, bei der alle kristallographischen Richtungen ausgerichtet sind. Diese I-V-Kurve zeigt eine niedrige Vorwärtsspannung von ca. 2,1 V bei 20 mA. Eine hohe Vorwärtsspannung (> 3 V bei 20 mA) resultiert, wenn eine Abweichung der Waferausrichtung (θ) während der Herstellung um bis zu 90° zugelassen wird. Dies zeigt Kurve 83. Diese hohe Vorwärtsspannung ist im Grunde genommen für alle praktischen Bauelement-Realisierungen inakzeptabel. Ähnliche Resultate – die jedoch nicht dargestellt sind – wurden erhalten, wenn die Wafer-Oberflächenfehlorientierung (|Φ|) einen Betrag von 6° überschritt.
  • Die Forderung, dass die Atome der zwei Halbleiter über der Waferbondgrenzfläche nahezu ausgerichtet sein müssen, legt nahe, dass das Bonden gegen eine amorphe oder polykristalline Schicht zu einer gleichrichtenden I-V-Charakteristik führt. Wie in 9 gezeigt, könnten polykristalline oder amorphe Schichten 91 selektiv strukturiert werden durch Laserschmelz- und Annealschritte oder durch Ionenimplantation auf Waferbondingschichten 93 und 95. Das Bonden der strukturierten Schicht 91 gegen eine andere kristalline oder strukturierte Schicht 93 führt zu einer niederohmigen Leitung, wenn die kristallinen Schichten über der Grenzfläche in der hierin beschriebenen Weise ausgerichtet sind. Die Gebiete, wo Bereiche 91 deponiert sind, erzeugen nichtohmsche Kontaktbereiche. Das in 9 veranschaulichte Verfahren ist geeignet zum Definieren von Stromflusspfaden in gebondeten Strukturen.
  • In alternativen Ausführungsformen können die Verbindungshalbleiterwafer verschiedene Zusammensetzungen und Kristallstrukturen aufweisen. Ähnlich können Variationen im Grad der Ausrichtung und der Orientierung der Kristallebenen notwendig sein, um eine optimale ohmsche Leitung in verschiedenen Materialien zu erzielen.
  • Die Offenbarungen in der US-Patentanmeldung Nr. 08/183 457, zu der die vorliegende Anmeldung Priorität beansprucht, und in der diese Anmeldung begleitenden Zusammenfassung werden hiermit durch Bezugnahme in den vorliegenden Text aufgenommen.

Claims (5)

  1. Verfahren zum Direktbonden von wenigstens zwei Halbleiteroberflächen, um eine gebondete Grenzfläche zu bilden, welche einen geringen elektrischen Widerstand mit einem minimalen damit einhergehenden Spannungsabfall aufweist, wobei wenigstens eine der Oberflächen, die gebondet wird, einen Verbindungshalbleiter (A) umfasst, wobei die beiden Oberflächen denselben Dotierungstyp aufweisen, wobei das Verfahren die folgenden Schritte umfasst: Erwärmen der beiden Halbleiteroberflächen; Zusammenpassen der kristallographischen Oberflächenorientierung (Φ) der beiden Halbleiteroberflächen in dem Maß, dass die Größenordnung der Differenz zwischen den Orientierungen (Φ) der Oberflächen weniger als 6 Grad beträgt; Zusammenpassen der Rotationsausrichtung (θ) der beiden Halbleiteroberflächen in dem Maß, dass die Größenordnung der Differenz zwischen den Rotationsausrichtungen (θ) der Oberflächen weniger als 20 Grad beträgt; und Anwenden von uniaxialem Druck auf die erwärmten, orientierten und ausgerichteten Oberflächen, so dass die Ausrichtung von Atomen über der gebondeten Grenzfläche so eng wie möglich diejenige nachahmt, welche in einem bulk-kristallinen Halbleiter gefunden wird, wobei der Schritt des Zusammenpassens der Rotationsausrichtung die Schritte des Erkennens kristallographischer Richtungen für beide Halbleiter innerhalb der Ebene der Halbleiteroberflächen und des Drehens der Halbleiter, damit der Winkel zwischen diesen kristallographischen Richtungen weniger als 6 Grad beträgt, umfasst, wobei die wenigstens eine Halbleiteroberfläche des Verbindungshalbleiters (A) eine Oberfläche einer lichtemittierenden Struktur zum Emittieren von Licht ist, wobei die andere Halbleiteroberfläche eine Oberfläche eines optisch transparenten Substrats (B) ist, und wobei die gebondete Grenzfläche im wesentlichen ohmsche Eigenschaften aufweist, wenn Strom über die gebondeten Oberflächen geleitet wird, um der lichtemittierenden Struktur Energie zuzuführen und Licht durch das transparente Substrat zu emittieren.
  2. Verfahren gemäß Anspruch 1, wobei wenigstens eine der Halbleiteroberflächen Inx(AlwGa1–w)1–xP umfasst, wobei x einen Wert von 0 bis 1 und w einen Wert von 0 bis 1 aufweist.
  3. Verfahren gemäß einem der voranstehenden Ansprüche, wobei die zweite Halbleiteroberfläche Iny(Al2Ga1–z)1–yP umfasst, wobei y einen Wert von 0 bis 1 und z einen Wert von 0 bis 1 aufweist.
  4. Verfahren gemäß einem der voranstehenden Ansprüche, wobei beide Oberflächen vom p-Typ sind.
  5. Verfahren gemäß einem der Ansprüche 1–3, wobei beide Oberflächen vom n-Typ sind.
DE69433951T 1994-01-18 1994-12-21 Verbundenes Halbleiterbauelement Expired - Lifetime DE69433951T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18345794A 1994-01-18 1994-01-18
US183457 1994-01-18

Publications (2)

Publication Number Publication Date
DE69433951D1 DE69433951D1 (de) 2004-09-23
DE69433951T2 true DE69433951T2 (de) 2005-09-08

Family

ID=22672868

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69433951T Expired - Lifetime DE69433951T2 (de) 1994-01-18 1994-12-21 Verbundenes Halbleiterbauelement

Country Status (6)

Country Link
US (1) US5661316A (de)
EP (1) EP0664557B1 (de)
JP (1) JP4008048B2 (de)
KR (1) KR100337263B1 (de)
DE (1) DE69433951T2 (de)
TW (1) TW289837B (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165467B1 (ko) * 1995-10-31 1999-02-01 김광호 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법
US6784463B2 (en) * 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
US6054369A (en) * 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
AU747260B2 (en) 1997-07-25 2002-05-09 Nichia Chemical Industries, Ltd. Nitride semiconductor device
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6171972B1 (en) 1998-03-17 2001-01-09 Rosemount Aerospace Inc. Fracture-resistant micromachined devices
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
EP1168539B1 (de) 1999-03-04 2009-12-16 Nichia Corporation Nitridhalbleiterlaserelement
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
DE60042187D1 (de) 1999-06-09 2009-06-25 Toshiba Kawasaki Kk Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
US6333208B1 (en) 1999-07-13 2001-12-25 Li Chiung-Tung Robust manufacturing method for making a III-V compound semiconductor device by misaligned wafer bonding
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
JP2002141556A (ja) 2000-09-12 2002-05-17 Lumileds Lighting Us Llc 改良された光抽出効果を有する発光ダイオード
US7053419B1 (en) 2000-09-12 2006-05-30 Lumileds Lighting U.S., Llc Light emitting diodes with improved light extraction efficiency
US7064355B2 (en) * 2000-09-12 2006-06-20 Lumileds Lighting U.S., Llc Light emitting diodes with improved light extraction efficiency
US6525335B1 (en) 2000-11-06 2003-02-25 Lumileds Lighting, U.S., Llc Light emitting semiconductor devices including wafer bonded heterostructures
FR2819099B1 (fr) * 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
JP2002250826A (ja) * 2001-02-22 2002-09-06 Nec Corp チップ、チップの製造方法およびチップ収容モジュール
US6987613B2 (en) * 2001-03-30 2006-01-17 Lumileds Lighting U.S., Llc Forming an optical element on the surface of a light emitting device for improved light extraction
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US6436794B1 (en) 2001-05-21 2002-08-20 Hewlett-Packard Company Process flow for ARS mover using selenidation wafer bonding before processing a media side of a rotor wafer
US6440820B1 (en) 2001-05-21 2002-08-27 Hewlett Packard Company Process flow for ARS mover using selenidation wafer bonding after processing a media side of a rotor wafer
JP4947248B2 (ja) * 2001-09-14 2012-06-06 Dowaエレクトロニクス株式会社 ノッチ付き化合物半導体ウエハ
WO2003097552A1 (en) 2002-04-30 2003-11-27 Agency For Science Technology And Research A method of wafer/substrate bonding
US7361593B2 (en) 2002-12-17 2008-04-22 Finisar Corporation Methods of forming vias in multilayer substrates
US7259466B2 (en) 2002-12-17 2007-08-21 Finisar Corporation Low temperature bonding of multilayer substrates
FR2850487B1 (fr) 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
US7175707B2 (en) * 2003-03-24 2007-02-13 Hitachi Cable Ltd. P-type GaAs single crystal and its production method
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7009213B2 (en) * 2003-07-31 2006-03-07 Lumileds Lighting U.S., Llc Light emitting devices with improved light extraction efficiency
FR2864336B1 (fr) 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
US20060091412A1 (en) * 2004-10-29 2006-05-04 Wheatley John A Polarized LED
US7419839B2 (en) 2004-11-12 2008-09-02 Philips Lumileds Lighting Company, Llc Bonding an optical element to a light emitting device
US7462502B2 (en) * 2004-11-12 2008-12-09 Philips Lumileds Lighting Company, Llc Color control by alteration of wavelength converting element
US7341878B2 (en) * 2005-03-14 2008-03-11 Philips Lumileds Lighting Company, Llc Wavelength-converted semiconductor light emitting device
US8748923B2 (en) * 2005-03-14 2014-06-10 Philips Lumileds Lighting Company Llc Wavelength-converted semiconductor light emitting device
US7804100B2 (en) * 2005-03-14 2010-09-28 Philips Lumileds Lighting Company, Llc Polarization-reversed III-nitride light emitting device
FR2895571B1 (fr) * 2005-12-28 2008-04-18 Commissariat Energie Atomique Procede de realisation d'une jonction pn electroluminescente en materiau semi-conducteur par collage moleculaire
JP4952883B2 (ja) * 2006-01-17 2012-06-13 ソニー株式会社 半導体発光素子
US7642197B2 (en) * 2007-07-09 2010-01-05 Texas Instruments Incorporated Method to improve performance of secondary active components in an esige CMOS technology
TWI362769B (en) 2008-05-09 2012-04-21 Univ Nat Chiao Tung Light emitting device and fabrication method therefor
FR2937797B1 (fr) * 2008-10-28 2010-12-24 S O I Tec Silicon On Insulator Tech Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante
US9004050B2 (en) 2012-04-19 2015-04-14 Ford Global Technologies, Llc Gaseous fuel rail sensor diagnostics
US9482176B2 (en) 2012-06-13 2016-11-01 Ford Global Technologies, Llc System and method for compensating gaseous fuel injection
TWI560905B (en) * 2014-11-19 2016-12-01 Univ Nat Sun Yat Sen A light emitting element and manufacturing method thereof
US10381508B2 (en) 2014-11-19 2019-08-13 National Sun Yat-Sen University Light emitting element with an enhanced electroluminescence effect

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770474B2 (ja) * 1985-02-08 1995-07-31 株式会社東芝 化合物半導体装置の製造方法

Also Published As

Publication number Publication date
KR100337263B1 (ko) 2002-11-20
JP4008048B2 (ja) 2007-11-14
DE69433951D1 (de) 2004-09-23
TW289837B (de) 1996-11-01
JPH07221023A (ja) 1995-08-18
KR950034485A (ko) 1995-12-28
US5661316A (en) 1997-08-26
EP0664557B1 (de) 2004-08-18
EP0664557A3 (de) 1996-08-07
EP0664557A2 (de) 1995-07-26

Similar Documents

Publication Publication Date Title
DE69433951T2 (de) Verbundenes Halbleiterbauelement
US5783477A (en) Method for bonding compounds semiconductor wafers to create an ohmic interface
DE102005035722B9 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
DE69133443T2 (de) Elektromagnetische Umwandler
DE60200261T2 (de) Kristall einer Verbindung und Verfahren zur deren Herstellung
DE112013003237B4 (de) Sputterverfahren zum Bilden einer epitaktischen Schicht, Sputtervorrichtung, Herstellverfahren eines lichtemittierenden Halbleiterelements, lichtemittierendes Halbleiterelement und Beleuchtungsvorrichtung
DE2453347C2 (de) Halbleitervorrichtung, insbesondere Halbleiterlaser
DE112009000917B4 (de) Verfahren zum Bilden einer Pufferschicht-Architektur auf Silizium und dadurch gebildete Strukturen
DE10253082A1 (de) Nitrid-Halbleiteranordnung mit reduzierten Polarisationsfeldern
DE19757269A1 (de) Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür
EP0557318A1 (de) Verfahren zur herstellung von halbleiterelementen, insbesondere von dioden.
DE2212489C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE10214210B4 (de) Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung
EP1770767B1 (de) Halbleitersubstrat aus GaAs und Halbleiterbauelement
DE3932277C2 (de)
DE3527269C2 (de)
Okuno Investigation on direct bonding of III–V semiconductor wafers with lattice mismatch and orientation mismatch
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102015111838B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102017101333B4 (de) Halbleiter und verfahren zur herstellung eines halbleiters
DE19627838A1 (de) Epitaxialwafer und lichtemittierende Halbleitervorrichtung
DE112006002403T5 (de) Verbindungshalbleiter-Bauelement
EP2380215A1 (de) Optoelektronisches halbleiterbauelement
DE102004004780B9 (de) Verfahren zum Herstellen eines Bauelementes mit einem elektrischen Kontaktbereich und Bauelement mit einem elektrischen Kontaktbereich

Legal Events

Date Code Title Description
8364 No opposition during term of opposition