DE4237952A1

DE4237952A1 -

Info

Publication number: DE4237952A1
Application number: DE4237952A
Authority: DE
Inventors: Shunsaku Ueda; Kwai-Kwong Lam; Craig Robertson
Original assignee: Silicon Systems Inc
Current assignee: Silicon Systems Inc
Priority date: 1991-11-12
Filing date: 1992-11-10
Publication date: 1993-05-19
Also published as: KR930011443A; US5155452A; JP3281058B2; KR100253667B1; JPH06152399A

Description

Die Erfindung bezieht sich auf eine spannungsgesteuerte Os zillatorschaltung.

In einer Wiedergewinnungsschaltung können digitale Daten in Form eines seriellen Stroms von Impulsen vorgesehen sein, die bei einer bestimmten Datenfrequenz auftreten. Die Wiedergewin nungsschaltung muß die Fähigkeit haben, einen Gleichlauf bei dieser Datenfrequenz auszuführen, um digitale Informationen synchron zu Extrahieren. Ein spannungsgesteuerter Oszillator (VCO) in einer phasensynchronisierten Regelschleife (PLL) stellt hierfür eine Möglichkeit dar.

Ein spannungsgesteuerter Oszillator erzeugt ein Ausgangssi gnal bei einer bestimmten Oszillatorfrequenz. Das VCO-Ausgangs signal wird dann mit dem einlaufenden Datensignal verglichen, um Phasen- und Frequenzunterschiede zwischen den beiden Signa len festzustellen. Ein solcher Unterschied wird in eine Steuer spannung umgesetzt, die dem spannungsgesteuerten Oszillator zu geführt wird, um dessen Ausgangsfrequenz in Anpassung an die Frequenz der einlaufenden Daten entweder anzuheben oder abzu senken. Zur Optimierung des Betriebs bei höheren Frequenzen sollte der VCO eine lineare Frequenz/Spannungs-Übertragungs funktion haben. Bekannte VCO′s, die in einem reinen CMOS-Prozeß hergestellt sind, haben bei höheren Betriebsfrequenzen kein an nehmbares Übertragungsverhalten. Ein Blockschaltbild für ein VCO-Ausführungsbeispiel ist in Fig. 1 gezeigt.

Eine Steuerspannung V_IN 10 liegt an einem Rampengenerator 11 an. Letzterer ist mit einem Komparatorblock 13 gekoppelt, der seinerseits mit einer Latch- bzw. Halte-Schaltung 15 gekop pelt. Die Latch-Schaltung liefert ein Oszillator-Ausgangssignal an den Rampengenerator 11 und in die Phasenregelschleife.

Der Rampengenerator 11 liefert ein erstes Rampenspannungs signal an den Komparatorblock 13. Die Rampenspannung fällt (oder steigt an), bis ein Signal auf der Leitung 16, dem Oszil latorausgang, ein Rücksetzen des Rampensignals triggert. An diesem Punkt beginnt ein zweites Rampensignal. Wenn das zweite Rampensignal vom Oszillator-Ausgangssignal rückgesetzt wird, beginnt das erste Rampensignal wieder zu fallen (oder anzustei gen). Im Komparatorblock 13 dient ein Komparator als Schwell wertdetektor. Wenn der Komparator feststellt, daß die vom Ram pengenerator 11 gelieferte Rampenspannung eine Schwellenspan nung kreuzt, liefert der Komparatorblock 13 einen Impuls an die Latch-Schaltung 15, der den Zustand der Latch-Schaltung ändert. Der Zustand der Latch-Schaltung stellt dann das Oszillator-Aus gangssignal F_OUT auf der Leitung 16 zur Phasenregelschleife und zum Rampengenerator zur Verfügung, um das Umschalten der Ram pensignale zu steuern.

Die Zeitspanne, welche die Rampensignale innerhalb des Ram pengenerators 11 zum Fallen (oder Ansteigen) von ihrer Ur sprungsposition zur Schwellenspannung benötigen, ist die Ideal zeit für den VCO-Halbzyklus TH, wobei der Halbzyklus umgekehrt proportional zur Steuerspannung V_IN bemessen ist. Die ideale Frequenzfunktion ist daher gegeben durch:

Der Rampengenerator schaltet aber die Rampenspannung erst dann um, wenn die Latch-Schaltung 15 ihren Zustand geändert hat. Sobald die Rampenspannung die Schwellenspannung kreuzt, muß der Komparator daher das Kreuzen feststellen, und die Latch-Schaltung muß ihren Zustand ändern, bevor der aktuelle Halbzyklus beendet ist. Daher wird eine vom Komparator und von der Latch-Schaltung hervorgerufene inhärente Verzögerung in die Frequenzfunktion des VCO eingeführt. Der aktuelle Halbzyklus des VCO ist T_H′ = T_H + delv, wobei delv die Komparator/Latch- Verzögerung ist. Die Frequenzfunktion der Schaltung wird zu

Dieser Verzögerungsterm ruft eine Nicht-Linearität in der Übertragungsfunktion der Schaltung hervor, wenn die Frequenzen auf eine Höhe ansteigen, bei der der ideale Halbzyklus dieselbe Größenordnung wie der Verzögerungsterm erreicht. Bei einem VCO in reiner CMOS-Technologie kann diese Verzögerung beträchtlich sein. Für einige Anwendungsfälle ist daher die Fre quenz/Spannungs-Übertragungsfunktion des VCO und dementspre chend die verminderte Fähigkeit der Phasenregelschleife zum Phasen-Gleichlauf nicht mehr tolerierbar.

Fig. 2 zeigt die Frequenz/Spannungsbeziehung eines idealen VCO und des VCO gemäß Fig. 1. Wie zu sehen ist, ist das ideale Frequenzverhalten durch die ausgezogene Linie dargestellt, die eine Steigung von 1/(2T_H) hat. Die tatsächliche Frequenzabhän gigkeit ist durch die unterbrochene Linie dargestellt, welche sich in Richtung einer Frequenzgrenze von 1/(2delv) abflacht. Der nutzbare Frequenzbereich eines realisierbaren VCO wird da durch reduziert.

Ein bekannter spannungsgesteuerter Oszillator mit einer Kompensationsschleife ist in Fig. 3 dargestellt. Diese Schal tung ist in dem Artikel "A 30 MHz Low-Jitter, High-Linearity CMOS Voltage-Controlled Oscillator" von Wakayama und Abidi im IEEE Journal of Solid State Electronics, Bd. SC-22, Nr. 6, Dez. 1987, SS 1074-1080 beschrieben.

Ein Transkonduktanz(GM)-Konverter 101 nimmt ein Steuerspan nungseingangssignal 100 auf und gibt Steuerstromsignale 130 und 113 aus. Steuerstrom 130 wird an einem VCO-Kernblock 102 ange legt. Der VCO-Kern 102 ist über einen Rampenknoten 117 mit ei nem Kondensator 114 (C_V), einem Pegelumsetzer 103 und dem nega tiven Eingang des Komparators 105 gekoppelt. Der VCO-Kern 102 ist außerdem über einen Rampenknoten 118 mit dem Kondensator 114, einem Pegelumsetzer 104 und dem negativen Eingang des Kom parators 106 gekoppelt. Der Pegelumsetzer 103 ist über eine Leitung 119 mit dem positiven Eingang des Komparators 106 ge koppelt. Der Pegelumsetzer 104 ist über eine Leitung 120 mit dem positiven Eingang des Komparators 105 gekoppelt. Der Aus gang 121 des Komparators 105 ist mit dem "Setz"-Eingang einer Latch-Schaltung 107 gekoppelt. Der Ausgang 122 des Komparators 106 ist mit dem "Rücksetz"-Eingang der Latch-Schaltung 107 ge koppelt. Der "Q"-Ausgang der Latch-Schaltung 107 liefert ein Takt-Ausgangssignal 115 (clk+), welches zum VCO-Kern 102 rück gekoppelt wird. Der "Q*"-Ausgang der Latch-Schaltung 107 lie fert das invertierte Takt-Ausgangssignal 116 (clk-), welches ebenfalls zum VCO-Kern 102 zurückgekoppelt wird. Der Standard- VCO-Block dieser Schaltung enthält den VCO-Kern 102, die Pegel umsetzer 103 und. 104, Komparatoren 105 und 106 und Latch-Schal tung 107.

Die Kompensationsschleife dieser bekannten Schaltung ent hält eine Durch-4-Teilerschaltung 108, eine Taktgeneratorschal tung 109, einen Frequenz-Spannungs-Konverterblock 110 und einen Differenzverstärker 111. Die durch vier teilende Schaltung 108 ist mit dem Taktausgang 115, dem invertierten Taktausgang 116 und außerdem mit dem Taktgenerator 109 gekoppelt. Der Taktgene rator 109 liefert über den Bus 123 Mehrphasen-Taktsignale an den Frequenz/Spannungskonverter 110. Letzterer nimmt ein Strom- Steuersignal 113 vom Transkonduktanz-Konverter 101 auf und lie fert ein Spannungssignal 126 an den negativen Eingang des Dif ferenzverstärkers 111 und an den Kondensator 112 (C_hold). Eine Bandlücken-Referenzspannung wird an den positiven Eingang des Differenzverstärkers angelegt. Das Ausgangssignal des Diffe renzverstärkers 111 wird an den Knoten 125 angelegt, der eben falls mit dem Kondensator 112 und den Pegelumsetzern 103 und 104 gekoppelt ist.

Der Transkonduktanz-Konverter 101 ist der Treiber des VCO- Kerns dieses Oszillators. Im Idealfall erfüllt der Transkonduk tanz-Konverter die Gleichung:

I(t) = gmV_IN(t), (Gleichung 3)

wobei gm der Transkonduktanzwert des Blocks 101 ist. Daher ruft eine Änderung der Eingangsspannung eine proportionale Änderung des Ausgangsstroms hervor.

Der VCO-Kernblock 102 ist so konstruiert, daß ein Ausgangs knoten einen Pfad niedriger Impedanz für eine positive Span nungsversorgung bildet, während der andere Ausgangsknoten den auf schwebendem Potential befindlichen Kondensator 114 C_V mit einer vom Steuerstrom 130 definierten Geschwindigkeit entlädt. Die invertierten und nicht-invertierten Taktsignale 116 und 115 sind für das Schalten der Schaltung verantwortlich, so daß die Ausgangsknoten zwischen den beschriebenen Zuständen alternie ren. Die Knoten 117 und 118 liefern daher alternierende Rampen spannungen.

Die Pegelumsetzer 103 und 104 dienen zum Verschieben der Eingangsspannung der Knoten 117 bzw. 118 um einen einstellbaren Gleichspannungswert. Dieser Wert wird durch den Pegel der Ver schiebesteuerspannung auf der Leitung 125 bestimmt. Komparator 105 gibt einen wahren Wert aus, wenn die Rampenspannung auf der Leitung 117 unter das auf der Leitung 120 anstehende pegelver schobene Spannungssignal 118 abfällt. Komparator 106 liefert einen wahren Ausgangswert, wenn das Rampenspannungssignal 118 unter das pegelverschobene Spannungssignal 117 abfällt, das auf die Leitung 119 gegeben wird.

Latch-Schaltung 107 ist ein Setz-Rücksetz-Flipflop, das der folgenden Wahrheitstabelle genügt:

wobei 0 einen logisch falschen Wert und 1 einen logisch wahren Wert darstellt. Wie in der Wahrheitstabelle gezeigt ist, tritt eine Zustandsänderung nur dann auf, wenn das S(Setz)-Eingangs signal ansteht, während das Q-Ausgangssignal niedrig ist oder wenn das R(Rücksetz)-Eingangssignal ansteht, während das Q-Aus gangssignal hoch ist. Die Q- und Q*-Ausgangssignale des Setz/Rücksetz-Flipflops sind die Oszillator-Ausgangssignale des Systems, die mit V_OUT bezeichnet sind.

Der Halbzyklus des VCO-Kerns ist CΔV/I, wobei C die Kapazi tät des Kondensators 114, ΔV die Spannungsdifferenz zwischen der Maximalspannung der Signale 117 und 118 und der von deren pegelverschobenen Gegenstücken gelieferten Schwellenspannung aus der Sicht der Komparatoren und I der Steuerstrom 130 ist. Die ideale VCO-Übertragungsfunktion ist:

wobei F_OUT die Frequenz der Oszillator-Ausgangssignale 115 und 116 ist. Aufgrund der innewohnenden Verzögerung des Komparators und der Latch-Schaltung ist der tatsächliche Halbzyklus des VCO:

wobei delv die Verzögerung der Komparatoren und der Latch- Schaltung ist. Daher ist die tatsächliche VCO-Übertragungsfunk tion:

Die Verzögerung der Komparatoren und der Latch-Schaltung im VCO bewirkt eine Nichtlinearität der Übertragungsfunktion ein, welche signifikant wird, wenn sich die Frequenzen dem Punkt nä hern, bei dem der Therm CΔV/I in der gleichen Größenordnung liegt wie delv.

Unter der Annahme eines 1 µm-CMOS-Prozesses arbeitet ein VCO dieser Art ohne die Kompensationsschleife nur bis zu etwa 20 MHz linear. Die 10-Mittenfrequenzverteilung kann größer als 4 MHz sein, und die Temperaturverzerrung kann höher als 1% pro Grad Celsius sein. Ein begrenzter Frequenzbereich und die Ände rung in den Charakteristiken sind für beinahe alle Anwendungs fälle nicht tolerierbar. Aus diesen Gründen wird eine lineari sierende Kompensationsschleife benötigt. Der Hauptzweck der Kompensationsschleife besteht in der Verminderung des Halbzy klus des VCO-Kerns zur Kompensation des Verzögerungsterms bei höheren Frequenzen.

Bei der bekannten Ausführungsform gemäß Fig. 3 konzentriert sich das Kompensationsschema auf einen Frequenz-Spannungs-Kon verter. Der Frequenz-Spannungs-Konverter dient zur Erzeugung der effektiven Auslösepunkt-Spannung für die Komparatoren. Der Frequenz-Spannungs-Konverter verwendet einen 6-Phasen-Takt bei einem Viertel der VCO-Frequenz. Die Ausgangsspannung des Fre quenz-Spannungs-Konverters wird dann integriert und mit einer voreingestellten Referenzspannung verglichen, um eine kompen sierte Pegelverschiebungs-Steuerspannung zu erzeugen.

Bei der Kompensationsschleife gemäß Fig. 3 empfängt Block 108 die Oszillator-Ausgangssignale 115 und 116 und versorgt den Taktgenerator 109 mit Taktsignalen bei einem Viertel der Oszil lator-Ausgangsfrequenz. Taktgenerator 109 liefert Taktsignale bei sechs verschiedenen Phasen an den Frequenz-Spannungs-Kon verter 110.

Der Frequenz-Spannungs-Konverter verwendet ein zum Steuer strom 130 proportionales Stromsignal 113 zur Erzeugung einer auf die Eingangsfrequenz bezogenen Ausgangsspannung. Die Über tragungsfunktion für den Frequenz-Spannungs-Konverter ist:

V_F/V = [KIT′+(VPOS)Cp]/C′, (Gleichung 7)

wobei V_F/V die Ausgangsspannung, K die Proportionalitätskon stante zwischen den Signalen 130 und 113, VPOS die positive Versorgungsspannung, C_P die parasitäre Kapazität innerhalb des Frequenz-Spannungs-Konverters und C′ die Summe von C_P und der Ladekapazität C_F innerhalb des Frequenz-Spannungs-Konverters ist. T′ ist gleich der Ladezeit innerhalb des Konverters, 1/F_OUT+delf, wobei delf ein Verzögerungsterm für die innewoh nende Verzögerung innerhalb des Frequenz-Spannungs-Konverters ist, bedingt durch die asymmetrischen Umschaltzeiten der aktu ellen Schalter im Konverter, Einschalt- gegenüber Ausschalt-, Anstiegs- gegenüber Abfallzeit usw..

Dieser Konverter arbeitet durch Integration des Referenz stroms 113, der proportional zum Steuerstrom 130 ist, auf einen zweiten Kondensator, der mit dem Kondensator 114 in Beziehung gesetzt ist. Die Integrationszeit wird durch die Periode der VCO-Ausgangssignale 115 und 116 bestimmt.

Die am zweiten Kondensator integrierte Spannung wird als Ausgangssignal 126 an den Differenzverstärker 111 angelegt. Der Differenzverstärker vergleicht das Ausgangssignal des Frequenz- Spannungs-Konverters mit einer Referenzspannung 124 und erzeugt eine Pegelumsetzer-Steuerspannung 125 für die Pegelumsetzer 103 und 104. Die Pegelumsetzer-Steuerspannung, die vom Differenz verstärker 111 geliefert wird, ist:

V_comp = Ref-(C_F/CH) (V_F/V-Ref), (Gleichung 8)

wobei V_comp die kompensierte Pegelumsetzer-Steuerspannung, (C_F/C_H) die Verstärkung des Differenzverstärkers, C_H die Kapa zität des Kondensators 112 und Ref die Referenzspannung ist. Wenn die Oszillatorfrequenz ansteigt, nimmt die Spannung des Frequenz-Spannungs-Konverters ab und dient zur Verminderung der Pegelumsetzer-Steuerspannung entsprechend der obigen Gleichung. Wenn die Pegelumsetzer-Steuerspannung abnimmt, werden die Schwellenspannung in den Komparatoren dichter an die abfallende Rampenspannung herangeführt und bewirken eine Abnahme des Halbzyklus des VCO-Kerns. Dies dient zur Kompensation der Ver zögerungszeit der Komparatoren und der Latch-Schaltung.

Die von der VCO-Rampe zum Erreichen von V_comp benötigte Zeit ist:

1/F_OUT-delv = (C_vV_comp)/I, (Gleichung 9)

Nimmt man der Einfachheit halber an, daß K = 1, C_H " C_F uns C_P " C′, so ist eine Annäherung für die kompensierte Über tragungsfunktion des VCO:

F_out = I/(2{[RefC_F-CpVPOS]+I[C_H/C_V)delv-delf]}) (Gleichung 10)

für den Fall, daß C_V/C_H " 1. Gleichung 9 zeigt, daß der VCO- Verzögerungsterm delf um den Faktor C_H/C_V verringert ist. Zwei neue Verzögerungsterme wurden jedoch durch die Kompensations schaltung eingeführt. "delf" bildet einen unkompensierten, zur Nichtlinearität beitragenden Faktor, der bei Frequenzen kri tisch wird, bei denen RefC_F/I sich delf nähert, und "C_PVPOS" bewirkt eine Abweichung vom Konstruktionsziel in der Spannungs- Frequenz-Beziehung und degeneriert das PSRR aufgrund der Abhän gigkeit von der Stromversorgung.

Der erfindungsgemäße spannungsgesteuerte CMOS-Oszillator ist sowohl linearisiert als auch verzögerungskompensiert. Ein Transkonduktanz-Konverter nimmt eine Eingangssteuerspannung auf und liefert einen Steuerstrom an eine stromgesteuerte Rampen schaltung, die für die Erzeugung von zwei an die positiven Ein gänge von zwei Komparatoren angelegten Rampensignalen verant wortlich ist. Diese Komparatoren vergleichen die Rampenspannun gen mit einer Schwellenspannung und liefern Impulse an eine Latch-Schaltung, wenn die Rampenspannungen die Schwellenspan nung kreuzen. Die Latch-Schaltung liefert das Oszillator-Aus gangssignal der Schaltung, welches zur stromgesteuerten Ram penschaltung zu Umschaltzwecken rückgeführt wird. Eine Kompen sationsschleife nimmt sowohl das Oszillator-Ausgangssignal der Latch-Schaltung als auch den Steuerstrom als Eingangssignale auf und liefert die Schwellenspannung für die Komparatoren.

Die Kompensationsschleife enthält eine ähnlich ausgebildete stromgesteuerte Rampenschaltung, welche Rampenausgangssignale im wesentlichen gleich denjenigen der ersten stromgesteuerten Rampenschaltung liefert. Von den Oszillator-Ausgangssignalen getriggerte Folge-und-Halte-Schaltungen liefern die Spitzen spannungen der Rampenausgangssignale über ein Tiefpaßfilter zum negativen Eingang eines Differenzverstärkers. Eine externe Re ferenzspannung wird an den positiven Eingang des Differenzver stärkers angelegt, und das Ausgangssignal des Referenzverstär kers wird als Schwellenspannung an die Komparatoren angelegt. Die Effekte der Komparatorverzögerung und der Latchverzögerung heben sich durch die Kompensationsschleife auf.

Im folgenden wird die Erfindung anhand eines in der Zeich nung dargestellten Ausführungsbeispiels näher erläutert. In der Zeichnung zeigen:

Fig. 1 ein Blockschaltbild eines einfachen spannungs gesteuerten Oszillators;

Fig. 2 eine grafische Darstellung der Frequenz-Span nungs-Charakteristiken eines einfachen VCO;

Fig. 3 ein Blockschaltbild eines bekannten spannungs gesteuerten Oszillators mit einer Kompensati onsschleife;

Fig. 4 ein Blockschaltbild eines Ausführungsbeispiels des erfindungsgemäßen verzögerungskompensierten spannungsgesteuerten Oszillators;

Fig. 5A-B Zeitdiagramme von Signalen aus dem bekannten kompensierten VCO und dem erfindungsgemäßen kompensierten VCO;

Fig. 6A-B ein genaueres Schaltbild des VCO-Blocks bei dem erfindungsgemäßen Ausführungsbeispiel; und

Fig. 6A-B ein genaueres Schaltbild der Kompensations schleife bei dem erfindungsgemäßen Ausführungs beispiel.

Beschrieben wird ein linearisierter und verzögerungskompen sierter spannungsgesteuerter Oszillator in reiner CMOS-Techno logie. In der folgenden Beschreibung werden zahlreiche spe zielle Einzelheiten angegeben, um das Verständnis für die Er findung zu vertiefen. Es ist jedoch für den Fachmann klar, daß die Erfindung auch ohne diese besonderen Einzelheiten reali siert werden kann. In anderen Fällen sind bekannte Schaltungen nicht im einzelnen beschrieben, um die Erfindung nicht mit un nötigen Details zu belasten.

Die Erfindung ist auf einen spannungsgesteuerten Oszillator mit einer Kompensationsschleife gerichtet, welche eine Lineari sierung der VCO-Übertragungsfunktion und eine Kompensation der internen Verzögerung der Komparatoren und der Latch-Schaltung innerhalb der VCO-Schaltung bewirkt. Eine Steuerspannung wird an einen Transkonduktanz-Konverter angelegt, der einen Steuer strom an einen stromgesteuerten Oszillatorblock und eine Kom pensationsschleife anlegt. Der stromgesteuerte Oszillator lie fert ein oszillierendes Ausgangssignal an die Kompensations schleife und nimmt ein Schwellen-"Auslöser"-Spannungssignal aus der Kompensationsschleife auf. Die Kompensationsschleife ver wendet Spitzendetektorschaltungen zum Anlegen der vorhergehen den Oszillator-Schwellenspannung an einen Differenzverstärker. Die vorhergehende Schwellenspannung wird mit einer externen Re ferenzspannung verglichen. Das Ausgangssignal des Differenzver stärkers wird als Schwellen-"Auslöser"-Spannung an den stromge steuerten Oszillator angelegt. Dieses Rückkopplungsschema redu ziert die Empfindlichkeit auf Änderungen in der VCO-Übertra gungsfunktion aufgrund von Änderungen in der FET-Schaltge schwindigkeit durch Temperatureinflüsse und Herstellungspro zesse. Es dient auch zur Erhöhung des oberen Betriebsbereichs des VCO durch Minimieren der Effekte der Komparator/Latch-Ver zögerung. Die Erfindung kann auch als stromgesteuerter Oszilla tor durch Fortlassen des Transkonduktanz-Konverters verwendet werden.

Die erfindungsgemäße Lösung verwendet einen Spitzendetektor in solcher Weise, daß der Verzögerungsterm delf in der Fre quenz-Spannungs-Gleichung (Gleichung 10) eliminiert wird. Auch führt die erfindungsgemäße Kompensationsschaltung keinen ver sorgungsabhängigen parasitären Verzögerungsterm ein. Ein Block schaltbild des erfindungsgemäßen Ausführungsbeispiels ist in Fig. 4 gezeigt.

Ein Transkonduktanz-Konverter 101 nimmt die Eingangsspan nung V_IN 100 auf und liefert Steuerströme 130 und 113. Steuer strom 113 ist bei diesem Verfahren äquivalent zum Steuerstrom 130. Der VCO-Kern 202 nimmt den Steuerstrom 130 auf und erzeugt alternierende Rampenspannungen VCOA und VCOB an den Knoten 217 bzw. 218. Das Umschalten dieser Rampenspannungen wird vom Takt signal 215 (clk+) und invertierten Taktsignal 216 (clk-) ge steuert. Im Gegensatz zur bekannten Konstruktion verwendet die Erfindung keinen auf schwebendem Potential befindlichen Konden sator 114, sondern zwei individuelle Kondensatoren 203 und 204, die mit einer positiven Spannungsquelle gegenüber den Knoten 217 bzw. 218 verbunden sind. Die Knoten 217 und 218 sind dann direkt mit den negativen Eingängen der Komparatoren 205 bzw. 206 gekoppelt. Die Komparatoren 205 und 206 erhalten an den po sitiven Komparatoreingängen ein Schwellenspannungssignal von der Leitung 225. Komparator 205 ist mit dem Setz-Eingang des Setz/Rücksetz-Flipflops 207 über die Leitung 221 verbunden. Komparator 206 ist über die Leitung 222 mit dem Rücksetz-Ein gang des S/R-Flipflops 207 gekoppelt. Die Q- und Q*-Ausgänge des Flipflops 207 werden als oszillierende Ausgangssignale des Systems (F_OUT) an die Leitungen 215 bzw. 216 angelegt. Diese Oszillator-Ausgangssignale 215 und 216 werden zum VCO-Kern 202 rückgekoppelt. Der VCO-Block dieses Systems besteht aus dem VCO-Kern 202, Kondensatoren 203 und 204, Komparatoren 205 und 206 und der Latch-Schaltung 207. Bei dieser Konstruktion sind keine Pegelumsetzer erforderlich.

Die Kompensationsschleife dieser Schaltung beginnt mit dem den Steuerstrom 113 und die Taktsignale 215 und 216 aufnehmen den VCO-Kernblock 208. Die Ausgangssignale der VCO-Kernschal tung 208 werden an die Knoten 229 und 230 angelegt und sind mit MIRA und MIRB bezeichnet, da sie die Spannungen an VCOA und VCOB im primären VCO-Block 202 spiegeln. Die Knoten 229 und 230 sind mit Kondensatoren 227 bzw. 228 gekoppelt. Die Kondensato ren 227 und 228 sind auch mit einer positiven Spannungsversor gung gekoppelt. Die Knoten 229 und 230 sind mit Folge-und- Halte-Schaltungen 219 bzw. 220 gekoppelt. Folge-und-Halte- Schaltung 219 ist so ausgebildet, daß sie den Spitzenwert des Signals am Knoten 228 an der ansteigenden Flanke des Taktsi gnals 215 hält. Umgekehrt ist die Folge-und-Halte-Schaltung 220 so ausgebildet, daß sie den Spitzenwert am Knoten 230 an der ansteigenden Flanke des Taktsignals 216 hält. Die Ausgangssi gnale der Folge-und-Halte-Schaltungen 219 und 220, bezeichnet mit PKA und PKB, werden alternierend über den Knoten 212 an das Tiefpaßfilter 210 angelegt. Das Tiefpaßfilter 210 liefert das gefilterte Ausgangssignal an den negativen Eingang des Diffe renzverstärkers 211. Differenzverstärker 211 erhält eine Refe renzspannung 224 über seinen positiven Eingang und erzeugt an seinem Ausgang (Leitung 225) eine Schwellenspannung. Diese Schwellenspannung 225 wird an die positiven Eingänge der Kompa ratoren 205 und 206 als Auslöser-Spannungen für den Oszillator angelegt.

Der VCO-Kern der beschriebenen Schaltung arbeitet so, daß der mit dem Kondensator 203 gekoppelte Knoten 217 bis auf den Wert der positiven Spannungsversorgung aufgeladen wird, während der Knoten 218 rampenartig von dem Wert der positiven Span nungsversorgung in Richtung des Werts der negativen Spannungs versorgung mit einer vom Steuerstrom I bestimmten Geschwindig keit abfällt. Wenn VCOB am Knoten 218 unter die Schwellenspan nung 225 fällt, setzt der Komparator 206 die Latch-Schaltung 207 zurück, die ihrerseits den VCO-Kern derart schaltet, daß sich der Knoten 218 auf die positive Spannungsversorgung auf lädt und die Spannung am Knoten 217 rampenförmig in Richtung der negativen Spannungsversorgung absinkt. Sobald die Spannung VCOA am Knoten 217 unter die Schwellenspannung 225 fällt, setzt der Komparator 205 die Latch-Schaltung 207 und triggert dadurch einen anderen Zyklus im VCO-Kern. VCOA und VCOB werden nicht miteinander, sondern mit einem von der Kompensationsschleife gelieferten eingestellten Schwellenspannungssignal verglichen. Daher besteht ein Vorteil der Erfindung gegenüber dem bekannten VCO-Block darin, daß die Erfindung keine zusätzliche Pegelum setzer-Schaltung benötigt.

In der erfindungsgemäßen Kompensationsschleife funktionie ren der VCO-Kern 208 und die Kondensatoren 227 und 228 iden tisch zu dem VCO-Kern 202 und den Kondensatoren 203 und 204 im VCO-Block. Daher folgen die mit MIRA und MIRB bezeichneten Spannungen an den Knoten 229 und 230 den mit VCOA und VCOB be zeichneten Spannungen an den Knoten 217 und 218. Die Folge-und- Halte-Blöcke 219 und 220 werden so getaktet, daß sie die Spit zenwerte der Rampenspannungen an den Knoten 229 bzw. 230 hal ten. Die Spitzenspannungen sind bei diesem Ausführungsbeispiel tatsächlich Minimalwerte, da die Spannungen von einem hohen Wert auf einen niedrigeren Triggerpunkt fallen. (Die Schaltung kann für Rampenspannungen ausgelegt werden, die von einem nied rigen Punkt auf einen höheren Triggerpunkt anwachsen.) Die von der Folge-und-Halte-Schaltung gewonnene Spannung ist nicht der Spannungswert der Knoten 217 und 218, wenn sie den Schwellen spannungswert auf der Leitung 225 kreuzen, sondern der Span nungswert dieser Knoten nach der Komparator- und Latch-Verzö gerung. Daher liefern diese Spannungswerte ein Maß für den Ver zögerungsfehler der Schaltung. Die innerhalb der Folge-und- Halte-Schaltungen gehaltenen Werte werden vor Anlegen an den Differenzverstärker durch ein Tiefpaßfilter geleitet, um die Rückkopplung abzuschwächen und Instabilitäten zu verhindern.

Differenzverstärker 211 nimmt eine konstante Referenzspan nung aus einer gegenüber der Schaltung externen Quelle auf und vergleicht die Referenzspannung mit der von den Folge-und- Halte-Schaltungen 219 und 220 zugeführten gefilterten Spitzen spannung. Das Ausgangssignal des Differenzverstärkers stellt das Schwellenspannungssignal 225 dar und ist die Summe aus Re ferenzspannungssignal und einem verstärkten Fehler(Differenz) term. Die Verstärkung des Differenzverstärkers ist bei der Er findung größer als eine Verstärkung, die der besseren Beseiti gung der Verzögerung dient. Die Kompensationsschleife arbeitet derart, daß die Schwellenspannung solange erhöht wird, bis die von den VCO-Kern-Ausgangssignalen erreichte Spannung, abgegrif fen nach den Komparator- und Latch-Verzögerungen, gleich der Referenzspannung ist.

Die Übertragungsfunktion für die vorliegende Erfindung ist:

F_OUT = I/{2[C Ref+I delf/(N+1)]}, (Gleichung 11)

wobei C die Kapazität der Kondensatoren 203, 204, 227 und 229, Ref die ideale Spannungsauslenkung (äquivalent zu VPOS - "externe Referenz") und N die Verstärkung des Differenzverstär kers ist. Es ist klar, daß die Verwendung der neuen Kompensati onsschleife zu einer kürzeren effektiven Verzögerung führt. Die effektive Verzögerung wird mit Hilfe der Kompensationsschleife um einen Faktor von (N + 1) gegenüber der nicht kompensierten Schaltung reduziert. Selbst bei einem kleinen Wert von N, bei spielsweise bei N = 10, können die Verzögerungseffekte erheb lich reduziert werden. So wird beispielsweise eine Verzögerung von 11 ns auf eine effektive Verzögerung von einer Nanosekunde reduziert. Dies bedeutet eine Erhöhung der maximalen linearen Betriebsfrequenz des VCO von 5 MHz auf 50 MHz (Verzögerung sollte kleiner als 5% der Schwingungsperiode sein). Aus Glei chung 10 des bekannten Verfahrens ergibt sich, daß dort die Verzögerung des VCO (delv) um den Faktor C_H/C_V reduziert wird, jedoch auf Kosten der Einführung eines Verzögerungsterms des Frequenz-Spannungs-Konverters (delf) und des versorgungsabhän gigen parasitären Verzögerungsterms (C_PVPOS/I).

Während die bekannte Kompensationsmethode prozeßabhängigen VCO-Parametern, parasitären und versorgungsabhängigen Verzöge rungen ausgesetzt ist, sind die Auswirkungen der Temperatur und des Herstellungsprozesses bei der Erfindung minimiert. Die Er findung bietet ein Verfahren zur Ausdehnung des oberen Fre quenzbereichs des reinen CMOS-VCO unter Beseitigung der Effekte der prozeßabhängigen VCO-Parameter (Mittenfrequenz), der Auf rechterhaltung einer konstanten VCO-Verstärkung (Linearität) und der Ausräumung schädlicher Einflüsse von Spannungsversor gung und Temperatur.

Fig. 5A zeigt ein Zeitdiagramm von Spannungssignalen sowohl für das bekannte Schema als auch für die Erfindung. Oben in Fig. 5A ist das Spannungssignal 117 durch die ausgezogene Linie und das pegelverschobene Spannungssignal 120 durch die unter brochene Linie dargestellt. Das Spannungssignal 117 beginnt im "Auflade"-Zustand etwa um einen Diodenspannungsabfall unterhalb des Werts der positiven Spannungsversorgung und erfährt dann eine Spannungspitze von etwa der Größe der Pegelverschiebung aufgrund eines Pegelsprungs des Spannungssignals 118 (nicht ge zeigt) am anderen Anschluß des Kondensators 114. Das Spannungs signal 117 läuft dann rampenförmig abwärts, kreuzt das pegel verschobene Signal 120 und geht für eine Zeitperiode weiter nach unten, die gleich der Komparator/Latch-Verzögerung delv ist. Das Spannungssignal 117 springt dann auf einen Wert von etwa einem Diodenabfall unter den Wert der positiven Spannungs versorgung, um den Zyklus wieder fortzusetzen. Der halbe Zyklus dieses Oszillators ist äquivalent zum Zeitintervall, in welchem das Spannungssignal 117 entlang der Rampenfunktion abwärts läuft. Die Spannungssignale 118 und 119 zeigen die gleichen Si gnalverläufe wie die Signale 117 und 120, sind jedoch um einen Halbzyklus phasenverschoben.

Das Spannungssignal 217 beginnt am Wert der positiven Ver sorgungsspannung und beginnt in demjenigen Moment entlang einer Rampenkurve abwärts zu laufen, in welchem das Spannungssignal 218 (nicht gezeigt) auf den positiven Versorgungsspannungspegel aufgeladen ist. Das Spannungssignal 217 läuft entlang der Ram penkurve abwärts, schneidet das Schwellenspannungssignal 225 und setzt seinen rampenförmigen Abfall eine solche Zeitspanne fort, die äquivalent zur Komparator/Latch-Verzögerung ist, und lädt sich dann wieder auf den Spannungsversorgungspegel auf, um einen anderen Zyklus zu beginnen. Das Spannungssignal 218 stimmt mit dem Spannungssignal 217, abgesehen von einer Ver schiebung um einen Halbzyklus, überein. Die Komparatoren 105 und 205 geben einen hohen Impuls eine gewisse Zeitverzögerung nach dem Kreuzen der Auslöser-Spannung. Diese Zeitverzögerung ist äquivalent zur Komparatorverzögerung. Die Signale 115 und 215 erzeugen eine ansteigende Flanke eine Komparator/Latch-Ver zögerung delv nach dem Schwellwertdurchlauf. Folge-und-Halte- Schaltung 219 verfolgt das Spannungssignal 217, während dieses entlang der Rampenfunktion abfällt. An der Anstiegsflanke des Signals 215 geht die Folge-und-Halte-Schaltung 219 in einen Haltemodus, bis die abfallende Flanke des Signals 215 erreicht wird. Folge-und-Halte-Schaltung 220 arbeitet in ähnlicher Weise, um einen Halbzyklus verschoben.

Fig. 5B ist eine vergrößerte Darstellung des Spannungssi gnals 217 und zeigt die Kompensation des Signals. Die durchge zogene Linie zeigt ein unkompensiertes System. Die Rampenspan nung 217 beginnt zum Zeitpunkt T₀ rampenförmig abzufallen, kreuzt die Referenzspannung zum Zeitpunkt T₂ und steigt nach einer Komparator/Latch-Verzögerung zum Zeitpunkt T₃ wieder auf den positiven Versorgungsspannungswert an. Die unterbrochene Linie stellt das Signal 217 in einem kompensierten System dar.

Das Schwellensignal 225 wurde etwas oberhalb der Referenzspan nung eingestellt. Dies bewirkt, daß das Rampensignal 217 die Schwellenspannung zu einem Zeitpunkt T₁ kreuzt, so daß das Spannungssignal nach der Komparator/Latch-Verzögerung bereits zum Zeitpunkt T₂ auf den positiven Versorgungsspannungswert an steigt. Daher wurde der ideale Halbzyklus erreicht. Bei dem kompensierten Schema gilt: T₂-T₁=T₃-T₂= delv.

Fig. 6A und 6B zeigen ein genaueres Schaltbild des VCO- Blocks bei dem beschriebenen Ausführungsbeispiel der Erfindung. In Fig. 6A sind NMOS-Transistoren 632 und 633 zwischen dem Kno ten 60 und der negativen Spannungsversorgung parallelgeschal tet. Die Transistoren 632 und 633 nehmen VISRCH 637 und VISRCL 636 als Eingangssignale auf. Der durch die Transistoren 632 und 633 fließende Strom ist der Steuerstrom I 130. NMOS-Transisto ren 620 und 622 sind zwischen dem Knoten 61 und dem Knoten 60 parallelgeschaltet. PMOS-Transistoren 618 und 619 liegen in Reihe zwischen der positiven Spannungsversorgung und dem Knoten 61. Die Gate-Elektroden der Transistoren 619 und 620 sind mit dem Knoten 62 verbunden. Die Gate-Elektroden der Transistoren 619 und 622 sind mit dem Knoten 63 gekoppelt. PMOS-Transistor 621 ist zwischen der positiven Spannungsversorgung und dem Kno ten 61 angeordnet. Sein Gate ist mit dem Knoten 642 gekoppelt. PMOS-Transistor 616 und die Kondensatoren 617 sind zwischen der positiven Spannungsversorgung und dem Knoten 61 (auch mit 641 bezeichnet) parallelgeschaltet. Das Gate des Transistors 616 ist mit der positiven Spannungsversorgung gekoppelt. NMOS-Tran sistoren 626 und 627 liegen parallel zwischen dem Knoten 60 und dem Knoten 65.

Die PMOS-Transistoren 624 und 625 sind zwischen der positi ven Spannungsversorgung und dem Knoten 65 (auch mit 640 be zeichnet) in Reihe geschaltet. Die Gate-Elektroden der Transi storen 625 und 626 sind mit dem Knoten 64 gekoppelt, während die Gate-Elektroden der Transistoren 624 und 627 mit dem Knoten 66 gekoppelt sind. PMOS-Transistoren 629 und 623 und die Kon densatoren 628 sind zwischen der positiven Spannungsversorgung und Knoten 65 parallelgeschaltet. Die Gate-Elektrode von Tran sistor 623 ist mit dem Knoten 639 gekoppelt, und die Gate-Elek trode von Transistor 629 ist mit dem Knoten 644 gekoppelt. Mit dem Knoten 644 ist ein RST*-Eingang gekoppelt, der ein externes Rücksetzen der Schaltung ermöglicht. Der VCO-Kernblock 202 ge mäß Fig. 4 enthält die Elemente 616-629.

PMOS-Transistor 600 liegt zwischen der positiven Spannungs versorgung und dem Knoten 64. PMOS-Transistoren 601 und 602 sind in Reihe zwischen der positiven Spannungsversorgung und dem Knoten 64 angeordnet. NMOS-Transistoren 603 und 604 sind dem Knoten 64 und der negativen Spannungsversorgung in Reihe geschaltet. NMOS-Transistor 605 ist ebenfalls zwischen Knoten 64 und der negativen Spannungsversorgung angeordnet. Die Gate- Elektroden der Transistoren 600 und 604 sind mit der positiven Spannungsversorgung, die Gate-Elektroden der Transistoren 601 und 603 sind mit dem Knoten 63, und die Gates der Transistors 602 und 605 mit dem Knoten 62 gekoppelt. Der Eingang des Inver ters 606 ist mit dem Knoten 64 und sein Ausgang mit dem Knoten 638 gekoppelt. Der Eingang des Inverters 607 ist mit dem Knoten 639 und sein Ausgang mit dem Knoten 62 gekoppelt.

Der Eingang des Inverters 609 ist mit dem Knoten 642 und sein Ausgang mit dem Knoten 66 gekoppelt. PMOS-Transistoren 610 und 611 liegen zwischen der positiven Spannungsversorgung und dem Knoten 63 in Reihe. PMOS-Transistor 612 liegt ebenfalls zwischen der positiven Spannungsversorgung und dem Knoten 63. NMOS-Transistoren 613 und 615 liegen zwischen dem Knoten 63 und der negativen Spannungsversorgung in Reihe. NMOS-Transistor 614 ist ebenfalls zwischen dem Knoten 63 und der negativen Span nungsversorgung angeordnet. Die Gate-Elektroden der Transisto ren 610 und 613 sind mit dem Knoten 64, die Gate-Elektroden der Transistoren 611 und 614 mit dem Knoten 66 und die Gate-Elek troden der Transistoren 612 und 615 mit dem Knoten 644 gekop pelt. Der Eingang des Inverters 630 ist mit dem Knoten 63 ge koppelt, und am Ausgang erscheint das Signal 216(clk-). Der Eingang des Inverters 631 ist mit dem Knoten 64 gekoppelt und sein Ausgang liefert das Signal 215(clk+). Die Latch-Schaltung 207 der Fig. 4 enthält die Elemente 600-615.

In Fig. 6B sind PMOS-Transistoren 648-651 zwischen der po sitiven Spannungsversorgung und dem Eingangsknoten 646 (NREF) in Reihe geschaltet. NMOS-Transistor 654 liegt zwischen den Eingangsknoten 647 (PREF) und der negativen Spannungsversor gung. NMOS-Transtor 668 liegt zwischen der positiven Spannungs versorgung und dem Referenzknoten 645 (REFB). Die Gate-Elektro de des Transistors 668 ist mit dem Schwellensignal 225 aus der Kompensationsschaltung beaufschlagt. NMOS-Transistor 655 liegt zwischen dem Referenzknoten 645 und der negativen Spannungsver sorgung. PMOS-Transistor 652 liegt zwischen der positiven Span nungsversorgung und Knoten 67. PMOS-Transistoren 669, 671 und NMOS-Transistor 656 sind zwischen dem Knoten 67 und der negati ven Spannungsversorgung in Reihe geschaltet. Die Gate-Elektrode des Transistors 669 ist mit dem Referenzknoten 645, die Gate- Elektrode des Transistors 671 mit dem Knoten 68 und die Gate- Elektrode des Transistors 656 mit der Drain-Elektrode des Tran sistors 656 gekoppelt. PMOS-Transistor 670 liegt zwischen dem Knoten 67 und dem Knoten 70 und ist gateseitig mit dem Knoten 69 gekoppelt.

NMOS-Transistor 672 liegt zwischen dem Knoten 70 und dem Knoten 68 und ist gateseitig mit dem Knoten 70 gekoppelt. NMOS- Transistor 657 ist zwischen dem Knoten 68 und der negativen Spannungsversorgung angeordnet und ist gateseitig mit dem Gate des Transistors 656 gekoppelt. NMOS-Transistor 673 liegt zwi schen der positiven Versorgungsspannung und dem Knoten 69. Sein Gate ist mit dem Knoten 640 gekoppelt. Kondensator 674 liegen zwischen dem Knoten 640 und dem Knoten 69. NMOS-Transistor 658 liegt zwischen dem Knoten 69 und der negativen Spannungsversor gung. PMOS-Transistoren 675 und 676 liegen in Parallelschaltung zwischen dem Knoten 639 und der positiven Spannungsversorgung.

NMOS-Transistoren 660 und 677 sind zwischen dem Knoten 639 und der negativen Spannungsversorgung in Reihe geschaltet.

NMOS-Transistoren 661 und 678 liegen zwischen dem Knoten 639 und der negativen Spannungsversorgung in Reihe. NMOS-Tran sistor 659 liegt zwischen dem Knoten 70 und der negativen Span nungsversorgung. Transistoren 675, 677 und 678 sind gateseitig mit dem Knoten 70 gekoppelt. Transistoren 660, 661 und 676 sind gateseitig mit der positiven Spannungsversorgung gekoppelt. Das Gate des Transistors 659 ist mit dem Knoten 638 gekoppelt. PMOS-Transistoren 679 und 680 sind zwischen der positiven Span nungsversorgung und Knoten 642 parallelgeschaltet. NMOS-Transi storen 662 und 681 sind zwischen Knoten 642 und der negativen Spannungsversorgung in Reihe geschaltet. NMOS-Transistoren 663 und 682 sind ebenfalls zwischen dem Knoten 642 und der negati ven Spannungsversorgung in Reihe geschaltet. Transistor 664 liegt zwischen dem Knoten 74 und der negativen Spannungsversor gung. Die Gate-Elektroden der Transistoren 662, 663 und 679 sind mit dem Knoten 644 gekoppelt.

Die Gate-Elektroden der Transistoren 680, 681 und 682 sind mit dem Knoten 74 gekoppelt. Das Gate des Transistors 664 ist mit dem Knoten 643 gekoppelt. Kondensator 683 liegt zwischen dem Knoten 641 und dem Knoten 73. NMOS-Transistor 684 liegt zwischen der positiven Spannungsversorgung und dem Knoten 73. NMOS-Transistor 665 liegt zwischen dem Knoten 73 und der nega tiven Spannungsversorgung. Das Gate des Transistors 684 ist mit dem Knoten 641 gekoppelt. PMOS-Transistor 653 liegt zwischen der positiven Spannungsversorgung und dem Knoten 71. PMOS-Tran sistor 685 liegt zwischen dem Knoten 71 und dem Knoten 74. NMOS-Transistor 687 liegt zwischen dem Knoten 74 und dem Knoten 72. NMOS-Transistor 666 liegt zwischen dem Knoten 72 und der negativen Spannungsversorgung. PMOS-Transistoren 686, 688 und NMOS-Transistor 667 sind zwischen dem Knoten 71 und der negati ven Spannungsversorgung in Reihe geschaltet.

Das Gate des Transistors 685 ist mit dem Knoten 73, das Gate des Transistors 687 mit dem Knoten 74 und das Gate des Transistors 688 mit dem Knoten 72 gekoppelt. Das Gate des Tran sistors 686 ist mit dem Referenzknoten 645 gekoppelt und nimmt die Referenzspannung REFB auf. Die Gate-Elektroden der Transi storen 666 und 667 sind mit der Drain-Elektrode des Transistors 667 gekoppelt. Die Gate-Elektroden der Transistoren 648-653 sind mit dem Knoten 646 gekoppelt. Die Gate-Elektroden der Transistoren 654, 655, 658 und 665 sind mit dem Knoten 647 ge koppelt.

Die Transistoren 652, 656, 657, 669-672 bilden den Kompara tor 205 gemäß Fig. 4; die Transistoren 653, 666, 667, 685-688 bilden den Komparator 206. Die Transistoren 655, 658, 665, 668, 673 und 684 bilden die Pegelumsetzer-Schaltung zur Erhöhung der Leistung der Komparatoren. Der Wert der Pegelverschiebung wird vom Wert PREF am Knoten 647 bestimmt. Die Transistoren 648-653 bestimmten die Betriebsströme für die Komparatoren 205 und 206, welche von dem Wert NREF am Knoten 646 abhängig sind. Die Tran sistoren 659-661 und 675-678 bilden die Ausgangs- und Rücksetz schaltung für den Komparator 205. Die Transistoren 662-664 und 679-682 bilden die Ausgangs- und Rücksetzschaltung für den Korn parator 206. Die Komparatoren sind bei dem beschriebenen Aus führungsbeispiel Hochgeschwindigkeits-Schwellwertüberschrei tungsdetektoren, die in der DE-Patentanmeldung P 42 35 180.4 beschrieben sind.

Fig. 7A-7B zeigen das genaue Schaltbild der Kompensations schaltung gemäß dem beschriebenen Ausführungsbeispiel der Er findung. In Fig. 7A sind NMOS-Transistoren 716 und 718 zwischen dem Knoten 80 und der negativen Spannungsversorgung parallelge schaltet. NMOS-Transistoren 717 und 719 sind zwischen dem Kno ten 79 und der negativen Spannungsversorgung parallelgeschal tet. Die Gate-Elektroden der Transistoren 716 und 717 sind mit den Eingangsknoten 636 gekoppelt und nehmen das Spannungssignal VISRCL auf. Die Gate-Elektroden der Transistoren 718 und 719 sind mit Eingangsknoten 637 gekoppelt und nehmen das Eingangs signal VISRCH auf. VISRCL und VISRCH bilden die Eingangsspan nung V_IN. Der vom Knoten 80 zur negativen Spannungsversorgung und vom Knoten 79 zur negativen Spannungsversorgung fließende Strom ist äquivalent zum Stromsignal 113 in Fig. 4. NMOS-Tran sistoren 705 und 706 liegen zwischen dem Knoten 75 und dem Kno ten 80 in Serie. Die Transistoren 705 und 706 sind mit dem Kno ten 79 gekoppelt. NMOS-Transistor 708 liegt zwischen dem Knoten 75 und dem Knoten 79. PMOS-Transistor 704 liegt zwischen der positiven Spannungsversorgung und dem Knoten 75.

Die Gate-Elektroden der Transistoren 704, 706 und 708 sind mit dem Knoten 7.8 gekoppelt. Inverter 701, 702 und 703 sind in Reihe geschaltet, eingangsseitig beginnend am Knoten 78 und ausgangsseitig mit der Gate-Elektrode des Transistors 705 ge koppelt. Der Eingang des Inverters 714 ist mit dem clk+ An schluß 215 und sein Ausgang mit dem Knoten 77 gekoppelt. Der Eingang des Inverters 715 ist mit dem Knoten 77 und sein Aus gang mit dem Knoten 78 gekoppelt. Kondensator 707 liegt zwi schen der positiven Spannungsversorgung und dem Knoten 75. Der Eingang des Inverters 720 ist mit dem Anschluß clk- 216 und sein Ausgang mit dem Knoten 81 gekoppelt. Der Eingang des In verters 721 ist mit dem Knoten 81 und sein Ausgang mit dem Kno ten 82 gekoppelt. NMOS-Transistoren 722 und 723 liegen in Reihe zwischen den Knoten 80 und 83. NMOS-Transistor 724 liegt den Knoten 79 und 83. PMOS-Transistor 732 ist in Parallelschaltung zum Kondensator 733 zwischen dem Knoten 83 und der positiven Spannungsversorgung angeordnet. Die Gate-Elektroden der Transi storen 722-724 und 732 sind mit dem Knoten 82 gekoppelt. Die Transistoren 722 und 723 sind mit dem Knoten 79 gekoppelt. Die Inverter 729-731 sind in Reihe geschaltet, ihr Eingang ist mit dem Knoten 82 und ihr Ausgang mit der Gate-Elektrode des Tran sistors 723 gekoppelt. Die Elemente 701-708, 714-724 und 729- 733 bilden den VCO-Kern 208 der Fig. 4.

Die N-Kanal-Steuerung des Schalters 709 und die P-Kanal- Steuerung des Schalters 710 sind mit dem Knoten 77 gekoppelt. Die P-Kanal-Steuerung des Kanals 709 und die N-Kanal-Steuerung des Schalters 710 sind mit dem Knoten 81 gekoppelt. Der Schal ter 709 liegt zwischen dem Knoten 76 und einem Leerlauf. Der Schalter 710 liegt zwischen dem Knoten 76 und dem Knoten 75. Kondensator 711 liegt zwischen der positiven Spannung und dem Knoten 76. Die N-Kanal-Steuerung des Schalters 712 und die P- Kanal-Steuerung des Schalters 713 sind mit dem Knoten 215 ge koppelt. Die P-Kanal-Steuerung des Schaltungs 712 und die N-Ka nal-Steuerung des Schalters 713 sind mit dem Knoten 216 gekop pelt. Der Schalter 712 liegt zwischen dem Knoten 735 und einem Leerlauf. Schalter 713 liegt zwischen dem Knoten 735 und dem Knoten 76. Die P-Kanal-Steuerung des Schalters 725 und die N- Kanal-Steuerung des Schalters 726 sind mit dem Knoten 81 gekop pelt. Die N-Kanal-Steuerung des Schalters 725 und die P-Kanal- Steuerung des Schalters 726 sind mit dem Knoten 77 gekoppelt. Der Schalter 725 liegt zwischen dem Knoten 83 und dem Knoten 84. Der Schalter 726 liegt zwischen dem Knoten 84 und einem Leerlauf. Kondensator 734 liegt zwischen der positiven Span nungsversorgung und dem Knoten 84. Die P-Kanal-Steuerung des Schalters 727 und die N-Kanal-Steuerung des Schalters 728 sind mit dem Knoten 216 gekoppelt. Die N-Kanal-Steuerung des Schal ters 727 und die P-Kanal-Steuerung des Schalters 728 sind mit dem Knoten 215 gekoppelt. Der Schalter 727 liegt zwischen dem Knoten 84 und dem Knoten 735. Der Schalter 728 liegt zwischen dem Knoten 735 und einem Leerlauf. Die Schaltungselemente 709- 713, 725-728, 734 und 738 (siehe Kondensator in Fig. 7B) bilden die Folge-und-Halte-Schaltungen 219 und 220 der Fig. 4.

In Fig. 7B ist der Kondensator 738 zwischen der positiven Spannungsversorgung und dem Knoten 735 angeordnet. NMOS-Transi stor 739 liegt zwischen der positiven Spannungsversorgung und dem Knoten 85 und ist gateseitig mit dem Knoten 735 gekoppelt. NMOS-Transistor 743 liegt zwischen dem Knoten 85 und der nega tiven Spannungsversorgung. NMOS-Transistor 740 liegt zwischen der positiven Spannungsversorgung und Knoten 86. PMOS-Transi stor 741 liegt zwischen dem Knoten 86 und dem Knoten 88 und ist gateseitig mit dem Knoten 85 gekoppelt. PMOS-Transistor 742 liegt zwischen dem Knoten 86 und dem Knoten 87 und ist gatesei tig mit dem Knoten 94 gekoppelt. NMOS-Transistor 744 liegt zwi schen dem Knoten 88 und der negativen Spannungsversorgung. NMOS-Transistor 745 liegt zwischen dem Knoten 87 und der nega tiven Spannungsversorgung. Die Gate-Elektroden der Transistoren 744 und 745 sind mit dem Knoten 87 gekoppelt. NMOS-Transistor 747 liegt zwischen der positiven Spannungsversorgung und dem Knoten 94 und ist gateseitig mit dem Knoten 89 gekoppelt. NMOS- Transistor 746 liegt zwischen dem Knoten 94 und der negativen Spannungsversorgung. Kondensator 748 liegt zwischen dem Knoten 89 und dem Knoten 88. PMOS-Transistor 749 liegt zwischen der positiven Spannungsversorgung und dem Knoten 89. Transistor 750 liegt zwischen dem Knoten 89 und der negativen Spannungsversor gung und ist gateseitig mit dem Knoten 88 gekoppelt. Widerstand 751 liegt zwischen dem Knoten 89 und dem Knoten 91. Knoten 91 ist mit dem Gate des Transistors 752 und Widerstand 755 gekop pelt. PMOS-Transistor 753 liegt zwischen der positiven Span nungsversorgung und dem Knoten 90. PMOS-Transistor 752 liegt dem Knoten 90 und dem Knoten 92. PMOS-Transistor 754 liegt zwi schen dem Knoten 90 und dem Knoten 93 und ist gateseitig mit dem Referenzeingangsanschluß 224 gekoppelt. NMOS-Transistor 756 liegt zwischen dem Knoten 92 und der negativen Spannungsversor gung.

NMOS-Transistor 757 liegt dem Knoten 93 und der negativen Spannungsversorgung. Die Gate-Elektroden der Transistoren 756 und 757 sind mit Knoten 92 gekoppelt. Widerstand 755 liegt zwi schen dem Schwellenknoten 225 und dem Knoten 91. PMOS-Transi stor 758 liegt zwischen der positiven Spannungsversorgung und dem Knoten 225 und ist gateseitig mit dem Knoten 93 gekoppelt. NMOS-Transistor 760 liegt zwischen dem Knoten 225 und der nega tiven Spannungsversorgung. Transistor 761 liegt zwischen dem Eingangsanschluß 763 (PREF) und der negativen Spannungsversor gung. Transistor 759 liegt zwischen dem Eingangsanschluß 762 (NREF) und der positiven Spannungsversorgung. Die Gate-Elektro den der Transistoren 740, 749, 753 und 759 sind mit dem An schluß 762 gekoppelt. Die Gate-Elektroden der Transistoren 743, 746, 760 und 761 sind mit dem Anschluß 763 gekoppelt. Die Tran sistoren 740, 749, 753, 759, 743, 746, 760 und 761 sind für die Einstellung der Betriebsströme in der Schaltung verantwortlich. Die anderen Schaltungselemente der Fig. 7B bilden das Tiefpaß filter 210 und den Differenzverstärker 211.

Claims

1. Oszillatorschaltung mit ein Steuersignal und ein Span nungsschwellensignal (225) aufnehmenden gesteuerten Oszillator mitteln und einer Kompensationsschaltung,
dadurch gekennzeichnet
daß die gesteuerten Ozsillatormittel wenigstens ein inter nes Rampenspannungssignal (217, 218) mit einem zugehörigen Ist spannungsbereich und einem zugehörigen idealen Spannungsbereich haben, wenigstens ein Ausgangstaktsignal (clk+, clk-) erzeugen und eine nicht-lineare Übertragungsfunktion aufgrund eines eine Spannungsdifferenz zwischen dem Istspannungsbereich und dem idealen Spannungsbereich hervorruf enden Verzögerungsterms ha ben; und
daß die Kompensationsschaltung mit dem wenigstens einen Taktausgang (215, 216) gekoppelt ist, die Istspannung verfolgt und das Spannungsschwellensignal (225) an die gesteuerten Os zillatormittel anlegt, wobei das Spannungsschwellensignal (225) eine Spannungskomponente hat, welche die Differenz zwischen den Ist- und Idealspannungsbereichen minimiert.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die gesteuerten Oszillatormittel aufweisen:
einen mit dem Strom- und dem wenigstens einen Taktausgang (215, 216) gekoppelten ersten Oszillatorkern (202), der das we nigstens eine Rampenspannungssignal (217, 218) liefert;
wenigstens einen Komparator (205, 206), dessen erster Ein gang (-) mit dem ersten Oszillatorkern zur Aufnahme des wenig stens einen Rampenspannungssignals gekoppelt ist und dessen zweiter Eingang (+) mit den Kompensationsmitteln zur Aufnahme des Spannungsschwellensignals (225) gekoppelt ist; und
eine mit dem wenigstens einen Komparator (205, 206) gekop pelte Latch-Schaltung (207), die das wenigstens eine Ausgangs taktsignal (clk+, clk-) liefert, wobei der wenigstens eine Kom parator und die Latch-Schaltung den die nicht-Linearität her vorrufenden Verzögerungsterm in der Übertragungsfunktion erzeu gen.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Kompensationsmittel aufweisen:
einen mit dem wenigstens einen Taktausgang und dem Strom ausgang (215, 216) gekoppelten zweiten Oszillatorkern (208), der wenigstens ein Spiegelspannungsausgangssignal (MIRA 229, MIRB 230) ähnlich dem wenigstens einen Rampenspannungssignal (217, 218) erzeugt;
wenigstens einen Spitzendetektor (219, 220), der mit dem wenigstens einen Spiegelspannungsausgang gekoppelt ist, die Ist-Spannung verfolgt und mit dem wenigstens einen Taktausgang (215, 216) gekoppelt ist; und
einen Differenzverstärker (211), der mit dem wenigstens einen Spitzendetektor (219, 220) und mit einer Referenzspan nungsquelle (224) gekoppelt ist und das Spannungsschwellensi gnal (225) erzeugt.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet daß das wenigstens eine Rampenspannungssignal (217, 218) und das wenigstens eine Spiegelspannungs-Ausgangssignal (229, 230) über erste bzw. zweite Kondensatoren (203, 204 bzw. 227, 228) mit einer Spannungsquelle (VPOS) gekoppelt sind.

5. Oszillatorschaltung, gekennzeichnet durch:
eine ein externes Steuersignal und wenigstens ein Taktsi gnal (clk+, clk-) aufnehmende erste Rampenschaltung (202) zur Erzeugung eines ersten Rampensignals (217, 218);
wenigstens einen Komparator (205, 206), der mit der ersten Rampenschaltung gekoppelt ist, das erste Rampensignal und ein Rampenschwellensignal (225) aufnimmt, erfaßt, wann das erste Rampensignal das Rampenschwellensignal kreuzt, und ein Detek torsignal (221, 222) erzeugt;
eine mit dem wenigstens einen Komparator (205, 206) gekop pelte Latch-Schaltung (207) zur Aufnahme des Detektorsignals und zur Erzeugung des wenigstens einen Taktsignals (clk+, clk-);
eine das externe Steuersignal (113) und das wenigstens eine Taktsignal (clk+, clk-) aufnehmende zweite Rampenschaltung (208), welche ein zweites Rampensignal (MIRA 229, MIRB 230) in Annäherung an das erste Rampensignal (217, 218) erzeugt;
wenigstens einen mit der zweiten Rampenschaltung (208) ge koppelten Spitzendetektor (219, 220), welcher das zweite Ram pensignal aufnimmt und ein Spitzenwertsignal (212) erzeugt; und
einen mit dem wenigstens einen Spitzendetektor (219, 220) und dem wenigstens einen Komparator (205, 206), gekoppelten Differenzverstärker (211), der das Spitzenwertsignal und ein erstes Referenzsignal (224) aufnimmt und das Rampenschwellensi gnal (225) erzeugt.

6. Schaltung einem der Ansprüche 1 bis 5, dadurch gekenn zeichnet, daß ein Tiefpaßfilter (210) zwischen dem wenigstens einen Spitzendetektor (219, 220) und dem Differenzverstärker (211) eingebunden ist.

7. Verfahren zur Erzeugung eines aus abwechselnden ersten und zweiten Zuständen bestehenden Taktsignals, dadurch gekennzeichnet,
daß ein erstes Rampensignal in einem ersten Rampengenerator erzeugt wird,
daß das erste Rampensignal mit einem Schwellenwert vergli chen wird, um festzustellen, wann das erste Rampensignal den Schwellenwert kreuzt;
daß ein Taktausgangssignal in einem anderen Zustand verrie gelt und das erste Rampensignal rückgesetzt wird, wenn eine Kreuzungsstelle festgestellt wird;
daß in einem zweiten Rampengenerator ein zweites Rampensi gnal erzeugt wird, welches dem ersten Rampensignal eng angenä hert ist;
daß das zweite Rampensignal verfolgt wird;
daß ein Spitzenwert des zweiten Rampensignals von einem früheren Zustand gehalten wird;
daß der Spitzenwert und ein Referenzwert miteinander ver glichen werden; und
daß aus dem Vergleichsergebnis der Schwellenwert gebildet wird.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Spitzenwert vor dessen Vergleich einer Filterung unterwor fen wird.

9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeich net, daß im folgenden Zustand der Schritt des Verfolgens des zweiten Rampensignals ausgeführt wird, während der Spitzenwert aus dem vorhergehenden Zustand gehalten wird.