DE3533629A1

DE3533629A1 - Gate array

Info

Publication number: DE3533629A1
Application number: DE19853533629
Authority: DE
Inventors: Axel Steigert
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1985-09-20
Filing date: 1985-09-20
Publication date: 1987-04-02
Also published as: DE3533629C2

Abstract

In a CMOS gate array, the transistor pairs and links of which exhibit connecting points for their circuit wiring, a conductive grid placed over the connecting points is proposed, the connecting points being connected to nodes of the grid.

Description

Die Erfindung betrifft ein Gate-Array gemäß dem Oberbe griff des Patentanspruchs 1.The invention relates to a gate array according to the Oberbe handle of claim 1.

Gate-Arrays zur Realisierung kundenspezifischer inte grierter Schaltungen sind allgemein bekannt. Solche Gate-Arrays werden auch in CMOS-Technologie hergestellt, und weisen hierbei Transistorpaare aus jeweils einem n-Kanal und p-Kanal MOS-FET auf.Gate arrays for realizing customer-specific inte Integrated circuits are generally known. Such Gate arrays are also made using CMOS technology, and have transistor pairs of one each n-channel and p-channel MOS-FET.

Es ist bekannt (sh. Electronics/Juli 3. 1980, Seiten 119 - 123) in einer sogenannten Basiszelle jeweils vier solcher Transistorpaare zusammenzufassen, wobei die Basiszelle ein p- und ein n-Diffusionsgebiet aufweist. Zwischen den Basiszellen sind leitende Brücken aus Polysilizium angeordnet. Zur Stromversorgung der Tran sistoren sind auf dem Gate-Array Metallbahnen aufge bracht, die sich jeweils über eine Reihe von Basis zellen erstrecken. Die Elektroden der MOS-FET's sind untereinander bzw. mit den Polysiliziumbrücken und mit den Metallbahnen verbindbar, wobei jedem Tran sistorpaar eine gemeinsame Gate-Elektrode zugeordnet ist. Die Verdrahtung des Gate-Arrays, d. h. die Realisie rung der kundenspezifischen Funktionsblöcke bzw. Gatter anordnungen wird in der Fabrik durchgeführt. Dies führt zu längeren Wartezeiten für den Kunden. Weiter ist eine kurzfristige Änderung der Funktionsblöcke, beispiels weise aufgrund von geänderten Anforderungen an das Gate- Array, nicht möglich. Zudem muß der Kunde seinen spezi ellen Schaltkreis, d. h. die zugehörigen Unterlagen dem Hersteller bekanntgeben. It is known (see Electronics / July 3rd 1980, pages 119 - 123) four in a so-called basic cell summarize such transistor pairs, the Base cell has a p and an n diffusion area. There are conductive bridges between the basic cells Polysilicon arranged. To power the Tran sistors are mounted on the gate array metal tracks brings, each of which is based on a number stretch cells. The electrodes of the MOS-FET's are with each other or with the polysilicon bridges and connectable to the metal tracks, each tran sistorpaar assigned a common gate electrode is. The wiring of the gate array, i. H. the reality tion of the customer-specific function blocks or gates Arrangements are carried out in the factory. this leads to for longer waiting times for the customer. Next is one short-term change of the function blocks, for example wise due to changed requirements on the gate Array, not possible. In addition, the customer must speci ellen circuit, d. H. the associated documents to the Announce manufacturer.

Zur Realisierung von logischen Schaltungen beim Kun den sind sogenannte programmierbare Logikbausteine und programmierbare Logikelemente bekannt (siehe Markt und Technik Nr. 19 vom 10.5.85, Seite 80). Bei diesen Bausteinen sind aber nur vorgegebene AND- bzw. OR-Gatter frei programmierbar.For the realization of logic circuits at the customer these are so-called programmable logic modules and programmable logic elements are known (see Market and Technology No. 19 of May 10, 1985, page 80). With these modules, however, only predefined AND or OR gate freely programmable.

Der Erfindung liegt die Aufgabe zugrunde ein Gate-Array anzugeben, dessen Funktionsblöcke ganz oder teilweise beim Kunden realisierbar sind.The invention has for its object a gate array specify whose functional blocks in whole or in part are realizable at the customer.

Diese Aufgabe wird erfindungsgemäß durch die im Patent anspruch 1 oder 2 angegebenen Merkmale gelöst.This object is achieved by the in the patent Claim 1 or 2 specified features solved.

Das erfindungsgemäße Gate-Array vereinigt die Vorzüge eines Gate-Arrays mit seiner hohen Packungsdichte an Gatteranordnungen, und die Vorzüge von programmierbaren Logikbausteinen, deren Funktionsblöcke beim Kunden realisierbar sind.The gate array according to the invention combines the advantages of a gate array with its high packing density Gate arrangements, and the benefits of programmable Logic modules, their function blocks at the customer are realizable.

Im folgenden wird die Erfindung anhand von in der Zeich nung dargestellten Ausführungsbeispielen näher erläu tert. Dabei zeigtIn the following the invention based on in the drawing tion illustrated embodiments in more detail tert. It shows

Fig. 1 einen Ausschnitt aus einem bekannten Gate-Array, Fig. 1 shows a section of a known gate array,

Fig. 2 einen Ausschnitt eines Gate-Arrays mit einem darüberliegenden leitenden Gitter, Fig. 2 shows a detail of a gate array with an overlying conductive grid,

Fig. 3 einen Ausschnitt aus einem Gate-Array mit einem darüberliegenden unterbrochenen Gitter, und Fig. 3 shows a section of a gate array with an interrupted grid above, and

Fig. 4 die beiden Zustände vor und nach der Verschmel zung der unterbrochenen Gitterbahn mit einem Anschluß- bzw. Verbindungspunkt. Fig. 4 shows the two states before and after the fusion of the interrupted grid path with a connection or connection point.

In Fig. 1 sind als Ausschnitt aus einem Gate-Array eine Basiszelle und einge Verbindungsbrücken dargestellt. Über den Basiszellen und den Verbindungsbrücken ist eine hier nicht dargestellte Isolierschicht aufgebracht. Über rechteckförmige Anschlußpunkte AP sind die Elektro den der Transistoren in der Basiszelle sowie die Ver bindungsbrücken miteinander verbindbar. Dies geschieht in allgemein bekannter Weise durch Aufbringen von lei tendem Material auf die Isolierschicht und die ausge wählten Anschlußpunkte AP bzw. auf nicht näher bezeichnete Stromversorgungsleitungen, die auf der Isolierschicht über die Basiszellen gelegt sind.In Fig. 1, a base cell and evaporated connecting bridges are shown as a segment of a gate array. An insulating layer, not shown here, is applied over the basic cells and the connecting bridges. Via rectangular connection points AP , the electrodes of the transistors in the base cell and the connecting bridges can be connected to one another. This is done in a generally known manner by applying conductive material to the insulating layer and the selected connection points AP or to unspecified power supply lines which are placed on the insulating layer over the base cells.

In Fig. 2 sind vergrößert einige Anschlußpunkte AP, so wie ein erster und ein zweiter Anschlußpunkt AP 1, AP 2 dargestellt. Über die Anschlußpunkte AP ist ein leiten des Gitter G gelegt, wobei die Verbindungs- oder Knoten punkte des Gitters G auf den Anschlußpunkten AP liegen. Der Abstand von Gitterbahnen GB des Gitters G ist hier bei in bekannter Weise durch die Minimalbreite der lei tenden Gitterbahn GB sowie durch den Minimalabstand zwischen zwei solchen leitenden Bahnen gegeben.In Fig. 2 some connection points AP are shown enlarged, such as a first and a second connection point AP 1 , AP 2 . A routing of the grid G is placed over the connection points AP , the connection or node points of the grid G lying on the connection points AP . The distance from the grid tracks GB of the grid G is given in a known manner by the minimum width of the conductive grid track GB and by the minimum distance between two such conductive tracks.

Eine Verbindung zwischen zwei Anschlußpunkten AP, hier beispielsweise zwischen dem ersten Anschlußpunkt AP 1 und dem zweiten Anschlußpunkt AP 2 wird dadurch realisiert, daß die nicht benötigten Gitterbahnen GB durchgetrennt werden. Mögliche Orte der Trennung der Gitterbahnen GB sind in Fig. 2 durch Kreuze gekennzeichnet. Die Gitterbah nen GB werden hierbei in bekannter Weise mittels einem Laser oder einem ähnlichen Verfahren getrennt.A connection between two connection points AP , here for example between the first connection point AP 1 and the second connection point AP 2 , is realized in that the grid tracks GB which are not required are cut through. Possible locations of the separation of the grid tracks GB are marked by crosses in FIG. 2. The grid tracks GB are separated in a known manner by means of a laser or a similar method.

In Fig. 3 sind wiederum die aus den Fig. 1 und 2 bekannten Anschlußpunkte AP dargestellt. Zwischen die Anschlußpunkte AP sind Verbindungspunkte VP eingefügt, so daß regelmäßige Reihen bzw. Spalten aus Anschluß- bzw. Verbindungspunkten AP, VP entstehen. Zur Unter scheidung sind die Verbindungspunkte VP kreisförmig gezeichnet. Bei der Realisierung auf dem Gate-Array kann zwischen Anschlußpunkten AP und Verbindungspunkten VP nicht mehr unterschieden werden.In Fig. 3, in turn, are shown in FIGS. 1 and 2 known connection points AP. Connection points VP are inserted between the connection points AP , so that regular rows or columns arise from connection or connection points AP, VP . To distinguish the connection points VP are drawn in a circle. When implemented on the gate array, it is no longer possible to differentiate between connection points AP and connection points VP .

Über die Anschluß- bzw. Verbindungspunkte AP, VP ist ein unterbrochenes Gitter UG gelegt, wobei das unter brochene Gitter UG aus dem aus Fig. 2 bekannten Gitter G durch Weglassen der Verbindungs- bzw. Knotenpunkte ent steht. Das unterbrochene Gitter UG besteht also aus unterbrochenen Gitterbahnen UGB, wobei sich die vier freien Enden von zwei sich kreuzenden unterbrochenen Gitterbahnen UGB über den Anschluß- bzw. Verbindungs punkten AP, VP befinden.Over the connection or connection points AP, VP an interrupted grid UG is laid, wherein the ent is under brochene grating UG from the process known from Fig. 2 grid G by omitting the connecting or nodes. The interrupted grid UG thus consists of interrupted grid tracks UGB , with the four free ends of two intersecting broken grid tracks UGB above the connection or connection points AP, VP .

Anhand von Fig. 4 wird im folgenden die Herstellung einer Verbindung zwischen zwei beliebigen Anschluß- bzw. Verbindungspunkten AP, VP erläutert. In Fig. 4a ist ein Anschluß- bzw. Verbindungspunkt AP, VP dar gestellt, der mit einer isolierenden Oxidschicht OS überzogen ist. Auf der Oxidschicht OS liegen die vier Enden der beiden sich kreuzenden unterbrochenen Git terbahnen UGB auf. In Fig. 4 sind wegen der besseren Darstellung nur zwei dieser Enden gezeichnet.Referring to Fig. 4, establishing a connection between any two connection or connection points AP, VP will be described below. In Fig. 4a, a connection or connection point AP, VP is provided, which is coated with an insulating oxide layer OS . On the oxide layer OS lie the four ends of the two intersecting interrupted grid tracks UGB . In Fig. 4 only two of these ends are drawn for better illustration.

Mit Hilfe eines Laserstrahls werden die freien Enden des unterbrochenen Gitters UG und die Oxidschicht OS auf einem Anschluß- bzw. Verbindungspunkt AP, VP so weit erhitzt, daß die freien Enden der beiden sich kreuzenden unterbrochenen Gitterbahnen UGB mit dem Anschluß- bzw. Verbindungspunkt AP, VP verschmelzen. Dieser Zustand ist in Fig. 4b dargestellt. Durch Aneinanderreihung dieses Verschmelzungsprozesses kann die Verbindung zwischen zwei beliebigen Anschluß- bzw. Verbindungspunkten AP, VP über beliebige dazwischen liegende Anschluß- bzw. Verbindungspunkte AP, VP her gestellt werden. With the help of a laser beam, the free ends of the interrupted grid UG and the oxide layer OS on a connection or connection point AP, VP are heated to such an extent that the free ends of the two intersecting interrupted grid paths UGB with the connection or connection point AP, VP merge. This state is shown in Fig. 4b. By lining up this merging process, the connection between any two connection or connection points AP, VP can be established via any connection or connection points AP, VP in between.

Beim Kunden sind durch das Auftrennen der unerwünschten Verbindungen bei dem aus Fig. 2 bekannten Gitter G bzw. durch das Herstellen von Verbindungen in dem aus Fig. 3 bekannten unterbrochenen Gitter UG im Zusammen hang mit den Anschlußpunkten AP und den zusätzlich auf dem Gate-Array angebrachten Verbindungspunkten VP die kundenspezifischen Funktionsblöcke auf dem Gate- Array realisierbar.At the customer are by opening the undesired connections in the grid G known from FIG. 2 or by establishing connections in the interrupted grid UG known from FIG. 3 in connection with the connection points AP and the additional on the gate array attached VP connection points, the customer-specific function blocks can be implemented on the gate array.

Claims

1. Gate array using CMOS technology, the transistor pairs and connecting bridges of which have connection points (AP) for their wiring, characterized by a conductive grid (G) placed over the connection points (AP ) , the connection points having nodes of the grid (G) are connected.

2. Gate array in CMOS technology, the transistor pairs and connecting bridges have connection points (AP) for their wiring, characterized by
Connection points (VP) which are arranged such that they form regular rows and columns together with the connection points (AP) , and
by an isolated over the connection or connection points (AP, VP) interrupted grid (UG) , the four free ends of each intersecting interrupted grid tracks (UGB ) lie over a connection or connection point (AP, VP) .