DE3524654C2 - - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Einrichtung zum zeitmultiplexen Übertragen serieller, aus jeweils mehreren Bits bestehender Datenwörter zwischen Datenstationen, die an eine gemeinsame Datensignalübertragungsleitung und an eine gemeinsame Steuerleitung angeschlossen sind, nach dem Oberbegriff des Anspruchs 1.

Eine solche Einrichtung ist aus der JP-AS 52-13 367 bekannt.

Diese Druckschrift beschreibt ein Datennetzwerksystem, in denen Datenwörter und Adreßsignale über ihre entsprechenden Übertragungsleitungen übertragen werden. Dabei wird ein vorbestimmtes Codekettensignal über eine Synchronsignalleitung jeder Station zugeführt, um eine Adressierung und Synchronisierung (Übertragungssteuerung) durchzuführen.

Die bekannte Einrichtung ist in Fig. 1 der Zeichnungen dargestellt. Sie zeigt eine Sendestation 604 und eine Empfangsstation 605, die als ein Paar aus einer Vielzahl solcher Paare, die jeweils eine Datenstation bilden, über eine Synchronsignalübertragungsleitung 602 und eine Datenübertragungsleitung 603 miteinander verbunden sind. Die Synchronsignalübertragungsleitung 602 stellt eine Einrichtung zum Übertragen eines Synchronsignals zu jeder Station von einem Synchronsignalgenerator 601 dar. Dieses Synchronsignal ist in Fig. 2(c) gezeigt.

Der Synchronsignalgenerator 601 erzeugt einen M-Serien-Kettencode, der sich in einer Reihenfolge H-H-H-L-L-H-L mit regelmäßigem Intervall T wiederholt, wie Fig. 2(b) zeigt, zusammen mit einem Taktsignal, das ein konstantes Intervall τ hat, wie Fig. 2(a) zeigt, so daß ein Synchronsignal abgegeben wird, wie es in Fig. 2(c) dargestellt ist, das eine Impulsbreitenmodulation erfahren hat.

Die Sendestation 604 umfaßt: a) einen Empfangskreis (REC) 606, der das Synchronsignal empfängt und es in das Taktsignal und ein Seriencodesignal demoduliert, wie in den Fig. 2(a) und 2(b) gezeigt; b) Schieberegister (S.R.) 607, 608 und 609, die sequentiell das demodulierte Seriencodesignal synchron mit dem Taktsignal liefern; und c) einen Logikkreis (LOG) 610, der eine Torschaltung 611 dann öffnet, wenn eine logische Verknüpfung der Ausgangssignale der drei Schieberegister 607, 608 und 609 zu einem vorbestimmten logischen Ergebnis X führt.

Fig. 3 zeigt den Zusammenhang zwischen den Ausgangspegeln D 1, D 2 und D 3 der drei Schieberegister 607, 608 und 609 nach Fig. 1 und dem Ausgangssignal X des Logikkreises 610 in bezug auf jede Periode des seriell ausgegebenen Taktsignals nach Fig. 2(a).

Sieben Arten von Kombinationsmustern der abgegebenen Logiksignalpegel L und H der drei Schieberegister 607, 608 und 609 erscheinen in einer Periode T des Seriencodesignals, wie Fig. 3 zeigt.

Wenn daher eines der sieben Kombinationsmuster in jeder Sendestation 604 eine solche Bedingung aufweist, daß die Logikoperation im Logikkreis 610 (beispielsweise mit den Pegeln H-H-L) zu dem gewünschten Ergebnis führt, dann wird das Tor 611 geöffnet, wenn die Logik des Logikkreises 610 während des Intervalls T des Seriencodesignals einmal die vorgenannte Bedingung trifft. Es wird dann ein Datenbit von einem Ausgangskreis 612 über das geöffnete Tor 611 auf die Datenübertragungsleitung 603 gesandt.

Die Empfangsstation 605 besteht andererseits aus:
a) einem Empfangskreis (REC) 613; b) Schieberegistern (SR) 614, 615 und 616; und c) einem Logikkreis 617. Diese Kreise sind auf die gleiche Weise miteinander verbunden, wie in der Sendestation 604. Eine Torschaltung 618 wird geöffnet, um die Signalleitung 604 mit einem Eingangskreis 619 nur dann zu verbinden, wenn das vorbestimmte Kombinationsmuster der Logikschaltung 617 im Intervall T aus dem Seriencodesignal abgeleitet wird, so daß ein Datenbit von der Datenübertragungsleitung 603 zum Eingangskreis 619 übertragen wird.

Auf diese Weise wird die Datenübertragung über die Datenübertragungsleitung 603 zwischen der Sendestation 604 und der Empfangsstation 605 bewerkstelligt, wobei der Logikkreis 610 in der Sendestation 604 das Tor 611 öffnet, wenn ein vorbestimmter Logikzustand eingerichtet ist, und der Logikkreis 617 die Torschaltung 618 öffnet, wenn derselbe Logikzustand wie am Logikkreis 610 herrscht. Außerdem können die Daten ohne gegenseitige Datenkollision mit einer anderen Synchronisation übertragen werden, die für solche Sende- und Empfangsstationen gewählt ist, die andere vorbestimmte Muster von Logikbedingungen aufweisen.

Das konventionelle Netzwerksystem, das in der vorgenannten Veröffentlichung beschrieben ist, hat jedoch die nachfolgend erläuterten Nachteile.

Da ein Zeitschlitz (eine Zeit, die einer Taktperiode τ im vorbestimmten Beispiel entspricht), während dem eine serielle Datenkette übertragen wird, auf eine konstante Zeitlänge festgelegt ist, muß die Übertragungsgeschwindigkeit der innerhalb des Zeitschlitzes zu übertragenden Daten vergrößert werden, wenn deren Menge zunimmt.

Die Übertragungsleistung ist daher in einem solchen konventionellen Netzwerksystem vermindert und das Netzwerksystem wird teuer, wenn die Hochgeschwindigkeitsübertragung von Bitdaten ausgeführt wird.

Außerdem stört die von der Hochgeschwindigkeits- Datenübertragung ausgehende Hochfrequenzstörstrahlung das Betriebsverhalten der in einem konventionellen Netzwerksystem verwendeten Geräte. Dies hat zur Folge, daß wegen der zur Unterdrückung solcher Störstrahlung notwendigen Maßnahmen das Netzwerksystem relativ teuer wird.

Aus der DE-OS 28 37 214 ist eine Schaltung zur Übertragung von digitalen Datensignalen zwischen Teilnehmerstationen bekannt, die mit gemeinsamen Daten- und Steuerleitungen verbunden sind. Diese Anordnung ist dadurch gekennzeichnet, daß alle Teilnehmerstationen Taktgeneratoren enthalten, die über eine gemeinsame Taktleitung synchronisiert werden, und daß die Station, die Datensignale aussendet, die Datensignale auf die Datenleitung in einer speziellen Taktphase aufschaltet. Wenn eine Station Daten empfängt, dann löscht sie ihren Taktgenerator. Die Datenübertragung kann so lange nicht starten, wie alle Taktsignale nicht übereinstimmen, so daß, wenn eine Station gerade tätig ist, die anderen Stationen warten müssen, und, sobald eine Station mit dem Aussenden beginnt, die anderen Stationen wiederum gesperrt werden. Dieses Netzwerk verwendet eine Datenleitung und eine Begleitleitung, die den Beginn und das Ende von Daten signalisiert. Durch diese Anordnung werden Datenkollisionen verhindert.

Aus der Zeitschrift "Electronic Design", 22. März 1984, Seiten 41 und 42, ist ein Seriensystembus bekannt. Gemäß dieser Druckschrift trägt eine der zwei Leitungen des Bus die Zeitsteuersignale für die andere Leitung, die die Daten im VMS-Format überträgt. Die VMS-Leitung arbeitet schneller als die Kollisionsermittlungsschemata. Bei einer Kollision muß nach Einhaltung einer Wartezeit eine erneute Übertragung ausgeführt werden. Wesentlich ist, daß die Station, die zuerst ein niedriges (aktives) Signal auf der einen Leitung ermittelt, das sie nicht ausgesendet hat, automatisch abschaltet, bis der konkurrierende Teilnehmer seine Aussendung beendet hat. Die Prioritätsbits der seriellen Daten, die dem Startbit folgen, bestimmen daher, welcher der Teilnehmer als erster Zugang zu dem Bus hat. Auf diese Weise steuert das Format der Seriendaten selbst die Übertragung derselben auf der Leitung.

Der Erfindung liegt die Aufgabe zugrunde, eine Einrichtung der eingangs genannten Art anzugeben, bei welcher der Zeitschlitz, in welchem ein Datenwort zwischen an der Datenübertragung teilnehmenden Stationen übertragen wird, an die Länge des Datenworts angepaßt wird, um eine hohe Effektivität in dem Netzwerk zu erreichen, das von den Datenstationen gebildet wird.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen an Ausführungsbeispielen näher erläutert. Es zeigt:

Fig. 1 ein Blockschaltbild eines konventionellen Zweidrahtnetzwerksystems, wie es in der eingangs genannten JP-AS 52-13 367 beschrieben ist;

Fig. 2(a) bis 2(c) Signalzeitdiagramme zur Erläuterung eines Betriebes, mit dem man ein M- Seriencode-Synchronsignal in dem konventionellen Netzwerksystem nach Fig. 1 erhält;

Fig. 3 ein Logikzustandsdiagramm zur Erläuterung des Logikzustandes des M-Seriencode-Synchronsignals, das in dem Netzwerksystem nach Fig. 1 verwendet wird;

Fig. 4(a) und 4(b) zusammen ein Blockschaltbild des Aufbaus einer einzelnen der Stationen und eines Synchronsignalgenerators in einer ersten bevorzugten Ausführungsform der Erfindung;

Fig. 5(a) bis 5(c) Signalzeitdiagramme zur Erläuterung eines Betriebes des Synchronsignalgenerators in der ersten Ausführungsform nach den Fig. 4(a) und 4(b);

Fig. 6(a) bis 6(g) Signalzeitdiagramme zur Erläuterung des Gesamtbetriebes des Synchronsignalgenerators und der Station in den Fig. 4(a) und 4(b);

Fig. 7(a) und 7(b) zusammen ein Blockschaltbild einer der Stationen und des Synchronsignalgenerators nach einer zweiten bevorzugten Ausführungsform der Erfindung und

Fig. 8(a) bis 8(e) Signalzeitdiagramme zur Erläuterung eines Betriebes der zweiten bevorzugten Ausführungsform nach den Fig. 7(a) und 7(b).

Es wird nun auf die Zeichnungen Bezug genommen, um die Erfindung besser zu erläutern.

Die Fig. 4(a) und 4(b) zeigen zusammen eine erste bevorzugte Ausführungsform der Erfindung.

Eine von mehreren Stationen, die das Netzwerksystem nach der Erfindung bilden, ist in den Fig. 4(a) und 4(b) dargestellt. Wie dargestellt, ist eine Station mit einer Synchronsignalübertragungsleitung 111 und einer getrennten Datenübertragungsleitung 112 verbunden. Es sei hervorgehoben, daß alle anderen Stationen den gleichen Aufbau wie die Station haben, die in den Fig. 4(a) und 4(b) dargestellt ist.

Ein Synchronsignalgenerator 113 A ist mit der Synchronsignalübertragungsleitung 111 verbunden, um eine Übertragungssteuerung über die gegenseitige Datenübertragung zwischen den vielen zugeordneten Stationen zu bewirken.

Der Synchronsignalgenerator 113 A führt eine Befehls- (Adressierungs)-Abgabe zu einer Station durch, in der ein Datenaustausch mit der anderen Station stattfindet, und bewirkt Synchronisationen für die Datenübertragung und den Datenempfang an den einander zugeordneten Stationen.

Es sei notiert, daß der Synchronsignalgenerator 113 A mit der Synchronsignalübertragungsleitung 111 unabhängig von den Stationen verbunden ist, wie die Fig. 4(a) und 4(b) zeigen.

Fig. 5 zeigt Signalzeitdiagramme, wie sie von jedem Kreis des Synchronsignalgenerators 113 A abgegeben werden.

Es sei hervorgehoben, daß die Ausgangssignale der zweiten Stufe m 2 und der dritten Stufe m 3 eines Schieberegisters 121 zu den zwei Eingangsanschlüssen einer EXCLUSIV-ODER-Schaltung 123 gesandt werden und ein Ausgangssignal der EXCLUSIV-ODER-Schaltung 123 seinerseits dem Eingangsanschluß der ersten Stufe m 1 des Schieberegisters 121 zugeführt wird. Außerdem empfängt eine UND-Schaltung 127 ein Bezugstaktsignal C von einem Bezugstaktgenerator 127 ein Bezugstaktsignal C von einem Bezugstaktgenerator 125. Die UND-Schaltung 127 führt eine logische UND-Funktion zwischen einem Verzögerungsanforderungssignal SDM von einem Sendeblock 117, der später noch erläutert wird und dem Bezugstaktsignal C durch. Das Verknüpfungs-Ausgangssignal ist ein Steuertaktsignal CV 1, das in Fig. (4a) dargestellt ist und das gemeinsam jeder Stufe (Taktanschluß) des obenbeschriebenen Schieberegisters 121 zugeführt wird. Auf diese Weise ist der M-Seriencode, der mittels der Kombination aus Schieberegister 121 und EXCLUSIV-ODER- Schaltung 123 erzeugt wird, ein M-Serien-Code dritter Ordnung, der einem Polynomausdruck (m 3 R m 2) folgt, das von der EXCLUSIV-ODER-Funktion, die zwischen den Ausgangssignalen der dritten Stufe m 3 und der zweiten Stufe m 2 des Schieberegisters 121 genommen wird, abgeleitet ist.

Das M-Seriencodesignal M dritter Ordnung (siehe Zeile (b) von Fig. 5), das aus dem Ausgangssignal der dritten Stufe m 3 der Schieberegister 121 gewonnen wird, wird dann einem Pulsbreitenmodulator 129 zugeführt. Außerdem empfängt der Pulsbreitenmodulator 129 das Bezugstaktsignal C. Der Pulsbreitenmodulator 129 gibt ein Signal ab, dessen Pulsbreite in Übereinstimmung mit einem Logikzustand des M-Seriencodesignals M mit einer Zeit variiert wird, zu welcher das Bezugstaktsignal C konstanter Periodendauer t _c ansteigt. Das heißt, ein Impuls mit schmaler Pulsbreite (Verweilzeit t _L) wird abgegeben, wenn das M-Seriencodesignal M niedrigen Logikpegel ("L") hat, und es wird ein Impuls größerer Pulsbreite (Verweilzeit t _H) abgegeben, wenn das M- Seriencodesignal M einen hohen Logikpegel ("H") hat.

Das Synchronsignal des M-Seriencode CM, das in Zeile (c) von Fig. 5 dargestellt ist, wird daher vom Pulsbreitenmodulator 129 erzeugt.

Es ist bekannt, daß der M-Seriencode als ein solches Synchronsignal, wie oben beschrieben, verwendet wird.

Im allgemeinen ist die Maximalperiode T des Seriencode, die mit n Stufen des Schieberegisters und einem Logikelement erzielbar ist, wie folgt bestimmt:

T = 2 ⁿ - 1. (1)

Der Codezustand durch die gleiche Kombination nimmt daher eine Periode T ein, die durch die obige Gleichung (1) ausgedrückt wird. Während dieser Periode T wird ein Codezustand, der von der gleichen Kombination abweicht, nicht erzeugt.

Im Falle, daß ein Synchronsignal erzeugt wird, indem man eine vorbestimmte Zahl von Schieberegisterstufen verwendet, kann die Zahl von Übertragungskanälen maximiert werden, so daß die Übertragungsleistung gesteigert werden kann, wenn der M- Seriencode für das Synchronsignal verwendet wird.

Auf diese Weise wird der M-Seriencode gemeinsam für ein Synchronsignal der Datenübertragungen verwendet.

In dem Synchroncodegenerator 113 A dieser Ausführungsform, die in Fig. 4(a) gezeigt ist, ist die Zahl der Stufen des Schieberegisters 121 gleich drei. Eine normale Periode T _CM des M-Seriencode-Synchronsignals CM im Falle, wenn keine Zeitverzögerung aufgrund des Verzögerungsanforderungssignals SDM vorhanden ist, wird wie folgt berechnet:

T _CM = t _c s (2³ - 1). (2)

Außerdem ist der Codekombinationszustand 7 (= 2³ - 1), wie man auch aus Fig. 3 erkennt.

Die Fig. 4(a) und 4(b) zeigen im übrigen den Aufbau einer Station (ohne den Synchronsignalgenerator 113 A).

Die Station besteht aus einem Steuerblock 115 zum Ausführen von Übertragungsbefehlen und zum Empfang einer seriellen Datenkette in der Station auf der Basis der Synchronisation und der Adressierung, die mittels eines Synchronsignals MV 1 erfolgt, das aus dem M-Seriencodesynchronsignal CM abgeleitet ist, das als Folge des Verzögerungsanforderungssignals SDM, das aus einem Sendeblock 117 stammt, verzögert ist.

Die Station enthält ferner einen Sendeblock 117, der die serielle Datenkette, die darin in einem parallelen Zustand gespeichert ist, auf die Signalübertragungsleitung 111 in Antwort auf einen Befehl überträgt, der von dem Steuerblock 115 abgegeben wird. Außerdem enthält die Station einen Empfangsblock 119, der mit der Datenübertragungsleitung 112 in Abhängigkeit von einem Befehl verbunden wird, der von dem Steuerblock 115 abgegeben wird.

Im einzelnen enthält der Steuerblock 115 einen Synchronsignalempfangskreis 131, der das Synchronsignal MV 1 empfängt (d. h. das im wesentlichen das durch CM bezeichnete Signal enthält, siehe (c) von Fig. 5), trennt dies in ein Taktsignal CLK, ähnlich jenem, das in (a) in Fig. 5 gezeigt ist, und ein M-Seriencodesignal M, das in (b) von Fig. 5 gezeigt ist und sendet sie an entsprechende Eingangsanschlüsse der drei Stufen eines Schieberegisters 133.

Drei Ausgangssignale D 1, D 2 und D 3 des Schieberegisters 133 werden als Adressendaten einem Speicherkreis 135 zugeführt, der innerhalb des Steuerblocks 115 vorgesehen ist. Die Adressen des Speicherkreises 135 sind in einer Form von Kombinationsmustern von "H" und "L" angeordnet, die während einer Periode T _CM des M-Seriencode erscheinen. Daten G 1 und G 2 für die Sende- und Empfangssteuerung sind an den entsprechenden Adressen eingegeben und gespeichert. Der Speicherkreis 135 ist beispielsweise ein NUR-Lesespeicher (ROM) in dem Daten G 1 und G 2 an ihren entsprechenden Adressen eingeschrieben sind, wie Fig. 4(a) zeigt.

Der Steuerblock 115 enthält weiterhin einen Verriegelungskreis 137, der die ersten Steuerdaten G 1, die von dem Speicherkreis 135 zugeführt werden, synchron mit dem Taktsignal CLK verriegelt, das von dem obenbeschriebenen Synchronsignalempfangskreis 131 zugeführt wird.

Der Verriegelungskreis 137 enthält beispielsweise einen D-Flip-Flop-Kreis. Es sei hervorgehoben, daß ein erstes Torsteuersignal L 1 als ein Ausgangssignal (Q) des Verriegelungskreises 137 dann zu einer Torschaltung A 139 und drei Verriegelungskreisen LA, LB und LC gesandt wird.

Ein weiterer Verriegelungskreis 141 verriegelt ein zweites Steuerdatensignal G 2 vom Speicherkreis 135 synchron mit dem Taktsignal CLK. Der Verriegelungskreis 141 enthält einen D-Flip-Flop-Kreis. Das zweite Torsteuersignal L 2 als Ausgangssignal des Verriegelungskreises 141 wird einer Torschaltung B 143 und einer Torschaltung C 147 über einen Inverter 145 zugeführt.

Der Sendeblock 117 enthält einen Speicherkreis 151 A, der Daten speichert, die jeweils aus mehreren Bits bestehen. Der Speicherkreis 151 A besteht beispielsweise aus einem gesicherten RAM. Es sei notiert, daß der Speicherkreis 151 A funktionell einen Adreßbereich MAD, einen Seriendatenspeicherbereich MSD, in dem die zu übertragenden Daten gelesen werden und einen Datenzahlspeicherbereich MDN enthält, in dem die Zahl der gespeicherten Daten gespeichert wird.

Ein Paralleldatensignal DP 151, das vom Speicherkreis 151 A abgegeben wird, wird in ein serielles Datensignal mit Hilfe eines Parallel-Serien-Wandlers 153 (P/S CON.) umgewandelt. Ein Taktgenerator 155 ist dazu vorgesehen, ein Taktsignal CLT zu erzeugen und abzugeben, das eine vorbestimmte Periode (T _CLT) hat. Außerdem ist ein Modulator 157 vorgesehen, mit dem eine Pulsbreite des Taktsignales CLT vom Taktgenerator 155 in Übereinstimmung mit einem Logikpegel des Seriendatensignals DS 153 vom Parallel- Serienwandler 153 moduliert wird, um ein serielles Datenkettensignal DT zu bilden. "1" und "0" entsprechen einem hohen Pegel "H" bzw. einem niedrigen Pegel "L" des Seriendatensignals DS 153.

Das vom Taktgenerator 155 erzeugte Taktsignal CLT wird dazu verwendet, jedes Bit der seriellen Datenkette innerhalb eines Zeitschlitzes zu übertragen, wobei jedes Bit dieses Signals mit dem Taktsignal CLT synchronisiert ist. Daher ist eine vorbestimmte Periode T _CLT des Taktsignals CLT relativ kurz im Vergleich zu einer Periode t _c des Bezugstaktsignals C, das den Zeitschlitz vorgibt. Der Adressenbereich MAD des Speicherkreises 151 A speichert drei Verriegelungsausgangssignale LA, LB und LC, die durch Verriegeln der Ausgangssignale D 1, D 2 und D 3 der Schieberegister 123 von den drei Verriegelungskreisen LA, LB und LC abgeleitet werden, die innerhalb des Steuerblocks 115 ausgebildet sind, als Adressendateninformation. Wenn eine solche Adressendateninformation empfangen wird, dann werden die seriellen Daten, die in den entsprechenden Adressen gespeichert sind, ausgegeben.

Der Speicherkreis 151 A enthält weiterhin einen weiten Speicherbereich MDN, der dem Adreßspeicherbereich MAD entspricht und in dem die Zahl der Daten gespeichert ist. Die Gesamtzahl der Bits einer jeden seriellen Dateninformation (es sei notiert, daß die Form in dem Speicherbereich MSD eine bitparallele Form ist), die in einer gewissen Adresse gespeichert ist, wird in den entsprechenden Speicherbereich MDN eingespeichert. Der Speicherkreis 151 A enthält Einrichtungen zum Zählen der Anzahl der Bits, die in dem Serielldatenspeicherbereich MSD gespeichert sind.

Außerdem enthält, wie Fig. 4(b) zeigt, der Sendeblock 117 einen Subtraktionszähler 159, dessen Zählbeginn durch das zweite Torsteuersignal L 2 bestimmt wird, das von dem Verriegelungskreis 151 des Steuerblocks 115 abgegeben wird.

Der Subtraktionszähler 159 hält zunächst ein bitparalleles Datensignal SDN, das von dem Datenzahlspeicherbereich MDN im Speicherkreis 151 A synchron zu einem Zeitpunkt herangeholt wird, zu welchem das zweite Torsteuersignal L 2 ansteigt. Danach zählt der Subtraktionszähler 159 das bitparallele Datensignal SDN synchron mit dem Taktsignal CLT, das im Taktgenerator 155 erzeugt wird, abwärts. Der Subtraktionszähler 159 gibt weiterhin ein Bit "1" ab, wenn der Zähl- und Haltewert Null ist, und ein Bit "0", wenn der Zähl- und Haltewert nicht Null ist.

Der Sendeblock 117 gibt auf diese Weise ein solches Bitsignal entsprechend einem Zählzustand des Subtraktionszählers 159 als ein Verzögerungsanforderungssignal SDM ab. Das Verzögerungsanforderungssignal SDM von einer eine Sendung absetzenden Station wird der obenbeschriebenen UND-Schaltung 127 zugeführt, die innerhalb des Synchronsignalgenerators 113 A angeordnet ist, um die Zuführung des Bezugstaktsignals C als Steuertaktsignal CV 1 zu dem Pulsbreitenmodulator 129 und dem Schieberegister 121 zu steuern.

Der Empfangsblock 119 enthält andererseits, wie Fig. 4(b) zeigt: a) einen Demodulator 161, der die empfangenen Daten, die über eine Torschaltung S 147 herangeholt wurden, demoduliert, um die Daten in das Taktsignal CLR und in das serielle Datensignal DR aufzuteilen; b) einen Serien/Parallel-Wandler (S/P CON) 163, der die demodulierten seriellen Daten DR in ein Paralleldatensignal DPR umwandelt; c) einen Speicherkreis 165, d. h. einen RAM, der das parallelgewandelte Datensignal DPR, das vom Wandler 163 abgegeben wird, speichert.

Das nach der Demodulation mittels des Demodulators 161 abgegebene Taktsignal CLR wird dazu verwendet, jedes Bit der seriellen Datenkette DR, die dem Serien/Parallel-Wandler 163 zugeführt werden, innerhalb des Zeitschlitzes zu verschieben. Daher ist eine Periode T _CLR des Taktsignals CLR ebenfalls kürzer als die Periode t _c des Bezugstaktsignals C im Synchronsignalgenerator 113 A, das den Zeitschlitz vorgibt. Da das Taktsignal CLB aus der empfangenen seriellen Datenkette abgeleitet wird, ist die Periode T _CLR die gleiche wie die Periode T _CLT des Taktsignals CLT im Sendeblock 117.

Der Speicherkreis 165 gibt die Ausgangssignale La, Lb und Lc der drei Verriegelungskreise LA, LB und LC als Adreßdaten ein und speichert die Daten, die von dem Serien/Parallel-Wandler 163 abgegeben werden, in eine angegebene Adresse.

Es sei notiert, daß die Speicherkreise 151 A und 165 im Sendeblock 117 und im Empfangsblock 119 beispielsweise mit einem Mikrocomputer (nicht dargestellt) verbunden sind. Die Übertragungs-Dateninformation wird in dem Speicherkreis 151 A in Übereinstimmung mit einem Zustand einer gesteuerten Last gespeichert und die gesteuerte Last wird auf der Basis von Daten gesteuert, die aus dem Speicherkreis 165, ausgelesen werden.

Die Torschaltung A 139 im Steuerblock 115 öffnet in Abhängigkeit von dem Bitpegel von "1" des ersten Steuerdatensignals G 1, so daß entweder der Sendeblock 117 oder der Empfangsblock 119 mit der Datenübertragungsleitung 112 verbunden wird. Welcher der Blöcke 117 und 119 mit der Leitung verbunden wird, hängt von einem Logikzustand des zweiten Steuerdatensignals G 2 vom Speicherkreis 135 ab. Wenn der Sendeblock 117 mit der Datenübertragungsleitung 112 verbunden ist, dann wird die Datenübertragung zu einer anderen Station ermöglicht. Wenn der Empfangsblock 119 mit der Datenübertragungsleitung 112 verbunden ist, dann wird der Empfang von einer der anderen Stationen ermöglicht.

Als nächstes soll eine Betriebsweise der ersten bevorzugten Ausführungsform erläutert werden.

In dem Netzwerksystem des obenbeschriebenen Aufbaus hat eine aus der Mehrzahl der Stationen, die das Netzwerksystem bilden, den Speicherkreis 135, in dem Steuerdaten G 1 und G 2 für jede Adresse gespeichert sind, wie in Fig. 4(a) beispielhaft dargestellt ist, und die anderen Speicherkreise 151 A und 165, in denen Speicherplätze für Datenempfang und -sendung für die entsprechenden Adressen, die Fig. 4(b) zeigt, vorgesehen sind.

Es sei nun angenommen, daß das Synchronsignal MV 1, das in Zeile (b) von Fig. 6 dargestellt ist, vom Synchronsignalgenerator 113 A zu jeder Station gesandt wird und die Ausgangssignalpegel (D 3 bis D 1) des in Fig. 4(a) gezeigten Schieberegisters 133 zum Zeitpunkt t 1 gezeigten Zeile (b) von Fig. 6 die Größen 1, 1, 1 haben.

Da die Gesamtausgangssignalpegel D 3 bis D 1 des Schieberegisters 133 die Größen 1, 1, 1 angeben, geht das erste Steuerdatensignal G 1 des Speicherkreises 135 auf eine "1" nach Ablauf einer Verzögerungszeit ta über, während das zweite Steuerdatensignal G 2 auf einer "0" bleibt. Die Verzögerungszeit ta ist eine Zeit, die für die Demodulation des Synchronsignals CM in dem Synchronsignalempfangskreis 131 des Steuerblocks 115 benötigt wird.

Das Taktsignal CLK wird den Verriegelungskreisen 137 und 141 zu einem Zeitpunkt t 2 zugeführt. Die Zeitdifferenz zwischen den Zeiten t 1 und t 2 entspricht einer Periode des Synchronsignals MV 1. Zum Zeitpunkt t 2 werden beide Steuerdatensignale G 1 und G 2 mittels der Verriegelungskreise 137, 141 verriegelt. Ein erstes Torsteuersignal L 1, das Ausgangssignal des Verriegelungskreises 137, zeigt "1" und ein zweites Torsteuersignal L 2, das Ausgangssignal des Verriegelungskreises 131, zeigt "0".

Zur gleichen Zeit wird das vom ersten Verriegelungskreis 137 abgegebene erste Torsteuersignal L 1 zu den drei Verriegelungskreisen LA, LB und LC gesandt, so daß diese Verriegelungskreise die entsprechenden Ausgangssignale D 3, D 2 und D 1, angegeben durch 1, 1, 1 der drei Stufen des Schieberegisters 133, verriegeln. Die Verriegelungsausgangssignale Lc, Lb und La werden parallel zu den Speicherkreisen 151 A und 165 als deren Adreßdaten gesandt.

Nach Abschluß der obigen Operation zeigen die Gesamtausgangssignale D 3 bis D 1 des Schieberegisters 133 nach der Zeitverzögerung ta die Größe 1, 1, 0 an, so daß beide Steuerdatensignale G 1 und G 2, die von dem Speicherkreis 135 abgegeben werden, eine "1" zeigen.

Daher ist die Torschaltung A 139 offen, wenn das erste Torsteuersignal L 1, das von der Verriegelungsschaltung 137 abgegeben wird, auf eine "1" übergeht, und die Torschaltung S 147 ist offen, wenn das von dem Verriegelungskreis 141 abgegebene zweite Torsteuersignal L 2 eine "0" anzeigt. Daher wird der Empfangsblock 119 für den Empfang von Daten freigeschaltet. Das serielle Datenkettensignal (Datenwort) DT, das von der Vielzahl von seriellen Bits gebildet wird, wird über die Torschaltungen A 139 und C 147 von der Datenübertragungsleitung 112 zum Empfangsblock 119 geleitet. Das serielle Datenkettensignal (Datenwort) DT wird demoduliert und dann in Paralleldaten umgewandelt. Die Paralleldateninformation wird in dem vorbezeichneten Bereich in dem Speicherkreis 165 als empfangene Dateninformation gespeichert.

Zu diesem Zeitpunkt speichert der Speicherkreis 165 die Werte 1, 1, 1 als die Adreßdaten. Die durch 1, 1, 1 spezifizierte Adresse speichert die empfangenen Daten (d. h. die seriellen Daten von 1, 1, 0, 1, wie in Zeile (g) von Fig. 6 gezeigt).

Zum Zeitpunkt t₃ nach Verstreichen einer Periode des Synchronsignals MV 1 werden beide Steuerdatensignale G 1 und G 2, die von dem Speicherkreis 135 abgegeben werden, von den Verriegelungskreisen 137 und 141 verriegelt. Da das erste Steuerdatensignal G 1 eine "1" anzeigt, und das zweite Steuerdatensignal G 2 eine "1" anzeigt, zeigt das erste Torsteuersignal L 1 als Ausgangssignal des Verriegelungskreises 137 eine "1", und das zweite Torsteuersignal L 2, das von dem Verriegelungskreis 141 abgegeben wird, zeigt eine "1". Daher ist die Torschaltung A 139 offen, die Torschaltung B 143 ist offen, die Torschaltung C 147 ist geschlossen, so daß der Sendeblock 117 wiederum für die Aussendung der gespeicherten Daten freigeschaltet ist.

Außerdem verriegeln die drei Verriegelungskreise LA, LB und LC gleichzeitig die Ausgangssignale 1, 1, 0, die von dem Schieberegister 133 zum Zeitpunkt t 3 abgeleitet wurden.

Die verriegelten Signale 1, 1, 0, d. h. die Ausgangssignale La, Lb und Lc werden den Speicherkreisen 151 A und 165 zugeleitet.

Die Ausgangssignale D 3 bis D 1 der entsprechenden Stufen des Schieberegisters 133 werden nach Verstreichen der Verzögerungszeit ta, beginnend mit der Zeit T 3 um eine Stufe verschoben. Die Ausgangssignal- Logikzustände sind 1, 1, 0 und dementsprechend werden die Ausgangssignale vom Speicherkreis 135 geändert.

Bis eine Zeit, die einer Periode des Synchronsignals MV 1 entspricht, seit dem Zeitpunkt t 3 verstrichen ist, werden daher die seriellen Daten, die von der Mehrzahl von Bits gebildet werden, zur Datenübertragungsleitung 112 vom Sendeblock 117 über die Torschaltungen A 139 und B 143 gesandt. Zu diesem Zeitpunkt werden die Sendedaten, die innerhalb des Speicherbereiches, der den empfangenen Adreßdaten (1, 1, 0) entspricht, gespeichert sind, von dem Speicherkreis 151 A zur Übertragungsleitung 112 gesandt.

Es sei dann angenommen, daß die in der Adresse (1, 1, 0) in dem Speicherkreis 151 A des Sendeblocks 117 gespeicherten Daten eine Paralleldateninformation von 1, 0, 0, 1 ist.

Wenn die Adresse als (1, 1, 0) spezifiziert ist, dann werden die Daten (1, 0, 0, 1) ausgelesen, so daß das Paralleldatensignal DP 151 zum Parallelserienwandler 153 gesandt wird. Der Parallel/Serien-Wandler 153 wandelt das Paralleldatensignal DP 151 in ein entsprechendes serielles Datensignal DS 153 synchron mit dem Taktsignal CLT um. Das serielle Datensignal DS 153 unterliegt einer Pulsbreitenmodulation durch den Modulator 157 entsprechend dem Taktsignal CLT.

Das Datenwort DT (siehe Zeile (g) von Fig. 6) der seriellen Dateninformation (1, 0, 0, 1) in der eine breite Impulsbreite (dargestellt durch eine "1") und eine schmale Impulsbreite, dargestellt durch eine "0" in Serie miteinander in Bezug auf die Zeit vorhanden sind, wird über die Torschaltungen B 143 und A 149 zur Datenübertragungsleitung 112 gesandt.

In der Sendebetriebsart nach dem Zeitpunkt t 3 zeigt das zweite Torsteuersignal L 2 eine "1", die vom Steuerblock 115 zum Sendeblock 117 gesandt wird. Bei der Anstiegsflanke des Steuersignalcodes L 2 werden die Daten über die Bitlänge (in diesem Falle vier Bits) gelesen, die in dem Datenzahlspeicherbereich MDN des Speicherkreises 151 gespeichert sind. Mit anderen Worten, das Bitlängensignal SDN (hier "vier" darstellend) auf der Basis der Bitlängendateninformation wird dem Subtraktionszähler 149 zugeführt. Der numerische Wert "4", der die Bitlänge darstellt, wird in den Subtraktionszähler 159 eingegeben.

Die serielle Dateninformation wird in einer Einheit von einem Bit auf der Basis des Taktsignals CLT vom Taktgenerator 155 übertragen. Der Subtraktionszähler 159 zählt schrittweise um 1 das Datenlängensignal SDN abwärts, immer wenn das Taktsignal CT empfangen wird. Das Ausgangssignal des Subtraktionszählers 159 zeigt "0", bis die Übertragung des Vier- Bit-Seriendatensignals abgeschlossen ist und zeigt "1" bei Abschluß der Übertragung dieses vorgenannten Signals.

Daher zeigt der Logikzustand des Verzögerungsanforderungssignals SDM, das vom Sendeblock 117 erzeugt wird, eine "0" während der Übertragung der seriellen Daten und zeigt eine "1" nach dem Ende dieser Datenübertragung.

Die UND-Schaltung 127 des Synchronsignalgenerators 113 A, die das Verzögerungsanforderungssignal SDM empfängt, steuert den Durchlauf des Bezugstaktsignals C entsprechend dem Logikzustand des Verzögerungsanforderungssignals SDM zum Pulsbreitenmodulator 129 und zum Schieberegister 121. Der Zugriff zu der UND-Schaltung 127 durch die Sendeblöcke 117 mehrerer Stationen kann beispielsweise mittels einer ODER-Schaltungsanordnung eingerichtet werden, der die Ausgänge der einzelnen Subtraktionszähler 159 zugeführt sind.

Während der Übertragung der seriellen Dateninformation können der Pulsbreitenmodulator 129 und das Schieberegister 121 das Bezugstaktsignal C nicht empfangen. (Nach Abschluß der Übertragung wird die Zuführung des Bezugstaktsignals C wieder aufgenommen). Auf diese Weise wird das Steuertaktsignal CV 1, das durch die UND-Schaltung 127, die das Verzögerungsanforderungssignal SDM empfängt, bei dieser Ausführungsform zur Synchronsignalerzeugung verwendet.

Daher wird die Zuführung des Synchronsignals MV 1 zur Synchronsignalübertragungsleitung 111 unterbunden, bis die Übertragung der seriellen Daten abgeschlossen ist. Wenn das Bezugstaktsignal C während der Übertragung der seriellen Daten erzeugt wird, wird die Erzeugung des Synchronsignals MV 1 verzögert, bis die Übertragung abgeschlossen ist.

Der Übertragungszeitschlitz wird daher variiert und entsprechend der Länge der seriellen Datenkette vergrößert. Die Datenübertragung kann ohne Behinderung durch den Takt des Synchroncodes ausgeführt werden.

Es sei hervorgehoben, daß die Dauer ausgedehnt werden kann, für die das Verzögerungsanforderungssignal SDM auf einer "0" ist, wobei die Dauer zum Zeitpunkt des Endes der Übertragung der seriellen Daten beginnt und für eine vorbestimmte Zeit anhält. In diesem Falle wird ein Zeitpunkt zu welchem die Sperrung des Durchlasses des Bezugstaktsignals C an der UND-Schaltung 127 des Synchronsignalgenerators 113 A aufgehoben wird, um eine vorbestimmte Zeit verzögert.

Wie oben beschrieben, erfolgt in einer der Stationen, die in den Fig. 4(a) und 4(b) dargestellt ist, der Datenempfang, wenn die Adresse die Größen (1, 1, 1) angibt und die Datenübertragung erfolgt, wenn die Adresse (1, 1, 0) angibt. Wenn andererseits in einer der anderen Stationen jeder Speicherkreis 135, 151 A, 165 so eingestellt ist, daß die Datenübertragung erfolgt, wenn die Adresse die Größen (1, 1, 1) angibt und Datenempfang stattfindet, wenn die Adresse (1, 1, 0) angibt, dann kann eine Synchronisation zwischen diesen Stationen eingerichtet werden, d. h. der Station, die in den Fig. 4(a) und 4(b) dargestellt ist und der obenbeschriebenen einen der anderen Stationen, und die gegenseitige Übertragung und der Empfang von Daten kann zwischen jenen Stationen erfolgen.

Wenn in der in den Fig. 4(a) und 4(b) gezeigten Station die Dateninformation in den Speicherkreis 131 in solcher Weise eingestellt ist, d. h. wenn die Adresse (0, 0, 1) ist, dann wird Datenempfang ausgeführt, wenn jedoch die Adresse (0, 1, 0) ist, dann wird Datenübertragung ausgeführt, und wenn in einer der anderen Stationen die Daten so eingestellt sind, daß wenn die Adresse (0, 0, 1) ist, die Datenaussendung stattfindet, aber wenn die Adresse (0, 1, 0) ist, Datenempfang ausgeführt wird, dann kann die Datenaussendung/ Aufnahme zwischen jenen Stationen ausgeführt werden. Auf diese Weise kann die in den Fig. 4(a) und 4(b) gezeigte Station eine vorbestimmte Information senden und empfangen zu und von zwei der anderen Stationen separat ohne Kollision der vorbestimmten Daten.

Wenn die gegenseitige Datenaussendung und -aufnahme mit Adressen stattfindet, die den Stationen, zwischen denen die Datenübertragung stattfindet, gleich sind, dann ist es daher möglich, eine Adressierung mit der Synchronisation durchzuführen, die mittels des Synchronsignals MV 1 erhalten wird.

Darüberhinaus kann eine Station eine Mehrzahl unterschiedlicher Daten zu bzw. von einer Mehrzahl von Stationen aussenden und empfangen.

Die Fig. 7(a) und 7(b) zeigen zusammen eine Station und einen Synchronsignalgenerator einer zweiten bevorzugten Ausführungsform der Erfindung.

In den Fig. 7(a) und 7(b) ist der einzelne Aufbau des Sendeblocks 17 und des Synchronsignalgenerators 113 B von jenen nach den Fig. 4(a) und 4(b) verschieden.

Im allgemeinen vermeidet der Sendeblock 117 den Datenzahlspeicherbereich MDN, der die Daten über die Bitlänge im Speicherkreis 151 B speichert und verwendet keinen Subtraktionszähler.

Der Synchronsignalgenerator 113 B ist darüberhinaus mit einer Schlitzlängentafel (beispielsweise ein ROM enthaltend) 411 und zusätzlichen zwei Stufen g 1, g 2) des Schieberegisters 413 versehen.

Außerdem werden die parallelen Ausgangssignale A 3 bis A 1 der drei Stufen m 3 bis m 1 im Schieberegister 121 als die Adreßsignale der Schlitzlängentabelle 411 verwendet. Zwei Ausgangssignale DS 1 und DS 2 der Schlitzlängentabelle 411 werden der ersten Stufe g 1 und der zweiten Stufe g 2 des Schieberegisters 413 zugeleitet.

Die UND-Schaltung 127 empfängt das Ausgangssignal der zweiten Stufe g 2 des Schieberegisters 413 und das Bezugstaktsignal C vom Bezugstaktgenerator 125.

Das Steuertaktsignal CV 2, d. h. das logische Produkt der UND-Schaltung 127, wird jeder Stufe des Schieberegisters 121 und dem Pulsbreitenmodulator 127 zugesandt. Das Schieberegister 413 verriegelt die Ausgangssignale DS 1 und DS 2 der Schlitzlängentabelle 411 bei der Anstiegsflanke des Steuertaktsignals CV 2.

Das Schieberegister 413 verschiebt die verriegelten Ausgangssignale DS 1 und DS 2 immer dann, wenn das Bezugstaktsignal C vom Bezugstaktgenerator 125 ansteigt.

Es sei nun angenommen, daß jede Dateninformation in jeder Adresse gespeichert ist, wie in Fig. 7(a) dargestellt.

Fig. 8 zeigt ein Signalzeitdiagramm eines jeden Ausgangssignals der repräsentativen Kreise in dem Synchronsignalgenerator 113 B von Fig. 7(a).

Es sei nun angenommen, daß die logischen Zustände A 3 bis A 1 in den drei Stufen m 3 bis m 1 des Schieberegisters 121 unmittelbar vor dem Zeitpunkt t 2 die Größen 1, 1, 0 anzeigen. Zu diesem Zeitpunkt ist das M-Seriencodesignal M auf einer "1" und das Ausgangssignal der EXCLUSIV-ODER-Schaltung 123 ist auf einer "0".

Beide Ausgangslogikzustände der ersten Stufe g 1 und der zweiten Stufe g 2 des Schieberegisters 413 sind auf "1", da beide Ausgangssignalpegel DS 1 und DS 2, die von der Schlitzlängentabelle 411 abgegeben werden, auf "1" sind. Aufgrund der Verschiebung mit Hilfe des Bezugstaktsignals C bleibt der Ausgangslogikzustand der zweiten Stufe g 2 nach dem Zeitpunkt t 2 auf einer "1".

Zum Zeitpunkt t 2 wird das von der UND-Schaltung 127 gewonnene Steuertaktsignal CV 2 dem Schieberegister 121 zugeleitet, so daß die entsprechenden Logikzustände A 3 bis A 1 des Schieberegisters 121 die Größen 1, 0, 0 anzeigen. Da das M-Seriencodesignal M auf einer "1" bleibt, sind die Logikzustände der Ausgangssignale DS 1 und DS 2 der Schlitzlängentabelle 411 auf "1" und "0", was dann in dem Schieberegister 413 gehalten wird.

Obgleich das nachfolgende Bezugstaktsignal C zum Zeitpunkt t 2d erzeugt wird, kann der Taktimpuls des Bezugstaktsignals C nicht durch die UND- Schaltung 127 laufen. Die Erzeugung des M-Seriencodes wird ohne Verschiebung im Schieberegister 121 verzögert.

Die zweite Stufe g 2 des Schieberegisters 413 wird auf eine "1" umgeschaltet; aufgrund des Verschiebebetriebes des Registers zum Zeitpunkt t 3, zu welchem das nachfolgende Bezugstaktsignal C erzeugt wird. Der Taktimpuls vom Bezugstaktgenerator 125 kann daher durch die UND-Schaltung 127 laufen und erscheint als Steuertaktsignal CV 2.

Der Verschiebebetrieb des Schieberegisters 121 wird wieder gestartet.

Danach zeigen zum Zeitpunkt t 5 die Ausgangssignale A 3 bis A 1 des Schieberegisters 121 die Größen 1, 0, 1. Das Datensignal DS 1, das von der Schlitzlängentabelle 411 abgegeben wird, ist "1", das Datensignal DS 2 das von der Schlitzlängentabelle 413 abgegeben wird, ist "0" und diese Datensignale DS 1 und DS 2 werden in die entsprechenden Stufen des Schieberegisters 413 gesandt und dort gehalten.

Da die zweite Stufe g 2 desselben eine "0" anzeigt, wird ein Taktimpuls daran gehindert, durch die UND-Schaltung 127 zu laufen, wenn der Taktimpuls beim Bezugstaktsignal C zu einem Zeitpunkt t 5d erscheint. Auf die gleiche Weise wird ein Taktimpuls daran gehindert, durch die UND-Schaltung zu laufen, wenn der Taktimpuls zu einer Zeit t 6d auf dem Bezugstaktsignal C erscheint, wie Fig. 8 zeigt.

Auf diese Weise erscheint ein Zeitzwischenraum, in welchem kein Taktimpuls im Steuertaktsignal CV 2 vorhanden ist, entsprechend den eingestellten Daten DS 1, DS 2 in der Schlitzlängentabelle 411 (in diesem Falle zu den Zeiten t 2d, t 5d und t 6d). Da die Erzeugung des Synchroncode in diesem Falle nicht fortfährt, wird das Synchronsignal auf diese Weise verzögert, so daß der Zeitschlitz entsprechend verlängert wird.

Auf diese Weise kann der Zeitschlitz auf eine vorgegebene gewünschte Länge ausgedehnt werden und die Erzeugung der Codekette wird verzögert, so daß der Zeitschlitz der Länge der zu übertragenden seriellen Datenkette entspricht.

In dem zweiten Ausführungsbeispiel werden die Zeitschlitzmengen entsprechend der Synchronadressen (1, 0, 0), (1, 0, 1) und (0, 1, 1) ausgedehnt. Da das M-Seriencodesystem dritter Ordnung als der Synchroncode verwendet wird, kann ein Verzögerungskennzeichen in einen Speicherbereich der Schlitzlängentabelle eingestellt werden, der einer rückwärts drittverschobenen Adresse in der Synchronadressenfolge in der Schlitzlängentabelle entspricht, da der M-Seriencode dritter Ordnung als Synchroncode verwendet wird. Wenn ein M-Seriencode N-ter Ordnung verwendet wird, dann kann die Adresse um N nach rückwärts verschoben werden.

Obgleich bei dieser Ausführungsform die Schlitzlänge für die vorbestimmte Codekettenadresse zweimal länger als für die andere Codekettenadresse ist, kann die Zeitschlitzlänge für die vorbestimmte Codekettenadresse ein Vielfaches einer ganzen Zahl für die andere Codekettenadresse sein, wenn die Zahl der Stufen des Schieberegisters 413 und die Speicherdatenlänge der Schlitzlängentabelle 411 entsprechend vergrößert sind.

Es sei hervorgehoben, daß das Schieberegister 413 durch einen Zähler ersetzt werden kann.

Wenn ein Multiplikator zur Ausdehnung des Zeitschlitzes größer gemacht wird, dann bleibt er wirksam, da die Bits der Speicherdatenlänge in der Schlitzlängentabelle 411 kleiner gemacht werden, wenn der Zähler verwendet wird.

Außerdem kann in gleicher Weise, wie unter Bezugsnahme auf die Fig. 4(a) und 4(b) erläutert, die Adresse jeder Station willkürlich nach der Ausführungsform nach den Fig. 7(a) und 7(b) gesetzt werden, so daß ein gegenseitiger Datenaustausch zwischen den Stationen stattfinden kann.

Wenn in dem Netzwerksystem beider Ausführungsformen nach den Fig. 4 und 7 jede Station nur als Datenempfangseinheit oder nur als Datensendeeinheit funktionieren kann, dann können entsprechend in den Stationen der Datenempfangsblock 119 bzw. der Datensendeblock 117 weggelassen werden.

Obgleich der M-Seriencode für den Synchroncode verwendet ist, kann auch jeder andere Code, beispielsweise ein L-Seriencode verwendet werden. Es kann in der Praxis jedoch schwierig sein, andere Zeitseriencodes zu verwenden, da eine solche Kombination von Schieberegister und logischem Element die anderen Zeitseriencodes nicht erzielt.

Wenn, wie oben beschrieben, die Erzeugung des Informationsbits für ein Synchronsignal variabel verzögert wird, um mit der Länge der zu übertragenden seriellen Datenkette übereinzustimmen und der Zeitschlitz ausgedehnt wird, dann läßt sich die Übertragungsleistung im Netzwerksystem vergrößern und ein billiges Netzwerk läßt sich erzielen.

Claims (10)

1. Einrichtung zum zeitmultiplexen Übertragen serieller, aus mehreren Bits bestehender Datenwörter zwischen Datenstationen, die an eine gemeinsame Datensignalübertragungsleitung und an eine gemeinsame Steuerleitung angeschlossen sind, enthaltend:
einen Synchronsignalgenerator (Fig. 4(a): 113A; Fig. 7(a): 113B), der ein Synchronsignal (CM) periodisch auf die Steuerleitung (111) gibt als Mischung aus einem vorbestimmten seriellen Codesignal (M) und einem Bezugs-Steuertaktsignal (CV 1, CV 2), wobei das serielle Codesignal (M) mehrere Adressen enthält, die den Datenstationen einzeln zugeordnet sind und sequentiell in Zeitschlitzen (Fig. 8: t₁, t₂, . . . t₇) enthalten sind, die jeweils durch eine Taktperiode (t _c) des Bezugs-Steuertaktsignals (CV 1, CV 2) definiert sind,
einen Steuerblock (Fig. 4a, Fig. 7a: 115) in jeder Datenstation, der das Synchronsignal (CM) von der Steuerleitung (111) aufnimmt und synchron mit dem in dem Synchronsignal (CM) enthaltenen Bezugs-Steuertaktsignal (CV 1, CV 2) prüft, ob eine der in dem Synchronsignal (CM) enthaltenen Adressen mit der der betreffenden Datenstationen zugeordneten Adresse übereinstimmt,
dadurch gekennzeichnet, der Steuerblock (115) aus dem Adreßanteil den in der angesprochenen Datenstationen herzustellenden Sende-/Empfangs-Betriebszustand ermittelt, und ferner in jeder Datenstation und im Synchronsignalgenerator eine Einrichtung (Fig. 4(b): 159, 151 A, SDN, Fig. 4(a): 127; Fig. 7(a): 411, 413) das Aussenden des nachfolgenden Synchronsignals (CM) sperrt, bis die laufende Übertragung eines Datenworts von der einen zur anderen Datenstation über die Signalübertragungsleitung (112) innerhalb des momentanen Zeitschlitzes beendet ist.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Synchronsignalgenerator (113 A; 113 B) enthält:
einen Taktimpulsgenerator (125), der ein Taktsignal (C) einer festen Zeitdauer (tc) abgibt, das jeden Zeitschlitz (t₁, t₂, t₃, . . .) definiert;
einen Codesignalgenerator (121, 123, 129), der ein zeitserielles Codesignal (MV 1; MV 2) als das zyklische Synchronsignal (CM) auf die Synchronsignalübertragungsleitung (112) abgibt, wobei eine Zeitperiode eines jeden Code in dem zeitseriellen Codesignal (MV 1; MV 2) dem Zeitschlitz entspricht, der durch die feste Zeitdauer des Taktsignals (C) definiert ist; und
eine Sperreinrichtung (127; 411, 413), die auf ein Signal anspricht, das anzeigt, daß das Datenwort (DT) von einer Datenstation zu einer anderen Datenstation übertragen wird, um die Übertragung des Taktsignals (C) vom Taktimpulsgenerator (125) zum Codesignalgenerator (121, 123, 129) zu sperren, damit der Synchronsignalgenerator (113 A; 113 B) das zyklische Synchronsignal (CM) nicht an die Synchronsignalübertragungsleitung (111) abgibt, wodurch das gesamte Datenwort (DT), deren Bitlänge den einen Zeitschlitz überschreitet, von der einen Datenstation zur anderen Datenstation während der Sperrung übertragen werden kann.

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß jede Datenstation enthält:
eine Zähleinrichtung (MDN) von (151 A, 159) zum Abwärtszählen der Anzahl der Bits, die die auszusendende Dateninformation (DT) bilden, und zum Abgeben eines Sperrsignals zur Sperreinrichtung (127), im Synchronsignalgenerator (113 A; 113 B), bis das Zählergebnis Null erreicht ist.

4. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Synchronsignalgenerator (113 B) enthält:
einen Speicher (411) zum Verändern der Länge eines jeden Zeitschlitzes entsprechend dem Inhalt eines originalen zeitseriellen Codesignals (A 1, A 2, A 3), und
eine Ausgabeeinrichtung (413) zum Ausgeben eines Sperrsignals zu der Sperreinrichtung (127), das anzeigt, daß das Datenwort (DT) von einer vom Inhalt des originalen zeitseriellen Codesignals (A 1, A 2, A 3) als Sendestation bestimmten Datenstation zu einer von dem Inhalt des nämlichen Codesignals (A 1, A 2, A 3) als Empfangsstation bestimmten Datenstation übertragen wird.

5. Einrichtung nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, daß der Codesignalgenerator (121, 123, 129) enthält:

• a) ein Schieberegister (121) mit einer vorbestimmten Anzahl von Stufen (m 1, m 2, m 3), das ein Logiksignal synchron mit dem vom Taktimpulsgenerator (125) über die Sperreinrichtung (127) empfangenen Taktsignal (C) verschiebt;
• b) eine Logikschaltung (123), die mit dem Schieberegister (121) verbunden ist und zusammen mit diesem einen M-Seriencodesignal (M) erzeugt, das eine Zeitdauer T _CM = tc × (2 ⁿ -1) hat, wobei tc die feste Zeitdauer des Taktsignals und n die Stufenanzahl des Schieberegisters (121) ist; und
• c) einen Impulsbreitenmodulator (129); der das zeitserielle Codesignal (MV 1; MV 2) synchron mit dem vom Taktimpulsgenerator (125) über die Sperreinrichtung (127) empfangenen Taktsignal (C) auf der Grundlage des M-Seriencodesignals (M) vom Schieberegister (121) abgibt.

6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die vorbestimmte Stufenanzahl des Schieberegisters (121) gleich drei ist und die Logikschaltung eine EXKLUSIV-ODER-Schaltung ist (123) ist, deren einer Eingang mit dem Ausgang der dritten Schieberegisterstufe (m 3) verbunden ist und deren anderer Eingang mit dem Ausgang der zweiten Schieberegisterstufe (m 2) verbunden ist und deren Ausgang mit dem Eingang der ersten Schieberegisterstufe (m 1) verbunden ist, so daß ein M-Seriencodesignal (M) dritter Ordnung erzeugt wird.

7. Einrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Sperreinrichtung eine UND-Schaltung (127) ist.

8. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Speicher (411) Sperrinformation über jede vorbestimmte, der entsprechenden Datenstation zugeordnete Dauer speichert, auf deren Grundlage die Sperreinrichtung (127) die Übertragung des Taktsignals (C) zum Codesignalgenerator (121, 123, 129) sperrt, und daß die Ausgabeeinrichtung (413) die Sperrinformation aus dem Speicher (411) abruft und das Signal zur Sperreinrichtung (127) entsprechend der vorbestimmten Zeitdauer abgibt, die jeder Datenstation in der Sendebetriebsart zugeordnet ist, so daß das Datenwort (DT) auf die Datenübertragungsleitung (111) für die vorbestimmte Zeitdauer ausgesendet wird.

9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Ausgabeeinrichtung (413) ein zweistufiges Schieberegister ist, wobei die Eingänge beider Stufen (g 1, g 2) mit dem Speicher (411) verbunden sind, um Bits zu verschieben, die die vorbestimmte Sperrinformation bilden, um die vorbestimmte Zeitdauer zu vergrößern.

10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Vergrößerung der vorbestimmten Zeitdauer mit einer ganzen Zahl vervielfältigt wird, wenn die Bitlänge, die die vorbestimmte Sperrinformation bildet, und die Stufenzahl des Schieberegisters (413) vergrößert werden.