DE3339288C2 - - Google Patents

Description

Die Erfindung betrifft eine Erkennungsvorrichtung für Mikrobrüche, die durch einen durch einen Mikrobruch eines Gegenstands hervorgerufenen Schall erfaßt, um das Auftreten des Mikrobruchs festzustellen. Derartige Mikrobrüche können als Rißbildungen und deren Größerwerden in Erscheinung treten, und sie können z. B. kennzeichnend sein für die Ermüdung und Verschlechterung des Materials des Gegenstands.

Das Phänomen der Schallerzeugung beim Auftreten mikroskopisch kleiner Brüche eines Gegenstands ist bekannt. Die Schallerzeugung ist darauf zurückzuführen, daß ein Teil der Spannungsenergie des Gegenstands in Form von Ultraschallwellen emittiert wird. Man hat dieses Phänomen dazu ausgenutzt, Unregelmäßigkeiten eines Materials, einer Anlage oder dergleichen durch Überwachen der Abgabe des Schallsignals zu erkennen. Die bisher bekannten Methoden dieser Art zielen jedoch in erster Linie ab auf die Messung von Parametern im Zeitbereich, d. h.: auf die Messung der Intensität, des Entstehungsorts, der Frequenz und der Dauer des Schallsignals. Diesen Verfahren haftet die Schwierigkeit an, externes Rauschen, wie z. B. Vibrationsgeräusche sowie elektrisches Rauschen, zu beseitigen. Um zwischen Rauschsignalen und dem Schallsignal eine Unterscheidung treffen zu können, ist eine spezielle Schaltung notwendig.

Es ist auch ein Verfahren vorgeschlagen worden, welches unter Berücksichtigung der unterschiedlichen Frequenzspektren zwischen Schallsignal einerseits und externem Rauschen andererseits eine Unterscheidung zwischen den Signalen vornimmt, indem die Differenz zwischen ihren durch einige Filter unterschiedlicher Frequenzkennlinien hervorgerufenen Dämpfungsfaktoren zugrundegelegt wird. Dieses Verfahren zielt jedoch nicht ab auf die Frequenzanalyse, und das für den Unterscheidungsvorgang verwendete Filter kann nicht entworfen werden, wenn man nicht das Spektrum des Schallsignals vorher kennt. In jüngster Zeit wurde ein Verfahren vorgeschlagen, welches eine Unregelmäßigkeit dadurch ermittelt, daß es das spektrale Muster des Schallsignals mit einem Bezugs-Spektralmuster vergleicht. Da das Spektralmuster des Schallsignals abhängig von der Beschaffenheit, der Struktur, dem Ablauf des Brechvorgangs sowie weiteren Größen der Testprobe beträchtlichen Schwankungen unterworfen ist, ist es schwierig, das Bezugs-Spektralmuster festzulegen. Es besteht also ein großer Bedarf an einer Einrichtung, die eine Echtzeit-Frequenzanalyse gestattet. Bisher wurde jedoch noch kein Prozessor vorgeschlagen, der die Echtzeit-Frequenzanalyse eines Schallsignals durchführt, welches Frequenzkomponenten in einem breiten Frequenzband, wie z. B. einigen 10 kHz bis 1 MHz, aufweist.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Erkennungseinrichtung für Mikrobrüche zu schaffen, die eine Echtzeit-Frequenzspektrumanalyse des Schallsignals ermöglichen, um ein einem Mikrobruch eines Gegenstands entsprechendes Signal zu gewinnen.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.

Die erfindungsgemäße Einrichtung arbeitet auf der Grundlage des Cooley-Tukey-Algorithmus. Nach diesem Algorithmus läßt sich die schnelle Fourier-Transformation auf ausschließlich Multiplikations- und Additions-Operationen zurückführen. Wie in dem Artikel "What is the Fast Fourier-Transform ?", IEEE Transactions on Audio and Electroacoustics, Juni 1967, Seiten 45 bis 55, insbesondere Fig. 5, näher ausgeführt ist, lassen sich aus einer Reihe von Abtastpunkten (die Abtastfrequenz muß bekanntlich dem Nyquist-Kriterium entsprechen), die als reelle Zahlen vorliegen, komplexe Werte für das Frequenzspektrum ermitteln, indem die Abtastwerte stufenweise mit bestimmten "Drehvektoren" multipliziert werden. Diese Drehvektoren hängen von der Verarbeitungsstufe und der Anzahl von Abtastpunkten ab. Der Drehvektor (W = exp (-2πj/N) ist also jeweils ein Vektor eines Zeigerdiagramms in der komplexen Ebene mit einem bestimmten Winkel bezüglich der Re-Achse.

In der erfindungsgemäßen Einrichtung erfolgt nun eine stufenweise Verarbeitung, wobei jeweils zwei Abtastwerte (A, B) mit Hilfe von Multiplikationen, Additionen und Subtraktionen unter Verwendung von Drehvektoren stufenweise verarbeitet werden, um die gewünschten Spektralwerte entsprechend dem Cooley-Tukey-Algorithmus zu erhalten.

Betrachtet man den Signalfluß in einer graphischen Darstellung des Cooley-Tukey-Algorithmus, so haben die einzelnen Verarbeitungsschritte gewisse Ähnlichkeit mit der Darstellung eines Schmetterlings. Daraus leitet sich der Begriff "Butterfly-Operation" ab. Durch die Kaskadenschaltung ist es also möglich, in den aufeinanderfolgenden Stufen gleichzeitig zu arbeiten. Zudem sind die einzelnen Stufen noch gleich aufgebaut.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. Um einerseits einen großen Bereich von Amplitudenwerten erfassen zu können, andererseits aber aufgrund einer dementsprechend großen Bitzahl die für schnelle Fourier-Transformation erforderlichen Berechnungen nicht zu lange andauern zu lassen, werden von dem Analog/Digital-Umsetzer die Abtastwerte mit i-Bits geliefert. Abhängig von der Stärke des Schallsignals weist jeder digitale Abtastwert eine mehr oder weniger große Anzahl führender Nullen auf. Deshalb wird nach Maßgabe der Größe des durch eine i-Bits umfassende Analog/Digital-Umsetzung erhaltenen Digitalsignals ein geeigneter, j Bits (i < j) umfassender Digitalwert für jede feste Anzahl von Abtast-Eingangsdaten ausgewählt, um die j Bits umfassenden Daten einer schnellen Fourier- Transformation (SFT) zu unterwerfen.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigt

Fig. 1 ein Blockdiagramm einer Ausführungsform einer erfindungsgemäßen Mikrobruch-Erkennungseinrichtung,

Fig. 2 eine Skizze, die die Rahmen-Unterteilung des Schallsignals veranschaulicht,

Fig. 3 ein Blockdiagramm eines SFT-Prozessors und einer Autoskalierschaltung,

Fig. 4 ein Blockdiagramm eines Pufferspeichers,

Fig. 5 ein Blockdiagramm einer arithmetischen Stufe zur Ausführung einer Butterfly-Operation,

Fig. 6 eine Tabelle, die die Beziehung zwischen Mikrobefehlen und Signalen zum Steuern bestimmter Teile einer Arithmetikeinheit veranschaulicht,

Fig. 7 eine Tabelle, die den Inhalt der in Fig. 6 gezeigten Befehle darstellt,

Fig. 8 eine logische Schaltungsskizze eines speziellen Ausführungsbeispiels einer in der Verarbeitungsstufe enthaltenen Autoskalierschaltung,

Fig. 9 eine logische Schaltungsskizze einer speziellen Ausführungsform der Autoskalierschaltung am Eingang des Pufferspeichers,

Fig. 10A bis 10F Zeitablaufdiagramme, die ein Beispiel für den Betrieb der gesamten erfindungsgemäßen Einrichtung veranschaulichen,

Fig. 11A das durch eine Ausführungsform der Erfindung erhaltene Spektrum des Schallsignals,

Fig. 11B das Spektrum, welches erhalten wurde, als die schnelle Fourier-Transformation ohne Rahmen- Bildung des Schallsignals an 8192 Abtastpunkten durchgeführt wurde,

Fig. 11C ein Spektrum, welches erhalten wurde, als die schnelle Fourier-Transformation bei einer Wortlänge von 14 Bits mit einer Festpunkt-Arithmetik durchgeführt wurde, ohne daß die Autoskalierschaltung verwendet wurde, und

Fig. 12A bis 12E Flußdiagramme, die den Ablauf des Betriebs in einer Butterfly-Operationseinheit veranschaulichen.

Fig. 1 weist eine Ausführungsform der Erfindung, bei der ein durch einen Mikrobruch eines Probegegenstands 11 hervorgerufenes Schallsignal von einem Aufnehmer 12 als elektrisches Signal erfaßt wird. Das Ausgangssignal des Aufnehmers 12 wird von einem Verstärker 13 verstärkt und über einen Anschluß 14 an einen Analog/Digital-Umsetzer (ADU) 15 gegeben. Bei dieser Ausführungsform wird das Ausgangssignal des Verstärkers 13 außerdem auf einen Vergleicher 16 gegeben, wo das Signal mit einem von einer Bezugssignalquelle 17 kommenden Bezugssignal verglichen wird. Ist der Absolutwert des Eingangssignals am Vergleicher 16 größer als das Bezugssignal, so wird dies als die Eingabe eines Schallsignals angesehen, und der Betrieb des ADU 15 und der nachfolgenden Verarbeitungsstufen wird in Gang gesetzt, während gleichzeitig ein Zeitsteuergenerator 18 gestartet wird, der die verstrichene Zeit angibt.

Der ADU 15 tastet das eingegebene Schallsignal (der Einfachheit halber wird das elektrische Signal im folgenden als "Schallsignal" bezeichnet) mit einer festen Periodendauer ab und wandelt jeden Abtastwert in ein mehrere Bits umfassendes digitales Signal um. Das digitale Signal wird in einen Pufferspeicher 19 eingeschrieben, aus dem es an einen Prozessor 21 gegeben wird, der eine schnelle Fourier-Transformation durchführt. Dieser Prozessor 21 wird im folgenden abgekürzt als SFT-Prozessor bezeichnet. Ein von dem SFT-Prozessor 21 ausgegebenes komplexes Frequenzspektrum wird von einem Leistungsspektrum-Rechner 22 für die Eingabe in einen Akkumulator 23 in ein Leistungsspektrum umgesetzt. Definiert man ein Schaltsignal als ein Ereignis, so wird das akkumulierte Leistungsspektrum für ein Ereignis berechnet und in einen Speicher 24 übertragen. Eine Autoskalierschaltung 25 berechnet einen Skalenfaktor, während sie gleichzeitig eine Block-Gleitkommaarithmetik steuert, die in dem SFT-Prozessor 21 stattfindet. Der sich ergebende Skalenfaktor 26 wird zur Normierung der Spektralintensität bei der in dem Akkumulator 23 stattfindenden Akkumulation verwendet.

Bei einem SFT-Algorithmus mit einer Basis 2 werden 2 ⁿ Daten als ein Rahmen definiert, und es wird für jeden Rahmen eine SFT-Operation durchgeführt. Beispielsweise bilden bei n = 10 insgesamt 1024 Daten einen Rahmen. Gemäß dem Abtasttheorem erhält man das Spektrum durch die SFT nur dann, wenn das zu messende Signal mit einer Abtastfrequenz abgetastet wird, die mindestens doppelt so groß ist wie die höchste in dem zu messenden Signal enthaltene Frequenz. Besitzt das Schallsignal eine Frequenzkomponente von 1 MHz, so beträgt die Abtastfrequenz (f _s ) 2 MHz. Für die Eingabe der Daten eines Rahmens benötigt man also folgende Zeit T _f :

T _{f = 2 ⁿ /f s = (1024/2) · 10^-6 = 0,512 msec (1) Fig. 2 zeigt schematisch die Unterteilung des Schallsignals in Rahmen. Es gibt zwei SFT-Verfahren für das in Fig. 2 gezeigte Schallsignal, welches eine Dauer hat, welche die Zeit T f übersteigt; nach dem einen Verfahren wird die SFT mit einem 8192 Abtastpunkte (n = 13) umfassenden Rahmen durchgeführt. Nach dem anderen Verfahren wird die SFT für jeden der insgesamt acht Rahmen durchgeführt, und die sich ergebenden Spektralkomponenten werden akkumuliert, um das Spektrum zu erhalten. Das in Fig. 2 dargestellte Beispiel entspricht der letzteren Methode, und zwar aus folgenden Gründen: i) Der Hardware-Aufwand ist gering;ii) Im Fall des Schallsignals wird eine nicht so große Frequenzauflösung benötigt; undiii) aufgrund der durch die Akkumulation bewirkten Mittelung werden für die SFT spezifische Mikroschwingungen des Spektrums unterdrückt.Es ist jedoch ebenfalls möglich, das erstgenannte Verfahren anzuwenden. Der Algorithmus des SFT-Prozessors 21 beruht auf dem Cooley-Tukey-Verfahren, wie es von J. W. Cooley und J. W. Tukey beschrieben ist in "An Algorithm for the Machine Calculation of Complex Fourier Series", Mathematics of Computation, 9, Seiten 297 ff., 1965, und wie es von W. T. Cochran und anderen beschrieben ist in "What is the Fast Fourier Transform ?", IEEE Trans. AU-15, Vol. 2, Seiten 48 ff., 1967. Es sei angenommen, daß ein Rahmen durch 2 ⁿ Punkte gebildet wird. Wie Fig. 3 zeigt, enthält der SFT-Prozessor 21 n Butterfly-Stufen 33₁ bis 33 n und eine diesen vorgeschaltete Stufe 32 für die Fensterverarbeitung. Bei 1024 Abtastpunkten (n = 10) enthält der SFT-Prozessor 21 insgesamt 11 in Kaskade geschaltete Stufen 32 und 33₁ bis 33 n . Fig. 4 zeigt in Blockdiagrammdarstellung den in den Fig. 1 und 3 vorhandenen Pufferspeicher 19, und Fig. 5 zeigt stellvertretend für eine der Stufen 33₁ bis 33 n eine Stufe 33. Der Pufferspeicher 19 und die Stufen 32 und 33 enthalten jeweils zwei Speicher M₁ und M₂, die derart ausgebildet sind, daß, wenn sich der eine Speicher im Schreibzustand befindet und die Ausgangsdaten des ADU 15 oder die Ausgangsdaten der vorausgehenden Stufe in ihn eingeschrieben werden, der andere Speicher im Lesezustand gehalten wird, in welchem die in ihn zuvor eingeschriebenen Daten einer arithmetischen Operation unterworfen werden und an die nächste Stufe übertragen werden. Nach Abschluß der Übertragung der Daten an den 1024 Abtastpunkten werden die Zustände der Speicher M₁ und M₂ vertauscht: der bisher im Lesezustand gehaltene Speicher wird in den Schreibzustand versetzt, und der bisher im Schreibzustand gehaltene Speicher wird in den Lesezustand gebracht. Der Datenstrom erfolgt also auf der Grundlage dieser Pipeline-Architektur. Die Adressen für den Zugriff zu den Speichern kommen von einem Adreßgenerator 37. Eine in jeder Stufe 33 enthaltene Butterfly-Einheit 41 wird außerdem durch einen von einer Steuereinheit 38 ausgegebenen Mikrobefehl gesteuert, so daß die Butterfly- Operation im Pipeline-Betrieb durchgeführt wird. Jede Stufe 33 besitzt einen Speicher 44, in dem ein Drehvektor gespeichert ist. Bezeichnet man die Eingangsdaten mit A bzw. B, die Ausgangsdaten mit A′ bzw. B′, und bezeichnet man den Drehvektor mit W (in jeder Stufe), so besteht die Butterfly-Operation in jeder Stufe aus einer Wiederholung der folgenden Gleichung (2): Hierbei werden in einer Stufe die in Fig. 6 dargestellten Mikrobefehle gegeben. Durch Decodieren der Befehle werden die in Fig. 6 gezeigten Steuersignale D₁, D₃ bis D₆, S₁ bis S₄ und SUB erzeugt, und es werden Befehle mit dem in Fig. 7 dargestellten Inhalt ausgeführt. Gemäß Fig. 5 werden die durch solche Befehle aus einem der Speicher M₁ und M₂ ausgelesenen Eingangsdaten A über Bus- Puffer 43 in ein Register 42 bzw. in einen Multiplizierer 45 geladen, und der Drehvektor W wird zur Durchführung einer Multiplikation von dem Festspeicher (ROM) 44 in den Multiplizierer 45 geladen. Zu dieser Zeit gelangt eine Leseadresse 46 an den ROM 44, während die Leseadresse gleichzeitig von einem zweier Multiplexer 47 für die Eingabe in denjenigen der Speicher M₁ und M₂ ausgewählt wird, der ausgelesen werden soll. Das durch den Multiplizierer 45 erhaltene Multiplikationsergebnis WB wird über einen Multiplexer 47 und einen Addierer 51 in ein Register 48 oder 49 geladen. Das Multiplikationsergebnis WB wird über einen Multiplexer 52, ein Exklusiv-ODER-Glied 53 und einen Multiplexer 54 zu dem Addierer 51 zurückgeführt. Sämtliche Bits an einem der Eingangsteile des Exklusiv- ODER-Glieds 53 werden entweder zu "0" oder zu "1" gemacht. Werden sämtliche Bits an dem einen Eingang auf "0" gesetzt, so werden die Ausgangsgröße des Exklusiv- ODER-Glieds 53 und der Inhalt des Registers 42 addiert, so daß man die Ausgangsdaten A′ erhält. Werden sämtliche Bits an dem einen Eingang auf "1" gehalten, so wird auf das oben erwähnte Additionsergebnis eine "1" addiert, so daß man das Komplement von WB erhält, was den Ausgangsdaten B′ entspricht. Es werden also Daten eingegeben, die die jeweiligen Teile der Schaltung so steuern, daß die Butterfly-Operation gemäß Gleichung (2) im Pipeline-Betrieb durchgeführt wird. Das Operationsergebnis wird über das Register 48 oder das Register 49 und eine ebenfalls als Multiplexer ausgebildete Überlauf-Sperrschaltung 55 an die nächste Stufe geliefert. Das Einschreiben in die Speicher M₁ und M₂ erfolgt dadurch, daß ihnen über Puffer 57 Daten 56 zugeführt werden, während gleichzeitig von den Multiplexern 47 eine Einschreibadresse 58 ausgewählt wird. Die Fig. 12A bis 12E zeigen den Ablauf des Pipeline- Betriebs in der Butterfly-Einheit 41. In den Fig. 12A bis 12E bezeichnen Re(A), Re(B) und Re(W) die Realteile von A, B bzw. W, und Im(A), Im(B) und Im(W) bezeichnen die Imaginärteile von A, B bzw. W. Durch Umschreiben der Gleichung (2) mit Angabe der Real- und der Imaginärteile erhält man: Re(A′) = Re(A) + [Re(B) · Re(W) - Im(B) · Im(W) ] Im(A′) = Im(A) + [Im(B) · Re(W) + Re(B) · Im(W) ] Re(B′) = Re(A) - [Re(B) · Re(W) - Im(B) · Im(W) ] Im(B′) = Im(A) - [Im(B) · Re(W) + Re(B) · Im(W) ] Die eingekreisten Zahlen 1 und 2 bedeuten die gleichzeitig mit einem 1. bzw. 2. Taktzyklus durchzuführenden Operationen/Übertragungen. Mit "C" ist der Ausdruck [Re(W) · Re(B) - Im(W) · Im(B) ] abgekürzt. Eine Multiplikation braucht 2 Taktzyklen, eine Addition 1 Zyklus, und eine Butterflyoperation insgesamt 8 Zyklen. MR bezeichnet ein Register, in welchem das von dem Multiplizierer 45 ermittelte Multiplikationsergebnis festgehalten wird. Mit einer solchen nach Art einer Pipeline strukturierten Anordnung läßt sich ein Echtzeitbetrieb bis zu einer Nyquist-Frequenz von 1,4 MHz erzielen, was eine Echtzeit- SFT des Schallsignals ermöglicht. Eine der Besonderheiten des Schallsignals besteht darin, daß einzelne Ereignisse manchmal in ihrer Intensität in einem so großen Bereich von 40 dB oder mehr streuen. Außerdem ist die Schallwelle selbst eine gedämpfte Schwingungswelle und die Daten der jeweiligen Rahmen in einem Ereignis unterscheiden sich in ihrer Amplitude, so daß, wenn man das Schallsignal in Rahmen unterteilt, die in dem letzten Rahmen enthaltenen Daten eine nur kleine Amplitude aufweisen. Führt man also eine digitale Operation mit begrenzter Wortmenge durch, so muß die Wortlänge des ADU 15 länger wählen als die für die digitale Operation, und man muß aus dem längeren Wort nach Maßgabe der Intensität des Eingangssignals geeignete Bits auswählen. Außerdem muß man mit einer Autoskaliereinrichtung einen Überlauf und einen Unterlauf während der Operation verhindern, so daß eine ausreichende Operationsgenauigkeit selbst dann ohne Verlust signifikanter Bits erzielt wird, wenn das Signal eine kleine Amplitude aufweist. Fig. 3 zeigt die Autoskalierschaltung 25. Es sei z. B. angenommen, die Wortlänge des ADU 15 betrage 10 Bits und die der SFT-Daten betrage 8 Bits. In dem in Fig. 4, in der entsprechende Teile die gleichen Bezugszeichen tragen wie in Fig. 5, gezeigten Pufferspeicher 19 wird, wenn 10-Bit-Daten (D₉ bis D₀) eines Rahmens von dem ADU 15 in einen der Speicher M₁ und M₂ eingeschrieben werden, ein Maximalwert des Rahmens von einem Maximalwert-Detektor 61 (Fig. 3) erfaßt, und für jeden Rahmen wird das festgestellte Ausgangssignal in einem Flipflop 67 eingestellt. Der eingestellte Inhalt des Flipflops wird von einem Decoder 62 decodiert, und der Pufferspeicher 19 wird von dem Ausgangssignal des Decoders 62 wie folgt gesteuert: Da der durch 10 Bits einschließlich eines Vorzeichenbits darstellbare Maximalwert 1023 beträgt, wird, wenn durch den Maximalwert-Decoder 61 ein Maximalwert von 255 (1023/4 = 255) oder weniger festgestellt wird, ein Bus- Puffer 64 (Fig. 4) eines Bitselektors 60 des Pufferspeichers 19 durch ein von dem Decoder 62 kommendes Bitauswahlsignal 63 ausgewählt. Wenn der von dem Decoder 61 erkannte Maximalwert im Bereich zwischen 256 und 511 (= 1023/2) liegt, wird ein Bus-Puffer 65 ausgewählt. Beträgt der erkannte Maximalwert 512 oder mehr, so wird ein Bus-Puffer 66 ausgewählt. Der Inhalt des ausgewählten Bus-Puffers wird als ein 8 Bits umfassendes Datum an den SFT-Prozessor 21 gegeben. Gleichzeitig wird das Ausgangssignal der Flipflop-Schaltung 67 als ein Anfangswert des Skalenfaktors 26 über eine Gatterschaltung 68 in Zählern 73 voreingestellt. Auf diese Weise ist es möglich, den dynamischen Bereich für das Eingangs-Schallsignal, welches großen Amplitudenschwankungen unterliegt, zu vergrößern, ohne daß es notwendig ist, die Datenwortlänge des SFT-Prozessors 21, d. h. den Hardware-Aufwand, zu erhöhen. Es wird also eine effiziente Ausnutzung einer 8-Bit-Wortlänge erzielt. Spezielle Beispiele für den Maximalwert- Detektor 61, die Flipflop-Schaltung 67 und dergleichen werden weiter unten erläutert. Außerdem läßt sich in jeder Stufe 33 gemäß Fig. 3 die Block-Gleitkommaarithmetik durch eine ähnliche Einrichtung steuern, um einen Maximalwert in einem Rahmen festzustellen. Die Butterfly-Operation entspricht der Gleichung (2), da jedoch |W | ≦ 1 ist, besteht die Möglichkeit eines Überlaufs, wenn der Wert A oder B größer wird als die Hälfte des durch 8 Bits darstellbaren Maximalwerts. In dem SFT-Prozessor 21 ist der Wertebereich für mögliche Daten A und B folgendermaßen vorgegeben: -128 ≦ A, B ≦ 127 (3) Demzufolge reicht es aus, die Daten A′ und B′ wie folgt zu nehmen: wenn Dies wird als Block-Gleitkommaarithmetik bezeichnet und stellt ein Verfahren dar, welches ermöglicht, die Butterfly-Operation unter bester Ausnutzung einer Wortlänge von 8 Bits durchzuführen. Um festzulegen, ob die Daten durch zwei zu teilen sind oder nicht, wird der Maximalwert der in jede Butterfly-Stufe 33 eingegebenen Eingangsdaten von einem Maximalwert-Detektor 71 festgestellt, das ermittelte Ausgangssignal in der Flipflop-Schaltung 67 zwischengespeichert und das zwischengespeicherte Ausgangssignal als Block-Gleitkommaarithmetik-Steuersignal 72 an die Überlauf-Sperrschaltung 55 (Fig. 5) jeder Stufe gegeben. Gleichzeitig wird der Skalenfaktor unter Verwendung des Ausgangssignals des Maximalwert-Detektors 71 nur dann durch den Zähler 73 abgestuft, wenn die Daten durch zwei geteilt wurden. Der Skalenfaktor durchläuft den Zähler 73 der jeweiligen Stufen nacheinander synchron mit dem Datenstrom. Folglich repräsentiert der schließlich ausgegebene Skalenfaktor 26 die Anzahl von Teilungen der Daten durch zwei während der SFT-Operation, und somit wird der Skalenfaktor zu einer Exponentengröße mit der Basis 2 und stellt den Exponententeil des Frequenzspektrums dar. Während der Akkumulation wird also das Spektrum des Mantissenteils durch den Skalenfaktor skaliert und akkumuliert. Fig. 8 zeigt ein Beispiel für eine Schaltung zur Bildung des Skalenfaktors. Das sechste Bit D₆ und das siebente Bit D₇ des Operationsergebnisses aus der vorausgehenden Stufe werden auf ein Exklusiv-ODER-Glied 75 gegeben, dessen Ausgangssignal über ein NOR-Glied 76 auf eine D-Flipflop 77 gegeben und von einem Taktsignal 78 in das Flipflop eingeschrieben wird, wobei der Takt bei jedem Datum gegeben wird. Der Ausgang des Flipflops 77 ist an den Eingang des Flipflops über das NOR-Glied 76 zurückgeführt. Wenn also die Daten A und B aus dem Bereich A, B < -64 oder A, B ≧ 64 herausfallen, wird das Ausgangssignal des Exklusiv-ODER-Glieds 75 den Wert "1" annehmen, und der Ausgang des Flipflops 77 wird "1", und dieser Zustand wird dort anschließend gehalten. Wenn der Ausgang des Flipflops 77 auf "1" geht, wird der Zähler 73 erhöht. Für jede Eingabe von Daten eines (in diesem Beispiel aus 1024 Abtastpunkten bestehenden) Rahmens wird der Inhalt des Zählers 73 der vorausgehenden Stufe durch einen Takt 79 in dem Zähler 73 zwischengespeichert, und der Ausgang des Flipflops 77 wird in dem Flipflop 67 zwischengespeichert. Der Ausgang des Flipflops 67 wird als Block-Gleitkommaarithmetik-Steuersignal 72 verwendet. Das Flipflop 77 wird von einem invertierten Signal des Takts 79 voreingestellt. Der für die Dateneingabe von dem Pufferspeicher 19 in den SFT-Prozessor 21 verwendete Skalenfaktor wird beispielsweise in der aus Fig. 9 ersichtlichen Weise erzeugt. Die Bits D₈ und D₉ (D₉ ist das höchstwertige Bit, welches das Vorzeichen darstellt) werden von dem ADU 15 auf ein Exklusiv-ODER-Glied 83 gegeben, und die Bits D₇, D₈ sowie das invertierte Bit D₉ der 10 Bits D₀ bis D₉ werden von dem ADU 15 auf ein Exklusiv-ODER-Glied 84 gegeben. Die Ausgangssignale der Exklusiv-ODER-Glieder 83, 84 werden auf ein UND-Glied 85 gegeben, und die Ausgangssignale der Schaltungen 83 und 85 werden über Negatoren an NOR- Glieder 86 bzw. 87 gegeben. Die Ausgangssignale der NOR- Glieder 86 und 87 werden einem Takt 78 in ein Flipflop 88 bzw. in ein Flipflop 89 eingegeben, und die Ausgangssignale an den Ausgängen der Flipflops 88 und 89 werden zu den NOR-Gliedern 86 bzw. 87 zurückgeführt. Wenn also das Eingangsdatum größer als 255 oder kleiner als -256 ist, geht der Ausgang der Flipflops 88 und 89 auf "1", und wenn das Eingangsdatum größer als 127 oder kleiner als -128 ist, geht der Ausgang des Flipflops 89 auf "1". Die Ausgangssignale an den Ausgängen der Flipflops 88 und 89 werden durch einen Takt 79 bei jedem Rahmen in Flipflops 91 und 92 eingegeben, deren am Ausgang erscheinende Signale von dem Decodierer 62 decodiert werden. Der Decodierer liefert auf einer von drei Ausgangsleitungen 63 eine "1" entsprechend den drei oben anhand der Fig. 4 beschriebenen Zuständen. Wenn das Eingangsdatum zwischen -128 und 127 liegt, sind die Ausgänge der Flipflops 91 und 92 beide "1", was ein Ausgangssignal "1" an der einen an den Bus-Puffer 64 in Fig. 4 angeschlossenen Ausgangsleitung 63 ergibt. Liegt das Eingangsdatum in dem Bereich zwischen 128 und 255 oder in dem Bereich zwischen -256 und -129, so wird der Ausgang des Flipflops 91 zu "1", und der Ausgang des Flipflops 92 ist "0", was zu einer "1" auf der Ausgangsleitung 63 führt, die an den Bus-Puffer 65 angeschlossen ist. Ist das Eingangsdatum 256 oder größer oder aber -257 oder kleiner, so nimmt das Signal am Ausgang des Flipflops 91 den Wert "0" an, und ebenso nimmt das Signal am Ausgang des Flipflops 92 den Wert "0" an, was zu einer "1" auf der an den Bus-Puffer 66 angeschlossenen Ausgangsleitung 63 führt. Die Ausgänge der Flipflops 91 und 92 liegen außerdem an einem Exklusiv-ODER-Glied 93 und an einem NOR-Glied 94. Beträgt das Eingangsdatum 256 oder mehr, oder beträgt das Eingangsdatum -257 oder weniger, so nehmen die Ausgangssignale der Gatter 93 und 94 den Wert "0" bzw. "1" an. Liegt das Eingangsdatum im Bereich zwischen 128 und 255 oder im Bereich zwischen -256 und -129, so nehmen die Ausgangssignale der Gatter 93 und 94 den Wert "1" bzw. "0" an. Liegt schließlich das Eingangsdatum zwischen 127 und -128, so werden die Ausgangssignale der Gatter 93 und 94 beide "0". Die Ausgangssignale der Gatter 93 und 94 werden für jeden Rahmen in einem Zähler 73 voreingestellt, wobei das letzte Ausgangssignal das niedrigstwertige Bit darstellt. Entsprechend dem Zustand der Eingangsdaten wird also eine der Binärzahlen 2, 1 und 0 voreingestellt. Durch das Einfügen eines Registers zwischen benachbarten Zählern 73 (Fig. 3) ist es möglich, einen direkten Durchlauf des Inhalts des Zählers der ersten Stufe zu dem Zähler der letzten Stufe zu verhindern. In der in Fig. 3 gezeigten Fensterverarbeitungsstufe 32 erfolgt die Fensterverarbeitung mittels einer Butterfly-Einheit, die denselben Aufbau hat wie die in Fig. 5 gezeigte Butterfly- Einheit 41. Fig. 10 zeigt das zeitliche Signalverhalten bei einem Ausführungsbeispiel der Erfindung. Beispielsweise werden die Daten eines ersten Rahmens #1 des Schallsignals gemäß Fig. 10A in den Pufferspeicher 19 während eines Abschnitts 1 einer Zeitskala (Fig. 10F) eingeschrieben. In einem Abschnitt 2 werden diese Daten einer Fensterverarbeitung in der Fensterverarbeitungsstufe 32 unterworfen, wie Fig. 10B zeigt. Anschließend werden die Daten in der 10stufigen Butterfly-Stufenschaltung 33 einer Butterfly- Operation unterworfen, um anschließend als ein komplexes Spektrum 81 im Zeitabschnitt 12 ausgegeben zu werden (Fig. 10C). Da es sich bei diesem Spektrum um ein speziell bei der SFT-Operation anfallendes Gegentakt-Spektrum handelt, wird nur die erste Hälfte des Spektrums während eines Zeitabschnitts 13 in ein Leistungsspektrum umgesetzt (Fig. 10D). Anschließend wird dieses Leistungsspektrum zu dem Akkumulator 23 (Fig. 1) übertragen, und die Akkumulation wird für jede Frequenzkomponente wiederholt, und dann wird in einem Zeitabschnitt 17 das akkumulierte Ausgangssignal als akkumuliertes Leistungsspektrum ausgegeben, in welchem sämtliche Operationen für ein Ereignis abgeschlossen sind (Fig. 10E). Fig. 11 zeigt erfindungsgemäß erhaltene Leistungsspektren des Schallsignals. Fig. 11A zeigt das Schallsignal-Spektrum, welches erhalten wurde, als die Rahmenbildung und die Autoskalierung durchgeführt wurden. Fig. 11B zeigt das Spektrum, welches erhalten wurde, indem die schnelle Fourier-Transformation (SFT) von 8192 Abtastpunkten ohne Rahmenbildung durchgeführt wurde. Fig. 11C schließlich zeigt das Spektrum, das erhalten wurde mit einer 14 Bits umfassenden Festpunktarithmetik-SFT ohne Einsatz der Autoskaliereinrichtung. Aus dem oben erläuterten Ausführungsbeispiel ist ersichtlich, daß die Rahmenbildung die Merkmale des Schallsignalspektrums nicht zerstört, statt­ dessen vielmehr die in Fig. 11B zu beobachtenden winzigen Schwankungen unterdrückt, was die Unterscheidung der Merkmale des Spektrums erleichtert. Außerdem sieht man, daß die Autoskalierschaltung 25 die 8-Bit-SFT vergleichbar macht mit der 14-Bit-Festpunktarithmetik-SFT. Jedoch braucht die Autoskalierschaltung 25 nicht immer vorgesehen zu werden. Mit der oben beschriebenen Anordnung ist es möglich, eine Echtzeit-Frequenzanalyse des Schallsignals durchzuführen, dessen Amplitude und Dauer in großem Maß von Ereignis zu Ereignis unterschiedlich sind, und dessen Frequenzkomponente in einem so breiten Band wie 1 MHz liegt. Wie in Fig. 1 dargestellt ist, wird die Hüllkurve des Frequenzspektrums des so analysierten Schallsignals mit einem in einem Referenzspeicher 34 vorab gespeicherten Referenz- Frequenzspektrummuster durch einen Vergleicher 35 verglichen, und wenn ein Mikrobruch festgestellt wird, oder wenn der Mikrobruch größer als ein vorbestimmter Wert ist, liefert eine Anzeige 36 ein entsprechendes Anzeigesignal oder erzeugt einen Alarm. Wird das Ausgangssignal des Akkumulators 23 in dem Speicher 24 gespeichert, so wird auch das von dem Zeitsteuergeber 18 kommende Zeitsteuersignal in dem Speicher 24 mitgespeichert, um zeitliche Schwankungen der erzeugten Spektralleistung zu kennzeichnen. Wenn das Ausgangssignal des Akkumulators 23 in dem Speicher 24 nur dann gespeichert wird, wenn das Schallsignal über den Vergleicher 16 geleitet wird, läßt sich die Kapazität des Speichers 24 wirksam ausnutzen. Im übrigen läßt sich die Autoskalierschaltung 25 nicht nur bei der Schallsignal-Frequenzanalyse einsetzen, sondern auch allgemein bei anderen schnellen Fourier-Transformationen.}

Claims (10)

1. Erkennungseinrichtung für entstehende Mikrobrüche, mit einem Aufnehmer (12) zum Aufnehmen von emittierten Schallsignalen (AE), die durch Mikrobrüche in einem Gegenstand hervorgerufen werden, und zum Erzeugen eines elektrischen Schallsignals, einem Verstärker (13) zum Verstärken des elektrischen Schallsignals, einem Analog/ Digital-Umsetzer (15) zum Abtasten der Amplitude des verstärkten Schallsignals mit einer festen Abtastperiodendauer, um Abtastsignale des elektrischen Schallsignals in digitaler Form zu erzeugen, und einer SFT-Analyseeinrichtung (19, 21, 22, 23, 25) für die schnelle Fouriertransformation (SFT) aufeinanderfolgender Abtastungen, um ein Leistungsspektrum des Schallsignals zu erhalten, dadurch gekennzeichnet, daß die SFT-Analyseeinrichtung enthält:

• - einen SFT-Prozessor (21) mit einer Kaskadenschaltung mehrerer Butterfly-Operations-Stufen (33₁-33 _n ), die jeweils eingangsseitig einen ersten und einen zweiten adressierbaren Schreib/Lese-Speicher (39, 40) zum Speichern von Rechenergebnissen A und B der vorausgehenden Stufe, einen dritten Speicher (44) zum Speichern von Drehvektoren (W) komplexer Werte für die einzelnen Butterfly-Operationen in der entsprechenden Stufe entsprechend dem Cooley-Tukey-Algorithmus, und eine Butterfly- Einheit (41) aufweist, die folgende Butterfly-Operation durchführt:
• A′ = A + WB
• B′ = A - WB
• wobei die Eingangsgrößen A und B in der ersten Butterfly-Operations-Stufe (33₁) jeweils als aufeinanderfolgend ausgewählte Paare der Abtastungen gegeben sind, die Ausgangsgrößen A′ und B′ aus jeder Butterfly-Operations- Stufe als Eingangsgrößen A und B der nachfolgenden Stufe verwendet werden, die letzte Butterfly-Operations-Stufe (33 _n ) die Ausgangsgrößen A′ und B′ als berechnete Frequenzkomponenten der SFT abgibt, und wobei jede Butterfly-Einheit (41) einen Multiplizierer (45) enthält zum Multiplizieren der aus dem festgelegten ersten oder zweiten Speicher (39, 40) ausgelesenen Größe B mit dem aus dem dritten Speicher (44) ausgelesenen Wert W ein erstes Register (42) aufweist zum Speichern des von dem anderen von dem ersten und dem zweiten Speicher (39, 40) ausgelesenen Wertes A, einen ersten Multiplexer (47) aufweist, zum Auswählen des Ausgangs des Multiplizierers (45) oder des Ausgangs des ersten Registers (42), einen Addierer (51, 53) besitzt zum Berechnen der Summe oder der Differenz zwischen dem Ausgangssignal des ersten Multiplexers (47) und einem Zwischenwert, ein zweites Register (48, 49) besitzt zum Speichern des Ausgangssignals des Addierers (51, 53), und einen zweiten Multiplexer (52, 55) aufweist, der das Ausgangssignal des zweiten Registers (48, 49) selektiv als den Zwischenwert an den Addierer (51, 53) und an den bestimmten Speicher von dem ersten und dem zweiten Speicher (49, 40) der nachfolgenden Stufe als Rechenergebnisse A′ und B′ liefert;
• - eine Steuereinrichtung (38), die den SFT-Prozessor (21) derart steuert, daß, wenn der Inhalt des einen von dem ersten und dem zweiten Speicher (39, 40) in jeder Butterfly-Operations-Stufe für Berechnungen sukzessive ausgelesen wird, der andere Speicher sukzessive mit den Rechenergebnissen der vorhergehenden Stufe geladen wird, die zwischen Lesen und Schreiben des ersten und des zweiten Speichers (39, 40) jedesmal umschaltet, wenn der gesamte Inhalt des ersten bzw. des zweiten Speichers ausgelesen ist, die einen der Ausgänge des Multiplizierers (45) und des ersten Registers (42) für die Auswahl seitens des ersten Multiplexers (47) festlegt, die bestimmt, ob der Addierer (51, 53) eine Addition oder eine Subtraktion durchführt, und die festlegt, ob der zweite Multiplexer (52, 55) das Ausgangssignal des zweiten Registers (48, 49) als Zwischenwert an den Addierer (51, 53) gibt oder an einen von dem ersten und dem zweiten Speicher (39, 40) der nachfolgenden Butterfly-Operations-Stufe;
• - einen Adreßgenerator (37) zum Erzeugen aufeinanderfolgender Leseadressen zum Adressieren des dritten Speichers (44) und des bestimmten Speichers von dem ersten und dem zweiten Speicher (39, 40) nach Maßgabe des Cooley-Tukey-Algorithmus', sowie zum Erzeugen aufeinanderfolgender Schreibadressen zum Adressieren des anderen von dem ersten und dem zweiten Speicher (39, 40) in jeder der diesen Speichern jeweils zugehörigen Butterfly-Operations-Stufe, und
• - eine Einrichtung (22) zum Berechnen der Leistung jeder Spektralkomponente, die als Operationsergebnis der letzten Butterfly-Operations-Stufe (33 _n ) des SFT-Prozessors (21) erhalten wurde, um daraus ein Leistungsspektrum des elektrischen Schallsignals zu erzeugen.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das elektrische Schallsignal in mehrere Rahmen fester Dauer unterteilt wird, daß die SFT-Analyseeinrichtung die schnelle Fourier-Transformation für jeden der aufeinanderfolgenden Rahmen durchführt, und daß ein Akkumulator (23) vorgesehen ist, der die einander entsprechenden Frequenzkomponenten der einzelnen Leistungsspektren, welche von der Leistungs-Berechnungseinrichtung (22) für die jeweiligen Rahmen erhalten wurden, summiert.

3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die SFT-Analyseeinrichtung (19, 21, 22, 23, 25) eine Autoskaliereinrichtung (55, 67, 71, 73) aufweist, die für jede der Butterfly-Operations- Stufen vorgesehen ist und einen Maximalwertdetektor (67, 71) aufweist, der die Berechnungsergebnisse der vorausgehenden Stufe, welche einen vorbestimmten Wert übersteigen, erfaßt und ein Steuersignal (72) erzeugt, eine Dividiereinrichtung (55) aufweist, die jeden Wert sämtlicher Berechnungsergebnisse, die von der zugehörigen Butterfly- Operations-Stufe ausgegeben werden, durch zwei teilt, wenn das Steuersignal erzeugt wird, und einen Skalenfaktorzähler (73) aufweist, dessen Zählerstand in Abhängigkeit des Steuersignals von dem Maximalwertdetektor (67, 71) um 1 verändert wird, wobei die den einzelnen Butterfly-Operations-Stufen zugeordneten Skalenfaktorzähler (73) in Kaskade geschaltet sind und der Zählerstand jedes Skalenfaktorzählers (73) zu dem nachfolgenden Skalenfaktorzähler in der Kaskadenschaltung aufeinanderfolgende Skalenfaktoren derart erzeugt, daß jeder von ihnen in Form einer Zahl angibt, wie oft die Berechnungsergebnisse für jeweils einen der Rahmen während des Durchlaufs durch die hintereinander geschalteten Butterfly-Operations-Stufen einer Division unterworfen worden sind.

4. Einrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die von dem Analog/Digital-Umsetzer (15) umzusetzende Anzahl von Bits jeder Abtastung des elektrischen Schallsignals größer gewählt wird als die Wortlänge von j Bits für den Betrieb des SFT-Prozessors (21), und daß eine Bitauswahleinrichtung (19, 61, 62, 67, 68, 73) vorgesehen ist, die aus jeder Abtastung in jedem Rahmen j aufeinanderfolgende Bits auswählt und diese j Bits jeder Abtastung an den SFT-Prozessor (21) gibt, und daß die Bitposition der j Bits auf der Grundlage des Maximalwerts der Abtastungen in dem Rahmen bestimmt wird.

5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Bitauswahleinrichtung (19, 61, 62, 67, 68, 73) umfaßt: einen ersten und einen zweiten Pufferspeicher (M₁, M₂), in die die von dem Analog/Digital-Umsetzer (15) kommenden Abtastungen bei jedem Rahmen abwechselnd eingeschrieben werden, eine Entscheidungseinrichtung (61, 67), die den Bereich festlegt, zu dem der Maximalwert der Abtastungen in jedem Rahmen gehört, einen Bitselektor (72), der nach Maßgabe des Entscheidungsergebnisses von der Entscheidungseinrichtung (61, 67) die j aufeinanderfolgenden Bits jeder der Abtastungen in dem Rahmen auswählt, die aus demjenigen Pufferspeicher ausgelesen wurden, in den gerade nicht eingeschrieben wird, und die die ausgewählten j Bits dem SFT-Prozessor (21) zuführt, und daß den in Kaskade geschalteten Skalenfaktorzählern (73) in Reihe eine Skaleneinstelleinrichtung (68, 73) vorgeschaltet ist, die einen Anfangs-Skalenfaktor einstellt, welcher dem Entscheidungsergebnis entspricht, und der zu der ersten Stufe der Skalenfaktorzähler (73) zu übertragen ist.

6. Einrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß jede der Butterfly-Einheiten (41) die Berechnungen A′ = A + WB und B′ =A - WB in folgender Form durchführt: Re(A′) = Re(A) + ⟨Re(B) · Re(W) - Im(B) · Im(W) ⟩
Im(A′) = Im(A) + ⟨Im(B) · Re(W) + Re(B) · Im(W) ⟩
Re(B′) = Re(A) - ⟨Re(B) · Re(W) - Im(B) · Im(W) ⟩
Im(B′) = Im(A) - ⟨Im(B) · Re(W) + Re(B) · Im(W) ⟩wobei Re der Realteil und Im der Imaginärteil ist, das zweite Register (48, 49) aus zwei Registerteilen (48; 49) besteht, ein Ergebnis einer der beiden Additionen bzw. Subtraktionen in jedem der vier Ausdrücke in ein ausgewähltes Registerteil als Zwischenergebnis geladen wird, während ein Ergebnis der anderen Addition bzw. Subtraktion jedes Ausdrucks in das andere Registerteil als Berechnungsergebnis Re(A′), Im(A′), Re(B′) und Im(B′) geladen wird, um dem ersten bzw. zweiten Speicher (39, 40) der nachfolgenden Stufe zugeführt zu werden.

7. Einrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der SFT-Prozessor (21) eine Fensterverarbeitungseinrichtung (32) aufweist, die an der Spitze der in Kaskade geschalteten Butterfly-Operations-Stufen (33₁-33 _n ) angeordnet ist, um die Abtastungen in jedem Rahmen einer Fensterverarbeitung zu unterziehen.

8. Einrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß ein Bezugsspeicher (34) vorgesehen ist, der ein Bezugs-Leistungsspektrum speichert, und daß ein Vergleicher (35) das berechnete Leistungsspektrum mit dem Bezugs-Leistungsspektrum vergleicht, um anhand des Vergleichsergebnisses einen Mikrobruch zu erkennen.

9. Einrichtung nach einem der Ansprüche 1 bis 8, gekennzeichnet durch einen Pegelvergleicher (16, 17) zum Vergleichen des von dem Aufnehmer (12) kommenden Signalpegels mit einem Bezugspegel, um daraus die Ankunft einer Schallemission zu erkennen, wodurch der Betrieb der SFT-Analyseeinrichtung (19, 21, 22, 23, 25) begonnen wird.

10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß ein Zeitsteuergenerator (18) vorgesehen ist, der das Verstreichen einer Zeitspanne anzeigt, die mit der Signalausgabe durch den Pegelvergleicher (18, 17) beginnt.