DE2711426B2 - Frequenzvervielfacher - Google Patents
FrequenzvervielfacherInfo
- Publication number
- DE2711426B2 DE2711426B2 DE2711426A DE2711426A DE2711426B2 DE 2711426 B2 DE2711426 B2 DE 2711426B2 DE 2711426 A DE2711426 A DE 2711426A DE 2711426 A DE2711426 A DE 2711426A DE 2711426 B2 DE2711426 B2 DE 2711426B2
- Authority
- DE
- Germany
- Prior art keywords
- frequency
- voltage
- pulse
- signal
- sawtooth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
- H03K3/72—Generators producing trains of pulses, i.e. finite sequences of pulses with means for varying repetition rate of trains
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/78—Generating a single train of pulses having a predetermined pattern, e.g. a predetermined number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
Description
Die Erfindung betrifft einen Frequenzvervielfacher entsprechend dem Oberbegriff des Patentanspruchs 1
sowie eine Verwendung dieses Frequenzvervielfachers. Signalgeneratoren, die Breitband-Frequenzvervielfaeher
verwenden, sind in Leseeinrichtungen für Informationsträger erforderlich, bei denen die Ablesung mittels
einer Relativ-Bewegung des Informationsträgers bezüglich eines Leseorgans geschieht. Informationsträger
enthalten im allgemeinen außer den abzulesenden Daten in regelmäßigen Abständen angebrachte Marken
zur Synchronisation der Lese-Schaltung mit der Bewegung. Die Marken werden von den Daten-Leseorganen
oder von speziellen Organen gelesen und das aus ihnen gewonnene periodische Signal wird einem
Frequenzvervielfacher zugeführt, da es eine Subharmonische des Zeitsignals ist, das die verschiedenen zum
Ablesen notwendigen Operationen steuert. Da die Geschwindigkeit der Relativ-Bewegung veränderlich
ist, ist auch die Zeiteinheit, die der Frequenzvervielfaeher zu unterteilen hat, veränderlich. Diese Variation
spielt eine besondere Rolle, wenn die Datenträger von Hand bewegt werden, z. B. wenn ein Ausweis, eine
Personalkarte, eine Kreditkarte etc. abzulesen ist. Die Geschwindigkeit kann von einem Dezimeter pro
Sekunde bis zu mehr als einem Meter pro Sekunde schwanken.
Es ist klar, daß in derartigen Fällen Frequenzvervielfacher, die auf der Erzeugung und Auswahl von
Harmonischen beruhen, nicht brauchbar sind. Wenn die Geschwindigkeits-Variationen nicht zu groß sind, wie
beispielsweise bei Magnetbandeinheiten, kann ein Oszillator durch das vom Band abgelesene Zeitmarkensignal
synchronisiert werden. Aber die Mitziehbreite der Frequenz eines Oszillators ist begrenzt und im
obenerwähnten Anwendungsfall ist diese Methode unbrauchbar. Der vorliegende Frequenzvervielfacher
bedarf weder eines Oszillators noch eines Filters und arbeitet trotzdem in einem sehr weiten Frequenzbereich.
Er beruht auf einem Zeitmeßverfahren durch linearen Vergleich einer variablen Spannung mit einer
Referenzspannung.
Solche Verfahren sind schon bekannt. Auch ihre Anwendung zur Unterteilung einer an sich variablen
Zeiteinheit ist bekannt Beispielsweise beschreibt das US-Patent 35 85 502 eine Schaltung, in welcher eine
periodische Sägezahnspannung einen Kondensator lädt. Am Ende der Periode wird das Potential des
Kondensators in einen Speicher übertragen und ein Spannungsteiler entnimmt einen gegebenen Bruchteil
des Potentials, der mit der variablen Spannung der nächsten Periode verglichen wird. So wird ein
Zeitinterval bestimmt, das dem besagten Bruchteil der Ladeperiode gleich ist.
Auch ist schon bekannt, eine Frequenz zu verdoppeln durch Bestimmung des Mittelpunktes einer erdsymmetrischen
Sägezahnspannung. Ein solcher Verdoppler ist im US-Patent 35 48 317 beschrieben. Die Vorrichtung
kann jedoch eine Frequenz ausschließlich mit dem Faktor 2 vervielfachen. Außerdem müssen die Elemente
sehr genau abgeglichen werden.
Die Aufgabe der vorliegenden Erfindung ist ein Frequenzvervielfacher, der keiner schwierigen Einstellung
bedarf, der die Eingangsfrequenz mit einer beliebigen Zahl vervielfachen kann und der ein
Ausgangssignal ermöglicht, dessen Perioden gleich oder ungleich sein können. Er soll insbesondere in einem
breiten Frequenzband arbeiten, keiner selektiven Schaltkreise und keiner Synchronisation bedürfen, sich
sehr schnell synchronisieren und dadurch auch raschen Änderungen der Eingangsfrequenz folgen können.
Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet. Vorteilhafte Ausgestaltungen sind in
den Unteransprüchen erläutert.
Das Ziel der Erfindung ist dabei die Angabe eines Frequenzvervielfachers, der über einen weiten Frequenzbereich
uneingeschränkt betriebsfähig ist.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher
beschrieben. Es zeigt
F i g. 1 das Blockschema eines Frequenzvervielfachers entsprechend der Erfindung,
Fig.2 den Signalverlauf an verschiedenen Punkten
der Anordnung gemäß F i g. 1,
Fig.3, 4, 5 den Signalverlauf bei verschiedenen Multiplikationsfaktoren und die zugehörigen logischen
Schaltkreise,
Fig.6 die Anwendung zur Verarbeitung von Zeitsignalen.
Die F i g. 1 zeigt einen Frequenzvervielfacher gemäß der vorliegenden Erfindung. Ein Steuergenerator 1
empfängt an seinem Eingang 11 Impulse i der zu vervielfachenden Frequenz. Er liefert für jeden Eingangsimpuls
iein Steuersignal a, das einen Speichersteuerpuls bildet, sowie einen Rückstellpuls c Die
Rückstellpulse werden einem Sägezahngenerator 2 zugeführt, der eine periodische Spannung Vl liefert, die
sich während jeder Periode linear ändert. Wenn der Speichersteuerpuls auftritt, wird diese Spannung Zl in
Speicher 3 registriert. Bruchteile dieser Spannung werden im Vergleicher 4 mit dem momentanen Wert
der Sägezahnspannung verglichen. Die Resultate des Vergleiches werden der Schaltung 5 zugeführt, die sie 2.U
dem gewünschten periodischen Signal kombiniert.
Der Steuergenerator 1 empfängt die genannten Eingangspulse L auf der Leitung 11. Wenn das
Eingangssignal, dessen Frequenz zu vervielfachen ist, nicht als Pulsfolge auftritt, wird es auf bekannte Art
entsprechend umgeformt. Die Impulse j_ steuern den Monoflop 12, dessen rechteckige Ausgangssignale a_
über die Leitung 13 dem Speicher 3 zugeführt werden.
Die Signale a_ werden zudem einem zweiten
Monoflop 14 zugeführt, der durch die ansteigende Fianke jedes Impulses ausgelöst wird. Der Monoflop 14
liefert Impulse b_ von etwas längerer Dauer als die Impulse a. Die Impulse i>
gelangen auf den Eingang eines dritten Monoflops 15, der durch die erste Flanke jedes Impulses ausgelöst wird. Der Monoflop 15 liefert
über Leitung 16 Rückstellpulse £an den Sägezahngenerator
2.
Die zeitliche Beziehung zwischen den Eingangsimpulsen j.und den Impulsen a,b und £ ist in den ersten Linien
der Fig.2 dargestellt. Die Dauer ta, tb und te der Signale a, b und c ergibt sich aus den nachfolgenden
Überlegungen, ta, föund fcmüssen klein sein gegenüber
der Periode der zu multiplizierenden Frequenz, ta muß genügend lang sein, um die Speicherung der vom
Sägezahn erreichten Spannung sicherzustellen, tb muß etwas länger als ta sein, damit der Speicher sicher
unterbrochen werden kann und te muß genügend lang sein, um die Auslösung des Sägezahnsignals sicherzustellen.
Praktisch hat es sich gezeigt, daß wenn die Perioden zwischen den Impulsen_/von 100 Mikrosekunden
bis zu 10 Millisekunden schwanken, ta = 5 Mikrosekunden; tb=6 Mikrosekunden und te=5
MikroSekunden sein sollten. Mit diesen Werten ist im großen und ganzen die Funktion der Schaltung
sichergestellt.
Der Sägezahngenerator 2 der F i g. 1 besteht in bekannter Weise aus einer Quelle konstanten Stromes
21, einem Kondensator 22 zwischen dieser Quelle und der Masse und einem Transistor 23, der, wenn er leitet,
den Kondensator 22 kurzschließt. Die Basis des Transistors 22 wird über die Leitung 16 durch die
Impulse c gesteuert. Der Sägezahngenerator kann zwar aus den verschiedensten Elementen bestehen für einen
Frequenzbereich von 100 Hz bis 1OkHz. Es hat sich aber eine Schaltung als geeignet gezeigt mit einer
Stromquelle von 1 μA, einem Kondensator von 1OnF
und einem Transistor der in leitendem Zustand eine Impedanz von 20 Ω aufweist. Unter diessn Bedingungen
beträgt die Spannung am Kondensator von 0,1 bis 10 V.
Die Entladungszeitkonstante des Kondensators beträgt etwa 0,2 μ5 und ist damit sehr klein gegenüber der Zeit
te des Impulses c. Die Ausgangsspannung Vi des
Sägezahngenerators wird über die Leitung 24 dem Speicher 3 zugeführt. Der Verlauf der Sägezahnspannung
ist in der fünften Linie der F i g. 2 dargestellt.
Die Speichereinrichtung 3 der F i g. 1 arbeitet nach dem bekannten »Sample-and-hold«-Prinzip. Sie besteht
aus einem ersten Verstärker 31, dessen positiver Eingang mit der Leitung 24 verbunden ist, einem
elektronischen Schalter 32, der aus einem Feldeffekttransistor oder einem Bipolartransistor bestehen kann,
einem Kondensator 33 und einem zweiten Verstärker
34, dessen Ausgang sowohl auf seinen eigenen negativen Eingang zurückgeführt ist, als auch auf den
des ersten Verstärkers 31. Sample-and-hold-Halbleiterschaltungen
dieser Art sind auf dem Markt unter der Typenbezeichnung HA-2420 erhältlich. Der Steuereingang
der Speicherschaltung wird über die Leitung 13 mit Impulsen _a vom Monoflop 12 versorgt. Der
Ausgang führt über die Leitung 35 zum Vergleicher 4.
In der F i g. 2 ist der Verlauf der Spannung V an den Klemmen des Kondensators 33 angegeben, welcher
praktisch gleich mit dem Verlauf der Ausgangsspannung des Speichers 3 ist. Während der Dauer des
Impulses a. leitet der Schalter 32, so daß Vsehr schnell
den momentanen Wert der Sägezahnspannung Vl annimmt Wenn der Impuls a aufhört, ist der Schalter 32
gesperrt und V behält den Wert, den Vl am Ende des Impulses a hatte. Durch die Gegenkopplung des
Verstärkers 34 wird diese Spannung stabil gehalten. Die Spannung V behält ihren Wert bis zum Auftreten des
nächstfolgenden Impulses a, wo sie den derzeitigen Momentanwert des Sägezahns annimmt. Dieser Wert
weicht vom vorherigen dann ab, wenn die Dauer der zu unterteilenden Periode eine andere ist.
In der F i g. 2 ist die Ladezeitkonstante des Kondensators 33 vernachlässigt, weshalb V sofort den Wert von
V1 annimmt, wenn der Schalter 32 leitend wird. Ebenso wird angenommen, daß die Entladungszeitkonstante,
wenn der Schalter 32 nicht leitet, praktisch unendlich ist, so daß V seinen Wert beim Ende des Pulses _a_ behält.
Diese Bedingungen können praktisch genügend genau eingehalten werden. Bei den oben angegebenen Werten
beträgt Vl höchstens 10 V. Da die Sample-and-hold-Schaltung
HA 2420 jedoch eine Veränderung von 5 ν/μ5 zuläßt, ist die Umladung immer beendigt, wenn
der 5 μ5 dauernde Puls ^ zu Ende ist. Da andererseits die
Öffnungszeit der Vorrichtung wie oben angenommen 50 ns beträgt, übersteigt die Zeit tb diejenige von ta um
1 μβ, wodurch Sicherheit besteht, daß der Rücklauf der
Sägezahnspannung vor dem Abschalten beendigt ist.
Der Vergleicher 4 der F i g. 1 enthält einen Widerstand 41, der zwischen der ankommenden Leitung 35
und Masse einen Spannungsteiler bildet. Der Gesamtwert R des Widerstandes kann 1OkH betragen. Der
Spannungsteiler hat eine Anzahl Abgriffe 41.1,41.2
41^/j—2), 41^n-I) an welchen Bruchteile der Spannung
V abgegriffen werden können. Im beschriebenen Ausführungsbeispiel sollen die Abgriffe regelmäßig
verteilt sein, so daß die abgegriffenen Spannungen VIn, 2VIn (n-2)Vln,(n-X)VInbetragen.
Jeder Abgriff ist mit dem ersten Eingang eines Spannungsvergleiches 42.1,42.2,..., 42//I — 2), 42//7 — 1)
verbunden. Dem zweiten Eingang aller Vergleicher wird parallel die Sägezahnspannung von der Leitung 24
zugeführt. Die Vergleicher vergleichen somit den Momentanwert der Sägezahnspannung Vl mit festen
Spannungen, d. h. Spannungen, die relativ langsam mit dem jeweiligen Maximum des Sägezahns Vl variieren.
Die positiven Ausgänge 51, 52 S(n- 2), S(n - I) der
Vergleicher liefern ein Signal, das einen hohen Wert annimmt, wenn Kl größer als die Vergleichsspannung
ist und das einen tiefen Wert annimmt, wenn V1 kleiner
als die Vergleichsspannung ist. Die negativen Ausgänge, die über Inverterschaltung^ gewonnen werden und mit
51, £"2, ..., S(n-2), S(n-V) bezeichnet sind, haben
entgegengesetzte Werte.
In F i g. 2 ist der Spannungsverlauf der Ausgänge 51,
S 2 etc. dargestellt. 51 geht auf einen »hohen« Wert zur
Zeit TOIn, wobei TO die Dauer der vorhergehenden
Periode des Sägezahns ist. 52 schaltet auf »hoch« nach
der Zeit 2TOIn. S(n-i) schaltet »hoch« nach der Zeit (n-\) TOIn und behält diesen Wert bis zum Ende der
Periode des Sägezahnsignals. Die Zeit während deren S(n-1) den »hohen« Wert behält, ist gleich TOIn, wenn
die Periode gleich der vorhergehenden ist. Wenn jedoch, wie in der Figur dargestellt, die Periode eine
andere Dauer aufweist, sie sei länger oder kürzer, ist auch die Zeit länger oder kürzer, während derer S(n— 1)
[o den »hohen« Wert annimmt. In der Figur ist die
Zeitdifferenz übertrieben, sie ist in Wirklichkeit wesentlich kleiner.
Es ist ersichtlich, daß jeder Änderung der Periodendauer unmittelbar bei der nachfolgenden Periode
Rechnung getragen wird, indem das System Frequenzänderungen der Eingangsimpulse so gut wie augenblicklich
folgt. Darin liegt ein wesentlicher Vorteil.
Die letzte Zeile der Fig.2 zeigt den Verlauf des Signals 5 das eine Kombination der Signale 51 bis
S(n—1) oder ihre inversen Signale darstellt. Es ist ein
periodisches Signal, dessen Halbperiode l/n der Periode des Sägezahnsignals ist. Wenn FO also die Frequenz
dieses Signals ist, ist das Signal 5= π FO/2.
Die Schaltkreise zur Kombination des Signals 5 sind in F i g. 1 durch das Rechteck 5 angedeutet Die logische
Auslegung der Kreise hängt vom gewünschten Teilungsfaktor und der Form dieser Signale ab. Beispiele
solcher Schaltungen werden nun mit Bezug auf F i g. 3 bis 5 beschrieben.
Fig.3a zeigt den Verlauf der Ausgangssignale 51,
52 und 53 im Fall eines Spannungsteiles mit dem Faktor 4 und F i g. 3b zeigt die zugehörige Schaltung zur
Kombination der Signale 51, 3~2 und S3, wodurch praktisch eine Frequenzverdoppelung entsteht. Aus
Fig.3a ergibt sich, daß das Ausgangssignal 5durch die
logische Gleichung gegeben ist:
S= Si (Sl+S3).
Die Kombination wird ausgeführt durch den ODER-Kreis 51, sowie den UND-Kreis 52 der F i g. 3b.
Auf ähnliche Art zeigt die F i g. 4a die Ausgangssignale 51 bis 55 eines Teiles mit dem Faktor 6. F i g. 4b zeigt
die Schaltung zur Kombination der Signale oder ihrer Kehrwerte, wodurch ein Frequenzverdreifacher entsteht.
Dazu muß die logische Funktion durchgeführt werden:
5=51^2 + 53-54 + 55).
Die zugehörige Schaltung der Fig.4b enthält die
so UND-Kreise 53 und 55 sowie den ODER-Kreis 54.
F i g. 5a und 5b zeigen die Möglichkeit einer Frequenzmultiplikation mit dem Faktor 3/2 durchzuführen.
Fig.5a zeigt den Verlauf der Signale 51 und 52
nach dem Spannungsteiler. Die durchzuführenden logischen Funktionen sind entweder
5=51 · S2oder5=51 ■ 52 + 51 ■ 52.
Da die Kombination 51-52 nicht durchgeführt wird, kann die erste Gleichung beschreiben werden:
5= 51 · 52 + 51 · 52 = 51 ®S2.
bedeutet die Exklusiv-ODER-Funktion. Die zweite dieser Gleichungen ist darstellbar als 51® S2. Beide
Funktionen können realisiert werden durch Erzeugung eines Signals /, das abwechselnd die Werte 0 und 1
annimmt, und Ausführung der Kombination
Die F i g. 5b stellt eine Schaltung zur Ausführung
dieser Kombination dar. Das Signal /wird im Flipflop 56 aus dem Eingangssignal / erzeugt. Die Kombination
(Si®S2) wird durch den Exklusiv-ODER-Kreis 57
erzeugt, die Ausgänge des Flipflop 56 und des Exklusiv-ODER-Kreises 57 werden mit Hilfe der
Inverter 58 und 59 sowie der UND-Schaltungen 60 und 61 und der ODER-Schaltung 62 in einer Exklusiv-ODER-Verknüpfung
kombiniert.
F i g. 6a und 6b zeigt eine Anwendung des Frequenzverdopplers der F i g. 3b zur Erzeugung von Zeitimpulsen
für die Ablesung von Informationen die nach der sog. NRZ-Methode (non return to zero) auf einem
beweglichen magnetischen Träger aufgezeichnet sind. F i g. 6a zeigt auf der dritten Zeile den Signalverlauf d
der abzulesenden Daten. Es sind abwechselnd positive und negative Impulse aufgezeichnet, wobei die 0 Bits
durch einen einzelnen Impuls am Anfang der Periode und die 1 Bits durch ein Impulspaar entgegengesetzter
Polarität angegeben sind, wovon ein Puls am Periodenanfang und der zweite in der Mitte auftritt. Die vierte
Linie der Fig.6a zeigt dieselben Impulse nach der
Gleichrichtung, bezeichnet mit D.
Zur Bildung von Zeitsignalen ist es notwendig, einerseits die Impulse zu unterdrücken, die in der Mitte
einer Periode auftreten. Das sind auf der Linie D di< Pulse 3„ 5 und 8. Andererseits muß ein Rechteck-Signa
erzeugt werden, dessen Periode der Bit-Period« entspricht
Die genannten Operationen werden von der ii F i g. 6b gezeigten Vorrichtung ausgeführt. Die Vorrich
tung umfaßt einen Frequenzverdoppler 71, dessei Spannungsteiler 4 gleiche Widerstände umfaßt unc
dessen logische Schaltung 5 der F i g. 3b entspricht. Dei Ausgang 53 des Spannungsteiles sowie die gleichge
richteten Lese-Impulse D werden der UND-Schaltunj
72 zugeführt, deren Ausgang mit dem Eingang de: Frequenzverdopplers 71 verbunden ist. Auf der F i g. 3i
ist leicht zu sehen, daß beim Ablesen eines 0 Bits eil Impuls 53 im letzten Viertel des nachfolgenden Bit:
erzeugt wird, wobei, wenn das folgende Bit ein 1 Bit ist der Impuls aus der Periodenmitte durch die UN D-Schal
tung 72 nicht durchgelassen wird. Dadurch wire erreicht, daß nur die zu Anfang jeder Period«
auftretenden Impulse zum Vervielfacher 71 gelangen Da der vorliegende Frequenzvervielfacher den Schwan
kungen der Periodendauer unmittelbar zu folget vermag, werden Synchronisationssignale schon von
ersten O-Bit an erzeugt.
Hierzu 4 Blatt Zeichnungen
Claims (7)
1. Frequenzvervielfacher, gekennzeichnet
durch die Kombination der folgenden Merkmale:
a) ein Sägezahnsignalgenerator (2), welcher eine lineare Sägezahnspannung erzeugt, deren Frequenz
der zu vervielfachenden Frequenz gleicht, und deren Spannungsbereich zwischen einem Bezugspegel und einem von der zu
vervielfachenden Frequenz abhängigen Maximum variiert;
b) ein Speicher (3), welcher eine Spannung speichert, die dem vorgenannten Maximum
zumindest angenähert gleicht;
c) ein Spannungsteiler (Widerstand 41) mit einer Vielzahl von Abgriffen, an denen vorgegebene
Bruchteile der jeweils gespeicherten Spannung abnehmbar sind;
d) eine Vielzahl von Vergleichen (42...), deren jeder erste Eingang mit je einem Abgriff des
Spannungsteilers (Widerstand 41) und deren jeder zweite Eingang mit dem Ausgang des
Sägezahnsignalgenerators (2) verbunden ist, wobei mittels dieser Vergleicher der Momentanwert
der Sägezahnspannung mit den an den Abgriffen des Spannungsteilers abnehmbaren
Spannungen vergleichbar ist, unter Abgabe eines ersten Pegelsignals, wenn die Sägezahnspannung
größer als die mit ihr verglichene Spannung ist, und unter Abgabe eines zweiten Pegelsignals, wenn die Sägezahnspannung kleiner
als die mit ihr verglichene Spannung ist;
e) logische Schaltkreise (5), welche die von den Vergleichern (42...) abgegebenen Pegelsignale
unter Abgabe eines Ausgangssignals kombinieren, dessen Grundzeitperiode ein gegebener
Bruchteil der Signalperiode des Sägezahnsignals und dessen Frequenz ein gegebenes
Vielfaches der Eingabefrequenz ist.
2. Frequenzvervielfacher nach Anspruch 1, dadurch gekennzeichnet, daß ein Impulsgenerator (1)
zur Erzeugung dicht beieinanderliegender Impulspaare (a und c) vorgesehen ist, mit einer Impulspaarfrequenz,
die der zu vervielfachenden Eingabefrequenz gleicht, wobei der erste Impuls (a) aller
Impulspaare zur Steuerung der Einspeicherung eines Momentanwerts der Sägezahnspannung im
Speicher (3) und der zweite Impuls (c) zur periodischen Rückstellung der Sägezahnspannung
auf einen Rückstellbezugspegel (Erde) verwendet wird.
3. Frequenzvervielfacher nach Anspruch 2, dadurch gekennzeichnet, daß der Speicher (3) einen
Kondensator (33) aufweist, dem die Sägezahnspannung über einen Schalter (32) zuführbar ist, welcher
Schalter während der ersten der paarigen Impulse (a) den über ihn führenden Stromweg unterbricht
und während der übrigen Zeit schließt.
4. Frequenzvervieltacher nach Anspruch 3, dadurch gekennzeichnet, daß der Schalter (32) in Form
eines Feldeffekttransistorschalters ausgebildet ist.
5. Frequenzvervielfacher nach Anspruch 3, dadurch gekennzeichnet, daß der Schalter (32) in Form
eines bipolaren Transistorschalters ausgebildet ist.
6. Frequenzvervielfacher nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß das Signal
mit der zu vervielfachenden Frequenz in Form einer Folge von Eingangsimpulsen (J) eingegeben wird,
deren Signalfolgefrequenz die zu vervielfachende Frequenz ist, und daß dem vorgesehenen Impulsgenerator
(1) diese Eingangsimpulse zugeführt und daraus Impulspaare (kund ^abgeleitet werden.
7. Frequenzvervielfacher nach einem der vorausgehenden Ansprüche, gekennzeichnet durch seine
Verwendung für einen Taktsignalgenerator, dem auszuwertende Datenimpulse (D) mit zeitlichen
ίο Lagen zugeführt werden, die von einem Grundtaktzyklus
variierender Periodenlänge abhängen,
wobei jeweils ein Impuls zu Beginn jedes Zyklus sowie gegebenenfalls ein oder kein Impuls in der Mitte der Zyklen zugeführt wird und der Taktsignalgenerator ein Ausgangssignal (S) abnehmbar macht mit einer Periode, die einem halben Grundtaktzyklus entspricht, derart, daß ein Frequenzverdoppler (71) beschriebener Bauart vorgesehen ist mit einem Spannungsteile;' (41), an dessen einem Abgriff eine Spannung abnehmbar ist, die drei Vierteln der im Speicher (3) gespeicherten Spannung entspricht, und bei dem der nachgeschaltete Vergleicher (42) sein markantes Ausgangssignal während des letzten Viertels der einzelnen Perioden abnehmbar macht, und daß ein UND-Glied (72) vorgesehen ist, dem die auszuwertenden Datenimpulses (D) und das Ausgangssignal (S3) des genannten Vergleichers (42) des verwendeten Frequenzverdopplers (71) zugeführt werden,
wobei jeweils ein Impuls zu Beginn jedes Zyklus sowie gegebenenfalls ein oder kein Impuls in der Mitte der Zyklen zugeführt wird und der Taktsignalgenerator ein Ausgangssignal (S) abnehmbar macht mit einer Periode, die einem halben Grundtaktzyklus entspricht, derart, daß ein Frequenzverdoppler (71) beschriebener Bauart vorgesehen ist mit einem Spannungsteile;' (41), an dessen einem Abgriff eine Spannung abnehmbar ist, die drei Vierteln der im Speicher (3) gespeicherten Spannung entspricht, und bei dem der nachgeschaltete Vergleicher (42) sein markantes Ausgangssignal während des letzten Viertels der einzelnen Perioden abnehmbar macht, und daß ein UND-Glied (72) vorgesehen ist, dem die auszuwertenden Datenimpulses (D) und das Ausgangssignal (S3) des genannten Vergleichers (42) des verwendeten Frequenzverdopplers (71) zugeführt werden,
wobei am Ausgang des UND-Glieds (72) ein Ausgangsimpuls dann abnehmbar ist, wenn ein
zugeführter Datenimpuls gleichzeitig mit einem Impuls des Vergleicherausgangssignals (S_3) des
Frequenzverdopplers (71) auftritt, und das Ausgangssignal des UND-Glieds (72) dem Eingang des
Frequenzverdopplers (71) zugeführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7610353A FR2346903A1 (fr) | 1976-04-01 | 1976-04-01 | Multiplicateur de frequence a large bande et application de ce dispositif |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2711426A1 DE2711426A1 (de) | 1977-10-20 |
DE2711426B2 true DE2711426B2 (de) | 1978-07-27 |
DE2711426C3 DE2711426C3 (de) | 1979-03-29 |
Family
ID=9171589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2711426A Expired DE2711426C3 (de) | 1976-04-01 | 1977-03-16 | Frequenzvervielfacher |
Country Status (11)
Country | Link |
---|---|
US (1) | US4063070A (de) |
JP (1) | JPS6020824B2 (de) |
BE (1) | BE851430A (de) |
CH (1) | CH614572A5 (de) |
DE (1) | DE2711426C3 (de) |
ES (1) | ES457352A1 (de) |
FR (1) | FR2346903A1 (de) |
GB (1) | GB1516815A (de) |
IT (1) | IT1115280B (de) |
NL (1) | NL7702750A (de) |
SE (1) | SE417885B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3033867A1 (de) * | 1979-09-10 | 1981-04-09 | Hitachi, Ltd., Tokyo | Impulsfrequenzvervielfacher |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4284883A (en) * | 1979-05-23 | 1981-08-18 | Peripheral Dynamics, Inc. | Card reader with improved data processing timing control |
NL8200478A (nl) * | 1982-02-09 | 1983-09-01 | Philips Nv | Ultrasone zender. |
JPS58206227A (ja) * | 1982-05-27 | 1983-12-01 | Toshiba Corp | パルス周波数逓倍回路 |
JPS6150336U (de) * | 1984-09-06 | 1986-04-04 | ||
US5054092A (en) * | 1988-03-31 | 1991-10-01 | Checkmate Electronics, Inc. | Hand-operated low cost magnetic character recognition system |
US5621812A (en) | 1989-05-01 | 1997-04-15 | Credit Verification Corporation | Method and system for building a database for use with selective incentive marketing in response to customer shopping histories |
US5649114A (en) | 1989-05-01 | 1997-07-15 | Credit Verification Corporation | Method and system for selective incentive point-of-sale marketing in response to customer shopping histories |
US5644723A (en) | 1989-05-01 | 1997-07-01 | Credit Verification Corporation | Method and system for selective incentive point-of-sale marketing in response to customer shopping histories |
US5237620A (en) * | 1989-05-01 | 1993-08-17 | Credit Verification Corporation | Check reader method and system for reading check MICR code |
US8700458B2 (en) | 1989-05-01 | 2014-04-15 | Catalina Marketing Corporation | System, method, and database for processing transactions |
US5305196A (en) * | 1989-05-01 | 1994-04-19 | Credit Verification Corporation | Check transaction processing, database building and marketing method and system utilizing automatic check reading |
US5201010A (en) * | 1989-05-01 | 1993-04-06 | Credit Verification Corporation | Method and system for building a database and performing marketing based upon prior shopping history |
SI9011751A (en) * | 1990-09-14 | 1996-06-30 | Franc Eferl | Frequency multiplicator with analogous function generator with linear electronic elements |
US5257301A (en) * | 1992-03-30 | 1993-10-26 | Trw Inc. | Direct digital frequency multiplier |
US6292786B1 (en) | 1992-05-19 | 2001-09-18 | Incentech, Inc. | Method and system for generating incentives based on substantially real-time product purchase information |
US6609104B1 (en) | 1999-05-26 | 2003-08-19 | Incentech, Inc. | Method and system for accumulating marginal discounts and applying an associated incentive |
US6993498B1 (en) | 1999-07-15 | 2006-01-31 | Midnight Blue Remote Access, Llc | Point-of-sale server and method |
DE10319556B3 (de) * | 2003-04-30 | 2004-10-28 | Fujitsu Siemens Computers Gmbh | Oszillatoranordnung und Verfahren zur Erzeugung eines frequenzvervielfachten Ausgangssignals |
US7595677B2 (en) * | 2007-09-28 | 2009-09-29 | Broadcom Corporation | Arbitrary clock circuit and applications thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3789139A (en) * | 1971-10-04 | 1974-01-29 | Victor Company Of Japan | System for recording and reproducing digital signals |
JPS5115958A (ja) * | 1974-07-31 | 1976-02-07 | Hitachi Ltd | Shuhasuteibaisochi |
US3944940A (en) * | 1974-09-06 | 1976-03-16 | Pertec Corporation | Versatile phase-locked loop for read data recovery |
-
1976
- 1976-04-01 FR FR7610353A patent/FR2346903A1/fr active Granted
- 1976-11-12 US US05/741,254 patent/US4063070A/en not_active Expired - Lifetime
-
1977
- 1977-02-15 BE BE174934A patent/BE851430A/xx not_active IP Right Cessation
- 1977-02-23 CH CH224177A patent/CH614572A5/xx not_active IP Right Cessation
- 1977-03-10 GB GB10180/77A patent/GB1516815A/en not_active Expired
- 1977-03-15 NL NL7702750A patent/NL7702750A/xx not_active Application Discontinuation
- 1977-03-16 DE DE2711426A patent/DE2711426C3/de not_active Expired
- 1977-03-23 IT IT21563/77A patent/IT1115280B/it active
- 1977-03-29 SE SE7703587A patent/SE417885B/xx unknown
- 1977-03-30 ES ES457352A patent/ES457352A1/es not_active Expired
- 1977-04-01 JP JP52036265A patent/JPS6020824B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3033867A1 (de) * | 1979-09-10 | 1981-04-09 | Hitachi, Ltd., Tokyo | Impulsfrequenzvervielfacher |
Also Published As
Publication number | Publication date |
---|---|
SE417885B (sv) | 1981-04-13 |
BE851430A (fr) | 1977-05-31 |
FR2346903B1 (de) | 1981-08-21 |
JPS6020824B2 (ja) | 1985-05-23 |
CH614572A5 (de) | 1979-11-30 |
IT1115280B (it) | 1986-02-03 |
DE2711426C3 (de) | 1979-03-29 |
DE2711426A1 (de) | 1977-10-20 |
FR2346903A1 (fr) | 1977-10-28 |
JPS52120747A (en) | 1977-10-11 |
GB1516815A (en) | 1978-07-05 |
SE7703587L (sv) | 1977-10-02 |
US4063070A (en) | 1977-12-13 |
NL7702750A (nl) | 1977-10-04 |
ES457352A1 (es) | 1978-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2711426B2 (de) | Frequenzvervielfacher | |
DE2853927B2 (de) | Fernsehempfänger mit einer Horizontal-Synchronschaltung | |
DE2809633B2 (de) | Gesteuerter Erzeuger von Perioden-Signalbildern | |
DE2439937C3 (de) | Schaltungsanordnung zur Erzeugung eines gegenüber einem Eingangsimpuls verzögerten Ausgangsimpulses | |
DE1766998C3 (de) | Impuls-Meßeinrichtung | |
DE811968C (de) | Multiplexuebertragungseinrichtung | |
DE1144341B (de) | Schaltungsanordnung fuer Zaehlstufen eines Ringzaehlers | |
DE3124431C2 (de) | ||
DE3306983A1 (de) | Steuerschaltung fuer wechselrichter | |
DE1947555B2 (de) | ||
DE1260530B (de) | Zaehlschaltung zur Zaehlung jedes von einer Vielzahl von angelegten Eingangsimpulsen | |
DE2009436A1 (de) | Schwellenwertschaltung | |
DE3033867C2 (de) | Impulsfrequenzvervielfacher | |
DE2715517C2 (de) | Verfahren zum Betreiben einer Flüssigkristallanzeigevorrichtung | |
DE2448533A1 (de) | Schaltungsanordnung fuer einen phasendiskriminator mit unbegrenztem fangbereich | |
DE973628C (de) | Anordnung zur Erzeugung von Impulsfolgen | |
DE2608268C2 (de) | Verfahren zum Erzeugen einer veränderbaren Folge von Impulsen und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE3143789C2 (de) | Wellenformschaltung | |
DE2709598C2 (de) | Verfahren zur Steuerung des Abstandes benachbarter Signalspursegmente beim Schneiden eines spiralförmigen Signalspur in einen plattenförmigen Signalträger | |
DE1766186A1 (de) | Verfahren und Vorrichtung zum Bemustern einer sich staendig wiederholenden Wellenform | |
DE2047870C3 (de) | Mit Zeitmodulation arbeitendes Datenaufbereitungssystem | |
DE2552509C3 (de) | Anzeigeeinrichtung für die Anzeige mindestens zweier analoger Signale | |
DE1920716C3 (de) | Frequenzdiskriminator | |
DE2246040A1 (de) | Steuersystem fuer die automatische zeitsteuerung eines vorgeschriebenen ablaufes von vorgaengen | |
CH603012A5 (en) | Pulse train correction circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |