DE2607042C3 - Spannungsauswahlschaltung - Google Patents
SpannungsauswahlschaltungInfo
- Publication number
- DE2607042C3 DE2607042C3 DE2607042A DE2607042A DE2607042C3 DE 2607042 C3 DE2607042 C3 DE 2607042C3 DE 2607042 A DE2607042 A DE 2607042A DE 2607042 A DE2607042 A DE 2607042A DE 2607042 C3 DE2607042 C3 DE 2607042C3
- Authority
- DE
- Germany
- Prior art keywords
- channel
- channel mos
- voltage
- group
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
- G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
Description
Die Erfindung bezieht sich auf eine Spannungs-Auswahlschaltung gemäß dem Oberbegriff des Patentanspruchs.
Aus der Veröffentlichung einer japanischen Patentanmeldung, Veröffentlichungs-Nr. 49-1 27 539 (1974) ist
eine derartige Spannungsauswahlschaltung bekannt, an deren Ausgang abhängig von n-Eingangssignalen eine
von n+1 unterschiedlich hohen Spannungen abgenommen werden kann. Eine niedrige und eine hohe Spannung
erhält man mittels der beiden Gruppen von N-Kanal-MOS-Transistoren
bzw. P-Kanal-MOS-Transistoren. Zwischen der hohen und der niedrigen Spannung
liegende Spannungen können über die Reihenschaltung eines eigenen MOS-Transistors mit einer Diode, eine
weitere Zwischenspannung mittels eines weiteren einzelnen MOS-Transistors abgenommen werden, denen
jeweils Komplemente der Eingangssignale zugeführt werden. Bereits für vier unterschiedliche Spannungen
benötigt die bekannte Anordnung drei Eingangssignale und zwei Inverter.
In jüngster Zeit werden Flüssigkristall-Anzeigenelemente bei mehrziffrigen Anzeigeeinrichtungen, wie z. B.
bei elektronischen Tischrechnern, elektronischen Uhren od. dgl. benutzt, bei denen Ziffern, Markierungen
od. dgl. anzuzeigen sind. Wird eine mehrziffrige Flüssigkristallanzeigeeinrichtung
für die Anzeige gespeist, so wird eine dynamische Wechselspannung als Treiberspannung
benutzt, um die Lebensdauer des Flüssigkristall zu vergrößern. Da hierzu beispielsweise eine Treiberanordnung
benutzt wird, die mit einer einhalbfachcn oder eindrittelfachen Vorspannung arbeitet, muß entsprechend
den Anzeigedaten eine mehrere Pegel, z. B. vier Pegel aufweisende Spannung ausgewählt und zwischen
zwei Elektroden angelegt werden, zwischen denen der Flüssigkristall angeordnet ist Selbst bei elektronischen
Schreibern oder Druckern, wie z. B. einem Tintenstrahlschreiber,
muß eine Digital-Analog-Umwandlung eines Zeichensignals, das von einem Zeichensignalgenerator
erzeugt wird, durchgeführt werden und anschließend ein dem Zeichensignal entsprechendes unterschiedliche
Spannungen aufweisendes Signal an eine Ablenkelektrode gegeben werden.
Aus der US-PS 36 76 705 ist zwar ein Decodierer bekannt, der MOS-Feldeffekttransistoren verwendet, die
in Source-Drain-Schaltung in Serie geschaltet sind. Die freien Source-Elektroden werden direkt, die freien
Drain-Elektroden jeweils über einen komplementären MOS-Transistor mit einem Strobe-Impuls beschickt.
Die freie Drain-Elektrode jeder Serienschaltung ist an die Gate-Elektrode je eines weiteren MOS-Transistors
angelegt, wobei die Source-Drain-Elektroden dieser Transistoren wiederum in Serie geschaltet sind. Das
Ausgangssignal kann nur zwei Werte annehmen. Es handelt sich somit bei diesem Decodierer um eine mehrstufige
Verknüpfungsschaltung mit einem Ja/Nein-Ausgangssignal, so daß diese Schaltung nicht als Spannungsauswahlschaltung
zur Abgabe von mehreren un-
JO terschiedlichen Spannungspegeln geeignet ist.
Aus dem Aufsatz von Michael M. Lacefield »Simple step-function generator aids in testing instruments«,
Electronics 26.12.1974 ist eine Schaltungsanordnung bekannt, mit der stufenförmige Wellenformen generiert
werden können. Auch dort wird eine Decoder/Treiber-Schaltung verwendet, in der zuerst die im BCD-Code
vorliegenden Eingangssignale in einem l-aus-10-Code umgewandelt werden und diese Signale dann auf einen
der auszuwählenden Spannung entsprechenden Widerstand gegeben werden.
Die obigen Spannungsauswahlschaltungen haben den Nachteil, wegen der Decodierung eine große Anzahl
von Bauelementen zu benötigen. Darüber hinaus ist ihr Leistungsverbrauch relativ hoch.
Der Erfindung liegt die Aufgabe zugrunde, eine neue Spannungsauswahlschaltung zu schaffen, bei der mit
weniger Bauelementen, einer geringeren Anzahl von Eingangssignalen und einem geringeren Leistungsverbrauch
mehrere, auch eine große Anzahl von unterschiedlichen Spannungen erzeugt werden können.
Die Aufgabe wird durch die im Patentanspruch angegebene Erfindung gelöst.
Der Grundgedanke der Erfindung liegt darin, durch geeignete Anordnung nur von C-MOS-Transistoren ein
zusätzliches Decodieren der Eingangs-Auswahlsignale überflüssig zu machen. Durch die direkte Ansteuerung
der Gate-Elektroden der N- und P-Kanal-Transistoren mit logischen Pegeln »0« und »1« wird bei geschickter
Anordnung der Transistoren erreicht, daß nur eine hintereinandergeschaltete Transistorgruppe leitet, während
alle übrigen Gruppen sperren, da mindestens ein Transistor in jeder dieser Gruppen sperrt. Hierdurch
wird eine starke Verminderung der benötigten Bauelemente sowie eine beträchtliche Herabsetzung der
5 Leistungsaufnahme erreicht.
Die Erfindung wird an Hand in der Zeichnung dargestellter Ausführungsbeispiele näher erläutert. Im
einzelnen zeigt
F i g. 1 die Schaltung einer ersten Ausführungsform der neuen Spannungs-Auswahlschaltung, mit der vier
unterschiedliche Spannungen ausgewählt werden können, und
F i g. 2 die Schaltung einer anderen Ausf jhrungsform
der neuen Spannungs-Auswahlschaltung, mit der acht unterschiedliche Spannungen ausgewählt werden können.
Bei der in F i g. t gezeigten erfindungsgemäßen
Spannungs-Auswahlschaltung ist die Source-Elektrode eines P-üCanal-MOS-Transistors Ub mit der
Drain-Elektrode eines P-Kanal-MOS-Transistors 11a
verbunden, um eine erste in Reihe geschaltete P-Kanal-Transistorgruppe zu bilden und die
Drain-Elektrode eines N-Kanal-MOS-Transistors 12a ist mit der Source-Elektrode eines N-Kanal-MOS-Transistors
\2b verbunden, um eine zweite in Reihe geschaltete N-Kanal-Transistor-Gruppe zu bilden. Die
freien Drain-Elektroden der beiden Transistorgruppen sind miteinander verbunden, um eine erste
C-MOS-Schaltung zu bilden. In gleicher Weise ist die
Source-Elektrode eines P-Kanal-MOS-Transistors 136
mit der Drain-Elektrode eines P-Kanal-MOS-Transistors
13a verbunden, um eine in Reihe geschaltete P-Kanal-Transistor-Gruppe zu bilden und die
Drain-Elektrode einen N-Kanal-MOS-Transistors 14a
ist mit der Source-Elektrode eines N-Kanal-MOS-Transistors
146 verbunden, um eine weitere in Reihe geschaltete N-Kanal-Transistor-Gruppe zu bilden. Die
freien Drain-Elektroden beider dieser zusätzlichen Transistorgruppen sind miteinander verbunden, um eine
zweite C-MOS-Schaltung zu bilden. Auszuwählende Spannungen V0 und V3 sind an Anschlüsse 15 und 16
jeweils gegeben, so daß sie an die freien Source-Elektroden der ersten C-MOS-Schaltung gelangen, während
auszuwählende Spannungen Vi und V2 an Anschlüsse 17 und 18 jeweils gegeben werden, so daß diese an die
freien Source-Eiektroden in der zweiten C-MOS-Schaltung
gelangen können: Die Spannung V0 gibt einen logisch hohen Pegel und die Spannung V3 gibt einen
logisch niedrigen Pegel an. Die Pegel der Spannungen sind in der abfallenden Reihenfolge V0, Vi, V2, V3
festgelegt. An einen Anschluß 19 wird ein binärcodiertes Signal A\ als ein Gate-Steuersignal an die Gate-Elektroden
des P-Kanal-MOS-Transistors 11a und des N-Kanal-MOS-Transistors 12a in der ersten
C-MOS-Schaltung gegeben, während ein binä.-codiertes
Signal A0 über einen Anschluß 20 an die Gate-Elektroden
des P-Kanal-MOS-Transistors üb und des N-Kanal-MOS-Transistors 12i>
gegeben wird. Das in binärcodierte Signal Ai gelangt auch an die Gate-Elektroden
des P-Kanal-MOS-Transistors 13a und des N-Kanal-MOS-Transistors 14a in der zweiten
C-MOS-Schaltung, während das binärcodierte Signal Ao
über einen Inventer 21 an die Gate-Elektroden des P-Kanal-MOS-Transistors 13£>
und des N-Kanal-MOS-Transistors 14b gegeben wird. Die einem
logisch hohen Pegel entsprechende Spannung Vo wird an die Substratelektroden der P-Kanal-MOS-Transistoren
11a, 11£> sowie 13a, 136 gegeben, während die Spannung V3, die einen logisch niedrigen Pegel darstellt,
an die Substratelektroden der N-Kanal-MOS-Transistoren
12a, 126 und 14a, 146 gegeben wird. Ein Verbindungspunkt zwischen den freien Drain-Elektroden
der P-Kanal-MOS-Transistorgruppe und der N-Kanal-MOS-Transistorgruppe in der ersten
C-MOS-Schaltung bildet einen Ausgangsanschluß 22, an dem eine ausgewählte Spannung abgenommen werden
kann, während ein Verbindungspunkt zwischen den freien Drain-Elektroden der P-Kanal-MOS-Transistorgruppe
und der N-Kanal-MOS-Transistorgruppe in der zweiten C-MOS-Schaltung einen Ausgangsanschluß 23
bildet, an dem eine auszuwählende Spannung abgegeben
werden kann.
Bei der so aufgebauten Schaltung haben die an die Anschlüsse 19 und 20 jeweils zu gebenden codierten
Signale A0 und Ax solche Potentialpegei, daß wenn ein
logisches »0«-Signal niedrigen Pegels bei einer positiven Logik zugeführt wird, der P-Kanal-Transistor in
seinen leitenden Zustand geschaltet wird, und wenn ein logisches »1«-Signal hohen Pegels bei positiver Logik
zugeführt wird, der N-Kanal-Transistor in seinen leitenden Zustand geschaltet wird. Geben beide
binärcodierten Signale Ao und A\ eine logische »0«, so werden beide P-Kanal-MOS-Transistoren Ua und 116,
die der Spannung Vo zugeordnet sind, in ihren leitenden Zustand geschaltet und mindestens einer eines Paars
von MOS-Transistoren in der jeweiligen MOS-Transistorgruppe, die den Spannungen Vi bis V3 zugeordnet
ist, wird gesperrt Als Folge davon erscheint die Spannung V0 am Ausgangsanschluß 22 über die
P-Kanal-Transistoren 11a und 116. Geben das codierte
Signal A0 logische »1« und das codierte Signal A\
logische »0« an, so werden die der Spannung Vi zugeordneten P-Kanal-MOS-Transistoren 13a und 13b
in ihren leitenden Zustand geschaltet und mindestens einer eines Paars von MOS-Transistoren in den
jeweiligen MOS-Transistorgruppen, die den Spannungen V0, V2 und V3 zugeordnet sind, wird gesperrt.
Dadurch erscheint die Spannung Vi am Ausgangsanschluß 23. In gleicher Weise erscheint, wenn das
codierte Signal Ao eine logische »0« und das codierte
Signal A\ eine logische »1« angeben, die Spannung V2
am Ausgangsanschluß 23 und, wenn die codierten Signale A0 und A, beide logische »1« angeben, die
Spannung V3 an dem Ausgangsanschluß 22. Die Tabelle 1 zeigt die Beziehung zwischen den codierten
Signalen Ao, Ai und den Spannungen Vobis V3.
Αι | A0 | Ausgang |
O | O | V0 |
O | 1 | Vi |
1 | O | |
1 | 1 | V^ |
F i g. 2 zeigt eine weitere Ausführungsform der neuen Spannungs-Auswahlschaltung, mit der ach*. Spannungen
Vo bis Vy unterschiedlichen Pegels ausgewählt werden können.
Bei dieser Ausführungsform weist eine erste C-MOS-Schaltung 35 eine P-Kanal-Transistorgruppe
auf, die aus drei P-Kanal-MOS-Transistoren 31a bis 31c besteht und eine N-Kanal-Transistorgruppe auf, die aus
drei N-Kanal-MOS-Transistoren 31c/bis 31/besteht.
Eine zweite C-MOS-Schaltung 36 weist eine aus drei P-Kanal-MOS-Transistoren 32a bis 32c bestehende
P-Kanal-Transistorgruppe und eine aus drei N-Kanal-Transistoren
32c/bis 32/bestehende N-Kanal-Transistorgruppe
auf. Eine dritte C-MOS-Schaltung 37 weist eine aus drei P-Kanal-MOS-Transistoren 33a bis 33c
bestehende P-Kanal-Transistorgruppe und aus drei N-Kanal-Transistoren 33c/ bis 33/ bestehende N-Ka-
nal-Transistorgruppe auf. Schließlich weist eine vierte
C-MOS-Schaltung 38 eine aus drei P-Kanal-MOS-Transistoren
34a bis 34c bestehende P-Kanal-Transistorgruppe und eine aus drei N-Kanal-MOS-Transistoren
34c/ bis 34/bestehende N-Kanal-Transistorgruppe auf. -,
Ein Verbindungspunkt zwischen den freien Drain-Elektroden der P-Kanal-Transistorgruppe und der N-Kanal-Transistorgruppe
in den jeweiligen C-MOS-Schaltungen führt zu einem Ausgangsanschluß 23. Da die
Anzahl von P- oder N-Kanal-MOS-Transistoren nach ι ο der Anzahl von Bits des als Steuersignal benutzten
codierten Signals, das an die Gate-Elektrode zu geben ist, bestimmt ist, ergibt sich die folgende Beziehung,
wobei η die Anzahl von Bits ist, während Λ/die Anzahl
der auszuwählenden Spannungen ist.
2" = N.
Sollten acht verschiedene Spannungen ausgewählt werden können, ist n—3. Die auszuwählenden Spannungen
V0- V7 werden an die freien Source-Elektroden der
N- und P-Kanal-Transistorgruppen in den jeweiligen C-MOS-Schaltungen 35, 36, 37 und 38 gegeben. Die
Gate-Elektroden der jeweils paarweise zusammengefaßten P- und N-Kanal-MOS-Transistoren in den
C-MOS-Schaltungen, die symmetrisch zum Verbindungspunkt der P- und N-Kanal-Transistorgruppen
als Mittelpunkt angeordnet sind, sind miteinander verbunden. Die Gate-Elektroden der paarweise zusammengefaßten
P- und N-Kanal-MOS-Transistoren in der ersten C-MOS-Schaltung sind gemeinsam mit den
Gate-Elektroden der zugehörigen, paarweise zusammengefaßten P- und N-Kanal-MOS-Transistoren der
übrigen C-MOS-Schaltungen verbunden, wie dieses in F i g. 2 gezeigt ist und die Gate-Elektroden der
paarweise zusammengefaßten P- und N-Kanal-MOS-Transistoren in der C-MOS-Schaltung sind
unmittelbar oder über einen Inverter 42, 43 mit Anschlüssen 39, 40 und 41 verbunden, an die die
binärcodierten Steuersignale gegeben werden.
Werden an die in Fig.2 gezeigte Schaltung
binärcodierte Signale A0, A\ und Ai als Gate-Steuersignale,
die alle logische »0« angeben, gegeben, so werden die P-Kanal-MOS-Transistoren 31a bis 31c; die
einer auszuwählenden Spannung Vo zugeordnet sind, alle in ihren leitenden Zustand geschaltet und
mindestens einer der MOS-Transistoren in jeder der übrigen Transistorgruppen, die den Spannungen Vj bis
V zugeordnet sind, gesperrt Als Folge davon erscheint die Spannung Vo am Ausgangsanschluß 23 über die
Transistoren 31a bis 31c. Gibt das Signal /4o logische »1«
und geben die Signale A\ und A7 beide logische »0« an,
so werden die P-Kanal-MOS-Transistoren 32a bis 32c, die der Spannung Vi zugeordnet sind, in ihren leitenden
Zustand geschaltet und mindestens einer der MOS-Transistoren in jeder der übrigen Transistorgruppen,
die den Spannungen V0 und V2 bis V?
zugeordnet sind, gesperrt. Als Folge davon erscheint die Spannung Vi am Ausgangsanschluß 23 über die
P-Kanal-MOS-Transistoren 32a bis 32c. Auf diese Weise wird irgendeine der Spannungen Vo bis V7
entsprechend der Codierung der Signale Ao, A\ und Ai
ausgewählt Die Tabelle 2 zeigt eine Beziehung zwischen den codierten Signalen Λο, A1 und Ai und den
auszuwählenden Spannungen V0 bis V7.
Tabelle 2 | A1 | A0 | Ausgang |
A2 | 0 | 0 | va |
0 | 0 | 1 | Vx |
0 | 1 | 0 | V2 |
0 | 1 | 1 | V3 |
0 | 0 | 0 | v, |
1 | 0 | 1 | V5 |
1 | 1 | 0 | V6 |
1 | 1 | 1 | V1 |
1 | |||
Obwohl bei dem zuvor erläuterten Ausführungsbeispiel die P- und N-Kanal-Transistorgruppen für jede
Gatterschaltung in wechselseitig gegenüberliegender Beziehung angeordnet sind, kann eine Kanal-Transistorgruppe
bei jeder Gatterschaltung fortgelassen werden. Dadurch kann jede beliebige Anzahl von
Spannungen ausgewählt werden, ohne daß diese Anzahl von auszuwählenden Spannungen auf 2" begrenzt ist.
Die bei dem zuvor erläuterten Ausführungsbeispiel auszuwählende Spannung weist einen Grundpegel auf.
Obwohl dieses Ausführungsbeispiel die gleiche Anzahl von P- und N-Kanal-Transistorgruppen benutzt, können
die P- und N-Kanal-Transistorgruppen in ihrer Anzahl voneinander abweichen, wenn die Anzahl der auszuwählenden
Spannungen nicht 2" ist.
Hierzu 1 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Spannungsauswahlschaltung mit π Eingangsklemmen zum Empfang binär verschlüsselter Signale, einer Gruppe von P-Kanal-MOS-Transistoren, die in Source-Drain-Schaltung in Serie geschaltet sind, so daß eine freie Source-Elektrode und eine freie Drain-Elektrode verbleiben, mit einer Gruppe von N-Kanal-MOS-Transistoren, die in Source-Drain-Schaltung in Serie geschaltet sind, so daß eine freie Source-Elektrode und eine freie Drain-Elektrode verbleiben, mit einer Ausgangsklemme, die mit der freien Drain-Elektrode der P-Kanal-Transistorgruppe und der freien Drain-Elektrode der N-Kanal-Transistorgruppe verbunden ist und mit Klemmen an den freien Source-Elektroden der beiden Transistorgruppen mit denen jeweils Spannungsquellen unterschiedlicher, auszuwählender Spannungen verbindbar sind, wobei die Gate-Elektroden beider Transistorgruppen die Eingangsklemmen darstellen, dadurch gekennzeichnet, daß für jeden von maximal 2" unterschiedlichen Spannungswerten eine Gruppe von P-Kanal-MOS-Transistoren (Ua, lib, 136, 31a — c, 32a—c, 33a —c, 34a— c) oder eine Gruppe von N-Kanal-MOS-Transistoren (12a, 12i>, 14a, 14Zj, 3id-f,32d-f,33d-f, 34d-f)&n die Ausgangsklemme (22, 23) angeschlossen sind und daß die Gate-Steueranschlüsse so ausgebildet sind, daß die Gate-Elektroden derart mit binären Signalen und zu diesen komplementären binären Signalen beschaltbar sind, daß die ausgewählte Spannung zur Ausgangsklemme (22, 23) durch das öffnen der Transistoren einer Gruppe durchgeschaltet wird, während in allen anderen Gruppen mindestens ein Transistor sperrt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50021306A JPS5196275A (de) | 1975-02-20 | 1975-02-20 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2607042A1 DE2607042A1 (de) | 1976-09-09 |
DE2607042B2 DE2607042B2 (de) | 1980-04-30 |
DE2607042C3 true DE2607042C3 (de) | 1983-11-24 |
Family
ID=12051456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2607042A Expired DE2607042C3 (de) | 1975-02-20 | 1976-02-20 | Spannungsauswahlschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4038564A (de) |
JP (1) | JPS5196275A (de) |
CH (1) | CH607662A5 (de) |
DE (1) | DE2607042C3 (de) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52122097A (en) * | 1976-04-06 | 1977-10-13 | Citizen Watch Co Ltd | Electric optical display unit |
US4158786A (en) * | 1976-07-27 | 1979-06-19 | Tokyo Shibaura Electric Co., Ltd. | Display device driving voltage providing circuit |
US4174541A (en) * | 1976-12-01 | 1979-11-13 | Raytheon Company | Bipolar monolithic integrated circuit memory with standby power enable |
DE2818085C2 (de) * | 1977-04-26 | 1986-05-22 | Kabushiki Kaisha Suwa Seikosha, Shinjuku, Tokio/Tokyo | Spannungsmeßschaltung |
JPS54150036A (en) * | 1978-05-18 | 1979-11-24 | Sharp Corp | Lsi device |
US4271410A (en) * | 1978-08-10 | 1981-06-02 | Rockwell International Corporation | LCD Data processor driver and method |
US4324991A (en) * | 1979-12-12 | 1982-04-13 | Casio Computer Co., Ltd. | Voltage selector circuit |
US4408135A (en) * | 1979-12-26 | 1983-10-04 | Tokyo Shibaura Denki Kabushiki Kaisha | Multi-level signal generating circuit |
JPS57129024A (en) * | 1981-02-02 | 1982-08-10 | Nec Corp | Pulse generating circuit |
EP0061513B1 (de) * | 1981-04-01 | 1984-10-10 | Deutsche ITT Industries GmbH | Integrierte Auswahlschaltung in CMOS-Technik für vier Potentiale und deren Vereinfachung für drei Potentiale |
JPS57166713A (en) * | 1981-04-08 | 1982-10-14 | Nec Corp | Output circuit |
JPS5847275A (ja) * | 1981-09-16 | 1983-03-18 | Seiko Instr & Electronics Ltd | 電子時計用集積回路のテスト回路 |
JPH0756542B2 (ja) * | 1985-09-25 | 1995-06-14 | カシオ計算機株式会社 | 液晶駆動回路 |
US4712058A (en) * | 1986-07-22 | 1987-12-08 | Tektronix, Inc. | Active load network |
US4912339A (en) * | 1988-12-05 | 1990-03-27 | International Business Machines Corporation | Pass gate multiplexer |
US5221865A (en) * | 1991-06-21 | 1993-06-22 | Crosspoint Solutions, Inc. | Programmable input/output buffer circuit with test capability |
US5298814A (en) * | 1992-08-18 | 1994-03-29 | Micro Power Systems, Inc. | Active analog averaging circuit and ADC using same |
US5703617A (en) * | 1993-10-18 | 1997-12-30 | Crystal Semiconductor | Signal driver circuit for liquid crystal displays |
JPH07202681A (ja) * | 1993-11-30 | 1995-08-04 | Electron & Telecommun Res Inst | 論理演算器および演算方法 |
US5815100A (en) * | 1996-06-04 | 1998-09-29 | Hewlett-Packard Company | Voltage multiplexed chip I/O for multi-chip modules |
US5742181A (en) * | 1996-06-04 | 1998-04-21 | Hewlett-Packard Co. | FPGA with hierarchical interconnect structure and hyperlinks |
DE19844728C1 (de) * | 1998-09-29 | 2000-03-30 | Siemens Ag | Decoderelement zur Erzeugung eines Ausgangssignals mit drei unterschiedlichen Potentialen |
AU3906200A (en) * | 1999-03-22 | 2000-10-09 | University Of Southern California | Line reflection reduction with energy-recovery driver |
US6512401B2 (en) * | 1999-09-10 | 2003-01-28 | Intel Corporation | Output buffer for high and low voltage bus |
US6396329B1 (en) | 1999-10-19 | 2002-05-28 | Rambus, Inc | Method and apparatus for receiving high speed signals with low latency |
US7161513B2 (en) * | 1999-10-19 | 2007-01-09 | Rambus Inc. | Apparatus and method for improving resolution of a current mode driver |
US7124221B1 (en) * | 1999-10-19 | 2006-10-17 | Rambus Inc. | Low latency multi-level communication interface |
US7269212B1 (en) | 2000-09-05 | 2007-09-11 | Rambus Inc. | Low-latency equalization in multi-level, multi-line communication systems |
US8861667B1 (en) | 2002-07-12 | 2014-10-14 | Rambus Inc. | Clock data recovery circuit with equalizer clock calibration |
US7292629B2 (en) | 2002-07-12 | 2007-11-06 | Rambus Inc. | Selectable-tap equalizer |
US7362800B1 (en) | 2002-07-12 | 2008-04-22 | Rambus Inc. | Auto-configured equalizer |
FR2874468B1 (fr) * | 2004-08-17 | 2007-01-05 | Atmel Nantes Sa Sa | Dispositif d'aiguillage d'au moins deux tensions, circuit electronique et memoire correspondants |
US8026740B2 (en) | 2008-03-21 | 2011-09-27 | Micron Technology, Inc. | Multi-level signaling for low power, short channel applications |
US8259461B2 (en) * | 2008-11-25 | 2012-09-04 | Micron Technology, Inc. | Apparatus for bypassing faulty connections |
US8570061B2 (en) * | 2011-07-05 | 2013-10-29 | Honeywell International Inc. | (N-1)-out-of-N voter mux with enhanced drive |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3676705A (en) * | 1970-05-11 | 1972-07-11 | Rca Corp | Logic circuits employing switches such as field-effect devices |
GB1373626A (en) * | 1970-11-27 | 1974-11-13 | Smiths Industries Ltd | Electrical dividing circuits |
JPS4940851A (de) * | 1972-08-25 | 1974-04-17 | ||
JPS4977538A (de) * | 1972-11-27 | 1974-07-26 | ||
JPS4977537A (de) * | 1972-11-27 | 1974-07-26 | ||
JPS5311171B2 (de) | 1973-02-09 | 1978-04-19 | ||
JPS57509B2 (de) * | 1973-04-06 | 1982-01-06 | ||
JPS5620734B2 (de) * | 1973-07-31 | 1981-05-15 | ||
US3911428A (en) * | 1973-10-18 | 1975-10-07 | Ibm | Decode circuit |
US3936676A (en) * | 1974-05-16 | 1976-02-03 | Hitachi, Ltd. | Multi-level voltage supply circuit for liquid crystal display device |
US3900742A (en) * | 1974-06-24 | 1975-08-19 | Us Navy | Threshold logic using complementary mos device |
-
1975
- 1975-02-20 JP JP50021306A patent/JPS5196275A/ja active Pending
-
1976
- 1976-02-17 US US05/658,172 patent/US4038564A/en not_active Expired - Lifetime
- 1976-02-20 CH CH213576A patent/CH607662A5/xx not_active IP Right Cessation
- 1976-02-20 DE DE2607042A patent/DE2607042C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
CH607662A5 (de) | 1978-09-29 |
DE2607042B2 (de) | 1980-04-30 |
JPS5196275A (de) | 1976-08-24 |
US4038564A (en) | 1977-07-26 |
DE2607042A1 (de) | 1976-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2607042C3 (de) | Spannungsauswahlschaltung | |
DE3630160C2 (de) | ||
DE2621577C3 (de) | Schaltungsanordnung zur Bereitstellung der zur Steuerung einer Flüssigkristall-Anzeigeanordnung erforderlichen Spannungen | |
DE19840930A1 (de) | Digital/Analog-Wandler, Treiberschaltkreis für Flüssigkristallanzeigen und Verfahren zur Umwandlung eines digitalen Signals in ein analoges Signal | |
EP0049216B1 (de) | Rechenwerkeinheit mit einer parallelen bidirektionalen Schiebeeinrichtung | |
DE2604238A1 (de) | Fluessigkristallanzeigeeinrichtung | |
DE2606946A1 (de) | Anzeigevorrichtung fuer numerische information | |
DE2543244A1 (de) | Treiberkreis, insbesondere fuer eine leuchtdiodenanzeige | |
DE2625351A1 (de) | Matrixschaltung und daraus gebildeter dekoder | |
DE2638208C2 (de) | ||
EP0048352A1 (de) | Binärer MOS-Switched-Carry-Paralleladdierer | |
DE2900587B2 (de) | Decodierschaltung | |
DE2118222A1 (de) | ||
DE2307295A1 (de) | Digitale schaltung | |
DE3544153C2 (de) | ||
DE2615080A1 (de) | Anordnung und verfahren zum anzeigen von zeichen | |
DE2758012B2 (de) | Schaltungsanordnung zur Erzeugung einer binärcodierten Impulsfolge | |
DE3007197A1 (de) | Elektronische uhr | |
DE2739276C3 (de) | Integrierter dynamischer Halbleiterspeicher | |
DE2806039A1 (de) | Fluessigkristallanzeigevorrichtung und verwendung der vorrichtung als oszillograph | |
DE2045833C3 (de) | Schaltungsanordnung bestehend aus zwei miteinander verbundenen integrierten Schaltungen | |
DE2951499C2 (de) | Spannungsauswahlschaltung | |
DE3136395A1 (de) | Schaltungsanordnung zur anzeige von binaersignalen mit leuchtdioden | |
EP1014379B1 (de) | Integrierte Schaltung mit einem Decoderelement | |
DE19746950C2 (de) | Digital-Analog-Umsetzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8281 | Inventor (new situation) |
Free format text: HAKATA, MASAYUKI, OUME, TOKIO, JP |
|
C3 | Grant after two publication steps (3rd publication) |