DE2605853A1 - Verfahren und vorrichtung zum erkennen von zeichen - Google Patents

Description

Patentanwalt DIPL.-PHYS. DR. W. LANGHOFF Rechtsanwalt B. LANGHOFF*

MÜNCHEN 81 · WISSMANNSTRASSE 14 ■ TELEFON 932774 · TELEGRAMMADRESSE: LANGHOFFPATENT MÜNCHEN

München, den 13. 2. 1976 Unser Zeichen: 45 - 1622

AGENCE NATIONALE DE VALORISATION DE LA RECHERCHE 13, rue Madeleine Michelis, 92522 Neuilly-sur-Seine, Frankreich

Verfahren und Vorrichtung zum Erkennen von Zeichen

Die Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zum Erkennen von Zeichen, insbesondere zum selbsttätigen Lesen von gedruckten oder geschriebenen Texten.

Die Erfindung betrifft insbesondere eine Zeichenerkennungsvorrichtung, mit der das Lesen von Schriftzeichen 'oder dergleichen derart ausgeführt wird, daß eine ein Zeichen enthaltende Fläche in Elementarflächen unterteilt wird und das Zeichen mittels einer Gesamtheit von Binärwerten beschrieben wird, die einen oder den anderen Zustand aufweisen, je nachdem, ob ein Teil des Zeichenbildes in der betreffenden Elementarfläche oder einer bestimmten Zone liegt oder nicht.

Bei derartigen Zeichenerkennungsvorrichtungen werden also beim Lesen eines Zeichens eine gewisse Anzahl von Binärwerten erzeugt, die in ihrer Gesamtheit eine Funktion des gelesenen Zeichens sind.

609835/0761

ORIGINAL INSPECTED

Die Anzahl der Binärwerte ist dabei verhältnismäßig hoch, beispielsweise 256 pro Zeichenbild.

Zum Erfassen des Zeichenbildes (im folgenden kurz "Zeichen" genannt) in Form von P Binärziffern, um das Zeichen anschließend wieder darzustellen, oder zum Erkennen des Zeichens für seine Eingabe und Darstellung in einem Digitalrechner, etwa beim automatischen Lesen von Ziffern, die dann eingegeben werden, müssen bei bekannten Zeichenerkennungsvorrichtungen sämtliche Informationen gespeichert werden, da das Zeichen nur aus der Gesamtheit dieser Informationen identifizierbar ist.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung der P zum Erkennen eines Zeichens ausgewerteten Binärinformationen zu schaffen, welches eine beträchtliche Reduzierung der zur Identifizierung nötigen Informationen ermöglicht.

In der folgenden Beschreibung sind die Bezeichnungen "Zeichen" und "Zeichenbild" sowohl zur Bezeichnung der eigentlichen zu erkennenden Gestalt als auch zur Bezeichnung der P Binärziffern verwendet, die diese Gestalt beschreiben. Der Ausdruck "Punkt" wird sowohl zur Bezeichnung der geometrischen Stelle eines Zeichenbildes, nämlich einer Elementarfläche, als auch zum Bezeichnen einer Speicherstelle verwendet, so daß also die entsprechende Binärziffer der Elementarfläche entspricht.

Die Zonen eines Zeichens, die den P Binärziffern entsprechen, sind die horizontalen bzw. vertikalen Koordinatenachsen, durch die sie definiert sind.

Das Verfahren nach der Erfindung zum Verarbeiten von Binärinformationen, die ein Zeichenbild definieren, und zwar durch Vergleich jeder Information mit der Anwesenheit oder dem Fehlen eines Teils des Zeichenbildes in einer gegebenen Elementarfläche, wobei das Zeichenbild in einer untersuchten Gesamtheit von Elementarflächen

609835/0761

enthalten'ist, um so das Zeichenbild wiederzuerkennen, zeichnet sich' dadurch aus, daß zuerst die Orientierung des Zeichenbildes aus den durch die Elementarflächen bestimmten Zeichenpunkten bestimmt wird, um Segmente bestimmter, gegebener Orientierung, aus denen das Zeichenbild zusammengesetzt ist, zu trennen, daß die einzelnen Segmente des Zeichenbildes in einer begrenzten Anzahl von Zonen lokalisiert werden, daß aus der Lokalisierung eine verringerte Anzahl von neuen binären Variablen zur Kennzeichnung des Zeichenbildes gewonnen werden, indem eine einzige Variable jeweils zum Kennzeichnen aller gleich orientierten Segmente in einer bestimmten Zone verwendet wird, und daß die neuen binären Variablen sodann decodiert werden.

In der ersten Stufe dieses Verfahrens erfolgt also eine Transformation von Punkten in Segmente, wobei die das Zeichen definierenden Informationen am Ende dieser Verfahrensstufe entsprechend der Orientierung des Zeichens in dem betrachteten Punkt getrennt werden.

In der zweiten Verfahrensstufe wird die Zahl der Informationselemente verringert auf eine Anzahl entsprechend der Anzahl der Lokalisierungszonen für jede Segmentrichtung. Zum Erkennen alphanumerischer Zeichen (nämlich den aus 27 Großbuchstaben, 27 Kleinbuchstaben und 10 Ziffern bestehenden 64 Zeichen) werden vorzugsweise 21 Zonen verwendet, und zwar 6 Zonen für schräg nach rechts oben verlaufende Linien, 6 Zonen für schräg nach links verlaufende Linien, 6 Zonen für Vertikallinien und 3 Zonen für Horizontallinien.

Am Ende dieser Verfahrensstufe wird das Zeichen durch T binäre Variable beschrieben, im Falle von alphanumerischen Zeichen durch 21 Variable, wobei jedes Zeichen die Anwesenheit oder das Fehlen eines bestimmten Orientierungssegmentes in einer gegebenen Zone beschreibt.

609835/0761

In der dritten Verfahrensstufe schließlich erfolgt eine Umcodierung oder Decodierung, je nach dem gewünschten Verwendungszweck, etwa durch eine einfache logische Kombinationsschaltung bei einer geringen Anzahl von Zeichen, etwa bei alphanumerischen Zeichen. Für komplexe oder zahlreichere Seichen, etwa für kyrillische Zeichen, Bilderschriftzeichen und dgl., erfolgt eine Umcodierung vorzugsweise durch Vergleich der Werte der binären Variablen mit der Gesamtheit der diesen entsprechenden Speicherwerte, wobei die Gesamtheit der Variablen den verschiedenen zu erkennenden Zeichen entspricht.

Eine Vorrichtung zum Durchführen des Verfahrens nach der Erfindung umfaßt im wesentlichen eine Suiamierschaltung für die Speicherstellen zu beiden Seiten eines gegebenen Punktes auf einer Horizontalen, einer Vertikalen und auf Schräglinien mit positiver und negativer Steigung, eine Zuordnungsschaltung zum Zuordnen dieser Punkte zu einem horizontalen, vertikalen oder schrägen Segment durch Vergleich der verschiedenen Summenwerte und Ausschaltung falscher Anzeigen durch Kontrolle, ob mindestens ein Nachbarpunkt auf einem Segment für einen gegebenen Punkt vorhanden ist, eine Zonenrechenschaltung, um für jedes Zeichen eine bestimmte Anzahl von Zonen zu bestimmen durch Vergleich der Koordinaten aller Punkte, eine Lokalisierschaltung für die verschiedenen Segmente in den Zonen zum Erzeugen von binären Variablen zur Kennzeichnung des Zeichenbildes, und elementare logische Schaltungen zum Decodieren dieser binären Variablen.

Bei einer älteren Vorrichtung (FR-PA 73 46 285 vom 26.12.1973), bei der die charakteristischen Werte eines Zeichens in Serie ermittelt werden durch Vergleich in einem kartesichen Koordinatennetz und Speicherung in einem Speicher mit Serienausgabe für 2 56 Adressen, umfaßt eine Integralrechenschaltung gemäß der Erfindung zwei Serien-Parallelregister mit acht Ausgängen für die horizontalen und vertikalen Koordinaten der Punkte, vier Addierer zum Berechnen der Integrale entsprechend dem horizontalen, vertikalen, positiv geneigten und negativ geneigten Segment (wobei als Ursprung die

609835/0761

Spitze eines Gitters bestehend aus vier Zuordnungs-Elementarflächen genommen wird).

Die Zonenrechenschaltung umfaßt zwei Parallel-Parallelregister, die das Modell des Zeichenbildes definieren, sowie Schaltungen zum Bestimmen der Koordinaten der Grenzen der verschiedenen Lokalisationszonen.

Die Zuordnungsschaltung für die Zuordnung der Segmente an die verschiedenen Zonen, d.h. für die Bestimmung der Variablen, die das Zeichen kennzeichnen, umfaßt Koinzidenzschaltungen zum Vergleich der Adresse eines Segments mit irgendeiner Adresse aus einer betrachteten Zone.

Die Decodierschaltung umfaßt logische Schaltungen, welche die gleichzeitige Anwesenheit bestimmter Werte der Variablen und den Ausschluß anderer Werte ausdrücken.

Eine Steuerlogik gewährleistet die automatische Übertragung der Werte von dem Zuordnungsspeicher in die Zeichenerkennungsschaltungen.

Mit der vorherstehend beschriebenen Vorrichtung sind die zum Beschreiben eines Zeichens bisher erforderlichen 256 Werte auf 21 Binärwerte reduziert, so daß das Speichern dieser Information wesentlich erleichtert ist. Andererseits sind auch auch die Decodierschaltungen weniger zahlreich und bilden eine einfache Kombination elementarer logischer Schaltungen.

Die Erfindung ist im folgenden anhand schematischer Zeichnungen an einem Ausführungsbeispiel ergänzend beschrieben.

609835/0761

Fig. 1 zeigt ein in Elementarflächen unterteiltes Feld mit einem schematisch eingeschriebenen Zeichen;

Fig. 2 zeigt die Reihenfolge der wesentlichen Schritte des Verfahrens nach der Erfindung;

Fig. 3a bis 3d zeigen die für die Zeichenerkennung verwendeten Linien;

zeigt in ausführlicherer Weise die Verfahrensschritte bei dem Verfahren nach der Erfindung; zeigt ein Blockschaltbild einer Vorrichtung nach der Erfindung;

zeigt ein der Fig. 5 entsprechendes detaillierteres Schaltbild;

zeigt eine Einzelheit von Fig. 6;

zeigt den Algorithmus der Schaltung 60 von Fig. 6; zeigt ein der Fig. 1 entsprechendes Feld; 9, 10a, 10b; 11a und 11b zeigen Flußdiagramme der

Schaltungen nach Fig. 6;
id 13 zeigen Feldunterteilungen; zeigt eine Zonenunterteilung; ist ein Blockschaltbild einer der in Fig. 6 enthaltenen Schaltungen;

Fig. 16 ist ein Blockschaltbild der in Fig. 15 dargestellten Schaltung;

Fig. 17/ 18 und 19 bilden zusammengenommen das Flußdiagramm der Schaltung nach Fig. 16;

Fig. 20 zeigt vereinfacht einen Schaltungsteil von Fig. 6;

Fig. 21 zeigt eine Ausführungsform der Schaltung nach Fig. 20;

Fig. 22 zeigt das Flußdiagramm der Schaltung nach Fig. 21;

Fig. 23 zeigt ein Ausführungsbeispiel einer der Schaltungen aus Fig. 16;

Fig. 24a und 24b zeigen Einzelheiten im Zusammenhang mit der Decodierung;

Fig.	4
Fig.	5
Fig.	6
Fig.	6a
Fig.	7
Fig.	8
Fig.	9,
Fig.	12
Fig.	14
Fig.	15

609835/0761

Fig. 25 ist ein Flußdiagrairan der Schaltung nach Fig. 23;

Fig. 26, 27 und 28 sind Blockschaltbilder von Schaltungsteilen aus der Fig. 6, und

Fig. 29, 30, 31, 32 und 33 sind Kurvendarstellungen von Signalen als Funktion der Zeit für verschiedene Schaltungen.

Es sei angenommen, daß das zu erkennende Zeichen wie in der vorstehend genannten französischen Patentanmeldung beschrieben erkannt worden ist und die entsprechenden Werte in einen Speicher eingegeben sind, der 16 Zeilen zu je 16 Punkten aufweist.

Die Speicherstelle hat den Wert 1, wenn ein Teil des Zeichens in der zugeordneten Elementarflache vorhanden ist, und andernfalls den Wert 0. Die Adresse eines Speicherelemente ist durch das Paar x,y gegeben. Man kommt so auf die Boole¹sehe Funktion M(xy) oder 0όχ415, 0^y£r15, die das Zeichen charakterisiert und selbst durch eine Menge von schwarzen oder weißen Quadraten (Elementarflächen) gebildet ist, wie in Fig. 1 dargestellt ist. Zur Vereinfachung sei mit M(xy) zugleich die entsprechende Speicherstelle gemeint.

Das Verfahren nach der Erfindung ist ganz grob in Fig. 2 dargestellt. In dem Zeil 21 wird die Trennung der Segmente durchgeführt, wobei die Speicherstellen M(xy) untereinander verglichen werden um festzustellen, ob ein Punkt m(X,Y) als Spitze eines Gitters (1^=Χ4·15; 1έ:Υ^15), das durch die das Zeichen bildenden Quadrate definiert ist (Fig. 1) in einem horizontalen Segment H, einem vertikalen Segment V, einem schräg rechts nach oben verlaufenden Segment D oder einem schräg links nach oben verlaufenden Segment G angehört. Die Segmente sind im folgenden immer mit H, V, D, G bezeichnet.

In der Stufe 22 werden die vorher gelesenen Segmente lokalisiert, wodurch die 21 Binärvariablen 0Ί bis 0*21 bestimmt werden, welche

609835/0761

⁸ " 2805853

den in den Figuren 3a, 3b, 3σ und 3d dargestellten Zonen für die Segmente D,G,V,H entsprechen. Dia Begrenzung dieser Zonen ist weiter unten erläutert, und ihre Zahl lenkt ab von der Anzahl der zu erkennenden Zeichen und ihrer zeichnerischen Verschiedenartigkeit. In diesen Figuren stellt das innere Rechteck den Rahmen des Zeichens dar, das äußere Rechteck die in Fig. 1 dargestellte Erfassungszone. Ein in einer Zone lokalisiertes Segment kann irgendwo im Innern derselben liegen. Die Neigungen der schrägen Segmente können verschieden sein, es wird lediglich ihre allgemeine Orientierung betrachtet.

In der Stufe 23 wird die Umcodierung oder Decodierung der verschiedenen Variablen durch eine Kombinationslogik durchgeführt, wobei jedes Zeichen durch die gleichzeitige Anwesenheit gewisser der Variablen und das Fehlen der anderer gekennzeichnet ist.

Fig. 4 zeigt eine bevorzugte Ausführungsform des Verfahrens nach der Erfindung. Dabei werden zuerst die Segmente V,H,G und D getrennt, wobei in einer Verfahrensstufe 21a die Speicherstellen M(xy) erfaßt werden, die um einen Punkt m(X,Y) herum liegen, in einer Stufe 21b wird eine Berechnung durchgeführt, in der die Integrale der Speicherpunkte gebildet werden, die auf vertikalen, horizontalen oder in Bezug auf den Punkt m(X,Y) schrägen Linien liegen, und in einer Stufe 22c wird der Vergleich dieser Integrale durchgeführt, die sich aus der Zuordnung der Punkte m(X,Y) zu den verschiedenen Speichern mc( (mit o^ = V,H,G,D) entsprechend dem Segment, dem sie angehören, durchgeführt. Die Lokalisierung der Segmente umfaßt eine Verfahrensstufe 22a zur Erfassung der Gesamtheit der Punkte M(xy), eine Stufe 22b zum Berechnen der verschiedenen Parameter, die die verschiedenen Zonen definieren, zwischen denen die verschiedenen Segmente verteilt sind, und eine Stufe 22c zum Vergleich der Koordinaten der verschiedenen Speicherstellen m(X,Y) in den Speichern mo^, mit denen, die die Zonen definieren.

609835/0761

Die Verfahrensstufen 22a und 22b können vor, während oder nach den Stufen 21a, 21b und 21c durchgeführt werden.

Fig. 5 zeigt ein Blockschaltbild allgemeiner Art einer Zeichenerkennungsvorrichtung nach der Erfindung. Diese Vorrichtung enthält ein Zeichenerfassungssystem 51, welches nicht Gegenstand der Erfindung ist. Die Vorrichtung umfaßt im wesentlichen einen Speicher M, in dem die ein Zeichen repräsentierenden Binärsignale gespeichert sind, einen Adressengenerator 52 für die Adresse des Speichers M, eine Schaltung 53 zum Herausziehen der Segmente V₇H₇G₇D, vier Speicher ItM mit o(= H₇V₇D₇G für die herausgezogenen Segmente 53. Diese Speicher werden durch den Adressengenerator M aufgerufen, der selbst wieder durch den Adressengenerator M52 gesteuert wird, wobei die Beziehung zwischen den Adressen X,Y der Spitze eines Gitters und den Adressen x,y der Punkte M entsprechend Fig. 1 definiert ist.

Die Schaltung 53 und die Speicher mo{ repräsentieren die Verfahrensstufen 21a bis 21c.

Ferner ist eine Zonenrechenschaltung 55 vorgesehen für die Durchführung der Verfahrensstufen 22a und 22b, eine Prüfschaltung 56 für die Charakterisierung des Zeichens entsprechend der Verfahrensstufe 22c, wobei diese Schaltung bestimmt, in welchen durch die Zonenrechenschaltung 55 bestimmten Zonen sich Segmente befinden, die in den Speichern m gespeichert sind, und dadurch die 21 Variablen &i bestimmt, und schließlich eine Decodierschaltung 57 entsprechend der Verfahrensstufe 23. Der Ausgang der Decodierschaltung steuert eine Auswerteeinrichtung U, etwa Nixie-Anzeigeröhren.

Die verschiedenen Speicher und Adressengeneratoren können natürlich sowohl zur Erfassung als auch zum Wiedererkennen dienen, falls erforderlich.

Die Gesamtheit der Schaltungen zum Erfassen und Wiedererkennen ist vorzugsweise automatisch synchronisiert durch eine einzige

609835/0761

Steuerlogik L, die Operationsbefehle an die verschiedenen Schaltungen ausgibt, welche in der internen Logik des Kommandowerks L programmiert sind und durch Signale gesteuert werden, die von den verschiedenen durch Pfeile bezeichneten Schaltungen herrühren. Die Befehle legen die verschiedenen Funktionsphasen der Schaltungen fest. Die Verarbeitungsschaltung nach der Erfindung umfaßt dabei zehn Phasen ψ 0 bis(|)9, die weiter unten noch erläutert sind.

In der Figur sind mit einfachen durchgezogenen Linien die funktioneilen Verbindungen gekennzeichnet, durch die die Weiterleitung von Signalen von einer an eine andere Schaltung erfolgt. Die Doppelstriche kennzeichnen Verbindungen, mit denen die Adressen der Speicher weitergeleitet werden, wobei diese Verbindungen Mehrfach-Signale weiterleiten, deren Zahl gleich derjenigen der Bits einer Adresse ist. Die gestrichelten Linien bezeichnen Befehlsweitergaben.

Die verschiedenen durch die Verbindungen weitergeleiteten Signale sind weiter unten im einzelnen erläutert bei der Beschreibung eines detaillierten, bevorzugten Ausführungsbeispiels.

Fig. 6 zeigt schematisch ein Ausführungsbeispiel für eine Schaltung zum Herausziehen der Segmente V,H,D und G.

Um zu bestimmen, ob ein Punkt m(X,Y) zu einem Segment V,H,D oder G gehört, werden vier Integrale I_T,, I„, I₁^, I„ berechnet, welche die

V rl L) Vj

Summen der Speicherstellen M(x,y) zu beiden Seiten eines betrachteten Punktes sind, und zwar auf vertikalen Segmenten für I , auf horizontalen für I„, auf schräg nach rechts und oben verlaufenden Segmenten I und schräg nach links und oben verlaufenden Segmenten

Unter Berücksichtigung der Beziehungen zwischen den Koordinaten X, Y, den Punkten m des Gitters und der Koordinaten (x,y) der Stellen M(x,y) von Fig. 1 erkennt man, daß für einen Punkt m mit der Adresse X,Y die Adressen x,y der Stellen M sind:

609835/0761

χ
χ
χ
χ
χ
χ
χ
χ

X + η

X + η

X - (1+η)

X - (1+η)

X + ρ

X + ρ

X - (1+ρ)

X - (1+ρ)

	P	2605853
y = Y +	(1+Ρ)
γ = Υ-	P
γ = Υ +	(1+Ρ)
y = Y-	η
y = Y +	(1+η)
y = Y-	η
y = Y +	(1=η)
y = Y-

Aufgrund der vorerwähnten Werte für χ und y kann man diese Integrale schreiben:

max rmax ID = ^ S Μ/Χ - (η+1) , Υ+ρ/ Μ/Χ + η, Y - (p+1j_/

η=0 ρ=η + Μ/Χ - (ρ+1), Y + η/ Μ/Χ + ρ,/Y - (η+1)_/

ⁿmax ^max IG = K y Μ/Χ - (η+1), Y - (ρ+11/ Μ/Χ + η, Y + ρ)

η=0 ρ=η + Μ/Χ - (ρ+1), Y - (η+1|_/ Μ/Χ + ρ, Y + η_/

IV =

P¹

ρ=0

max

/X-1, Υ-(ρ+1)_/Μ/Χ, Υ-(ρ+1]_/+ Μ/Χ-1, Υ+ρ_/Μ/Χ, Υ+ρ_/

max

IH = \ Μ/Χ-(ρ+1), Y-jJ^/X-(ρ+1) , Y/ + Μ/Χ+ρ,Υ-^/Χ+ρ,Υ/ ρ=0

worin η und ρ ,„ gleich dem kleinsten der Werte von k sind,

max max

0,

die durch die Ungleichungen χ -

y + k^.15 definiert sind und wc

diese Ungleichungen definierten Werte ist.

y-

y + k^s15 definiert sind und worin p¹ der größte der durch

^09835/0761

Die Speicherstellen, die zum Berechnen von I verwendet sind, entsprechen den Punkten, die auf der Vertikalen gelegen sind nahe der Spitze des Gitters m(X,Y). Für die Berechnung von I entsprechen sie den Punkten, die auf der Horizontalen gelegen sind benachbart zu m(X,Y), für I entsprechen sie den Punkten, die auf der nach rechts geneigten Schrägen liegen, die durch m(X,Y) verlaufen, und für I_ entsprechen sie den Punkten, die auf der nach links geneigten Schrägen liegen, welche durch m(X,Y) verlaufen.

Die betrachteten Segmente haben eine gewisse Breite in der Größe des Doppelten einer für die Erfassung verwendeten Elementarzelle. Die Integrale sind also Maße dafür, ob der Punkt m(X,Y) einer Elementarfläche einem horizontalen, vertikalen oder einem der schrägen Segmente angehört. Die Entscheidung der Zuordnung.eines Punktes zu einem dieser verschiedenen Segmente hängt ab von dem Relativwert dieser Integrale.

Das in Fig. 6 dargestellte Blockschaltbild umfaßt im wesentlichen die Zähler 6_TT, 6„, 6„ und 6„ für die Summen, eine logische Schal-

V Jl Cj JJ

tung 60 zur Zuordnung der Punkte entsprechend den Relativwerten der Integrale, wobei diese logische Schaltung die Punkte bestimmt entsprechend dem Algorithmus von Fig. 7, der weiter unten noch erläutert ist, Zusatzschaltungen E₁ und E„, wobei die Aufgabe der Zusatzschaltung E₁ darin besteht, die Zähler mit Elernentarrechenwerten zu versorgen und die Zusatzschaltung E„ die Aufgabe hat, die betreffenden Werte in die Speicher n^., il, iru, m einzuschreiben, welche Werte einerseits bei dem Rechenvorgang anfallen und andererseits nach der Segmentbildung, d.h. nach Ausscheidung schädlicher Punkte, wie weiter unten noch erläutert ist.

Die in Fig. 6 in Klammern angegebenen Ziffern bezeichnen die Anzahl von Informationen, die gleichzeitig weitergeleitet werden. Die Zusatzschaltung E₁ arbeitet automatisch, unabhängig von den Wertenvon χ und y. Es sind Einrichtungen zum Bestätigen der

609835/0761

Rechnungen vorgesehen, je nachdem, ob die den Koordinaten entsprechenden Werte den Speicher verlassen oder nicht.

Die Zusatzschaltung E₁ umfaßt ein Serxenparallelregister 61, eine logische Schaltung 62 zum Bestätigen der Speicherstellen, eine Schaltung 63 zur Gewinnung von Semaphoren, eine Reihe Speicher 64, eine logische Schaltung 65 zur Bestätigung der Rechnungen, und eine Steuerlogik 66 für die Eingangswerte für die Zähler.

Die Zusatzschaltung E„ umfaßt eine logische Schaltung 67 zum Eingeben der Werte in die Speicher m<A und eine logische Schaltung 58 zum Bestätigen der in diese Speicher eingeschriebenen Werte. Der Signaleingang des Serxenparallelregisters 61 ist mit dem Ausgang des Speichers M verbunden. Dieses Register weist außerdem einen Steuereingang auf, der mit dem Ausgang derlogischen Schaltung 52 für die Bestätigung der Punkte gekoppelt ist, und einen Synchronisiereingang, der mit der logischen Schaltung L verbunden ist. Das Register weist acht Parallelausgänge auf, auf denen die Werte (0 oder 1) der acht Punkte anstehen, die zum Berechnen der Integrale erforderlich sind.

Ferner ist eine Bestätxgungsschaltung 62 vorgesehen, an deren Ausgängen der Wert Null anliegt, sobald die Adresse eines Punktes diesen außerhalb des Speichers zuweist. Diese Bestätxgungsschaltung vergleicht die Adressen X = n, X= (1+n), X + pX - (1+9) einerseits und Y + p, Y- (1+p), Y + n, Y- (1+n) andererseits mit dem Minimalwert 0 und dem Maximalwert 15, den die Adressen der Speicherstellen M annehmen können. Da andererseits diejenigen Punkte, die nicht zu dem Segmenb des betrachteten Punktes M(xy) gehören, nicht berücksichtigt zu werden brauchen, ergibt die Schaltung 63 Semaphore, die an die Steuerlogik der Zähler geleitet werden und durch diese den Beitrag dieser Punkte zur Berechnung der Integrale ausschalten, wie z.B. in dem in Fig. 8 dargestellten Fall eines Semaphors für ein vertikales Segment

609835/0761

von dem Punkt m(X,Y) nach oben. Dieses Semaphor wird gesetzt, wenn die Speicherstellen mit den Adressen X-(1+p), Y-(1+n) und X-(1+n), Y+p gleich 1 sind für p=0 und wenn eine von ihnen 0 ist für p=1 (Kreuz e , g , e.g. in Fig. 8). In diesem Fall braucht man die außen liegenden Punkte (p=2, 3, ...) nicht zu betrachten, selbst wenn sie gleich 1 sind, um I zu berechnen. Um die Semaphore zu gewinnen, muß die Schaltung 63 Werte an den Ausgängen des Registers ergeben entsprechend einem Paar von Werten n, p, und die vorhergehenden Werte, die aus dem Speicher 64 stammen, dessen Zugriff in gleicher Weise durch die Schaltung L synchronisiert ist (Fig. 5).

Die Steuerlogik 66 des Zählers gibt den Eingang eines Zählers I°( (o( = V,H,G,D) frei für die Ausgangs signale des Registers 61, wenn dieses Signal einem der durch den betrachteten Zähler berechneten Integralterme entspricht und wenn kein Semaphor entspricht für das betrachtete Integral. Sobald für ein gegebenes Wertepaar XY die Gesamtheit des Speichers entwickelt ist, enthalten die Zähler 6 , 6„, 6_, und 6_ die Integralwerte.

Xl la JJ

Fig. 7 zeigt einenbevorzugten Algorithmus, der durch die logische Schaltung 60 realisiert wird für die Zuordnung der Punkte m(X,Y) an einen der Speicher itl , hl, m und In_n. Von den dort verwendeten Symbolen bedeuten die Sechsecke eine Abfrage in dem dargestellten Sinn, z.B. bedeutet das obere Sechseck die Frage "ist I größer als

rl

21'". Wenn die Antwort auf ja lautet, entsprechend dem Pluszeichen, wird weiter verfahren entsprechen dem von dem Pluszeichen ablaufenden Zweig. Im gegenteiligen Fall wird entsprechend dem vom Minuszeichen weiterführenden Zweig weitergegangen. Wenn also I„ größer

rl

ist als 21^, wird der Punkt einem horizontalen Segment zugeordnet, d.h. daß eine Eins in den Speicher m„ mit der Adresse X,Y eingegeben wird.

Der angegebene Algorithmus wird der Einfachheit halber beibehalten. Er ist nicht symmetrisch und geht vorzugsweise von Horizontalen aus.

609835/0761

Man kann natürlich auch unter Beibehaltung dieses Operationsschemas I_TT und I„ einerseits und I_ und I_ andererseits austauschen.

V Jd \j JJ

Es läßt sich auch ein symmetrischer Algorithmus verwenden, jedoch wird dann die Schaltung komplizierter, ohne daß sich ein praktischer Vorteil ergibt.

Wenn ein Punkt m(XY) einem Speicher mO( zugeordnet worden ist, wird die Operation für einen neuen Punkt wieder aufgenommen, unter der Voraussetzung, daß dieser neue Punkt einem Segment des Zeichens angehört. Dies wird erkannt aufgrund des Umstandes, daß in den vier Elementarflächen, die den Punkt m(X,Y) als gemeinsamen Knotenpunkt haben, wenigstens drei Einerzustände oder zwei Einerzustände symmetrisch vom Knotenpunkt vorhanden sind. Diese Bestätigung erfolgt durch die logische Schaltung 65. Falls eine Bestätigung vorliegt, schickt die logische Schaltung 65 Bestätigungssignale an die Zuordnungsschaltung. Das Serienparallelregister 61 schickt außerdem ein Informationssignal an die Steuerlogik L für die Weiterfolge der Operationen des Systems.

Die Zuordnung erfolgt für alle Punkte des Zeichens. Am Ende derselben sind alle Punkte m(X,Y) in den Speichern m„, m„, iru und m verteilt, welche jeweils die Punkte enthalten, die auf horizontalen, vertikalen oder den beiden schrägen Segmenten gelegen sind. Im Verlaufe dieser Operation erfolgt keine Reduktion der eigentlichen Informationen, sondern nur eine Transformation der Punkte M(xy) in m(X,Y) . Der Eingang zu den Speichern moC wird gesteuert von den Zusatzschaltungen E», welche eine Einschreiblogik 67 sowie eine Bestätigungslogik 68 umfassen. Letztere vergleicht die in den Speichern m gespeicherten Signale nach den folgenden Kriterien: eine Stelle in dem -Speicher iil^ wird bestätigt, wenn mindestens ein benachbarter Punkt in derselben Vertikalen vorhanden ist, d.h. mit derselben Adresse X.

Ein Punkt in dem Speicher m„ wird bestätigt, wenn mindestens ein benachbarter Punkt auf derselben Horizontalen vorhanden ist,

609835/0761

d.h. mit der gleichen Adresse Y.

Ein Punkt in einem der Speicher m_ oder iru wird bestätigt, wenn mindestens ein benachbarter Punkt auf einer im Winkel von 45° schräg nach rechts oder links verlaufenden Linie durch diesen Punkt vorhanden ist, d.h. bei einer der Adressen (X+1, Y-1) oder (X-1, Y+1) für den Speicher m, und einer der Adressen (X-1, Y-1) oder (X+1, Y+1) für den Speicher m.,.

Die Einschreiblogik 67 für die Speicher ermöglicht das Zuleiten brauchbarer Informationen an die Schreibeingänge der Speicher m <^ d.h. daß in der jeweiligen Betriebsphase die Einschreiblogik einen Einschreibvorgang ausgehend von der Zuordnungslogik 60 ausführt (für einen bestätigten Punkt) oder das Löschen (für einen nicht bestätigten Punkt) ausgehend von der Bestätigungslogik 68. Die verschiedenen Arbeitsphasen werden durch die Steuerlogik L synchronisiert.

Der Umlauf der Werte von dem Speicher M(Fig. 5) zu den Zählern ist durch die Flußdiagramme nach den Figuren 9, 1oa, 10b, 11a und 11b dargestellt und entsprechend diesen Diagrammen durch die Steu erlogik L programmiert.

Gemäß dem Flußdiagramm nach Fig. 10 geschieht das Lesen des Speichers M(x,y) um den Punkt m(XY) von Fig. 1 zum Ausziehen der nötigen Speicherwerte für die Berechnung der Integrale gemäß Fig. 12, indem zuerst die Punkte des zentralen Kreuzes A um den Knoten punkt m(XY) von Fig. 1 ausgelesen werden, sodann die Punkte der Zone B, sodann die der Zonen C usw., entsprechend:

Zone A : n=0 p=0, 1, 2 ...p¹

* ' ' ^ max

Zone B : n=1 p=1 , 2, ...
Zone C : n=2 p=2, ...

usw. in dieser Figur sind die Schraffüren lediglich zur deutlicheren Kennzeichnung der Zonen verwendet. Die Phasen O_n, O₁ und O2 sind jeweils der Erzeugung der Adressen x,y des Speichers M,

6 09835/0761

der Erzeugung der Adressen X, Y für die Bestätigung der Punkte und also der Speicherstellen von il und itu, und der Erzeugung der Adressen X, Y für die Bestätigung der Punkte in den Speichern m und Hi^ zugeordnet. Mit Adi ist die Gesamtheit der Bits der Adressen x, y in den Zeichnungen dargestellt. Xdi und Ydi stellen die Gesamtheit der Bits der Adressen X bzw. Y dar.

Das Programm ist wie folgt:

ausgehend von X=Y=I n=p=0 ¹Q ^{= 1}D ^{= 1}H ⁼ ^ ist kein Semaphor gesetzt (Fi = 0 unabhängig von i), und das Serienparallelregister 61 ist nicht beschickt, was durch Qi = 0 ausgedrückt ist. Die Schaltungen sind für irgendwelche η und ρ programmiert, η und ρ sind Festwerte, und die einzelnen Adressen x, x+n, x-(1+n), y, y+p, usw. werden mit ihren Grenzwerten 0 und 15 verglichen. Die Anfangsbedingungen sind in Fig. 9 oben in dem Kasten 9.1 angegeben.

Für jeden Wert von η wird das in den Figuren 10a und 10b dargestellte Unterprogramm ausgeführt, das Teil des in Fig. 10 dargestellten Gesamtprogramms ist. Es sind die gleichen Symbole verwendet wie bei Fig. 7. Es sei daran erinnert, daß die Werte X + n, X + p, X-(1+n) usw. und Y + n, Y+p usw. die Werte der Adressen χ, y darstellen.

Die Bezeichnungen haben folgende Bedeutung:

Depx₊, Depy₊ = überfließen durch Überschuß ( x>15 oder yVi5) Depx₊, Depy_ = überfließen durch Unterschreiten (χ(θ oder y<0). Das Signal Dep ist "1", wenn χ oder y die Grenzwerte 0, 15 überschreiten .
T₀ = 1 für η = 0.

T₁ = 1 beim Überfließen aller Größen

T₂ = 1 beim Überfließen mindestens der Adresse χ oder y, T₃ = 1 für ρ = η
T₄ = 1 für p=0.

609835/0761

Die Signale Q ... Q„ sind verfügbare Werte für die Integrale. Sie drücken die Anwesenheit oder das Fehlen eines Punktes bei der betrachteten Adresse χ, γ gemäß Fig. 10a aus. Der in dieser Figur gezeigte Teil des Flußdiagramms 10 zeigt die logischen Operationen zur Erzeugung der Werte Q ... Q„. Die Erzeugung der erforderlichen Adressen x, y ist weiter unten im Zusammenhang mit Fig. 26 beschrieben.

Der Teil 10b des Flußdiagramms stellt die Bestätigungsoperation der durchgeführten Rechnungen in der Schaltung 65 (Fig. 6) dar, wobei die Signale V_, V„, wenn sie gleich 1 sind, bestätigen, daß ein Punkt auf einem nach links bzw. nach rechts geneigten schrägen Segment liegt, das Signal V = 1 ausdrückt, daß mindestens drei Punkte M des Zeichens um den vorher betrachteten Punkt m liegen, und wobei das Signal V- = 1 ausdrückt, daß mindestens eines der Signale den Wert "1" hat.

Die Signale Fojr (pjf= VB, VH usw.) sind die durch die Schaltung 63 erzeugten Semaphore. Für F =1 sind die jenseits davon in der durch angezeigten Richtung liegenden Punkte nicht berücksichtigt. Die Lage von F«* entspricht den Fällen ähnlich wie in Fig. 8 dargestellt.

Die verwendeten Abkürzungen ύ( ρ bezeichnen:

VB: auf der Vertikalen des Punktes und nach unten;

VH: auf der Vertikalen und nach oben;

HG: auf der Horizontalen nach links,

HD: auf der Horizontalen nach rechts,

GH: auf der Schräglinie nach links und oben,

GB: auf der Schräglinie nach links und unten,

DH: auf der Schräglinie nach rechts und oben,

DG: auf der Schräglinie nach rechts und unten.

609835/0761

Das Unterprogramm nach den Figuren 10 - 10b wird so oft ausgeführt, bis die Gesamtheit von HjV₇G,D, durch den Punkt m (1,1) erkannt ist. Dieses Unterprogramm wird nach Beendigung automatisch wieder eingeleitet für den Punkt, der rechts auf der gleichen Linie folgt, und wenn die Linie beendet ist, für den Punkt der Abszisse 1 auf der folgenden Zeile. Der Beginn erfolgt mit η = ρ = 0 (Anfangszustand) . Sodann wird das Unterprogramm wieder aufgenommen mit η = 0, P= 1, sodann ρ = 2 usw. bis zum Überfließen (Depy =1). Sodann folgen die Durchläufe mit η = 1 und p= 1, 2, ..., usw. Dies ist in dem Flußdiagramm durch ρ + 1 = ρ ausgedrückt, d.h., daß der neue Wert von ρ um 1 höher ist als der vorhergehende Wert.

Die Bezeichnungen η + 1 = η und X + 1 = X haben dieselbe Bedeutung für η bzw. X.

Die Bezeichnung Qi ^ Qio soll anzeigen, daß Qi aus der Ausgangswert Qio wird.

Qi repräsentiert die Werte QA, QB ... und die Integrale I_v, I_, I„, I_., die geschrieben werden können:

1H =	ρ· * max	qa	ρ	QB H	QD
	O
	" max
1V =	2	Qe	qg H	qh
	0
	nmax 1
hQc
hQF

-Σ- Ι

n=0 p=n

η D

max ^m

1 1

^QF ^QG

^{p n} 609835/0761

Das Flußdiagramm von Fig. 9 zeigt die Verteilung der ausgeführten Rechnungen entsprechend dem Flußdiagramm von Fig. 10 für die Berechnung der Integrale, wie mit den Ziffern 92 und 93 angezeigt ist.

Sobald man bei 99 angelangt ist, sind aämtliche Punkte behandelt (da Y = 15 und X= 15). Man geht sodann zu den folgenden Phasen S -ι' sodann φ „ über unter Verteilung der Bedingungen X = X= 1, η = ρ = 0 für die Bestätigung der den Speichern mO( zugeordneten Punkte. Die Bestätigung der Punkte wird nach dem Flußdiagramm von Fig. 11a für die Speicherstellen der Speicher m^ und itl und nach Fig. 11b für die Speicher nu und m_ durchgeführt. Die Bestätigungsoperation besteht im wesentlichen darin, die Anwesenheit eines Nachbarpunktes auf einem Segment festzustellen. Betrachtet man z.B. Fig. 1 im Hinblick auf die Bedeutung von X und Y, so erkennt man, daß die Adressen, die links von den Rechtecken 11a und 11b , 11b₂/ angegeben sind, denjenigen Punkten entsprechen, die in Bezug auf die Punkte mit den Adressen X, Y in der durch die Abkürzungen H, D (horizontal, rechts ...) angegebenen Richtungen liegen, wobei die Bezeichnung m^p bedeutet, daß ein Punkt des Speichers m 0^ in Richtung ρ in Bezug auf den Punkt m(X,Y) liegt, mit /S=D nach rechts, P=H nach oben, usw., und für die Schräglinien ρ = HD nach rechts unten,/S= BG nach links unten, usw.

In dem Speicher M ist das Zeichenbild durch eine Gesamtheit von Punkten M(xy) gekennzeichnet. Das Zeichenbild ist auch gekennzeichnet durch eine Gesamtheit im wesentlichen gleicher Punkte m(X,Y), die in den Speichern ΐα"( entsprechend der Orientierung des Zeichens in dem betrachteten Punkt verteilt sind. In einem Speicher mo( sind also die Gesamtheit der Punkte eines Zeichenbildes enthalten, die den Segmenten gleicher Orientierung angehören. Man kann auch sagen, daß in einem Speicher m«( eine Gesamtheit der Segmente gleicher Orientierung mit verschiedenen Adressen m(X,Y) enthalten ist, wobei die Segmente eines Speichers mC\ durch so viel Adressen charakterisiert sind, wie Punkte m(X,Y) vorhanden sind, in denen das Zeichen die gleiche Orientierung hat.

609835/0761

Die Anzahl dieser Informationen wird sodann reduziert durch Lokalisieren eines Segments, das nicht durch seine Adresse m(X,Y), sondern durch das Vorhandensein seiner Adresse in einer bestimmten Zone gegeben ist, wobei die Segmente gleicher Orientierung in einer bestimmten Zone eine einzige Information bilden, wie das schematisch in den Figuren 3a bis 3d dargestellt ist. Ein dort dargestelltes Segment entspricht einem oder mehreren Segmenten gleicher Orientierung, das irgendwo in derselben Zone liegt, wobei alle Segmente derselben mit gleicher Orientierung gemäß der Erfindung eine einzige Binärinformation θi abgeben.

Die Lokalisierung der Segmente für jede Zone erfordert den Vergleich der Adressen m(XY) der Punkte des Speichers m*k mit den Adressen der Grenzen der betreffenden Zone. Die Zonenrechenschaltung 55 von Fig. 5 berechnet diese Adressen mit den folgenden Schritten:

1. durch Bestimmung des Rahmens, d.h. des Rechtecks, in dem das Zeichen eingeschrieben ist. Dies geschieht durch Projektion der Gesamtheit der das Zeichen bildenden Punkte auf die Achsen entsprechend den beiden Adressen. Dies kann ausgehend von den Punkten M(x,y) oder m(X,Y) durchgeführt werden. Die Zonenrechenschaltung nach Fig. 15 verwendet die Punkte m(X,Y) , welche in den Speichern ΐΐι<λ verfügbar sind. Die Projektion des Rahmens (s. Fig. 13) bestimmt die Größen I_n, L , welche die Lage des Zeichens in dem erfaßten Feld definiert, d.g. auch die minimalen Adressen X und Y, bei denen mindestens ein Speicherwert 1 in mindestens einem der Speicher mo( vorhanden ist, und die Größen I₁ + L₁ sowie 1 + L , die die Adressen der größten Werte von X und Y sind, denen wenigstens ein Speicherwert 1 in mindestens einem der Speicher Hi^ entspricht.

2. durch Bestimmung der Zonen innerhalb des Rahmens.

609835/0761

Für die Horizontalen: man nimmt an, daß sie oben, in der Mitte oder unten sind entsprechend den Umstand, ob ihre Projektionen jeweils in den Intervallen

/Lo	- 2	Lo H
/Lo H	Lo H
/Lo H	LO H
	- 2 /
h 2	r L1 - 2
hL1	h L1-/

gelegen sind.

Diese Intervalle bezeichnen die drei Zonen Za, Zb, Zc (in Fig. 14a dargestellt), welche die drei Parameter 17, 18 und 19 definieren (Fig. 3d), die die horizontalen Segmente charakterisieren mit der entsprechend den folgenden Gleichungen definierten Ordinate Y

Lo 4y 4 Lo + 2

Lo + 24 Y^ Lo + L₁ - 2

LO + L₁ - 2^Y4Lo + 1

Die schrägen Segmente sind gemäß den Abszissen X in zwei gleiche Zonen unterteilt, und zwar eine rechte Zone ZD und eine linke Zone ZG, je nachdem, ob die Adressen X kleiner oder gleich XG sind oder größer als XD, XG und XD, die definiert sind durch:

X_G = E /210 + I1_/ /2
X₁. = E /210 + 11 / /2+1

L) — —

worin E bedeutet "ganzer Teil von". Je nach den Werten Y unterscheidet man drei Zonen ZH, ZB und ZC, die den Adressen Y wie folgt entsprechen

für ZH: Y 4 YH; für ZB: Y^YB; für ZC: ZH<Y<CyB

_wo YH =

und YB= e/2Lo+L1 + 3\ +1

609835/0761

Für zeichen geringer Höhe (Li ^C1O) sind nur zwei gleiche Zonen vorgesehen, für die dann gilt:

- ι<ΥΗ = ε ¹) + ι

_ΓΒ = e

2Lo + L1
2

2Lo + L1

Die Höhen der drei Zonen, die durch die Schrägsegmente definiert sind, wenn L1^1O ist, unterscheiden sich von den durch die Horizontalen definierten, wobei die zentrale Zone sodann kleiner ist. In diesem allgemeinen Fall (L1^1O) sind also sechs Zonen vorhanden, die die schrägen Segmente charakterisieren, den Schnitt der Zonen ZH, ZB, ZC mit den Zonen ZG, ZD, welche die sechs Parameter© 1,0 und 07 Θ12 entsprechend den Figuren 3a und 3b definieren.

Für die Vertikalen betrachtet man die Fälle, daß sie sich links, in der Mitte oder rechts befinden, je nachdem, ob ihre Projektionen in einem der nachfolgend definierten Intervalle liegen:

¹O ^{+ 2}I

¹I"^{2 1}O ^{+ 1}I /

¹O⁺¹I" ²J- ¹O ^{+ 1}I /
welche die drei Zonen Zg, Zc₁, Zd von Fig. 14b definieren.

Für die Vertikalen, die sich in der Zone Zg befinden, d.h. deren Adresse X der Ungleichung lo^X^lo + 2, unterscheidet man die hohen Zonen ZgH, die Schnittstelle von Zg und ZH₇ die tiefe Zone ZfBm die Schnittstelle von ZgB und ZB und die Mitte, die durch ZH und ZB begrenzt ist, und schließlich die Schnittstelle von Zg und "ZH.'ZB. Die Parameter 0 15, 0 16 und 0 21 kennzeichnen jeweils die Vertikalen in diesen Zonen.

Die Vertikalen, die sich in der rechten Zone Zd befinden, sind lediglich in zwei Gruppen unterteilt, nämlich unten und oben,

809835/0761

je nachdem, ob sie sich in ZH oder ZB befinden oder nicht: die Vertikalen, die sich rechts zwischen ZH und ZB befinden, sind bei dieser Unterteilung nicht berücksichtigt, da der daraus gewonnene Parameter für die Bestimmung der 64 alphanumerischen Zeichen nicht erforderlich ist.

Zur einfacheren Beschreibung sind im folgenden für die einzelnen Zonen weiter abgekürzte Zeichen verwendet, die zugleich auch für die Ausgangssignale der Zonenrechenschaltung, die diese Zonen definieren, gelten sollen. Die verwendeten Abkürzungen sind gewählt für die Betrachtung der logischen Kombinationen für die die Zonen charakterisierenden Signale.

Horizontale-: H	: Zone Zh	der	Zonen	ZB	und	ZG
C	: Zone Zc	der	Zonen	ZB	und	ZD
B	: Zone Zb	der	Zonen	ZH	und	ZG
Schräge: BG	Schnittstelle	der	Zonen	ZH	und	ZD
BD	Schnittstelle	der	Zonen	ZC	und	ZG
HG	: Schnittstelle	der	Zonen	ZC	und	ZD
HD	: Schnittstelle
CG	: Schnittstelle
CD	: Schnittstelle
Vertikale: G	: Zone Zg
D	: Zone Zd
"DG	: Zone Ze»
G.HG	: Zone ZgH
G.BG	Zone ZgB
D. HD	Zone ZdH
D.BD	Zone ZdB

Fig. 15 zeigt den Aufbau einer Zonenrechenschaltung, deren Flußdiagramm in den Figuren 17, 18 und 19 dargestellt ist. Die Zonenrechenschaltung umfaßt eine Projektionsschaltung 15a zum Projizieren der Gesamtheit der Adressen der Speicherwerte 1 der Speicher mp( auf die X- und die Y-Achse. Diese Projektionsschaltung

609835/076 1

ergibt die Signale S1 und S2. Ferner ist eine Schaltung 15b zum Erzeugen von Koordxnatensxgnalen aus den Signalen S1 und S2 vorgesehen, welche die gleich bezifferten Koordinaten von Fig. 13 repräsentieren und die Kennzeichnungszonen für die Schrägsegmente definieren. Eine weitere Schaltung 15c erzeugt aus den Signalen XG, YG, YB, YH die Signale CG, BG, HG, CD, BD, HD, die jeweils die gleich bezifferten Zonen definieren. Weitere Rechenschaltungen 15d und 15e erzeugen auf den Signalen S1 und S2 jeweils die Signale G, D und H,C,B. Sodann sind noch zwei Schaltungen 15f und 15g vorgesehen zum Projizieren der Horizontalen auf OY und der Vertikalen auf OX, welche Schaltungen die Signale S4 bzw. S3 erzeugen, die zum Kennzeichnen der Horizontalen und Vertikalen verwendet werden.

Gemäß dem in Fig. 16 dargestellten bevorzugten Ausführungsbeispiel umfaßt die Schaltung zum Bestimmen des Rahmens eines Zeichens zwei Register 15a1 und 15a2 für die Größen X bzw. Y mit parallelem Zugriff, auf die die 15 Informationen gegeben werden, die den 15 Werten von X und Y entsprechen, und zwar über einen Demultiplexer 15a3, der durch Xi oder Yi adressiert ist gemäß der Projektion auf OX oder OY mittels einer Multiplexers mit zwei Wegen 15a4, und durch die Speicher mittels eines Multiplexers 15a5 mit vier Wegen. Diese Schaltung umfaßt eine Rückstellogik 15a6 zum Rückstellen auf Null am Ende einer Zeile und einer Spalte.

Die Register werden durch die Steuerlogik L synchronisiert. Der Rahmen ist bekannt und wird nach zweimaligem Lesen der Speicher während der Phasen Φ 3 und (6 4 unter Kontrolle der Steuer logik L abgesteckt.

In ähnlicher Weise sind die Schaltungen 15f und 15g, deren Flußdiagramm in Fig. 18 dargestellt ist, durch Parallel-Parallelregister gebildet, die mit den Speichern itLj und in über den Demultiplexer 15a3 gekuppelt sind und durch die Bestätigungssignale der Phasen <p 4 bzw. <p 5 der Steuerlogik L synchronisiert werden.

609835/0761

Das Flußdiagramm der Schaltung 15b ist in Fig. 19 dargestellt, wobei die vorher erläuterten Symbole verwendet sind. CIo, CH usw. bedeuten die Zählwerte der Zähler von Io, 11 usw. Die Schaltung 15b weist vier Zähler auf, und zwar 15b1 für lo, 15b2 für 11, 15b3 für Lo und 15b4 für L1, eine logische Schaltung 15b5 zum Steuern der Zähler, drei Addierer 15b6, 15b7 und 15b8 sowie drei Komparatoren 15b9, 15b10 und 15b11. Die von den Addierern durchgeführten Operationen sind außer Additionen auch Multiplikationen mit 2 und Divisionen durch 2. Diese Operationen werden durch einfache Stellenverschiebungen in den Binärschaltungen realisiert, wobei die Schaltungen durch einfache Binäraddierer gebildet sind.

Die Arbeit der Steuerlogik 15b5 wird während des Signals der Phase φ 7 festgelegt. Diese Steuerlogik wird einerseits freigegeben wahlweise durch den Zuwachs der Zähler für Lo und L1 (15b1, 15b2), je nachdem, ob ein Speicherwert 1 in der betrachteten Adresse X vorhanden ist, und durch den Zuwachs der Zähler Lo und L1 (15b3, 15b4), je nachdem, ob ein Speicherwert 1 in der Adresse Y vorhanden ist. Zu diesem Zweck empfängt die Steuerlogik 15b5 die Signale S2 und S3. Andererseits kontrolliert die Steuerlogik synchron die Anfangswerte des Zählers 15b4 und des Addierers 15b8.

Man kann YB und YH in der Form schreiben: YH = E — /2Lo + L1 - £ 6_/

YB = E ^. /2Lo + Ll - 16 + 12/ + 1 mit £ = O wenn L1 ^1O, und £ = 1 wenn L1 ^r

Der Addierer 17b7 ist mit den Ausgängen des Zählers für Lo (15b3) und des Zahlers 15b4 gekuppelt, und die Steuerlogik 15b5 erkennt am Anfang O oder -6, je nach dem Wert von Y. Der Addierer 15b8 berechnet die Summe eines internen Kennwertes mit dem Ausgang des Addierers 16b7. Die Steuerlogik 15b5 ergibt O an dem Addierer 15b8, wenn £ = O, und +12, wenn ^= 1 ist.

609835/0761

Die Komparatoren 15b9, 15b10 und 15b11, die jeweils die Signale 210+11 , 2Lo+L1-£ 6 , 2LO+L1 + £6
2 2 2

der Rechenschaltungen 15b7, 15b8 und 15b9 empfangen, ergeben die ganzen Teile, die durch die Signale XG, XD, YB, YH dargestellt werden. Die logische Schaltung 15c zum Berechnen der Zonen der schrägen Segmente ergibt die Signale

DG = XG.YB.'yH

CD = XD.YB."YH

HG = XG.YB

BD = XD.YB

HG = XG.YH

HD = XD.YH

Die Schaltungen 15d und 15e zum Erzeugen der Signale H, C, B, G und D arbeiten einfach ausgehend von den Projektionen der verzögerten und voreilenden Rahmen der beiden Taktgebereinheiten 15d1 und 15e1. Diese weisen jeweils eine doppelte Kippschaltung und eine NAND-Schaltung 15d2, 15e2 auf, um direkt die Signale "δ", "Ο, "H, "C, ~B zu liefern, die für die Realisierung der Kennzeichnungsschaltung für das Zeichen, die weiter unten beschrieben ist, praktischer sind als die direkten Signale.

Das Prinzip der Kennzeichnung des Zeichens ist einfach: Es besteht im wesentlichen darin, das Vorhandensein der verschiedenen Segmente in den vorhergehend definierten Zonen festzustellen. Z.B. zeigt der Term:

Y = Y_H X = X_G

m_D (X,Y) = Y = 1 X = 1

daß wenigstens ein schräges Segment mit positver Steigung unten und links des Zeichens vorhanden ist. Es werden 21 Prüfungen durchgeführt, wobei eine positive Antwort {&i. = 1 mit i=21) das Vorhandensein eines Segments gemäß den Schemata nach den Figuren 3a bis 3d anzeigt.

609835/0761

Fig. 2 0 zeigt das Blockschaltbild einer Kennzexchnungsschaltung für das Zeichen in allgemeinster Form, unabhängig von der Anzahl der definierten Zonen. In dieser Figur sind die Zonenrechenschaltungen global mit 15 bezeichnet,und Zi sind die die verschiedenen Zonen kennzeichnenden Signale₇ wobei das Signal Zij einer Zone einfach ist, d.h. eine einzige Adresse oder Koordinate hat, oder doppelt, je nachdem, ob es sich um die Zonen H,B, C oder um die Zonen BG, BD usw. handelt. Für die Zone HG beispielsweise hat Zij die Signale YH und ZG.

In der Figur sind zur Verallgemeinerung folgende Bezeichnungen verwendet :

Ziv für die Zonen zum Anzeigen von Vertikalen, wobei allgemein i kleiner ist als die Zahl der Zonen zur Anzeige von Vertikalen;

ZjH die Zonen zur Anzeige der Horizontalen;

Zkd die Zonen zur Anzeige der Schrägsegmente mit positiver Steigung;

ZId die Zonen zur Anzeige der Schrägsegmente mit negativer Steigung.

Für alphanumerische Zeichen gilt:

Zkd = ZId mit k = 1^6; und i = 6 und j = 3.

Die Adressen der Speicherwerte 1 der Speicher werden jeweils bei 2OA, 2OB, 2OC, 2OD mit den Signalen ZiV, ZiH, Zkg und ZId verglichen, wobei jeder Vergleich die entsprechenden Variablen bestimmt, nämlich ^jH für die Horizontalen,Θ iV für die Vertikalen, usw., mit GLd =9 1 bis θ6, 0kg = Θ 7 bis e'i2, 0jH = Θ17 bis Θ19, und

0iV = 0 13 bis 016 und 0 20, 0 21 in dem vorhergehend betrachteten Beispiel.

Fig. 21 zeigt eine bevorzugte Ausführungsform einer Kennzeichnungsschaltung, deren Flußdiagramm in Fig. 22 dargestellt ist. In diesem Fall sind die Zonen Zkg und ZId identisch, und die Horizontalen

609835/0761

sind einzig durch die Adresse Y gekennzeichnet, und die Signale zum Kennzeichnen der Zonen sind die an den Ausgängen der Schaltung nach Fig. 16 verfügbaren Signale, nämlich CG, CD, BG, BD, HG, HD, *H, "C, ~B, ~~D und "G, und bei S3 undS4 die Projektionen der Vertikalen auf OX und der Horizontalen auf OY.

Die Schaltung nach Fig. 21 ist mit negativer Logik realisiert, da sich hierdurch eine einfachere Technologie der Schaltungen ergibr als mit direkter Logik. Um die Wirkungsweise der Schaltungen zu verstehen, sei daran erinnert, daß die Parameter a, b und c irgendwelche Variablen darstellen, "äT-~b+"c = abc, wobei die Summen und Produkte die logischen Summen und Produkte sind. Unter diesen Annahmen bilden die logischen Schaltungen die Schnittstellen der Adressen der Speicherstellen 1 des Speichers md mit den betrachteten Zonen. Ein quer überstrichenes Zonensignal zeigt an, daß die Speicherstellen der Speicher mo( betrachtet werden, deren Adressen außerhalb der Grenzen der betrachteten Zonen liegen. Die Ausgangssignale der logischen Schaltungen und Vergleichsschaltungen 20 bis 20V treiben fünf Parallel-Parallelregister 31 bis 35, die als Speicher dienen, und deren Ausgänge durch die Steuerlogik L synchronisiert sind. Die Parameter 01 bis 012 (für die Schrägsegmente beider Neigungen) werden direkt bestimmt durch die logischen ■Schaltungen 20a bis 201. Die Parameter Θ17, 018, 019 (horizontale Segmente) sowie der Parameter 021 (vertikales mittleres Segment) werden in gleicher Weise direkt bestimmt durch die logischen Schaltungen 2Ot₇ 2Ou, 2Ov und 2Oq.

Die Bestimmung der Parameter 013 bis 016, der sechs Zwischenparameter Ia bis 26 erfolgt durch die NOR-Schaltungen 20s, 2Or, 20m, 2On, 2Oo und 20p mit den folgenden Beziehungen:

£1 = S3.D
t2 = S3.G
£3 = mv.BG
Z, 4 = mv.BD
X5 = mv.HG
Z-6 = mv.HD

609835/0761

Es sind vier UND-Gatter mit den Ausgängen der Register 34 und 35 gekoppelt, an die die Parameter Z. 1 bis Z6 übertragen werden, so daß sich ergibt:

Θ 13 = ?4. Z1 = mv D.BD

Θ 14 =£6.Z1 = mv D.HD

θ 15 =^3.^2 = mv G.BG

Θ 16 =Z⁵-Z-2 = mv G.HG

(In den vorstehenden Beziehungen ist S3 eliminiert, da die Adresse X der Vertikalen bereits in der Gesamtheit der Adressen X, Y derselben vorhanden ist).

Am Ende der Phase ψ 8 sind die 21 Variablen Θχ bestimmt, und die Steuerlogik entläßt das Bestätigungssignaip 9 der Decodierschaltungen entsprechend der letzten Verfahrensstufe der Zeichenerkennung.

In dieser letzten Stufe, der eigentlichen Zeichenerkennung, werden die Variabiene i decodiert auf mehr oder weniger komplexe Weise, je nach der Beschaffenheit und der Anzahl der zu erkennenden Zeichen, d.h. entsprechend der Anzahl von Kombinationen der Variablen

Θ i, die zum Erkennen des Zeichens erforderlich sind, unter Berücksichtigung der verschiedenen möglichen Varianten der Gesamtheit der Punkte M(xy) ein und desselben Zeichens aufgrund von Phaseneinflüssen beim Probenehmen, d.h. durch parasitäre Einflüsse der Quantifizierung.

Fig. 23 zeigt eine Decodxerschaltung für die zehn Ziffern 0 bis 9 in negativer Majoritätslogik. Der Decodierer empfängt an seinen Eingängen die 21 binären Variablen Θ1 bis Θ21 und ergibt an seinen zehn Ausgängen zehn Binärvariable, die sich gegenseitig ausschließen und mit 0, 1, 2 ... 9 bezeichnet sind. Diese Variablen können bei Anwendungssystemen mit Binäreingangen weiter verwendet werden, z.B. zum Erregen einer Dezimalanzeigevorrichtung mit Nixieröhren. Das Prinzip der Decodierung gilt auch für das Decodieren alphanumerischer Zeichen insgesamt. Es handelt sich dabei um eine hierarchische Decodierung aufgrund der physischen Bedeutung der Variablen.

609835/0761

Es hat sich herausgestellt, daß es für die Ziffern 5, 6, 8, 9, O günstig ist, sechs Zwischenvariable al, a2, a3, a4 und <k 1, tk2 zu erzeugen, deren Wert 1 die Anwesenheit von krummen Linien angibt, die in den Figuren 24a und 24b mit gleicher Bezeichnung dargestellt sind. Die gekrümmten Linien al bis a4 sind verhältnismäßig geschlossen, während $1 und ti 2 verhältnismäßig offen sind. Die Ziffern 1, 2, 3 und 7 werden im wesentlichen ausgehend von den Variablen . i decodiert, wobei die Variablen al bis a4 und°<1 sowie d\ 2 nur zum Ausschließen betrachtet werden.

Die die Ziffern 0 bis 9 kennzeichnenden logischen Kombinationen, für die die Schaltung nach Fig. 23 zuständig ist, sind in Fig. 25 tabelliert. Das Wiedererkennen der verschiedenen Zeichen wird bestimmt durch die Anwesenheit oderdas Fehlen der Segmente und gekrümmten Linien durch Bezugnahme auf den entsprechenden Parameter.

Ziffer 0 :- Anwesenheit von *( 1 und°(2

- Fehlen von Θ1,94, ©8, <?9, Öl 9

- Fehlen der die Ziffer 8 bestimmenden Kombination

- Fehlen von mindestens einem von 05 und Θ6 Ziffer 1: - Anwesenheit von Θ13 und 014

- Abwesenheit von a4,0 7, 015, 016

- Fehlen der Kombinationen entsprechend den Ziffern 5, 6, 8 und 9

Ziffer 2: - Anwesenheit von θ 18

- Anwesenheit von mindestens einem von €4, 05, 06

- Fehlen von £>12, 01 3, 014

- Fehlen der die Ziffern 5, 6, 8 und 9 bildenden Kombinationen

Ziffer 3: - Anwesenheit von a4

- Anwesenheit mindestens eines von a3, 04, 017 und/oder der Gesamtheit 09, Θ10

- Fehlen von al, a2, θ'15,0 16,0 19 Ziffer 4: - Anwesenheit von θ 5

- Anwesenheit von mindestens einem von θ 13 und 020

- Anwesenheit von mindestens einem von θ'11,θ 12,0 19

609835/076-1

- Fehlen von Θ14, 915, Θ17

- Fehlen der Kombinationen entsprechend den Ziffern 5, 6, 8 lind 9

Ziffer 5: - Anwesenheit von a4

- Anwesenheit von mindestens einem von al und Θ16

- Fehlen von a3, Θ5, 08, 014, Θ15 Ziffer 6: - Anwesenheit von a2

- Anwesenheit von mindestens einem von 0 21 und 0

- Fehlen vonβ 6, Θ10, £14, al, a3 Ziffer 7: - Anwesenheit von

- Anwesenheit von mindestens einem von 0 4, 05,

- Fehlen von a4, 612, 013, Öl 1, 0Ί8, 019 und der die Ziffern 5,6,8 und 9 bildenden Kombinationen

Ziffer 8: - Anwesenheit von^/»1, a2, a4 Ziffer 9: - Anwesenheit von al und/oder der Gesamtheit

011, θ 1 6

- Anwesenheit von a3 und/oder der Gesamtheit

0'1, 06

- Fehlen von a2 und a4

Die Bogen al, a2, a3, a4,c^1 und</.2 sind jeweils gekennzeichnet durch:

al : gleichzeitige Anwesenheit von mindestens einer der Gruppen 0 3 und 011 - 0 3 , 0 Ί 6 und 0 19 -011,016 und 017 0 16, θ "1 7 und 019

a2 : gleichzeitige Anwesenheit der Parameter von mindestens einer der Gruppen 0 5 und 0 7 -05, 015, 018 -07, θ'15 und 019-0 15, 018 und 0' 1 9

a3 : gleichzeitige Anwesenheit von mindestens einer der Gruppen ■ 014, 017,019 - 010,014,019 - 0 1 4, 0 1 7, 0 6 und θ 6, 0 Ί

a4 : gleichzeitige Anwesenheit der Parameter von mindestens einer der Gruppen 02,0 12 - 0 13,018 und 0 19 - 0*2, 0 und 0Ί 9 - 0--12,013 und 0'1

609835/0761

üN1 : gleichzeitige Anwesenheit der Parameter von mindestens einer der Gruppen03, 010 - 017, -03 und-014 --Θ17, Θ14

und q16 -017, 016 und-010
σ^2 : gleichzeitige Anwesenheit der Parameter von mindestens einer der Gruppen© 2, 07 - ©18, -©15 und"02 - 018, Θ15 und- 013 - 018,-013 und 07.

Die Schaltungen zum Trennen und zum Verwirklichen das das Zeichen kennzeichnenden Segmente durch Lokalisierungszonen derselben und zum Decodieren bilden die Hauptelemente der Erfindung. Ihre Realisierung erfolgt mittels Hilfsschaltungen, die in Fig. 5 mit 52, und L bezeichnet sind, d.h. mit Adressengeneratoren für die Speicher M und mc< einer generellen Steuerlogik, deren Aufgabe darin besteht, den selbsttätigen Operationsablauf des Systems zu gewährleisten und die verschiedenen Operationen derart zu synchronisieren, daß sie zeitlich verteilt sind und zugleich soweit zeitverschoben sind, daß eine falsche Beeinflussung der Schaltung durch parasitäre Signale anderer Schaltungen und damit die Ausgabe falscher Informationen vermieden wird, daß andererseits die Zeit zum Erkennen des Zeichens so gering wie möglich ist.

Die Adressengeneratoren und die Steuerlogik sind durch ihre Funktionen festgelegt und können in an sich bekannter Weise aufgebaut sein.

DieFiguren 26 und 27 zeigen Blockschaltbilder bevorzugter Ausführungsformen dieser Generatoren, die sich besonders zum Durchführen der Flußdiagramme nach den Figuren 9 und 10 einerseits und 11 andererseits eignen. Fig. 28 ist eine bevorzugte Grundschaltung einer Steuerlogik.

Der in Fig. 26 dargestellte Generator für die Adressen M hat die Aufgabe, den Speicher M für den Arbeitsablauf der Schaltungen zum Auslesen der Segmente zu adressieren und eine äußere Adresse beim Einschreiben des Speichers zu übertragen. Der Generator muß

609835/0761

sodann die acht Adressenpaare x=Y+n; y = Y + ρ

X = Y + n; Y- (1 + ρ) , usw. ,

die im Vorhergehenden durch Berechnung der Integrale I , I„, I_G, I definiert sind.

Die Größen χ, y, η und ρ sind an den Ausgängen der Zähler 201, 210, 206 bzw. 208 verfügbar, deren Weiterschaltung und Rückstellung auf den Anfangswert (Null für den Zähler 208 für n, und η für den Zähler 2 06 für p) durch die Steuerlogik L befehligt werden, je nach dem Ausgang der Prüfungen der Adressen durch eine logische Schaltung 207, wobei die letzten Werte von χ und y mit den Grenzwerten 0 und 16 verglichen werden. Die logische Schaltung 207 empfängt die Werte η und ρ von den Komparatoren 2 06 und 208 und die zurückgehaltenen Anzeigen c4, c'4 der Addierer 202 und 211. Sie entwickelt schließlich die Signale Depx , Depy₊, Depx_, Depy_ und die Signale TO, T1, T2, T3 und T4, wie sie in dem Flußdiagramm 9 definiert sind.

In Fig. 26 bezeichnen EX, EY, Zp, En die betreffenden Zuwachssignale der Zähler und Ra das Rückstellsignal zum Rückstellen der angegebenen Variablen auf den Anfangswert.

Ausgehend von den vorhergehenden Werten von X und Y werden die neuen Adressen χ und y in jedem Augenblick durch Addition oder Substraktion an den Addierern 202 und 211 und Multiplexbildung von η und ρ in 204 und 211 gemäß den Steuerbefehlen der Steuerlogik L entsprechend dem Flußdiagramm nach Fig. 10 berechnet.

Ein letztes Multiplex bei 203 bzw. 212 ermöglicht das Adressieren des Speichers entweder durch die Ausgangsgrößen der Addierer und 211 oder durch die Adressen Aiw des Erfassungssystems. Adi repräsentiert irgendeine Adresse x, y des Speichers M.

609835/0761

Der Generator für die Adressen m muß die Adresse (X₇Y) des Punktes m(X,Y) (Fig. 1) für die Speicherung des Punktes und die Adressen X + 1, Y; X - 1, Y; X, Y-1; X₇Y + 1 für die Bestätigung der Punkte in den Speichern iri^ und rn^. und die Adressen X+ 1, Y+ 1; X- 1, Y- 1; X + 1, Y- 1; X- 1, Y + 1 für die Bestätigung der Punkte in den Speichern iru und m_ liefern. Diese Adressen werden

Ca D

ausgehend von den Werten X und Y der Zähler 201 und 210 berechnet, welche den -Generatoren für die Adressen m und M gemeinsam sind, und zwar durch Addition und Substraktion von 1 oder 0 durch die Schaltungen 302 und 303. Die Operationen werden durch Steuerschaltungen 305 und 306 synchronisiert, welche wiederum durch einen Zähler 301 mit fünf Zuständen befehligt werden entsprechend dem Flußdiagramm nach Fig. 11. Dieser Zähler hat im Ruhezustand den Wert 4,.für den die Adressen der Ausgänge Xci und Ydi gleich X und Y sind. Eine Bestätigungslogik 304 für die Speicherstellen ordnet den Wert 0 denjenigen Stellen zu, deren Adresse außerhalb der Speicher m liegt. Die Steuerlogik L gewährleistet den aufeinanderfolgenden Ablauf der vorhergehend erwähnten Operationen in zehn Phasen φ 0 bis φ 9, nämlich drei Phasen φ 0, φΐ, φ 2 für die Trennung der Segmente, fünf Phasen φ 3 bis <J5 7 für die Berechnung der Zonen, eine Phase φ 8 für die Kennzeichnung des Zeichens, und eine Phase Φ 9 für die Decodierung. Sie ist vollständig definiert durch ihre Funktionen entsprechend den verschiedenen Steuersignalen der oben beschriebenen Prozessoren, die umfassen: Inkrementbefehle für die Adressen zum Erzeugen der Adressen in dem Adressengenerator M (Fig. 26): EX, EY, Ep, En; Steuerbefehle a , b , c für die Generatoren der Adressen M; Rückstellbefehle auf den Anfangswert für diese Adressen: RaX, RaY, Ran (der Befehl Rap ist identisch En, da p^n); Schreibbefehle der Register 63, 64 der Schaltung zum Trennen der Segmente (Fig. 6): hr , f_p, h und ihre Nullstellsignale RaOH, RaoQi; Schreibbefehle für die Speicher M: WM; Schreibbefehle für die Speicher m<K ; Schreibbefehle für die Projektionsspeicher für die Zonenrechner (Fig. 16): PR1-PE2-PE3-PE4; Schreibbefehle für die Prüfspeicher der Zeichenerkennungsschaltung (Fig. 21)

609835/0761

PETl, PET2; Bestätigungssignale für die verschiedenen Arbeitsweisen. Diese Signale haben dieselben Bezugszeichen wie die Phasen (J)O ... ώ 9, für die sie gelten.

Die Steuerlogik L umfaßt auch Einleitungsschaltungen, die mitwirken bei der Bestimmung der Schreibbefehle WM des Speichers M und der Nullrückstellung der Gesamtheit der Zähler und Speicher als Funktion der vom Erfassungssystem empfangenen Informationen. All diese Befehle werden entsprechend den Flußdiagrammen nach den Figuren 7, 9 bis 11, 17 bis 19 und 22 erstellt. Die Figuren 29 bis 33 zeigen als Funktion der Zeit die wesentlichen dabei auftretenden Signale, und Fig. 28 zeigt ein Blockschaltbild der Steuerlogik L. Diese umfaßt im wesentlichen eine Mutteruhr H, die die Taktsignale h liefert, einen Zähler ADM für 12 Zustände, einen Zähler für die Phased und logische Kombinationsschaltungen zum Berechnen der verschiedenen Steuerbefehle hf, fro, hi, am, bm, cm, W entsprechend den verschiedenen Flußdiagrammen, und zwar ausgehend vom Zustand der Zähler einerseits und dem Wert der Variablen für die Tests andererseits, die durch die Prozessoren durchgeführt werden (DepX, DepY, T₁, Τ«, T_, T₄), und eine Vorrichtung R, die die Informationen des Erfassungssystems aufnimmt. Das Signal FE für das Schreibende fällt zusammen mit dem Zurückfallen von A7W, dem letzten der 8 Schreibbits A_Q- bis A_7W·

Sobald das Signal FE erscheint, sendet die Vorrichtung synchron mit dem Taktsignal h ein Befehlssignal Cde aus, welches die Übertragung der Werte des Speichers des Erfassungssystems mit den Werten desjenigen des Erkennungssystems durchführt. Die übertragung ist beendet, sobald das Schreibadressenbit A₇„ (das zweite Bit A_ in den Figur, das erste entspricht dem Schreiben in dem Erfassungssystem) auf Null zurückgeht. In dem Flußdiagramm sind ferner die Signale Q2 und Q3 dargestellt, die aus den Signalen FE und AiW erzeugt werden, die zum Berechnen des Befehlssignals Cde dienen, das Signal W (Fig. 26), welches an den Eingang des

609835/0761

Speichers M entweder die Adressen AiW des Erfassungssystems oder die Adressen, die durch den Adressenprozessor des Erkennungssystems erzeugt worden sind, leitet, ferner das Schreibsignal W_M des Speichers M, das am Ende des ersten Taktimpulses gemäß dem Steuersignal ede erscheint und mit dem Ende des letzten Schreibbits in M, nämlich A₇ , endet, und schließlich das Rückstellsignal RAP für die allgemeine Rückstellung auf Null, welches mit dem Ende von W_M zusammenfällt und die Dauer eines Taktimpulses hat.

Die Zustände des Zählers ADM sind in Fig. 30 dargestellt, die die verschiedenen Befehlssignale des Generators für die Adressen M nach Fig. 26 und die entsprechenden Adressenwerte darstellt.

In dem betrachteten Flußdiagramm sind ferner dargestellt die Signale a und b oder Befehle des Operateurs für y und x, welche mm ■*

bestimmen, ob die Operation +n oder +p einerseits oder -(n+1) oder -(p+1) andererseits ist, das Signal c oder Operandenbefehl für die Adresse x, y, das Signal hr, welches das Einschreiben der Register synchronisiert. In diesem Diagramm ist ebenfalls A.. angezeigt, die Anbringung des Semaphoren (Zeigersignale), wenn η ^ 0, oder la Speicherung der Bestätigung, wenn η = 0 ist. Δ 2 bezeichnet den Zuwachs der Zähler für die Integrale T , 6_R, 6_,, 6^, Δ ο den Zuwachs der Zähler von p, (Ep = +1), und die Speicherung von Qi, Δ . bezeichnet den Zuwachs des Zählers von η und die Rückstellung auf Null von Qi und der Semaphoren Fi, Ä ₇ bezeichnet die Erfassungsphase einer Stelle in einem Speicher nL , und Δ ο bezeichnet den Zuwachs von X oder Y und die Rückstellung auf Null der Zähler 6_m 6.-,, 6„ und 6^.

Die Zustände des Zählers 301 für fünf Zustände, des Adressengenerators mit vier Zuständen für M und der drei Bits Q , Q , Q , die durch das Taktsignal h synchronisiert werden, sind in Fig. 31 dargestellt, in der auch die verschiedenen Steuersignale für den Generator der Adressen nach Fig. 27 und die Werte der entsprechenden Adressen dargestellt sind.

609835/0761

Ferner zeigt das Diagramm die Signale I¹-„ und ^T' der Steuerlogik für die Berechnung der Adresse X(Fig. 27) bzw. den Operandenbefehl und den Befehl des Operators für die Adresse X, und die Signale *L· und K,¹ für die entsprechenden Y-Adressen.

Die Befehlssignale für den Zonenrechner sind in den Figuren 32 und 33 dargestellt, und zwar der Deutlichkeit halber in verschiedenen Maßstäben.

Die Arbeitsgeschwindigkeit der Vorrichtung nach der Erfindung ist im wesentlichen durch die Speicherzugriffszeit begrenzt, während die Übertragungsgeschwindigkeit in den logischen Schaltungen von zweitrangiger Bedeutung ist. Die verwendeten Schaltungen sind im wesentlichen TTL-Schaltungen. Bei der Vorrichtung nach der Erfindung, wie sie oben beschrieben ist, hat die Mutteruhr eine Taktfrequenz in der Größe von 5 MHz, so daß zum Erkennen eines alphanumerischen Zeichens maximal 5,3 Msec erforderlich sind und zum Herausziehen der Segmente etwa 4,5 msec. Diese Zeiten können weiter verringert werden bei Erhöhung des Hardware-Aufwandes, indem statt des Speichers M mehrere parallel arbeitende Speicher verwendet werden. Im einzelnen sind beispielsweise folgende Schaltungsteile verwendet: für die logischen Schaltungen negative Schottky-TTL-Schaltungen, als Speicher M und m die Type Intersil MM5523 und entsprechende integrierte Schaltungen von Texas Instruments, als Serienparallelregister für acht Bit (61, Fig. 6, 213, Fig. 26) die Type SN 74 164 von Texas Instruments, als Vierfachkippschaltungen D mit Nullrückstellung (63 und 64, Fig. 6) die Type SN 74-175 von Texas Instruments, als vollständig synchrone Zähler für vier Bit (6_T7, 6„, 6_, 6^, Fig. 6 - 206, 108, Fig. 26 -

V ti Ij U

301, Fig. 27 und ADM, Fig. 28) die Type SN 74.163 von Texas Instruments, als aneinanderschaltbare 4 Bit-Komparatoren (60, Fig. 6, 15b9, 10, 11, Fig. 6; 202, Fig. 26) die Type SN 74-85 von Texas Instruments, als Zweizeilen-Vierfachmultiplexer (15a4, Fig. 16 und 203, 204, 209, 212, Fig. 26) die Type SN 74-157, als 1:16-Zeilen-Demultiplexer (15a3, Fig. 15) die Type SN 76-154, als

609835/0761

Zweizeilen-Doppelmultiplexer (1OaO, Fig. 15) die Type SN 74-153, als 4 Bit-Synchronzähler mit Voreinstellung (15b1, 2, 3, 4, Fig. 16 - 201, 210, Fig. 26 - 0, Fig. 28) die Type SN 74-161, als 5 Bit-Register mit Parallelausgängen (15a1, 15a2, 15f, 15q) die Type SN 74-96, als 4 Bit-Addierer (15b6, 7, 8 Fig. 1; 202, 205, 211, Fig. 26; 302, 303, Fig. 27) die Type SN 7483, und als duale D-Flip-Flops (15b5, 15d, 15e, Fig. 16 und 3 Hälften dieser Flip-Flops bei -R, Fig. 28) die Type 74-74.

Das Verfahren nach der Erfindung ist unabhängig von der Art der Erfassung der Formen, insbesondere wenn man ausgeht von einer Gesamtheit von Binärwerten entsprechend den Elementarflächen, die ein Zeichen beschreiben. Im Vorhergehenden ist ein kartesieches Koordinatennetz verwendet, jedoch läßt sich die Erfindung auch mit anderen Koordinatensystemen verwenden, wenn entsprechende Koordinatentransformationseinrichtungen vorgesehen werden. Es können natürlich auch andere Schaltungen verwendet werden.

Das Verfahren· nach der Erfindung besteht seinem Wesen nach darin, ein Zeichen durch seine Orientierung um eine begrenzte Anzahl von Zonen zu charakterisieren, wobei vier Richtungssegmente verwendet werden, nämlich horizontale, vertikale und schräge Segmente mit positiver und negativer Neigung. Dabei werden keine Unterscheidungen hinsichtlich der Neigung gemacht. Es hat sich herausgestellt, daß zum Lesen von 64 alphanumerischen Zeichen es nicht erforderlich ist, die Schrägsegmente gleicher Orientierung voneinander zu unterscheiden. Man kann jedoch auch die Neigungen der Schrägsegmente berücksichtigen, insbesondere zum Erkennen komplexer Zeichen. Dabei bleiben die beschriebenen Grundschaltungen voll anwendbar, wobei natürlich die Anzahl der Zwischenspeicher m«( gleich der Anzahl der unterschiedlichen Segmente oder höher sein muß.

Die horizontal und vertikal verlaufenden Segmente sind wegen der Einfachheit ihrer Erkennung verwendet, da diese Richtungen

609835/0761

zugleich die Vorzugsrichtungen bei einer großen Anzahl von Zeichen darstellen. Es liegt jedoch im Rahmen der Erfindungen, auch davon in der Richtung abweichende Segmente zu verwenden.

609835/076 1

Claims (1)

1. Patentansprüche

   Verfahren zum Verarbeiten von Binärinformationen, die ein Zeichenbild definieren, durch Entsprechung jeder Information gemäß der Anwesenheit oder dem Fehlen eines Teils des Zeichenbildes in einer gegebenen Elementarfläche, wobei das Zeichenbild in einer untersuchten Gesamtheit von Elementarflächen enthalten ist, zum Verringern der zur Kennzeichnung des Zeichens dienenden Informationen und zum Wiedererkennen desselben, dadurch gekennzeichnet , daß die Orientierung des Zeichenbildes an den verschiedenen durch die Elementarflächen bestimmten Stellen bestimmt wird, daß Segmente bestimmter, vorgegebener Orientierung, aus denen das Zeichenbild zusammengesetzt ist oder in die es eingeschrieben werden kann, getrennt werden, daß die verschiedenen zexchenbildenden Segmente in einer begrenzten Anzahl von Zonen lokalisiert werden, daß aus der Lokalisierung eine verringerte Anzahl von neuen binären Variablen zur Kennzeichnung des Zeichenbildes gewonnen werden, indem eine einzige Variable jeweils zum Kennzeichnen aller gleich orientierten Segmente in einer bestimmten Zone verwendet wird, und daß die neuen binären Variablen sodann decodiert werden.

   2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Zeichenbild in vertikale, horizontale sowie positiv geneigte und negativ geneigte schräge Segmente getrennt wird.

   3. Verfahren nach Anspruch 1 oder 2, dadurch g e k e η η zeichnet, daß maximal sechs Zonen zur Lokalisierung der Segmente verwendet werden.

   609835/0761

   4. Verfahren nach Anspruch 1 bis 3₇ dadurch g e k e η η zeichnet, daß die Decodierung durch logisches Kombinieren der neuen binären Variablen erfolgt, so daß jedes Zeichen durch eine besondere logische Kombination gekennzeichnet ist.

   5. Verfahren nach Anspruch 1 bis 3, dadurch g e k e η η zeichnet, daß die Decodierung durch Vergleich der Werte der neuen binären Variablen mit der Gesamtheit der Werte dieser Variablen entsprechend dem zu erkennenden Zeichen erfolgt.

   6. Vorrichtung zum Durchführen des Verfahrens nach Anspruch 2, 3 und 4, mit einem Speicher für die zu verarbeitenden Binärinformationen, gekennzeichnet durch eine Schaltung zum Auslesen der vertikalen, horizontalen, positiv geneigten schrägen und negativ geneigten schrägen Segmente durch Vergleich der den Punkten des Zeichens in den verschiedenen Richtungen entsprechenden Binärinformationen, durch eine Schaltung zur Bestimmung der Lokalisierungszonen der Segmente durch Bestimmen des Rahmens des Zeichens ausgehend von der Gesamtheit der. dieses darstellenden Binärinformationen, um so die Koordinaten oder Adressen der Grenzen der Zonen zu berechnen, durch eine Schaltung zum Kennzeichnen des Zeichens durch Lokalisierung der Segmente in diesen Zonen, indem die Anwesenheit oder das Fehlen mindestens eines der orientierten Segmente in einer gegebenen Zone bestimmt wird, und durch eine Decodxerschaltung mit kombinatorischer Logik.

   7. Vorrichtung nach Anspruch 6, gekennzeichnet durch eine Steuerlogik zum selbsttätigen Steuern der Schaltungen der Vorrichtung aufgrund von internen Informationen sowie von aus den Schaltung gewonnenen Informationen.

   6098 35/0 761

   8. Vorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß' die Schaltung zum Ausziehen der Segmente eine Rechenschaltung für die Summen der Speicherwerte entsprechend den Punkten zu beiden Seiten eines Wertes auf einem der horizontalen, vertikalen, positiv geneigten schrägen und negativ geneigten schrägen Segmente umfaßt und eine Vergleichsschaltung für die Summen, ferner eine Schaltung zum Bestimmen dieses Punktes in einem der vier Bestimmungsspeicher m^ (mit d\ = V,H,G,D) entsprechend einer der vier Orientierungsarten von Segmenten, und zwar entsprechend dem Ergebnis des Vergleichs dieser Summen, und eine Bestätigungsschaltung für diese Bestimmung durch die Peststellung der Anwesenheit wenigstens eines Punktes des Zeichens nächst dem betrachteten Punkt auf einem Segment, dessen Orientierung der durchgeführten Bestimmung entspricht.

   9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet ,daß die Berechnung zum automatischen Ablauf programmiert ist unabhängig von der Adresse des betrachteten Speicherpunktes, und daß Bestätigungsschaltungen vorgesehen sind sowie Schaltungen zum Setzen von Semaphoren (Zeigersignalen), welche Operationen unterbinden, die Punkte einer Adresse berücksichtigen würden, die nicht von den Grenzen des Speichers umfaßt ist, und die die Berücksichtigung eines Speicherwertes 1 untersagen für eine Summe, wenn der Punkt nicht auf dem durch diese summe charakterisierten Segment liegt, selbst wenn er auf der Trägergeraden des Segmentes liegt.

   10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Berechnungsschaltung ein Serien-Parallelregister aufweist, eine Einrichtung zum Einlesen von acht Speicherpunkten, die auf den einzelnen, durch den betrachteten Punkt verlaufenden Segmenten liegen, durch einen Hilfsspeicher für die acht in das Register eingelesenen Punkte, der mit dem Ausgang des Registers gekuppelt ist, und durch eine logische Schaltung zum Berechnen der Semaphore durch

   609835/0761

   Vergleich der Werte aus den Hilfsspeichern mit denen des Registers, sowie mit vier Zählern zum Berechnen der vier Summen und mit einer logischen Steuerschaltung für die Zähler, deren Eingang an den Ausgang der Schaltung zum Berechnen der Semaphore angeschlossen ist.

   11. Vorrichtung nach einem der Ansprüche 6 bis 1O₇ dadurch gekennzeichnet, daß die Speicherwerte, die durch ein Paar Adressen definiert sind, den kartesischen Koordinaten des betrachteten Punktes des Zeichens entsprechen, daß die Vorrichtung zum Bestimmen der Zonen zur Lokalisierung der Segmente eine erste Einrichtung zur Projektion der Adressen des Punktes 1 der Gesamtheit der vier Bestimmungsspeicher auf die beiden Achsen OX und OY enthält, nach denen die Koordinaten definiert sind, und eine zweite Einrichtung zum Projizieren der vertikalen Achse OY des Punktes 1 des Speichers hl, der aus den horizontalen Segmenten bestimmt ist, und durch eine dritte Einrichtung zum Projizieren der Punkte 1 des Speichers hl,, der von den vertikalen Segmenten bestimmt ist, auf die horizontale Achse OX.

   12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß sie eingerichtet ist zum gemeinsamen Betrieb mit einem Erfassungssystem, das ein Zeichen durch die Anwesenheit oder das Fehlen der Elemente des Zeichens in 16 χ 16 Elementarflächen oder einem Gitternetz mit 15x15 Knotenpunkten entsprechend 15 Spalten zu jeweils 15 Zeilen definiert, und daß die erste Projektionseinrichtung zwei Parallel-Parallelregister mit 15 Stellen aufweist sowie Multiplexer und Demultiplexer für die Adressen der Speicher mc( und die Werte dieser Speicher, und daß die zweiten und dritten Projektionseinrichtungen jeweils ein Parallel-Parallelregister mit 15 Stellen umfassen.

   609835/0761

   13. Vorrichtung nach Anspruch 12, dadurch g e k e η η zeichnet, daß die Vorrichtung zum Bestimmen der Zonen eine Anzahl Zähler, Addierer und Komparatoren sowie eine Steuerlogik hierfür enthält, daß eine erste logische Schaltung für die Bestimmung der Zonen an die Ausgänge der Komparatoren angeschaltet ist, und daß zwei weitere logische Bestimmungsschaltungen jeweils mit den Ausgängen eines der beiden Parallel-Parallelregister der ersten Einrichtung verbunden sind.

   14. Vorrichtung nach Anspruch 6 bis 13, dadurch gekennzeichnet , daß die Kennzeichnungsschaltung einen Komparator für die Adressen der Punkte in den Speichern m mit den Adressen der Grenzen der betreffenden Zonen aufweist.

   15. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß die Komparatoren eine Anzahl logische Schaltungen aufweisen und Speicherregister, die an die Ausgänge derselben angeschaltet sind.

   16. Vorrichtung nach Anspruch 13 bis 15, zur Verarbeitung von

   64 alphanumerischen Zeichen, dadurch gekennzeichnet, daß die Schaltung zum Berechnen der Zonen eingerichtet ist zum Unterscheiden von drei horizontalen Zonen, die allein durch ihre Y-Adressen begrenzt sind, sechs Zonen für die Schrägsegmente, die durch Y,Y-Adressen bestimmt sind, und drei Zonen, die durch ihre X-Adresse bestimmt sind, und daß lediglich die Zonen zur Bestimmung der Vertikalen durch eine der drei durch die X-Adressen bestimmten Zonen gebildet sind, und durch fünf Zonen, welche die Schnitte der beiden anderen Zonen mit lediglich X-Adressen mit den zur Bestimmung der Schrägsegmente bilden, so daß diese Zonen insgesamt 21 Binärvariable zur Bestimmung der Segmente definieren.

   609835/0761

   7. Vorrichtung nach Anspruch 1 6, dadurch g" e k e η η zeichnet , daß die Kennzeichnungsschaltung zwölf UND-Gatter aufweist mit zwei Eingängen zur Kennzeichnung der die schrägen Segmente definierenden Parameter, drei UND-Gatter mit zwei Eingängen zur Kennzeichnung der horizontalen Segmente, zwei UND-Gatter mit jeweils drei Eingang gen zur Kennzeichnung des in dem zentralen Bereich des Zeichens gemäß OX verlaufenden vertikalen Segmentes, zur Kennzeichnung der links im Zentrum von OY gelegenen Vertikalen und zur Kennzeichnung der anderen Vertikalen, und eine Anordnung von sechs UND-Gattern, deren Ausgänge mit vier weiteren UND-Gattern verbunden sind, die vorzugsweise durch Inverter mit zugeordneten NOR-Gattern gebildet sind.

   18. Vorrichtung nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß die Schaltung zum Decodieren eine Anzahl UND-Gatter, ODER-Gatter, NAND-Gatter, NOR-Gatter und Inverter aufweist.

   19. Vorrichtung nach Anspruch 18, zum Erkennen von zehn arabischen Ziffern, gekennz eichnet durch sechs Einheiten von logischen Schaltungen, die Decodier-Zwischenvariabke definieren, welche die Anwesenheit oder das Fehlen bestimmter bogenförmiger Segmente angeben, und daß diese logischen Schaltungen die zur Kennzeichnung verwendeten Variablen und die Zwischenvariablen kombinieren.

   609835/0761

   Le e r