DE2340442A1 - Verfahren zur herstellung von halbleiterelementen - Google Patents

Verfahren zur herstellung von halbleiterelementen

Info

Publication number
DE2340442A1
DE2340442A1 DE19732340442 DE2340442A DE2340442A1 DE 2340442 A1 DE2340442 A1 DE 2340442A1 DE 19732340442 DE19732340442 DE 19732340442 DE 2340442 A DE2340442 A DE 2340442A DE 2340442 A1 DE2340442 A1 DE 2340442A1
Authority
DE
Germany
Prior art keywords
gas
membrane
silicon
etching
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732340442
Other languages
English (en)
Other versions
DE2340442C2 (de
Inventor
Haruhiko Abe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE2340442A1 publication Critical patent/DE2340442A1/de
Application granted granted Critical
Publication of DE2340442C2 publication Critical patent/DE2340442C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

ME-135 (193-^-1177)
1A-55O
MITSUBISHI DENKI KiBUSHIII KAISHA, Tokyo , Japan
Verfahren zur Herstellung von Halbleiterelementen
Die Erfindung "betrifft ein Verfahren zur Herstellung von Halbleiterelementen durch Ätzung von mindestens zwei Membranen aus Siliciumverbindungen, welche auf dem Silieiumsubstrat ausgebildet wurden.
Bisher wurde das Ätzen von Siliciumdioxid (SiOp) und Siliciumnitrid (Si,F.) oder einer polykristallinen Siliciummembran selektiv mit einem Ätzmittel, wie Plußsäure oder Phosphorsäure oder dgl., durchgeführt. Im folgenden soll das herkömmliche Ätzverfahren unter Verwendung einer Ätzlösung zum Ätzen von zwei verschiedenen Siliciumverbindungsmembranen auf einem Siliciumsubstrat (Silieiumdioxidmembran, Siliciumnitridmembran oder polykristalline Siliciummembran) erläutert werden.
Wie Pig. 1 zeigt, wird auf einem Siliciumsubstrat 1 eine Silieiumdioxidmembran 2 ausgebildet und sodann wird durch Dampfphasenreaktion hierauf eine Siliciumnitridmembran 3 vorbestimmter Dicke gebildet.
Um nun die SoLiciumnitridmembran 5 mit Phosphorsäure zu ätzen, wird eine Schutzschicht mit einer Silieiumdioxidmembran 4 aufgebracht. Das beschichtete Produkt wird in eine Phosphorsäurelösung während einer vorbestimmten Zeit
509808/0606
234QA42
getaucht, um lokal die Siliciumnitridmembran 3!'zu entfernen. Darüber hinaus wird zur Entfernung des Bereichs 5 der Siliciumoxidmembran 2 auf dem Siliciumsubstrat das Produkt in Flußsäure getaucht. In diesem Fall werden jedoch auch diejenigen Bereiche der Siliciumdioxidmembran 2 weggeätzt, welche unterhalb der verbliebenen Siliciumnitridmembran liegen, wie in Fig. 5 gezeigt. Hierbei kommt es somit zu einer Hinterschneidung. Wenn das Halbleiterelement mit einem elektrischen Anschluß wie einer Aluminiummembran versehen wird, so ist ein normaler Betrieb aufgrund falscher Verbindung unmöglich. Es ist daher äußerst wichtig, für die Herstellung von integrierten Schaltungen aus Halbleitern dieses durch das Hinterschneiden hervorgerufene Problem zu beseitigen.
Es ist somit Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Halbleiterelementes zu schaffen, bei dem das Hinterschneiden vermieden wird.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß man das Ätzen mit Hilfe eines Gasplasmas einer verdampfbaren Fluorverbindung durchführt.
Man kann hiermit verschiedene Membranen ätzen, z. B. Siliciumdioxidmembranen (SiOp), Siliciumnitridmembranen (Si-N.) oder polykristalline Siliciummembranen. Auf diese Weise werden die Membranen ohne Hinterschneidung in einer Stufe geätzt. Man kann bei der Herstellung des Gasplasmas eine Mischung eines Inertgases und eines Dampfes einer Fluorverbindung einsetzen. Als Inertgas kann Argongas dienen. Der Gasdruck kann 0,3 - 0,8 Torr betragen.
Als verdampfbare Fluorverbindungen kommen anorganische und insbesondere organische Fluorverbindungen in Frage. Es eignen sich Fluorkohlenwasserstoffe und insbesondere Perfluorkohlenwasserstoffe oder auch Fluorchlorkohlenwasser-
509808/0606
stoffe und insbesondere Perfluorchlorkohlenwassarstoffe oder Pluorbromkohlenwasserstoffe oder Pluorjodkohlenwasserstoffe. Insbesondere kommen fluorierte und gegebenenfalls Chloratome, Bromatome und Jodatome aufweisende aliphatische Kohlenwasserstoffe oder aromatische Kohlenwasserstoffe oder araliphatisch^ Kohlenwasserstoffe in Präge. Diese können neben den Halogenatomen noch weitere Substituenten tragen, wie OH, NH2COOH, CO, OR oder dgl. Insbesondere handelt es sich um organische Fluorverbindungen mit vorzugsweise 1-10, insbesondere 1-7 und speziell 1-4 Kohlenstoffatomen.
Im folgenden wird die Erfindung anhand von Zeichnungen näher erläutert.
Es zeigen:
Pig. 1 einen Schnitt durch ein Halbleiterelement für die Durchführung eines herkömmlichen Ätzverfahrens;
Pig. 2 einen Schnitt durch das Halbleiterelement gemäß Pig. 1, welches in herkömmlicher Weise teilweise geätzt wurde;
Pig. 3 einen Schnitt durch das Halbleiterelement gemäß Pig. 1, welches in herkömmlicher Weise geätzt wurde;
Pig. 4 einen Schnitt durch eine Ausführungsform einer Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens ;
Pig. 5 einen Schnitt durch ein Halbleiterelement, welches in erfindungsgemäßer Weise geätzt werden soll;
509808/0606
Fig. 6 einen Schnitt durch das Halbleiterelement gemäß Pig. 5, welches in erfindungsgemäßer Weise geätzt wurde;
Fig. 7 einen Schnitt durch ein anderes Halbleiterelement, welches in erfindungsgemäßer Weise geätzt werden kann; und
Pig, 8 einen Schnitt durch das Halbleiterelement gemäß Pig. 7, welches in erfindungsgemäßer Weise geätzt wurde.
Im folgenden soll zur Erläuterung der Erfindung auf die Piguren 4, 5 und 6 Bezug genommen werden.
Pig. 5 zeigt einen Schnitt durch ein Halbleiterelement, welches durch Gasplasma geätzt werden kann und welches ein Siliciumsubstrat 1, eine Siliciumdioxidmembran 2, eine SiIiciumnitridmembran 3 und eine Resistmembran 7 bestehend aus einer Aluminiummembran oder aus einer Photoresistmembran umfaßt. Als Photoresistmembran 7 verwendet man am besten eine Membran, welche keine anorganischen Verunreinigungen enthält, wie Waycoat I.G.-Resist (Hunt Chemical Co., Ltd.) oder OMR-83 (Tokyo Oka Kogyo). Als Pluorverbindung wird ein Pluorkohlenwasserstoff oder ein Pluorchlorkohlenwasserstoff, wie CHClP2, CCl2P3, CCC3P, CClF3, CP4, C3P6 oder dgl. verwendet. Allgemein sind alle Preone verwendbar. Das Halbleiterelement 6 gemäß Pig. 5 wird in die Apparatur gemäß Pig. 4 zur Bildung von Gasplasma und zur Durchführung der Ätzung gegeben.
Fig. 4 zeigt eine Vorrichtung mit einem Plasmaerzeugungsrohr 9 aus Quartz und mit einem Siliconkautschuk-Dichtring
9 zur Aufrechterhaltung des Vakkums. Ferner ist eine Kappe
10 ebenfalls aus fiuartz vorgesehen, sowie ein Gaseinlei-
509808/0606
tungsrohr 11, welchem Freon-Gas durch die Rohrleitung 12 und Inertgas wie Argon durch die Rohrleitung 13 zugeführt werden. Ein Gasmischer 14 zum Mischen des Inertgases und des Freongases ist vorgesehen.
Die Ätzgeschwindigkeit kann durch Einstellung des Verhältnisses von Inertgas zu Freongas geregelt werden. Ferner kann hierdurch die Korrosionsfestigkeit der Photoresistmembran 7 verbessert werden. Es ist jedoch nicht immer erforderlich, dem Inertgas ein Freongas zuzusetzen. Vier Gaseinleitungsrohre 15 sind im gleichen Abstand voneinander (in Umfangsrichtung) und sich in Längsrichtung entlang der Innenwandung des Plasmaerzeugungsrohrs 8 erstreckend vorgesehen. Diese Gaseinleitungsrohre 15 weisen eine Vielzahl von Gasdiisen 16 auf. Aus diesen tritt die Gasmischung in das Plasmaerzeu&ungsrohr 8 ein. Eine Vakuumpumpe 16 ist ebenfalls vorgesehen. Um die Außenseite des Plasmaerzeugungsrohres 8 ist eine Elektrode zum Anlegen einer Hochfrequenzspannung in Spiralform gewunden und eine Hochfrequenzspannungsquelle in Form eines Hochfrequenzoszillators 18 ist angeschlossen. Der Hochfrequenzoszillator kann z. B. eine Frequenz von 13,56 MHz (möglicherweise 5-50 MHz) liefern, sowie mehrere zehn bis mehrere hundert Watt.
Eine Vielzahl von Halbleiterelementen 6 werden in ein Quartzschiffchen 19 gelegt und dieses wird in das Plasmaerzeugungsrohr 8 gegeben. Der Abstand zwischen den einzelnen Halbleiterelementen 6 beträgt vorzugsweise 5-15 mm. Nach der Einführung der Halbleiterelemente 6 in das Rohr 8 wird dieses durch die Kappe 10 verschlossen und die Vakuumpumpe 16 wird betätigt und die Luft wird aus dem Rohr 18 evakuiert, bis sich ein Druck von weniger als 10 Torr einstellt.
Nachdem dieser Druck erreicht ist, wird Freongas und Inertgas wie Argongas durch die Gasleitung 11 zum Gasmischer 14
509808/0606
*■* Ό ■"**
geführt und eine Gasmischung mit einem vorbestimmten Verhältnis der Partialdrucke wird mit konstanter Geschwindigkeit in das Plasmaerzeugungsrohr 8 geleitet.
Um einen stabilen Ätzbetrieb zu gewährleisten und um reproduzierbare elektrische Eigenschaften des Halbleiterelementes zu erhalten, ist es insbesondere bevorzugt, den Gasdruck auf 0,3 - 0,8 Torr zu halten. Die Strömungsgeschwindigkeit der Gasmischung liegt vorzugsweise bei 10 - 500 cm /min und insbesondere bei 100 cm /min.
Sodann wird der Hochfrequenzoszillator 18 betätigt und die Elektrode 17 wird durch eine beständige Hochfrequenzspannung beaufschlagt. Hierbei bildet sich ein Plasma aus und die von dem Plasma umgebenen Halbleiterelemente 6 werden während einer vorbestimmten Zeitdauer geätzt. Venn. 24 Halbleiterelemente 6 in das Rohr auf einmal eingegeben werden, so dauert dieses Ätzen etwa 20 min.
Fig. 6 zeigt einen Schnitt durch die Doppelschichtstruktur aus Siliciumnitridmembran 3 und Siliciumdioxidmembran 2, welche bei diesem Ätzverfahren erhalten wird. Man erkennt klar aus Fig. 6, daß die zwei Membranen durch das Plasmaätzverfahren teilweise herausgeätzt werden. Die Seitenflächen der gebildeten Ausnehmung konvergieren in Richtung auf das Substrat. Dieses Ätzergebnis wird nach der herkömmlichen Langsamelektronenmethode (SEM-Methode) belegt. Dieses Ergebnis wird erhalten, da die Ätzgeschwindigkeit der Siliciumnitridmembran durch das Gasplasma größer ist als die Ätzgeschwindigkeit der Siliciumdioxidmembran 2. Wenn z. B. der Gasdruck des Freongases im Rohr 8 0,5 Torr beträgt, und wenn eine Hochfrequenzenergie von 400 Watt angelegt wird, so erreicht man eine Ätzleistung bei einer Siliciumnitridmembran 3 von ä;wa 500 S/min. Andererseits erreicht man bei einer polykristallinen Siliciummembran eine Ätzleistung von etwa 1000 S/min.
509808/0606
Im allgemeinen beträgt das Verhältnis der Ätzleistung bei einer Siliciumnitridmembran zur Ätzleistung bei einer Siliciumdioxidmembran 2-3. Wenn somit das Plasma die Siliciumdioxidmembran 2 auf dem Siliciumsubstrat 1 ätzt, so wird gleichzeitig auch die Siliciumnitridmembran 3
auf der Siliciumoxidmembran 2 geätzt, so daß kein Hinterwie
schneiden/bei dem herkömmlichen Verfahren vorkommen kann.
Nachdem das Ätzen durch das Preongasplasma beendet ist, wird die korrosionsfeste Membran 7 entfernt. Die Entfernung der korrosionsfesten Membran 7 geschieht in herkömmlicher Weise durch chemische Lösung. Es ist jedoch auch möglich, die korrosionsfeste Membran 7 durch ein Sauerstoffgasplasma, welches im Plasmaerzeugungsapparat gemäß Pig. 5 erzeugt werden kann, zu entfernen. Bei einer derartigen Methode zur Entfernung der korrosionsfesten Membran 7 durch ein Sauerstoffgasplasma werden am besten 500 - 2000 cm /min Sauerstoffgas (insbesonder 1000 cm /min) unter einem Gasdruck von 1-5 Torr eingeführt und eine Hochfrequenzleistung aus einem Hochfrequenzoszillator 18 von vorzugsweise 300 Watt wird angelegt.
Im folgenden soll unter Bezugnahme auf die Figuren 7 und eine weitere AusfUhrungsform des erfindungsgemäßen Verfahrers erläutert werden.
Bei dem Halbleiterelement 20 gemäß Fig. 7 ist auf der Siliciumnitridmembran 3 eine polykristalline Siliciummembran 21 ausgebildet und auf dieser befindet sieh eine korrosionsfeste Membran 7. Daher befinden sich auf dem Siliciumsubstrat 3 Membranen aus Siliciumverbindungen. Die Halbleiterelemente 20 werden in die Plasmaerzeugungsapparatur gemäß Fig. 5 gegeben und durch das Gasplasma geätzt, wobei ein Ätzergebnis gemäß Fig. 8 erzielt wird. Die oberste Schicht wird am weitesten ausgeätzt, die mittlere Schicht
509808/0606
etwas weniger und die unterste Schicht ist am engsten ausgeätzt. Auf diese Weise kommt eine schräge Ä'tzflache zustande.
Das erfindungsgemäße Verfahren eignet sich auch für andere Halbleiterelemente, sofern mindestens zwei Membranen aus Siliciumverbindungen auf einem Siliciumsubstrat vorliegen.
509808/0606

Claims (5)

  1. _ 9 —
    PATENTANSPRÜCHE
    1 Λ Verfahren zur Herstellung eines Halbleiterelementes durch Ätzung von mindestens zwei Membranen aus Siliciumverbindungen, welche auf einem Siliciumsubstrat ausgebildet wurden, dadurch gekennzeichnet, daß man das Itzen mit Hilfe eines G-asplasmas einer verdampfbaren Fluorverbindung durchführt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Membranen aus Siliciumdioxid, Siliciumnitrid oder polykristallinem Silicium bestehen.
  3. 3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß das Gasplasma aus einer Mischung eines Inertgases und eines Fluorkohlenwasserstoffs oder eines iTuorchlorkohlenwasserstoffes gebildet wird.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Gasplasma ein Inertgas wie Argon, Helium, Neon oder Krypton oder Xenon enthält.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Gasdruck und insbesondere der Druck der Gasmischung im Bereich von 0,3 - 0,8 Torr liegt.
    509808/0606
    Leerseite
DE2340442A 1973-08-03 1973-08-09 Verfahren zum Herstellen eines Halbleiterbauelements Expired DE2340442C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US385273A US3880684A (en) 1973-08-03 1973-08-03 Process for preparing semiconductor

Publications (2)

Publication Number Publication Date
DE2340442A1 true DE2340442A1 (de) 1975-02-20
DE2340442C2 DE2340442C2 (de) 1982-12-23

Family

ID=23520727

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2340442A Expired DE2340442C2 (de) 1973-08-03 1973-08-09 Verfahren zum Herstellen eines Halbleiterbauelements

Country Status (4)

Country Link
US (1) US3880684A (de)
DE (1) DE2340442C2 (de)
FR (1) FR2240526B1 (de)
GB (1) GB1398019A (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0009558A1 (de) * 1978-08-21 1980-04-16 International Business Machines Corporation Verfahren und Vorrichtung zur Modifizierung einer Oberfläche mittels Plasma
EP0050972A2 (de) * 1980-10-28 1982-05-05 Kabushiki Kaisha Toshiba Verfahren zum Herstellen eines Halbleiterbauelementes mit einer verbindenden Elektrodenschicht
EP0065277A1 (de) * 1981-05-20 1982-11-24 Kabushiki Kaisha Toshiba Hochgeschwindigkeits-Trockenätzverfahren
EP0184917A1 (de) * 1984-12-13 1986-06-18 Stc Plc Plasmareaktorgefäss und Verfahren
US5212114A (en) * 1989-09-08 1993-05-18 Siemens Aktiengesellschaft Process for global planarizing of surfaces for integrated semiconductor circuits
US7476623B2 (en) 2004-10-09 2009-01-13 Schott Ag Method for microstructuring flat glass substrates

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984301A (en) * 1973-08-11 1976-10-05 Nippon Electric Varian, Ltd. Sputter-etching method employing fluorohalogenohydrocarbon etching gas and a planar electrode for a glow discharge
US3971684A (en) * 1973-12-03 1976-07-27 Hewlett-Packard Company Etching thin film circuits and semiconductor chips
US4028155A (en) * 1974-02-28 1977-06-07 Lfe Corporation Process and material for manufacturing thin film integrated circuits
GB1485015A (en) * 1974-10-29 1977-09-08 Mullard Ltd Semi-conductor device manufacture
US3975252A (en) * 1975-03-14 1976-08-17 Bell Telephone Laboratories, Incorporated High-resolution sputter etching
US3994793A (en) * 1975-05-22 1976-11-30 International Business Machines Corporation Reactive ion etching of aluminum
DE2536718C3 (de) * 1975-08-18 1978-04-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung geätzter Strukturen in Festkörperoberflächen durch Ionenätzung und Bestrahlungsmaske zur Verwendung in diesem Verfahren
US3986912A (en) * 1975-09-04 1976-10-19 International Business Machines Corporation Process for controlling the wall inclination of a plasma etched via hole
FR2328284A1 (fr) * 1975-10-15 1977-05-13 Labo Electronique Physique Diode fonctionnant dans le domaine des ondes millimetriques et son procede de fabrication
NL7607298A (nl) * 1976-07-02 1978-01-04 Philips Nv Werkwijze voor het vervaardigen van een inrichting en inrichting vervaardigd volgens de werkwijze.
JPS5370688A (en) * 1976-12-06 1978-06-23 Toshiba Corp Production of semoconductor device
US4098638A (en) * 1977-06-14 1978-07-04 Westinghouse Electric Corp. Methods for making a sloped insulator for solid state devices
NL7706802A (nl) * 1977-06-21 1978-12-27 Philips Nv Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting vervaardigd met behulp van de werkwijze.
US4172004A (en) * 1977-10-20 1979-10-23 International Business Machines Corporation Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
US4180432A (en) * 1977-12-19 1979-12-25 International Business Machines Corporation Process for etching SiO2 layers to silicon in a moderate vacuum gas plasma
US4176003A (en) * 1978-02-22 1979-11-27 Ncr Corporation Method for enhancing the adhesion of photoresist to polysilicon
US4181564A (en) * 1978-04-24 1980-01-01 Bell Telephone Laboratories, Incorporated Fabrication of patterned silicon nitride insulating layers having gently sloping sidewalls
US4211601A (en) * 1978-07-31 1980-07-08 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4226666A (en) * 1978-08-21 1980-10-07 International Business Machines Corporation Etching method employing radiation and noble gas halide
US4190488A (en) * 1978-08-21 1980-02-26 International Business Machines Corporation Etching method using noble gas halides
US4187331A (en) * 1978-08-24 1980-02-05 International Business Machines Corp. Fluorine plasma resist image hardening
US4227975A (en) * 1979-01-29 1980-10-14 Bell Telephone Laboratories, Incorporated Selective plasma etching of dielectric masks in the presence of native oxides of group III-V compound semiconductors
NL8004005A (nl) * 1980-07-11 1982-02-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4405406A (en) * 1980-07-24 1983-09-20 Sperry Corporation Plasma etching process and apparatus
JPS57157523A (en) * 1981-03-25 1982-09-29 Hitachi Ltd Forming method for pattern
US4415402A (en) * 1981-04-02 1983-11-15 The Perkin-Elmer Corporation End-point detection in plasma etching or phosphosilicate glass
US4353777A (en) * 1981-04-20 1982-10-12 Lfe Corporation Selective plasma polysilicon etching
US4389294A (en) * 1981-06-30 1983-06-21 International Business Machines Corporation Method for avoiding residue on a vertical walled mesa
US4461672A (en) * 1982-11-18 1984-07-24 Texas Instruments, Inc. Process for etching tapered vias in silicon dioxide
US4624740A (en) * 1985-01-22 1986-11-25 International Business Machines Corporation Tailoring of via-hole sidewall slope
US4582581A (en) * 1985-05-09 1986-04-15 Allied Corporation Boron trifluoride system for plasma etching of silicon dioxide
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
USRE33622E (en) * 1986-09-04 1991-06-25 At&T Bell Laboratories Integrated circuits having stepped dielectric regions
US4676869A (en) * 1986-09-04 1987-06-30 American Telephone And Telegraph Company At&T Bell Laboratories Integrated circuits having stepped dielectric regions
EP0263220B1 (de) * 1986-10-08 1992-09-09 International Business Machines Corporation Verfahren zur Herstellung einer Kontaktöffnung mit gewünschter Schräge in einer zusammengesetzten Schicht, die mit Photoresist maskiert ist
US4778583A (en) * 1987-05-11 1988-10-18 Eastman Kodak Company Semiconductor etching process which produces oriented sloped walls
US4818335A (en) * 1988-05-13 1989-04-04 The United States Of America As Represented By The Director Of The National Security Agency Tapered wet etching of contacts using a trilayer silox structure
FR2694131B1 (fr) * 1992-07-21 1996-09-27 Balzers Hochvakuum Procede et installation pour la fabrication d'un composant, notamment d'un composant optique, et composant optique ainsi obtenu.
SE9304145D0 (sv) * 1993-12-10 1993-12-10 Pharmacia Lkb Biotech Sätt att tillverka hålrumsstrukturer
SE506163C2 (sv) * 1995-04-27 1997-11-17 Ericsson Telefon Ab L M Anordning vid ett kiselsubstrat med ett urtag för upptagande av ett element jämte förfarande för framställande av en dylik anordning
JP3336975B2 (ja) * 1998-03-27 2002-10-21 日本電気株式会社 基板処理方法
KR100322894B1 (ko) * 1999-09-28 2002-03-18 윤종용 산화 실리콘과 폴리실리콘을 동시에 에칭하기 위한 에칭 가스 조성물, 이를 이용한 에칭 방법 및 이를 이용한 반도체 메모리 소자의 제조방법
US7931249B2 (en) * 2007-02-01 2011-04-26 International Business Machines Corporation Reduced friction molds for injection molded solder processing
US8361196B2 (en) * 2010-04-09 2013-01-29 Inficon Gmbh Gas-selective membrane and method of its production
CN103828028B (zh) * 2011-09-05 2016-08-17 Spp科技股份有限公司 等离子体蚀刻方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2213037A1 (de) * 1971-03-19 1972-10-05 Itt Ind Gmbh Deutsche Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung von Trockenätzte chniken

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3635774A (en) * 1967-05-04 1972-01-18 Hitachi Ltd Method of manufacturing a semiconductor device and a semiconductor device obtained thereby
US3615956A (en) * 1969-03-27 1971-10-26 Signetics Corp Gas plasma vapor etching process
US3795557A (en) * 1972-05-12 1974-03-05 Lfe Corp Process and material for manufacturing semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2213037A1 (de) * 1971-03-19 1972-10-05 Itt Ind Gmbh Deutsche Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung von Trockenätzte chniken

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0009558A1 (de) * 1978-08-21 1980-04-16 International Business Machines Corporation Verfahren und Vorrichtung zur Modifizierung einer Oberfläche mittels Plasma
EP0050972A2 (de) * 1980-10-28 1982-05-05 Kabushiki Kaisha Toshiba Verfahren zum Herstellen eines Halbleiterbauelementes mit einer verbindenden Elektrodenschicht
EP0050972B1 (de) * 1980-10-28 1985-05-22 Kabushiki Kaisha Toshiba Verfahren zum Herstellen eines Halbleiterbauelementes mit einer verbindenden Elektrodenschicht
EP0065277A1 (de) * 1981-05-20 1982-11-24 Kabushiki Kaisha Toshiba Hochgeschwindigkeits-Trockenätzverfahren
EP0184917A1 (de) * 1984-12-13 1986-06-18 Stc Plc Plasmareaktorgefäss und Verfahren
US5212114A (en) * 1989-09-08 1993-05-18 Siemens Aktiengesellschaft Process for global planarizing of surfaces for integrated semiconductor circuits
US7476623B2 (en) 2004-10-09 2009-01-13 Schott Ag Method for microstructuring flat glass substrates

Also Published As

Publication number Publication date
FR2240526A1 (de) 1975-03-07
GB1398019A (en) 1975-06-18
DE2340442C2 (de) 1982-12-23
FR2240526B1 (de) 1979-05-04
US3880684A (en) 1975-04-29

Similar Documents

Publication Publication Date Title
DE2340442A1 (de) Verfahren zur herstellung von halbleiterelementen
DE3420347C2 (de)
DE3209066C2 (de)
DE2754396C2 (de)
DE69935100T2 (de) Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske
DE68929503T2 (de) Veraschungsverfahren zum Entfernen einer organischen Schicht auf einer Halbleiteranordnung während ihrer Herstellung
DE2658448C3 (de) Verfahren zum Ätzen einer auf einem Halbleiterkörper aufgebrachten Schicht aus Siliciumnitrid in einem Gasplasma
DE69724192T2 (de) Verfahren zum Ätzen von Polyzidstrukturen
DE2930293A1 (de) Aetzverfahren bei der herstellung eines gegenstandes
DE10224935A1 (de) Verfahren zum Ätzen von Öffnungen mit hohem Seitenverhältnis
DE2617483C2 (de) Verfahren zum Abtragen von Silicium und Aluminium durch Ionenätzung unter Feldeinwirkung
DE3925070C2 (de) Verfahren zum Erhalt einer sauberen Siliziumoberfläche
DE2933850A1 (de) Plasma-aetzvorrichtung
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE3140890A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE10051380A1 (de) Verfahren zur Herstellung eines Halbleiterbauteils unter Anwendung eines Schrumpfprozesses eines Strukturmerkmals
EP0338102B1 (de) Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten
DE112007001243B4 (de) Verfahren zum Trockenätzen einer Zwischenisolierschicht
EP0126969B1 (de) Verfahren zum Herstellen von Strukturen von aus Metallsiliziden bzw. Silizid-Polysilizium bestehenden Schichten für integrierte Halbleiterschaltungen durch reaktives Ionenätzen
DE2740384A1 (de) Verfahren zur oberflaechenbehandlung der substrate von fluessigkristall-anzeigezellen
DE4202447A1 (de) Verfahren zum aetzen von nuten in einem silizium-substrat
DE10243159A1 (de) Verfahren zum Bilden eines Photolack-Musters und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10016938C2 (de) Selektives Trockenätzen eines dielektrischen Films
DE2708720A1 (de) Verfahren und vorrichtung zum chemischen behandeln eines werkstuecks vermittels glimmentladung
DE3125052A1 (de) "verfahren zur herstellung einer halbleiteranordnung"

Legal Events

Date Code Title Description
D2 Grant after examination