DE2321588A1 - Unterbrechungseinrichtung fuer datenverarbeitungsanlagen - Google Patents

Description

THE GENERAL ELECTRIC COMPANY LIMITED, 1 Stanhope Gate, London W1A 1EH, England

Für diese Anmeldung wird die Priorität aus der britischen Patentanmeldung Nr. 20596/72 vom 3. Mai 1972 beansprucht.

Unterbrechereinrichtung für Datenverarbeitungsanlagen

Die Erfindung bezieht gioh. auf Datenverarbeitungsanlagen und betrifft insbesondere üriterbrechereinrichtungen zur Verwendung in derartigen Anlagen«

Die meisten Echtzeit-Datenverarbeitungsanlagen sinö: mit einer Unterbrechereinrichtung versehen, die Anforderungen sur Verarbeitung (Unterbrecheranforderungen /interrupt requests/) von asynchronen peripheren Einrichtungen der Anlage her bearbeitet. Eine solche Unter-breciiereinriöhtung ist für den Betrisfe der Anlage von fundamentaler Bedeutung, und somit ist die SiGiie heit (im Sinne des acliu-csss gegen Fehler) der richtung äußerst wichtig*

309847/1034

ORIGINAL INSPECTED

In einer Mehrfach-Verarbeitungsanlage /multiprocessor system/ besteht ein zusätzliches Problem hinsichtlich der Entscheidung, welche Verarbeitungseinheit /processor/ die angeforderte Verarbeitung durchführen soll. Weitere Probleme tauchen in einer Datenverarbeitungsanlage auf, die so ausgelegt ist, daß sie eine Fernmeldevermittlungsstellenanlage kontrolliert bzw. steuert, bei der im typischen Pail viele peripheren Einrichtungen vorhanden sind, die Anforderungen erzeugen können, welche in einer wirksamen Weise behandelt werden müssen.

Eine herkömmliche Weise der Gewährleistung der Sicherheit einer besonderen Einzelheit der Einrichtung besteht darin, sie zu verdreifachen, d.h. sie als drei unabhängig arbeitende Einheiten zu konstruieren. Die Aktionen der drei Einheiten werden verglichen,· und ein "Majoritätsvotum" wird genommen, d.h., wenn die eine Einheit von den anderen beiden differiert, so wird diese als fehlerhaft angenommen.

Der Erfindung liegt die Aufgabe zugrunde, eine Unterbrechereinrichtung zu schaffen, bei der die erwähnte Sicherheit ohne Verdreifachung der Einrichtung erzielt \«.rä_e

Erfindungsgemäß wird für die Verwendung in einer Datenverarbeitungsanlage eine ünterbrechereinrichtung geschaffen, die sich zusammensetzt aus mindestens einer Daten-Verarbeitungseinheit, aus einer Vielzahl von Eingangs/Ausgangs-Kanälen und einer Vielzahl von peripheren Einrichtungen, die für die Verarbeitungseinheit über die Kanäle zugänglich sind, wobei die Unterbrechereinrichtung mit einem Eingangs/Ausgangs-Kanal der Anlage verbindbar ist und zv/ei Duplikat-Einheiten aufweist, von denen jede sich zusammensetzt aus einer Vielzahl von Speicherelementen zur Speicherung von Unterbrechungsanforderungen von. diesen peripheren Einrichtungen her, wobei eine Anforderung in entsprechenden Elementen in beiden Duplikat-Einheiten gespeichert wird,.aus einer Steuer-

309847/103

einrichtung, die auf Instruktionen von der Verarbeitungseinheit über den Eingangs/Ausgangs-Kanal anspricht, um den Inhalt eines ausgewählten der Speicherelemente in der Duplikat-Einheit sur Übertragung nach der Verarbeitungseinheit über den Kanal herauszulesen, sowie aus einer Einrichtung zum Vergleichen des aus den Speicherelementen in den beiden Duplikat-Einheiten herausgelesenen Inhalts und zum Verhindern, daß dieser Inhalt nach der Verarbeitungseinheit für den lall irgendeiner Disparität zwischen den Duplikat-Einheiten übermittelt wird, wobei auf diese Weise ein Fehler in einer der Duplikat-Einheiten angezeigt wird, wobei die Steuereinrichtung außerdem auf weitere Instruktionen von der Verarbeitungseinheit über den Eingangs/Ausgangs-Kanal anspricht, um νοrbestimmte Prüfvorgänge an den Speicherelementen durchführen zu lassen, damit irgendwelche fehlerhaften Elemente in der Duplikat-Einheit lokalisiert und jegliche solcher fehlerhaften Elemente vom Normalbetrieb ausgeschlossen werden, wodurch die Möglichkeit geschaffen wird, daß der Inhalt der entsprechenden Elemente in der anderen Duplikat-Einheit nach der Verarbeitungseinheit über den Eingangs/Ausgangs-Kanal im Falle einer Disparität zwischen den Duplikat-Einheiten übermittelt wird.

Es ergibt sich daraus, daß bei einer Unterbrechereinrichtung gemäß der Erfindung die Sicherheit durch Verdoppeln, anstatt Verdreifachen erzielt wird, wobei folglich Kosten eingespart werden. Wenn ein Fehler auftritt, so ist es natürlich nicht möglich, aus einem bloßen Vergleich der Aktionen der Duplikat-Einheiten zu sagen, welche Einheit fehlerhaft ist. Stattdessen wird· dies durch Vorsehen von Einrichtungen erzielt, durch die die Verarbeitungseinheit PrüfInstruktionen nach der Unterbrechereinrichtung übermitteln kann, um festzustellen, welche der Duplikat-Einheiten fehlerhaft ist, und jegliche Bereiche der Duplikat-Einheiten, die als fehlerhaft festgestellt werden, auszuschließen.

309847/1034

Die Erfindung wird nunmehr anhand der sie beispielsweise wiedergebenden Zeichnung beschrieben, und zwar zeigt

Fig. 1 ein schematisches Blockschaltbild einer Datenverarbeitungsanlage, einschließlich einer Unterbrecher einrichtung gemäß der Erfindung,

Fig. 2 ein mehr detailliertes schematisches Blockschaltbild eines Teils der Unterbrechereinrichtung, die

Fign. 5 bis 6 logische Schaltungsanordnungen von Seilen der - in Blockform in Fig. 2 dargestellten Unterbrechereinrichtung, während die

Fign. 7 und 8 logische Schaltungsanordnungen von Teilen der in Blockform in Fig. 1 dargestellten Unterbrechereinrichtung wiedergeben.

Wie aus Fig. 1 hervorgeht, weist die Datenverarbeitungsanlage zwei Daten-Verarbeitungseinheiten PO und P1 auf, die entsprechende Daten-Vielfachleitungsanlagen BO und B1 aufweisen. Jede Daten-Vielfachleitungsanlage setzt sich zusammen aus einem achtzehndrähtigen abgehenden.Datenhauptweg, einem achtzehndrähtigen ankommenden Datenhauptweg, einem achtzehndrähtigen Adressen-Hauptweg., aus vier Drähten, die eine "Prioritäts"-Vielfachleitung /»'priorii^'bus/ bilden, und aus zwei Drähten, die eine "Unterbrechungs-Vielfachleitung" /"interrupt bus"/ bilden.· Daten werden über die ankommenden und abgehenden Daten-Hauptwege sowie über den Adressen-Hauptweg in Form von zwei aus acht Bit bestehenden Bytes (als obere und untere Bytes bezeichnet) übermittelt, wobei jedes Byte ein Paritätsbit aufweist, welches eine Prüfung auf richtige Übertragung der Bytes vorsieht.

Jede der Daten-Vielfachleitungsanlagen BO, B1 ist mit einer Anzahl von Eingangs/Ausgangs-Kanälen verbunden, von denen nur zwei, nämlich CHO und CH1, in der Zeichnung dargestellt sind.· Jeder Kanal hat eine ihm zugeteilte eindeutige Adresse und kann durch jede der Verarbeitungseinheiten PO oder P1 dadurch belegt

309847/10 34

werden, daß die Adresse des Kanals nach dem oberen Byte auf dem Adressen-Hauptweg übermittelt wird. Wenn ein Kanal durch eine Verarbeitungseinheit belegt ist, können Daten zwischen dem Kanal und der Verarbeitungseinheit über die ankommenden und abgehenden Daten-Hauptwege ausgetauscht werden.

Einige der Kanäle haben eine große Anzahl von Unterkanälen, die in sie hinein mehrfachjyerdrähtet sind, wobei diese Unterkanäle mit verschiedenen Einzelheiten der peripheren Einrichtung der Anlage verbunden sind. Wenn ein derartiger Kanal durch eine Verarbeitungseinheit belegt wird, dann wird das untere Byte auf dem Adressen-Hauptweg von der Verarbeitungseinheit dazu verwendet, einen Multiplexer innerhalb des Kanals zu steuern, umlauf diese Weise einen der Unterkanäle für den Austausch von Daten auszuwählen. Andere der Kanäle sind nicht auf diese Weise unterteilt, gewähren aber Zugang nur zu einer einzigen'peripheren Einrichtung, wobei die Kanäle CHO und CH1 in dieser Kategorie liegen. Im Falle der Kanäle CHO und CH1 wird das untere Byte auf dem Adressen-Hauptweg als eine Kontroll- bzw. Steuerinstruktion verwendet, wie noch beschrieben wird.

Die Verarbeitungseinheiten PO und P1 arbeiten beide unter Speicherprogrammsteuerung. Der Betrieb der Anlage ist in einer Anzahl von modularen "Prozessen" unterteilt, von denen jeder eine bestimmte, spezifizierte Daten-Manipulationsfunktion ausführt und dem ein eindeutiger Prioritätspegel zugeteilt ist. Jeder beliebige Prozeß kann an einer der Verarbeitungseinheiten laufen, wobei beide Verarbeitungseinheiten von gleichem Status und völlig untereinander austauschbar sind. Wird somit eine Verarbeitungseinheit aus dem Dienst genommen, so kann die Anlage weiter betrieben werden, wenn auch mit einer reduzierten Kapazität. Läuft ein Prozeß an einer Verarbeitungseinheit, so wird die Priorität dieses Prozesses der "Prioritäts"-Sammel- bzw. Vielfachleitung dieser Verarbeitungseinheit übermittelt, deren Zweck nachfolgend noch beschrieben wird.

309847/1034

Die Prozesse werden mittels eines speziellen "Überwacher"-Programmes koordiniert, welches festlegt, welche Prosesse erforderlich sind, um die Betriebsbelastung der Anlage zu verarbeiten, und außerdem jede Aktion einleitet, die erforderlich ist, um Fehler in der Anlage zu verarbeiten.

Datenverarbeitungseinheiten, Daten-Vielfachleitungssysteme_s Eingangs/Ausgangs-Kanäle, periphere Einrichtungen und Programmierungseinrichtungen für solche Daten-Verarbeitungseinheitfen sind auf dem Gebiet der Datenverarbeitung allgemein bekannt und bilden keinen Teil der vorliegenden Erfindung, so daß sie daher hier nicht im einzelnen beschrieben v/erden.

Die beiden Kanäle CHO und CH1 ₉ die in der Zeichnung dargestellt sind, dienen einer Unterbrechereinrichtung INT, die Gegenstand der vorliegenden Beschreibung ist. Die Unterbrechereinrichtung umfaßt zwei identische Duplikats-Einheiten'DO und D1 (im nachfolgenden einfach "Duplikate" genannt)« Diese Duplikate sind mit den Kanälen CHO und CH1 verbunden^ um die abgehenden Daten und das untere Adressenbyte zu empfangen, und zwar mittels zweier Kanal-Wählerschaltungen GSO und 0S1, die unten mit Bezug auf Fig. 7 im einzelnen beschrieben werden. Diese Schaltungen CSO und CS1 werden mittels Signale von den Kanälen CHO und GHI gesteuert, wie noch beschrieben wird, und zwar in einer solchen Weise, daß, wenn einer der Kanäle durch eine Verarbeitungseinheit belegt wird, dieser Kanal mit beiden Duplikaten DO und B1 verbunden ist. Die Duplikate sind außerdem mit den Kanälen zur Übertragung von Daten in der entgegengesetzten Richtung mittels zweier Duplikat-Wählerschaltungen DSO und DS1 verbunden, die unten mit Bezug auf Fig. 8 im einzelnen beschrieben werden. Die Schaltungen DSO und DS1 werden durch Signale von den Kanälen und von den Duplikaten her gesteuert, wie noch beschrieben wird, und zwar in einer solchen Weise, daß Daten von einem ausgewählten der beiden Duplikate nach beiden Kanälen übermittelt werden.

309847/1034

Fig. 2 zeigt den Aufbau eines der Duplikate, DO, in weiteren Einzelheiten.

Jedes Duplikat weist eine Speicherschaltung 200 zur Speicherung von Unterbrechungsanforderungen aus der peripheren Einrichtung der Anlage auf, wobei diese Schaltung mit Beζug auf Fig. 3 unten im einzelnen beschrieben wird.

Wie noch beschrieben wird, weist diese Schaltung 200 eine Anzahl von Speicherelementen auf, die durch Unterbrechungsanforderungen getriggert werden können, welche über Eingangsdrähte 201 von entsprechenden peripheren Einrichtungen her erscheinen, wobei jede Unterbrechungsanforderung nach entsprechenden Speicherelementen in beiden Duplikaten übermittelt wird. Die Elemente sind in sechzehn Gruppen angeordnet, die je sechzehn Elemente enthalten. Einige der Elemente sind so eingerichtet, daß sie eine sofortige Unterbrechung bei Triggerung hervorrufen, während andere Elemente nur die Unterbrechungsanforderung zur Beachtung durch eine der Verarbeitungseinheiten PO,P1 eine gewisse Zeit später speichert. Wenn ein Sofortunterbrechungselement getriggert wird, so wird ein Ausgangssignal am Draht 202 erzeugt und nach eijaer Verarbeitungseinheit-Wählerschaltung 203 übermittelt.

Wie unten im einzelnen noch mit Bezug auf Pig. b beschrieben wird, ist die Schaltung 203 mit der "PriGritäts"-Vielfachleitung jeder Verarbeitungseinheit verbunden, und zwar über ΐ/ege

204, und vergleicht ständig die Prioritäten an diesen Vielfachleitungen, um festzulegen, welche Verarbeitungseinheit gerade den Prozeß von niedrigster Priorität betreibt. Wenn ein "Bofortunterbrechungs"-Signal am Draht 202 empfangen wird, dann erzeugt der Wähler 203 ein Unterbrechungssignal an einem von zwei Drähten

205, die jeweils mit den "Unterbrechungs"-Vielfachleitungen der beiden Verarbeitungseinheiten verbunden sind, damit die Verarbeitungseinheit, die gerade den Prozeß von niedrigster Priorität betreibt, unterbrochen wird.

309847/103 4

Wenn eine der Verarbeitungseinheiten PO, P1 ein solches "Unterbrechungs"-Signal an ihrer Unterbrechungs-Sammelleitung empfängt, so stoppt sie den Prozeß, den sie gerade betreibt, und speichert den Registerinhalt, der diesem Prozeß zugeordnet ist, in einem speziellen Bereich des Speichers, so daß die Möglichkeit besteht, daß sie zu einem späteren Zeitpunkt wieder auf diesen Prozeß zurückkommt. Die unterbrochene Verarbeitungseinheit betreibt dann das oben erwähnte Überwacherprogramm. Das Überwacherprogramm veranlaßt die Verarbeitungseinheit, die Unterbrechungseinrichtung abzufragen, um zu bestimmen, welches der Unterbrechungs-Speicherelemente Anforderungen von den peripheren Einrichtungen enthält, wie noch beschrieben wird, und um jegliche Aktion einzuleiten, die erforderlich ist, um diese Anforderungen zu bedienen.

Es sei weiterhin auf Fig. 2 Bezug genommen. Wenn, wie oben erwähnt, eine Verarbeitungseinheit einen der Kanäle CHO, CH1 belegt hat, so erhält sie Zugang zu beiden Duplikaten der Unterbrechereinrichtung. Die sechzehn Datenbits und zwei Paritätsbits vom abgehenden Daten-Hauptweg der Verarbeitungseinheit erscheinen, an einem achtzehndrähtigen Datenweg 206 in jedem Duplikat. Die sechzehn Datenbits werden den "Gruppenadressen"-Eingängen der entsprechenden Gruppen aus den sechzehn Gruppen von Speicherelementen in der Schaltung 200 übermittelt, wobei auf diese Weise der Verarbeitungseinheit die Möglichkeit gegeben wird, irgendeine ausgewählte der sechzehn Gruppen zu adressieren.

Die acht Bits und das Paritätsbit des unteren Bytes vom Adressen-Hauptweg der Verarbeitungseinheit her erscheinen an einem neundrähtigen Datenweg 207 in jedem Duplikat und werden nach einer logischen Steuerschaltung 208 in jedem Duplikat als eine Steuerinstruktion übermittelt. Die logische Steuerschaltung 208 decodiert diese Instruktion, um auf diese Weise verschiedene

309847/1034

Signale zur Steuerung unter anderem der Gruppe von Speicherelementen innerhalb der Speicherschaltung 200 zu erzeugen, die z.Zt. über den Weg 206 adressiert wird. Eine dieser Instruktionsn, die als "Einfrier-, Lese- und Rückstell"-Instruktion bezeichnet werden, sorgt dafür, daß der Inhalt der z.Zt. adressierten Gruppe "eingefroren" wird (d.h. es wird verhindert, daß jegliche weiteren ankommenden ünterbrechungsanforderungen eingeführt werden), und dann an eine sechzehndrähtige Unterbrechungs-Daten-Sammelleitung 209 gegeben wird, woraufhin die Instruktion die Speicherelemente innerhalb dieser Gruppe rückstellt.

Jedes Duplikat enthält eine Komparatorschaltung 210, die mit der Unterbrechungs-Daten-Vielfachleitung 209 innerhalb dieses Duplikates verbunden ist und außerdem mit der entsprechenden Vielfachleitung im anderen Duplikat über den Weg 211 in Verbindung steht.

Der Komparator 210 vergleicht jedes der sechzehn Bits an der Sammelleitung 209 mit dem entsprechenden. Bit auf dem Weg 211 und erzeugt ein "Disparitäts"-Signal, welches nach der logischen Steuerschaltung 208 weitergeleitet wird, wenn irgendeine Disparität zwischen diesen Bits vorhanden ist. Es sei darauf hingewiesen, daß die Speicherschaltungen 200 in den beiden Duplikaten normalerweise genau die gleiche Information enthalten, so daß normalerweise keine Disparität am Komparator 210 festgestellt wird, und in dieser Situation erzeugt die logische Steuerschaltung in jedem Duplikat ein "Ansprech"-Signal an einem Draht 212, welches nach den Wählerschaltungen DSO, DS1 (Fig. 1) übermittelt wird, um diese Schaltungen in die Lage, zu versetzen, Daten von der Unterbrechungs-Daten-Sammelleitung 209 in jedem Duplikat nach den Kanälen CHO, 0H1 und von dort nach den Verarbeitungseinheiten PO, P1 weiterzugeben. Wenn andererseits als Folge irgendeines Fehlers in der Unterbrechereinrichtung eine Disparität durch die Komparatoren in den beiden Duplikaten festgestellt wird, so wird kein "Anaprech¹¹-

309847/1034

Signal erzeugt (es sei denn, daß die Unterbrechereinrichtung in einer "Nicht-Duplikat"-Betriebsweise" arbeitet, wie noch beschrieben wird). Das Nichtvorhandensein eines Ansprechsignals an den Wählerschaltungen DSO, DS1 verhindert, daß Daten von den Vielfachleitungen 209 nach den Verarbeitungseinheiten übermittelt werden.

Wenn somit eine Verarbeitungseinheit die Unterbrechereinrichtung abfragt, aber keine Antwort innerhalb einer vorbestimmten Zeitdauer erhält, so wird davon ausgegangen, daß die Unterbrechungseinrichtung fehlerhaft ist, und daher wird vom Öberwacherprogramm eine entsprechende Aktion innerhalb der Verarbeitungseinheit durchgeführt, um das Wesen des Fehlers festzustellen und die Unterbrechereinrichtung neu zu gestalten, um auf diese Weise Jegliche fehlerhaften Teile aus dem Dienst herauszunehmen.

Zu diesem Zweck'ist die Unterbrechereinheit in einer "Test"-Betriebsweise betreibbar, und zwar durch Übermittlung entsprechender "Test"-Instruktionen nach den logischen Steuerschaltungen über Wege 207» wie unten noch beschrieben wird. Diese Testinstruktionen ergeben u.a. die Möglichkeit, daß jede der Gruppen von Speicherelementen, die in dem Verdacht steht, fehlerhaft zu sein, •feusgesperrt wird"/»locked out"/. Wenn eine Gruppe von Elementen im einen Duplikat ausgesperrt wird, so wird die Unterbrechereinrichtung in einer "Ficht-Duplikat"-—Betriebsweise arbeiten, wenn diese Gruppe abgefragt wird, wobei auf diese Weise die Möglichkeit gegeben ist, daß Daten durch die Verarbeitungseinheit nur aus der entsprechenden Gruppe im anderen Duplikat gelesen werden. Die Testinstruktionen gestatten es außerdem, daß eines der beiden Duplikate vollständig ausgesperrt wird, wie nachfolgend noch beschrieben wird.

309847/1034

Nach Fig. 2 enthält jedes Duplikat außerdem eine Schaltung 213 für anhängige Priorität, die unten im einzelnen noch beschrieben wird. Kurz gesagt, ist die Funktion dieser Schaltung jedoch folgende:

Wenn ein Prozeß darauf wartet, betrieben zu werden, so sagt man, daß dieser Prozeß "anhängig" ist- Die anhängigen Prozesse in der Anlage werden (durch die Verarbeitungseinheiten) in einer Reihe in der Reihenfolge der Priorität angeordnet,, und jedesmal dann, wenn das Überwacherprogramm an einer Verarbeitungseinheit aufhört zu laufen, so wird der Prozeß, der sich an der Spitze dieser Reihe von anhängigen Prozessen befindet, an dieser Verarbeitungseinheit laufen. Bevor der überwacher aufhört zu laufen, bestimmt er jedoch die Priorität des nächsten Prozesses in der Reihe (d.h. den Prozeß, der an die Spitze der Reihe von anhängigen Prozessen kommt, wenn der Überwacher anhält), und er übermittelt eine Binärzahl, die diese Priorität repräsentiert, und zwar über den abgehenden Daten-Hauptweg der Verarbeitungseinheit nach dem Veg 206 (Fig.2) und von dort nach der Schaltung 213 für anhängige Priorität. Zur gleichen Zeit wird eine Instruktion (als "load suspended priority register"-Instruktion bezeichnet) nach der logischen Steuerschaltung 208 übermittelt, wobei diese Schaltung 208 veranlaßt wird, ein Signal am Draht 214 zu erzeugen, welches die Information vom Weg 206 in ein spezielles Register (als das "suspended priority register" bezeichnet) innerhalb der Schaltung 213 zeitsteuert. Der Inhalt des "suspended priority register" (Register für anhängige Priorität) wird kontinuierlich mit der Priorität des gegenwärtig an den Verarbeitimgseinheiten laufenden Prozesses von niedrigster Priorität ver~ glichen, sobald diese durch die Verarbeitungseinheit-Wählerschaltung 203 übermittelt wird, und wenn zu irgendeinem Zeitpunkt die Priorität des anhängigen Prozesses höher als die eines zur Zeit laufenden Prozesses festgestellt wird, dann wird ein Unterbrechungssignal am Draht 215 erzeugt, welches nach einem der Sofortunterbrechungselemente der Speicherschaltungen 200 übermittelt wird.

309847/1034

Es ergibt sich somit, daß die Schaltung 213 für anhängige Priorität sicherstellt, daß keinem Prozeß die Möglichkeit gegeben wird, vorrangig vor einem anhängigen Prozeß von höherer Priorität weiterzulaufen.

Es sei nunmehr auf Fig. 3 Bezug genommen, welche die Speicherschaltung 200 der Fig." 2 in größeren Einzelheiten darstellt. Fig. 3 zeigt einen Teil der einen Gruppe von sechzehn Speicherelementen, wobei die weggelassenen. Teile der Gruppe dem Muster der dargestellten Gruppe folgt. Die Schaltungsanordnung jedes Elementes ist so wie innerhalb der gestrichelten Linie 1 dargestellt. Jedes Element hat eine Eingangsklemme 2, die mit einer entsprechenden peripheren Einrichtung der Anlage verbunden ist, sowie eine Ausgangsklemme 3. Die sechzehn Ausgangsklemmen 3 stehen in verdrahteter ODER-Verbindung mit den entsprechenden Ausgangsklemmen der fünfzehn anderen Gruppen und mit der Unterbrechungs-Daten-Vielfachleitung 209 (Fig.2).

Jedes Unterbrecherelement weist eine primäre Kipp-(bistabile)Schaltung 4 und eine sekundäre Kippschaltung 5 auf. Die Kippschaltung /toggle/ 4 speichert eine Anforderung für eine Unterbrechung, wenn ein asynchrones Eingangs-Triggersignal "1" an Klemme 2 über einen Inverter nach einem ODER-Tor 6 übermittelt wird. (Tore werden durch ihre Schaltfunktion bezeichnet, anstatt durch ihren. Aufbau, wie durch das Symbol angedeutet; so ist das Tor 6 ein HAND-Tor mit einer ODER-Funktion. Dem Aufbau nach werden alle UND- und NAND-Tore'mit einer geraden Eingangsseite dargestellt, während ODER- und ITOR-Tore mit konkaven Eingangsseiten dargestellt werden.) Der Zustand der Kippschaltung 5 folgt normalerweise dem der Kippschaltung 4, kann aber "eingefroren" werden, wenn eine "0" an ihren Takteingang mittels des Drahtes 10 angelegt wird.

So können die Ausgänge der Kippschaltungen 5 eine "1" werden, wobei sie Triggereingängen für ihre jeweiligen Eingangsklemmen 2 folgen, und können in jedem Augenblick als eine

309847/1034

Gruppe durch eine ^IrO" am gemeinsamen Draht 10 eingefroren werden. Der Ausgang jeder Kippschaltung 5 wird mit einem gemeinsamen "Rückstell"-Signal am Draht 11 UHD-getort, um einen "Rückstell "-Eingang für die entsprechende primäre Kippschaltung 4 zu liefern. Die Ausgänge der Kippschaltungen 5 werden durch ein gemeinsames "Lese"-Signal am Draht 12 auf die Unterbrechungs-Daten-Sammelleitung über die Ausgangsklemmen 3 getort bzw· durchgeschleust.

Ein Alternativ-Takteingang nach den Kippschaltungen 4 über die ODER-Tore 6 wird von den Gruppen-Triggerklemmen 7 über den Draht 13 geliefert und zum Überprüfen des Betriebs der Gruppe in der Test-Betriebsweise verwendet. Der gemeinsame Takteingang nach den Kippschaltungen 5 am Draht 10 wird von einem "Einfrier"-Anschluß 8 her abgeleitet, und das gemeinsame Rückstellsignal am Draht 11 wird von einer Rückstellklemmen 9 abgeleitet. Die Gruppen-Trigger-Einfrier- und Rückstellsignale werden gemeinsam nach ähnlichen Klemmen bzw. Anschlüssen 7» 8 und 9 in jeder der anderen fünfzehn Gruppen übermittelt. Jede besondere Gruppe kann mittels eines Gruppen-Adressensignals (0") adressiert werden, welches an die Gruppen-Adressenklemme 21 der ausgewählten Gruppe vom Weg 206 her (!ig. 2) angelegt wird, wobei diese Signale nach den entsprechenden Drähten 10, 11, 12 mittels entsprechender Tore 14 durchgeschleust werden.

Ein gemeinsames Lese-Signal für die Gruppe wird Ausgangstoren 22 von einem Tor 23 &er übermittelt und aus dem Gruppen-Adressensignal an der Klemme 21 abgeleitet. Der Sperreingang zum Tor 23 wird von einer Gruppenaussperrungs-Kippschaltung 24· abgeleitet, die jedes Herauslesen aus der Gruppe verhindert, wenn diese in einen "Aussperrungs"-Zustand eingestellt ist. Die Kippschaltung 24 weist zwei Tore 25 und 26 auf, deren Ausgänge normalerweise "0" bzw. "1" sind, aber umgekehrt werden, wenn sie in den "Aussperrungs"-Zustand eingestellt ist. Der Zustand der Kippschaltung 24 wird durch "Einstell"- bzw. "Rückstell"-Signale an Klemmen 64 bzw. 65 gesteuert, wobei die

309847/1034

■ - 14 -

Signale mit dem Gruppen-Adressensignal von der Klemme 21 her . getort bzw. durchgeschleust werden.

Zusätzlich dazu, daß sie auf die Unterforechungs-Daten-Vielfachleitung getort werden, werden die Ausgänge der Kippschaltungen 5 nach Verdrahtungspunkten /strapping points/ 27 übermittelt, wo sie mit entsprechenden Ausgängen von anderen Grup-■ pen vereinigt werden. Jede periphere Einrichtung, die eine sofortige Unterbrechung einer Verarbeitungseinheit erfordert, hat ihren zugehörigen Verdrahtungspunkt 27, der mit einer Vielfachleitung 28 verbunden ist.

Eine solche sofortige Unterbrechung wird mittels eines iEores 29 an einer Ausgangskiemme 30 zur Anwendung gebracht, wobei das Signal nach einer Klemme 31 des anderen Duplikats übermittelt wird. Somit stehen jedem Duplikat normalerweise zwei Sofortunterbrechungssignale zur Verfügung, raid swar ein lokales (an Klemme 30) und ein ankommendes (an Klemm© 31)· Bas lokale wird mittels eines ODER-Tores 41 nach einer Klemme 44 übermittelt, die ihrerseits über einen Draht 202 (Fig., 2) mit der Verarbeitmigseinheit-Wählerschaltimg 203 verbunden ist, wodurch eine Unterbrechung der Verarbeitungseinheit verursacht wird, welche den. Prozeß von niedrigster Priorität betreibt, wie vorher beschrieben.

Wenn die Aussperrungs-Eippschaltung 24 in ihren Aussperrungszustand eingestellt wird, so übermittelt sie einen Sperreingang nach dem Tor 29 und verhindert auf aisse Weise, daß aas lokale Unterbrechungssignal entweder nach dem anderen Duplikat -über Klemme 30 oder nach dem ODER-Tor 41 übermittelt wird. Jedoch wird in diesem Zustand ein Tor 42 durch das Aussperrungssignal angesteuert _f und das ankommend© Unterbrechungssignal von Klemme y\ her wird nach dem Tor 41 übermittelt, anstatt "daß ein Unterbrechungs signal nach &θκ ¥@rarbeitungs@inheits-¥ä3iler 203 (Fig. 2) geliefert wird. Somit sind la diesem lall© beide

309847/103 4

Duplikate in der Lage, ihre Unterbrechungssignal an Klemmen zu liefern.

Der Aussperrungs-Zustand einer Gruppe wird durch das Gruppen-Adressensignal am Tor 43 gelesen und nach der logischen Steuerschaltung des anderen Duplikats mittels Klemme 32 übermittelt. Zusätzlich kann der Aussperrungs-Zustand der Gruppe durch ein Signal an Klemme 45 nach einer Klemme 46 gelesen werden.

Wie noch beschrieben wird, weist die logische Steuerschaltung 208 (3?ig. 2) gedes Duplikats eine Kippschaltung auf, die "Trenn-Kippschaltung"/"partition toggle"/ genannt wird, welche eingestellt wird, wenn das andere Duplikat sich als fehlerhaft herausstellt oder wenn eine separate Arbeit aus irgendeinem anderen Grund erforderlich ist. Jede Trenn-Kippschaltung liefert ein "Sperr"-Signal (eine "1") an. eine Klemme" 67 in der Speicherschaltung des anderen Duplikats. Dies wird in einer ODER-Funktion durch Tor 47 mit dem "Ohterbrechersignal an Klemme 31 kombiniert, um auf diese Weise ein Unterbrechersignal an Klemme 44jungeachtet des Betriebs dieses Duplikates, zu erzeugen.

In lig. 4 ist die logische Steuerschaltung 208 (Fig. 2) für eines der Duplikate dargestellt.

Das untere Adressenbyt^ welches von der entsprechenden Kanal-Wählerschaltung CSO oder 0S1 (Hg. 1) abgeleitet wird, wird nach den Klemmen 47/0-47/7 (Fig. 4A) übermittelt, wobei Suffixe die bit-Anzahlen wiedergeben. Ein nach Klemme 48 übermitteltes Paritätsbit gibt dem unteren Neun-bit-Byte eine gerade Parität. Zwei weitere bits, welche die Ergebnisse der Paritätsprüfungen bezüglich der oberen und unteren Bytes des ankommenden Sechzehnbit-Wortes repräsentieren, werden an Klemmen 49 von der Kanal-Wählerschaltung her angelegt.

Es gibt zwei Betriebsweisen der logischen Steuerschaltung, nämlich eine Test-Betriebsweise oder eine normale Betriebsweise, wobei die jeweilige Betriebsweise durch das bedeu-

309847/1034

tendste der unteren Adressen-Bytes an Klemme 4-7/7- "bestimmt wird, und wobei "0" Test-Betriebsweise und "1" normale Betriebsweise bedeuten.

In der Test-Betriebsweise werden die vier am .wenigsten bedeutsamen bits der Adresse an Klemmen 47/0-47/3 nach Eingangsklemmen 61 eines Decodierers 60 (Fig. 4B) mittels Tore 51 durchgeschleust, die durch das bit "0" an Klemme 47/7 angesteuert werden, vorbehaltlich eines bits "O" an Klemme 47/5* welches anzeigt, daß "dieses Duplikat ausgewählt ist". Die Verbindungen nach den Anschlüssen 47/5 und 47/6 werden im anderen Duplikat umgekehrt. So kann bei der Test-Betriebsweise das eine oder andere (oder es können beide) der Duplikate ausgewählt werden, und zwar entsprechend den bits, die an die Klemmen 47/5 und 47/6 angelegt werden. Das Ansteuerungssignal für die Tore 51 kann durch einen "1 "-Eingang nach dem Tor 62 gesperrt werden (was einen Paritätsfehler bedeutet), welcher von einer Paritäts-Prüfschaltung 52 in Verbindung mit den Paritätsprüfungs-Ergebnisbits an den Klemmen 49 abgeleitet wird.

Der Decodierer 60 (Pig. 4B) liefert normalerweise eine "1" an jedem von zehn Ausgängen, von denen einer "0" wird, und zwar entsprechend dem Vierbit-Eingangscode an seinen Eingangsklemmen 61. Die Decodierer-Ausgänge werden nach "Klär"-Eingängen von sehn entsprechenden Kippschaltungen T0-T9 übermittelt, von denen jede zwei Ausgänge hat, die mit Q und Q bezeichnet sind, wobei diese Kippschaltungen gemeinsam durch ein Unterkanal-Taktsignal an Klemme 63 taktgesteuert werden. Diese Kippschaltungen registrieren jeweils zehn unterschiedliche Test-Betriebsweise-Instruktionen, und zwar entsprechend der Instruktion, die dem Decodierereingang 61 von den Klemmen 47/O-47/5 her übermittelt wird.

Die durch die Kippschaltungen T0-T9 registrierten Instruktionen sind folgendes TO und T1 liefern die "Einstell"-

309847/1034

und "Rückstell"-Signale für die Gruppen-Aussperrungs-Kippschaltung 24 der Fig. 3 mittels Klemmen 64 und 65· Die Kippschaltung T2 liefert das "Gruppen-Trigger"-Signal an Klemme 7 in Fig. 3 und außerdem ein Signal an eine Klemme 53· Die Kippschaltungen T3 und T4 liefern Einstell- und Rückstell-O'OO-Signale für eine Trenn-Kippschaltung 66. Bei Betrieb der Anlage wird diese Kippschaltung 66 eingestellt (durch die Aktion einer Bearbeitungseinheit, die entsprechende "Test-Betriebsweise"-Instruktionen nach dem Duplikat liefert), und zwar im Falle ,eines Fehlers im anderen Duplikat oder wenn eine separate Arbeit dieses Duplikats aus irgendeinem anderen Grunde erforderlich ist. Ein Aussperrungssignal wird von dieser Kippschaltung nach dem Tor 47 (Fig- 3) des anderen Duplikats über Klemme 67 übermittelt.

Die Kippschaltung T5 liefert ein "Lese-Gruppe-Aussperrungs¹¹-Signal /"read-group-lockout"/ zur Übermittlung an Klemme 45 von Fig. 3.

Die Kippschaltung T6 liefert ein "Test-Lese"-Signal /"testread" signal/ an Klemme 50, dessen Zweck später noch, beschrieben wird.

Die Kippschaltung T7 wird als "Tes"feBetriebsweisen_-Kippschaltung" bezeichnet und in einen Zustand eingestellt,in welchem ihr Q-Ausgang "1" in der Test-Betriebsweise für eine Anzahl von Instruktionen ist. Ihr Q-Ausgang ist mit einem Anschluß 54 verbunden·

Die Kippschaltungen T8 und T9 sehen weitere Funktionen vor, die für das Verständnis der Erfindung nicht wesentlich sind und hier daher nicht beschrieben werden.

Die Q-Ausgänge der Kippschaltungen TO, T1, T3, T4, T5, T6, T8, T9 und einer weiteren Kippschaltung T11, die noch zu beschreiben ist.(an Klemme 55)? werden nach Toren 68, 69 in Fig.4B in einer Gesamt-ODSK-Funktion übermittelt, um ein Signal an

309847/1034

Klemme 56 zu liefern. Dieses Signal wird nach einem weiteren Tor 70 (Fig. 4C) übermittelt, um es als ODER-Funktion mit dem Q -Ausgang der Kippschaltung T2 an Klemme 53 durchzuschleusen /to OR-gate it/, damit ein "Ansprech"-Signal an Klemme 89 geliefert wird, und zwar über ein ODER-Tor 90 immer dann, wenn irgendeine dieser Kippschaltungen eine Test-Betriebsweisen-Instruktion registriert. Die Funktion des "Ansprech"-Signals wird später noch beschrieben.

Ein weiteres Tor 80 (Fig. 4B) liefert einen "1 "-Ausgangan Klemme 57 in verschiedenen Zuständen, in welchen dieses Duplikat unabhängig vom anderen arbeiten soll. Ein derartiger Zustand begleitet die "Test-Lese"-Instruktion, bei welcher die Kippschaltung T6 eingestellt wird, und die Instruktion spezifiziert einen Betrieb an nur einem Duplikat. In diesem Falle werden das bit Nummer 6 des unteren, Adressenbytes (von Klemme 47/6) zusammen mit dem Q- Ausgang .der Test-Betriebsweisen-Kippschal timg T7 gemeinsam durchgeschleust, mn einen "©"-Eingang für das Tor 80 au erzeugen.

Eine zweite Gelegenheit für eia separates Arbeiten aes_m Duplikats besteht, wenn die Trenn-Kippschaltung 66 30 eingestellt wird, daß sie das Aussperren des anderen Duplikats anzeigt. Ein Eingang für das Tor 80 wird daher von der Trenn-Kippschaltung 66 her abgeleitet.

Eine weitere Gelegenheit für das separate Arbeiten besteht in dem Fall, wo eine besondere Gruppe im anderen Duplikat ausgesperrt wird. Aus diesem Grunde wird ein Eingang für das Tor 80 vom Tor 43 in Fig. 3 her über Klemme 32 gemeinsam mit den Ausgängen von ähnlichen Toren in anderes Gruppen abgeleitet_β

Es soll "nunmehr auf die normal© Betriebsweise sowie aiaf die Fign. 4A und 40 Bezug genomes, werden· Die 1fct®rkaaaladresse wird durch zwei Tor© 81 nmd 82 (Hg* 4Ji) decödiert« Bas Tor- 81 deeodiert bits 0^3, 5-7 vm& eia Gesamt-Paritätsbit, 12E einen ^l51^!S-Aus gang an !ieass© 76 ra @r sengen, ^©nn di@s©

3 0 Q fi L· 1 / 1'

V? %# i& ⁽^J *§· y ξ ίί

"bits jeweils gleich 111 und 0100 sind, welches die "Lade Register für anhängige Priorität"-Instruktion / "load suspended priority register" instruction/ ist. Die "1" an Klemme 76 wird dem "Klär"-Eingang der Kippschaltung T11 (Fig. 4C) übermittelt und gibt dem Unterkanaltakt an Klemme 63 die Möglichkeit, sie einzustellen. Der Q-Ausgang der Kippschaltung ¹H1 wird dem einen Eingang nach dem ODER-Tor 68, wie vorerwähnt, mittels Klemme 55 übermittelt. Die Punktion dieser Kippschaltung beim Laden des Registers für anhängige Priorität wird nachfolgend beschrieben*

Das Tor 82 decodiert bits 0-3 und 5-7» um einen "^"-Ausgang an Klemme 77 su erzeugen, wenn diese bits jeweils 111 bzw· 0101 sind, wobei dies die "Einfrier-, Lese- und Eückstell"-

ktion ist. Die "1" an Klemme 77 wird dem "Klär"-Eingang einer Kippschaltung T10 (Fig. 40) zugeführt, die als "Nbrmalbetriebsweise"-Kippschaltung "bezeichnet wird. Sin ODER-Tor 84 (Fig. 40) liefert eine "1", um ein Tor 85 zu sperren, wenn entweder die Test-Betriebsweisen-Eippschaltung T7 eingestellt ist, welche eine "0" an Klemme 54 erzeugt, öder die ITormalbetrieb-Kippschaltung T10 eingestellt ist. Dieses Tor 85 wird außerdem durch das Vorhandensein eines ^ä!Disparitäts"-Signals "1" an Klemme 79 gesperrt, welches iron der Komparatorschaltung 210 (Fig. 2) her abgeleitet wird. Ein "Einfrier"-Signal wird daher für Klemme 8 von Fig. 3 in jedem der folgenden Fälle geliefert:

(1) Wenn jede der Kippschaltungen, außer der Gruppen-Trigger-Kippschaltung T2, der Test-Betriebsweisen-Kippschaltung T7 oder der Normal-Betriebsweise-Kippschaltung T10,eingestellt ist.

(2) Wenn die Test-Betriebsweise —Kippschaltung T7 oder die Kormal-Betriebsweise-Kippschaltung T10 eingestellt ist und ein "Identitäts"-Signal "0" von der Komparatoreinheit an Klemme 9 empfangen wird, welches die Identität der unterbrechungsdaten an Vielfachleitungen 209 anzeigt.

309847/1034

(3) Wenn die Test-Betriebsweise—Kippschaltung T7 oder₍die Normal-Betriebsweise-Kippschaltung T10 eingestellt ist und eine Nicht-Duplikat-Betriebsweise durch einen "1"-Ausgang vom Tor 80 an Klemme 57 angezeigt wird.

Venn ein"Identitäts"-Signal "O" an Klemme 79 empfangen wird, so wird es einer Persistenz-Brüfschaltung 86 zugeführt, um eine ausreichende Dauer der Identität sicherzustellen. Der Ausgang dieser Prüfschaltung 86 wird dann über Klemme dem anderen Duplikat zugeführt, wo es an einer Klemme, entsprechend der Klemme 97? empfangen wird. Somit wird jedes Duplikat mit einer Anzeige der Identität von seiner eigenen Vergleichseinheit her und außerdem von derjenigen des anderen Duplikats beliefert.

Die beiden Identitätsanseigen werden an ein UND-Tor weitergeleitet, wo die Koinzidenz von¹ Identitätsanzeigen einen "O"-Ansprechausgang für Klemme 89 mittels eines ODER-Tores erzeugt.

Sollte es vorkommen, daß ein "Einfrier"-Signal gerade ein besonderes Unterbrechungs-Triggersignal im einen Duplikat, aber nicht im anderen, fängt, dann wird das Identitätssignal an Klemme 79 fehlen, und das "Einfrier"-Signal an der Klemme wird daher durch das Sperren von Tor 85 beseitigt. Das "vermißte" Triggersignal wird dann in beide Duplikate zugelassen, so daß ein Identitätssignal nunmehr an Klemme erscheint, und ein "Einfrier"-Signal wird nunmehr erzeugt. Der Betrieb schreitet dann fort bis zur Erzeugung eines Ansprechsignals an Klemme 89, wie oben beschrieben. Das Ansprechsignal an Klemme 89 wird den Duplikat-Auswahlschaltungen DSO-, DS1 (Fig. 1) zusammen mit einem ähnlichen Ansprech-Signal vom anderen Duplikat her übermittelt, damit eine Auswahl des Duplikats zum Weiterleiten nach den Kanälen CHO, GH1, wie noch beschrieben wird, erfolgen kann.

309847/1034

Wenn der Identitätszustand zwischen den beiden Duplikaten lange genug vorgeherrseht hat, um die Persistenz-Prüfschaltung 86 zufriedenzustellen, so wird das Tor 83 eine "0" erzeugen, um sofort ein monostabiles Element 91 zu triggern. Für die Dauer dieser monostabilen Verzögerung wird ein Rückstellsignal mittels Klemme 9 übermittelt, um jede der Trigger-Speicher-Kippschaltungen M- der Fig. 3 rückzustellen, welche eingestellt worden ist. Dies beendet die Ausführung der "Einfrier-, Lese- und Rückstell"-Instruktion.

Anhand von Fig. 5 soll nunmehr der Zweck der "load suspended priority register"-Instruktion erläutert werden. Diese Figur zeigt das Register für anhängige Priorität, welches vier Kippschaltungen 100 aufweist, die Vier -Bit-Daten vom Datenweg 206 (Fig. 2) an Klemmen 101 empfangen, welche die Priorität der nächsten Spitze der anhängigen Prozeßreihe ergeben. Dieses Register wird durch ein "1"-Signal an Klemme 93 vom Q-Ausgang der Kippschaltung T11 in Fig. 4-C bei Empfang der "load suspended priority register"-Instruktion taktgesteuert.

Die in das Register für anhängige Priorität hineingelesene Priorität wird nach einer Vierbit-Addiereinheit 102 übermittelt. Außerdem wird nach dieser Addiereinheit über Klemmen 103 die Vierbit-Priorität des Prozesses von niedrigster Priorität übermittelt, der gerade an einer Verarbeitungseinheit läuft, und zwar von dem Verarbeitungseinheits-Wähler 203 her (Fig. 2).

Die Addiereinheit 102 ist so eingerichtet, daß sie einen "1"-Ausgang erzeugt, wenn die Priorität des anhängigen Prozesses größer als diejenige des laufenden Prozesses von niedrigster Priorität ist. Die Persistenz-Schaltung 105 prüft die Dauer des ^u1V-Ausgangs, und wenn diese Dauer ausreicht, dann erzeugt die Schaltung einen Unterbrecherausgang an Klemme 104·, die mit einem der "Sofortunterbrechungs"-Eingänge der Speicher schaltung 200, wie vorher erläutert, verbunden ist.

309847/1034

Die Verarbeitungseinheits-Wählerschaltung 203 (Pig· 2) soll nunmehr mit Bezug auf Fig. 6 beschrieben werden.

Die Vierbit -Priorität des an der Verarbeitungseinheit Pl laufenden Prozesses wird (nach Umkehrung) zusammen mit einem Prioritätsbit an einer zugeteilten Vielfachleitung 204 von der Verarbeitungseinheit her nach Prioritätsklemmen 110/0 bis 110/3 und einer Paritätsbitklemme 111 übermittelt. In ähnlicher Weise wird die (umgekehrte) Prozeßpriorität der Verarbeitungseinheit PO an die Klemmen 112/0-3 und 113 angelegt. Die Parität der Prioritätsdaten wird durch eine entsprechende Schaltung 114 geprüft, die zusammen eine Aufeinanderfolge von Toren 115» 116 und 117 ansteuern.

Eine Extraeingangsklemme 118 ist mit Bezug auf die beiden Sätze von Prioritätsdaten vorgesehen, mittels welcher der eine oder andere Satz ausgesperrt werden kann, wenn sich eine Verarbeitungseinheit als fehlerhaft erweist.

Entsprechende bits der beiden Prioritätswörter werden entsprechenden Antivalenztoren 119 zugeführt, die einen "1"-Ausgang erzeugen, wenn ihre Eingänge differieren. Der Ausgang Jedes Tores 119 wird einem UND-Tor 120 zugeführt, welches außerdem einen Eingang von dem zugehörigen Verarbeitungseinheit-F1-Prioritätsbit empfängt. Auf diese Weise wird das bedeutsamste, d.h. das linke, Tor 120, angesteuert, welches eine "0" erzeugt, wenn die bedeutsamsten bits unterschiedlich sind und das bedeutsamste Pi-bit eine "1" ist (d.h. PI hat die niedrigste Priorität). Der Ausgang jedes Tores 119 wird jedem weniger bedeutsamen Tor 120 übermittelt, um dieses zu sperren bzw. unwirksam zu machen, wenn dieser Ausgang eine "1" war. Das einzige Tor 120, welches angesteuert werden wird, um einen "O"-Ausgang zu erzeugen, ist (gegebenenfalls) das am meisten bedeutsame, für welches die P1- und PO-bits differieren, und auch nur dann, wenn das P1-bit eine "1" ist. Dieser "O"-Ausgang würde das ODER-Tor 121 ansteuern und eine "1" und eine "0" jeweils am Eingang bzw. Ausgang

309847/1034

dee Tores 117 erzeugen. J¹Ur den Pall, daß die bedeutendste Differenz zugunsten des PÖ-bits ausfällt, wird kein Tor 120 eine "0" erzeugen, und der obige Eingang und Ausgang werden •umgekehrt·

Einer der beiden Sätze von Toren 130 und 131 wird entsprechend dem Eingang und Ausgang des Tores 117 angesteuert, wobei er auf diese Weise die Daten der niedrigsten Priorität an vier Ausgangsklemmen 103 für den Vergleich mit der Priorität des anhängigen Prozesses in der.Schaltung der Fig. 5 weiterleitet.

Die Signale am Eingang und Ausgang des Tores 117 werden außerdem als Unterbrecherausgänge an Klemmen 133 und 134 zur Übermittlung nach den Yerarbeitungseinheits-Unterbrechungs-Vielfachleitungen über Drähte 205 (Fig. 2) übermittelt. Diese Ausgänge werden mit dem Unterbrechungssignal durchgeschleust, welches von der Speicherschaltung 200 über Klemme 44 (Fig. 3) empfangen wird. Dieses gleiche Unterbrechungssignal wird hier mit dem "Test-Lese"-Signal von der logischen Steuerschaltung her (Klemme 50, Fig. 43) diareiigeschleust, -um ein Signal an Klemme 135 zu erzeugen«

Eine der Kanal-Wählerschaltungen CSO, ÖS1 von Fig. 1 soll nunmehr mit Bezug auf Fig. 7 beschrieben werden. Das untere Achtbit-Adressenbyte von Kanal CH1 wird an Klemmen 140 ■ angelegt und dasjenige vom Kanal OHO an Klemmen 141. Die entsprechenden Paritätsbits werden an Klemmen 144 und 145 angelegt und Unterkanal-Takt signale von den Kanälen an Klemmen 142 und 143. *

Um die Adresse aus Kanal OHO oder diejenige aus CH1 auszuwählen, werden verdoppelte Leitwegsignale von jedem Kanal her an Klemmen 146 oder 147 angelegt, und zwar je nachdem, welcher Kanal durch eine Verarbeitungseinheit belegt worden ist» Jedes der beiden Leitwegsignale steuert einen besonderen Satz von Toren 148 oder 149 an, um das untere Byte der Adresse

309847/1034

vom Kanal her auszuwählen, der belegt worden ist, damit es dem entsprechenden Duplikat zugeführt wird.

Das Unterkanal-Taktsignal von Klemme 142 oder 143 wird hinsichtlich der erforderlichen Dauer in einer Persistenz-Prüfschaltung 150 überprüft und nach den Befehls-Kippschaltungen der Fig. 4 über Klemme 463 übermittelt.

Die Kanal-Auswahlschaltungen CSO, CS1 enthalten außerdem weitere Torschaltungen ähnlich denjenigen, die in Fig. 7 dargestellt sind, und zwar zum Leiten von Daten von den abgehenden Daten-Hauptwegen nach den Duplikaten mittels eines der Kanäle CHO oder CH1. Die Route bzw. der Weg wird durch die gleichen Signale diktiert, die nach den Klemmen 146 und 147 der Fig. 7 übermittelt werden. Diese Signale werden übermittelt, um einen der beiden Sätze von Toren anzusteuern, wobei jeder Satz aus neun Toren für die Achtbit-Daten plus einem Paritätsbit besteht. Die Parität wird überprüft und ein Prüfsignal nach einem der Anschlüsse 449 der Fig* 4A übermittelt. Zwei solcher Kanal-Auswähleinheiten arbeiten für die oberen und unteren Datenbytes zusammen.

Eine der Duplikat-Wählerschaltungen DSO, DS1 (Fig. 1) soll nunmehr im einzelnen mit Bezug auf Fig. 9 beschrieben werden, die die eine Hälfte einer dieser Schaltungen zum Behandeln des unteren Ach-Bit-Bytes (plus Paritätsbit) von der Unterbrechungs-Daten-Vielfachleitung 209 her (Fig. 2) zeigt. Die andere Hälfte der Schaltung ist ähnlich der in Fig. 8 dargestellten und behandelt das obere Byte. Unterbrechungsdaten werden von beiden Duplikaten her empfangen, und die Schaltung nach Fig. 8 bewirkt die Auswahl zwischen diesen beiden Sätzen von Unterbrechungsdaten (die normalerweise identisch sind). Die Eingangsklemmen von den beiden Duplikaten her sind entsprechend mit 3/0 und 3/1 bezeichnet, um sie den Klemmen 3 der entsprechenden Speicherschaltungen (Fig. 3) in den Duplikaten D/O und B/1 zuzuordnen. So werden nach Fig. 8A

3 0 9847/1034

acht Datenbits aus dem unteren Byte des Duplikats DO über die Klemmen 3/0 nach UKD-Toren 161 übermittelt.

Nach Fig. 8B werden bit's 0-3 des unteren Adressenbytes aus den Kanälen CHO oder ■ CH1 an Klemmen 162 angelegt, wobei diese Adresse in verdrahteter ODER-Verbindung mit der an die Klemmen 140 oder 141 in lig. 7 angelegten Adresse steht. Ein Decodierer 163 erzeugt dann eine "0" an einem von vier Ausgängen, und zwar entsprechend der Adresse, wobei die normalen ¹¹1"-Ausgänge entsprechende Kippschaltungen 164 klären. Zusätzliche Klär-Eingänge nach den Kippschaltungen sind vorgesehen, wenn das untere Adressenbyte-bit 7 (an Klemme 190) eine "1" ist oder wenn die Parität des unteren Adressenbytes (an Klemme 191) inkorrekt ist.

Der linke Ausgang des Decodierers 163 ist ein "lock-out duplicate DO"-Ausgang, und der zweite Ausgang ist ein "lock-out duplicate D1"-Ausgang. Diese Ausgänge werden nach einer Verklinkungs-Kippschaltung 165 übermittelt, die normale Ausgänge "0" an Klemmen 166 und 167 aufweist. Diese Ausgänge werden nach den entsprechenden Klemmen in Fig. 8A übermittelt und werden mit den Ansprechsignalen an den Klemmen 89/0 und 89/1 (jeweils von den Duplikaten DO und D1 her) durchgeschleust, um die Datentore 160 und 161 anzusteuern.

Nach Ausführung einer Datenübertragung wird die Kippschaltung 165 durch Übermittlung eines entsprechenden unteren Adressenbyt nach Klemmen 162 entriegelt, wodurch die dritte Kippschaltung 164 eingestellt wird, deren Ausgang die Kippschaltung 165 rückstellt.

Zusätzlich zur Übertragung der Unterbrechungsdaten selbst überträgt die Daten-Ausgabe_schaltung auch andere Daten wie folgts Tor 168 liefert eine Anzeige für eine Rückstelloperation der Kippschaltung 165s Tor 169 liefert eine Anzeige für einen "lock-out DO"-Zustand an den Kippschaltungen 164, und Tor 170 liefert eine solche für einen "lock-out D1"-Zustand. Diese

309847/1034

Daten würden anstelle der Unterbrechungsdaten bei Abwesenheit irgendeines Ansprechsignals übertragen werden.

Die vierte Kippschaltung 164· liefert ein Ansteuerungssignal für Tore 180-184·, um jeweils den "lock-out D0"-Zustand von Kippschaltung 165, den "lock-out D1"-Zustand von Kippschaltung T65, den Zustand der Trenn-Kippschaltung für Duplikat DO (über Klemme 185)* äen Zustand der Trenn-Kippschaltung von Duplikat DT (über Klemme 186) und schließlich ein Paritätsbit für diese Daten zu lesen.

Alle vier Kippschaltungen 164 liefern ein Paritätsbit an Klemme 189 (wobei eine "1" aus einem "O"-Ausgang von einer Kippschaltung 164 entsteht), welches nach der anderen Hälfte der Duplikat-Wählerschaltung für das obere Byte übermittelt wird. Diese obere Byte-Schaltung wird mit den beiden Aussperrungssignalen /lockout signals/ an Klemmen 187 und 188 beliefert und erfordert daher nicht die logische Schaltung der Fig. BB.

Die Erfindung betrifft auch Abänderungen der im beiliegenden Patentanspruch 1 umrissenen Ausführungsform und bezieht sich insbesondere auch auf sämtliche Erfindungsmerkmale, die im einzelnen — oder in Kombination — in der gesamten Besehreibung und Zeichnung offenbart sind.

Patentansprüche

309847/1034

Claims (1)

1. 73 026 Kü/sch 2 7. APR. 1973

   Patentansprüche

   Unterbrechereinrichtung für Datenverarbeitungsanlagen mit mindestens einer Daten-Verarbeitungseinheit, einer Vielzahl, von Eingangs/Ausgangs-Kanälen und einer Vielzahl von peripheren Einrichtungen, die für die Verarbeitungseinheit über die Kanäle zugänglich sind, dadurch gekennzeichnet, daß die Unterbrechereinrichtung (INO?) mit einem Eingangs/Ausgangs-Kanal (CHO, CH1) der Anlage verbindbar ist und zwei Duplikateinheiten (DO, D1) aufweist, die sich je aus folgenden Teilen zusammensetzen: Eine Vielzahl von Speicherelementen (1) zum Speiehern von Unterbrechungsanforderungen aus jden peripheren Einrichtungen, wobei eine Anforderung in entsprechenden Elementen in beiden Duplikateinheiten gespeichert wird; Steuereinrichtungen (208), die auf Instruktionen von der Verarbeitungseinheit (PO, PI) über den Eingangs/Ausgangs-Kanal (CHO, CH1) ansprechen, um den Inhalt eines ausgewählten der Speicherelemente (1) in der Duplikateinheit zur Übermittlung nach der Verarbeitungseinheit über den Kanal herauszulesen; sowie einer Einrichtung (210) zum Vergleichen der aus den Speicherelementen in den beiden Duplikateinheiten herausgelesenen Inhalte und zum Verhindern, daß diese Inhalte nach der Verarbeitungseinheit im Falle irgendeiner Disparität zwischen den Duplikateinheiten übermittelt wird, wobei auf diese Weise ein Fehler in einer der Duplikateinheiten angezeigt wird; wobei die Steuereinrichtung (208) außerdem auf weitere Instruktionen von der Verarbeitungseinheit über den Eingangs/Ausgangs-Kanal anspricht, damit vorbestimmte Prüfvorgänge an den Speicherelementen ausgeführt werden, um irgendwelche fehlerhaften Elemente in dieser Duplikateinheit zu lokalisieren und jegliche solcher fehlerhaften Elemente vom Normalbetrieb auszusperren, derartv daß dadurch die Inhalte der entsprechenden Elemente in der anderen Duplikateinheit nach der Verarbeitungseinheit über den

   309847/1034

   Eingangs/Ausgangs-Kanal im Falle einer derartigen Disparität zwischen den Duplikateinheiten übermittelt werden kann.

   2. Unterbrechereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie mit zwei der Eingangs/Ausgangs-Kanäle (CHO, CH1) verbindbar ist und ferner Wählereinrichtung (CSO, CS1) aufweist, die auf die Belegung eines dieser beiden Kanäle durch die Verarbeitungseinheit (PO, P1) anspricht, um Instruktionen, die über den belegten Kanal von der Verarbeitungseinheit her empfangen werden, nach beiden Duplikateinheiten (DO, D1) zu übermitteln.

   3* Unterbrechereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Jede der Duplikateinheiten folgende Einrichtungen aufweist: Eine Einrichtung (27» 28, 29) für das Erkennen von Unterbrechungsanforderungen, die in vorbestimmten der Speicherelemente (1) als sofortige Unterbrechungsanforderungen gespeichert sind; und eine Einrichtung (203) zum Erzeugen eines Unterbrechungssignals zur Übermittlung nach der Verarbeitungseinheit (PO, PI) bei Erkennen einer derartigen Sofort-Unterbrechungsanforderung.

   M-. Unterbrechereinrichtung nach Anspruch 3 für die Verwendung in einer Datenverarbeitungsanlage mit einer Vielzahl von Daten-Verarbeitungseinheiten, dadurch gekennzeichnet, daß die Einrichtung (203) zum Erzeugen eines Unterbrechungssignals sich aus folgenden Einrichtungen zusammensetzt: Einer Einrichtung (204-) zum Empfangen von Daten, welche die Prioritäten der Prozesse repräsentieren, welche gerade an den jeweiligen Verarbeitungseinheiten laufen; aus einer Einrichtung (119, 120) zum Identifizieren der niedrigsten dieser Prioritäten; sowie aus einer Einrichtung (117)? welche dieses Unterbrechungssignal an die Verarbeitungseinheit richtet, welcher diese niedrigste Priorität zugeordnet ist.

   309847/103

   5. Unterbrechereinrichtung nach. Anspruch 4, dadurch gekennzeichnet, daß jede Duplikateinheit ferner folgende Einrichtungen enthält: Ein Register (100) zum Speichern einer Priorität eines Prozesses, der darauf wartet, an einer der Verarbeitungseinheiten zu laufen; sowie eine Einrichtung (102) zum Vergleichen der in diesem Register gespeicherten Priorität mit der niedrigsten Priorität und zum Erzeugen eines Unterbrechungssignals für den Fall, daß die erstgenannte Priorität höher als die letztere liegt.

   6. Unterbrechereinrichtung nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß jedes Duplikat eine Vielzahl von Gruppen der Speicherelemente (1) enthält, daß diese Gruppen jeweilige Aussperrungsschaltungen (24) aufweisen, von denen jede ausgewählte in Ansprecherwiderung auf eine weitere Instruktion von der Verarbeitungseinheit her einstellbar ist, und daß die Aussperrungsschaltung im eingestellten Zustand verhindert, daß die Inhalte der Elemente innerhalb dieser Gruppe herausgelesen werden.

   7- Unterbrechereinrichtung nach Anspruch 6 in Abhängigkeit von Anspruch 3» dadurch gekennzeichnet, daß jede Aussperrungsschaltung (24) im eingestellten Zustand außerdem verhindert, daß jegliche Anforderungen, die innerhalb der genannten Gruppe gespeichert sind, als Sofort-Anforderungen erkannt werden.

   309847/ 1034