DE2261541B2 - Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen - Google Patents

Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen

Info

Publication number
DE2261541B2
DE2261541B2 DE2261541A DE2261541A DE2261541B2 DE 2261541 B2 DE2261541 B2 DE 2261541B2 DE 2261541 A DE2261541 A DE 2261541A DE 2261541 A DE2261541 A DE 2261541A DE 2261541 B2 DE2261541 B2 DE 2261541B2
Authority
DE
Germany
Prior art keywords
zone
transistor
doping
base
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2261541A
Other languages
English (en)
Other versions
DE2261541A1 (de
Inventor
Marzio Dr. Mailand Fusaroli
Alessandro Dr. Savona Pecorella
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS ATES Componenti Elettronici SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS ATES Componenti Elettronici SpA filed Critical SGS ATES Componenti Elettronici SpA
Publication of DE2261541A1 publication Critical patent/DE2261541A1/de
Publication of DE2261541B2 publication Critical patent/DE2261541B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Description

Die Erfindung bezieht sich auf ein Verfahren der im Oberbegriff des Patentanspruchs 1 genannten Art.
Es ist bereits ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung enthaltend einen vertikalen NPN-Leistungstransistor und einen lateralen PNP-Transistor bekannt (US-PS 35 76 475), dessen Verfahrensschritte den im Oberbegriff des Patentanspruchs 1 aufgeführten Verfahrensschritten entsprechen mit der Ausnahme, daß die Isolierdiffusion bereits im Schritt 3 bis zum Siliziumsubstrat vorgetrieben wird und der Schritt 4 entfällt, d. h. in der fertigen Halbleiterschaltung erstreckt sich kein stark N-dotierter Bereich von der Kollektor-Kontaktzone des NPN-Transistors bis zu der begrabenen Schicht.
Ferner beinhaltet das bekannte Verfahren nicht die gleichzeitige Bildung einer Widerstandszone.
Es ist ferner bekannt (US-PS 35 09 446), in einer einen vertikalen NPN-Transistor und einen lateralen PNP-Transistor aufweisenden integrierten Halbleiterschaltung gleichzeitig mit den Transistoren auch einen Widerstand auszubilden.
Bei einem weiteren bekannten Verfahren zur Herstellung einer einen vertikalen NPN-Transistor und einen lateralen PNP-Transistor aufweisenden integrierten Schaltung (IBM Technical Diclosure Bulletin, Band 13, Nr. 4, 1970, Seiten 939 bis 940) wird für den lateralen PNP-Transistor eine hohe Stromverstärkung angestrebt Zu diesem Zweck wird gleichzeitig mit der bis zum Siliziumsubstrat vorgetriebenen P+-Isolierdiffusion für Kollektor- und Emitterbereiche des lateralen PNP-Tranoistors dieselbe Diffusion durchgeführt, so daß diese Bereiche bis zu dem begrabenen N+-Subkollektor vordringen. Anschließend erfolgt eine P-Diffusion für die Basiszone des vertikalen NPN-Transistors und für die Emitter- und Kollektorzone des lateralen PNP-Transistors. Das bei diesem Verfahren zwangsläufige Vordringen der P+-dotierten Kollektor- und Emitterbereiche des lateralen PNP-Transistors bis zu dem N+-Subkollektor hat zur Folge, daß zwar die erwünschte hohe Stromverstärkung erzielt wird, daß aber die maximale Sperrspannung zwischen Basis und Kollektor des lateralen PNP-Transistors relativ gering ist und daher keine hohen Versorgungsspannungen verwendet werden können.
Bei einem bekannten Verfahren zur Herstellung eines vertikalen NPN-Transistors (FR-PS 13 88 169) wird zwecks Verringerung des Basiswiderstandes zusätzlich zu der schwachen P-Diffusion der Basis eine starke P-Diffusion in einen Teilbereich der Basis vorgenommen, wobei dieser Teilbereich unterhalb des Basiskontakts liegt. Dabei wird gemäß einer Variante dieses bekannten Verfahrens zunächst die starke P-Diffusion in den Teilbereich der Basis bis zur gewünschten Tiefe vorgetrieben, und dann wird nach erneuter Maskierung die gesamte Basiszone einer schwachen P-Diffusion unterworfen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der im Oberbegriff des Patentanspruchs 1 genannten Art so auszubilden, daß der laterale PNP-Transistor eine erhöhte Stromverstärkung und eine erhöhte Stromaufnahmefähigkeit aufweist, der NPN-Transistor einen verringerten Basiswiderstand und eine verbesserte Aktivierung des ganzen Emitters aufweist und der Widerstand einen niedrigen spezifischen Widerstandswert und damit eine verbesserte Einstellbarkeit aufweist.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Maßnahmen gelöst.
Bei dem erfindungsgemäßen Verfahren werden mit
relativ geringem zusätzlichen Verfahrensaufwand, der im wesentlichen aus einem zusätzlichen Maskierungsschritt und einem zusätzlichen P+'Deponierungsschritt besteht, Vorteile hinsichtlich aller drei Schaltungselemente der integrierten Schaltung erreicht; in der erfindungsgemäB hergestellten integrierten Schaltung weist der laterale PNP-Transistot eine wesentlich erhöhte Stromverstärkung und Stromaufnahmefähigkeit auf, bei dem vertikalen NPN-Transistor ermöglicht der stark dotierte Teilbereich der Basiszone eine Aktivierung eines Emitters vergrößterter Länge, und der erniecrigte spezifische Widerstand in der Widerstandszone ermöglicht es, eine höhere relative Genauigkeit des Widerstandswerts derselben zu erzielen.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nun folgenden Beschreibung eines Ausführungsbeispieles anhand der Figuren. In diesen zeigen
Fig. 1 bis 18 der zeitlichen Reihenfolge nach den Ablauf des erfindungsgemäß durchgeführten planarepitaxialen Herstellungsverfahrens,
Fig. 19 Diagramme eines in erfindungsgemäßer Weise hergestellten lateralen PNP-Transistors und eines in bekannter Weise hergestellten Transistors sonst gleicher Art und
F i g. 20 die Geometrie eines in erfindungsgemäßer Weise hergestellten NPN-Leistungstransistors.
In allen Figuren bezeichnen C, B, A die für die Bildung des PNP-Transistors bzw. des NPN-Transistors bzw. des Widerstandes mit geringem Widerstandswert vorgesehenen Zonen der integrierten Schaltung.
Gemäß Fig. 1 ist auf einem monokristaliinen P-dotierten Siliziumsubstrat 1 eine Siliziumoxidmaskierung 2 gebildet worden, in der Ausnehmungen 3 vorgesehen sind, die die Ausdehnung der versenkten + -Schicht für jede Schaltungskomponente abgrenzen.
Gemäß Fig.2 werden durch die Ausnehmungen 3 hindurch die zu versenkenden Schichten 4 mit N+ -Dotierung eindiffundiert; nach Beendigung der Diffusion wird auf dem Siliziumplättchen eine Siliziumoxidschicht 5 gebildet.
Gemäß Fig.3 wird durch epitaktisches Wachstum eine Siliziumschicht 6 mit N-Dotierung abgeschieden, wodurch die Schichten 4 mit N+-Dotierung begraben werden; darauf wird eine Siliziumoxidschicht 7 gebildet.
Gemäß Fig.4 erfolgt eine Maskierung, die die Bereiche 8 für die Isolierzonen der Schaltungskomponenten freiläßt, und es erfolgt ferner eine chemische Ätzung des Siliziumoxids in diesen Bereichen.
Gemäß F i g. 5 wird in den Bereichen 8 eine P-Dotierung deponiert.
Gemäß Fig.6 erfolgt eine teilweise Diffusion der deponierten P-Dotierung in die Isolierzonen 9 hinein, und es wird eine Siliziumoxidschicht 7' gebildet.
Gemäß Fig.7 erfolgt eine Maskierung, die die Kollektor-Kontaktzone 10 des NPN-Transistors freiläßt, und es erfolgt ferner eine chemische Ätzung des Siliziumoxids in dem freigelassenen Bereich.
Gemäß Fig.8 wird eine N+-Dotierung in der Zone 10 deponiert.
Gemäß Fig.9 wird die Diffusion der P-Dotierung in den Isolierzonen 9 vervollständigt, so daß die Zonen 1 und 9 eine einheitliche P-dotierte monokristalline Siliziumzone 17 bilden, und gleichzeitig erfolgt die Diffusion der bei dem Schritt 8 deponierten N-Dotierung unter Bildung einer hoch dotierten N+-Zone 11, die die versenkte Schicht 4 erreicht. Ferner wird eine Siliziumoxidschicht 72 gebildet.
Gemäß Fig. 10 werden in der Siliziumoxidschicht V durch Maskierung und Ätzung die Ausnehmung 12 für eine Widerstandszone mit niedrigem Widerstandswert (< 500 Ω), die Ausnehmung 13 für eine effektive Verlängerung des Basiskontaktes bewirkenden Basisteilbereiche des NPN-Leistungstransistors und die Ausnehmungen 14 und 15 für die Kollektor- bzw. Emitterzonen des lateralen PNP-Transistors gebildet.
Gemäß F i g. 11 wird eine P+-Dotierung durch die mit dem Schritt 10 gebildeten Ausnehmungen hindurch deponiert.
Gemäß Fig. 12 erfolgt eine Maskierung durch Ätzung, um die Ausnehmung 23 für die Basiszone des NPN-Leistungstransistors zu bilden.
Gemäß Fig. 13 erfolgt die Deponierung einer P-Dotierung in den Ausnehmungen 23, 14, 15, 12 (Fig. 12) der Basiszone des NPN-Leistungstransistors, der Kollektor- und Emitterzone des PNP-Transistors bzw. der Widerstandszone; hierauf erfolgt die Bildung einer Siliziumoxidschicht 73.
Gemäß Fig. 14 erfolgt die gleichzeitige Weiterdiffusion der P- und P+-Dotierung, die mit den Schritten 13 bzw. 12 deponiert worden sind, wodurch sich die Kollektorzone 20 und die Emitterzone 21 des PNP-Transistors und die Basiszone 19 des NPN-Leistungstransistors und die Zone 18 des Widerstandes bilden.
Gemäß Fig. 15 erfolgt durch Maskierung und Ätzung die Bildung der Ausnehmungen 25, 26, 27 der
in Emitterzone des NPN-Leistungstransistors bzw. seines Kollektorkontaktes bzw. des Basiskontaktes des lateralen PN P-Transistors in der Siliziumoxidschicht 73.
Gemäß Fig. 16 wird eine N+ -Dotierung durch die in dem Schritt 15 gebildeten Ausnehmungen eindiffundiert, und es erfolgt die Bildung einer Siliziumoxidschicht 7".
Gemäß F i g. 17 erfolgt durch Maskierung und Ätzung die Bildung von Ausnehmungen 30 bis 37 für die Kontakte der verschiedenen Schaltungskomponenten.
•to Gemäß F i g. 18 werden die Metallkontakte c, d, e, f,g, h, i, /aufgebracht.
Der erfindungsgemäße Herstellungsprozeß unterscheidet sich vom Stand der Technik durch die zusätzliche Einführung der Schritte 10 und 11;
■15 außerdem unterscheidet er sich dadurch, daß die Diffusionen der P und P+-Dotierungen, die in den Schritten 11 und 13 deponiert werden und zu unterschiedlichen Schichtwiderständen und Diffusionstiefen in der Basis des NPN-Transistors führen,
jo gleichzeitig erfolgen.
In den P+-Diffusionszonen beträgt der Schichtwiderstand 5 bis 30 Ω/Π.
Der Emitter des lateralen PNP-Transistors ist hochdotiert; folglich wird eine erhöhte Stromverstärkung des Transistors erreicht, da diese vom Dotierungsverhältnis Emitter-Basis abhängt.
Da die Emitter- und Kollektordiffussion des lateralen PNP-Transistors gleichzeitig und in gleicher Weise gebildet sind, ist auch der Kollektor des lateralen
w) PNP-Transistors höher dotiert, und dies trägt ebenfalls zur Hochhaltung der Stromverstärkung bei.
Die Fig. 19 zeigt, daß die Stromverstärkung (Kurve a) des lateralen PNP-Transistors, den man durch das erfirdungsgemäße Verfahren erhalten hat, höher ist als
in die Stromverstärkung eines Transistors der gleichen Art, den man in gleicher Größe gemäß dem bisher bekannten Verfahren erhalten hat (Kurve b). Umgekehrt ist bei gleicher Stromabgabe und -verstärkune der
laterale PNP-Transistor, den man durch das erfindungsgemäße Verfahren erhalten hat, kleiner. Bei einer Stromabgabe von ungefähr 50 mA und einer Stromverstärkung von ungefähr 20 ist das Verhältnis des besetzten Raumes 1:5.
Die P+-Diffusion bei den Widerständen von niedrigem Wert verleiht der dotierten Zone einen geringen Schichtwiderstand (5—30Ω/ϋ), was eine größere Genauigkeit bei der Definition der Diffusionsgebiete dieser Widerstände mit sich bringt, als dies bei höheren Schichtwiderständen von 100-200 Ω/D der Fall ist, die man mit einer P-Diffusion erzielt.
Durch den P+-Diffusionsvorgang ist es möglich, einen NPN-Leistungstransistor zu realisieren, dessen Aufbau in F i g. 20 gezeigt ist. In dieser Figur ist die Fläche D die des Kollektors, die Fläche E ist die des Kollektor-Metallkontaktes, innerhalb welcher sich die Fläche Ffür die Zone, in der die N + -Diffusion des Kollektors stattgefunden hat, befindet. Die Flächen G sind die des Emitters; in ihrem Innern befinden sich die Flächen H de Metallkontaktes.
Die Fläche L ist die der Basis; die Flächen Msind ihn Metallkontaktflächen. Die Flächen A/(in Fig. 11 mit 1; bezeichnet), entsprechen den mit P+-Verunreinigunger dotierten Basiszonen und bilden die mit dem erfindungs gemäßen Verfahren eingeführte strukturelle Variante Die Basisbrücke ist durch die Flächen 0 dargestellt.
Die den Flächen N entsprechenden Zonen, in dener eine Diffusion mit niedrigem spezifischem Widerstanc stattgefunden hat, gestatten es, den Basiskontak entlang des fingerförmigen Emitters auszudehnen. Die; ermöglicht die Aktivierung des ganzen Emitters G unc daher letztlich die Erhöhung der Strombelastbarkeit de; Transistors. Dies kann man mit dem bisher bekannter Aufbau nicht erreichen, bei dem die Basisregion einer hohen spezifischen Widerstand hat, weshalb die Fingei des Emitters bedeutend kürzer (Verhältnis 1 :5) seir müssen, um gänzlich aktiviert zu sein.
Hierzu 8 Blatt Zeichnungen

Claims (7)

Patentansprüche: 1 Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen in Planartechnik mit mindestens einem vertikalen NPN-Leistungstransistor, mindestens einem lateralen PNP-Transistor und mindestens einem Widerstand, bei dem nacheinander
1. in einem P-dotierten monokristallinen Siliziumsubstrat stark N-dotierte, voneinander getrennte Schichten gebildet werden,
2. darauf eine N-dotierte Siliziumschicht epitaktisch abgeschieden wird, so daß die stark N-dotierten Schichten begraben werden,
3. in der epitaktischen Schicht zur Isolierung der einzelnen Schaltungskomponenten dienende Zonen durch teilweise Eindiffusion von P-Verunreinigungen erzeugt werden,
4. eine N+ Dotierung zur Ausbildung einer die begrabene Schicht des NPN-Transistors berührenden Zone eindiffundiert wird, wobei gleichzeitig die P-dotierten Isolierzonen bis zum Substrat vordringen,
5. eine P-Dotierung für die Ausbildung der Widerstanszone, der Basiszone des NPN-Transistors und der Emitter- und Kollektorzone des PNP-Transistors eindiffundiert wird,
6. eine N+- Dotierung zur Ausbildung der Emitterzone und einer Kollektor-Kontaktzone für die in Schritt 4 erzeugte Zone des NPN-Transistors sowie einer Basis-Kontaktzone des PNP-Transistors eindiffundiert wird und
7. Kontakte zu den genannten Zonen durch Metallisierung und Einlegieren gebildet werden,
dadurchgekennzeichnet, daß der 5. Verfahrensschritt derart durchgeführt wird, daß zunächst eine P+-Dotierung in den Öffnungen (12 bis 15) einer auf der epitaktischen Schicht (6) aufgebrachten Siliziumoxidmaske (72) deponiert wird, die die Widerstandszone (18), einen Teilbereich der Basiszone (19) des NPN-Transistors und die Kollektor-(20) und Emitterzone (21) des PNP-Transistors bestimmen, daß anschließend eine P-Dotierung in den Öffnungen (12, 14,15,23) einer weiteren Siliziumdioxidmaske deponiert wird, die mit den Öffnungen (12 bis 15) der erstgenannten Maske (72) übereinstimmen, jedoch den gesamten Bereich der Basiszone (19) des NPN-Transistors bestimmen, und daß die deponierten P+- und P-Dotierungen gleichzeitig bis zu einer für die Widerstandszone (18), die Basiszone (19) des NPN-Transistors und die KoIIektor-(20) und Emitterzone (21) des PNP-Transistors vorgesehenen Tiefe weiterdiffundiert werden.
2. Verfahren nach Anspruch 1, wobei die Emitterzone des vertikalen NPN-Transistors durch mehrere fingerförmig angeordnete Bereiche gebildet wird, dadurch gekennzeichnet, daß die P+-Dotierung in fingerförmige Bereiche (N) der Basiszone des NPN-Transistors eingebracht wird, die sich jeweils zwischen mehreren benachbarten Emitterbereichen (G) dieses Transistors erstrecken und durch eine gemeinsame Basis-Metallelektrode (M) kontaktiert sind.
DE2261541A 1971-12-15 1972-12-15 Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen Withdrawn DE2261541B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT32459/71A IT946150B (it) 1971-12-15 1971-12-15 Perfezionamento al processo plana re epistssiale per la produzione di circuiti integrati lineari di potenza

Publications (2)

Publication Number Publication Date
DE2261541A1 DE2261541A1 (de) 1973-07-05
DE2261541B2 true DE2261541B2 (de) 1978-09-14

Family

ID=11235403

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2261541A Withdrawn DE2261541B2 (de) 1971-12-15 1972-12-15 Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen

Country Status (7)

Country Link
US (1) US3885999A (de)
JP (1) JPS5319395B2 (de)
DE (1) DE2261541B2 (de)
ES (1) ES404807A1 (de)
FR (1) FR2163419B1 (de)
GB (1) GB1403012A (de)
IT (1) IT946150B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4127864A (en) * 1975-06-30 1978-11-28 U.S. Philips Corporation Semiconductor device
US4057894A (en) * 1976-02-09 1977-11-15 Rca Corporation Controllably valued resistor
US4958210A (en) * 1976-07-06 1990-09-18 General Electric Company High voltage integrated circuits
US4092662A (en) * 1976-09-29 1978-05-30 Honeywell Inc. Sensistor apparatus
US4233618A (en) * 1978-07-31 1980-11-11 Sprague Electric Company Integrated circuit with power transistor
JPS55112864U (de) * 1979-02-02 1980-08-08
US4416055A (en) * 1981-12-04 1983-11-22 Gte Laboratories Incorporated Method of fabricating a monolithic integrated circuit structure
US6372596B1 (en) * 1985-01-30 2002-04-16 Texas Instruments Incorporated Method of making horizontal bipolar transistor with insulated base structure
US4719185A (en) * 1986-04-28 1988-01-12 International Business Machines Corporation Method of making shallow junction complementary vertical bipolar transistor pair
JP2515745B2 (ja) * 1986-07-14 1996-07-10 株式会社日立製作所 半導体装置の製造方法
CN105513953B (zh) * 2015-12-25 2018-06-19 上海华虹宏力半导体制造有限公司 改善高压器件性能随衬底电阻率变化的工艺控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1074287A (en) * 1963-12-13 1967-07-05 Mullard Ltd Improvements in and relating to semiconductor devices
US3305913A (en) * 1964-09-11 1967-02-28 Northern Electric Co Method for making a semiconductor device by diffusing impurities through spaced-apart holes in a non-conducting coating to form an overlapped diffused region by means oftransverse diffusion underneath the coating
US3309537A (en) * 1964-11-27 1967-03-14 Honeywell Inc Multiple stage semiconductor circuits and integrated circuit stages
US3380153A (en) * 1965-09-30 1968-04-30 Westinghouse Electric Corp Method of forming a semiconductor integrated circuit that includes a fast switching transistor
JPS556287B1 (de) * 1966-04-27 1980-02-15
US3458781A (en) * 1966-07-18 1969-07-29 Unitrode Corp High-voltage planar semiconductor devices
US3432920A (en) * 1966-12-01 1969-03-18 Rca Corp Semiconductor devices and methods of making them
US3474309A (en) * 1967-06-30 1969-10-21 Texas Instruments Inc Monolithic circuit with high q capacitor
US3473090A (en) * 1967-06-30 1969-10-14 Texas Instruments Inc Integrated circuit having matched complementary transistors
US3551221A (en) * 1967-11-29 1970-12-29 Nippon Electric Co Method of manufacturing a semiconductor integrated circuit
DE1764556C3 (de) * 1968-06-26 1979-01-04 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zur Herstellung eines Sperrschichtkondensatorelements und danach hergestellte Sperrschichtkondensatorelemente
NL162511C (nl) * 1969-01-11 1980-05-16 Philips Nv Geintegreerde halfgeleiderschakeling met een laterale transistor en werkwijze voor het vervaardigen van de geintegreerde halfgeleiderschakeling.
US3736478A (en) * 1971-09-01 1973-05-29 Rca Corp Radio frequency transistor employing high and low-conductivity base grids

Also Published As

Publication number Publication date
DE2261541A1 (de) 1973-07-05
IT946150B (it) 1973-05-21
US3885999A (en) 1975-05-27
JPS4866978A (de) 1973-09-13
ES404807A1 (es) 1975-06-16
JPS5319395B2 (de) 1978-06-20
GB1403012A (en) 1975-08-13
FR2163419A1 (de) 1973-07-27
FR2163419B1 (de) 1977-04-01

Similar Documents

Publication Publication Date Title
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE1544228B2 (de) Verfahren zum dotieren von halbleitermaterial
DE3022122C2 (de)
DE2364752A1 (de) Halbleitervorrichtung
DE1813130C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
EP0008043B1 (de) Integrierter bipolarer Halbleiterschaltkreis
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2019450C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE3235467A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2133977C3 (de) Halbleiterbauelement
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3026779C2 (de)
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung
DE2513458A1 (de) Halbleiterbauelement
DE2005940C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
BHN Withdrawal