DE2202231A1 - Verarbeitungssystem mit verdreifachten systemeinheiten - Google Patents

Verarbeitungssystem mit verdreifachten systemeinheiten

Info

Publication number
DE2202231A1
DE2202231A1 DE19722202231 DE2202231A DE2202231A1 DE 2202231 A1 DE2202231 A1 DE 2202231A1 DE 19722202231 DE19722202231 DE 19722202231 DE 2202231 A DE2202231 A DE 2202231A DE 2202231 A1 DE2202231 A1 DE 2202231A1
Authority
DE
Germany
Prior art keywords
units
unit
tripled
processing
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19722202231
Other languages
English (en)
Inventor
Guenter Dipl-Phys Grossmann
Hans-Ulrich Dipl-Ing Moeder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19722202231 priority Critical patent/DE2202231A1/de
Priority to GB5024972A priority patent/GB1400631A/en
Priority to CH1601472A priority patent/CH562478A5/xx
Priority to ZA728224A priority patent/ZA728224B/xx
Priority to CA157,241A priority patent/CA985419A/en
Priority to AU49276/72A priority patent/AU467223B2/en
Priority to NL7217295A priority patent/NL7217295A/xx
Priority to FR7246699A priority patent/FR2163284A5/fr
Priority to BE793533A priority patent/BE793533A/xx
Priority to US00321271A priority patent/US3848116A/en
Priority to LU66838A priority patent/LU66838A1/xx
Priority to IT1928673A priority patent/IT978217B/it
Publication of DE2202231A1 publication Critical patent/DE2202231A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558—Redundancy, stand-by
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/181—Eliminating the failing redundant component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
    • H04L43/0817—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking functioning

Description

HlEMENS AKTIENGESELLSCHAFT München, den 1 '* JAN 197
Berlin und I.Iünohen V/i ttelnbacherpla-". 2
•r?A 72/20Oi
Verarbe i .tungHsyntem mit verdrei facht/? π Systerr.«=; nheiten
Die Erfindung betrifft eine Schaltungsanordnung zur Erkennung und Isolierung fehlerhafter Systemeinheiten eines programmgesteuerten Verarbeitungssystems, das aus Verarbeitungseinheiten und einer zentralen Speichereinheit besteht und bei dem die einzelnen Systemeinheiten zur Erhöhung der Betriebssicherheit mehrfach vorhanden sind.
In einem programmgesteuerten Verarbeitungssystem, das mit besonderem Vorteil als programmgesteuertes Vermittlungssystem eingesetzt wird, sind eine Reihe von Systemeinheiten als Verarbeitungseinheiten vorhanden, in denen programmgesteuert Verarbeitungsabläufe durchführbar sind. Die dazu notwendigen Programme und Daten sind in einer zentralen Speichereinheit enthalten, die ihrerseits gleichfalls als Systemeinheil; betrachtet werden kann. Die Verarbeitungseinheiten treten untereinander stets über die zentrale Speichereinheit in Verkehr. Das geschieht in der Weise, daß eine Verarbeitungseinheit, in der ein Ablauf durchzuführen ist, entsprechend den von ihr durchzuführenden Aufgaben von der Speichereinheit Speicherzyklen anfordert. Ein Informationsaustausch mit der zentralen Speichereinheit findet dann stets mit einem zugeteilten Zyklus statt. Sowohl die Anforderung als auch die Zuteilung von Speicherzyklen geschieht über eine zentrale Steuerung im Speicher, von der die Zyklusanforderungen, beispielsweise entsprechend den Prioritäten der durchzuführenden Aufgaben, den anfordernden Verarbeitungseinheiten zugeteilt werden. Einzelheiten, die die Zykluszuteilung und die Steuerung im Speicher beschreiben, finden sich beispielsweise in der DOS 1 944 483.
VPA 9/411/1298 Ws/Ram - 2 -
309830/1017
Zur Erhöhung der Sicherheit und der Zuverlässigkeit einos solchen VerarbeitungsBystems ist es bekannt, die einzelnen Systemeinheiten jeweils zweifach vorzusehen. Dieser Aufbau, der als modularer Aufbau bekannt ist, bietet aufgrund der Austauschbarkeit einzelner Systemeinheiten die Möglichkeit, bei fehlerhaftem Arbeiten einer Systemeinheit, deren Aufgaben durch die jeweils andere ausführen zu lassen. Die Verdopplung von Systemeinheiten erstreckt sich dabei so.wohl auf die als Verarbeitungseinheiten als auch auf die als Speichereinheiten vorhandenen Systemeinheiten. Dabei sind die Verarbeitungseinheiten über jeweils zwei Normänschlüsse an jede der beiden Speichereinheiten angeschlossen. Es besteht auch die Möglichkeit, fehlerhafte Systemeinheiten in einen Prüfzustand zu setzen, und vom intakten Restsystem diagnostizieren zu lassen.
Um die Betriebssicherheit eines solchen Verarbeitungssystems weiter zu erhöhen, ist bereits vorgeschlagen worden (Vgl. Patentanmeldung amtl. Aktz. P 2 153 830.7) statt einer Verdopplung eine Verdreifachung der einzelnen Systemeinheiten vorzusehen. Dieser Vorschlag geht jedoch, wie in dem genannten verdoppelten System davon aus, jeweils den Zweifach-Normanschluß an den Systemeinheiten beizubehalten und die Verarbeitungseinheiten zyklisch an die drei Speichereinheiten anzuschalten. Dabei sind den Zweifach-Normanschlüssen Vergleicher zugeordnet, die bei Empfang ungleicher Daten an den Zweifach-Normanschlüssen die Abgabe einer Fehlermeldung an die zwei mit dem entsprechenden Zweifach-Normanschluß verbundenen Systemeinheiten bewirkt. Aufgrund der Auswertung solcher Fehlermeldungen ist zwar gegenüber dem verdoppelten System nicht nur eine Erkennung sondern auch eine Lokalisierung einer fehlerhaften Systemeinheit möglich. Jedoch hat ein so konzipierter verdreifachter Systemaufbau die Nachteile, daß der parallele Datenfluß durch die Zweifach-Normanschlüsse jeweils bis zum Vorliegen des Vergleichsergebnisses der Vergleicher verzögert werden
VPA 9/411/1298 - 3 -
309830/1017
muß oder anderenfalls die Gefahr besteht, daß die Systemeinheiten fehlerhafte Daten übernehmen. Darüber hinaus ist auch hierbei nachteilig, daß die einzelnen Verarbeitungseinheiten jeweils nur zu zwei der drei Speichereinheiten Zugriff haben, wodurch nicht die volle mögliche Redundanz eines Dreifachsystems erreicht wird.
Der Erfindung lie^t die Aufgabe zugrunde, ein Verarbeitungssystem mit verdreifachten Systemeinheiten anzugeben, bei dem die geschilderten Nachteile einer schon vorgeschlagenen Ausführung nicht auftreten. Insbesondere soll dafür gesorgt sein, daß im Falle einer Störung in einer Systemeinheit das intakte Restsystem unterbrechungsfrei weiterarbeiten kann ohne daß eine störungsfreie Systemeinheit falsche Daten übernimmt.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß in einem Verarbeitungssystem, das aus verdreifachten und/oder verdoppelten Systemeinheiten besteht und bei dem die Verarbeitungseinheiten über Dreifach-Normanschlüsse jeweils an die Speichereinheiten angeschlossen sind, jedem Dreifach-Normanschluß einer Systemeinheit für den ankommenden Datenverkehr eine Kombination eines Vergleichers mit einer Mehrheitslogiksehaltung in der Art nachgeschaltet ist, daß der Vergleicher jeweils mit zwei und die Mehrheitslogikschaltung jeweils mit allen drei Normanschlüssen eines Dreifach-Normanschlusses eine Verbindung besitzt, so daß der Vergleicher jeweils die an zwei und die Mehrheitslogik jeweils die an drei Normanschlüssen empfangenen Daten bewertet.
Ein vorteilhaftes Ausführungsbeispiel der Erfindung besteht darin, daß die drei Vergleicher einer verdreifachten Systemeinheit, deren drei Einheiten jeweils mit jeder Einheit einer anderen verdreifachten Systemeinheit verbunden sind, jeweils mit zwei Normanschlüssen kontaktiert sind, über die jeweils zwei verschiedene Einheiten der anderen verdreifachten Systemeinheit angeschlossen sind. Darüber hinaus sind bei'einer Ver-
VPA 9/411/1298 - 4 -
309830/1017
bindung einer verdoppelten mit einer verdreifachten Systemeinheit bei den Einheiten der verdreifachten Systemeinheit jeweils die beiden Normanschlüsse mit Verbindungen zu den zwei Einheiten der verdoppelten Systemeinheit belegt, die jewäls mit einem Vergleicher kontaktiert sind, während die beiden Vergleicher in der verdoppelten Systemeinheit mit je zwei Normanschlüssen verbunden sind, über die jeweils zwei unterschiedliche Einheiten der verdreifachten Systemeinheit angeschlossen sind.
In einem weiteren Ausführungsbeispiel der Erfindung ist eine vorteilhafte Mehrheitslogikschaltung angegeben, die darin besteht, daß die Mehrheitslogikschaltung beispielsweise aus drei ersten NAND-Gattern mit je zwei Eingängen und einem weiteren vierten NAND-Gatter mit drei Eingängen besteht, wobei die Eingänge der drei ersten Gatter so miteinander verbunden sind, daß die beiden Eingänge eines Gatters jeweils mit einem Eingang der beiden anderen Gatter verbunden sind und die Ausgänge der drei ersten Gatter mit den drei Eingängen des vierten Gatters kontaktiert sind.
Einzelheiten der Erfindung werden anhand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert.
Fig. 1 zeigt das Blockschaltbild eines Verarbeitungssystems mit verdreifachten Systemeinheiten, wobei in den Systemeinheiten jeweils die erfindungsgemäße Kombination eines Vergleichers mit einer Mehrheitslogikschaltung dargestellt ist.
Fig. 2 zeigt das Blockschaltbild eines Verarbeitungssystems, bei dem an sich für den Dreifachbetriet konzipierte Systemeinheiten zum Teil als verdoppelte Systemeinheiten betrieben werden.
Fig. 3 zeigt ein Schaltbeispiel einer Mehrheitslogikschaltung.
VPA 9/411/1298 - 5 -
3098 30/1017
Die Fig. 1 zeigt im einzelnen eine verdreifachte Speichereinheit SE1, SE2, SE3 und als Beispiel eine verdreifachte Verarbeitungseinheit VE1a, VE1b, VE1c. Innerhalb des Verarbeitungssystems können natürlich mehrere verdreifachte oder, wie später noch anhand von Fig. 2 erläutert wird, verdoppelte Verarbeitungseinheiten vorhanden sein. Da aber zunächst zu ,jeder
einzelnen verdreifachten Verarbeitungseinheit inhaltlich das
gleiche im folgenden Beschriebene gilt, ist in Pig. 1 der besseren Übersichtlichkeit wegen nur eine verdreifachte Verarbeitungseinheit dargestellt.
Die Verarbeitungseinheiten VE1a, VE1b, VE1c und die Speichereinheiten SE1t SE2, SE3 besitzen jeweils Dreifach-Normanschlüsse, über die jede Verarbeitungseinheit mit jeder der drei Speichereinheiten eine Verbindung besitzt. Jede Verarbeitungseinheit verfügt somit über einen Zugriff zu jeder der drei Speichereinheiten, die jeweils die zum Betrieb der Verarbeitungseinheiten erforderlichen Daten und Programme enthalten. Sind
in dem Verarbeitungssystem mehrere Verarbeitungseinheiten vorgesehen, so besitzt die Speichereinheit für jede Verarbeitungseinheit einen Dreifach-Normanschluß.
Da die Hehrfachanordnung, und zwar hier die Verdreifachung,
der Syetemeinheiten zur Erzielung einer ausreichenden Redun- > danz vorgesehen ist, sind jeweils drei identische Systemeinheiten vorhanden, die im Betrieb synchron arbeiten. Tritt in
einer Systemeinheit eine Störung auf, so besteht, wie im folgenden beschrieben, die Möglichkeit, diese defekte Systemeinheit vom intakten Restsystem unverzüglich zu isolieren und zu diagnostizieren, so daß das Gesamtsystem uneingeschränkt funktionsfähig bleibt.
Um allerdings eine gestörte Systemeinheit durch das intakte
Restsystem diagnostizieren zu können, ist es erforderlich
zunächst die Störung überhaupt zu erkennen und die fehler-
VPA 9/411/1298 - 6 -
309830/1017
haft arbeitende Systemeinheit zu lokalisieren. Dazu sind in den einzelnen Systemeinheiten Vergleicher VS1 bis VS3 und V1a bis V1c vorgesehen, die jeweils zwei Normanschlüssen nachgeschaltet sind. Die Vergleicher sind dabei in den drei identischen Speicher- bzw. Verarbeitungseinheiten .jeweils hinsichtlich der räumlichen Reihenfolge zwei verschiedenen Normanschlüssen und demzufolge zwei verschiedenen gegenüberliegenden Systemeinheiten zugeordnet. Die Vergleicher überwachen den an den ihnen zugeordneten Normanschlüssen ankommenden Datenverkehr auf Identität.
Zum besseren Verständnis wird die Punktionsweise der Vergleicher, die in allen Systemeinheiten die gleiche ist, anhand eines Beispiels näher erläutert. In.der ersten Speichereinheit SE1 ist der Vergleicher VS1 mit dem ersten und zweiten Normanschluß verbunden, wobei hinsichtlich der Zählweise, wie im folgenden, immer von links ausgegangen wird. Da über diese beiden Normanschlüsse die erste und zweite Verarbeitungseinheit VE1a und VE1b an die erste Speichereinheit SE1 angeschlossen sind, überwacht der Vergleicher VS1 den Datenverkehr von den zwei Verarbeitungseinheiten VE1a, VE1b zu der Speichereinheit SE1 auf Identität hin. In analoger Weise überwacht der Vergleicher VS2 in der zweiten Speichereinheit SE2 den Datenverkehr von der ersten und dritten Verarbeitungseinheit VE1a und VE1c und der Vergleicher VS3 in der dritten Speichereinheit SE3, den Datenverkehr von der zweiten und dritten Verarbeitungseinheit VE1b, VE1c. Ist nun beispielsweise die Verarbeitungseinheit VE1a gestört und werden gerade Daten von den Verarbeitungseinheiten VE1a, VE1b und VE1c in die Sperhereinheiten eingeschrieben, so stimmen die Daten, die von der ersten Verarbeitungseinheit gesendet werden, aufgrund der Störung nicht mit den von den zwei anderen ungestörten Verarbeitungseinheiten VE1b und VE1c gesendeten Daten überein. Dies hat zur Folge, daß die Vergleicher VS1 und VS2 ansprechen und jeweils in Form einer Fehlermeldung an die Verarbeitungsein-
VPA 9/411/1298 - 7 -
309830/ 1017
heiten VE1a, VE1b und VE-Ic reagieren. Nur in der dritten Speichereinheit 3E3 spricht der Vergleicher VS3 nicht an, da dieser Vergleicher nur die fehlerfreien Daten von der zweiten und dritten Verarbei tungseinheit VE1b, VE1c überwacht. Insgesamt werden demzufolge bei einer fehlerhaft arbeitenden Verarbeitungaeinheit VE1a nur an diese gestörte Einheit zwei Fehlermeldungen gesendet, und zwar von der ersten und zweiten Speichereinheit SE1 , SE2, während die nicht gestörten Verarbeitungseinheiten VE1b, VE1c ,jeweils nur eine Fehlermeldung empfangen. Dieses Merkmal bildet ein Kriterium zur Lokalisierung dor defekten Systemeinheit VE1a. Dazu besitzen alle Systemeinheiten, also auch die Verarbeitungseinheit VE1a nicht dargestellte Einrichtungen, beispielsweise Logikschaltungen, die beim Empfang zweier Fehlermeldungen diese Einheit als gpntört erkennen lassen. In der gleichen Weise werden auch die zwei anderen Verarbeitungseinheiten VE1b und VE1c, falls in ihnen ein Fehler auftritt, als fehlerhaft lokalisiert.
Da die Verarbeitungseinheiten VE1a, VE-Ib, VE1 c zur Überwachung des Datenverkehrs von den Speichereinheiten zu den Verarbeitungseinheiten hin in der gleichen beschriebenen Weise wie die Speichereinheiten mit Vergleichern V-Ia, V1b, V1c ausgerüstet sind, wird eine gestörte Speichereinheit in der gleichen beschriebenen Weise wie eine gestörte Verarbeitungseinheit lokalisiert.
Die Vergleicher allein reichen aber nicht aus, um das Verarbeitungssystem auf Störungen zu überwachen bzw. um den Auswirkungen von Fehlerfällen entgegen zu wirken. Hierbei ist zunächst das Problem der unerwünschten Übernahme falscher Daten durch eine Systemeinheit beachtlich. Wird eine solche Übernahme falscher Daten nicht verhindert, so besteht die Gefahr, daß ungestörte Verarbeitungseinheiten fehlerhaft arbeiten oder daß bei Vorliegen .eines Defektes in einer Verar-
VPA 9/411/ΐ·:)9Η - 8 -
309830/1017
beitungsoinheit in alle drei Speichereinheiten falsche Information eingeschrieben wird und somit das Verarbeitungssystem insgesamt nicht mehr betriebsfähig ist.
Die Verf.] ei chvi b* sitzen an sich keine Einrichtungen, um eine Übernahme Γ-ü r,chor information durch die Systemeinheit zu blocki ■■ ren. V.r, Könnte allerdings die Möglichkeit bestehen, den an der. oy.temeinheiten ankommenden Datenfluß bit- bzw. zeichenweine solange zu stopen, bis jeweils das Ergebnis der Vergle iohsbewertuiifT vorliegt. Abhängig von dieser Vergleichsbewertung würde dann bei Identität der verglichenen Daten,der Informationsweg freigegeben bzw. bei Nichtidentität also bei einer fehlermeldung der Informationsweg blockiert. Hierbei wäre es ,jedoch von Nachteil, daß der Informationsfluß ständig verzögert würde. Darüber hinaus wurden in jeder Systemeinheit nur die an zwei Normanschlüssen empfangenen Daten durch einen Vergleicher überwacht, so daß durch den dritten Normanschluß trotz einer vorher beschriebenen,Sicherung durch den Vergleicher fehlerhafte Daten in die Systemeinheit gelangen könnten.
Um diesen Nachteilen abzuhelfen, ist erfindungsgemäß in den Systemeinheiten den Dreifach-Normanschlüssen zusätzlich zu den Vergleichern jeweils eine Mehrheitslogikschaltung MS1, MS2, MS3 bzw. M1a, M1b, M1c nachgeschaltet. Diese im einzelnen anhand von Pig. 3 beschriebene Mehrheitslogikschaltung ist jeweils mit sämtlichen drei Normanschlüssen eines Dreifach-Normanschlusses in einer Systemeinheit verbunden. Innerhalb der Mehrheitslogikschaltung werden die an den drei Normanschlüssen empfangenen identischen Daten auf einen gemeinsamen Ausgang konzentriert. Dabei ist die Mehrheitslogikschal tung so aufgebaut, daß die an einem Normanschluß empfangenen falschen Daten, die also nicht mit den an den beiden anteen Normanschlüssen empfangenen Daten übereinstimmen, unberücksichtigt bleiben.
VPA 9/411/1?9P _ α _
309830/1017 bad original
Durch eine solche Kombination eines Vergleichers mit einer Mehrheitslogikschaltung ,jeweils in einer Systemeinheit ist in einem System mit verdreifachten Systemeinheiten die Möglichkeit gegeben, sowohl mittels der Vergleicher fehlerhafte Systemeinheiten zu erkennen und zu lokalisieren als auch mittels der Mehrheitslogikschaltungen fehlerhafte Daten nicht in eine Systemeinheit gelangen zu lassen. Demzufolge ist eine Sicherung tier Systemeinheiten im ungestörten Betrieb des Verarbeitungssystems gegen die Übernahme falscher Daten ohne Verzögerung der Dateneingabe in die Systemeinheiten gegeben. Tritt nun in einer Systeraeinheit ein Fehler auf, so wird die fehlerhafte Einheit von dem restlichen Verarbeitungssystem automatisch dadurch isoliert, daß die von ihr gesendeten falschen Daten von den drei diese falschen Daten empfangender. Systemeinheiten unberücksichtigt bleiben. Das intakte Restsystem arbeitet in diesem Falle ohne Unterbrechung und ohne Beeinträchtigung der Betriebsfähigkeit weiter. Darüber hinaus besteht die Möglichkeit, zur Ermittlung der Fehlerquelle eine gestörte Systemeinheit in einen Prüfzustand zu setzen und durch andere fehlerfreie Systemeinheiten zu diagnostizieren.
Für den Fall, daß bei einem Defekt in einer Systemeinheit in einer weiteren entweder identischen oder anderen Systemeinheit ein Fehler auftritt sind noch Merkmale zu beachten, die im einzelnen innerhalb der Beschreibung zu Fig. 2 näher erläutert werden.
In Fig. 2 ist ein Verarbeitungssystem in Form eines Blockschaltbildes dargestellt, bei dem die Systemeinheiten sowohl dreifach als auch doppelt vorhanden sind. Da die Ausfallwahrscheinlichkeit und die Redundanzforderung hinsichtlich der einzelnen Systemeinheiten unterschiedlich sein kann, ist es untersolchen Umständen sinnvoll, wichtige Systemeinheiten zu verdreifachen und andere weniger wichtige zu verdoppeln. Dabei soll eine Möglichkeit bestehen, zunächst verdoppelte Sy-
VPA 9/411/1298 - 10 -
309830/1017
stemeinheiten später zu verdreifachen.
Dn die einzelnen Verarbeitungseinheiten nur über die zentrale Speichereinheit in Verbindung treten, demzufolge das Verarbeitungssystem bei Ausfall der Speichereinheit insgesamt nicht mehr funktionsfähig ist, ist es vorteilhaft, zunächst die Speichereinheit zu verdreifachen und solche für die Be tr iebsfhh igkeit des Gesamtsystems weniger wichtigen Verarbeitungseinheiten zu verdoppeln. Um nun die Kombination verdreifachter mit verdoppelten Systemeinheiten näher zu beschre: ben, wird von einem Beispiel ausgegangen, bei dem lediglich eine verdreifachte und eine verdoppelte Systemeinheit vorhanden ist.
Pig. 2 zeigt ein Verarbeitungssystem mit zwei identischen, parallel betriebenen Verarbeitungseinheiten VE2a, VE2b, die an drei identischen parallel betriebenen Speichereinheiten SE1, SE2, SE3 angeschlossen sind. Die Verarbeitungseinheiten und die Speichereinheiten sind dabei in der gleichen Weise wie in dem vollständig verdreifachten System jeweils mit Dreifach-Normanachlüssen und einer Kombination eines Vergleichera mit einer Mehrheitslogik ausgerüstet. Ebenso sind die Verarbeitungseinheiten jeweils über die Normanschlüsse an jede der drei Speichereinheiten angeschlossen. Ein Normanachluß an jeder Speichereinheit bleibt infolge Fehlens der dritten Verarbeitungseinheit unbelegt. Dabei sind an den Speichereinheiten jeweils die zwei Normanschlüsse mit Verbindungskabel zu den Verarbeitungseinheiten belegt, denen jeweils ein Vergleicher VS1, VS2, VS3 nachgeschaltet ist. Nur ao sind die Vergleicher in den Speichereinheiten in diesem Fall funktionsfähig, d.h. daß diese zwischen den von den beiden Verarbeitungseinheiten VE2a, VE2b gesendeten Daten vergleichen können.
Der jeweils unbenutzte dritte Normanschluß der Speicherein-VPA 9/411/1298 - 11 -
309830/ 1017
heiten ist mit einem logischen Null- oder Eins-Kriterium beaufschlagt, so daß die nachfolgenden Mehrheitslogikschaltungen MS1 , MS2 und MS3 eindeutig nur die von den beiden Verarbeitungseinheiten VE2a, VE2b gesendeten Daten berücksichtigen.
Tritt nun ein Fehler auf, so kann der Fehler in einer der verdreifachten Speichereinheiten oder in einer der verdoppelten Verarbeitungseinheiten vorliegen. In beiden Fällen sind zur Lokalisierung einer fehlerhaften Einheit gegenüber einem vollständig verdreifachten Systemaufbau zusätzliche Einrichtungen und Maßnahmen erforderlich, die zum Teil bei den einzelnen gleichen Systemeinheiten unterschiedlich sind.
Kommt es z.B. zu einer Störung in der ersten Speichereinheit SE1 , so reagiert nur der Vergleicher V2a in der ersten Verarbeitungseinheit VE2a. Die alleinige Reaktion des Verglcichers V2a reicht aber nicht aus, um in der anhand von Fig. 1 beschriebenen Weise die fehlerhafte Einheit SE1 zu lokalisieren. Ebenso reicht dazu das Kriterium Fehlermeldung von der ersten Verarbeitungseinheit VE2a und zugleich keine Fehlermeldung von der zweiten Verarbeitungseinheit jeweils an die erste Speichereinheit SE1 nicht aus, da dies auch für den Fall einer Störung in der zweiten Speichereinheit SE2 zutreffen würde und infolgedessen dann die erste Speichereinheit fälschlich als fehlerhaft gewertet würde. Aus diesen Gründen wird eine Auswertung der Reaktionender Vergleicher V2a und V2b in den Verarbeitungseinheiten VE2a, VE2b, und zwar in Verbindung miteinander, dadurch bewirkt, daß den beiden Vergleichern V2a, V2b eine nicht dargestellte Logikschaltung nachgeschaltet ist, die so aufgebaut ist, daß jeweils eine bestimmte Kombination der Vergleicherreaktionen einem bestimmten Ausgangssignal der Logikschaltung zugeordnet ist. Dieses Ausgangssignal bildet jeweils ein Kriterium zur Identifizierung einer gestörten Speichereinheit. Tritt also ein Fehler in der ersten Speichereinheit SE1 auf, so reagiert nur der Vergleicher V2a während der Vergleicher V2b keine Reaktion zeigt. Das dieser Kombination der Verglei-
VPA 9/411/1298 - 12 -
309830/1017
cherreaktion zugeordnete Ausgangssignal der Logikschaltung identifiziert eindeutig die erste Speichereinheit als fehlerhaft. In gleicher Weise werden gegebenenfalls eine gestörte zweite Speichereinheit SE2 durch die Reaktion beider Vergleicher V2a, V2b und eine gestörte dritte Speichereinheit SE? durch die alleinige Reaktion des Vergleichers V2b als fehlerhaft lokalisiert. Eine Voraussetzung ist dabei immer, daß jeweils nur eine Speichereinheit defekt ist.
Tritt dagegen in einer der verdoppelten Verarbeitungseinheiten VE2a, VE2b ein Fehler auf, so liegt praktisch der gleiche Fall vor, der dann gegeben ist, wenn zwei Einheiten einer verdreifachten Systemeinheit nacheinander ausfallen. In diesem Fall besteht wie bei einem vollständig verdoppelten Hystemaufbau keine Möglichkeit, aufgrund der Vergleicherreaktion in den gegenüberliegenden Systemeinheiten, also hier in den Speichereinheiten, eine fehlerhafte Verarbeitungaoinheit VE2a, VE2b zu lokalisieren. Aus diesem Grund sind einmal zur Identifizierung einer fehlerhaften verdoppelten Systemeinheit, also hier einer Verarbeitungseinheit VE2a, VE2b und zum anderen zur Identifizierung einer fehlerhaften verdreifachten Systemeinheit, bei der schon eine der drei Teileinheiten gestört ist, verdrahtete oder programmierte Prüfabläufe in dem Verarbeitungssystem \ vorgesehen. Ist dagegen umgekehrt gegebenenfalls die Speichereinheit doppelt vorhanden, dann besteht die Möglichkeit eine gestörte Speichereinheit durch eine Paritykontroile anstelle eines verdrahteten oder programmierten Ablaufs zu identifizieren.
Es zeigt sich, daß die den Dreifach-Normanschlüssen jeweils nachgeschalteten Mehrheitslogikschaltungen auch bei einer Kombinierung verdreifachter mit verdoppelten Systemeinheiten eine Übernahme falscher Daten in eine Systemeinheit jeweils verhindern. So übernehmen die Verarbeitungseinheiten VE2a, VE2b im
VPA 9/411/1298 - 13 -
309830/ 1017
Falle einer Störung in einer Speichereinheit aufgrund der Mehrheitslogikschaltungen M2a, M2b nur die von den beiden ungestörten Speichereinheiten gesendeten richtigen Daten. Umgekehrt wird bei einer Störung in einer Verarbeitungseinheit VE2a, VE2b die Einspeicherung von Daten in die Speichereinheiten SE1, SE2, SE3 durch die jeweiligen Mehrheitslogikschaltungen MS1, MS2, MS3 ohne Verzögerung verhindert.
Eine Erweiterung einer verdoppelten zu einer verdreifachten Systemeinheit ist vorteilhaft in einfacher Weise möglich. Zu diesem Zweck wird zur nachträglichen Verdreifachung der verdoppelten Verarbeitungseinheit VE2a, VE2b zunächst eine dritte praktisch identische und in Pig. 2 gestrichelt dargestellte Verarbeitungseinheit VE2c beigestellt. Die dann dreifach vorhandenen Verarbeitungseinheiten VE2a, VE2b, VE2c werden anschließend in der anhand von Fig. 1 angegebenen Weise an die drei Speichereinheiten SE1, SE2, SE3 angeschlossen. Bei einer Erweiterung einer verdoppelten zu einer verdreifachten Systemeinheit ist folglich lediglich ein Umstecken der Verbindungskabel an den Normanschlüssen der Systemeinheiten erforderlich.
In Pig. 3 ist ein vorteilhaftes Schaltbeispiel für eine Mehrheitslofcikschaltung dargestellt, die in den einzelnen Systemeinheiten jeweils dem Dreifach-Normanschluß nachgeschaltet ist.
Die Mehrheitslogikschaltung besitzt zunächst drei Eingänge al, a2, a3, von denen jeweils einer mit einem der drei Normanschlüsse verbunden ist. Den Eingängen al, a2, a3 sind drei NAND-Gatter N1, N2, N3 mit jeweils zwei Eingängen so nachgeschaltet, daß jeweils ein Eingang von zwei der drei Gatter N1, N2, N3 mit jeweils einem Eingang der Mehrheitslogikschaltung verbunden ist. Im einzelnen bilden im Ausführungsbeispiel die beiden ersten Eingänge der Gatter N1 und N2 den Eingang a3,
VPA 9/411/1298 -U-
309830/1017
220223t
die beiden zweiten Eingänge der Gatter N2 und N3 den Eingang a3 und der erste und zweite Eingang der Gatter N3 und N1 den Eingang a2 der Mehrheitslogikschaltung. Anschließend sind die Ausgänge der Gatter N1, N2, N3 jeweils mit einem der drei Eingänge eines weiteren NAND-Gattezs N4 verbunden. Dabei bildet der Ausgang des Gatters N4· zugleich den Ausgang A der Mehrheitslogikschflltun^. Durch die Mehrheitslogikschaltung wird erreicht, dai3 jeweils nur identische äignale an den drei oder mindestens an zwei der drei Eingänge al, a2, a3 den Ausgang A erreichen.
Die Ausführung der Mehrheitslogikschaltung ist nicht auf das angegebene Beispiel beschränkt sondern sowohl hinsichtlich der Logikelemente als auch hinsichtlich der Verdrahtung der Logikelemente, untereinander variabel.
4 Patentansprüche
3 Figuren
VPA 9/411/1298 - 15 -
309830/ 1017

Claims (3)

  1. Patentansprüche
    f\). Schaltungeanordnung zur Erkennung und Isolierung fehlerhafter Systemeinheiten eines programmgesteuerten Verarbeitungssysteins, das aus Verarbeitungseinheiten und einer zentralen Speichereinheit besteht und bei dem die einzelnen Systemeinheiten zur Erhöhung der Betriebssicherheit mehrfach vorhanden sind, dadurch gekennzeichnet, daß in einem Verarbeitungssystem, das aus verdreifachten und/oder verdoppelten Systemeinheiten besteht und bei dem die Verarbeitungseinheiten (VE) über Dreifach-Normanschlüsse jeweils an die Speichereinheiten (SE) angeschlossen sind, jedem Dreifach-Normanschluß einer Systemeinheit für den ankommenden Datenverkehr eine Kombination eines Vergleichers (V1, V2, VS) mit einer Mehrheitslogikschaltung (M1, M2, M3) in der Art nachgeschaltet ist, daß der Vergleicher (V1, V2, VS) jeweils mit zwei und die Mehrheitslogikschaltung (M1, M2, MS) jeweils mit allen drei Normanschlüssen eines Dreifach-Kormanschlusses eine Verbindung besitzt, so daß der Vergleicher jeweils die an Bwei und die Mehrheitslogikschaltung jeweils die an drei Normanschlüssen empfangenen Daten bewertet.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die drei Vergleicher einer verdreifachten Systemeinheit, deren drei Einheiten jeweils mit jeder Einheit einer anderen verdreifachten Systeaeinheit verbunden sind, jeweils an zwei Normanschlüssen angeschaltet sind, .über die jeweils zwei verschiedene Einheiten der anderen verdreifachten Systemeinheiten angeschlossen sind.
  3. 3. Schaltungsanordnung nach Anspruch 1, dadurch g e kennze ichne t, daß bei einer Verbindung einer verdoppelten mit einer verdreifachten Systemeinheit, bei den Einheiten der verdreifachten Systemeinheit jeweils die beiden
    VPA 9/411/1298 - 16 -
    309830/ 1017
    Normanschlüsse mit Verbindungen zu den zwei Einheiten der verdoppelten Systemeinheit belegt sind, die jeweils mit einem Vergleicher verbunden sind und daß die beiden Vergleicher in der verdoppelten Systemeinheit mit .je zwei Normanschlüssen verbunden sind, über die jeweils zwei unterschiedliche Einheiten der verdreifachten Systemeinheit angeschlossen sind.
    Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Mehrhbitslogikschaltung (Ml, M2, MS) beispielsweise aus drei ersten NAND-Gattern (N1, N2, N3) mit je zwei Eingängen und einem vierten NAND-Gatter (N4) mit drei Eingängen besteht, wobei die Eingänge der drei ersten Gatter (N1, N2, N3) so miteinander verbunden sind, daß die beiden Eingänge eines Gatters jeweils mit einem Eingang der beiden anderen Gatter verbunden sind und die Ausgänge der ersten drei Gatter (N1, N2, N3) jeweils mit den drei Eingängen des vierten Gatters (N4) kontftktiert sind.
    309830/ 1017
    Leerseite
DE19722202231 1972-01-18 1972-01-18 Verarbeitungssystem mit verdreifachten systemeinheiten Pending DE2202231A1 (de)

Priority Applications (12)

Application Number Priority Date Filing Date Title
DE19722202231 DE2202231A1 (de) 1972-01-18 1972-01-18 Verarbeitungssystem mit verdreifachten systemeinheiten
GB5024972A GB1400631A (en) 1972-01-18 1972-11-01 Programme controlled data processing systems
CH1601472A CH562478A5 (de) 1972-01-18 1972-11-03
ZA728224A ZA728224B (en) 1972-01-18 1972-11-21 Improvements in or relating to programme controlled data processing systems
CA157,241A CA985419A (en) 1972-01-18 1972-11-23 Programme-controlled data processing systems
AU49276/72A AU467223B2 (en) 1972-01-18 1972-11-24 Improvements in or relating to programme controlled date processing systems
NL7217295A NL7217295A (de) 1972-01-18 1972-12-19
FR7246699A FR2163284A5 (de) 1972-01-18 1972-12-28
BE793533A BE793533A (fr) 1972-01-18 1972-12-29 Systeme de traitement a unites triplees
US00321271A US3848116A (en) 1972-01-18 1973-01-05 Data processing system having triplexed system units
LU66838A LU66838A1 (de) 1972-01-18 1973-01-16
IT1928673A IT978217B (it) 1972-01-18 1973-01-17 Dispositivo per la posizionatura di organi mobili per maccsistema di elaborazione di dati con unita del sistema prevhine a comando numerico iste in triplo

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19722202231 DE2202231A1 (de) 1972-01-18 1972-01-18 Verarbeitungssystem mit verdreifachten systemeinheiten

Publications (1)

Publication Number Publication Date
DE2202231A1 true DE2202231A1 (de) 1973-07-26

Family

ID=5833317

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722202231 Pending DE2202231A1 (de) 1972-01-18 1972-01-18 Verarbeitungssystem mit verdreifachten systemeinheiten

Country Status (11)

Country Link
US (1) US3848116A (de)
AU (1) AU467223B2 (de)
BE (1) BE793533A (de)
CA (1) CA985419A (de)
CH (1) CH562478A5 (de)
DE (1) DE2202231A1 (de)
FR (1) FR2163284A5 (de)
GB (1) GB1400631A (de)
LU (1) LU66838A1 (de)
NL (1) NL7217295A (de)
ZA (1) ZA728224B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700504A (en) * 1995-08-15 1997-12-23 Michael Foods, Inc. Method for maintaining interior quality of irradiated shell eggs

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978327A (en) * 1972-03-13 1976-08-31 Siemens Aktiengesellschaft Program-controlled data processor having two simultaneously operating identical system units
FR2302652A1 (fr) * 1975-02-25 1976-09-24 Thomson Csf Dispositif d
US4456952A (en) * 1977-03-17 1984-06-26 Honeywell Information Systems Inc. Data processing system having redundant control processors for fault detection
FR2427747A1 (fr) * 1978-05-31 1979-12-28 Materiel Telephonique Recepteur de signaux d'horloge et de signaux auxiliaires transmis simultanement
US4270168A (en) * 1978-08-31 1981-05-26 United Technologies Corporation Selective disablement in fail-operational, fail-safe multi-computer control system
US4356546A (en) * 1980-02-05 1982-10-26 The Bendix Corporation Fault-tolerant multi-computer system
US4375683A (en) * 1980-11-12 1983-03-01 August Systems Fault tolerant computational system and voter circuit
AU551032B2 (en) * 1981-03-31 1986-04-17 British Telecommunications Public Limited Company Safety arrangement in computer control system
US4532630A (en) * 1981-05-28 1985-07-30 Marconi Avionics Limited Similar-redundant signal systems
DE3208573C2 (de) * 1982-03-10 1985-06-27 Standard Elektrik Lorenz Ag, 7000 Stuttgart 2 aus 3-Auswahleinrichtung für ein 3-Rechnersystem
US4517639A (en) * 1982-05-13 1985-05-14 The Boeing Company Fault scoring and selection circuit and method for redundant system
US4593396A (en) * 1982-10-08 1986-06-03 August Systems Process for a fault-tolerant data processing system with error detection and resistance to fault propagation
US4589066A (en) * 1984-05-31 1986-05-13 General Electric Company Fault tolerant, frame synchronization for multiple processor systems
US4967347A (en) * 1986-04-03 1990-10-30 Bh-F (Triplex) Inc. Multiple-redundant fault detection system and related method for its use
US4723242A (en) * 1986-06-27 1988-02-02 Sperry Corporation Digital adaptive voting
US4843608A (en) * 1987-04-16 1989-06-27 Tandem Computers Incorporated Cross-coupled checking circuit
CA2003338A1 (en) * 1987-11-09 1990-06-09 Richard W. Cutts, Jr. Synchronization of fault-tolerant computer system having multiple processors
AU616213B2 (en) * 1987-11-09 1991-10-24 Tandem Computers Incorporated Method and apparatus for synchronizing a plurality of processors
EP0357768B1 (de) * 1988-03-14 1994-03-09 Unisys Corporation Satzverriegelungsprozessor für vielfachverarbeitungsdatensystem
GB8815239D0 (en) * 1988-06-27 1988-08-03 Wisdom Systems Ltd Memory error protection system
AU625293B2 (en) * 1988-12-09 1992-07-09 Tandem Computers Incorporated Synchronization of fault-tolerant computer system having multiple processors
US4965717A (en) * 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
US4995040A (en) * 1989-02-03 1991-02-19 Rockwell International Corporation Apparatus for management, comparison, and correction of redundant digital data
JPH0692898B2 (ja) * 1989-05-31 1994-11-16 日本精機株式会社 電子式オドメータ
US5295258A (en) * 1989-12-22 1994-03-15 Tandem Computers Incorporated Fault-tolerant computer system with online recovery and reintegration of redundant components
US5203004A (en) * 1990-01-08 1993-04-13 Tandem Computers Incorporated Multi-board system having electronic keying and preventing power to improperly connected plug-in board with improperly configured diode connections
JPH0760395B2 (ja) * 1992-11-06 1995-06-28 日本電気株式会社 フォールトトレラントコンピュータシステム
US6233702B1 (en) 1992-12-17 2001-05-15 Compaq Computer Corporation Self-checked, lock step processor pairs
US5751932A (en) * 1992-12-17 1998-05-12 Tandem Computers Incorporated Fail-fast, fail-functional, fault-tolerant multiprocessor system
KR100244836B1 (ko) * 1995-11-02 2000-02-15 포만 제프리 엘 컴퓨터시스템 및 다수의 기능카드 중 한개의 기능카드를 격리하는 방법
US6141769A (en) * 1996-05-16 2000-10-31 Resilience Corporation Triple modular redundant computer system and associated method
JPH10240555A (ja) * 1997-02-25 1998-09-11 Nec Corp フォールト・トレラント・データ処理システムとその方 法
DE19831720A1 (de) * 1998-07-15 2000-01-20 Alcatel Sa Verfahren zur Ermittlung einer einheitlichen globalen Sicht vom Systemzustand eines verteilten Rechnernetzwerks
US7251753B2 (en) * 2003-09-17 2007-07-31 International Business Machines Corporation Apparatus, system, and method for identifying a faulty communication module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3302182A (en) * 1963-10-03 1967-01-31 Burroughs Corp Store and forward message switching system utilizing a modular data processor
US3665173A (en) * 1968-09-03 1972-05-23 Ibm Triple modular redundancy/sparing
GB1245072A (en) * 1969-02-17 1971-09-02 Automatic Telephone & Elect Improvements in or relating to checking and fault indicating arrangements
BE757040A (fr) * 1969-10-06 1971-03-16 Western Electric Co Procede pour actionner un systeme de traitement de donnees
GB1253309A (en) * 1969-11-21 1971-11-10 Marconi Co Ltd Improvements in or relating to data processing arrangements
GB1308497A (en) * 1970-09-25 1973-02-21 Marconi Co Ltd Data processing arrangements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700504A (en) * 1995-08-15 1997-12-23 Michael Foods, Inc. Method for maintaining interior quality of irradiated shell eggs

Also Published As

Publication number Publication date
LU66838A1 (de) 1973-07-24
BE793533A (fr) 1973-06-29
AU467223B2 (en) 1975-11-27
CA985419A (en) 1976-03-09
AU4927672A (en) 1974-05-30
NL7217295A (de) 1973-07-20
CH562478A5 (de) 1975-05-30
US3848116A (en) 1974-11-12
FR2163284A5 (de) 1973-07-20
GB1400631A (en) 1975-07-16
ZA728224B (en) 1973-07-25

Similar Documents

Publication Publication Date Title
DE2202231A1 (de) Verarbeitungssystem mit verdreifachten systemeinheiten
DE69531817T2 (de) Steuereinrichtung mit Fehlersicherheitsfunktion
DE2359776C2 (de) Speichermodul
DE2225841C3 (de) Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers
EP2550599B1 (de) Kontrollrechnersystem, verfahren zur steuerung eines kontrollrechnersystems, sowie verwendung eines kontrollrechnersystems
EP0238841B1 (de) Fehlergesicherte, hochverfügbare Multiprozessor-Zentralsteuereinheit eines Vermittlungssystemes und Verfahren zum Speicherkonfigurationsbetrieb dieser Zentralsteuereinheit
DE3111447C2 (de)
DE2626838B2 (de) Prüf-Schaltungsanordnung für eine Fernmeldeinstallation
EP0922254B1 (de) Fehlererkennung in einem speichersystem
DE2048670A1 (de) Speicherwartungsanordnung fur Daten verarbeitungsanlagen
DE2258917B2 (de) Regelvorrichtung mit mindestens zwei parallelen signalkanaelen
DE1105476B (de) Schaltungsanordnung fuer elektronische Fernsprechvermittlungsanlagen
DE1574598B2 (de) Steuereinrichtung für Fernmelde-, insbesondere Fernsprechvermittlungsanlagen
DE2647367C3 (de) Redundante Prozeßsteueranordnung
EP0182134B1 (de) Verfahren zum Betrieb eines signaltechnisch sicheren Mehrrechnersystems mit mehreren signaltechnisch nicht sicheren Ein/Ausgabebaugruppen
EP0922253B1 (de) Fehlererkennung in einem speichersystem
DE69534316T2 (de) Telekommunikationsanlage mit einem prozessorsystem und ein prozessorsystem
DE2014729C3 (de) Datenverarbeitungssystem mit Einrichtungen zur Fehlerermittlung und zur Systemumkonfiguration unter Ausschluß fehlerhafter Systemeinheiten
DE2023117B2 (de) Ausfallsicheres Steuersystem zur UEbertragung von digitalen Informationen
EP0090162B1 (de) Zweikanaliges Fail-Safe-Mikrocomputerschaltwerk, insbesondere für Eisenbahnsicherungsanlagen
CH674689A5 (de)
WO1998009216A1 (de) Speichersystem
DE2153830C3 (de) Schaltungsanordnung mit verdreifachten Systemeinheiten
DE3742117C2 (de)
DE2338822C3 (de) Schaltungsanordnung für programmgesteuerte Datenvermittlungsanlagen mit externen Speichern