DE2030812A1 - Modulare Datenrechnersysteme - Google Patents
Modulare DatenrechnersystemeInfo
- Publication number
- DE2030812A1 DE2030812A1 DE19702030812 DE2030812A DE2030812A1 DE 2030812 A1 DE2030812 A1 DE 2030812A1 DE 19702030812 DE19702030812 DE 19702030812 DE 2030812 A DE2030812 A DE 2030812A DE 2030812 A1 DE2030812 A1 DE 2030812A1
- Authority
- DE
- Germany
- Prior art keywords
- unit
- units
- control
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2046—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share persistent storage
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Hardware Redundancy (AREA)
Description
WESTERN ELECTRIC COMPANY Incorporated W,M. Artz
New York, N. Υ., 10007. VStA 1-1-2-1-1
Modulare Datenrechnersysteme .
Die Erfindung betrifft modulare Datenrechnersysteme mit einer
Anzahl von Verarbeitungseinheiten, Speichereinheiten, Ein-/Ausgabeeinheiten und einem, jeder Einheit zugeordneten Schalterkreis
zur Steuerung der Verbindungen zwischen der zugeordneten Einheit
und den anderen Einheiten.
In der US-Patentschrift 3 386 082 ist ein modulares Datenrechnersystem
beschrieben, bei dem die Einheiten so zusammengeschaltet werden können, daß fehlerhaft arbeitende Einheiten ausgeschlossen
werden und so ein betriebsfähiges System aufrechterhalten wird. Es ist daher bekannt, ein modulares Datenrechner system vorzusehen,
in dem fehlerhafte Einheiten durch normal arbeitende Einheiten ersetzt werden können.
Derartige modularen Datenrechnersysteme werden in sehr weitern
Umfang für Datenverarbeitungszwecke eingesetzt. Die verschiedenen Anforderungen der Vielseitigkeit der Programme^1 kann durch die
Verwendung der Einheiten auf Zeitteilerbasis bewältigt werden,
009882/1981
wobei jedoch in diesem Fall sehr viel Zeit für Überwachungs-Operationen
und Einheitenzuteilungen erforderlich ist. Dieses Problem, das darin besteht, daß sehr viel nichtproduktive Zeit
in derartigen Systemen in Anspruch genommen wird, begrenzt deren Verwendbarkeit.
Es ist daher die Aufgabe der vorliegenden Erfindung, den genannten Nachteil zu vermeiden.
Für ein modulares Datenrechner system mit einer Anzahl von Verarbeitungseinheiten, Speichereinheiten, Ein-/Ausgabeeinheiten
und einem, jeder Einheit zugeordneten Schalterkreis zur Steuerung der Verbindungen zwischen der zugeordneten Einheit
und den anderen Einheiten besteht die Erfindung darin, daß eine Schaltungsanordnung die Schalterkreise steuert, um eine Unter-
teilung der Einheiten des Systems in eine Anzahl getrennter, unabhängig
arbeitender Datenrechnersysteme vorzunehmen.
Weitere Merkmale, vorteilhafte Ausgestaltungen und Weiterbildungen
des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.
009882/1931
Die Erfindung bietet also den Vorteil, daß sie die Verwendung der
gleichen Sehaltkreisanordnüng für die Isolierung fehlerhaft arbeitender
Einheiten gestattet. Dadurch wird nichtproduktive Zeit eingespart, die andererseits für Überwachungsoperationen erforderlieh
wäre.
Im folgenden wird die Erfindung anhand eines durch Zeichnungen
erläuterten Ausführungsbeispiels näher beschrieben.
Es zeigen:
Fig. 1 ein generelles Blockdiagramm eines Prozeßsteuerungssystems mit einer Datenverarbeitungsanlage,
das für den Einsatz der vorliegenden Erfindung geeignet ist,
Fig. 2 ein Blöckdiagramm für die Verkabelung zwischen
den Einheiten, die für die zentrale Logik und Steuerung, die in Fig. 1 dargestellt ist, erforderlich ist,
Fig. 3 ein Diagramm der funktioneilen Beziehungen
innerhalb der zentralen Logik und Steuerung gemäß
Fig. I4
■ ~ 4 -
019882/1981
Fig. 4 ein detailliertes Blockdiägramm für die Speicherzugriff
schaltungen, die vori der zentralen Terar-'
beitungseinheit der zentralen Logik und Steuerung gemäß Fig. 3 verwendet wird,, .
Fig. 5 ein detailliertes Blaekdiagramm der g steuereinheit der in Fig. 4 dargestellten Yerarbeitungs
einheit, . . .-
Fig. 6 ein detaiUiertes Blackdiagramm der C
Steuereinheit der in Fig.. 4 dargestellten, Y
tungseinheiV
Fig. 1 ein detailliertes Blockdiagramm der ari
Steuereinheit der in Fig. 4 dargestellteii
tungseinheitj,
Fig. 8 ein detaillierte© Blockdiagramm der in Fig. 4 dar
gestellten Speichereinheitenj,
Fig. 9 ein detailliertes Bloekdiagramm der in Fig. 4
dargestellten Schaltereinheit an den Systembeschnittstellen,
Fig. 10 ein detaiUiertes Bloekdiagramm der in Fig. 3
dargestellten Ein-ZAuf
Fig. 11 ein detailliertes Blockdiagramm der i.n Fig. 3
dargestellten Zeitgabe·· und Eu stands einheit,
009882/1981
— 3 τ.
Fig. 12 ein weiteres, noch detaillierteres Blockdiagramm
des Zustandsabschnittes, der in Fig. 11 dargestellten
Zeitgabe- und Zu stands einheit, -
Fig. 13 eine Darstellung einer Anzeigetafel zur Anzeige des
Zustandes der Struktur eines Multiverarbeitungssystems gemäß Fig. 2,
Fig. 14 ein generelles Schaltbild des Blockierlogikteils
der in Fig. 12 dargestellten Zustande einheit,
Fig. 15 ein Schaltkreisbeispiel der Arbeitsweise der in Fig. 14
in allgemeiner Form dargestellten Blockier schaltung,
Fig. 16 ein Schaltbild der Matrixtreiberlogik einer als Blockschaltbild in Fig. 14 dargestellten Einheit, die eine
Systemteilung anfordert,
Fig. 17 das Schaltbild einer Matrixtreib er logik einer in
Fig. 14 als Blockschaltbild dargestellten Einheit, für die eine Systemteilung angefordert wurde,
Fig. 18 ein Schaltbild der Matrixtreiberlogik einer als Blockschaltbild in Fig. 14 dargestellten isolierten
Einheit, die eine Systemteilung anfordert oder für eine solche angefordert wurde und
Fig. 19 ein Schaltbild der Matrixkreuzpunktlogik, die in Fig. 14 ale Blockschaltbild dargestellt ist.
009882/1981
In dem Ausführungsbeispiel der vorliegenden Erfindung wird die Systemunterteilung von einem System von Schnittstellenschaltereinheiten
durchgeführt, die eine Schnittstellenschaltung (Trennung) zwischen jeder der angeschlossenen Einheiten des Datenverarbeitungssystems
vornehmen. Jede Schnittstellenschaltereinheit wird von einem Blockiersignal gesteuert, das alle Signalübertragungen
zwischen jedem Paar von ausgewählten Einheiten sperrt. Solche Blockiersignale werden im vorliegenden Ausführungsbeispiel
von einer Logikmatrix mit η Dimensionen erzeugt, wobei η gleich der Gesamtzahl der gewünschten Unterteilungen ist. Jede Einheit
des Datenverarbeitungssystems wird dann von den Spalten, Zeilen
und Ebenen der Matrix und jede Verbindung von einem Kreuzungspunkt in der Matrix repräsentiert. Die Spalten, Zeilen und Ebenen
in der Logikmatrix können dann dazu verwendet werden, die Uriterteilung,
zu der jede Einheit gehört, auszuwählen. Die Blockfermätrix
kann von Signalen betrieben werden, die von manuell betätigten Schaltern oder von der Programmsteuerung erzeugt werden.
Diese Blockieranordnung für die Schnittstellenschaltereinheit
besitzt ferner den Vorteil, daß sie sowohl Isolierungen und Segmentierungen, als auch Unterteilungen vornehmen kann. In diesem Zu-
009882/1981
sammenhang bedeütet1isolierung"die Trennung einer einzelnen
Einheit von dtena übrigen Teil des Datenverarbeitungssystems,
d.h* daß alle ihre Schnittstellenschaltereinheiten blockiert wer"
den. Diese Isolierringen werden normalerweise für die System-Wartung
durchgeführt.,
''Segmentierung" bedeutet die Trennung einer Anzahl von EJitth.ei-*
ten γόη dem Datenverarb.eitungssysteRi, wobei diese Anzahl von
Elementen geringer ist, als die für eine unabhängige Arbeitsweise deS'Systems erforderliehe. Die Segmentierung wird normalerweise
für die diagnostische Prüfung des Segments verwendet.
"Unterteilung11 bedeutet in diesem Zusammenhang die Trennung der
Einheiten in eine Anzahl von unabhängig arbeitenden Datenverarbei/-tungseinheitent
Fig, 1 zeigt das allgemeine Blockschaltbild eines Realzeit-Datenverarbeitungssystems 10, das Realzeitdaten von den Datenquellen
11 empfängt und Realzeitsteuersignale an eine Anzahl von gesteu^
erten Prozessen 12, 13 und 14 liefert. Das Datenverarbeitungssystem" 10 besitzt eine zentrale Logik und Steuerung 15, die aus
Speicher einheiten. Ein-/Aus gäbe Steuereinheiten und Instruktions-
— 8 -
00,9882/1981
ausführungseinheiten besteht, die normalerweise einem digitalen
Datenrechner system zugeordnet sind. Ferner ist. ein Speicherunter
system 16 der zentralen Logik und Steuerung 15 zugeordnet,
um permanente Speicherung von Daten vorzunehmen, die von der Steuerung 15 errechnet wurden und um Maschinen-Eingangssignale
in die Steuerung 15 bereitzustellen. Das Unter system 16 besteht ψ aus einer Lochkarteneinheit, Magnetband- und Magnetplatteneinheiten,
die normalerweise einem Datenverarbeitungssystem zugeordnet sind. Außerdem ist der zentralen Logik und Steuerung
15 ein Anzeigeuntersystem 17 zugeordnet, das eine Realzeitanzeige bestimmter Operationscharakteristiken der zentralen
Logik und Steuerung 15 anzeigt.
Ebenso ist auch ein Wartungs- und Diagnoseuntersystem 18 der
^ zentralen Logik und Steuerung 15 zugeordnet. Dieses Untersystem
enthält alle Schaltungen, die für die Überwachung der Operation der Steuerung 15 notwendig sind, um Fehler in dieser Operation
festzustellen und um die dadurch erforderliche automatische Fehlerkorrektur oder Reorganisation einzuleiten. Eine Datenübertragungs-Steuereinheit
19 empfängt Realzeitausgangsdaten von der zentralen Logik und Steuerung 15 und benutzt diese Ausgangssignale,
um Steuersignale für die Steuerung der Prozesse
009862/1981
■■■> :
12, 13 und 14 abzuleiten. Die Prozesse 12, 13 und 14 besitzen
auch Mittel für die Erzeugung von Anzeige- und Bestätigungssignalen für die Rückübertragung zu der zentralen Logik und
Steuerung 15 über die Übertragungssteuereinheit 19, um den Prozeß und die Zustände der Operationen die gesteuert werden
sollen, anzuzeigen.
Das Steuersystem der Fig. 1 kann für jede Realzeit und
rechnergesteuerte Operation, wie beispielsweise eine automatisch gesteuerte Erdölraffinerie, ein automatisiertes Kaufhaussystem
oder sogar ein Abs chußsteuerungs system für militärische Zwecke verwendet werden. Alle diese Systeme besitzen gemeinsame
Anforderungen insoweit, als sie Eingangsdaten auf Realzeitbasis empfangen, detaillierte Berechnungen mit diesen Eingangsdaten
durchführen und Ausgangssteuersignale in Realzeit erzeugen. Weitere Anwendungen derartiger Systeme sind dem Fachmann
bekannt.
Die zentrale Logik und Steuerung 15 in Fig. 1 ist das zentrale
Steuerelement des gesamten Systems. In solchen Situationen, in denen es notwendig ist, große und komplizierte Prozesse zu steuern,
ist es erforderlich, daß eine beträchtliche Rechenleistung in der
0098 32/1981
steuerung 15 zur Verfügung steht. Hierfür ist die Steuerung 15
auf modularer Basis organisiert. Das bedeutet, daß jede von der zentralen Logik und Steuerung 15 geforderte Funktion von einer
Anzahl von identischen Einheiten ausgeführt wird, deren Anzahl verschieden sein kann, um den gewünschten Datenverarbeitungsprozeß
durchzuführen.
In Fig. 2 ist nun eine schematische Blockdarstellung einer zentralen Logik und Steuerung zu sehen, die für das in Fig. 1
dargestellte System geeignet ist. Die grundlegendpn modularen Einheiten , die im zentralen Logik- und Steuersystem der Fig.
enthalten sind, sind im wesentlichen eine Programm speichereinheit,
eine Verarbeitungseinheit, eine Variablen- oder©peranden-Speichereinheit,
eine Ein-/Ausgabesteuereinheit und eine Zeitgabe- * und Zustandseinheit. Wie aus Fig.. 2 zu ersehen ist, sind eine
Anzahl von Programmspeichereinheiten 30, 31 und 32 vorgesehen,
um die Folge von Maschineninstruktionen oder Kommandos zu speichern, die zum Betrieb des Gesamtsystems notwendig sind.
Eine Anzahl von Verarbeitungseinheiten 33, 34 und 35 sind vorgesehen,
um die Instruktionen auszuführen, wenn sie von den Programmspeichereinheiten 30 bis 32 geliefert werden. Eine Anzahl
009882/1981
Il
von variablen Speicher einheiten 36, 37 und 38 sind als Zwischenspeicher-Vorrichtungen
für Daten vorgesehen, die als Operandm bei der Ausführung von Instruktionen durch die Verarbeitungseinheiten
33 bis 35 dienen. Eine Anzahl von Ein-/Aus gäbe Steuereinheiten 39 bis 40 dienen zur Steuerung* der Datenübertragung
von der zentralen Logik und Steuerung der Fig. 2 zu dem Rest des Datenverarbeitungs systems.
Eine Zeitgabe- und Zustandseinheit 41 dient zur Erzeugung und
Verteilung der grundsätzlichen Zeittaktsignale, die in der Steuerung
oder in den anderen Einheiten benötigt werden. Darüberhinaus empfängt dfce Einheit 41 Zustandsberichte in Form von
binären Datensignalen von allen übrigen Einheiten, wobei sie diese Information in geeigneten Registern für Wartungs- und
Diagnosezwecke speichert.
Um den vollen Vorteil der modularen Anordnung der zentralen
Logik und Steuerung der Fig. 2 auszunutzen, ist es notwendig, daß jede der Einheiten 30 bis 41 in der Lage ist, mit jeder beliebigen
der anderen Einheiten zusammengeschaltet zu werden. Dieses wird mit Hilfe einer Schnittstellen- Schalter einheit (ISU)
0098 3 2/1981
bewerkstelligt, die einen Teil von jeder der Einheiten 30 bis 41 bildet. An den Schnittstellen-Schaltereinheiten endigen Isabel,
die in Fig. 2 durch stark ausgezogene Linien dargestellt sind und die zwischen den verschiedenen Einheiten angeschlossen sind.
Die ISU's ermöglichen die selektive Schaltung, die für die verschiedenen
Verbindungen notwendig sind, und nehmen auch die Prioritäts steuerung der verschiedenen Verbindungen vor.
Eine Wartungs- und Diagnoseeinheit 42 ist ebenfalls in Fig. 2
dargestellt. Diese dient zur Sammlung bestimmter Information von allen übrigen Einheiten, wobei sie sich einer Multiplex-Datenerfassungssammelleitung
43 bedient. Diese Information verwendet die Einheit 42 zur Diagnose und
Wartung der zentralen Logik und Steuerung. Die Wartungs- und Diagnose einheit 42 bildet jedoch nicht einen Teil der zentralen
Logik und Steuerung im funktionellen Sinne, sondern sie ist in Fig. 2 nur dargestellt, um die vollständige Trennung und Unabhängigkeit
von der Datenerfassungssammelleitung 43 von den normalen Daten wegen darzustellen, die sich zwischen den ISU's der verschiedenen
Einheiten 30 bis 41 erstrecken. Auf diese Weise ist zu
sehen, daß die Sammlung von Wartungs- und Diagnoseinformation nicht von der Betriebsfähigkeit aller oder eines Teils der normalen
009882/1981
Datenverarbeitungswege abhängt. Dieses vereinfacht die Überwachungsfunktion
beträchtlich und erhöht wesentlich die Zuverlässigkeit des Systems,
Zum besseren Verständnis der Operation der zentralen Logik und Steuerung dient das funktioneile Blockdiagramm der Fig. 3,
das die funlctionelle Beziehung der verschiedenen Einheiten von Fig. 2 veranschaulicht. In Fig. 3 ist nur eine einzige Einheit
von jedem Typ dargestellt, da dieses das Verständnis vereinfacht. Es ist jedoch verständlich, daß ähnliche Verbindungen zwischen
mehreren Einheiten bestehen können, so wie es in allgemeiner Form in Fig. 2 dargestellt wurde.
In Fig. 3 sind die Datenwege durch stark ausgezogene Linien und
die Steuersignale durch dünnere Linien dargestellt. Die Anzahl von Binärstellen oder Bits, die über jede Leitung übertragen
werden, ist durch in Klammern gesetzte Zahlen angegeben, die sich über den stark ausgezogenen Leitungen befinden. Es ist zu
erkennen, daß eine gleichmäßige Verkabelung dadurch erzielt wurde, daß die Kabelgröße auf 34 Bits standardisiert wurde.
009882/1981
Fig. 3 zeigt weiter,, daß die zentrale Logik und Steuerung aus
einer Datenverarbeitungseinheit 50 besteht, an die ihre Schnitt stellenschaltereinheit
51 angeschlossen ist, die in der Darstellung nach Fig. 3 in zwei Teile unterteilt ist. Der eine Teil arbeitet mit
dem Programmsteuerteil der Verarbeitungseinheit 50 zusammen,
während der andere mit dem Operandenteil dieser Einheit 50 zu- * sammenarbeitet. Der Programmsteuerteil der Verarbeitungs-
einheit 50 empfängt Programminstruktionen von den Programmspeichereinheiten
52 und 53 "jeweils über die Schnittstellen-Schaltereinheiten 54 und 55. Aus Gründen der Zuverlässigkeit
werden die gleichen Programminstruktionen in zwei verschiedenen Programmspeichern gespeichert. Daher wird die Programmspeichereinheit
52 als primärer Programmspeicher bezeichnet, während die Programmspeichereinheit 53 als duplizierte Programmspeichereinheit
bezeichnet wird. Identische Anforderungssignale
für die nächste Instruktion werden zu beiden Speichereinheiten
und 53 ausgegeben, wobei der erste Programmspeicher automatisch anspricht und die Anf or der ungs signale für die andere Einheit
unwirksam macht. Auf diese Weise kann das System; wenn Programminstruktionen in einem-der Programmspeicher durch
Fehler verloren gehen, im wesentlichen zeitverlustfrei weiterarbeiten.
00 9882/1981 original
Der Operandensteuerteil der Verarbeitungseinheit 50 erfaßt
Daten von dem variablen Speicheröl1 und der Schnitt stellen Schaltereinheit
57. Ferner ist eine Ein-/Ausgabesteuereinheit 58 vorgesehen, die den Verkehr mit allen übrigen Einheiten
über die Schnittstellen-Schalter einheit 59 abwickelt. Das heißt, daß sie Daten und Befehlenmit dem Operandensteuer teil der Verarbeitungseinheit
50 mit Hilfe der Schnittstellen-Schaltereinheiten 511 und 59 austauschen kann. Sie kann ferner Daten und Befehle
mit der variablen Speicher einheit 56 über die Schnittstellen-Schalter einheiten 57 und 59 austauschen. Schließlich kann sie
auch Daten und Befehle mit der Zeitgabe- und Steuereinheit über die Schnittstellen- Schalter einheit61 austauschen. Die Ein-/
Ausgabesteuereinheit 58 steuert Informationsübertragungen zwischen der zentralen Logik und Steuerung der Fig. 3 und allen
übrigen Einheiten des Datenverarbeitungssystems, die in Fig. dargestellt sind. '
Die Zeitgabe- und Zustandseinheit 60 besitzt drei unabhängige Untersysteme, die für den Betrieb der Gesamtzentrallogik und
-steuerung erforderlich sind. Ein Speicherübertragungs-Untersystem
steuert das Einschreiben von Programminstruktionen beispielsweise in die Programmsteuereinheiten 52 und 53. An sich ist das
- 16 -
0038 82/1981 οκαίωι. H«rtci»
2030811
Speicherübertragungs-Untersystem das einzige Hilfsmittel für
die Änderung von Programrninstruktionen und es arbeitet mit den Programmspeichereinheiten über die Schnittstellen-Schaltereinheit
611 zusammen, die einen Teil der Schnittstellen-Schalter einheit 61
darstellt.
fc Das Zeittaktgenerator-Untersystem und die Zeitgabe- und Zustandseinheit 60 erstellen alle Zeit- und Zeittaktinformationen, die für
den Betrieb des Systems erforderlich sind. Durch die Verwendung von Hauptzeittaktsignalen hält dieses Zeittaktgenerator-Untersystem
Tageszeitinformationen aufrecht und gibt zeitgesteuerte Befehle für die Synchronisierung verschiedener Zyklen der Realzeitdatenverarbeitung
aus.
Das Zustandseinheit-Untersystem der Zeitgabe-und Zustandseinheit
60 hält eine laufende Aufzeichnung des Zustandes aller Einheiten der zentralen Logik und Steuerung aufrecht, überträgt diese Information
periodisch in die variablen Speichereinheiten, wie beispielsweise Einheit 56, und enthält die Steuerschaltungen für die Isolierung,
Segmentierung und Unterteilung.
Es ist ferner zu sehen, daß der Programmsteuerteil der Verarbeitungseinheit
50 Programminstruktionen von dem variablen Speicher
0 0 9 8 8 2/1981 .-..-: - original inspects
-Vf-
über die Schnittstellen-Schaltereinheiten 51 und 57 empfangen
kann. Dieses gestattet die Zwischen-speicherung von Programmfolgen im variablen Speicher 56 und die Verwendung zur Steuerung
der Verarbeitungseinheit 50. Alle Kabel, die zwischen den verschiedenen Einheiten der zentralen Logik und Steuerung der
Fig. 3 verlaufen, übertragen 34 Informationsbitse sodaß das
Kabelnetz standardisiert werden kann.
Wie bereits früher erwähnt, ist die zentrale Logik und Steuerung
das Herz des Datenverarbeitungssystems nach Fig. 1. Die zentrale Logik und Steuerung führt die gesamte Datenverarbeitung
und die Berechnungen durch, die für das Gesamtsystem erforderlich
sind. Sie enthält daher viele Anforderungsschaltungen, die in der Lage sind, asynchron Zugriffe zu den verschiedenen Speichereinheiten im System anzufordern und zu erhalten. Alle möglichen
Paare dieser Einheiten werden durch direkte Schaltverbindungen zusammengeschaltet, um eine sehr schnelle und flexible Datenverarbeitungskapazität
bereitzustellen. Der modulare Aufbau der zentralen Logik und Steuerung gestattet der Datenverarbeitungskapazität, daß sie auf die Erfordernisse einer beliebigen speziellen
Anwendung maßgeschneidert werden kann und daß ein System
- 18 -
. V " 009882/1981 . λ 0?^hal inspected
mit hoher Zuverlässigkeit gebildet werden kann, ohne daß
eine übertriebene Duplikation erforderlich ist. Nur der Programmspeicher
wurde doppelt vorgesehen,, um die volle Sicherheit dafür
zu haben, daß Programme, wenn sie benötigt werden, zur Verfügung stehen. Jede Speichereinheit ist unabhängig und ein
Fehler in der Einheit bringt nicht den gesamten Speieher zum
fc Zusammenbruch.
Fig. 4 zeigt ein detaillierteres Blockdiagramm der Zugriffsschaltungen für die verschiedenen Speiehereinheiten und ihre
Beziehung zu der Verarbeitungseinheit. Die Verarbeitungseinheit 50 enthält daher eine Programmsteuereinheit 71, eine Operandensteuereinheit 72 und eine arithmetische Steuereinheit 73. Die
Programmsteuereinheit 71 erstellt gleichzeitig Anforderungs signale auf den Leitungen 74 und 75, um Programminstruktionen
vom Primär speicher 52 und duplizierten Speicher 53 jeweils zu
. erfassen. Das Anforderungssignal auf der Leitung 74 wird zu Prioritäts schaltungen 76 in der Sehniitstellen-Schalter einheit
übertragen. Das Anforderungs signal auf der Leitung 75 wird zu den Prioritäts schaltungen 77 in der Schnittstellen-Sehaltereinheit
55 übertragen. Die Prioritätissehaltungen 76 und 77 bilden eine
Wartesehlange von Anforderungs Signalen von den verschiedenen
0RlolNAL
■Verarbeitungseinheiten und gewähren, wenn es angefordert wird,
den Anforderungssignalen be stimmt erEinheiten besondere Prioritäten. Die Anforderung, die als nächste zu bedienen ist, wird über
die Leitung 78 zu der Programmsteuereinheit 52 und über die
Leitung 79 zu der Programmsteuereinheit 53 übertragen. Gleichzeitig wird eine Anzeige zu der zweiten Prior itäts schaltung
80 übertragen, daß die Anforderung gerade verarbeitet wird. Die sekundäre Prioritätsschaltung 80 entfernt nun die doppelte
Anforderung von der Anf or derungs warte schlangen in der anderen der Prioritätsschaltungen 76 und 77,
Die Programmspeichereinheit, die letztlich die Anforderung
empfängt, empfängt ferner eine Instruktionsadresse von der Programmsteuereinheit 71 über den Ausgangspufferspeicher 92
und den Eingangspufferspeicher 91 oder 93. In Abhängigkeit von dieser Adresse liefert der entsprechende Programmspeicher
52 oder 53 die angeforderte Instruktion an den Ausgangspufferspeicher 81 oder 82, von wo aus sie zu der entsprechenden ■Verarbeitungseinheit
übertragen wird. Daher wird sie in Fig. 4 zu dem Eingangspufferspeicher 82 der Schnittstellen-Schaltereinheit
51 übertragen. Der Eingangspufferspeicher 82 dient zum Sammeln von Instruktionen, die von den verschiedenen
- 20 -
009882/1981
Programmspeichern angefordert wurden und überträgt diese
Instruktionen zu der Programmspeicher einheit 71.
Die Programmspeicher einheit 71 führt dann bestimmte Anfangsoperationen
mit den Programminstruktionen durch, die von dem Eingangspufferspeicher 82 empfangen wurden und überträgt die
^ Instruktionen zu der Operandensteuer einheit 72 oder der arithmetischen
Steureinheit 73. Die Operandensteuereinheit 72 empfängt den Operandenadressenteil der Instruktion und gibt auf der Leitung
84 ein Anf or derungs signal an den adressierten variablen Speicher, um die erforderlichen Daten abzugeben. Dieses Anforderungssignal
wird über die Leitung 85 von der Prioritäts schaltung 86 zur Kenntnis genommen, die daraufhin der Operandensteuereinheit
72 erlaubt, eine Adresse über den Ausgangspufferspeicher 87 in der Schnittstellen-Schaltereinheit 51* an den Eingangspufferspeicher
^ 88 in der Schnittstellen-Schaltereinheit 57 auszugeben. Diese
Adresse wird zu der variablen Speichereinheit 56 übertragen, um den gewünschten Operanden abzurufen, der nun zu dem Ausgangspufferspeicher
89 in der Schnittstellen-Schaltereinheit 57 übertragen wird. Dieser Operand wird über die Einheit 51' zur
Operandensteuereinheit 72 übertragen. Durch die Verwendung
0098 82/1981
der Daten dieses Operanden ist dann die arithmetische Steuereinheit
73 in der Lage, die Ausführung der Programminstruktion vollständig durchzuführen.
Es ist nun zu sehen, daß jede Schnittstellen-Schaltereinheit Pufferspeicher für den Empfang von Information von einer beliebigen
Einheit enthält, sowie getrennte Pufferspeicher für die Abgabe von Information zu irgendeiner der übrigen Einheiten.
Darüberhinaus enthält jede Schnittstellen-Schaltereinheit Prioritätsschaltungen,
die dazu verwendet werden, die Anforderungssignale von den verschiedenen anderen Einheiten zu bedienen.
Bevor mit der Beschreibung der Fig. 5 fortgefahren wird, ist es
nützlich, zunächst das Instruktionsformat der Instruktionen zu diskutieren, die von den Programmspeichereinheiten 52 und 53
in Fig. 4 empfangen werden. Diese Programmspeichereinheiten sind in 68-Bitwörtern organisiert. Das bedeutet, daß jede an den
Programmspeicher abgegebene Adresse bewirkt, daß ein aus 68 Brtebestehendes Wort zu der Schnittstellen-Schaltereinheit übertragen
wird. Dieses 68 Bitsumfassende Wort ist in zwei 34 Bits umfassende Halbwörter unterteilt, die nacheinander zu der
009882/1981
Verarbeitungseinheit übertragen werden*
Vom funktionellen Standpunkt aus gesehen, wird jedes 68 Bits
umfassende Programmspeicherwort in 4 17 Bits umfassende Segmente unterteilt, von denen jedes 16 Instruktionsinformations Bits
und ein Paritäts-Bit enthält. Die Paritäts-Bits werden jedoch vor der Ausführung der Instruktionen entfernt. Die Instruktionen
selbst können ein 16 Bit- oder ein 32 Bit-Format besitzen. Deshalb
enthält jedes Segment eine 16-Bit-Instruktion und jeweils zwei
benachbarte Segmente können so eine 32-Bit-Instruktion bilden.
In diesem Zusammenhang wird das letzte Segment eines Progrämmspeicherwortes
und das erste Segment des nächsten, nachfolgenden IProgrammspeicherwortes als benachbart betrachtet* sodaß sie
eine einzige 32-Bit-Instruktion bilden.
Fig. 5 zeigt nun ein schematisehes Blockschaltbild der Programmsteuereinheit
71 (Fig. 4), die einen Teil der Verarbeitungseinheit
50 bildet. Die Programmsteuereinheit in Fig. 5 besteht aus einem vierstufigen Instruktionsregister, das die Eegister 101 bis 104
umfaßt. Jedes der Register 101 bis 104 ist in der Lage, ein 68-Bit-Programmspeicherwort
zu speichern. Die Programmspeicherworte werden zuerst von dem Instruktionsregister 101 empfangen.
00988 2/1981
- aar -
■*v.
Normalerweise wird der Inhalt des Instruktionsregisters 101
zu dem Instruktionsregister 102 übertragen, wenn die Programmausführung weiterläuft.
Der Segmentselektor 105 überträgt zwei benachbarte Wortsegmente
im Instruktionsregister 102 oder zwei benachbarte Wortsegmente in den Instruktionsregistern 102 und 103 zu dem gemeinsamen
Register 106. Wenn alle Segmente des Registers 102 zu dem gemeinsamen
Register 106 übertragen worden sind, dann wird der Inhalt
jedes, der Register 101 bis 103 zu dem nächstfolgenden Register
übertragen, d.h. 101 nach 102, 102 nach 103 und 103 nach 104.
Nun erzeugt der Adressengenerator 107 eine Adresse zur Einleitung des Abrufes des nächstfolgenden Speicher Wortes für die
Eingabe in das Instruktionsregister 101. Der ursprüngliche Inhalt des Registers 104 wird durch den Empfang des Inhaltes des Registers
103 zerstört. Wenn das Instruktionsregister 102 geleert wurde, bevor das neue Programmspeicherwort vom Register 101
empfangen wurde, dann wird dieses neue Wort sofort durch das Register 101 zu dem Register 102 übertragen.
Die Instruktionsregister 103 und 104 ermöglichen eine Speicherung
für sogenannte "kurze Schleifen", in denen eine Instruktionsfolge
- 24 -
0 0 9.882/1981
(bis zu 16 Segmenten) biiebig oft wiederholt werden können, ohne daß zusätzliche Abrufe von der Programmspeicher einheit
notwendig sind. Durch diese Anordnung wird eine beträchtlich? Zeit gespart, die sonst für die Extraabrufe für wiederholte Instruktionsausführungen
benötigt würde.
W Jede Programmspeicheradresse besteht aus 5 Bits, die einen
der Programmspeicher identifizieren. Die nächsten 13 Bits kennzeichnen eines von 8192 Programmspeicherwörter in der
Programmspeicher einheit. Zwei zusätzliche Bits dienen zur Identifizierung eines von vier Segmenten in jedem 68-Bit-Wort.
Ein Bit wird schließlich noch als Paritätsbit benutzt. Diese Instruktionsadressen
werden vom Adressengenerator 107 erzeugt, der vier voneinander unabhängige Programmzähler enthält.
fc Diese Zähler können zu verschiedenen Zeiten programmgesteuert
Steuerinstruktionen abrufen. Übertragungs - oder Sprunginstruktionen
arbeiten mit einem Übersetzer 108 zusammen, um die normale Folgeoperation des Adressengenerators 107 zu modifizieren,
um direkt ein nichtsequenzielles Programmsteuerwort abzurufen. Ferner werden zwei Segmentidentifizierungs-Bits
zu dem Segmentselektor 105 übertragen. Sie selbst verlassen
009882/1981
■-"r Y
die Programmsteuereinheit der Fig. 5 nicht.
Die Instruktionen im gemeinsamen Register 106 werden analysiert,
um zu bestimmen, ob sie in der Programmsteuerung selbst ausgeführt werden können oder ob sie zu der Operandensteuereinheit
oder arithmetischen Steuereinheit übertragen werden müssen. In den beiden letzteren Fällen werden die Instruktionen
in jedes von zwei vierstufigen Warteschlangenregister eingegeben, die als Operandeninstruktionsliste 109 und arithmetische
Instruktionsliste HO bezeichnet werden. Darüberhinaus sind Adressenmodifizierungsschaltungen 111 vorgesehen, um die
Instruktionsadresse zu verändern. Die Adressenmodifizierschaltungen 111 bestehen aus vier 4-Bit-C-Registern, die dazu dienen,
den Wert der Adressenmodifikation anzuzeigen. Nach einer solchen Adressenmodifikation werden die Instruktionen auf die
Instruktionslisten 109 und 110, wie zuvor, gesetzt.
Diese Instruktionen, die in der Programmsteuereinheit in Fig. festgehalten und ausgeführt werden können, sind C-Registermanipulationen,
Registeradressenfeldmodifikationen und Sprunginstruktionen.
Instruktionen, die den Abruf oder die Einspeicherung von Datenwörtern bezüglich des variablen Speichers erfordern,
009882/1981
werden auf die Operandeninstruktionsliste 109 gesetzt. Instruktionen, die arithmetische oder logische Manipulationen
von Daten erfordern, werden normalerweise in der arithmetischen Steuereinheit behandelt und von dort auf die
arithmetische Instruktionsliste 110 gesetzt.
" Fig. 6 zeigt nun ein schematisches Blockschaltbild der
Operandensteuereinheit 72 (Fig. 4). Die Operandensteuereinheit in Fig. 6 besteht aus einem Operandeninstruktionsregister 120,
das Instruktionen von der Operandeninstruktionsliste 109 in Fig. 5 empfängt. Der Operationscodeteil der Instruktion wird
zu dem Instruktionsdecoder 121 übertragen, wo er decodiert wird und wo Steuersignale erzeugt werden, die die Ausführung der
betreffenden Instruktion steuern. Die Operandensteuereinheit
I) enthält ferner 16 B-Register 122, die als Indexregister bei der
Operandenadressenmodifikation verwendet werden. Ein B-Adressenübersetzer
123 wählt das entsprechende Register aus den 16 B-Registern aus, indem er bestimmte Kennzeichenfelder der Instruktion
im Register 120 übersetzt. In ähnlicher Weise werden 16 g-Register 124 benutzt, um verschiedene Parameter zu speichern,
die für Programmunterbrechungen erforderlich sind.
009882/1981
Λ-
Diese Parameter enthalten Angaben wie Adressen des Unterbrechungspunktes,
Adressen der Fehlerbeseitigung, Adressen der Fehlerrückkehr und andere ähnliche Größen. Ein Z-Adressenübersetzer
125 gibt eines von 16 Z-Registern an, indem er ein
entsprechendes Feld der Instruktion im Register 120 übersetzt.
Das E-Register 126 dient zur Speicherung expliziter Parameter,
die einen Teil der Instruktion selbst bilden. Diese Parameter werden im E-Register 126 vor der Ausführung arithmetischer
Opefationen in einem Addierer 127 mit drei Eingängen gespeichert.
Die K- und L-Register 128 und 129 dienen zur Speicherung anderer Größen, die für die Additionsoperation notwendig sind. Diese
Größen können von den B-Registern 122, den Z-Registern 124 oder von dem Eingangsregister 130 der arithmetischen Steuereinheit abgeleitet werden.
Ein Verschiebe- und Ausgabeübersetzer 131 übersetzt entsprechende Felder der Instruktion im Register 120, um Verschiebeschaltungen
132 und Ausgabeschaltungen 133 zu steuern, um die Verschiebung und Ausgabevon Größen in verschiedenen anderen Registern zu
ermöglichen.
- 28 -
0098 82/1981
Die Ergebnisse von Additionen in dem Addierer 127 werden
im D-Register 134 gespeichert, von dem aus sie zu dem Eingangsadressenregister 135 des variablen Speichers , dem
Ausgangsregister 136 des variablen Speiehers oder dem Ausgangsregister
137 der arithmetischen Steuereinheit übertragen werden. Schließlich werden die Daten vom variablen Speicher zu dem
^ Eingangsdatenregister 138 übertragen und Daten, die in dem
variablen Speicher gespeichert werden sollen, werden zu dem
Ausgangsdatenregister 13 9 übertragen. Ein F-Register 140 dient zur Speicherung der Daten vor der Eingabe in die Z-Register
124 oder B-Register 122. Diese Daten können von dem variablen Speicher über das Dateneingangsregister 138 empfangen werden
oder sie können als Ergebnis einer arithmetischen Operation vom D-Register 134 bereitgestellt werden.
^ Fig. 7 zeigt eine ausführliche Blockdarstellung der arithmetischen
Steuereinheit, die in Fig. 4 als Block 73 dargestellt ist. Die arithmetische Steuereinheit in Fig. 7 besteht aus einem arithmetischen
Instruktionsregister 150, das arithmetische Instruktionen von der arithmetischen Instruktionsliste 110 in Fig. 5 empfängt.
Diese Instruktionen werden nacheinander zu dem Register übertragen und dann zu den Übersetzers chaltungen 151 übertragen.
- 29 -009882/1981
Diese decodieren die arithmetischen Instruktionen und erzeugen
Steuersignale, die für die Ausführung solcher Instruktionen
notwendig sind.
Für die Speicherung arithmetischer Operanden während der Verarbeitung
und zwischen der Ausführung von arithmetischen Instruktionen sind eine Anzahl von Arbeitsspeicherregistern,
A-Registern 152 vorgesehen. Die A-Register 152 sind mit der Operandensteuer einheit in Fig. 6 über Pufferspeicherregister
153 verbunden. Die Operanden können deshalb rückwärts und vorwärts zwischen der Operandensteuereinheit in Fig. 6 und den
A-Registern 152 übertragen werden.
Die arithmetische Steuereinheit in Fig. 7 enthält ferner die Rechenlogik und Steuerschaltungen 154, die alle grundlegenden
logischen und arithmetischen Steuers chaltungen enthalten, die
zur Durchführung dieser Operationen mittels der in den A-Registern
152 gespeicherten Operanden notwendig sind. Um unerwünschte Verzögerungen in der Ausführung der arithmetischen
Instruktionen zu vermeiden, sind schnelle Multiplizier schaltungen 155 vorgesehen, die eine schnelle Ausführung von Instruktionen
- 30 -009882/1981
ermöglichen, die eine Multiplikation erfordern. Bekanntlich erfordern derartige Instruktionen sonst für ihre Ausführung
längere Zeit, als es Klassen von Instruktionen benötigen.
Fig. 8 zeigt als detailliertes Blockschaltbild die in Fig. 4 als Blöcke 52, 53 und 56 dargestellten Speichereinheiten. Die
variablen Speichereinheiten und die Programmspeichereinheiten besitzen im wesentlichen den gleichen Speicheraufbau. Der Hauptunterschied
zwischen diesen Speichern besteht in der Duplizierung aller Eingänge in die Programmspeichereinheiten. Dieser Unterschied
ergibt sich aus einigen Änderungen in den Steuerschaltungen und auch die Steuersignalgabe hat nur einen geringen Einfluß auf die Art oder Operation des Speicheraufbaus selbst.
Fig. 8 zeigt nun eine Speichereinheit, die aus einer Magnetkernmatrix
160 besteht, die eine Anordnung von Magnetkernen und zugeordneten Steuerleitungen enthält, die durch diese Kerne in
bekannter Weise gefädelt sind. Die Magnetkerne der Matrix 160 werden gemäß der üblichen 2- 1/2D-Praxis von koinzidierenden
Signalen von der X-Wählmatrix 161 und der Y-Wählmatrix 162
adressiert.
· i i %.
00 9882/1981
Während des Lesezyklus wird ein Halbselektions strom auf die
ausgewählte Leitung der X-Matrix 161 und ein Halbselektionsstrom
auf eine der Leitungen der Y-Matrix 162 in jeder Bit-Position gegeben, wodurch die ausgewählten Magnetkerne 160
in den 11O"-Zustand eingestellt werden. Während des Schreibzyklus
wird ein Halbselektions strom auf der ausgewählten Leitung der X-Matrix 161 eingeprägt und ein bedingter additiver HaIbselektionsstrom
auf die ausgewählten Leitungen der Y-Matrix 171 in jeder Bit-Position eingeprägt, um den Kern in den 11I"-Zustand
umzuschalten. Der bedingte additive Strom wird selektiv auf die Leitungen der Y-Matrix 162 in jeder Bit-Position mit
Hilfe eines Y-Sihunt-Schalters 171 gegeben. Da Daten in jede
Bit-Position eines ausgewählten Wortes mit Hilfe einer logischen oder konditionellen Auswahl eines additiven Halbselktionstroms
eingegeben werden, muß eine unabhängige Y-Matrix 162 für jede Bit-Position
im Speicher verwendet werden.
Diese Selektionsmatrizen 161 und 162 werden nun von den X-Treibern
163'und Y-Treibern 164 jeweils betrieben. Die Treiber 163 und 164 empfangen Adresseninformation vom Adressendecoder
165, der nun die Speicheradressen vom Adressenregister 166
empfängt. Diese Adressen werden von den Speicher zugriff s-
- 32 -
009882/1981
schaltungen in anderen Teilen des Datenverarbeitungssystems zu der Speichereinheit in Fig. 8 übertragen. Alle im Register
166 gespeicherten Adressen werden auf Paritätsfehler in der Adressenparitätssteuerschaltung 167 überprüft. Alle festgestellten
Fehler bei diesen Adressen werden über die Leitung 168 mitgeteilt.
Die in der Magnetkernmatrix 160 gespeicherte Information,, die
von den Matrizen 161 und 162 adressiert wird, erzeugt Ausgangssignale,
die für die in diesem Bereich der Matrix 160 gespeicherte
Binärinformation repräsentativ sind. Diese Signale werden von . Läese^Ver star kern 169 festgestellt und die Binärinformation wird
in dem Datenregister 170 gespeichert. Da das Auslesen von Information aus den Magnetkernen zu einer Zerstörung der Information
führt, wird die gleiche Information selektiv auf die Bit-
Leitungen mit Hilfe des Y-Shunt-Schalters 171 übertragen, um die
Information in den gleichen Bereich der Magnetkernmatrix 160 zurückzuspeichern. Auf diese Weise ergibt sich ein zerstörungsfreies
Auslesen der in der Matrix 160 gespeicherten Information , die nun weiter benutzt werden kann.
- 33 -
0 0 9 8 8 2/1981 ORIGINAL INSPECTED
Alle in der Magnetkernmatrix 160 gespeicherten Daten enthalten Paritäts Steuer-Bits, die zur Bestätigung der Parität
der gespeicherten Daten dienen können. Jedes im Register 170 gespeicherte Datenwort wird daher von den Datenparitätssteuerschaltungen
172 auf korrekte Parität geprüft und Datenparitätsfehler über die Leitung 173 angezeigt. Die Daten selbst
werden über die Leitung 174 übertragen.
Wenn es gewünscht wird. Information in die Sp ei ehe reinheit
in Fig. 8 einzuspeichern, dann werden die Eingangsdaten über
die Leitung 175 übertragen und im Datenregister 170 gespeichert. Gleichzeitig werden Adressensignale zu dem Adressenregister
166 übertragen, die den genauen Bereich angeben, indem die Eingangsdaten eingespeichert werden sollen. Die vorher in dem
adressierten Bereich der Magnetkernmatrix 160 gespeicherten Daten werden zuerst ausgelesen und dadurch zerstört, daß die
sich ergebenden Signale nicht von den Lese-Verstärkern 169 in diesem Falle ermittelt werden. Die Eingangsdaten, die im
Datenregister 170 gespeichert sind» werden über den Y-Shunt-Schalter
171 in Synchronismus mit den von dem Adressendecoder 165, den Treibern 163 und 164 und den Selektionsmatrizen 161
und 162 erzeugten Adressensteuersignalen zu der Magnetkernmatrix
- 34 -
009882/1981
160 übertragen. Auf diese Weise wird Eingangsinformation in den Matrixspeicher 160 für eine weitere Verwendung eingegeben.
Die Eingangsdaten werden ebenfalls auf Paritätsfehler mit Hilfe der Paritätssteuerschaltungen 172 überprüft und eventuelle
Fehler auf der Leitung 173 angegeben. Die Operation aller Schaltungen in Fig. 8 erfolgt gemäß der Steuerung von Signalen, die von
der Zeitgabe- und Steuerschaltung 176 erzeugt werden . Die Steuerschaltung 176 wird nun von Steuerbefehlen auf der Leitung 177
in der Weise gesteuert, daß sie geeignete Steuersignale zu bestimmten Zeiten und mit einer ganz bestimmten Folge erzeugt.
Zum besseren Verständnis der Operation der Speichereinheit gemäß Fig. 8, werden diese Steuerbefehle noch aus-führlicher
erläutert.
Es sei zunächst noch einmal daran erinnert, daß jedes Wort in der Speichermatrix 160 aus 68 Bits binärer Information besteht,
die nun jeweils ein linkes Byte (Bits 0-33) und ein rechtes Byte (Bits 34-67) bilden. Der Speicher ist in der Lage, jedes dieser
Bytes in Abhängigkeit von einer Byte-Anforderung zu liefern und darüberhinaus vermag er, Datenparitätsfehler getrennt für
jedes Byte zu entdecken und anzuzeigen. Schließlich ist die Speichereinheit gemäß Fig. 8 mit der Fähigkeit eines vorgespannten
Lesens ausgestattet, d.h. sie ist in der Lage, die ersten und
009682/1981 ;^ " 35"
ORIGINAL INSPECTED
Is
zweiten Bits eines adressierten Wortes während jedes Lesezyklus
auf "l" zu setzen. Diese Bits können dann vom externen
System dazu verwendet werden, um festzustellen, daß das Wort zuvor aus dem Speicher ausgelesen wurde. Die Speiehereinheit
ist ferner in der Lage, auf Signale vom externen System hin
einen Lesezyklus in einen Schreibzyklus zu ändern , der dem Leseteil eines jeden Speicherzyklus folgt. Diese zuletzt genannte
Fähigkeit der Speichereinheit wird als "konditioneile Speicherung11
bezeichnet.
Die zu den Steuerschaltungen 176 übertragenen Steuerbefehle enthalten daher linkes- rechtes- und beide-Bytes-Signale, sowie
vorgespanntes Lesen- und konditioneiles-^nd normales Speichern-Signale.
Diese Steuerbefehle werden in den Schaltungen 176 verarbeitet, um detaillierte Zeit- und Steuersignale zu erzeugen,
die dazu dienen, die gewünschten Aktionen auszuführen.
Die Signale, die von und zu der Speichereinheit in Fig. 8 übertragen werden, werden von einer Schnittstellen-Schaltereinheit
gesteuert, die auf der rechten Seite in Fig. 8 angegeben ist. Diese Schnittstellen-Schaltereinheit bildet einen körperlichen
Teil der Speicher einheit und führt die Funktion eines Puffer-
Ü09B82/198l·
Speichers zwischen der Speichereinheit und den verschiedenen anderen Einheiten aus, die eine Bedienung von der Speichereinheit
anfordern. Da alle derartige Schnittstellen-Schalter einheiten die gleiche Funktion haben und auch den gleichen Aufbau
besitzen, wird hier nur eine Art von Schnittstellen-Schaltereinheit ausführlich beschrieben. In Fig. 9 ist also ein solches
P ausführliches Blockschaltbild der Schnittstellen-Schaltereinheit
für den variablen Speicher dargestellt, der in Fig. 4 als Block 57 bezeichnet ist.
Die Schnittstellen-Schalter einheit in Fig. 9 enthält die Prioritätsschaltungen
180, zu denen Anforderungs signale für die Bedienung
über die Leitung 181 übertragen werden. Es sei noch einmal an die Ausführungen im Zusammenhang mit Fig. 3 erinnert, in denen
^ erwähnt wurde, daß die variablen Speichereinheiten Anforderungs -
signale für die Bedienung von den Verarbeitungseinheiten und den Ein-/Ausgabesteuereinheiten empfangen. Diese Anforderungssignale
werden zu den Prioritätsschaltungen 180 übertragen, die die Einheit mit der höchsten Priorität zuerst bedienen.
Das heißt, daß die auf der Leitung 182 erscheinenden Daten und daß die auf der Leitung 183 eintreffenden Adressen, die dem
Anforderungs signal auf der Leitung 181 mit der höchsten Priorität
00 9882/1981
zugeordnet sind, von dem Schalter 184, an dem die Daten
zusammenlaufen, und von dem Schalter 185, an dem die Adressen zusammenlaufen , jeweils ausgewählt werden und
im Datenregister 186 und im Adressenregister 187 jeweils gespeichert werden. Gleichzeitig werden die dieser Anforderung
zugeordneten Steuersignale in der Primärpegel-Steuer schaltung 188 gespeichert. Diese Steuersignale enthalten die beid-Auswahl
Bits, die Abruf- und Speicherbestimmungs signale und ein AnforderungsStreichungssignal.
Das zuletzt genannte Signal kann dazu benutzt werden, ein Anforderungssignal jederzeit
vor der aktuellen Zuteilung der variablen Speichereinheit zu streichen.
Die Steuersignale in der Primärpegel-Steuerschaltung 188 werden gespeichert, verarbeitet, zeitlich aufbereitet und
zu der Speicherinitiierungs steuerschaltung 189 übertragen. Diese Schaltung .189 erzeugt die wirklichen Steuersignale, die
einen Speicherzyklus in der variablen Speichereinheit 198
einleiten. Darüberhinaus werden Signale von der Primärpegel-Steuer
schaltung 188 und der Speicherinitiierungssteuerschaltung 189 zu der Anforderungsbestätigungsschaltung 191 übertragen,
die-ein Signal auf der Leitung 192 erzeugt, das die Bedienung
» 38 -
009882/1381
des entsprechenden Anforderungssignales bestätigt. Die anfordernde
Einheit benutzt diese Bestätigung, um das Anforderungssignal abzuschalten, da sie nun bedient wurde·.
Die Adressen- und Dateninformation von den Registern 186 ■ und 187 wird zu der variablen Speicher einheit 190 gleichzeitig
h mit dem Speicherinitiierungssignal der Schaltung 189 übertragen.
Gleichzeitig werden die verschiedenen anderen Steuersignale
zu der Sekundärpegel-Steuerschaltung 192 übertragen. Diese Steuersignale inder Schaltung 192 werden zusammen mit den
Steuerausgangssignalen vom variablen Speicher 190 zu der Adressenparitätsfehlerschaltung 193 übertragen. Diese Schaltung
193 erzeugt und überträgt eine Anzeige eines Adressen--,
paritätsfehlers zu der anfordernden Einheit, deren Anforderungs-
^ signal gerade zuvor bestätigt wurde. Die Steuersignale von der
Sekundär Steuer schaltung 192 werden zu einer Tertiärpegel»
Steuerschaltung 194 übertragen. Da die variable Speicher einheit
190 für den Zugriff und die Abgabe von Halbwort-Bytes ausgelegt
ist, wird die Steuerschaltung 194 dazu benutzt, die Byte-Steuerschaltung
195 zu steuern, um die Halbwort-Bytes in der geeigneten Weise zu behandeln. Da ein Vollwort vom variablen
Speicher 190 an die Steuerschaltung 195 in der Form einer
Folge von zwei Halbwort-Bytes geliefert wirds werden
■ . . ■■ - 39 -
0 0 9 8 8 2/1981 y"
ORIGINAL UMSPECTID-
die Byte-Steuerschaltungen 195 in der Weise gesteuert, daß sie die Daten-Bytes zu einem vollen Datenwort zusammenstellen.
Datenparitätsfehler, die von der variablen Speichereinheit
190 festgestellt werden, werden von der Tertiärpegel-Steuer
schaltung 194 an die Datenparitätsfehler schaltung 196 berichtet und dann der Einheit mitgeteilt, die einen Datenabruf
oder eine Datenspeicherung anfordert. Die Steuersignale von der "Tertiärpegel-Steuersehaltung 194 werden auch zu einer
Quartärpegel-Steuerschaltung 197 übertragen, die einen Datenverteiler
198 steuert und so die Aus gangs daten zu der entsprechenden anfordernden Einheit zu der Zeit überträgt, wenn diese
Einheit auch bereit ist, diese Daten zu empfangen. Die Fehlerund Zustandsmeldeschaltung 199 dient zu Erkennung und Speicherung
von Meldungen von internen Fehlern, die in allen anderen Schaltungen der Schnittstellen-Schaltereinheit des variablen Speichers
auftreten. Die Schaltung 199 präpariert und liefert Zustandsberichte über die Operationsbedingung der gesamten Schnittstellen-Schalter
einheit an die Zustandseinheit, die in Fig. 3 als Block 60 dargestellt ist.
009.632/1981
Mo
Die Steuerschaltung der Schnittstellen-Schaltereinheit in Fig. 9
ist in vier Pegel (Primär-, Sekundär-, Tertiär- und Quartär-Pegel)
unterteilt, um die Zeitgabe und Steuerung, die bei jeder Stufe bei der Bedienung einer Anforderung erforderlich ist,
zu trennen. Darüberhinaus gestattet die Trennung der Steuerung
die Überlappung aufeinanderfolgender Anforderungen, wodurch die Verarbeitung jeder Anforderung vor der vollständigen Verarbeitung
der vorhergehenden Anforderung möglich ist.
Entsprechend dem dargestellten Ausführungsbeispiel der vorliegenden Erfindung sind die Prioritätsschaltungen 180 so angeordnet,
daß sie selektiv bestimmte Einheiten der anfordernden Einheiten blockieren. Dieses wird durch Blockierungssignale
auf den Leitungen 200 ermöglicht, die zu den Prioritätsschaltungen
180 übertragen werden. Diese Blockierungssignale sperren die Bedienung der betreffenden Anforderungen, während sie die
Bedienung aller übrigen Anforderungen ermöglichen. Auf diese Weise wird der Verkehr zwischen dem betreffenden variablen
Speicher und einer beliebigen anfordernden Einheit beendet. Ähnliche Blockierungen sind für die Sperrung von anderen Einheiten
des Datenverarbeitungssystems durch eine selektive Sperrung der Kommunikation in den entsprechenden Schnittstellen-
- 41 -
009882/1981
Schaltereinheiten vorgesehen. Einzelheiten dieser Blockierungssteuerung
werden im folgenden noch erläutert.
Fig. 10 zeigt eine ausführlichere Blockdarstellung der Ein-/
Aus gäbe steuerung, die in Fig. 3 als Block 58 dargestellt ist und
des Speicheruntersystems, das in Fig. 1 als Block 16 dargestellt ist. Die Ein-/Ausgabesteuerung 58 besteht aus der entsprechenden
Schnittstellen-Schalter einheit 59, einer Verarbeitungseinheiten-Schnittstelleneinheit
210, einer Eingabesteuereinheit 211, einer Ausgabesteuereinheit 212, einer Hauptsteuereinheit 213 und einem
Befehlswortspeicher 214. Vor der ausführlichen Beschreibung der Operation dieser Einheiten soll zunächst eine allgemeine
Übersicht über die Funktionen der Ein-/Ausgabesteuereinheit
gegeben werden.
Die Ein~/Ausgabesteuereinheit (IOC) 58 leitet den Instruktionsfluß
von den Verarbeitungseinheiten zu den perpieren Geräten*
die das Speicheruntersystem ausmachen. In Fig. 10 sind die peripheren Geräte repräsentiert durch die Bandtransporteinheiten
215, 216 und 217, die von den Bandsteuereinheiten 218 gesteuert werden, ferner den Magnetplattenspeichern 219 bis 220, die von
009882/1981
Plattenspeichersteuereinheiten 221 gesteuert werden, außerdem
von den Druckern 222, den Lochkartenstanzern 225, den Kartenlesern
226 und den Mikrofilmspeichern 229, die alle von den
Multiplex-Steuereinheiten 224 gesteuert werden. Alle diese
peripheren Geräte sind bekannte Vorrichtungen.
Die IOC 58 leitet den Instruktionsfluß von den Verarbeitungseinheiten
zu diesen peripheren Geräten, wodurch den Verarbeitungseinheiten die Steuerung über diese peripheren Geräte
übertragen wird. Sie leitet ferner den Datenfluß zwischen den variablen Speichereinheiten und den peripheren Geräten.
Bei der Durchführung dieser Funktion empfängt die IOC 58
Befehle von den Verarbeitungseinheiten oder von den peripheren Geräten zur Einleitung von Ein-/Ausgabefunktionen und fuhrt
diese Befehle aus. Darüberhinaus kann die IOC 58 die peripheren Geräte steuern, um Ein-/Ausgabefunktionen unabhängig von den
Verarbeitungseinheiten auszuführen.
Die Verarbeitungseinheiten besitzen einen solchen Aufbau, daß
die IOC 58 als Teil des variablen Speichers angesehen werden kann, wodurch die IOC 58 vollkommen unabhängig von
009882/1981
einer bestimmten Verarbeitungseinheit gehalten werden kann, mit Ausnahme derjenigen Zeit, in der sie von der
betreffenden Verarbeitungseinheit adressiert wurde. Befehle werden zu der IOC 58 in der gleichen Weise übertragen, in der
Speicheroperationen von der Verarbeitungs einheit zu dem variablen Speicher übertragen werden. Die Speicher anfor de rung
einer Verarbeitungseinheit an die IOC 58 bewirkt, daß diese ein Befehlswort von der Verarbeitungs einheit empfängt.
Gesteuert von den Befehlsworten der Verarbeitungseinheit, ist die IOC 58 in der Lage, detaillierte Folgen von Kommandos
vom variablen Speicher zu beschaffen, die notwendig sind, um alle Ein-/Ausgabeoperationen durchzuführen. Auf diese
Weise ist nach einem einzigen Befehl von der Verarbeitungs einheit
, die Ein~/Ausgabesteuerung-(IOC) in der Lage, vollkommen unabhängig von allen Verarbeitungseinheiten weiterzuarbeiten
und relativ große Ein-/Ausgabefunktionen ohne Unterstützung der Verarbeitungseinheit vollständig durchzuführen.
In Fig, 10 hält die Hauptsteuereinheit 213 die Steuerung über die
gesamte IOC 58 aufrecht und führt alle Buchhaltungsfunktionen
009882/1981
Μ*
aus, die für die IOC -Operation erforderlich sind. Sie führt alle Steuerungs- und Überwachungsbefehle aus, mit Ausnahme
weniger Leitbefehle, die von der Verarbeitungseinheit ausgegeben werden. Die Hauptsteuereinheit 213 leitet Datenübertragungsoperationen
sowohl in der Eingabesteuereinheit 211 als auch in der Aus gäbe Steuereinheit 212 ein, beendet diese Operationen
und verarbeitet alle internen IOC-Fehler. Da zwischen der Hauptsteuereinheit 213 und Einheiten außerhalb der IOC 58
keine Datenwege vorhanden sind, benutzt die Hauptsteuereinheit 213 die Eingabesteuereinheit 211, wenn es notwendig ist,
ein Informations wort in den variablen Speicher einzuschreiben und sie benutzt die Ausgabesteuereinheit 212, wenn es notwendig
ist, ein Informationswort vom variablen Speieher abzurufen. Die gleichen Einheiten werden zur Übertragung und zum Empfang von Befehlswörtern zu und von den peripheren Geräten
verwendet. Die Schnittstelleneinheit 210 einer Verarbeitungseinheit
stellt den direkten Anschluß mit den Verarbeitungseinheiten her. Sie enthält daher alle Unterbrechungsschaltungen
der Verarbeitungseinheit und führt Befehle aus, die sie von den Verarbeitungseinheiten empfängt.
Der Befehlswortspeicher 214 ist ein kleiner Zwischenspeicher
009882/1981
der einen Bereich für jedes der Eingangskabel 231 und jedes
der Ausgangskabel 232 besitzt. Diese Bereiche werden von der Hauptsteuereinheit 213 für· die Zwischenspeicherung von
Daten benutzt oder sie ordnen Übertragungsbefehle für den angeschlossenen Kanal an.
Die Ausgabesteuereinheit 212 steuert die Übertragung von Binärwörtern von den variablen Speichereinheiten zu den
peripheren Geräten. Sie arbeitet asynchron auf die Anforderung von einem peripheren Gerät, her oder von der Hauptsteuer
einheit 213, überträgt das gewünschte Wort oder die Wörter
von dem variablen Speicher zu der anfordernden Einheit.
Die notwendige Steuer- und Adresseninformation für derartige Übertragungen werden von dem zugeordneten Speicherbereich im Befehlswortspeicher 214 geliefert. Die Eingabe des
betreffenden Befehlsworts in den zugeordneten Bereich des Befehlswortspeichers 214 besteht in einem Signal, das an die
Ausgabesteuereinheit 212 geliefert wird, um der Anforderung des zugeordneten peripheren Gerätes zu entsprechen. Wenn
das letzte Daten- oder Befehlswort zu dem peripheren Gerät
übertragen wird, wird eine Beendigungsmeldung von der Ausgabesteuereinheit 212 zu der Hauptsteuereinheit 213
009882/1981
übertragen. Mehr Wortübertragungen werden dadurch gehandhabt,
daß ein Wortzählfeld im Übertragungsbefehlswort, das im Befehlswortspeicher 214 gespeichert ist,' abwärts gezählt
wird.
Die Eingabesteuereinheit 211 ist der Ausgabestieuereinheit sehr ähnlich, mit der Ausnahme, daß sie die Übertragung von
binären Datenwörtern von den peripheren Geräten zu dem variablen Speicher steuert. Dieses wird ebenfalls von Befehlswörtern
gesteuert, die im Befehlswortspeicher 212 gespeichert sind.
Jede Steuereinheit eines peripheren Gerätes besitzt ein Ein-/ Ausgabekabel, das für die Übertragung binärer Information
zu und von den zugeordneten peripheren Geräten dient. Ein Ein.-/ Ausgabekabelpaar wird, zusammen mit den zugeordneten Steuerleitungen Ein-/Ausgabekanal genannt, sodaß in der Anordnung
gemäß Fig. 10 sechzehn Kanäle vorgesehen sind. Jeder Kanal besitzt einen Eingangsanschluß/ der "logischer Hafen11 genannt
wird. Diese Hafen werden als Hafen 0 und Hafen 1 bezeichnet. Die 32 Hafen wurden aufeinanderfolgend von 0 bis 31 nummeriert,
um hafenorientierte Instruktionsformate zuzulassen.
-47 -
009802/1981
Das System besitzt drei verschiedene Arten von Binärwörtern,
die zwischen der Ein-/Ausgabesteuerung 58 und den peripheren Geräten übertragen werden können. Diese sind {1) Befehlsworte,
die Steuerinformation für die Hauptsteuereinheit 213 enthalten;
(2) Befehlsworte, die als Steuerinformation für die peripheren Geräte gedacht sind und (3) Datenwörter, die zu allen variablen
Speichereinheiten oder zu den peripheren Geräten übertragen werden sollen. Die Wörter nach (1) werden über Eingangs kabel,
die Wörter nach (2) über Ausgangskabel und die Wörter nach
(3) über beide Kabel übertragen. Die Steuerleitungen dienen zur
Steuerung dieser Übertragungen.
Die Übertragung von einem oder mehreren Befehlswörtern nach (2) und eines oder mehrerer Datenwörter wird als
Befehlübertragungs^Job oder als Datenübertragungs-Job bezeichnet. Die Zahl von Wörtern, die in einem Job übertragen
werden sollen, ist im Befehlswort, das diesem Job zugeordnet
ist, enthalten. Die Eingabesteuereinheit 211 behandelt Eingabedatenübertragungs-Jobs,
während die Ausgabesteuereinheit 212 Ausgabedatenübertragungs-Jobs und Befehlsübertragungs-Jobs
behandelt. Alle diese Jobs werden von der Hauptsteuereinheit
- 48 -
009882/1981
213 eingeleitet. Wenn sie jedoch dann eingeleitet sind, werden sie vom Inhalt des Befehlswortspeichers 213 gesteuert.
Wenn die Steuereinheiten 211 und 212 den Job beenden,
wird ein Ende-Signal zu der Hauptsteuereinheit 213 übertragen, um die Einleitung der nächsten Operationsfolge
zu ermöglichen.
Die Hauptsteuereinheit 213 enthält zwei 64-Bit-umfassende
"Geschichtsregister", die Information über den Zustand
aller Häfen zu jeder Zeit enthalten . Sie werden als Geschichtsregister
1 und Geschichtsregister 2 bezeichnet. Das.Geschichtsregister 1 enthält Information über die Verfügbarkeit
der Häfen 0 bis 19, während das Geschichtsregister
2 Information über die Verfügbarkeit der Häfen 20 bis 31 enthält. Der Zustand jedes Hafens wird durch
einen dreistelligen Binär-Code repräsentiert, der folgendermaßen
interpretiert wird;
009882/198
000 Hafen frei - nicht gesperrt
001 Hafen gesperrt
010 Befehlsübertragung läuft
011 Hafen während der Befehlsübertragung gesperrt
100 Datenübertragung läuft
101 Hafen während Datenübertragung gesperrt
Andere Zustandsangaben sind noch mit dem nichtverbrauchten
Code-Wörtern des dreistelligen Codes möglich«
Ein Teil des Geschichtsregisters 2 (Bits 3 9 bis 46) wird als
Basis-Adressenregister bezeichnet und enthält eine 8-Bit-Basisadresse.
Die Basisadresse kennzeichnet den ersten Bereich eines 2048-Wortblockes in den variablen Speichereinheiten.
Da detaillierte Folgen von Befehlswörtern in dem variablen Speicher gespeichert sind, gibt diese Basisadresse einen
Bezug auf einen betreffenden Sektor der variablen Speichereinheiten für solche Folgen. Die Basisadresse wird in dernachfolgend
beschriebenen Weise verwendet.
Alle Wörter werden asynchron durch die Verwendung eines Anforderungsimpulses und eines Bestätigungsimpulses
- 50 -
009882/1981
SO
für jede Übertragung eines Wortes benutzt. Die Anforderungen werden von der Einheit ausgesendet, die eine
Aktion wünscht, wobei die Bestätigungssignale zu der anfordernden
Einheit zurückübertragen werden, um anzugeben, daß die Aktion durchgeführt wurde. Wenn beispielsweise
ein peripheres Gerät Daten besitzt, die es zu der variablen Speicher einheit übertragen möchte, dann sendet das periphere
Gerät einen Anforderungsimpuls zu der Ein-/Ausgabesteuereinheit (IOC) 58 und überträgt das Datenwort über das betreffende
Kabel zu der Eingabesteuereinheit 211. Die Eingabesteuereinheit 211 speichert das Wort in einem Pufferspeicherregister
zwischen und sendet einen Be st ätigungs impuls zu dem peripheren Gerät zurück, wodurch angezeigt wird, daß das
Wort empfangen wurde. Das periphere Gerät entfernt dann das
Binärwort vom Datenkabel und geht zu dem nächsten Wort über, indem es wieder eine Anforderung aussendet.
Die Eingabesteuereinheit 211 decodiert den Adressenteil der empfangenen Daten und erzeugt eine Einschreibanforderung
für die betreffende variable Speichereinheit. Der Rest der variablen Speicheradresse wird dann zusammen mit dem
- 51 -
009882/1981
■ -. af-
St
Datenwort auf die Leitungen zu der Schnittstellen-Schaltereinheit
59 übertragen. Die variable Speichereinheit wird auf die Anforderung hin tätig, empfängt Daten- und
Adresseninformation und schickt einen Bestätigungsimpuls zu der Eingabe steuerung 211 zurück. Die Einheit 211 entfernt
dann die Daten- und Adressenwörter und geht zu der nächsten
Aufgabe über.
Wenn ein peripheres Gerät Daten vom variablen Speicher anfordert, wird der Adressenteil des Befehlswortes von der
Ausgabesteuereinheit 212 decodiert, um eine Abrufanforderung
für die betreffende Speicher einheit zu erzeugen. Die Adresse des variablen Speichers wird dann über die Ausgangsleitungen
zu der Schnittstellen-Schaltereinheit 59 übertragen und wenn
die Anforderung erfüllt ist, wird eine Bestätigung zu der Ausgabesteuereinheit 212 gesendet. Das abgerufene Wort wird
in den Pufferspeicher in der Ausgabesteuereinheit 212 eingegeben
und dann auf die betreffende periphere Einrichtung auf dem entsprechenden Ausgangskabel zusammen mit der Bestätigung
durchgeschaltet, die anzeigt, daß die ursprüngliche Anforderung erfüllt wurde.
009882/198 1 ; :
Obwohl die Steuereinheiten 211 und 212 nur eine Anforderung
gleichzeitig bearbeiten können, können diese Anforderungen jederzeit von jedem der peripheren Geräte aus gesendet werden.
Diese Anforderungen werden in den Steuereinheiten in eine Warte-
schlange eingereiht, bis sie erfüllt werden können.
Zum Verständnis des detaillierten Programmflusses ist es zunächst notwendig, die Organisation eines Teils der variablen
Speichereinheiten zu erläutern. Der 7 9-Wortblock von variablen Speicherbereichen, der sich auf das Basisadressenregister
bezieht und "Ablagebox" bezeichnet wird, ist für die IOC 58
abgestellt worden. Die Ablagebox stellt ein Analogon zu einem Verkehrsschutzmann dar, der den Verkehr dirigiert und sie
dient zum Schalten von Leiten der Programminitialisierung und des Programmflusses.
Die verschiedenen Ein-/Aus gäbe-Jobs und Zustandslisten,
auf die Bezug genommen werden muß, wenn die IOC mit ihren
Jobs weiterarbeitet, sind in einer geketteten Wortliste organisiert, die als Verbindungskette bezeichnet wird. Diese Verbindungsketten
werden durch Lagewörter erreicht, die ahs "Kopfzeiger11 bezeichnet werden. Diese Kopfzeiger werden
009882/1981
■ : -§a -si.
in der Ablagebox gespeichert. Die Kopfzeiger enthalten zwei Adressen; eine Verbindungszeiger adresse, die das nächste
Wort in einer Verbindungskette lokalisiert und eine Befehlszeigeradresse,
die das erste Befehlswort eines Ein-/Ausgabe-Jobs, der ausgeführt werden soll, lokalisiert* Nur die Kopfzeiger
(oder Lagewörter) müssen in der Ablagebox gespeichert werden. Die Verbindungsketten und Ein-/Ausgabe-Jobprogramme
können sonst irgendwo im variablen Speicher gespeichert sein. Die Hauptsteuereinheit 213 enthält ferner einen Befehlszähler
für die Folgesteuerung durch die Ein-/Ausgabe-Ünterprogramme, die von den Kopfzeigern bezeichnet werden.
Fig. 11 zeigt nun ein ausführliches Blockschaltbild der Zeitgabe-
und Zustande einheit 60, die in Fig. 3 in Blockform dargestellt ist. Die Zeitgabe- und Zustandseinheit 60 besitzt drei wichtiger·
Untereinheiten, die Zustandseinheit 240, den Zeittaktgenerator 241 und die Speicherübertragungseinheit 242. Jede dieser Einheiten führt eine spezielle Funktion für das Gesamtdatenfeerarbeitungssystem
aus. Die Zustandseinheit 240 beispielsweise
bildet die Schnittstelle mit der Zustande konsole, die von dem
Bedienungspersonal benutzt wird, um die Operation des Systems
009882/1981
. 2Ü30812
-SA-
Sk
zu überwachen oder sie entnimmt Daten vom System oder führt Daten in das System ein für die Wartung und Steuerung.
Darüberhinaus sammelt die Zustandseinheit, 240, speichert und verteilt einen beträchtlichen Betrag von grundsätzlicher
Zustandsinformation, die das arbeitende System betrifft. Sie ist mit allen anderen Einheiten des Datenverarbeitungs-
^ systems mit den Zustandsleitungen 243 verbunden, die die
Sammlung von Zustandsinformation unabhängig von allen normalen
Datehwegen im arbeitenden System gestatten.
Der Zeittaktgenerator 241 ist zwischen das arbeitende System und den Taktgeber 244 mit hoher Frequenzgenauigkeit eingeschaltet.
Der Taktgeber 244 erzeugt die grundlegenden Zeittakte für das gesamte Datenverarbeitungssystem. Der Zeittaktgenerator
241 gibt Befehlswörter an die Ein-/Ausgabesteuer einheit ab, um diese zu veranlassen, spezielle Operationsfolgen
zu speziellen Zeiten auszuführen. Der Zeittaktgenerator 241 erzeugt" auch Realzeitimpulse für die peripheren
Geräte der Fig. 10, um die Zeitvorgänge der peripheren Operationen zu steuern. Darüberhinaus kann der Zeittaktgenerator
241 den Kalendertakt für die Tageszeit (TOD) an die Verarbeitungs·
009882/1981
203ÜB 1 2
einheiten liefern oder an die Ein-/Ausgabesteuereinheiten auf deren Anforderung hin.
Der hochpräzise Taktgeber 244 liefert ein 5 MHz-Zeittaktsignal
an den Zeittaktgenerator 241, der einen 48 Bit-Kalendertakt -TOD-Zähler
enthält. Das letzte kennzeichnende Bit dieses TOD-Zählers repräsentiert daher O4 2 Mikrosekunden und die Gesamtzählung
des Taktgebers entspricht etwa einem Jahr. Darüberhinaus
liefert der hochpräzise Taktgeber 244 ein 42 Bit umfassendes binär-codiertes Dezimalwort (BCD) an den Zeittaktgenerator,
wobei das letzte kennzeichnende Bit einer Millisekunde entspricht. Eine Verarbeitungseinheit kann dieses BCD TOD
anfordern, um den frequenzgenauen Taktgeber 244 und den Zeittaktgenerator 241 zu synchronisieren.
Die Speicherübertragungseinheit 242 hat den einzigen Zweck,
den Inhalt der Programmspeicher 52 und 53 in Fig. 3 zu ver-
·■■■'■
ändern. Sie ist die einzige Einheit, die diese Fähigkeit hat,
sodaß alle Programmspeicheränderungen über diese Speicherübertragungseinheit
242 abgewickelt werden müssen. Die Speicherübertragungseinheit 242 empfängt Befehls- und .Datenwörter
und verteilt Programmspeichermodifizierungen
- 56 -
0098 82/1981
ORIGINAL IMSPECTID
2Ü30S12
über die Speicherübertragungs- Schnittstellenschalter einheit
61' , zu den entsprechenden Programmspeichereinheiten. Sie überwacht auch Fehler in der empfangenen Information
und berichtet diese Fehler als Zustandsinformation an die Zu-Standseinheit
240.
Die drei beschriebenen Einheiten teilen sich die Übertragungskanäle in die und aus der Zeitgabe- und Zustande einheit 60.
Einer dieser Übertragungswege verläuft über die Zeitgabe-
und Zustands-Schnittstellenschaltereinheit 61. Die Daten werden in die oder aus der Zeitgabe - und Zustande-Schnittstellen-Schaltereinheit
61 in fast der gleichen Weise übertragen, als sie in die oder aus den anderen wichtigeren Einheiten, wie
beispielsweise der variablen Spei eher einheit, erfolgen.
Um eine Standardisierung der Schnittstellen-Schaltereinheiten zu erreichen, wird eine Schnittstellen-Übertragungseinheit
245 vorgesehen, die den Zugriff der Zustandseinheit 270, des Zeittaktgenerators 241 und der Speicherübertragungseinheit
242 in die einzige Schnittstellen-Schaltereinheit auf Multiplex-Basis steuert.
-'57 -
0098 82/1981 ^inal inspect»
Um eine Möglichkeit zu haben, das arbeitende System zu unterbrechen,
teilen sich die drei funktionellen Einheiten 240, 241 und 242 in einen einzigen Kanal 246 der Ein-/Ausgabesteuereinheit.
Diese Kanalunterteilung wird von einer Kanalsteuereinheit 247 gesteuert.
Das Wartungs- und Diagnose.untersystem 18 ist auch an die
Zeitgabe- und Zustands einheit 60, und zwar über das M & D-Pufferspeicherregister
248 angeschlossen. Auf diese Weise kann das Wartungs- und Diagnoseunter system 18 Berichte von
der Operation der gesamten Zeitgabe- und Zustands einheit 60 empfangen und deren Operation steuern.
Die Zustandseinheit 240 besitzt vier größere Schnittstellen (oder Anschlüsse). Diese Anschlüsse sind der manuelle Anschluß
zwischen der Zustands steuerkonsole und der Zustandseinheit mittels der Leitungen 249, der festverdrahtete Anschluß
zwischen der Zustandseinheit 240 und allen anderen Einheiten der zentralen Logik und Steuerung mittels der Leitungen 243 und die beiden programmierten Anschlüsse über
die Schnittstellen- Schalter einheit 61 und den IOC-Kanal .
009882/1981
246. Die Aufgabe dieser Zustandseinheit besteht darin, Systemzustandsinformation zu sammeln, die arbeitenden
Programme über den Zustand des Systems zu informieren und diese Funktionen auszuführen, die von dem Programm
eingeleitet werden und von dem festverdrahteten Anschluß verteilt werden. Einer dieser verdrahteten Ausgänge betrifft
fc die Biockierungssignale, die in der Lage sind, Datenübertragungen
an der Schnittstellen-Schaltereinheit zu sperren und auf' diese Weise eine Systemuriterteilung, Segmentierung und Isolierung
gestatten, Die Zustandseinheit 240 verwendet den IOC-Kanal 246 für Unterbrechungszwecke, wann immer eine beträchtliche Änderung im System zustand auftritt.
Ein ausführlicheres Blockschaltbild der Zustandseinheit 240 zeigt die Fig. 12. Wie dort dargestellt ist, enthält diese Einheit
eine Anzahl von Statusregistern, die in zwei grundlegende Typen unterteilt sind, die als Flip-Flop-Register 260 und Kippregister
261 bezeichnet sind. Es sind insgesamt 108 Flip-Flop-Register 260 und 12 Kippregister 261 vorgesehen. Das sind zusammen
Register. Jedes Statusregister ist exciusiv an einen bestimmten
Modul des Datenverarbeitungssystems angeschlossen.
009682/1981
Der Informationsverkehr mit der Zustandseinheit 240 erfolgt
mit Hilfe der Schnittstellen-Übertragungseinheit 245 a und
zwar über ein Eingaberegister 262 für den Empfang von Information in der Zustandseinheit 240 und über ein Ausgaberegister
263 für die Übertragung von Information von der Zustandseinheit. Das Eingaberegister 262 verteilt Daten- und Befehlswörter
mit Hilfe des Verteilers 264 zu den Flip-Flop-Registern 260a
den Kippregistern 261 und der Matrixtreiberschaltung 265. Außer der Steuerung durch programmabhängige Signale vom
Verteiler 264 wird der Matrixtreiber 265 auch von mauell erzeugten Signalen gesteuert, die von der Zustande Steuer konsole
über die Leitungen 249 herangeführt werden. Die Matrixtreiber schaltung
265 bildet zusammen mit der Matrixschaltung 266 das grundlegende Blockiersystem für die Datenverarbeitungsschaltungen.
Im allgemeinen wird eine Kreuzpunktmatrix vorgesehen, wobei eine Koinzidenz von Bio ckie rungs anfor derungen
von den verschiedenen Einheiten benutzt wird, um die Blockierungssignale zu erzeugen, die eine aktuelle Unterbrechung von Datenübertragungen zwischen diesen Einheiten
steuern. Diese Blockiersignale werden mit Hilfe der Flip-Flop-Register
260 zu den verschiedenen Schnittstellen-Schalter einheiten übertragen, an denen die Blockierung
bewerkstelligt wird.
0 09,8 82/1981
Die Zustandsinformation in den Flip-Flop-Registern 260 wird kontinuierlich überwacht, um die Zustandsbedingungen
in der zentralen Logik und Steuerung sicherzustellen. Diese Statusangaben werden bezüglich ihrer Priorität in der Prioritätsschaltung
267 geordnet und es werden entsprechende Korrektur- oder Unterbrechungsoperationen von Signalen eingeleitet,
die in der Steuerschaltung 268 erzeugt wurden. Diese werden über die Kanalsteuereinheit 247 zu der Ein-/Ausgabesteuereinheit
247 übertragen.
Die 120 Zustandswörter in den Registern 261 und 262 werden verschiedenen Einheiten des Datenverarbeitungssystems
meistens auf einer IjI Basis zugeordnet. Auf diese Weise
stehen sechzehn Zustandswörter zur Verfügung, die sechzehn variablen Speichereinheiten zugeordnet sind. Zweiunddreißig
Zustandswörter sind verfügbar und zugeordnet den zweiunddreißig Programmspeichereinheiten. Weitere zehn
Zustandswörter sind für die zehn Verarbeitungseinheiten verfügbar. Einige der Einheiten, wie beispielsweise die Zeitgabe·
und Zustandseinheiten erfordern fünf verschiedene Wörter, um alle Zustandsinformation bezüglich dieser Einheit darzustellen.
Die Zustandswörter sind auch verfügbar und repräsentieren
- 61 -
009862/1981
den Status für die verschiedenen peripheren Geräte, die in Pig. 10 dargestellt sind, sowie für verschiedene
Einheiten, die bezüglich der zentralen Logik und Steuerung 15 gemäß Fig. 1 als extern zu betrachten sind.
Fig. 13 zeigt eine mögliche Anzeigedarstellung für die Anzeige
des Zustandes der Einheiten des in Fig. 2 dargestellten Datenverarbeitungssystems
. Für diesen Zweck werden die Einheiten in zwei Grundtypen eingeteilt: Anfordernde Einheiten und angeforderte
Einheiten. Die anfordernden Einheiten besitzen Verarbeitungseinheiten, Ein-/Ausgabesteuereinheiten und die
Zeitgabe- und Zustandeeinheiten. Sie werden anfordernde Einheiten
genannt, weil sie in der Lage sind/ Anforderungen für die Bedienung anderer Einheiten einzuleiten. In ähnlicher Weise
bestehen die angeforderten Einheiten aus Programmspeichern, variablen Speichern, Ein-/Ausgabesteuereinheiten und Zeitgabe-
und Zustandseinheiten. Die in Fig. 13 dargestellte Anzeigematrix ist besonders geeignet für die Anzeige des Zustandes
dieser Einheiten in graphischer Form. Die Anzeigeposition
an jedem Kreuzungspunkt, der einer der anfordernden Einheiten
zugeordnet ist und einer der angeforderten Einheiten, kann
000882/1081
. -MT-
dazu benutzt werden, den Zustand der Verbindung zwischen dieser anfordernden und angeforderten Einheit
anzuzeigen. Wenn beispielsweise an diesen Anzeigepunkten Lampen verwendet werden, dann kann eine einzelne brennende
Lampe dazu benutzt werden, die Unterbrechung des Nachrichtenverkehrs zwischen den beiden Einheiten anzuzeigen.
Darüberhinaus können verschiedenfarbige Lampen ver»·
wendet werden, um den Zustand dieser Einheiten als Funktion der Unterteilung, Segmentierung und Isolierung anzugeben.
So können beispielsweise diejenigen Einheiten, die an einer bestimmten Unterteilung beteiligt sind, durch gleichfarbige
Lampen an den entsprechenden Verbindungspunkten gekennzeichnet werden. Wie es in Fig. 13 zu sehen ist, sind getrennte
Bänke von Anzeigepositionen vorgesehen, um zwischen Isolierung und Unterteilung jeder dieser Einheiten unterscheiden
zu können.
Da nicht alle anfordernden Einheiten Zugriff zu allen angeforderten
Einheiten besitzen, sind nicht an allen Kreuzpunkten Lampen erforderlich.
1 - 63 -
0Ö9882/1SÖ1 ? ^n
Die Darstellungsanzeige nach Fig, 13 bildet einen Teil der
Zustands steuerkonsole, die an die Zustandseinheit 240 in
Fig. 11 angeschlossen ist. In dieser Zustande Steuer konsole sind ferner Bänke von inauellen Schaltern, die zur Erzeugung
von Steuersignalen für die Einleitung der Systemunterteilung -a
Segmentierungs- und Isolierungssignale verwendet werden können. Diese manuell erzeugten Signale und programmabhängig
erzeugten Signale von den Flip-Flop-Registern 260 (Fig. 12)
dienen zur Steuerung der Erzeugung der für die Ausführung der Isolierungs-, Segmentierungs- und Unterteilungsoperationen
notwendigen Biockierungs signale.
Fig. 14 zeigt ein ausführliches Blockschaltbild der Blokkierungslogik,
die einen Teil der Zustandseinheit 240 (Fig. 11) und insbesondere der Matrixtreiberschaltung 265 und der Matrix
260 in Fig. 12 bildet. Wie Fig. 14 zeigt, sind die Matrixtreiber in zwei Typen unterteilt: Die anfordernden Treiber 330 und die
angeforderten Treiber 331. Bei den anfordernden Treibern sind die Treiber 332 des variablen Speichers eingeschlosseni
sie tragen die Nummerierung 16 , um den 18 variablen Speichereinheiten
zu entsprechen. Ferner sind hierin zwei
- 64 -
009882/1981
Zeitgabe- und Zustandstreiber 333, vier Ein-/Ausgabesteuerung9-treiber
334 und zweiunddreißig Programmspeichertreiber 335 enthalten. In ähnlicher Weise sind bei den angeforderten Treibern
331 zehn Treiber 336 der Verarbeitungseinheit, zwei Zeitgabe- und Zustandstreiber 337 und vier Ein-/Aus gäbe Steuerungstreiber
338 enthalten. Der Ausgang jedes dieser Treiber umfaßt eine fe Matrixsammelleitung, wie beispielsweise die Sammelleitungen
33 9 und 340, die als anfordernde Sammelleitungen und angeforderte
Sammelleitungen jeweils bezeichnet werden können.
An der Schnittstelle oder dem Kreuzpunkt jeder anfordernden Sammelleitung mit jeder angeforderten Sammelleitung befindet
sich eine logische Schaltung 341. Alle diese logischen Schaltungen 341 sind in ihrem Aufbau identisch und benutzen Signale auf der
anfordernden und angeforderten Sammelleitung, um Steuersignale für die Blockierung zu erzeugen. Einzelheiten dieser
Schaltungen werden an anderer Stelle der Beschreibung noch ausführlich erläutert.
Zum besseren Verständnis der Blockier anordnung ist in
Fig. 5 ein vereinfachtes Beispiel der Blockiersignalerzeugung und -verwendung dargestellt. Zunächst sei aber noch einmal
009882/1981
daran erinnert, daß zwei Zeitgabe- und Zustande einheiten im Datenverarbeitungssystem vorgesehen sind. In Fig. 15
sind diese als Einheiten 350 und 351 dargestellt. Diese Einheiten sind in. jeder Hinsicht identisch, leiten aber unabhängige
Blockiersignale ab. Wie es bei der Zeitgabe- und Zustandseinheit 350 zu sehen ist, werden die Signale der anfordernden
Einheit zu den Matrixtreibern 330 übertragen, während die Signale der angeforderten Einheit zu den Matrixtreibern 331
übertragen werden. Die Matrix 266 erzeugt Blockier signale, die zu den Flip-Flop-Registern 240 übertragen werden. Die
Blockiersignale werden über das Steuertor 355 zu der entsprechenden
Register position 260 übertragen und erzeugen ein Blockiersignal auf der Leitung 356. Die Blockierbedingungen
werden in den Matrixtreibern 330, 331 gespeichert und können ausgelesen und von den Verarbeitungseinheiten geprüft werden.
Das Zustands-Bit 353 kann per Programmsteuerung gesetzt werden und wenn es nicht von dem UND-Tor 354 zurückgestellt
wird, erzeugt es unabhängige Blockier signale auf der Leitung
356 auf einer paarweisen Basis. Das Blockiersignal auf der Leitung 356 wird zu der Schnittstellen-Schaltereinheit der
zu blockierenden Einheit übertragen, die im vorliegenden Beispiel die Schnittstellen-Schaltereinheit 357 des variablen
Speichers 1 ist.
00988271901
Das Signal auf der Leitung 356 wird zu dem ODER-Tor 358 übertragen, wo es mit einem ähnlichen Signal der Zeitgabe-
und Zustandseinheit 351 logisch verknüpft wird. Das Ausgangssignal
des ODER-Tores 358, das auf der Leitung 359 auftritt,
wird zu der Anzeige übertragen, die in Fig. 13 dargestellt ist. Ferner wird dieses Signal auch zu dem Steuertor 360
übertragen. Dieses Tor 360 sperrt die Übertragung von Daten von der variablen Speichereinheit 1 zu der Verarbeitungseinheit
1 dadurch, daß Über tr agangsanforderungen an diesem Tor
verhindert werden. Auf diese Weise wird die Blockierung an der Schnittstellen-Schaltereinheit wirksam, um die Signalübertragung
zwischen den beiden Einheiten zu sperren.
Es ist nun zu sehen, daß die Anordnung gemäß Fig. 15 nur ein Beispiel für ähnliche Verbindungen und für eine ähnliche
Logik ist, die für die Blockierung des Informationsverkehrs zwischen zwei in Fig. 2 dargestellten. Einheiten vorgesehen
ist. Eine Einheit ist isoliert, wenn sie gegenüber allen Einheiten des Systems blockiert ist. Eine Anzahl von Einheiten
sind abgetrennt oder unterteilt, wenn ihr Nachrichtenverkehr mit allen anderen Einheiten des Systems, mit Ausnahme den-
• - 67 -
0098Ö2/1ÖÖ1 '
jenigen ihrer eigenen Gruppe, gesperrt ist. Jede dieser
Funktionen, d.h. Isolierung und Unterteilung, werden von
dem gleichen Typ von Blockiersignalen gesteuert, die in
ähnlicher Weise erzeugt werden und an der Schnittstelle, der sogenannten Schnittstellen-Schalter einheit, wirksam
werden, um Datenübertragungen zu sperren.
Die Segmentation stellt dagegen einen Freiheitsgrad dar, der nicht immer von den Matrixtreiberschaltungen gehandhabt werden kann, da ein Segment auch als eine Unterteilung
innerhalb einer Unterteilung angesehen werden kann. Daher kann ein Segment durch Programmsteuerung gebildet
werden, die direkt mit den Zustands-Bit-Positionen 353 über
einen Anschluß 353 zusammenarbeitet, der eine Umgehung für die Matrixtreiberschaltungen darstellt. Dieses Merkmal
ist ebenfalls in die Zustandseinheit eingebaut und per Instruktion
von der Verarbeitungseinheit abrufbar.
Fig. 16 zeigt ein ausführliches logisches Diagramm, bei dem die Logikschaltungen des Unterteilungs ab schnittes der Treiberlogik
der anfordernden Einheit, dargestellt in Fig. 14
- 68 -
0 0.98 82/1981
als Block 330, verwendet werden. Eine Flip-Flop-Schaltung
420 dient zur Speicherung der per Programm eingeleiteten Anforderungen für die Systemunterteilung. Der Flip-Flop 420
wird von den NAND-Schaltungen 421 und 422 gesteuert. Diese
Programmaaforderungen entstehen durch Instruktionen, wobei
eine besordere Unterteilungsanforderung durch ein Muster von
Daten-Bits repräsentiert wird, die Tore, ähnlich den NAND-Schaltungen
421 und 422, in den gesamten Logikschaltungen der Unterteilungstreiber einer anfordernden Einheit treiben.
Manuelle Anforderungen werden von Schaltern In der Zustands Steuerkonsole
initiiert und erscheinen auf der Leitung 423 zusammen mit einem Signal auf der Leitung 424, das die
manuelle Betriebsart erlaubt. Diese Signale werden zu den Emitterfolger-Schaltungen 425 und 426 jeweils übertragen,
deren Ausgangssignale zu der NAND-Schaltung 427 übertragen werden. Das Ausgangssignal dieser Schaltung wird zusammen
mit dem 'WmAu1S gangsßi'gnal des Flip-Flops 420 zu dem NOR-Tor
428 übertragen, dessen Ausgangssignal seinerseits zu dem Kabeltreiber 429 übertragen wird.
Es ist zu sehen, daß eine Anforderung für eine Systemunter-
0038 62/1981
toLung per Programm, registriert im Flip-Flop 420 , oder eine manuelle Anforderung, angegeben durch das
Aus gangs signal der NAND-Schaltung 427, ein Signal auf der
Leitung 430 einleitet, das eine Anforderung für eine Systemunterteilung
angibt. Das 11I" -Aus gangs signal des Flip-Flop
420 wird zu der Schaltung 431 übertragen, um einen bilateralen
Zugriff zu dem Flip-Flop 420 für die Verwendung des Wartungsund Diagnose-Unter systems zu ermöglichen.
Eine Tr eiberIo gikschaltung, wie die in Fig. 16 dargestellte,
ist für jede anfordernde Einheit vorgesehen, d.h. daß 16 derartige Logikschaltungen vorhanden sind, eine für jeden
der variablen Speichermoduln ·, zwei Schaltungen für die Zeitgabe- und Zustandsmoduln, vier Logikschaltungen für die
Ein-/Aus gabesteuer einheit und zweiunddreißig Logikschaltungen für jede der zweiunddreißig Programmspeichermoduln.
In Fig. 17 ist die Unterteilungstreiber logik für die angeforderten
Einheiten dargestellt^ die in Fig. 14 als Block 331
gezeigt sind. Zur Vereinfachung'wurde-angenommen, daß
nur zwei getrennte Syetemunterteilungen für "das Datenverarbeitungssystem
der vorliegenden Erfindung notwendig sind.
ο SlS <=>
0098 82/1981
- W-
Diese wurden als Systemunterteilung 1 und Systemunterteilung 2 bezeichnet. In Fig. 17 dient die Logik zur Behandlung von
Anforderungen für die Hereinnahme in jedes dieser beiden Teilsysteme. Eine Flip-Flop-Schaltung 440 dient zur Registrierung
einer Anforderung per Programm für die Zuteilung zu dem Unter system 1, Diese Anforderung per Programm
erscheint als Eingangs signale an den NAND-Schaltungen 441 und 442. In ähnlicher Weise dient der Flip-Flop 443 zur Speicherung
einer Anforderung per Programm mit Hilfe der NAND=· Schaltungen 444 und 445ftir eine Her einnahme, in das Untersystem
2.
Manuelle Anforderungen für Hereinnahme in diese Systemunterteilungen erscheinen auf einer einzigen Leitung 446,
auf der ein "!"-Signal eine Anforderung für Hereinnahme in das Unter system 1 und ein "0" -Signal eine Anforderung
für die Hereinnahme in das Untersystem 2angibto Diese Signale
werden zu den Emitterfolger-Schaltungen'447 übertragen,,
die ein normales Aus gangs signal auf der Leitung 448 und ein invertiertes Auigangsgignal auf d®r Leitung 449 erzeugen«
Ein Signal auf der Leitung 450 e das die manuell© Betriebsart :
009882/1981
erlaubt, wird zu der Emitterfolger-Schaltung 451 übertragen.
In ähnlicher Weise wird ein Signal auf der Leitung 452 zu der Emitterfolger-Schaltung 451 übertragen,, das
eine automatische Betriebsart ermöglicht.
Die lfO"-Ausgangssignale der Fliß-Flops 440 und 443
werden zusammen mit den Ausgangs Signalen der Emitterfolger 447, 451 und 453 selektiv zu einer Bank von NAND-Schaltungen
übertragen, zu denen die Schaltungen 454, 455, urid 457 gehören. Die NAND-Schaltungen 454 und 455 erzeugen
Signale, die die Anforderung auf Hereinnahme in das Untersystem 5 anzeigen. Diese Signale werden zu dem NOR-Tor
458 und von dort zu dem Kabeltreiber 459 übertragen. In
ähnlicher Weise erzeugen die NANB-Schaltungen 456 und 457
Signale, die Anforderungen für die Hineinnahme in das Untersystem 2 angeben. Diese Signale werden zu dem NOR-Tor 460
und von dort zu dem Kabeltreiber 461 übertragen. Daher gibt ein Signal auf der Leitung 462 eine Anforderung für die Her einnahme in das Unter system 1 an, während ein Signal auf der
Leitung 463 eine Anforderung für die Her einnahme in das Untersystem
2 anzeigt.
009882/1981
-Mf-
Die Schaltungen 464 und 465 dienen zum Zugriff zu den Flip-Flops
440 und 443 in ähnlicher Weise, wie zu der Schaltung 431 in Fig. 16.
Es sei erwähnt^ daß für jede der angeforderten Einheiten,
dargestellt in Fig. 14 als Block 331 β eine Logikschaltung
erforderlich ist wie die in Fig. 17t dargestellte. Daher werden
zehn Treiberlogikschaltungen für die Verarbeitungsmoduln,
zwei Treiberlogikschaltungen für die Zeitgabe- und Zustande moduln
und vier Treiberlogikschaltungen für die Ein-/Ausgabesteuerung benötigt. Obwohl die Schaltungen der Figuren 16
und 17 so dargestellt sinds als ob sie eine Systemunterteilung
ermöglichen, ist doch verständlich, daß Systemunterteilungen,
die geringer sind als ein vollständiges Operationssystem, eher zu einer Segmentierung als zu einer Unterteilung führen.
In jedem der Treiberschaltungen für die anfordernde Einheit und in jeder Treiberschaltung für eine angeforderte Einheit
in Fig. 14 ist eine Treiberlogikschaltung für eine Isolierungsanforderung enthalten, wie sie in Fig. 18 dargestellt ist.
Ein Flip-Flop 470 dient zur Speicherung von Anforderungen für eine Isolierung gier Programm, wobei derartige Anforderungen
- 73 r
009882/1981
zu den NAND-Schaltungen 471 und 472 übertragen werden.
Eine manuelle Anforderung für eine Isolierung, die auf der Leitung 473 herangeführt wird, wird zu dem Emitterfolger
474 übertragen. In ähnlicher Weise wird ein Signal auf der Leitung 475 verfügbar sein, das angibt, daß die zugeordnete
Einheit ihre Leistung verloren hat. Dieses Signal wird zu
dem Emitterfolger 476 übertragen. Da der Leistungsverlust
in einem Modul erforderlich macht, daß dieser Modul vom
Rest des Systems isoliert werden muß, so wird solch ein Signal, das den Leistungsverlust angibt, in der gleichen
Weise behandelt, wie eine Anforderung für eine Isolierung.
Das "1" -Aus gangs signal des Flip-Flop 470 wird zusammen
mit dem Aus gangs signal der Emitterfolger 474 und 476 zu dem NOR-Tor- 477 übertragen, dessen Ausgang auf den Kabeltreiber
478 gegeben wird. Ein Aus gangs signal auf der Leitung 479 zeigt daher an, daß der zugehörige Modul vom Rest des
Systems isoliert werden muß.
Die Indikator schaltung 480 ist- mit dem MOM-Sigealausgang
des Flip-Flops 470 für eine Aufgabe verbunden, die ähnlich derjenigen ist, die bereits im Zusammenhang mit den Fig„
16 und 17 beschrieben wurde,
009882/1911
Fig. 19 zeigt die Logiks die für jeden der Kreuzpunkte
in Pig. 14 erforderlich ist. Fig. 19 stellt daher die Matrixkreuzpunktlogik
341 in Fig. 14 dar. Es ist zu erwähnen, daß eine dieser Kreuzpunktlogikschaltungen für jedes Paar von
anfordernder und angeforderter Einheit erforderlich ist. Die Eingangsleitung 47 9 führt ein Signal^ das eine Anforderung
für eine Isolierung von einem anfordernden Modul anzeigt. Dieses Signal wird von einer Schaltung erzeugt,,, die ähnlich
der in Fig. 18 dargestellten Schaltung ist0 In ähnlicher Weise
führt die Leitung 479" ein Signal,, das eine Anforderung für
eine Isolierung von einem angeforderten Modul angibt. Dieses Signal wird von einer Schaltung erzeugt^, die der.in Fig. 18
dargestellten ähnlich ist. . ■
Ein Signal auf der Leitung 430 aeigt eine Anforderung für
Systemunterteilung-von einer anfordernden Einheit an^ das
von einer Schaltung gewonnen wirdö die der in Fig. 16 dargestellten
ähnlich ist„ Ein Signal auf d®r Leitung 462 gibt eine
Anforderung für eine Hereinnahm® ia eia Untersystem X '
von einem angeforderten ModiäüU aaa während ein Signal auf
der Leitung 463 eine Anforderung für die Hereinnähme -
, - 75 -
009882/1981
in das Untersystem 2 von einem angeforderten Modul
angibt. Die Signale auf den Leitungen 462 und 463 werden
von Schaltungen erzeugt, die ähnlich der in Fig. 17 dargestellten sind.
Das Signal auf der Leitung 430 wird direkt zu der NAND-Schaltung
490 übertragen und über den Inverter 491 auch zu der NAND-Schaltung 492:. Die Aus gangs signal dieser Schaltungen
490 und 492 werden zusammen mit den Signalen auf den Leitungen 479 und 4791 zu dem NOR -Tor 493 übertrage^ dessen
Ausgangssignal in Sinus form zu den Kabeltreibern 494 und übertragen wird. Das Aus gangs signal auf der Leitung 496
ist ein Blockier signal, das zu der Schnittstellen-Schaltereinheit
eines jeden angeforderten Moduls übertragen werden kann und das dazu dient, den Zugriff eines speziellen angeforderten
Moduls zu dem anfordernden Modul sperrt. Die spezielle Verwendung eines dieser Blockiersignale wurde bereits im Zusammenhang mit der Schnittstellen-Schaltereinheit gemäß
Fig. 9 erläutert.
Es ist zu sehen, daß die in den Schaltungen ähnlich der Fig.
erzeugten Blockierungssignale ein Hilfsmittel für die
- 76 -
009882/1981'
Sperrung des Nachrichtenverkehrs zwischen jedem Paar von anfordernden und angeforderten Moduln des Datenverarbeitungssystems
darstellt. Die Sperrung der Kommunikation trennt derartige Modulpaare effektiv, da kein Informationsverkehr
zwischen diesen gestattet ist. Wenn die Moduln auf diese Weise getrennt wurden, können sie an getrennten und
unabhängigen Datenverarbeitungsoperationen teilnehmen, wobei diese von verschiedenen Programmen gesteuert werden,
indem sie unterschiedliche Verarbeitungseinheiten und variable Spei'chereinheiten sowohl als auch verschiedene Zeitgabe·· und
Zustandseinheiten und verschiedene Ein»/Ausgabesteuereinheiten verwenden. Im wesentlichen werden die verschiedenen
Unterteilungen verschiedene Datenverarbeitungssysteme und sie können solang benutzt werden, wie diese Teilung aufrechterhalten
wird. Dieses ist besonders nützlich in großen Datenverarbeitungssystemen, die gelegentlich großen Belastungen
durch Realzeitberechnungen unterliegen, die jedoch zu anderen Zeiten geringere Realzeitbelastungen aufweisen. Es ist
hierbei wünschenswert, im letztgenannten Falle die überschüssige Datenverarbeitungskapazität für andere Zwecke
zu benutzen. Beispielsweise kann während geringerer Belastungsstunden der Realzeitdatenverarbeitung ein
- 77 -
0098 82/1981
Teil des Systems von der Realzeitrechenlast abgetrennt und für eine Nichtrealzeitdatenverarbeitung, beispielsweise
für Assemblierung, Kompilierung und verschiedene Wartungs- und Diagnosezwecke benutzt werden.
009882/1981
Claims (6)
1. Modulares Datenrechner system mit einer Anzahl von Verarbeitungseinheiten, Speichereinheiten, Ein-/Ausgabeeinheiten
und einem jeder Einheit zugeordneten Schalterkreis zur Steuerung der Verbindungen zwischen der zugeordneten
Einheit und den anderen Einheiten, dadurch gekennzeichnet, daß eine Schaltungsanordnung (Fig. 14)
die Schalterkreise steuert, um eine Unterteilung der Einheiten des Systems in eine Anzahl getrennter, unabhängig arbeitender Datenrechner systeme vorzunehmen.
2. Modulares Datenrechnersystem nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltungsanordnung eine logische
Matrix enthält, die die Einheiten, die eine Bedienung anfordern (330; Fig. 14) von den Einheiten, die eine Bedienung
gewähren {331} trennt, wobei jeder Kreuzungspunkt (341) der logischen Matrix Signale abgibt, um die Kommunikation
zwischen einer Einheit, die eine Bedienung anfordert , und einer Einheit, die eine Bedienung gewährt,
verhindert.
-79-
009882/1981
3. Modulares Datenrechner system nach Anspruch 2, dadurch gekennzeichnet, daß die Logikmatrix
von programmgenerierten Signalen (421, 422; Fig* 16,
441, 442, 444, 445; Fig. 17) betrieben wird, die in
der logischen Matrix { 420; Fig. 16, 440, 443; Fig. 17) gespeichert sind.
4. Modulares Datenrechner sy stern nach Anspruch 2,
dadurch gekennzeichnet, daß die logische Matrix von manuell erzeugten Signalen {423; Fig* 16, 446;
Fig. 17) von einer Steuerkonsole {J13 ) betrieben
wird.
5. Modulares Datenrechnersystem nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltungsanordnung
weiterhin die Schalterkreise steuert, um die Trennung (Fig. 18) einer Einheit von dem System
zu bewirken.
009882/1981
6. Modulares Datenrechnersystem nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltungsanordnung
ein Anzeigefeld (Fig. 13) enthält, das
anzeigt, zu welcher Systemunterteilung jede Einheit gehört.
009882/1981
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US83624269A | 1969-06-25 | 1969-06-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2030812A1 true DE2030812A1 (de) | 1971-01-07 |
Family
ID=25271519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702030812 Pending DE2030812A1 (de) | 1969-06-25 | 1970-06-23 | Modulare Datenrechnersysteme |
Country Status (7)
Country | Link |
---|---|
US (1) | US3641505A (de) |
AU (1) | AU1659170A (de) |
BE (1) | BE752350A (de) |
DE (1) | DE2030812A1 (de) |
ES (1) | ES381850A1 (de) |
FR (1) | FR2047938B1 (de) |
NL (1) | NL7009018A (de) |
Families Citing this family (101)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4121284A (en) * | 1972-09-11 | 1978-10-17 | Hyatt Gilbert P | Computerized system for operator interaction |
DE2117128A1 (de) * | 1971-04-07 | 1972-10-19 | Siemens Ag | Verfahren zum Ein- und Ausschalten von Systemeinheiten in einem modular aufgebauten Verarbeitungssystem |
GB1393898A (en) * | 1971-08-17 | 1975-05-14 | Systemware Ltd | Electronic data processing apparatus |
US4031521A (en) * | 1971-10-15 | 1977-06-21 | International Business Machines Corporation | Multimode programmable machines |
US4099235A (en) * | 1972-02-08 | 1978-07-04 | Siemens Aktiengesellschaft | Method of operating a data processing system |
US3737870A (en) * | 1972-04-24 | 1973-06-05 | Ibm | Status switching arrangement |
GB1434186A (en) * | 1972-04-26 | 1976-05-05 | Gen Electric Co Ltd | Multiprocessor computer systems |
GB1432335A (en) * | 1972-05-04 | 1976-04-14 | Schlumberger Ltd | Well logging data processing techniques |
US3812468A (en) * | 1972-05-12 | 1974-05-21 | Burroughs Corp | Multiprocessing system having means for dynamic redesignation of unit functions |
US3916383A (en) * | 1973-02-20 | 1975-10-28 | Memorex Corp | Multi-processor data processing system |
US3913070A (en) * | 1973-02-20 | 1975-10-14 | Memorex Corp | Multi-processor data processing system |
US3835312A (en) * | 1973-03-15 | 1974-09-10 | Gte Automatic Electric Lab Inc | Recovery control circuit for central processor of digital communication system |
US3828321A (en) * | 1973-03-15 | 1974-08-06 | Gte Automatic Electric Lab Inc | System for reconfiguring central processor and instruction storage combinations |
IT988956B (it) * | 1973-06-12 | 1975-04-30 | Olivetti & Co Spa | Governo multiplo |
US3882455A (en) * | 1973-09-14 | 1975-05-06 | Gte Automatic Electric Lab Inc | Configuration control circuit for control and maintenance complex of digital communications system |
FR2253435A5 (de) * | 1973-11-30 | 1975-06-27 | Honeywell Bull Soc Ind | |
US4318182A (en) * | 1974-04-19 | 1982-03-02 | Honeywell Information Systems Inc. | Deadlock detection and prevention mechanism for a computer system |
US4004277A (en) * | 1974-05-29 | 1977-01-18 | Gavril Bruce D | Switching system for non-symmetrical sharing of computer peripheral equipment |
US3984819A (en) * | 1974-06-03 | 1976-10-05 | Honeywell Inc. | Data processing interconnection techniques |
US3928830A (en) * | 1974-09-19 | 1975-12-23 | Ibm | Diagnostic system for field replaceable units |
US4369494A (en) * | 1974-12-09 | 1983-01-18 | Compagnie Honeywell Bull | Apparatus and method for providing synchronization between processes and events occurring at different times in a data processing system |
US4023142A (en) * | 1975-04-14 | 1977-05-10 | International Business Machines Corporation | Common diagnostic bus for computer systems to enable testing concurrently with normal system operation |
US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
US4096571A (en) * | 1976-09-08 | 1978-06-20 | Codex Corporation | System for resolving memory access conflicts among processors and minimizing processor waiting times for access to memory by comparing waiting times and breaking ties by an arbitrary priority ranking |
US4177514A (en) * | 1976-11-12 | 1979-12-04 | General Electric Company | Graph architecture information processing system |
US4091455A (en) * | 1976-12-20 | 1978-05-23 | Honeywell Information Systems Inc. | Input/output maintenance access apparatus |
US4301525A (en) * | 1977-03-30 | 1981-11-17 | Lanier Business Products, Inc. | Central control system for dictation |
US4199811A (en) * | 1977-09-02 | 1980-04-22 | Sperry Corporation | Microprogrammable computer utilizing concurrently operating processors |
IT1111606B (it) * | 1978-03-03 | 1986-01-13 | Cselt Centro Studi Lab Telecom | Sistema elaborativo modulare multiconfigurabile integrato con un sistema di preelaborazione |
US4323966A (en) * | 1980-02-05 | 1982-04-06 | The Bendix Corporation | Operations controller for a fault-tolerant multiple computer system |
JPS58501602A (ja) * | 1981-09-18 | 1983-09-22 | クリスチャン ロプシング エ−・エス | マルチプロセッサ・コンピュ−タシステム |
US4866604A (en) * | 1981-10-01 | 1989-09-12 | Stratus Computer, Inc. | Digital data processing apparatus with pipelined memory cycles |
US4453215A (en) * | 1981-10-01 | 1984-06-05 | Stratus Computer, Inc. | Central processing apparatus for fault-tolerant computing |
US4597084A (en) * | 1981-10-01 | 1986-06-24 | Stratus Computer, Inc. | Computer memory apparatus |
EP0077153B1 (de) * | 1981-10-01 | 1987-03-04 | Stratus Computer, Inc. | Digitale Datenverarbeitungsanlage mit Zuverlässigkeits-Bus-Protokoll |
US4484270A (en) * | 1982-07-07 | 1984-11-20 | Sperry Corporation | Centralized hardware control of multisystem access to shared and non-shared subsystems |
DE3276598D1 (en) * | 1982-12-07 | 1987-07-23 | Ibm Deutschland | Fail-safe data processing equipment |
US4587609A (en) * | 1983-07-01 | 1986-05-06 | Honeywell Information Systems Inc. | Lockout operation among asynchronous accessers of a shared computer system resource |
US4720784A (en) * | 1983-10-18 | 1988-01-19 | Thiruvengadam Radhakrishnan | Multicomputer network |
US4816990A (en) * | 1986-11-05 | 1989-03-28 | Stratus Computer, Inc. | Method and apparatus for fault-tolerant computer system having expandable processor section |
US5062040A (en) * | 1986-12-22 | 1991-10-29 | At&T Bell Laboratories | Handling of notification of asynchronous events by user and stub processes of a distributed process executing on a plurality of processors of a multi-processor system |
US5146561A (en) * | 1988-06-02 | 1992-09-08 | Sears Communications Network, Inc. | Communication network data manager system |
DE68923829T2 (de) * | 1988-06-21 | 1996-03-21 | Amdahl Corp | Startsteuerung von logischen Systemen in einem Datenverarbeitungssystem mit logischer Prozessormöglichkeit. |
JPH0213197A (ja) * | 1988-06-30 | 1990-01-17 | Fujitsu Ltd | 蓄積プログラム制御システムにおけるオフィスデータの自動編集方式 |
FR2642246B1 (fr) * | 1988-12-30 | 1991-04-05 | Cit Alcatel | Procede de deblocage d'un systeme multiprocesseurs multibus |
JPH02190937A (ja) * | 1989-01-19 | 1990-07-26 | Sanyo Electric Co Ltd | マイクロコンピュータの割り込み回路 |
US5243704A (en) * | 1989-05-19 | 1993-09-07 | Stratus Computer | Optimized interconnect networks |
US5168555A (en) * | 1989-09-06 | 1992-12-01 | Unisys Corporation | Initial program load control |
US5574914A (en) * | 1993-01-04 | 1996-11-12 | Unisys Corporation | Method and apparatus for performing system resource partitioning |
US5515501A (en) * | 1994-01-21 | 1996-05-07 | Unisys Corporation | Redundant maintenance architecture |
US5544330A (en) * | 1994-07-13 | 1996-08-06 | Emc Corporation | Fault tolerant interconnect topology using multiple rings |
US5603005A (en) * | 1994-12-27 | 1997-02-11 | Unisys Corporation | Cache coherency scheme for XBAR storage structure with delayed invalidates until associated write request is executed |
US5717942A (en) * | 1994-12-27 | 1998-02-10 | Unisys Corporation | Reset for independent partitions within a computer system |
US5761444A (en) * | 1995-09-05 | 1998-06-02 | Intel Corporation | Method and apparatus for dynamically deferring transactions |
US5675768A (en) * | 1996-02-01 | 1997-10-07 | Unisys Corporation | Store software instrumentation package instruction |
US5799149A (en) * | 1996-06-17 | 1998-08-25 | International Business Machines Corporation | System partitioning for massively parallel processors |
US5854896A (en) * | 1996-06-17 | 1998-12-29 | International Business Machines Corporation | System for preserving logical partitions of distributed parallel processing system after re-booting by mapping nodes to their respective sub-environments |
US5941943A (en) * | 1996-06-17 | 1999-08-24 | International Business Machines Corporation | Apparatus and a method for creating isolated sub-environments using host names and aliases |
US5881227A (en) * | 1996-06-17 | 1999-03-09 | International Business Machines Corporation | Use of daemons in a partitioned massively parallel processing system environment |
US6279098B1 (en) | 1996-12-16 | 2001-08-21 | Unisys Corporation | Method of and apparatus for serial dynamic system partitioning |
US5960455A (en) * | 1996-12-30 | 1999-09-28 | Unisys Corporation | Scalable cross bar type storage controller |
US5970253A (en) * | 1997-01-09 | 1999-10-19 | Unisys Corporation | Priority logic for selecting and stacking data |
US5822766A (en) * | 1997-01-09 | 1998-10-13 | Unisys Corporation | Main memory interface for high speed data transfer |
US6052760A (en) * | 1997-11-05 | 2000-04-18 | Unisys Corporation | Computer system including plural caches and utilizing access history or patterns to determine data ownership for efficient handling of software locks |
US6049845A (en) * | 1997-11-05 | 2000-04-11 | Unisys Corporation | System and method for providing speculative arbitration for transferring data |
US6014709A (en) * | 1997-11-05 | 2000-01-11 | Unisys Corporation | Message flow protocol for avoiding deadlocks |
US6314501B1 (en) | 1998-07-23 | 2001-11-06 | Unisys Corporation | Computer system and method for operating multiple operating systems in different partitions of the computer system and for allowing the different partitions to communicate with one another through shared memory |
US6249851B1 (en) * | 1998-08-25 | 2001-06-19 | Stmicroelectronics, Inc. | Computer system having non-blocking cache and pipelined bus interface unit |
US6691146B1 (en) | 1999-05-19 | 2004-02-10 | International Business Machines Corporation | Logical partition manager and method |
US6467007B1 (en) | 1999-05-19 | 2002-10-15 | International Business Machines Corporation | Processor reset generated via memory access interrupt |
US6959291B1 (en) | 1999-05-19 | 2005-10-25 | International Business Machines Corporation | Management of a concurrent use license in a logically-partitioned computer |
US6681240B1 (en) | 1999-05-19 | 2004-01-20 | International Business Machines Corporation | Apparatus and method for specifying maximum interactive performance in a logical partition of a computer system independently from the maximum interactive performance in other partitions |
US6687818B1 (en) | 1999-07-28 | 2004-02-03 | Unisys Corporation | Method and apparatus for initiating execution of an application processor in a clustered multiprocessor system |
US6665761B1 (en) | 1999-07-28 | 2003-12-16 | Unisys Corporation | Method and apparatus for routing interrupts in a clustered multiprocessor system |
US6735715B1 (en) | 2000-04-13 | 2004-05-11 | Stratus Technologies Bermuda Ltd. | System and method for operating a SCSI bus with redundant SCSI adaptors |
US6820213B1 (en) | 2000-04-13 | 2004-11-16 | Stratus Technologies Bermuda, Ltd. | Fault-tolerant computer system with voter delay buffer |
US6633996B1 (en) | 2000-04-13 | 2003-10-14 | Stratus Technologies Bermuda Ltd. | Fault-tolerant maintenance bus architecture |
US6691257B1 (en) | 2000-04-13 | 2004-02-10 | Stratus Technologies Bermuda Ltd. | Fault-tolerant maintenance bus protocol and method for using the same |
US6708283B1 (en) | 2000-04-13 | 2004-03-16 | Stratus Technologies, Bermuda Ltd. | System and method for operating a system with redundant peripheral bus controllers |
US6687851B1 (en) | 2000-04-13 | 2004-02-03 | Stratus Technologies Bermuda Ltd. | Method and system for upgrading fault-tolerant systems |
US6901481B2 (en) | 2000-04-14 | 2005-05-31 | Stratus Technologies Bermuda Ltd. | Method and apparatus for storing transactional information in persistent memory |
US6802022B1 (en) | 2000-04-14 | 2004-10-05 | Stratus Technologies Bermuda Ltd. | Maintenance of consistent, redundant mass storage images |
US6862689B2 (en) | 2001-04-12 | 2005-03-01 | Stratus Technologies Bermuda Ltd. | Method and apparatus for managing session information |
US6948010B2 (en) * | 2000-12-20 | 2005-09-20 | Stratus Technologies Bermuda Ltd. | Method and apparatus for efficiently moving portions of a memory block |
US6886171B2 (en) * | 2001-02-20 | 2005-04-26 | Stratus Technologies Bermuda Ltd. | Caching for I/O virtual address translation and validation using device drivers |
US6766479B2 (en) | 2001-02-28 | 2004-07-20 | Stratus Technologies Bermuda, Ltd. | Apparatus and methods for identifying bus protocol violations |
US6766413B2 (en) | 2001-03-01 | 2004-07-20 | Stratus Technologies Bermuda Ltd. | Systems and methods for caching with file-level granularity |
US6874102B2 (en) * | 2001-03-05 | 2005-03-29 | Stratus Technologies Bermuda Ltd. | Coordinated recalibration of high bandwidth memories in a multiprocessor computer |
US7065672B2 (en) * | 2001-03-28 | 2006-06-20 | Stratus Technologies Bermuda Ltd. | Apparatus and methods for fault-tolerant computing using a switching fabric |
US6971043B2 (en) * | 2001-04-11 | 2005-11-29 | Stratus Technologies Bermuda Ltd | Apparatus and method for accessing a mass storage device in a fault-tolerant server |
US20030193682A1 (en) * | 2002-04-10 | 2003-10-16 | Parry Travis J. | Method and system for partitioning multiple media handling jobs |
US6996750B2 (en) * | 2001-05-31 | 2006-02-07 | Stratus Technologies Bermuda Ltd. | Methods and apparatus for computer bus error termination |
US6823498B2 (en) | 2002-01-09 | 2004-11-23 | International Business Machines Corporation | Masterless building block binding to partitions |
US7051180B2 (en) | 2002-01-09 | 2006-05-23 | International Business Machines Corporation | Masterless building block binding to partitions using identifiers and indicators |
US6910108B2 (en) * | 2002-01-09 | 2005-06-21 | International Business Machines Corporation | Hardware support for partitioning a multiprocessor system to allow distinct operating systems |
US6934835B2 (en) * | 2002-01-09 | 2005-08-23 | International Business Machines Corporation | Building block removal from partitions |
US7024510B2 (en) * | 2003-03-17 | 2006-04-04 | Hewlett-Packard Development Company, L.P. | Supporting a host-to-input/output (I/O) bridge |
US7028130B2 (en) * | 2003-08-14 | 2006-04-11 | Texas Instruments Incorporated | Generating multiple traffic classes on a PCI Express fabric from PCI devices |
US7843961B2 (en) * | 2005-07-25 | 2010-11-30 | International Business Machines Corporation | Hardware device emulation |
US8479208B2 (en) | 2007-03-30 | 2013-07-02 | Intel Corporation | System partitioning to present software as platform level functionality including mode logic to maintain and enforce partitioning in first and configure partitioning in second mode |
US8775849B2 (en) * | 2010-05-10 | 2014-07-08 | Ikanos Communications, Inc. | Systems and methods for transporting time-of-day information in a communication system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE568797A (de) * | 1958-03-01 | |||
US3419849A (en) * | 1962-11-30 | 1968-12-31 | Burroughs Corp | Modular computer system |
US3286240A (en) * | 1962-12-31 | 1966-11-15 | Ibm | Channel status checking and switching system |
US3411139A (en) * | 1965-11-26 | 1968-11-12 | Burroughs Corp | Modular multi-computing data processing system |
-
1969
- 1969-06-25 US US836242A patent/US3641505A/en not_active Expired - Lifetime
-
1970
- 1970-06-17 ES ES381850A patent/ES381850A1/es not_active Expired
- 1970-06-19 NL NL7009018A patent/NL7009018A/xx unknown
- 1970-06-19 AU AU16591/70A patent/AU1659170A/en not_active Expired
- 1970-06-22 BE BE752350D patent/BE752350A/xx unknown
- 1970-06-23 DE DE19702030812 patent/DE2030812A1/de active Pending
- 1970-06-24 FR FR707023463A patent/FR2047938B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
ES381850A1 (es) | 1972-11-16 |
NL7009018A (de) | 1970-12-29 |
FR2047938B1 (de) | 1973-01-12 |
FR2047938A1 (de) | 1971-03-19 |
BE752350A (de) | 1970-12-01 |
AU1659170A (en) | 1971-12-23 |
US3641505A (en) | 1972-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2030812A1 (de) | Modulare Datenrechnersysteme | |
CH522921A (de) | Rechneranlage | |
DE2459975C2 (de) | ||
DE2714805C2 (de) | ||
DE2829550C2 (de) | ||
DE2614000C2 (de) | Diagnoseeinrichtung zur Prüfung von Funktionseinheiten | |
DE2456578C2 (de) | Datenverarbeitungsanlage | |
DE2657848C2 (de) | ||
DE2755952C2 (de) | ||
DE2750721A1 (de) | Ein/ausgabe-system | |
DE2750299A1 (de) | Ein/ausgabe-system | |
DE2912738A1 (de) | System mit direkter uebertragung zwischen subsystemen | |
DE2612083A1 (de) | Verfahren und vorrichtung zur ein/ausgang-datenverarbeitung | |
DE2350884A1 (de) | Datenverarbeitungssystem | |
DE2755371A1 (de) | Ein/ausgabe-verarbeitungssystem | |
DE2332734A1 (de) | Datenverarbeitungssystem | |
DE1279980B (de) | Aus mehreren miteinander gekoppelten Datenverarbeitungseinheiten bestehendes Datenverarbeitungssystem | |
DE4313190B4 (de) | Vorrichtung und Verfahren zur Initialisierung einer Datenschnittstelle für eine programmierbare Steuerung | |
DE1549474C3 (de) | Anordnung In einer elektronischen digitalen Datenverarbeitungsanlage zur Ausführung eines ersten Befehls und gleichzeitigen Decodierung eines folgenden Befehls | |
DE2237672A1 (de) | Fehlerpruef- und fehlerdiagnoseeinrichtung in einer elektronischen datenverarbeitungsanlage und verfahren zu deren betrieb | |
DE1499206B2 (de) | Rechenanlage | |
DE2336020B2 (de) | Adressen-berechnungsschaltung fuer paritaetsfehler-korrekturprogramme | |
DE2403669C3 (de) | SpezialComputer | |
DE3040429A1 (de) | Ueberwachungseinrichtung fuer ein computersystem | |
DE2150292C2 (de) | Mikroprogrammgesteuerte Datenverarbeitungsanlage mit überlagerter Ausführung und Entnahme von Befehlen |