DE2030760A1

DE2030760A1 - Speicherschaltung

Info

Publication number: DE2030760A1
Application number: DE19702030760
Authority: DE
Inventors: Willard Gail Katonah Duke Keith Albert Wappingers Falls NY Bouncius (V St A)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1969-06-30
Filing date: 1970-06-23
Publication date: 1971-01-14
Also published as: DE2030760C2; JPS4814615B1; FR2052395A5; US3585378A; GB1251163A

Description

International Business Machines Corporation,Armonk,lo5o4,N.Y./USA

Spei cherschaltung

KLe Erfindung "betrifft eine Speicherschaltung mit einem Steuer-Speicher, aus dem Datenwörter unter der in einem Adressenregister vorhandenen Speicheradresse über eine zwischengeschaltete Adreseeaschaltung in ein Datenregister ausgelesen werden können.

Bei Schaltungen dieser Art, die unter !Anständen vielfach in Rechnern vorkommen, ist es wünschenswert, Fehlfunktionen auf zudecken. Dies kann durch eine entsprechende Programmierung unter Verwendung von Prüf- oder Paritätsbits, die den behandelten Datenwörtern angefügt werden, erfolgen·

009883/1910

P 15 917/Υ09-68-Ο88

Die Hardware, also die festen Schaltelemente von Reelinern, lässt sich im Zuge der fortschreitenden Technik immer billiger herstellen. Aus diesem Grunde ist es durchaus zu vertreten, in der Hardware zusätzliche Schaltungen vorzusehen, die die eigentliche Schaltung auf Fehlfunktionen überwachen, dann spart man sich den entsprechenden Überwachungsaufwand bei der Programmierung.

Aufgabe der Erfindung ist es, für ein® Speicherschaltung der eingangs genannten Art in der Hardware ©ine möglichst weitgehend® Funktionsprüfung mit Fehlfunkiionean^eiga vorzusehen, die möglichst einfach zu verwirklichen ist.

Die Erfindung ist kennzeichnet durtih ein© zur Überprüfung der vorgegeben®» Pesgltätstoeslehuntf ewi sehen Adresse einerseits und zugehörigen Satejwort andererseits am Inhalt des Adressen?®gietere einerseits und des 'Oatenxegistore andererseits, die bei Nlofetvosbaiuteaeoin dieeQr Parltätsbe-· siehung ein Fehlersigß&l. enseiagt» Me Erfindung beruht darauf, dass svdsehen Adresse und ssugeJxörigea Betenwort ein© bestimmt© Paritätsbesiehung vorliegt. Mee© PaxüJätsbejsiehuag könnte ™ beispielsweise darin liegen,, äaee die Mreee© und das sugehdrige - Datenwort entweder beide ©ine gera&aafalig« Anaehl von ßiiia©ja oder beide ein© ungeradssaiilige Amsähl voft'Binsen enthaltene Wenn der SpeicherzyKLue richtig »"bgelanfeii ist, dean muse.dieee Pari tat sbealeliung vorhaaden eein S5«dech,en d@m Advoeeemvort, unter dem der Speichersyklixs. afegoTdolelt wurde n&ä dem dabei auegeleeenen Batenwort« Stellt eich in der fergleietaeoheltiiiag herau®, dass di®e© Paritätelboai©lniiig nlolht vorhanden 1st, dann kann Ursache nur ©ine f ©nlfunkttOÄ eeia wad dieee wird ia:pcA ein angezeigt«

Eine Weiterbildung der Krfinäung₉ 'Si© für die angestrebte Prüfung

009883/1910

P 15 917/Y09-68-O88

und Überwachung keine besonderen Priifbits erfordert, ist dadurch gekennsei chnet, dass der Verglei chsschäl tung und dem Adressenregister ein Adressenparitätegenerator und der Vergleichsschaltung und dem Datenregister ein Datenparitätsgenerator zwischengeschaltet ist, welche Paritätsgeneratoren die Parität des Inhalts des zugehörigen Registers kennzeichnende Ausgangesignale erzeugen, die an die Vergleichsschaltung gelangen. Diese Y/eiterbildung gestattet aber keine Lokalisierung dee Dehlers innerhalb der Speicherschaltung wenn einmal ein Fehler aufgetreten ist.

Eine weitere Ausgestaltung, die ein© Pehlerlokalisierimg gestattet* ist dadurch gekennzeichnet, dass, eine fefgle^^hsschaltung vorgesehen ist, die das paritatskeimaeiotesade Aus-» gangssignal des. Adressenpaxitatsgeneratore aufgrund öiriee Prüfbits des im Datenregister vorhandenen auegeleeenen Dateaworts prüft, und dass eine -weitere .Vergleiohssbhaltung vorgesehen ist,--' die das paritätskennzelchnönde Ausgange signal des. Datenparitätsgenerators aufgrund des genannten Prüfbite'prüft und von .denen jede .ein fehlersignäl erzeugt, wenn das-paritätskennzeichnende Ausgangssignal nicht dem .PTfifbit eatepiiclit«. Biese Weiterbildimg erfordert allerdings-einen Prüfbit, der-den'-Daten-■wörtern. anzuhängen ist mad die Parität des betreff enden Baten-, worts, kennzeichnet. Ks hat elcfe gegeigt, dass "bei: Betrieb von. . Spei eher schaltungen .der eingaiaga. genaanteii Art häufig Wort-Lesefehler auftrete», dei €eae» statt eines gleichzeitig zwei Datenwurter aus dem. S teuer spei eher ausgelesen werden, deren. Adressen, eich erfahrungsgemäes nur in einer position unterscheiden· Aufgabe .einer.besonderen:

der Erfindung ist es,.eia© Schaltung ier elagaagi so auszugeetalten, daee solche' Fehler Ijeeoaiier© werden. Dieee Weit.©Ailtwiig let daduroh getoimgeicliii@t_s eine .weitere fergleiohsechaltiing vorgeeehen. iet₉ Äie aahaiaä eines zweiten im auegeleeenen, im .Datenregiste? vorhandenen

009883/1910 bad

P 15 917/Y09-68-O88

Datenworts vorgesehenen Prüfbits, der für jedes Datenwort komplementär zum zugehörigen ersten Prüfbit ist durch Vergleich dieser beiden Prüfbits des ausgelesenen Datenworts auf Mehrfach-Wort-Lesefehler prüft und ein Fehlersignal erzeugt, wenn die beiden verglichenen Prüfbits eines ausgelesenen Datenworts nicht komplementär sondern gleich sind. Sie beruht auf der Tatsache, dass bei solchen Auslese-Doppelwörtern die Nullpositionen des einen Wortes mit den Einspositionen des anderen Wortes ausgefüllt werden. Das führt dann in der Regel dazu, dass die beiden Prüfbitpositionen bei einem solchen fehlerhaft ausgelesenen Doppel wort nicht mehr komplementär zueinander sind. Diesen Umstand nutzt die genannte Weiterbildung aus, um daraus eine Fehleranzeige abzuleiten.

Die Erfindung wird nun anhand der beigefügten Zeichnung näher erläutert.

In der Zeichnung zeigt :

Figur 1 ein erstes Ausführungsbeispiel nach der Erfindung, bei dem keine Prufbits für die verarbeiteten Datenwörter erforderlich sind,

Figur 2 ein zweites Ausführungsbeispiel, bei dem

jedem Datenwort ein Prüfbit anzuhängen ist und Fehler lokalisiert v/erden können,

Figur 3 ein dritte© Ausführungeb©i8pi©l_r bei dem

jedem Datenwort zwei Prüfbita anzuhängen sind,

Fehler lokalisiert werden können und Mehrfach-Wort-Lesefehler besonders angezeigt werden und

Figur 4 im Diagramm ein Steuerspeicherwortj wie es in

Verbindung mit den dargestellten Ausführung-sbeispielen verarbeitet werden kann.

009883/1910

BAD ORIGINAL

' . P 15 9Ι7/ΫΟ9-68-088

She die in den Figuren 1 bis 3 'dargestellten Ausführungsbeispiele im einzelnen erläutert werden, wird kurz auf Figur 4 Bezug genommen, wo ein Steuerspeicherwort, das in Verbindung mit dem Betrieb der Ausführungsbeispiele nach Figur 1 bis 3 verwendet wird, symbolisch dargestellt ist. Das Steuerspeicherwort besteht aus einem Adressenteil und einem Daten teil. Es können Prufbits (S) angehängt sein?im Falle der Ausführungsbeispiel« gemäss Figur 2 und 3 sind ein oder zwei Prüf bits angehängt. Dieses Steuerspeicherwort besteht für eine Mikroprogrammsequenz. Die Datenabteilung enthält die tatsächlichen Befehle für dieses Mikroprogramm, während die Adressenabteilung die.Adresse enthält, mit der der nächste Befehl des Mikroprogramms abgerufen wird. Bei der Adressenabteilung kann es sich um eine vollständige Adresse handeln oder es kann sich um einen Adressenschritt handeln, der einer Basisadresse zuzufügen ist und durch das Programm in ein S teuerspei ehe radressenregieter eingespeist wird* Diese Prinzipien sind be- kannt und üblich. Wenn man den Adroseenzuwachs im Steuerspeicherwort ändert, muss man auch die Prüfbite entsprechend ändern.

Figur 1 zeigt einen Steuerspeieher lo, ein Datenregister 12, ein Adressenregister 14 und eine Adressenschaltung 16. Diese Einheiten sind in üblicher und bekannter Weise ausgebildet und betrieben. Das heiset also, dass eine Adresse aus dem Adressenregieter 14 geliefert wird, und zwar entweder vom Programm oder als Teil des aus dem Datenregister 12 herausgezogenen Datenworte8. Die Adresse wird dekodiert und über die Adressierschaltung 16 werden die angesprochenen X-Y ireibleltungen erregt, so dass das durch die Adresse ausgewählte Wort aus dem Steuerepeieher ausgelesen werden kann. Das ausgelesene Datenwort wird dann in dem Datenregister 12 gespeichert.

0098 83/1910

BAD ORIGINAL

-X-

P 15 917/Υ09-68-Ο88

Am Ende eines jeden Lesezyklus wird die Parität des Inhaltes des Datenregisters 12 mit der Parität des Inhaltes des Adressenregisters 14 verglichen. Bs wird also die. Parität der noch im Adressenregister 14 vorhandenen Adresse mit der des unten eben dieser Adresse ausgelesenen im Adressenregister 12 vorhandenen Wortes verglichen. Dazu dienen zwei Paritätsgeneratoren 18 und 2o und eine Vergleichsschaltung 22. Ks sei hier daran erinnert, dass die Parität eines jeden Datenwortes, das im Steuerspeicher Io gespeichert ist, nach der Erfindung eine ^ feste Beziehung zu der Parität der Adresse dieses Datenwortes hat. Beispielsweise können diese beiden Paritäten gleich sein« Wenn der Betrieb fehlerfrei erfolgt, dann ist unter diesen Umständen der Ausgang der beiden Paritätsgeneratoren 18 und 2o der gleiche und damit auch der Eingang der Vergleichsschaltung 22 und die Vergleichsschaltung erzeugt kein Ausganges!gnal, mithin also kein Fehler signal.

Wenn die in der Vergleichsschaltung 22 eingespeisten Eingangssignale nicht die gleichen sind, dann wird von der Vergleichsschaltung 22 ein Fehlersignal erzeugt, das anzeigt, dass die Paritätsbeziehung zwischen dem gerade laufenden Inhalt des Adressenregisters 14 und des Datenregisters 12 nicht besteht.

™ Wenn also der Betrieb sich fehlerfrei abwickelt, dann liegt kein Fehlersignal vor und der Befehlsteil des Datenwortes aus dem Datenregister 12 wird an den befehlsausführenden Teil des Rechners weitergeleitet und die Adresse des nächsten Befehls wird aus dem Datenregister ausgezogen, an das Adressenregister .gegeben und das nächste Wort wird ausgelesen* Wenn dagegen ein Fehlersignal vorliegt, dann wird dadurch eine Prüfroutine im ßystem abgerufen. Wie dies im einzelnen geschieht und was stattdessen beim Vorliegen eines Fehlersignals geschieht, ist für die Erfindung nioht von Bedeutung. Es gentigt hier anzugeben, dass entweder eine solche PrUfroutine abgerufen worden kann oder das System stillgesetzt werden kann unter gleichzeitigem Auslösen eines Alarmsignals für die Bedienungsperson. Bei dem Auaführungeboispiel nach Figur 1 sind keine besonderen

009883/1910

IADORlQtNAL

P 15 917ΑΟ9-68-Ο88

Prüf bits im Datenwort vorgesehen· Die Folge ist, dass bei diesem System ein Fehler zwar festgestellt wird, wenn die Paritäten des Inhalts des Adressenregisters 14 und des Inhalts des Datenregisters 2o nicht übereinstimmen bzw. nicht die vorgegebene Beziehung zueinander haben, aber daraus kann noch nicht ermittelt v/erden, an welcher Stelle die Fehlerursache liegt«

Bei dem zweiten in Figur 2 dargestellten Ausführungsbeispiel sind Schaltungen, die den entsprechenden Schaltungen aus Figur 1 gleichen, mit den gleichen Bezugsziffern bezeichnet. Nach Figur ist im Datenwort ein einziger Prüfbit vorgesehen, der anzeigt, ob ein Fehler in der Adressierschaltung 16, im S teuer spei eher oder im Datenregister verursacht wurde. Bei diesem Ausführungsbeispiel stimmt wieder die Adressenparität mit der Parität des Datenwortes überein und der Umstand, ob diese Pari Mt geradzahlig oder ungeradzahlig ist, wird durch den einen Torgesehenen Prüfbit angezeigt, indem dieser entweder eine binäre lull oder eine binäre Bins ist. Nachdem ein Lesezyklus vollendet ist, werden die Auegangesignale der zwei Paritätsgeneratoren 18 und 2o jeder für sich aufgrund des Prüfbite, der in dem Datenregister 12 gespeichert ist, in den zwei Vergleicheschaltungen 22 und 22' verglichen. Wenn das daraus resultierend© Ausgangssignal der Vergleichsschaltung 22' anzeigt, dass kein Fehler im Daten-, wort vorhanden ist und wenn gleichzeitig das Ausgangssignal der Vergleichsschaltung 22 einen Fehler anzeigt, dann bedeutet dies, dass das Datenwort, das aus dem Steuerspeicher Io ausgelesen worden ist, die richtige Parität, soweit es den Prüfbit angeht,, hat, während das Fehlersignal am Ausgang der Vergleichsschaltung 22 anzeigt, dass das Datenwort, dessen Adresse im Adressenregie ter 14 aufgerufen worden ist, nicht angesprochen worden ist und dass also in der Adressierschaltung 16 ein Fehler vorgekommen ist·

Bine vielfach vorkommende Fehlfunktion liegt darin, dass zwei

009883/1910

BAD ORIGINAL

P 15 917/Υ09-68-Ο88

verschiedene Wörter gleichzeitig aus dem Steuerspeieher in das Datenregister gelesen werden* Das hat zur Folge, dass alle Einsen des einen Datenwortes in die Positionen für die Nullen des anderen Datenwortes eingefügt werden, und dass das so als sogenanntes Doppelwort ausgelesene Wort dann keine Ähnlichkeit mehr mit den .beiden ausgelesenen Wörtern hat. Das Ausführungsbeispiel nach Figur 3 kann solche sogenannten Doppel-Wort-LesefehXer er-, kennen.

* Die Funktion des Ausfuhrungsbeispiels nach Figur 3 beruht im wesentlichen darin, dass, wenn solche Doppelwortlesefehler auftreten, in den meisten Fällen die Adressen der beiden gleichzeitig auegelesenen Wörter eich nur um einen einzigen Bit unterscheiden. Dies ist zum Beispiel der Fall, wenn im Adressendekoder eine Fehlfunktion stattfindet und diese Fehlfunktion darin liegt, dass ein Einsbit nicht als solcher erkannt wird· Y/enn nun darauf hin ein Doppel-Wort-Lesefehler auftritt, dann sind daran die beiden Wörter beteiligt, die unter den beiden Adressen stehen, bei denen der fehlerhaft dekodierte Bit eine Eins und eine Null ist· Die Adressen der beiden beteiligten Wörter unter-* scheiden sich also nur um einen Bit und ihre Paritäten unterscheiden sich ebenfalls und damit unterscheiden eich auch die

) Paritäten der beiden Datenwörter. Nach Figur 3 werden nun dem Datenwort zwei Prüf bits zugefügt, ians teile des einen einzigen Prüfbits nach Figur 2. Der eine Prüfbit 24 ist die Paritätsidendifizierung der Eins oder Null ist, je nach der Parität der Adresse und des Datenwortee entsprechend wie im Ausführungsbeispiel nach Figur 2. Der aweite Prüfbit 26 ist zu dem Prüfibt 24 komplementär. Wenn nun ein Doppel-Wort-Lesefehler auftritt, dann liegen in den beiden Prüfbitpositionen Einsen vor, daran ist dieser Doppel-Wort-Lesefehler kenntlich.

Bei dem Ausführungsbeispiel nach Figur 2 überprüfen die Ver-

009883/1910

BAD ORIGINAL

■■■■■■■■■■■■■■;■■■■:::■- 9 ;.; ^ \ ; .·

P 15 917/Y09-68-O88

gleichssehaltungen 22 und 22' die Ausgangssignale der beiden Paritätsgeneratoren 18 und 2o* gegenüber der Prüfbitposition 24 wie auch bei dem Ausführungsbeispiel nach Figur 2. Ausserdem ist nach Figur 3 eine dritte Vergleichsschaltung 22^rt vorgesehen* die die beiden Prüfbitpositionen 24 und 26 laufend überprüft und feststellt, ob ein Doppel-oder ^Mehrfach-Wort-Lesefehler vorgekommen ist. Diese Vergleichsschaltung erzeugt ein Fehlersignal, wenn die beiden Eingangssignale gleich sind, wenn also die beiden Prüfbitpositionen 24 und 26 das gleiohe Bitzeichen haben. Wenn diese beiden Eingänge verschieden sind, dann erzeugt die Vergleichsschaltung 22" kein Fehlersignal. Wenn die Vergleichssohaltung 22" einen Fehler anzeigt, können evtl. gleichzeitig vorkommende Fehleranzeigen der vergleichsschaltung 22 und 22" unbeachtet bleiben, weil im Falle eines Mehrfach-Wort-Lesefehlers die Fehleranzeigen an den anderen Vergleichsschaltungen 22 und 22' keine Bedeutung mehr haben. .

In Abänderung der AusfUhrungsbeispiele nach Figur 2 und 3 kann zusätzlich zu den für diese Ausführungebeispiele angegebenen Vergleichs schaltungen nc- oh. eine weitere Vergleichsschaltung vorgesehen sein, die entsprechend wie die Vergleichsschaltung 22 gemäß Figur 1 die Paritäten der Ausgangssignale der Paritätsgeneratoren 18 und 2o vergleicht und bei Nichtvorhandeneein der vorgegebenen Beziehung zwischen diesen Paritäten ein Fehlersignal erzeugt. Die diversen Vergleichsschaltungei der Ausführungsbeispiele Fig« 2 und 3 sowie der oben genannten Abänderung können selbständige Abteilungen einer einzigen Vergleichsschaltung sein.

BIe Ausführungsbeispiele zeigen, dass es naoh der Erfindung möglich ist, eine Vielzahl von Fehlfunktionen aufzudecken und sogar zu lokal!eieren, und «war mit nur geringen zusätzlichen Aufwendungen an Hardware.

00 908 3/1910

■ BAD ORIGINAL

Claims

meine Akte : P 15 917 ' Docket s YO9-68-088

ANSPRÜCHE

l_y Speicherschaltung mit einem S teuer speicher, aus dem Datenwörter unter der in einem Adreseenregiater vorhandenen Speicheradresse über eine zwischengeschaltete Adressenschaltung in ein Datenregister ausgelesen werden können, gekennzeichnet durch eine Vergleichsschaltung (22) zur Über prüfung der vorgegebenen Paritätsbeziehung zwischen Adresse einerseits und zugehörigem Datenwort andererseits am Inhalt des Adressenregistere (14) einerseits und dee Datenregisters (12) andererseits, die bei Nichtvorhandoneein dieser Paritatabeziehung ein Fehlersignal erzeugt.
2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Vergleichsschaltung (22) und den Adressenregieter (14·) ein ΑΛ^*«#ητι«τ1 "fcSte^aneratsr (IS) Oad dor Voi'sloiohesohaltung (22) und dem Datenregieter (12) ein Datenparitäte-

BAD

-2- P 15 9Γ7/Υ0-9-68-Ο88

generator(2o) zwischengeschaltet ist, welche Paritätsgeneratoren die Parität des Inhalts des zugehörigen Registers kennzeichnende Ausgangssignale erzeugen, die an die Vergleichsschaltung (22) gelangen.
3. Speicherschaltung nach Anspruch 2, dadurch gekennzeichnet, dass die Vergleichsschaltung (22) die Paritätsbeziehung durch Vergleich der paritätskennzeichnenden Ausgangssignale der beiden Paritätsgeneratoren (18,2o) prüft.
4·. Speicherschaltung nach Anspruch 2 und6der 3, dadurch gekennzeichnet, dass eine Vergleichsschaltung (22) vorgesehen ist, die das paritätskennzeichnende Auegangssignal des Adressenparitätsgenerators (18) aufgrund eines Prt^bits (24) dea im Datenregister vorhandenen auegelesenen .Datenworts prüft, und dass eine weitere Vergleichsschaltung (22¹) vorgesehen ist, die das paritätskennzeichnende Ausgangssignal des Datenparitätsgenerators (2o) aufgrund des genannten Prüfbits (24) prüft und von denen jede ein Fehler-Signal erzeugt, wenn das paritätskennzeichnende Ausgangssignal nicht dem Prüfibt entspricht.
5. Speicherschaltung nach Anspruch 4, dadurch gekennzeichnet, dass eine weitere Vergleichsschaltung (22") vorgesehen ist, die anhand eines zweiten im ausgelesenen, im Datenregister (12) vorhandenen Datenworts vorgesehenen Prüf bits (26), der für jedes Datenwort komplementär zum zugehörigen ersten Prüfbit (24) ist durch Vergleich dieser beiden Prüfbits des ausgelesenen Datenworts auf Mehrfach -Wort -Lesefehler prüft und.«in Fehlersignal erzeugt, wenn die beiden verglichenen. Prüf ibts (24 und 26) eines ausgelesenen Datenworts nicht komplementär sondern gleich sind.

^009883/1910