DE19900364A1 - Halbleiterwafer mit einer Schutzschicht an seiner Unterseite - Google Patents

Halbleiterwafer mit einer Schutzschicht an seiner Unterseite

Info

Publication number
DE19900364A1
DE19900364A1 DE19900364A DE19900364A DE19900364A1 DE 19900364 A1 DE19900364 A1 DE 19900364A1 DE 19900364 A DE19900364 A DE 19900364A DE 19900364 A DE19900364 A DE 19900364A DE 19900364 A1 DE19900364 A1 DE 19900364A1
Authority
DE
Germany
Prior art keywords
wafer
thick film
chip
protective film
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19900364A
Other languages
English (en)
Inventor
Pai-Hsiang Kao
William Jeffrey Schaefer
Nikhil Vishwanath Kelkar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19900364A1 publication Critical patent/DE19900364A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Description

Diese Anmeldung ist verwandt mit der US-Patenanmeldung Nr. 08/517603 vom 22. August 1995 mit dem Titel "Thermally Enhanced Micro-Ball Grid Array Package" von Rajeev Roshi, welche derselben Inhaberin gehört. Auf diese Anmeldung wird Bezug genommen.
Die Erfindung betrifft im allgemeinen integrierte Schaltungsbauteile (IC's) und spezieller einen Halbleiterwafer mit einer Unterseite, die mit einer Schutzschicht beschichtet wird, be­ vor der Wafer in Chips aufgeteilt oder die Chips vereinzelt werden.
Um bei der IC-Herstellung wettbewerbsfähig zu bleiben, müssen die IC-Verfahrensingenieure die Bauteilausbeute pro Wafer oder Charge ständig erhöhen. Das heißt, Verfahrensingenieure versuchen, die Anzahl der nutzbaren Halbleiterbauteile pro Wafer zu erhöhen. Da jeder Schritt im Herstellungsprozeß die IC-Bauteilausbeute nachteilig beeinflussen kann, versuchen die Verfahrensingenieure, jeden Schritt zu optimieren und durch Optimieren der Schritte die Anzahl der verlorenen IC-Bauteile zu reduzieren.
Ein herkömmlicher Prozeß zum Sägen oder Vereinzeln des Wafers ist zum Beispiel ein Her­ stellungsschritt, der leicht zu einem erheblichen Verlust von Bauteilen führt. Wenn ein Wafer vereinzelt wird, können im allgemeinen entlang der Schneidkanten der einzelnen IC-Bauteile Teilchen abplatzen. Diese abgeplatzten Teilchen können dann dazu führen, daß sich Risse durch das gesamte IC-Bauteil bilden, wobei diese Risse das IC-Bauteil beschädigen und für seine beabsichtigte Anwendung unnutzbar machen können. Mit anderen Worten führen die abgeplatzten Teilchen zu IC-Bauteilen, die empfindlicher gegen Spannungen sind und leichter beschädigt werden können. Als eine Folge der Zunahme nicht nutzbarer IC-Bauteile aufgrund abgeplatzter Teilchen sinkt die IC-Bauteilausbeute pro Wafer oder Charge erheblich, und die Produktzuverlässigkeit leidet.
Eine Art von IC-Bauteilen, von denen während des Vereinzelns Teile abplatzen können, ist ein sogenanntes Flip-Chip-Bauteil. Während des Vereinzelns wird das Flip-Chip-Bauteil von den anderen Flip-Chip-Bauteilen des Wafers abgetrennt. Das abgetrennte Flip-Chip-Bauteil kann infolge des Abtrennprozesses zum Beispiel rauhe Kanten haben. Nachdem das Flip- Chip-Bauteil von den anderen Flip-Chip-Bauteilen getrennt wurde, wird das Flip-Chip- Bauteil in einem Gehäuse verpackt und/oder auf einer bedruckten Schaltungsplatte montiert. Aufgrund des Abplatzens von Teilchen kann das Flip-Chip-Bauteil verschiedene Formen von Schäden bei jedem Punkt nach dem Vereinzelungs- oder Dicing-Prozeß erfahren. Das Flip- Chip-Bauteil kann zum Beispiel beschädigt werden, während es vor dem Montieren oder Ein­ bringen in ein Gehäuse bewegt wird.
Fig. 1 ist eine Seitenansicht eines üblichen Flip-Chip-Bauteils 100. Der Flip-Chip 100 umfaßt einen Chipkörper 102, der üblicherweise mehrere auf herkömmliche Weise hergestellte IC- Bauteilstrukturen aufweist. Diese IC-Bauteilstrukturen können zum Beispiel Transistoren und Verbindungsschichten umfassen. Der Chipkörper 102 hat eine Oberseite 108, mit Hügelfel­ dern (nicht gezeigt). Auf der am weitesten oben liegenden Seite 108 werden auf den Hügel­ feldern Hügel 106 ausgebildet. Dieser Oberseite 108 liegt eine Unterseite 104 des Chipkör­ pers 102 gegenüber. Die Unterseite 104 wird üblicherweise nackt oder freiliegend gelassen. Die Unterseite 104 besteht zum Beispiel aus nacktem Silizium.
Bei einem üblichen Wafer, der übliche Bauteile mit freiliegenden Unterseiten aufweist, gibt es viele Probleme. Ein Problem ist zum Beispiel das zuvor genannte Abplatzen von Stück­ chen bei dem Vereinzeln des Wafers. Die freiliegende Unterseite kann unter bestimmten Be­ dingungen, in denen Spannungen induziert werden, keinen ausreichenden mechanischen Schutz bieten. Die freiliegende Unterseite kann ebenfalls keinen Schutz gegen eine Vorma­ gnetisierung bei Flip-Chip-Anwendungen bieten, die durch elektrostatische Stöße oder Licht induziert wird. Das heißt, die Bauteile können wegen durch Licht erzeugten Trägern Funkti­ onsprobleme haben, wenn die Unterseite (z. B. 104) des Chipkörpers (z. B. 102) mit Licht be­ strahlt wird, oder die Bauteile können während der Handhabung des Bauteils nach dem Ver­ einzeln des Wafers unerwünschte elektrostatische Stöße erhalten.
Die oben genannten Probleme tragen alle zur Verringerung der Produktausbeute bei. Es be­ steht also ein Bedarf an einem verbesserten Wafer, der eine Lösung für die oben erläuterten Probleme bietet. Es besteht zum Beispiel ein Bedarf an einem verbesserten Wafer, der weni­ ger empfindlich gegen mechanische Spannung während und nach dem Vereinzeln des Wafers ist. Zusätzlich besteht ein Bedarf an einem Verfahren zum Herstellen eines solchen verbes­ serten Wafers.
Um die obigen und weitere Aufgaben und den Zweck der vorliegenden Erfindung zu erfüllen, wird ein integriertes Schaltungsbauteil (IC-Bauteil) mit Gehäuse offenbart. Das Bauteil um­ faßt einen Chipkörper (die) mit mehreren elektrischen Kontakten auf einer ersten Oberfläche des Körpers und einem Schutzfilm, der direkt auf einer Rückseite des Körpers haftet, wobei der Schutzfilm dick genug ist, damit eine Lasermarkierung des Schutzfilms möglich ist, ohne daß der Laser zu dem Chipkörper vordringt. Bei einer bevorzugten Ausführungsform ist der Schutzfilm des Bauteils ein Dickfilm, der durch Siebdrucken hergestellt ist. Bei einer bevor­ zugten Ausführungsform hat der Schutzfilm eine Dicke von zwischen etwa 38 und 127 µm (1,5 und 5 µinch (mil)).
Bei einer anderen Ausführungsform wird ein Halbleiterwafer offenbart. Der Wafer umfaßt mehrere Halbleiter-Chipkörper, wobei jeder Chipkörper mehrere elektrische Kontakte auf­ weist, die auf einer ersten Oberfläche des Wafers freiliegen. Dieser Wafer umfaßt ferner einen Schutz-Dickfilm, der direkt auf einer zweiten Oberfläche des Wafers haftet. Der Schutzfilm ist dick genug, um eine Lasermarkierung des Schutzfilms zu erlauben, ohne daß der Laser zu dem Chipkörper vordringt.
Gemäß eines weiteren Aspekts der Erfindung wird ein Verfahren zum Herstellen eines Halb­ leiterwafers offenbart, der ein Wafersubstrat mit einer Oberseite und einer Unterseite und mehreren Chipkörpern aufweist. Das Verfahren umfaßt das Vorsehen mehrerer Chipkörper auf der Oberseite des Wafersubstrats. Mehrere elektrische Kontakte werden auf jeden Chip­ körper aufgebracht. Das Verfahren umfaßt ferner das Drucken eines Dickfilms auf die Unter­ seite des Wafersubstrats, so daß der Dickfilm ausreichend dick ist, um den Dickfilm mit Hilfe eines Lasers zu markieren, ohne daß der Laser zu einem der mehreren Chipkörper vordringt. In einer bevorzugten Ausführungsform umfaßt das Drucken das Auflegen eines Siebs auf die Unterseite des Wafersubstrats, wobei das Sieb ein erstes Ende und ein zweites Ende, das dem ersten Ende gegenüberliegt, aufweist, sowie das Aufbringen einer vorgegebenen Material­ menge bei dem ersten Ende des Siebs und das Ziehen eines Quetschers (Rakel) von dem er­ sten Ende zu dem zweiten Ende des Siebs, so daß das Material durch das Sieb hindurch über der Unterseite des Wafers dünn aufgebracht wird, um den Dickfilm zu bilden. Bei einer ande­ ren bevorzugten Ausführungsform umfaßt das Verfahren das Aufbringen eines Montageban­ des auf den Dickfilm und das Vereinzeln des Wafers, so daß die Chipkörper voneinander ge­ trennt werden. Das Montageband ist kein besonders klebendes Band.
Gemäß einer weiteren Ausführungsform wird ein Verfahren zum Herstellen eines Halbleiter­ wafers mit einem Wafersubstrat offenbart, das eine Oberseite und eine Unterseite und mehre­ re Chipkörper aufweist. Bei dieser Ausführungsform umfaßt das Verfahren das Vorsehen mehrerer Chipkörper auf der Oberseite des Wafersubstrats, das Aufbringen eines Dickfilms auf der Unterseite des Wafersubstrats, das Kleben des Dickfilms auf ein Montageband, das ein UV-Band ist, und das Zerteilen des Wafers in getrennte Chipkörper. Bei dieser Ausfüh­ rungsform reduziert der Dickfilm das Abplatzen von Stückchen entlang den Kanten der ge­ trennten Chipkörper.
Die vorliegende Erfindung wird anhand eines Ausführungsbeispiels mit Bezug auf die Zeich­ nung erläutert, ohne hierauf beschränkt zu sein, wobei dieselben Bezugszeichen sich auf ähn­ liche Elemente beziehen. In den Figuren zeigt:
Fig. 1 eine schematische Seitenansicht eines üblichen Flip-Chip-Bauteils;
Fig. 2 zeigt eine schematische Seitenansicht eines Flip-Chip-Bauteils gemäß einer Ausfüh­ rungsform der vorliegenden Erfindung;
Fig. 3 zeigt eine Photographie einer Unterseite eines Flip-Chip-Bauteils, die eine erhebliche Verminderung des Abplatzens als Resultat des Dickfilms zeigt, der gemäß einer Aus­ führungsform der Erfindung auf einen Teil der Unterseite aufgebracht ist;
Fig. 4 zeigt eine schematische Draufsicht auf einen Wafer, der mehrere Flip-Chip-Bauteile der Fig. 2 gemäß einer Ausführungsform der Erfindung aufweist;
Fig. 5 ist ein Flußdiagramm zur Erläuterung des Prozesses zum Herstellen eines Flip-Chip-Hü­ gelwafers, der das Siebdrucken eines Dickfilms gemaß einer Ausführungsform der Erfindung umfaßt.
Im folgenden sind Verfahren und Vorrichtungen zum Schützen von IC-Bauteilen eines Wa­ fers während und nach dem Zerschneiden des Wafers beschrieben. In der folgenden Beschrei­ bung sind zahlreiche spezifische Details angegeben, um ein vollständiges Verständnis der vorliegenden Erfindung zu gewährleisten. Der Fachmann wird jedoch verstehen, daß die vor­ liegende Erfindung auch ohne einige oder alle diese spezifischen Details realisiert werden kann. In anderen Fällen sind allgemein bekannte Prozeßschritte nicht im einzelnen beschrie­ ben, um die Erfindung nicht unnötig zu verschleiern.
Die Erfindung umfaßt grundsätzlich einen Wafer mit einem Schutzfilm, um eine Beschädi­ gung der Chipkörper des Wafers während und nach dem Zerschneiden weitgehend zu verhin­ dern. Der Schutzfilm verhindert zum Beispiel weitgehend das Abplatzen von Stückchen ent­ lang der Trennkanten der Chipkörper. Obwohl sich die folgende Beschreibung auf Flip-Chip- Bauteile bezieht, wird der Fachmann selbstverständlich verstehen, daß die Erfindung nicht auf Flip-Chip-Bauteile begrenzt ist, sondern daß sie auch bei jedem anderen Bauteil reagiert wer­ den kann, das eine während der Vereinzelung freiliegende Unterseite hat, wie Flash- Speicherbauteile oder Gehäuse mit Chipgröße (CSP; chip size package). Ein Beispiel eines CSP ist ein Gehäuse mit einer Kugelgitteranordnung, wobei dieser Gehäusetyp in der US-Patentanmeldung Nr. 08/517603 vom 22. August 1995 mit dem Titel "Thermally Enhanced Micro-Ball Grid Array Package" von Rajeev Joshi beschrieben ist, die derselben Inhaberin gehört und auf die Bezug genommen wird.
Fig. 2 zeigt eine Seitenansicht eines Flip-Chip-Bauteils. Der Flip-Chip 200 umfaßt einen Chipkörper, der üblicherweise mehrere auf herkömmliche Weise hergestellte IC- Bauteilstrukturen aufweist. Diese IC-Bauteilstrukturen können zum Beispiel Transistoren und Verbindungsschichten umfassen. Der Chipkörper 102 hat eine Oberseite 108, die mehrere elektrische Kontakte (nicht gezeigt) umfaßt. Hügel 106 sind auf elektrischen Kontakten auf der obersten Oberfläche 108 ausgebildet. Dieser Oberfläche 108 liegt einer Unterseite 104 des Chipkörpers 102 gegenüber. Bei dieser Ausführungsform ist ein Schutzfilm 210 auf die Un­ terseite 104 des Chipkörpers aufgebracht.
Der Schutzfilm 210 kann aus jedem geeigneten Material hergestellt werden. Der Schutzfilm kann zum Beispiel aus einem Kunststoff oder Epoxid hergestellt werden. Zum Beispiel das Material "Encapsulant EO 1016" von Dexter Hysol eignet sich hierfür. Das Epoxid wird übli­ cherweise auch als ein Tropfen-Deckmaterial für Anwendungen mit Chips auf Karten ver­ wendet, wobei es dann den Chipkörper und die Drahtanschlüsse schützt. Der Schutzfilm kann jede Dicke haben, mit der das Absplitten während des Vereinzelns des Wafers weitgehend verhindert wird und die sich für die jeweilige Anwendung eignet. Der Schutzfilm kann zum Beispiel eine Dicke haben, die ein Lasermarkieren des Schutzfilms erlaubt, ohne daß der La­ ser den Dickfilm durchdringt. Der Schutzfilm ist vorzugsweise zwischen 38 und 127 µm (1,5 und 5 µinch (mil)) dick. Noch günstiger ist eine Schutzfilmdicke zwischen etwa 50 und 76 µm (2 und 3 µinch).
Fig. 4 ist eine Draufsicht eines Wafers 400, der mehrere Flip-Chip-Bauteile 200 der Fig. 2 gemäß einer Ausführungsform der Erfindung umfaßt. Wie gezeigt, werden die Flip-Chip- Bauteile 200 auf dem Wafer 400 in einem Matrixmuster hergestellt. Ritzlinien 402 liegen zwischen den jeweiligen Flip-Chip-Bauteilen 200. Wenn der Wafer zerschnitten wird, schnei­ det das Schneidwerkzeug entlang der Ritzlinien 402, wobei dieser Vereinzelungsprozeß mit Bezug auf Fig. 5 unten im einzelnen beschrieben ist.
Ein Schutzfilm (der in Fig. 2 mit 210 bezeichnet ist) wird über die Unterseite des Wafers 400 aufgebracht. Die Oberseite des Wafers liegt der Unterseite gegenüber. Mehrere elektrische Kontakte können auf der Oberseite liegen. Zusätzlich können Hügel (nicht gezeigt) auf den elektrischen Kontakten aufgebracht sein. Der Schutzfilm 210 der Unterseite trägt dazu bei, das Abplatzen von Stückchen während des Vereinzelns des Wafers zu verhindern. Der Schutzfilm 210 hat vorzugsweise die Form eines Dickfilms, und er wird durch einen beliebi­ gen geeigneten Prozeß zum Aufbringen eines Dickfilms hergestellt. Bei einer Ausführungs­ form wird ein Siebdruckverfahren eingesetzt. Bei einem anderen Ausführungsbeispiel wird ein Schleuderverfahren verwendet, mit dem ein Dickfilm auf der Unterseite des Wafers aus­ gebreitet wird.
Fig. 5 ist ein Flußdiagramm, das das Verfahren 500 zum Herstellen eines Flip-Chip- Hügelwafers, einschließlich des Siebdruckens eines Dickfilms gemäß einer Ausführungsform der Erfindung zeigt. Zunächst werden mehrere Chipkörper auf einer Oberseite eines Wafer­ substrats im Schritt 501 vorgesehen. Wie oben erwähnt, umfaßt jeder Chipkörper mehrere elektrische Kontakte. Danach werden im Schritt 502 mehrere Hügel auf den elektrischen Kontakten jedes Chipkörpers aufgebracht. Die Oberseite liegt einer Unterseite des Wafersub­ strats gegenüber. Die Chipkörper werden hergestellt, indem mehrere Schichten auf die Ober­ seite des Wafersubstrats aufgebracht werden. Die Chipkörper können IC-Bauteile, wie Tran­ sistoren, umfassen. In mehreren Schichten werden mittels herkömmlicher Herstellungsverfah­ ren aufgebracht.
Nachdem mehrere Chipkörper vorgesehen sind, wird in den Schritten 503 bis 505 ein Dick­ film auf die Unterseite des Wafersubstrats gedruckt. Der Dickfilm wird mit einer beliebigen Anwendungstechnik, die sich zum Aufbringen eines Dickfilms eignet, aufgebracht. Die Schritte 503 bis 505 zum Beispiel beschreiben ein Siebdruckverfahren. Das Siebdruckverfah­ ren umfaßt den Schritt 503, in dem ein Sieb über die Unterseite des Wafersubstrats gelegt wird. Danach wird im Schritt 504 eine vorgegebene Materialmenge auf ein erstes Ende des Siebs aufgebracht. Im Schritt 505 wird ein Quetscher vom ersten Ende zum gegenüberliegen­ den Ende des Chips gezogen. Während der Quetscher über das Sieb gezogen wird, wird das Material durch das Sieb und auf die Unterseite des Wafersubstrats aufgebracht. Die vorgege­ bene Materialmenge ist ausreichend, um den Dickfilm auf das Wafersubstrat derart aufzu­ bringen, daß der Dickfilm dick genug ist, um eine Lasermarkierung des Dickfilms zu erlau­ ben, ohne daß der Laser den Dickfilm durchdringt. Die Materialmenge ist nicht so groß, daß sie zu einem Dickfilm führen würde, der dicker als etwa 127 µm (5 µinch) ist. Die Menge ist vorzugsweise so groß, daß sie zu einem Dickfilm mit einer Dicke von zwischen etwa 50 und 76 µm (2 und 3 µinch) führt.
Nach dem Aufbringen des Dickfilms wird im Schritt 506 ein Montageband auf den Dickfilm aufgebracht. Da das Montageband auf den Dickfilm aufgebracht wird und der Dickfilm an dem Montageband, das eine übliche Haftkraft hat, gut haftet, muß das Montageband keine zusätzliche Haftkraft haben, wie bei einem UV-Band. Mit anderen Worten, es wird kein UV-Band benötigt, das besonders gut klebt und bei dem ultraviolettes Licht aufgebracht werden muß, um das Band von dem Wafer zu lösen. Vorzugsweise wird eine Haltestruktur (oder Halterung) verwendet, um den Chipkörper und/oder die Hügel während des Aufbringens des Dickfilms zu schützen. Das heißt, die Haltestruktur verhindert, daß die Chipkörper und Hügel in eine andere Struktur, zum Beispiel den Siebrahmen, wandern, während der Dickfilm auf gebracht wird.
Nachdem der Dickfilm an dem Montageband haftet, wird der Wafer im Schritt 507 mittels herkömmlicher Techniken in Chips zerlegt oder gesägt. Zum Trennen der Chipkörper vonein­ ander kann jede geeignete Schneidvorrichtung verwendet werden. Die Schneidvorrichtung muß hart genug sein, um durch den Wafer zu schneiden, sowie dünn genug, um entlang einer dünnen Ritzlinie zwischen den Chips zu schneiden. Es kann zum Beispiel eine dünne Dia­ mantsäge zum Auseinanderschneiden der Chipkörper verwendet werden, die sich mit 3000 Umdrehungen pro Minute dreht.
Nachdem der Wafer in einzelne Chipkörper zerlegt ist, werden die Chipkörper in Gehäusen verpackt oder alternativ auf einer bedruckten Schaftungsplatte (PCB) montiert. Die einzelnen Flip-Chip-Bauteile werden zum Beispiel umgedreht und auf eine bedruckte Schaltungsplatte gelegt, so daß die Hügel des Flip-Chip-Bauteils mit Spuren auf der bedruckten Schaltungs­ platte verbunden sind.
Die vorliegende Erfindung hat viele Vorteile. Der Schutzfilm verhindert zum Beispiel das Abplatzen von Teilchen, während entlang der Kanten der Chipkörper geschnitten wird. Fig. 3 ist eine Unteransicht eines Flip-Chip-Bauteils 300, die eine deutliche Verringerung des Ab­ platzens als Resultat des Schutzfilms 210 zeigt, der gemäß einer Ausführungsform der Erfin­ dung auf einen Teil der Unterseite aufgebracht ist. Wie gezeigt, wird der Schutzfilm 210 auf einen Teil des Flip-Chip-Bauteils 300 aufgebracht, während der restliche Teil freiliegendes nacktes Silizium 104 ist. Die Verringerung des Abplatzens kann man entlang der Kanten (z. B. 302) des Dickfilmabschnitts 210 des Chipkörpers sehen. Das heißt, die Kanten 302 des Dick­ filmabschnitts sind relativ glatt. Im Gegensatz dazu sind die Kanten (z. B. 304) entlang des Teils des Chipkörpers, über dem kein Schutzfilm liegt 104, rauh.
Neben der Verringerung des Abplatzens hat die vorliegende Erfindung weitere Vorteile. Die Verhinderung des Abplatzens führt zum Beispiel zu einer erheblich geringeren Beschädigung des Chipkörpers als Folge von Spannungssprüngen, die sich von den gesprungenen Kanten her bilden. Zusätzlich sieht der Schutzfilm einen mechanischen Schutz vor und verringert die Wahrscheinlichkeit der Beschädigung des Chipkörpers während der Handhabung. Der Schutzfilm kann auch einen elektrostatischen Schutz bieten, zum Beispiel während der Hand­ habung der Bauteile.
Der Schutzfilm ergibt eine Oberfläche, die mit einem Laser zum Beispiel zu Identifikations­ zwecken markiert werden kann. Auf dem Schutzfilm ist ferner eine Markierung mit höherem Kontrast möglich als auf der Unterseite aus nacktem Silizium. Obwohl der Schutzfilm mit einem Laser markierbar ist, ist der Schutzfilm dick genug, damit der Laser nicht zu dem Chipkörper unter dem Schutzfilm vordringen kann. Das heißt, der Schutzfilm ist dick genug, um den Chipkörper gegen eine Beschädigung durch den Laser zu schützen. Der Schutzfilm hat auch den Vorteil, daß er gegen durch Licht induzierte Vormagnetisierungen schützt. Als Folge des Lichtschutzes ist es weniger wahrscheinlich, daß Licht zu Funktionsproblemen führt. Zusätzlich verbessert der Schutzfilm das Haften eines Montagebandes, und es ist somit möglich, ein Montageband zu verwenden, das nicht besonders klebend ist und nicht durch UV-Licht erwärmt werden muß, um das Montageband von dem Wafer zu trennen. Somit ist der zusätzliche Verarbeitungsschritt des Erwärmens oder Aushärtens des Montageband nicht notwendig, und als Folge können Zeit und Kosten für das Vereinzeln des Wafers reduziert werden. Wenn nun der Schutzfilm gut an dem Montageband haftet, kann auch die Anzahl der Chipkörper verringert werden, die sich von dem Band lösen und während des und nach dem Vereinzeln verlorengehen.
Obwohl die Erfindung oben mit einigen Einzelheiten erläutert wurde, um ein besseres Ver­ ständnis der Erfindung zu ermöglichen, wird der Fachmann verstehen, daß bestimmte Ände­ rungen und Modifikationen innerhalb des Bereichs der folgenden Ansprüche vorgenommen werden können. Auf den elektrischen Kontakten jedes Chipkörpers können z. B. Hügel aufge­ bracht werden, nachdem der Dickfilm aufgebracht wurde, anstatt diese vorher aufzubringen. Die beschriebenen Ausführungsformen dienen lediglich der Erläuterung und sind nicht be­ schränkend, und die Erfindung ist nicht durch die einzelnen beschriebenen Details begrenzt, sondern sie kann innerhalb des Bereichs und der Äquivalente der folgenden Ansprüche modi­ fiziert werden.

Claims (25)

1. Integriertes Schaltkreisbauteil, mit:
einem Chipkörper (102), der mehrere elektrische Kontakte auf einer ersten Oberseite des Chipkörpers aufweist;
einem Schutzfilm (210), der direkt an einer Rückseite des Chipkörpers haftet, wobei der Schutzfilm dick genug ist, um eine Lasermarkierung des Schutzfilms zu ermögli­ chen, ohne daß der Laser zu dem Chipkörper vordringt.
2. Integriertes Schaltkreisbauteil nach Anspruch 1, bei dem der Schutzfilm (210) ein Dickfilm ist, der durch Siebdrucken hergestellt ist.
3. Integriertes Schaltkreisbauteil nach Anspruch 1 oder 2, bei dem der Schutzfilm (210) eine Dicke von zwischen etwa 38 und 127 µm hat.
4. Integriertes Schaltkreisbauteil nach Anspruch 3, bei dem der Schutzfilm (210) eine Dicke von zwischen etwa 50 und 76 µm hat.
5. Integriertes Schaltkreisbauteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß es ein Flip-Chip-Bauteil, ein Grid-Array-Bauteil, ein Flash-Speicherbauteil oder ein CSP-Bauteil ist.
6. Integriertes Schaltkreisbauteil nach einem der vorangehenden Ansprüche, bei dem der Schutzfilm (210) ein Dickfilm ist, der aus einem Material hergestellt ist, das an einem Montageband haftet, das kein besonders stark haftendes Band ist.
7. Integriertes Schaltkreisbauteil nach einem der vorangehenden Ansprüche, bei dem der Schutzfilm (210) ein Dickfilm ist, der aus einem Material hergestellt ist, das an einem Montageband haftet, das kein UV-Band ist.
8. Halbleiterwafer mit:
mehreren Halbleiter-Chipkörpern (102), die jeweils mehrere elektrische Kontakte aufweisen, die auf einer ersten Oberfläche des Wafers frei liegen; und
einem schützenden Dickfilm (210), der direkt auf einer zweiten Oberfläche des Wafers haftet, wobei der Schutzfilm dick genug ist, um eine Lasermarkierung des Schutzfilms zu ermöglichen, ohne daß der Laser zu dem Chipkörper vordringt.
9. Integriertes Schaltkreisbauteil nach Anspruch 8, bei dem der Schutzfilm (210) ein Dickfilm ist, der durch Siebdrucken hergestellt ist.
10. Integriertes Schaltkreisbauteil nach Anspruch 8 oder 9, bei dem der Schutzfilm (210) eine Dicke zwischen etwa 38 und 127 µm hat.
11. Integriertes Schaltkreisbauteil nach Anspruch 8 oder 9, bei dem der Schutzfilm (210) eine Dicke zwischen etwa 50 und 76 µm hat.
12. Verfahren zum Herstellen eines Halbleiterwafers, der ein Wafersubstrat (400) mit ei­ ner Oberseite und einer Unterseite und mehreren Chipkörpern (102) aufweist, mit fol­ genden Verfahrensschritten:
Vorsehen mehrerer Chipkörper (102) auf der Oberseite des Wafersubstrats (400), wo­ bei jeder Chipkörper mehrere elektrische Kontakte aufweist, die auf diesen aufge­ bracht sind; und
Drucken eines Dickfilms (210) auf die Unterseite des Wafersubstrats (400), so daß der Dickfilm dick genug ist, damit eine Lasermarkierung des Dickfilms möglich ist, ohne daß der Laser zu einem der mehreren Chipkörper (102) vordringt.
13. Verfahren nach Anspruch 12, bei dem der Schritt des Druckens eines Dickfilms fol­ gende Schritte umfaßt:
Legen eines Siebs über die Unterseite des Wafersubstrats (400), wobei das Sieb ein er­ stes Ende und ein zweites dem ersten gegenüberliegendes Ende hat;
Aufbringen einer vorgegebenen Materialmenge bei dem ersten Ende des Siebs; und
Ziehen eines Quetschers von dem ersten Ende zu dem zweiten Ende des Siebs, so daß das Material durch das Sieb und über der Unterseite des Wafersubstrats (400) dünn aufgebracht wird, um den Dickfilm (210) zu bilden.
14. Verfahren nach Anspruch 13, bei dem die vorgegebene Materialmenge ausreichend ist, um einen Dickfilm (210) mit einer Dicke von zwischen etwa 38 und 127 µm zu er­ geben.
15. Verfahren nach Anspruch 13, bei dem die vorgegebene Materialmenge ausreichend ist, um einen Dickfilm (210) mit einer Dicke von zwischen etwa 50 und 76 µm zu er­ geben.
16. Verfahren nach einem der Ansprüche 12 bis 15, mit dem weiteren Verfahrensschritt:
Aufbringen mehrerer Hügel (106) auf einen Teil der elektrischen Kontakte wenigstens eines Chipkörpers (102).
17. Verfahren nach einem der Ansprüche 12 bis 16, mit dem weiteren Verfahrensschritt:
Verwenden einer Haltestruktur zum Schützen der Hügel gegen eine Beschädigung, während der Quetscher über das Sieb gezogen wird, das über dem Wafer liegt.
18. Verfahren nach einem der Ansprüche 12 bis 17, mit den weiteren Verfahrensschritten:
Kleben eines Montagebandes auf den Dickfilm (210), wobei das Montageband kein durch Ultraviolettlicht aushärtbares Band ist; und
Vereinzeln des Wafers (400), so daß die Chipkörper (102) voneinander getrennt wer­ den.
19. Verfahren nach einem der Ansprüche 12 bis 18, bei dem jeder Chipkörper (102) in einem Gehäuse verpackt wird.
20. Verfahren nach einem der Ansprüche 12 bis 19, mit den weiteren Verfahrensschritten:
Aufbringen der Waferhügel (106) auf einen Teil der elektrischen Kontakte eines aus­ gewählten Chipkörpers (102); und
Montieren des ausgewählten Chipkörpers (102) auf einer bedruckten Schaltungsplatte, so daß die Hügel (106) eines ausgewählten Chipkörpers mit einem Teil der bedruckten Schaltungsplatte gekoppelt werden.
21. Verfahren nach einem der Ansprüche 12 bis 20, bei dem das Drucken mit einem Sieb­ druckverfahren erfolgt.
22. Verfahren nach einem der Ansprüche 12 bis 21, bei dem die getrennten Chipkörper 102 weitgehend glatte Kanten haben.
23. Verfahren zum Herstellen eines Halbleiterwafers, der ein Wafersubstrat (400) mit ei­ ner Oberseite und einer Unterseite sowie mehreren Chipkörpern (102) aufweist, mit folgenden Verfahrensschritten:
Vorsehen mehrerer Chipkörper (102) auf der Oberseite des Wafersubstrats (400);
Aufbringen eines Dickfilms (210) über der Unterseite des Wafersubstrats;
Kleben des Dickfilms auf ein Montageband, das nicht mit Ultraviolettlicht aushärtbar ist; und
Vereinzeln des Wafers zum Trennen der Chipkörper (102), wobei der Dickfilm (210) das Abplatzen von Stückchen entlang den Kanten der getrennten Chipkörper verhin­ dert.
24. Verfahren nach Anspruch 23, bei dem die vorgegebene Materialmenge ausreichend ist, um einen Dickfilm (210) mit einer Dicke von zwischen etwa 38 und 127 µm zu er­ geben.
25. Verfahren nach Anspruch 23, bei dem die vorgegebene Materialmenge ausreichend ist, um einen Dickfilm (210) mit einer Dicke von zwischen etwa 50 und 76 µm zu er­ geben.
DE19900364A 1998-01-14 1999-01-07 Halbleiterwafer mit einer Schutzschicht an seiner Unterseite Ceased DE19900364A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/006,759 US6023094A (en) 1998-01-14 1998-01-14 Semiconductor wafer having a bottom surface protective coating

Publications (1)

Publication Number Publication Date
DE19900364A1 true DE19900364A1 (de) 1999-07-15

Family

ID=21722432

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19900364A Ceased DE19900364A1 (de) 1998-01-14 1999-01-07 Halbleiterwafer mit einer Schutzschicht an seiner Unterseite

Country Status (3)

Country Link
US (3) US6023094A (de)
KR (1) KR100337412B1 (de)
DE (1) DE19900364A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10215355A1 (de) * 2002-04-08 2003-10-30 Infineon Technologies Ag Halbleiterchip mit Schutzschicht und Herstellungsverfahren

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6352881B1 (en) 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US6900534B2 (en) 2000-03-16 2005-05-31 Texas Instruments Incorporated Direct attach chip scale package
US6432796B1 (en) 2000-06-28 2002-08-13 Micron Technology, Inc. Method and apparatus for marking microelectronic dies and microelectronic devices
US6673692B2 (en) * 2000-06-28 2004-01-06 Micron Technology, Inc. Method and apparatus for marking microelectronic dies and microelectronic devices
US6420212B1 (en) * 2000-07-07 2002-07-16 National Semiconductor Corporation Method and apparatus to enclose dice
US6730170B1 (en) * 2000-11-17 2004-05-04 National Semiconductor Corporation Encapsulant material applicator for semiconductor wafers and method of use thereof
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
US6469384B2 (en) * 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP2002353347A (ja) * 2001-05-24 2002-12-06 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
TW504774B (en) * 2001-07-05 2002-10-01 Chipbond Technology Corp System and method of laser die-sintering and the die sintered by laser
US6620651B2 (en) 2001-10-23 2003-09-16 National Starch And Chemical Investment Holding Corporation Adhesive wafers for die attach application
US6734532B2 (en) * 2001-12-06 2004-05-11 Texas Instruments Incorporated Back side coating of semiconductor wafers
FR2833754B1 (fr) * 2001-12-13 2004-03-05 Gemplus Card Int Poignee permanente d'enrobage de puce retournee
US6709953B2 (en) 2002-01-31 2004-03-23 Infineon Technologies Ag Method of applying a bottom surface protective coating to a wafer, and wafer dicing method
WO2003073504A1 (en) * 2002-02-07 2003-09-04 Semiconductor Components Industries, L.L.C. Semiconductor device and method of producing high contrast identification mark
TWI287282B (en) * 2002-03-14 2007-09-21 Fairchild Kr Semiconductor Ltd Semiconductor package having oxidation-free copper wire
US7423337B1 (en) 2002-08-19 2008-09-09 National Semiconductor Corporation Integrated circuit device package having a support coating for improved reliability during temperature cycling
US6885101B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US6762074B1 (en) 2003-01-21 2004-07-13 Micron Technology, Inc. Method and apparatus for forming thin microelectronic dies
US6930387B2 (en) * 2003-01-22 2005-08-16 Lucent Technologies Inc. Dicing tape and die ejection method
US20040145060A1 (en) * 2003-01-23 2004-07-29 Dominic Christopher J Laser marking passivation film for semiconductor package
EP1447844A3 (de) * 2003-02-11 2004-10-06 Axalto S.A. Verstärkte Halbleiterwafer
US7301222B1 (en) 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
US7510908B1 (en) * 2003-02-20 2009-03-31 National Semiconductor Corporation Method to dispense light blocking material for wafer level CSP
US7271497B2 (en) * 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US7256074B2 (en) * 2003-10-15 2007-08-14 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US7186945B2 (en) * 2003-10-15 2007-03-06 National Starch And Chemical Investment Holding Corporation Sprayable adhesive material for laser marking semiconductor wafers and dies
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
US7064069B2 (en) * 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
TWI231534B (en) * 2003-12-11 2005-04-21 Advanced Semiconductor Eng Method for dicing a wafer
DE102004008475A1 (de) * 2004-02-20 2005-09-29 Infineon Technologies Ag Verfahren zur Erhöhung der Bruchfestigkeit von Halbleiterchips
US7282375B1 (en) 2004-04-14 2007-10-16 National Semiconductor Corporation Wafer level package design that facilitates trimming and testing
US6972244B1 (en) 2004-04-23 2005-12-06 National Semiconductor Corporation Marking semiconductor devices through a mount tape
US7135385B1 (en) 2004-04-23 2006-11-14 National Semiconductor Corporation Semiconductor devices having a back surface protective coating
US7015064B1 (en) 2004-04-23 2006-03-21 National Semiconductor Corporation Marking wafers using pigmentation in a mounting tape
KR100862625B1 (ko) 2004-08-06 2008-10-10 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 높은 대비의 식별 마크를 갖는 반도체 장치 및 제조 방법
US7244663B2 (en) 2004-08-31 2007-07-17 Micron Technology, Inc. Wafer reinforcement structure and methods of fabrication
US7101620B1 (en) 2004-09-07 2006-09-05 National Semiconductor Corporation Thermal release wafer mount tape with B-stage adhesive
US7172977B1 (en) 2004-11-15 2007-02-06 National Semiconductor Corporation Method for non-destructive removal of cured epoxy from wafer backside
US7387911B2 (en) * 2004-11-16 2008-06-17 International Business Machines Corporation Application of a thermally conductive thin film to a wafer backside prior to dicing to prevent chipping and cracking
TWI273662B (en) * 2004-12-06 2007-02-11 Advanced Semiconductor Eng Method for chip bonding
US7067927B1 (en) 2005-01-31 2006-06-27 National Semiconductor Corporation Die with integral pedestal having insulated walls
US7871899B2 (en) * 2006-01-11 2011-01-18 Amkor Technology, Inc. Methods of forming back side layers for thinned wafers
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
WO2007137074A2 (en) * 2006-05-16 2007-11-29 Lord Corporation Curable protectant for electronic assemblies
US8030138B1 (en) 2006-07-10 2011-10-04 National Semiconductor Corporation Methods and systems of packaging integrated circuits
US7700458B2 (en) * 2006-08-04 2010-04-20 Stats Chippac Ltd. Integrated circuit package system employing wafer level chip scale packaging
US8293584B2 (en) * 2006-08-04 2012-10-23 Stats Chippac Ltd. Integrated circuit package system with filled wafer recess
US7422707B2 (en) * 2007-01-10 2008-09-09 National Starch And Chemical Investment Holding Corporation Highly conductive composition for wafer coating
US7491625B2 (en) * 2007-03-26 2009-02-17 National Semiconductor Corporation Gang flipping for IC packaging
US8115305B2 (en) * 2007-05-17 2012-02-14 Stats Chippac Ltd. Integrated circuit package system with thin profile
US7727875B2 (en) * 2007-06-21 2010-06-01 Stats Chippac, Ltd. Grooving bumped wafer pre-underfill system
US7687923B2 (en) * 2007-08-08 2010-03-30 Advanced Chip Engineering Technology Inc. Semiconductor device package having a back side protective scheme
US20090039532A1 (en) * 2007-08-08 2009-02-12 Advanced Chip Engineering Technology Inc. Semiconductor device package having a back side protective scheme
US7749809B2 (en) * 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US8048781B2 (en) * 2008-01-24 2011-11-01 National Semiconductor Corporation Methods and systems for packaging integrated circuits
KR100942635B1 (ko) 2008-01-30 2010-02-17 (주)한빛레이저 마킹 인식율 향상 및 제품 특성 변화를 방지하기 위한도포제 코팅 레이저 마킹 방법
KR101539763B1 (ko) * 2008-05-29 2015-07-27 동우 화인켐 주식회사 웨이퍼 다이싱용 보호막 조성물
KR101539762B1 (ko) * 2008-05-29 2015-07-27 동우 화인켐 주식회사 웨이퍼 다이싱용 보호막 조성물
CN102077326B (zh) * 2008-05-29 2014-04-16 东友Fine-Chem股份有限公司 用于晶片切割的保护膜组合物
US20100015329A1 (en) * 2008-07-16 2010-01-21 National Semiconductor Corporation Methods and systems for packaging integrated circuits with thin metal contacts
US8802505B2 (en) * 2008-09-30 2014-08-12 Stats Chippac, Ltd. Semiconductor device and method of forming a protective layer on a backside of the wafer
US20100109156A1 (en) * 2008-11-04 2010-05-06 Advanced Chip Engineering Technology Inc. Back side protective structure for a semiconductor package
JP5640050B2 (ja) * 2009-01-30 2014-12-10 日東電工株式会社 半導体装置の製造方法
US7842543B2 (en) * 2009-02-17 2010-11-30 Alpha And Omega Semiconductor Incorporated Wafer level chip scale package and method of laser marking the same
US8368232B2 (en) * 2010-03-25 2013-02-05 Qualcomm Incorporated Sacrificial material to facilitate thin die attach
US8415260B2 (en) 2010-04-08 2013-04-09 International Business Machines Corporation Chip identification for organic laminate packaging and methods of manufacture
JP2013149737A (ja) * 2012-01-18 2013-08-01 Nitto Denko Corp フリップチップ型半導体装置の製造方法
US9059097B2 (en) 2012-08-09 2015-06-16 International Business Machines Corporation Inhibiting propagation of imperfections in semiconductor devices
CN103715112B (zh) * 2012-10-08 2016-06-15 中山市汉仁电子有限公司 一种智能卡sim模块的生产方法
CN103235364B (zh) * 2013-04-28 2015-11-18 四川天邑康和通信股份有限公司 平面光波导分路器芯片切割工艺
US9589880B2 (en) * 2013-10-09 2017-03-07 Infineon Technologies Ag Method for processing a wafer and wafer structure
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
DE102014108626B4 (de) 2014-06-18 2021-10-28 Morpho Cards Gmbh Herstellungsverfahren für eine Laser-Personalisierbare Chipkarte
KR20160032958A (ko) 2014-09-17 2016-03-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US9960151B2 (en) * 2016-08-02 2018-05-01 Novatek Microelectronics Corp. Semiconductor device, display panel assembly, semiconductor structure

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4560580A (en) * 1982-09-30 1985-12-24 Phillips Petroleum Company Process for encapsulating articles with optional laser printing
JPS6184824A (ja) * 1984-10-03 1986-04-30 Nec Corp 半導体集積回路
JPS63285955A (ja) * 1987-05-18 1988-11-22 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH02133185A (ja) 1988-11-10 1990-05-22 Mitsubishi Electric Corp 半導体装置のレーザマーキング方法
JPH0373559A (ja) * 1989-08-15 1991-03-28 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH04116955A (ja) * 1990-09-07 1992-04-17 Nec Corp 半導体装置
JPH07123101B2 (ja) * 1990-09-14 1995-12-25 株式会社東芝 半導体装置
US5311059A (en) 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
US5319242A (en) 1992-03-18 1994-06-07 Motorola, Inc. Semiconductor package having an exposed die surface
KR970008355B1 (ko) * 1992-09-29 1997-05-23 가부시키가이샤 도시바 수지밀봉형 반도체장치
US5424224A (en) 1993-01-19 1995-06-13 Texas Instruments Incorporated Method of surface protection of a semiconductor wafer during polishing
JPH0810729B2 (ja) 1993-01-20 1996-01-31 日本電気株式会社 捺印機
JPH07201787A (ja) * 1993-12-28 1995-08-04 Lintec Corp ウエハ表面保護シートおよびその利用方法
US5504374A (en) * 1994-02-14 1996-04-02 Lsi Logic Corporation Microcircuit package assembly utilizing large size die and low temperature curing organic die attach material
US5851845A (en) 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
US5937270A (en) 1996-01-24 1999-08-10 Micron Electronics, Inc. Method of efficiently laser marking singulated semiconductor devices
JP3376203B2 (ja) * 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH10335567A (ja) * 1997-05-30 1998-12-18 Mitsubishi Electric Corp 半導体集積回路装置
US6034437A (en) * 1997-06-06 2000-03-07 Rohm Co., Ltd. Semiconductor device having a matrix of bonding pads
US5936304A (en) 1997-12-10 1999-08-10 Intel Corporation C4 package die backside coating

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10215355A1 (de) * 2002-04-08 2003-10-30 Infineon Technologies Ag Halbleiterchip mit Schutzschicht und Herstellungsverfahren
DE10215355B4 (de) * 2002-04-08 2004-08-05 Infineon Technologies Ag Verfahren zur Flip-Chip-Montage von Halbleiterchips

Also Published As

Publication number Publication date
USRE38789E1 (en) 2005-09-06
KR19990066897A (ko) 1999-08-16
US6175162B1 (en) 2001-01-16
KR100337412B1 (ko) 2002-07-18
US6023094A (en) 2000-02-08

Similar Documents

Publication Publication Date Title
DE19900364A1 (de) Halbleiterwafer mit einer Schutzschicht an seiner Unterseite
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE60028912T2 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE10202881B4 (de) Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
DE102007014389B4 (de) Ein Verfahren zum Erzeugen einer Mehrzahl von Halbleiterbauteilen
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE60109983T2 (de) Elektronische Bauteile in Chipform, Pseudo-Wafer dafür und Verfahren zu ihrer Herstellung
DE69636338T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE19907525A1 (de) Packung für einen integrierten Schaltkreis und Verfahren zum Herstellen eines Halbleiters
DE102012104761B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE2931449A1 (de) Leitungsrahmen und denselben verwendende halbleitervorrichtung
DE2504944C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE102009042920B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
EP1649412B1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE102018106672A1 (de) LTHC als Ladungssperre beim Info-Package-Ausbilden
DE10023758A1 (de) Verfahren zur Behandlung eines Halbleiterwafers und Halbleiterwafer-Tragelement
DE69535361T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung
DE102019114212A1 (de) Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur
DE19752404C1 (de) Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet
DE102017103095A1 (de) Handhaben eines dünnen Wafers während der Chipherstellung
EP0477600A1 (de) Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat
DE102013111540B4 (de) Höckergehäuse und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection