DE19831761A1

DE19831761A1 - Prüfung einer integrierten Schaltungsvorrichtung während der Anbringung an einer Leiterplatte

Info

Publication number: DE19831761A1
Application number: DE19831761A
Authority: DE
Inventors: Shuji Satoh
Original assignee: NEC Corp
Current assignee: NEC Electronics Corp
Priority date: 1997-07-16
Filing date: 1998-07-15
Publication date: 1999-02-11
Also published as: US20010010083A1; US6415393B2; JP3151808B2; JPH1139189A

Description

Die vorliegende Erfindung betrifft eine integrierte Schaltungsvorrichtung, die zumindest eine zentrale Verarbeitungseinheit (= Central Processing Unit), ei ne Bussteuerschaltung und eine Prüfsteuerschaltung aufweist, und ein Verfahren und eine Vorrichtung zum Überprüfen einer solchen integrierten Schaltungsvor richtung.

Bislang wurde ein System, das als ICE (In-Circuit- Emulator) bezeichnet wird, verwendet, um interne Ab läufe bzw. Funktionen oder Operationen von integrier ten Schaltungsvorrichtungen bzw. integrierten Schal tungen zu prüfen, die als einzelne Chips aufgebaut sind. Das ICE-System liest alle Eingangs- und Aus gangssignale einer integrierten Schaltungsvorrich tung, um interne Abläufe bzw. Funktionen der inte grierten Schaltungsvorrichtung zu emulieren. Das ICE-System ist deshalb dazu in der Lage, eine integrierte Schaltungsvorrichtung auf Fehler hin zu überprüfen, während sie in einer Entwicklungsphase ist.

Bei dem ICE-System ist es erforderlich, seine Verbin dungsanschlüsse einzeln mit allen Eingangs- und Aus gangsanschlüssen einer integrierten Schaltungsvor richtung, die überprüft werden soll, zu verbinden und es ist deshalb schwierig, das ICE-System zu verwen den, wenn eine integrierte Schaltungsvorrichtung ge geben ist, die auf einer Leiterplatte untergebracht wird. Um diesen Nachteil zu vermeiden, wurde eine in tegrierte Schaltungsvorrichtung vorgeschlagen, die eine eingebaute Prüfsteuerschaltung enthält, welche dazu in der Lage ist, die integrierte Schaltungsvor richtung nach Fehlern zu überprüfen bzw. einen Debug- Vorgang auszuführen, während sie auf einer Leiter platte untergebracht wird oder ist.

Eine herkömmliche integrierte Schaltungsvorrichtung mit dieser eingebauten Prüfsteuerschaltung wird nach folgend mit Bezug auf die Fig. 1 der beiliegenden Zeichnungen beschrieben. Die Fig. 1 zeigt in einem Blockformat eine innere bzw. interne Struktur der In tegrierten Schaltungsvorrichtung. Wie in der Fig. 1 gezeigt ist, hat die integrierte Schaltungsvorrich tung, die allgemein mit 100 bezeichnet ist, einen CPU-Kern 1 (CPU = Central Processing Unit), der von einem spezifischen bzw. zweckgebundenen, internen Bus 2 mit einer BCU (BCU = Bus Control Unit = Bussteuer einheit) 3 verbunden ist, die mit einem Hauptbus 4 verbunden ist.

Die integrierte Schaltungsvorrichtung 100 hat auch verschiedene periphere Schaltungen 5, die mit dem Hauptbus 4 verbunden sind. Eine Anzahl von Anschlüs sen 7 bzw. Zuleitungsanschlüssen sind durch den Hauptbus 4 mit dem CPU-Kern 1, der BCU 3 und den pe ripheren Schaltungen 5 verbunden. Die integrierte Schaltungsvorrichtung 100 enthält weiterhin eine DCU (= Debug Control Unit = Fehlersuche-Steuereinheit) 6 als eine Prüfsteuerschaltung, die unabhängig vom Hauptbus 4 ist. Die DCU 6 hat eine Vielzahl von Rand- Abtastzellen (boundary scan cells) 8, die jeweils mit einer Vielzahl von Anschlüssen 10 bzw. Anschlußzulei tungen verbunden sind, welche als eine Prüfinforma tions-I/F bzw. Prüfinformationsschnittstelle 9, der JTAG (Joint Test Action Group) dienen.

Rand-Abtastzellen 8 sind auch einzeln mit den An schlüssen 7 verbunden. Die Rand-Abtastzellen 8, die mit den Anschlüssen 7 verbunden sind, sind in einem Schleifenmuster von einer der Rand-Abtastzellen 8 der DCU 6 zu der anderen Rand-Abtastzelle 8 der DCU 6 verbunden.

Die integrierte Schaltungsvorrichtung 100 der oben stehenden Struktur kann auch dann, wenn sie auf einer Leiterplatte (nicht gezeigt), die vom Benutzer ge wünscht ist, angebracht ist, durch einen Rand- Abtasttest auf Fehler überprüft werden. Zum Fehlersu chen und -korrigieren der Integrierten Schaltungsvor richtung 100 ist ein Fehlersuche-Verbinder bzw. De bugging-Verbinder auf der Leiterplatte angebracht und die Prüfinformations-I/F 9 der integrierten Schal tungsvorrichtung 100, die auf der Leiterplatte befe stigt ist, ist mit dem Fehlersuche-Verbinder verbun den.

Die Anschlüsse 7, und zwar andere als die der Prüfin formations-I/F 9 der integrierten Schaltungsvorrich tung 100, sind jeweils mit notwendigen Anschlüssen bzw. Zuleitungen auf der Leiterplatte verbunden. Wenn ein normaler Modus als Betriebsmodus der integrierten Schaltungsvorrichtung 100 eingerichtet ist, können, da die Rand-Abtastzellen 8, die einzeln mit den An schlüssen 7 verbunden sind, Kommunikationsdaten über mitteln, ohne daß diese verändert werden, der CPU-Kern 1 usw. der integrierten Schaltungsvorrichtung mit den Anschlüssen der Leiterplatte über die An schlüsse 7 kommunizieren.

Wenn der Verbinder einer Schaltungsprüfvorrichtung (nicht gezeigt) mit dem Verbinder auf der Leiterplat te verbunden ist und der Betriebsmodus der integrier ten Schaltungsvorrichtung 100 auf einen Testmodus um geschaltet ist, werden die Buszyklen des CPU-Kerns 1 zu einer bestimmten Zeit bzw. Zeitpunkt gestoppt und die Rand-Abtastzellen 8 bilden ein Schieberegister.

Nun können Kommunikationsdaten, die Adressen und Be fehle einschließen, welche der CPU-Kern 1 usw. über die Anschlüsse bzw. Zuleitungen 7 übermittelt, er setzt werden und von der DCU 6 durch das Schieberegi ster entgegengenommen werden, das durch die Rand- Abtastzellen 8 gebildet wird. Da die Rand-Abtast zellen 8 mit der Schaltungsprüfvorrichtung durch die Prüf-Informations-I/F 9 verbunden sind, kann die Schaltungsprüfvorrichtung interne Abläufe und Funk tionen bzw. Betriebe der integrierten Schaltungsvor richtung 100 prüfen.

Eine weitere herkömmliche Schaltungsvorrichtung mit dieser eingebauten Prüfsteuerschaltung wird nachfol gend mit Bezug auf die Fig. 2 der beiliegenden Zeichnungen erläutert. Die Fig. 2 zeigt in einem Blockformat eine interne Struktur der integrierten Schaltungsvorrichtung. Jene Teile, die in der Fig. 2 gezeigt sind und die identisch zu jenen der herkömm lichen integrierten Schaltungsvorrichtung sind, die in der Fig. 1 gezeigt ist, werden identisch bezeich net und werden nachfolgend nicht mehr im Detail be schrieben.

Die integrierte Schaltungsvorrichtung, die allgemein mit 200 bezeichnet ist, hat einen CPU-Kern 21, der mit einem spezifischen, internen Bus 22 mit einer BCU 23 verbunden ist, die mit einem Hauptbus 24 verbunden ist. Mit dem Hauptbus 24 sind verschiedene periphere Schaltungen 25 und eine DCU 26 als Prüfsteuer schaltung verbunden. Eine Anzahl von Anschlüssen 27 ist über den Hauptbus 24 mit dem CPU-Kern 21, der BCU 23 und den peripheren Schaltungen 25 verbunden.

Im Unterschied zur integrierten Schaltungsvorrichtung 100 hat die DCU 26 einen DMA-Controller 28 (DMA = Di rect Memory Access = direkter Speicherzugriff), der direkt mit dem Hauptbus 24 verbunden ist. Mit der DCU 26 ist eine Vielzahl von Zuleitungsanschlüssen 30 als Prüfinformations-I/F 29 von JTAG verbunden, die mit dem DMA-Controller 28 verbunden sind.

Die DCU 26 hat keine Rand-Abtastzellen und die An schlüsse 27 haben auch keine Rand-Abtastzellen. Ver schiedene I/O (Input/Output = Eingangs/Ausgangs)- Ports bzw. I/O-Tore oder Bausteine 31 und ein Spei cher 32 als ein Informationsspeicher-Medium auf einer Leiterplatte (nicht gezeigt) sind mit den Anschlüssen oder Zuleitungen 27 verbunden, die direkt mit BCU 23 verbunden sind. Der Speicher 32 speichert z. B. Be fehlscodes und verarbeitete Daten, die von der inte grierten Schaltungsvorrichtung 200 gelesen werden sollen.

Ein Fehlersuche-Verbinder ist auf einer Leiterplatte, die von dem Benutzer hergestellt wird, untergebracht und die Prüf-Informations-I/F 29 der integrierten Schaltungsvorrichtung 200, die auf der Leiterplatte montiert ist, ist mit dem Fehlersuche-Verbinder ver bunden. In einem normalen bzw. gewöhnlichen Modus werden Datenkommunikationen mit den peripheren Schal tungen 25 über den Hauptbus 24 von dem CPU-Kern 21 durch die BCU 23 gesteuert.

Wenn der Verbinder einer Schaltungs-Prüfvorrichtung (nicht gezeigt) mit dem Verbinder auf der Leiterplat te verbunden ist und ein Testmodus für die integrier te Schaltungsvorrichtung 200 gestartet wird, kann die DCU 26 direkt auf die peripheren Schaltungen 25 vom Hauptbus 24 aus aufgrund der DMA-Funktion des DMA-Controllers 28 zugreifen, ohne daß der Weg durch die BCU 23 geschaltet werden muß. Die Schaltungsprüf- Vorrichtung kann deshalb innere Abläufe und Funktio nen der integrierten Schaltungsvorrichtung 200 über prüfen.

Die integrierten Schaltungsvorrichtungen 100, 200 können deshalb bezüglich ihrer internen Abläufe und Funktionen geprüft werden, während sie auf einer Lei terplatte untergebracht sind bzw. werden, die der Be nutzer vorbereitet hat.

Die integrierte Schaltungsvorrichtung 100 mit den Rand-Abtastzellen kann jedoch nicht leicht gesteuert werden, da Buszyklen des CPU-Kerns 1 zu einer geeig neten Zeit bzw. einem bestimmten Zeitpunkt für die Überprüfung interner Funktionen der integrierten Schaltungsvorrichtung 100 angehalten werden müssen und Kommunikationsdaten durch das Schieberegister, das aus den Rand-Abtastzellen 8 gebildet wird, er setzt und entgegengenommen werden müssen.

Da die Rand-Abtastzellen 8, die das Schieberegister bilden, einzeln mit den Anschlüssen 7 verbunden wer den müssen, ist die integrierte Schaltungsvorrichtung 100 relativ strukturaufwendig oder komplex und von dementsprechend großen Abmessungen. Die Rand-Abtast zellen 8, die einzeln mit den Anschlüssen 7 verbunden sind, können grundsätzlich nicht nur für den Rand- Zellentest verwendet werden und sind deshalb grund sätzlich nicht besonders vielseitig verwendbar.

Bei der integrierten Schaltungsvorrichtung 200, die auf den DMA-Prinzipien beruht, greift die DCU 26 di rekt auf die peripheren Schaltungen 25 und auf die BCU 23 aufgrund der DMA-Funktion des DMA-Kontrollers 28 zu, ohne daß ein Weg durch den CPU-Kern 21 ge schaltet werden muß. Es ist für die DCU 26 jedoch schwierig, auf ein internes Register des CPU-Kerns 21 zuzugreifen. Wenn die DCU 26 auf das interne Register des CPU-Kerns 21 zugreifen können soll, ist es not wendig, den CPU-Kern 21 weitgehend zu modifizieren. Ein solcher Modifikationsvorgang ist umständlich und zeitaufwendig und der modifizierte CPU-Kern 21 wurde eine verminderte Kompatibilität mit den peripheren Schaltungen und weiteren Schaltungen haben.

Es ist eine Aufgabe der vorliegenden Erfindung, eine integrierte Schaltungsvorrichtung anzugeben, deren interne Abläufe und Funktionen leicht überprüft wer den können, während sie auf einer Leiterplatte unter gebracht ist bzw. wird, und ein Verfahren und eine Vorrichtung zum Prüfen dieser integrierten Schal tungsvorrichtung anzugeben.

Diese Aufgabe wird durch die integrierte Schaltungs vorrichtung gemäß Anspruch 1, durch das Verfahren ge mäß Anspruch 4 oder Anspruch 5 bzw. durch die Vor richtung gemäß Anspruch 6 oder Anspruch 7 gelöst.

Demnach hat gemäß der vorliegenden Erfindung eine in tegrierte Schaltungsvorrichtung (vgl. auch Anspruch 1) eine Prüfinformations-Schnittstelle zum lösbaren bzw. steckbaren Verbinden mit einer externen Schal tungsprüfvorrichtung, eine Prüfsteuerschaltung, die mit der Prüfinformations-Schnittstelle verbunden ist und eine Vielzahl von Registern zum temporären Spei chern von Befehlscodes und zu verarbeitender Daten hat, die von der externen Schaltungsprüf-Vorrichtung aus zugeführt werden, und eine Bussteuereinrichtung zum selektiven Verbinden des externen Busses und der Prüfsteuerschaltung mit der zentralen Verarbeitungs einheit (CPU).

Die Bus-Steuereinheit hat einen Betriebsmodus, der zwischen einem Normalmodus und einem Prüfmodus schaltbar ist. Die Bussteuereinheit verbindet den ex ternen Bus kontinuierlich bzw. ständig mit der zen tralen Verarbeitungseinheit in dem Normalmodus und schaltet einen Zielort bzw. ein Ziel oder eine Be stimmung, der bzw. die mit der zentralen Verarbei tungseinheit verbunden werden soll, von dem externen Bus zu der Prüf-Steuerschaltung im Prüfmodus, wenn die Adresse eines Zugriffs-Zielortes, die von der zentralen Verarbeitungseinheit ausgegeben wird, mit der vorgegebenen Adresse eines der Register der Prüf steuerschaltung übereinstimmt.

Im Normalmodus verbindet die Bussteuereinheit den ex ternen Bus kontinuierlich mit der zentralen Verarbei tungseinheit. Die zentrale Verarbeitungseinheit liest die Befehlscodes und Daten, die verarbeitet werden sollen, von einem externen Informationsspeicher- Medium aus und führt verschiedene Datenverarbeitungs aufgaben bzw. Tasks aus. Wenn die externe Schaltungs prüfvorrichtung mit der Prüfinformations-Schnitt stelle verbunden ist, um den Betriebsmodus der Bussteuereinheit von dem Normalmodus in den Prüfmodus zu schalten, schaltet die Bussteuerschaltung einen Zielort, der mit der zentralen Verarbeitungseinheit verbunden werden soll, von dem externen Bus zu der Prüfsteuerschaltung zu einer gegebenen Zeit.

Die zentrale Verarbeitungseinheit liest dann die Be fehlscodes und Daten, die verarbeitet werden sollen, von der Prüfsteuerschaltung zu einer vorgegebenen Zeit bzw. einem vorgegebenen Zeitpunkt. Deshalb kann, wenn gewünschte Befehlscodes und Daten, die zu verar beiten sind, in den Registern der Prüfsteuerschaltung von der Schaltungsprüfvorrichtung gespeichert werden oder wurden, die zentrale Verarbeitungseinheit eine gewünschte bzw. vorgesehene Datenverarbeitungsopera tion im Prüfmodus durchführen.

Folglich ist es möglich, die integrierte Schaltungs vorrichtung zu prüfen, während die integrierte Schal tungsvorrichtung auf einer Leiterplatte installiert ist oder wird. Die integrierte Schaltungsvorrichtung kann verschiedene Datenverarbeitungsaufgaben bewirken und der Vorgang des Prüfens der integrierten Schal tungsvorrichtung ist nicht auf den Rand-Abtasttest beschränkt. Ein internes Register der zentralen Ver arbeitungseinheit kann somit auch überprüft werden.

Die Register der Prüfsteuerschaltung können ein Be fehlscode-Register zum temporären Speichern eines Be fehlscodes, der der zentralen Verarbeitungseinheit befiehlt, eine vorgegebene Datenverarbeitungsoperati on auszulösen, ein Datenregister zum temporären Spei chern von Daten, die von der zentralen Verarbeitungs einheit auf der Basis des Befehlscodes verarbeitet werden sollen, der von dem Befehlscode-Register ge speichert wird, und ein Rückgabe-Befehlscode-Register zum temporären Speichern eines Befehlscodes für die Rückgabe eines Zugriffsziel-Ortes bzw. Zugriffsziels für die zentrale Verarbeitungseinheit zu dem Be fehlscode-Register aufweisen.

Die Prüf-Steuerschaltung hat zumindest diese drei Re gister zum temporären Speichern eines Befehlscodes für das Befehlen der zentralen Verarbeitungseinheit, daß sie eine vorgegebene Datenverarbeitungs-Operation bewirkt, von Daten, die von der zentralen Verarbei tungseinheit verarbeitet werden sollen, und eines Be fehlscodes, für die Rückgabe eines Zugriffsziel-Ortes für die zentrale Verarbeitungseinheit zu dem Be fehlscode-Register. Wenn die zentrale Verarbeitungs einheit den Befehlscode für die Rückgabe des Zu griffs-Zielortes liest, nachdem sie die Datenverar beitungs-Operation auf der Basis des Befehlscodes und der zu verarbeitenden Daten bewirkt hat, bewirkt die zentrale Verarbeitungseinheit, da der Zugriffs- Zielort zu dem Befehlscode-Register zurückgegeben wird, eine nächste Datenverarbeitungsoperation, indem die Befehlscodes und zu verarbeitenden Daten aktuali siert werden, wenn der Datenverarbeitungsbetrieb aus geführt worden ist. Eine Anzahl von Datenverarbei tungs-Operationen für die Prüfung kann demnach von der zentralen Verarbeitungseinheit mit einer minimal erforderlichen Anzahl von Registern ausgeführt wer den.

In Alternative können die Register der Prüfsteuer schaltung ein Befehlscode-Register zum temporären Speichern eines Befehlscodes, der der zentralen Ver arbeitungseinheit befiehlt, daß sie eine vorgegebene Datenverarbeitungs-Operation bewirkt, ein Datenregi ster zum temporären Speichern von zu verarbeitenden Daten durch die zentrale Verarbeitungseinheit auf der Basis des Befehlscodes, der von dem Befehlscode- Register gespeichert wird, und ein Rückgabe- Befehlscode-Register zum permanenten Speichern eines Befehlscodes dafür, daß ein Zugriffs-Zielort für die zentrale Verarbeitungseinheit zu dem Befehlscode- Register zurückgegeben wird.

Die Prüf-Steuerschaltung hat zumindest diese drei Re gister zum temporären Speichern eines Befehlscodes zum Befehlen der zentralen Verarbeitungseinheit, eine vorgegebene Datenverarbeitungs-Operation zu bewirken, und von Daten, die von der zentralen Verarbeitungs einheit verarbeitet werden sollen, und zum permanen ten Speichern eines Befehlscodes dafür, ein Zugriffs- Zielort für die zentrale Verarbeitungseinheit zu dem Befehlscode-Register zurückzugeben. Wenn die zentrale Verarbeitungseinheit den Befehlscode für die Rückgabe des Zugriffs-Zielortes liest, nachdem sie die Daten verarbeitungs-Operation auf der Basis des Be fehlscodes und der zu verarbeitenden Daten bewirkt hat, bewirkt die zentrale Verarbeitungseinheit, da der Zugriffs-Zielort zu dem Befehlscode-Register zu rück gegeben wird, eine nächste Datenverarbeitungs- Operation durch Aktualisieren der Befehlscodes und der zu verarbeitenden Daten, wenn die Datenverarbei tungs-Operation ausgeführt worden ist.

Eine Anzahl von Datenverarbeitungs-Operationen für die Prüfung kann von der zentralen Verarbeitungsein heit demnach mit einer minimal erforderlichen Anzahl von Registern ausgeführt werden. Zudem muß die Schal tungs-Prüfvorrichtung keinen Befehlscode für die Rückgabe des Zugriffs-Zielortes in einem Register speichern.

Gemäß der vorliegenden Erfindung umfaßt ein Verfahren (vgl. auch Anspruch 4) zum Prüfen einer integrierten Schaltungsvorrichtung die folgenden Schritte: Speichern des Befehlscodes für eine vorgegebene Da tenverarbeitungs-Operation in einem Befehlscode- Register, Speichern von Daten, die von einer zentra len Verarbeitungseinheit verarbeitet werden sollen, in einem Daten-Register, Speichern eines Befehlscodes für die Rückgabe eines Zugriffs-Zielortes in einem Rückgabe-Befehlscode-Register, Aktualisieren des Be fehlscodes, der in dem Befehlscode-Register gespei chert ist, und der Daten, die in dem Datenregister gespeichert sind, wenn die zentrale Verarbeitungsein heit die vorgegebene Datenverarbeitungs-Operation auf der Basis des Befehlscodes bewirkt, der in dem Be fehlscode-Register gespeichert ist, und der Daten, die in dem Datenregister gespeichert sind, und Zu rückgeben des Zugriffs-Zielortes der zentralen Verar beitungseinheit zu dem Befehlscode-Register auf der Basis des Befehlscodes, der in dem Rückgabe- Befehlscode-Register gespeichert ist.

Der Befehlscode für die vorgegebene Datenverarbei tungs-Operation ist in dem Befehlscode-Register ge speichert, die Daten für die Verarbeitung durch die zentrale Verarbeitungseinheit sind dem Datenregister gespeichert und der Befehlscode für die Rückgabe des Zugriffs-Zielortes ist in dem Rückgabe-Befehlscode- Register gespeichert. Der Zugriffs-Zielort der zen tralen Verarbeitungseinheit wird zu dem Befehlscode- Register zurückgegeben, nachdem die zentrale Verar beitungseinheit die Datenverarbeitungs-Operation auf der Basis der Befehlscodes und der zu verarbeitenden Daten bewirkt hat. Die zentrale Verarbeitungseinheit bewirkt daher eine nächste Datenverarbeitungs- Operation durch Aktualisieren der Befehlscodes und der zu verarbeitenden Daten, wenn die Datenverarbei tungs-Operation ausgeführt worden ist.

Weiterhin umfaßt ein Verfahren gemäß der vorliegenden Erfindung zum Überprüfen einer integrierten Schal tungsvorrichtung bzw. eines integrierten Schaltungs bausteins oder einer integrierten Schaltung die fol genden Schritte:
Speichern eines Befehlscodes für eine vorgegebene Da tenverarbeitungs-Operation in einem Befehlscode- Register, Speichern von Daten, die von einer zentra len Verarbeitungseinheit zu verarbeiten sind, in ei nem Daten-Register, Aktualisieren des Befehlscodes, der in dem Befehlscode-Register gespeichert ist, und der Daten, die in dem Datenregister gespeichert sind, wenn die zentrale Verarbeitungseinheit die vorgegebe ne Datenverarbeitungs-Operation auf der Basis des Be fehlscodes, der in dem Befehlscode-Register gespei chert ist, und der Daten, die in dem Daten-Register gespeichert sind, bewirkt, und Rückgabe des Zugriffs- Zielortes der zentralen Verarbeitungseinheit zu dem Befehlscode-Register auf der Basis des Befehlscodes, der in dem Rückgabe-Befehlscode-Register gespeichert ist.

Der Befehlscode für die vorgegebene Datenverarbei tungs-Operation ist in dem Befehlscode-Register ge speichert und die von der zentralen Verarbeitungsein heit zu verarbeitenden Daten sind in dem Daten- Register gespeichert. Der Zugriffs-Zielort der zen tralen Verarbeitungseinheit wird zu dem Befehlscode- Register zurückgegeben, nachdem die zentrale Verar beitungseinheit die Datenverarbeitungs-Operation auf der Basis der Befehlscodes und der zu verarbeitenden Daten bewirkt hat. Die zentrale Verarbeitungseinheit bewirkt deshalb eine nachfolgende Datenverarbeitungs- Operation durch Aktualisieren der Befehlscodes und der zu verarbeitenden Daten, wenn die Datenverarbei tungs-Operation ausgeführt worden ist.

Gemäß der vorliegenden Erfindung umfaßt eine Vorrich tung zum Überprüfen einer integrierten Schaltungsvor richtung einen Verbinder, der lösbar bzw. steckbar mit einer Prüfinformations-Schnittstelle verbunden ist, eine Befehlscode-Speichereinrichtung zum Spei chern eines Befehlscodes, der einer zentralen Verar beitungseinheit befiehlt, eine vorgegebene Daten- Verarbeitungsoperation zu bewirken, von dem Verbinder aus durch die Prüf-Informations-Schnittstelle in ein Befehlscode-Register, eine Daten-Speichereinrichtung zum Speichern von zu verarbeitenden Daten von dem Verbinder durch die Prüfinformations-Schnittstelle in ein Datenregister und eine Rückgabe-Befehlscode- Speichereinrichtung zum Speichern eines Befehlscodes für die Rückgabe eines Zugriffs-Zielortes von dem Verbinder durch die Prüfinformations-Schnittstelle in ein Rückgabe-Befehlscode-Register.

Der Verbinder ist mit der Prüfinformations- Schnittstelle verbunden. Der Befehlscode für die vor gegebene Datenverarbeitungsoperation ist in dem Be fehlscode-Register gespeichert, die zu verarbeitenden Daten durch die zentrale Verarbeitungseinheit sind in dem Daten-Register gespeichert und der Befehlscode für die Rückgabe des Zugriffs-Zielortes ist in dem Rückgabe-Befehlscode-Register gespeichert. Der Zu griffs-Zielort der zentralen Verarbeitungseinheit wird zu dem Befehlscode-Register zurückgegeben, nach dem die zentrale Verarbeitungseinheit die Datenverar beitungs-Operation auf der Basis der Befehlscodes und zu verarbeitenden Daten bewirkt hat. Deshalb bewirkt die zentrale Verarbeitungseinheit eine nächste Daten verarbeitungs-Operation durch Aktualisieren der Be fehlscodes und der zu verarbeitenden Daten, wenn die Datenverarbeitungs-Operation ausgeführt worden ist.

Weiterhin umfaßt eine Vorrichtung gemäß der vorlie genden Erfindung für die Überprüfung einer integrier ten Schaltungsvorrichtung einen lösbaren bzw. steck baren Verbinder, der mit der Prüfinformations- Schnittstelle verbunden ist, eine Befehlscode- Speichereinrichtung zum Speichern des Befehlscodes, der die zentrale Verarbeitungseinheit instruiert, die vorgegebene Datenverarbeitungs-Operation zu bewirken, von dem Verbinder durch die Prüfinformations- Schnittstelle in das Befehlscode-Register und eine Datenspeichereinrichtung zum Speichern der zu verar beitenden Daten von dem Verbinder durch die Prüfin formations-Schnittstelle in das Datenregister. Der Verbinder ist mit der Prüfinformations-Schnittstelle verbunden. Der Befehlscode für die vorgegebene Daten verarbeitungs-Operation ist in dem Befehlscode- Register gespeichert und die Daten, die von der zen tralen Verarbeitungseinheit verarbeitet werden sol len, sind in dem Datenregister gespeichert. Der Zu griffs-Zielort der zentralen Verarbeitungseinheit wird zu dem Befehlscode-Register zurückgegeben, nach dem die zentrale Verarbeitungseinheit die Datenverar beitungs-Operation auf der Basis der Befehlscodes und der zu verarbeitenden Daten ausgeführt hat. Die zen trale Verarbeitungseinheit bewirkt deshalb einen nächsten Datenverarbeitungsbetrieb durch Aktualisieren der Befehlscodes und der zu verarbeitenden Daten, wenn die Datenverarbeitungsoperation ausgeführt wor den ist.

Vorteilhafte Weiterbildungen der vorliegenden Erfin dung sind den Unteransprüchen zu entnehmen.

Weitere Vorteile, vorteilhafte Weiterbildungen und Anwendungsmöglichkeiten der vorliegenden Erfindung sind der nachfolgenden Beschreibung in Verbindung mit den beiliegenden Zeichnungen zu entnehmen, die zei gen:

Fig. 1 ein Blockdiagramm, das eine interne Struktur einer herkömmlichen integrierten Schaltungsvorrich tung zeigt;

Fig. 2 ein Blockdiagramm, das eine interne Struktur einer weiteren herkömmlichen integrierten Schaltungs vorrichtung zeigt;

Fig. 3 ein Blockdiagramm, das eine interne Struktur einer integrierten Schaltungsvorrichtung gemäß der vorliegenden Erfindung zeigt;

Fig. 4 ein Blockdiagramm, das eine interne Struktur einer DCU als Prüfsteuerschaltung zeigt; und

Fig. 5 ein Diagramm einer Schaltungsprüfvorrichtung, die mit einem Targetboard bzw. einer Objektleiter platte verbunden ist, das bzw. die eine Leiterplatte mit einer darauf montierten integrierten Schaltungs vorrichtung ist.

Wie in der Fig. 3 gezeigt ist, hat eine integrierte Schaltungsvorrichtung 300 gemäß der vorliegenden Er findung einen CPU-Kern 41, der durch einen spezifi schen, internen Bus 42 mit einer BCU 43 verbunden ist, die mit einem Hauptbus 44 verbunden ist. Mit dem Hauptbus 44 sind verschiedene periphere Schaltungen 45 verbunden. Eine Anzahl von Anschlüssen bzw. Zulei tungsanschlüssen oder Zuleitungen 46 ist über den Hauptbus 44 mit dem CPU-Kern 41, der BCU 43 und den peripheren Schaltungen 45 verbunden.

Jene Teile, die in der Fig. 3 gezeigt sind und die identisch zu jenen der herkömmlichen integrierten Schaltungsvorrichtung 200 sind, die in Fig. 2 ge zeigt ist, sind identisch bezeichnet und werden nach folgend nicht mehr im Detail beschrieben.

Verschiedenen I/O(Eingangs/Ausgangs)-Tore 49 und ein Speicher 50 als ein Informations-Speichermedium auf einem Targetboard 48 (vgl. Fig. 5) als einer Leiter platte sind mit einem externen Bus 47 verbunden, der die Anschlüsse 46 aufweist, welche direkt mit der BCU 43 verbunden sind. Der Speicher 50 speichert Be fehlscodes und verarbeitete Daten, die von dem CPU-Kern 41 der integrierten Schaltungsvorrichtung 300 gelesen werden sollen.

Eine Vielzahl von Anschlüssen 53 bzw. Zuleitungen, die eine Fehlersuche-I/F 52 von JTAG als eine Prüfin formations-I/F bzw. Prüfinformations-Schnittstelle bilden, sind mit einer DCU 51 verbunden, die als Prüfsteuerschaltung dient. Die DCU 51 hat eine Regi stereinheit 54. Die DCU 51 ist mit der BCU 43 durch einen spezifischen, internen Bus 55 verbunden. Die BCU 43 verbindet den Speicher 50 und die DCU 51 se lektiv mit dem CPU-Kern 41.

Wie in der Fig. 4 gezeigt ist, umfaßt die DCU 51 zu sätzlich zu der Registereinheit 54 einen TAP- Controller 60 (TAP = Test Access Port = Testzugriffs anschluß oder -port), ein Befehlsregister 61, einen IR(Instruction Register = Befehlsregister)-Decoder 62, einen Buscontroller 63, ein Paar von Selektoren 64, 65 und ein Paar von Puffern 66, 67. Die Regi stereinheit 54 umfaßt eine Vielzahl von Registern 68 bis 71.

Das Befehlsregister 61 und die Registereinheit 54 sind jeweils mit einem Paar von Eingangsanschlüssen des Selektors 64 verbunden, dessen Ausgangsanschluß bzw. -terminal mit dem Puffer 66 verbunden ist. Der Puffer 66 hat einen Steueranschluß, mit dem der TAP-Controller 60 verbunden ist.

Die Register 68 bis 71 der Registereinheit 54 enthal ten ein einzelnes Fehlersuche (debug)-Statusregister 68 zum Speichern der Fehlersuche-Statusdaten, ein einzelnes Fehlersuche-Steuerregister 69 zum Speichern von Fehlersuche-Steuerdaten, eine Vielzahl von Über wachungsregistern 70 zum Speichern von Befehlscodes für den CPU-Kern 41 und ein einzelnes Zugriffsdaten- Register 71 zum Speichern von Daten, die von dem CPU- Kern 41 verarbeitet werden soll. Die Überwachungsre gister 70 bzw. Monitorregister und das Zugriffsdaten register 71 sind mit jeweiligen Eingangsanschlüssen des Selektors 65 verbunden, dessen Steueranschluß mit dem Buscontroller 63 verbunden ist. Der Selektor 65 hat einen Ausgangsanschluß, der mit dem Puffer 67 verbunden ist, dessen Steueranschluß mit dem Buscon troller 63 verbunden ist.

Die Fehlersuche-I/F 52 von JTAG ist mit dem TAP-Controller 60, dem Befehlsregister 61, der Regi stereinheit 54 und dem IR-Decoder 62 verbunden und übermittelt Eingangsdaten "TRST", "TCK", "TMS", "TDI", usw. und Ausgangsdaten "TDO" usw.

Der interne Bus 55, der die DCU 51 und die BCU 43 miteinander verbindet, ist mit den Überwachungsregi stern 70 und dem Zugriffsdaten-Register 71 der Regi stereinheit 54 und dem Buscontroller 63 verbunden. Der interne Bus 55 übermittelt bzw. überträgt Ein gangs/Ausgangs-Daten "Data", Ausgangsdaten "Ready", "Holdrg", usw. und Eingangsdaten "Address", "Status", usw.

Nachfolgend werden Fehlersuche-Statusdaten, die von dem Fehlersuche-Statusregister 68 gespeichert werden, Fehlersuche-Steuerdaten, die von dem Fehlersuche- Steuerregister 69 gespeichert werden, Befehlscodes für den CPU-Kern 41 und Daten, zu verarbeiten durch den CPU-Kern 41, die von den Überwachungsregistern 70 gespeichert werden, und Daten, die von dem CPU-Kern 41 zu verarbeiten sind und die von dem Zugriffsdaten- Register 7 gespeichert werden, beschrieben.

1. Fehlersuche-Statusdaten DBG_STATUS
Fehlersuche-I/F 52: RO, CPU-Kern 41: x
DBM Fehlersuche-Modus-Status.

Dies gibt einen Ausführungsmodus für den CPU-Kern 41 an. Der normale Modus des CPU-Kerns ist ein gewöhnli cher Modus zum Ausführen eines Anwender- oder Benut zerprogramms. Sein Fehlersuche-Modus ist ein Prüfmo dus zum Ausführen eines Interrupt/Ausnahme-Vorgangs mit höchster Priorität. Um von dem Normalmodus in den Fehlersuche-Modus zu schalten oder zu wechseln, sind die folgenden Verfahren verfügbar bzw. implementiert:

1. Ein BRI-Bit wird auf "1" gesetzt, um eine Fehlersuche-Interruptnachfrage zu setzen.
2. Ein Abbruchpunktbefehl BRKPNT wird ausge führt.

Um aus dem Fehlersuche-Modus in dem normalen Modus zurückzukehren, sind die nachfolgenden Verfahren im plementiert:

1. Ein Rückkehr-Befehl BRPRET aus dem Fehlersu che-Modus wird ausgeführt.
2. Ein RST-Bit wird auf "1" gesetzt, um den CPU-Kern 41 zurückzusetzen.
1: Fehlersuche-Modus (debug modus)
0: Normalmodus.

EED Überwachungs-Operations-Endestatus

Dieser gibt an, daß ein Überwachungsvorgang des CPU-Kerns 41 beendet ist und daß der CPU-Kern 41 in einem anhängigen Zustand ist. Um den CPU-Kern 41 in einen anhängigen Zustand zu versetzen, wenn dessen Überwa chungsvorgang beendet ist, sind die folgenden Verfah ren verfügbar:

1. Wenn der Überwachungsvorgang beendet ist, wird eine Bushalte-Nachfrage erzeugt, um den CPU-Kern 41 in einen Bushalte-Zustand zu versetzen. Durch Set zen eines EST-Bits auf "1" wird die Bushalte- Nachfrage gelöscht, wodurch der Überwachungsvorgang des CPU-Kerns 41 wieder aufgenommen bzw. fortgesetzt wird.
2. Wenn der Überwachungsvorgang beendet ist, wird ein Ready-Signal (Bereitsignal) nicht in einem näch sten Befehls-Holzyklus zurückgegeben, wodurch die Buszyklen in einen BUSY-Zustand (Besetztzustand) ver setzt werden. Durch Setzen des EST-Bits auf "1", wird ein Ready-Signal zurückgegeben, um einen Hohlzyklus zu beenden, wodurch der Überwachungsvorgang des CPU-Kerns 41 wieder aufgenommen wird.
3. Wenn der Überwachungsvorgang beendet ist, wird ein nächster Befehl in einen Schleifenbefehl (einen Verzweigungsbefehl für den CPU-Kern 41) gesetzt, wo durch der CPU-Kern 41 dazu veranlaßt wird, Hol- und Verzweigungsbefehle wiederholt auszuführen. Durch Setzen des EST-Bits auf "1" wird ein Befehl, der von dem CPU-Kern 1 geholt werden soll, von einem endlosen Schleifenbefehl in einen Befehl abgeändert, der auf EM_MONn gesetzt ist, wodurch der Überwachungsvorgang des CPU-Kerns 41 wieder aufgenommen wird.
1: Der Überwachungsvorgang ist beendet.
0: Der Überwachungsvorgang ist nicht beendet.

TRS Rücksetz-Eingangsstatus

Dieser gibt den Status des Rücksetz-Eingangssignals an, das von einer äußeren Quelle aus eingegeben wird. Das Rücksetz-Eingangssignal, das von einer externen Quelle aus eingegeben wurde, wird maskiert, wenn ein MTR-Bit auf "1" gesetzt ist. Das Rücksetz-Eingangs signal, das von der externen Quelle eingegeben wurde, wird im Fehlersuch-Modus unabhängig vom MTR-Bit immer maskiert.

1: Ein Rücksetz-Eingangssignal, das von einer ex ternen Quelle eingegeben wurde, ist aktiv.

2: Ein Rücksetz-Eingangssignal, das von einer äu ßeren Quelle eingegeben wurde, ist inaktiv.

2. Fehlersuche-Steuerdaten DBG_CONTROL
Fehlersuche-I/F 52: R/W, CPU-Kern 41: x.

EST Überwachungs-Start-Nachfrage

Der Überwachungsvorgang, der von dem CPU-Kern 41 beendet wurde, wenn ein EED-Bit "1" ist, kann wieder aufgenommen werden, wenn das EST-Bit auf "1" gesetzt wird. Obwohl der Überwachungsvorgang beendet ist, führt, wenn ein neuer Befehl oder neue Daten in den Registern 70, 71 von EM_MONn/AC_ADDT eingerichtet werden und dann das EST-Bit auf "1" gesetzt wird, der CPU-Kern 41 einen neuen Überwachungsvorgang aus.

1: Starten eines Überwachungsvorgangs wird nach gefragt.

2: Nichts wird getan (Standardzustand).

BRI Abbruch-Interrupt-Nachfrage (Break Interrupt Request)

Dieser Befehl wird verwendet, um den CPU-Kern 41 aus dem Normalmodus in den Fehlersuche-Modus zu schalten. Ein Fehlersuche-Interrupt ist ein Interrupt mit der höchsten Priorität im CPU-Kern 41.

1: Ein Fehlersuche-Interrupt wird nachgefragt.

0: Ein Fehlersuche-Interrupt wird gelöscht (Standardzustand).

REE Rücksetz-Steuerung-Emulierungs-Freigabe (Re set Handler Emulation Enable)

Dieser Befehl wird für die DCU verwendet, um ein Rücksetz-Steuerprogramm-Gebiet zu ersetzen. Da auf ein Ersatzgebiet zurückgegriffen wird, nachdem der CPU-Kern 41 zurückgesetzt wird, indem REE "1" gesetzt wird, kann der CPU-Kern 41 in den Fehlersuche-Modus geschaltet werden, unmittelbar nachdem der CPU-Kern 41 gestartet worden ist, durch:

1. Ausführen eines Haltepunkt- bzw. Abbruch- Befehls BRKPNT in dem Ersatzgebiet, oder
2. Ausführen eines Schleifen-Befehls in dem Er satzgebiet und Setzen des BRI-Bits auf "1", um eine Fehlersuche-Interrupt-Nachfrage zu erzeugen. Da ein RAM, und weniger ein ROM, oft in einer Entwicklungs phase verwendet wird, sind diese Steuerdaten für das Herunterladen eines Entwicklungsprogramms unverzicht bar.

1: Ein Rücksetz-Steuerprogramm-Gebiet wird er setzt.

0: Ein Rücksetz-Steuerprogramm-Gebiet wird nicht ersetzt (Standardfall).

RST Forcierte Rücksetz-Nachfrage (Force Reset Re quest)

Dieser Befehl wird verwendet, um den CPU-Kern 41 unabhängig vom Zustand eines Rücksetz-Eingangs- Signals zurückzusetzen, das von einer externen Quelle aus eingegeben wird. Wenn ein Fehlersuche-Werkzeug mit der Fehlersuche-I/F 52 verbunden ist, kann der Standardwert unmittelbar, nachdem die Spannungsver sorgung eingeschaltet worden ist, geändert werden, indem die Anschlußverarbeitung in einen Zustand abge ändert wird, der unterschiedlich zu dem Zustand ist, in dem kein Fehlersuche-Werkzeug mit der Fehlersuche- I/F 52 verbunden war.

1: Der CPU-Kern 41 wird forciert bzw. erzwungen zurückgesetzt (wenn ein Fehlersuche-Werkzeug verbun den ist).

0: Der CPU-Kern 41 wird nicht forciert zurückge setzt (wenn kein Fehlersuche-Werkzeug verbunden ist).

MTR Rücksetz-Maskier-Nachfrage (= Reset Mask Re quest)

Dieser Befehl wird dazu verwendet, um ein Rück setz-Eingangssignal zu maskieren, das von einer ex ternen Quelle aus zugeführt wird. Wenn der CPU-Kern 41 in den Fehlersuche-Modus eintritt, wird ein Rück setz-Eingangssignal, das von einer externen Quelle aus eingegeben wird, immer unabhängig von dem MTR-Bit maskiert, um einen Überwachungsvorgang auszuführen.

1: Ein Rücksetz-Eingangssignal, das von einer externen Quelle aus zugeführt wird, wird maskiert.

0: Ein Rücksetz-Eingangssignal, das von einer externen Quelle aus eingegeben wird, wird nicht mas kiert (Standardfall).

3. Befehlscode EM_MONn(n = 0-6)
Fehlersuche-I/F 52: R/W, CPU-Kern 41: RO
EM_MONn [31 : 0] Überwachungs-Befehlscode
(/Zugriff Adresse/Daten).

Dies setzt einen Befehlscode für einen Befehl, der in einem Überwachungsvorgang mit der Fehlersuche-I/F 52 ausgeführt wird und setzt zu verarbeitende Daten, wie z. B. eine Adresse, auf die in einem Überwachungsvor gang mit der Fehlersuche-I/F 52 zugegriffen werden soll.

4. Zu verarbeitende Daten AC_ADDT
Fehlersuche-I/F 52: R/W, CPU-Kern 41: R/W
AC_ADDT[31 : 0] Zugriff Adresse/Daten.

Dies setzt zu verarbeitende Daten, z. B. eine Adresse, auf die in einem Verarbeitungsvorgang mit der Fehler suche-I/F 52 zugegriffen werden soll, und wird von dem CPU-Kern 41 eingerichtet, wenn das Ergebnis eines ausgeführten Überwachungsvorgangs von dem CPU-Kern 41 empfangen werden soll.

Die integrierte Schaltungsvorrichtung 300 gemäß der vorliegenden Erfindung wird auf dem Targetboard 48, das von dem Benutzer bereitgestellt wird, installiert und der externe Bus 47 der integrierten Schaltungs vorrichtung 300 ist mit der I/O-Toren 49 und dem Speicher 50 verbunden, die auf dem Targetboard 48 durch gedruckte Verbindungen bzw. Leiterbahnen unter gebracht sind. Wie in der Fig. 5 gezeigt ist, ist ein Prüfverbinder 51 auf dem Targetboard 48 unterge bracht und die Fehlersuche-I/F 52 der integrierten Schaltungsvorrichtung 300 ist mit dem Verbinder 81 verbunden.

Die BCU 43 hat einen Normalmodus und einen Fehlersu che-Modus als ihre Betriebsmodi, zwischen denen hin und her geschaltet werden kann. Im Normalmodus ver bindet die BCU 43 den externen Bus 47 kontinuierlich mit dem CPU-Kern 41. Im Fehlersuche-Modus schaltet die BCU 43 den CPU-Kern 41 vom externen Bus 47 auf die DCU 51, wenn die Adresse eines Zugriffs- Zielortes, die von dem CPU-Kern 41 ausgegeben wird, mit der Adresse, die zuvor eingerichtet worden ist, der Registereinheit 54 der DCU 51 übereinstimmt.

Der Verbinder 81 des Targetboards 48 wird nur verwen det, wenn die integrierte Schaltungsvorrichtung 300 überprüft wird. Ein Fehlersuche-System 40 als Schal tungsprüfvorrichtung kann lösbar bzw. steckbar mit dem Verbinder 81 verbunden sein. Das Fehlersuche- System 400 hat einen ICE 83, der lösbar mit dem Ver binder 81 durch einen Verbinder 82 verbunden ist. Mit dem ICE 83 sind eine Spannungsversorgungs-Einheit 84 und ein Kommunikationsmodul 85 verbunden, der mit ei ner Kommunikationsleitung 86 verbunden ist, die mit einem Host-Computer 87 verbunden ist.

Sowohl der ICE 83 als auch der Most-Computer 87 um fassen ein Computersystem, das verschiedene Logik- Funktionen als verschiedene entsprechende Einrichtun gen hat, die durchgeführt werden können, um verschie dene Datenverarbeitungs-Aufgaben gemäß einem geeigne ten Programm auszuführen, das zuvor geladen wurde. Das Fehlersuche-System 400 hat eine Modus-Schaltein richtung, eine Befehls-Speichereinrichtung, eine Da ten-Speichereinrichtung und eine Rückgabe-Speicher einrichtung, die als Logikfunktionen vorgesehen sind.

Die Modus-Schalteinrichtung ändert den Betriebsmodus der BCU 43 vom Normalmodus in den Fehlersuche-Modus, wenn ein Betriebsmodus-Schaltzeichen für die BCU 43 von dem ICE 83 ausgegeben wird und von den Verbindern 82, 81 zu der Fehlersuche-I/F 52 der integrierten Schaltungsvorrichtung 300 zugeführt wird.

Wenn ein Befehlscode zum Freigeben des CPU-Kerns 41, eine bestimmte Datenverarbeitung auszuführen, von dem ICE 83 ausgegeben wird, führt die Befehls-Speicher einrichtung den Befehlscode von den Verbindern 82, 81 aus der Fehlersuche-I/F 52 zu und speichert den Be fehlscode in den Überwachungsregistern 70.

Wenn Daten, die für die Datenverarbeitung erforder lich sind, welche von dem CPU-Kern 41 ausgeführt wird, von dem ICE 83 ausgegeben werden, führt die Da ten-Speichereinrichtung die Daten von den Verbindern 82, 81 der Fehlersuche-I/F 52 zu und speichert die Daten in den Registern 70, 71.

Wenn ein Befehlscode für die Rückgabe eines Zugriffs- Zielortes, auf den von dem CPU-Kern 41 aus zugegrif fen werden soll, von dem ICE 83 ausgegeben wird, führt die Rückgabe-Speichereinrichtung den Be fehlscode von den Verbindern 82, 81 aus der Fehlersu che-I/F 52 zu und speichert den Befehlscode in den Überwachungsregistern 70.

Das Programm, das die oben stehenden verschiedenen Einrichtungen als die verschiedenen Funktionen reali siert, wird zuvor als Software in einem Informations- Speichermedium in dem Fehlersuche-System 400 gespei chert. Wenn ein Überwachungsvorgang ausgeführt werden soll, wird das Programm in die DCU 51 kopiert und dann von dem CPU-Kern 41 und der BCU 43 gelesen.

Wenn ein Fehlersuche-Interrupt auftritt, verzweigt der CPU-Kern 41 zu einem Fehlersuche-Steuerprogramm- Gebiet, dessen Adressen "Oxffffffef - Oxffffffef" ei nes Cache-Gebiets sind. Wenn auf das Fehlersuche- Steuerprogramm-Gebiet zugegriffen wird, schaltet die BCU 43 den CPU 41 von dem externen Bus 47 auf die DCU 51 in dem Fehlersuche-Modus.

Nachdem die integrierte Schaltungsvorrichtung 300 zu rückgesetzt wurde, verzweigt der CPU-Kern 41 zu einem Rücksetz-Steuerprogramm-Gebiet, dessen Adressen "Oxfffffff0 - Oxffffffff" des Cache-Gebietes sind. Wenn auf das Rücksetz-Steuerprogramm-Gebiet nur zuge griffen wird, während "REE" der Fehlersuche- Steuerdaten "DBG_CONTROL" auf "1" in dem Fehlersuche- Modus gesetzt ist, schaltet die BCU 43 den CPU-Kern 41 vom externen Bus 47 auf die DCU 51 um.

Da eine Überwachungsverarbeitung ausgeführt wird, in dem hintereinander folgend ein Befehl bei der glei chen Adresse ersetzt wird, wenn der Überwachungsvor gang in Cache-Gebiet ausgeführt werden soll, ist es notwendig, das Cache-Gebiet vor und nach dem Ersetzen eines Befehles zu löschen (Clearing) oder den Überwa chungsvorgang in einem Nicht-Cache-Gebiet auszufüh ren.

In der integrierten Schaltungsvorrichtung 300 ver zweigt der CPU-Kern 41 von dem Fehlersuche steuerprogramm-Gebiet zu dem Nicht-Cache-Gebiet gemäß des letzteren Verfahrens und führt dann dem Überwa chungsvorgang bei den Adressen 0x61000000 - 0x100001f aus. Wenn auf dieses Gebiet zugegriffen wird, schal tet die BCU 43 den CPU-Kern 41 von dem externen Bus 47 auf die DCU 51 in dem Fehlersuche-Modus.

Nach dem Überwachungsvorgang kann die Ausführung durch den CPU-Kern 41 in einen anhängenden Zustand unter Verwendung einer Bushalte-Nachfrage "Holdrq" gebracht werden. Die Bushalte-Nachfrage "Holdrq" wird von der DCU 51 für die BCU 43 durch Lesen (ld.w 0 x 1c[rXX),r0) eines bestimmten Gebietes "0x6100001c" während des Fehlersuche-Modus erzeugt.

Ein spezielles Beispiel eines Programms zum Durchfüh ren der oben stehenden verschiedenen Funktionen, wenn das Fehlersuche-System 40 die Integrierte Schaltungs vorrichtung 300 überwacht, wird nachfolgend beschrie ben.

(1) Anfangs-Codes

Vor dem Übergang in einen ersten Fehlersuche-Modus werden Befehlscodes für einen Überwachungs-Start vorgang und einen Überwachungs-Endevorgang im Vorhin ein in den Registern 70, 71 von EM_MONn, AC_DDT ein gerichtet.

(2) Überwachungs-Startvorgang

Da ein Fehlersuche-Steuerprogramm in einem Cache- Gebiet ist, verzweigt es zu einem Nicht-Cache-Gebiet Zu diesem Zeitpunkt wird der Wert eines allgemeinen Registers rXX, das in dem Überwachungsvorgang verwen det wird, gesichert bzw. gespeichert in dem Zugriffs- Datenregister 71 von AC_DDT.

(Durch Erzeugen einer Bus-Halte-Nachfrage während ei nes Daten-Lese-Zugriffs von einem bestimmten Gebiet aufgrund der Ausführung eines Befehls zum Laden → EM_MON0, wird der CPU-Kern 41 in einen Bus-Halte- Zustand gebracht, wodurch die Ausführung von Befehlen in einem anhängigen Zustand nach dem Ende eines Lese zyklus gehalten werden. In der integrierten Schal tungsvorrichtung 300 hat der CPU-Kern 41 einen Schreibpuffer als internes Register. Da die Ausfüh rung eines Schreibzyklus auch dann weiter verzögert wird, wenn der CPU-Kern 41 die Ausführung eines Spei cherbefehls beendet, ist es möglich, die Folge von Datenzugriffen sicherzustellen, indem die Ausführung von Befehlen in einem anhängigen Zustand bei Lesen der Daten von einem Cache-Gebiet gehalten wird, und den Austausch von Daten unter Verwendung des Zu griffs-Daten-Registers 71 von AC_ADDT zuverlässig zu beenden. Nachdem das Bushalten gelöscht wird, da die Ausführung von Befehlen von einem Verzweigungsbefehl von EM_MON1 aus wieder aufgenommen wird, wird die Pipeline durch Verzweigen bereinigt (flushed) und ein neuer Befehlscode von EM_MON1 wird wieder geholt und ausgeführt.)

(2) Überwachungsende-Vorgang

Der Wert des allgemeinen Registers rXX wird auf den Ursprungswert zurück gesetzt und ein Rückkehrbefehl von dem Fehlersuche-Modus wird ausgeführt. Für einen nächsten Übergang in den Fehlersuche-Modus werden An fangscodes in den Überwachungsregistern 70 von EM_MONn eingerichtet.

(4) Beispiel für das Lesen des Wertes des allge meinen Registers (Beispiel für das Lesen des Wertes des allgemeinen Registers rYY

(5) Zum Einrichten eines bestimmten Wertes in einem allgemeinen Register (Beispiel eines bestimmten Wertes in einem allgemeinen Register rYY)

(6) Beispiel für das Lesen eines Wertes eines System-Registers (Beispiel für das Lesen eines Wertes eines System- Registers sXX)

(7) Zum Einrichten eines bestimmten Wertes in einem allgemeinen Register (Beispiel eines bestimmten Wertes in einem allgemeinen Register sXX)

(8) Lesen von Daten von einem spezifizierten Adress-Raum (Beispiel: das Lesen von Worten aus einem Speicher)

(9) Schreiben von Daten in einen spezifizierten Adress-Raum (Beispiel für das Schreiben von Worten von einem Speicher)

In diesem Fall, wird ein Überwa chungsvorgang mit den nachfolgenden beiden Schritten ausgeführt:

1. Eine Adresse, bei der Daten geschrieben wer den sollen, wird eingerichtet.
2. Daten, die geschrieben werden sollen, werden eingerichtet und spezifizierte Daten werden in die spezifizierte Adresse eingeschrieben.

[1. Schritt]

[2. Schritt]

Bei der Verwendung wird die integrierte Schaltungs vorrichtung 300 gemäß der vorliegenden Erfindung auf dem Targetboard 48, das vom Benutzer bereitgestellt wird, installiert. Ein Programm, das aus verschiede nen Befehlscodes und Daten, die zu verarbeiten sind, zusammengesetzt ist, wird als Software in den Spei cher 50 auf dem Targetboard 48 geladen. Die inte grierte Schaltungsvorrichtung 300 liest Befehlscodes und zu verarbeitende Daten aus dem Speicher 50 auf dem Targetboard 48.

Zu dieser Zeit ist der Betriebsmodus der integrierten Schaltungsvorrichtung 300 standardmäßig der Normalmo dus. Da die BCU 43 den Speicher 50 kontinuierlich mit dem CPU-Kern 41 verbindet, führt der CPU-Kern 41 ver schiedene Daten-Verarbeitungsaufgaben auf der Basis von Befehlscodes und Daten aus, die aus dem Speicher 50 gelesen werden.

Das Programm, das in dem Speicher 50 zum Steuern der integrierten Schaltungsvorrichtung 300 für die Daten verarbeitung gespeichert ist, muß auf Fehler hin durchsucht werden, wenn die integrierte Schaltungs vorrichtung 300 in ihrer Entwicklungsphase ist. Für das Debugging bzw. Fehlerdurchsuchen des Programms, wie in Fig. 5 gezeigt ist, wird das Fehlersuche- System 400 mit der integrierten Schaltungsvorrichtung 300, die auf dem Targetboard 48 installiert ist, ver bunden.

Da die Fehlersuche-I/F 52 der integrierten Schal tungsvorrichtung 300 mit dem Verbinder 81 des Target boards 48 verbunden ist, ist der Verbinder 82 des Fehlersuche(Debugging)-Systems 400 mit dem Verbinder 81 verbunden. Wie in den Fig. 6 und 7 gezeigt ist, führt die integrierte Schaltungsvorrichtung 300 einen Datenverarbeitungsbetrieb gemäß dem Programm, das in dem Speicher 50 auf dem Targetboard 48 gespeichert ist, aus und während die integrierte Schaltungsvor richtung 300 den Datenverarbeitungsbetrieb ausführt, greift das Fehlersuche-System 400 auf die DCU 51 über die Fehlersuche-I/F 52 zu.

Die DCU 52 bewirkt eine Interrupt-Verarbeitung auf der BCU 43, um den Betriebsmodus der integrierten Schaltungsvorrichtung 300 vom Normalmodus in den Feh lersuche-Modus zu ändern, der ein Prüfmodus ist. Die integrierte Schaltungsvorrichtung 300 verarbeitet nachfolgend Daten im Fehlersuche-Modus. Genauer spei chert das Fehlersuche-System 400 eine Vielzahl von Betriebscodes und zu verarbeitender Daten in den Re gistern 70, 71 der DCU 51 und speichert einen Be fehlscode zum Zurückgeben eines Zugriffszielortes für den CPU-Kern 41 zu ihrer Anfangsposition in dem letz ten Überwachungsregister 70.

Sobald der CPU-Kern 41 mit dem Speicher 50 auf dem Targetboard 48 durch die BCU 43 verbunden ist, führt der CPU-Kern 41 den Datenverarbeitungsbetrieb gemäß dem Programm aus, das in dem Speicher 50 gespeichert ist. Im Fehlersuche-Modus vergleicht die BCU 43 Adressen, die von dem CPU-Kern 41 bei dem Datenverar beitungs-Betrieb ausgegeben wurden, mit einer gegebe nen Adresse, die zuvor zur Fehlersuche eingerichtet worden war. Wenn eine Adresse von dem CPU-Kern 41 mit der gegebenen Adresse übereinstimmt, ändert die BCU 43 einen Zielort, der mit dem CPU-Kern 41 verbunden werden soll, von dem Speicher 50 auf die DCU 51 ab.

Der CPU-Kern 41 liest dann Befehlscodes und zu verar beitende Daten aus den Registern 70, 71 der DCU 51, so daß die integrierte Schaltungsvorrichtung eine ge wünschte Datenverarbeitungs-Operation für das Fehler suchen ausführt. Da der CPU-Kern 41 aufeinander fol gend Befehlscodes und zu verarbeitende Daten aus den Registern 70, 71 liest und den Datenverarbeitungsbe trieb ausführt, gibt der CPU-Kern 41 einen Zugriffs- Zielort bzw. ein Zugriffsziel zu der Anfangsposition der Überwachungsregister 70 in Abhängigkeit von dem Befehlscode in dem letzten Überwachungsregister 70 zurück.

Z.B. veranlaßt der Bus-Controller 63 der DCU 51 über die BCU 43, daß der CPU-Kern 41 wartet. Wenn das Feh lersuche-System 400 Befehlscodes und zu verarbeitende Daten, die in den Registern 70, 71 der DCU 51 gespei chert sind, aktualisiert, kann deshalb das Fehlersu che-System 400 den CPU-Kern 41 dazu veranlassen, ei nen nächsten Datenverarbeitungs-Betrieb zur Fehlersu che zu bewirken. Zu dieser Zeit kann das Fehlersuche- System 400 temporär bzw. zeitweilig Daten, die von dem CPU-Kern 41 verarbeitet wurden, in den Registern 70, 71 speichern und sammeln, wobei der CPU-Kern 41 den Datenverarbeitungs-Betrieb für die Fehlersuche ausführt.

Wie oben beschrieben wurde, veranlaßt das Fehlersu che-System 400, daß der CPU-Kern 41 einen Datenverar beitungs-Betrieb für das Fehlersuchen bewirkt, wäh rend das Fehlersuche-Programm in den Registern 70, 71 aktualisiert wird. Wenn dieser Datenverarbeitungs- Betrieb abgeschlossen ist, schaltet das Fehlersuche- System 400 den Betriebs-Modus der integrierten Schal tungsvorrichtung 300 vom Fehlersuche-Modus in den Normalmodus zurück.

Bei der integrierten Schaltungsvorrichtung 300 gemäß der vorliegenden Erfindung, wie vorstehend beschrie ben wurde, ist die DCU 51 mit der BCU 43 verbunden, die einen Zielort, der mit dem CPU-Kern 41 verbunden werden soll, zwischen dem Speicher 50 auf dem Target board 48 und den Registern 70, 71 der DCU 51 zu vor gegebenen Zeiten bzw. Zeitpunkten umschaltet.

Wenn das Fehlersuche-System 400 die gewünschten Be fehlcodes und zu verarbeitenden Daten in den Regi stern 70, 71 speichert, ist das Fehlersuche-System 400 dazu in der Lage, den CPU-Kern 41 dazu zu veran lassen, den gewünschten Datenverarbeitungs-Betrieb für Fehlersuche auszuführen. Es ist folglich möglich, die integrierte Schaltungsvorrichtung 300 zu überprü fen, während sie auf dem Targetboard 48, das vom Be nutzer gewünscht wird, montiert wird oder ist.

Da die Register 70, 71 verschiedene Befehlscodes und zu verarbeitende Daten, damit der CPU-Kern 41 ver schiedene Datenverarbeitungs-Aufgaben ausführen kann, frei bzw. beliebig speichern können, ist der Vorgang des Überprüfens der integrierten Schaltungsvorrich tung 300 nicht auf den Randabtasttest beschränkt.

Im Fehlersuche-Modus verarbeitet der CPU-Kern 41 Da ten in der gleichen Art und Weise wie im Normalmodus. Das Fehlersuche-System 400 kann deshalb verschiedene Teile der integrierten Schaltungsvorrichtung 300 überprüfen. Im Unterschied zu dem herkömmlichen DMA-Vorgang, der oben beschrieben wurde, kann das interne Register des CPU-Kerns 41 auch überprüft werden, ohne daß eine wesentliche Modifikation des CPU-Kerns 41 erforderlich wäre.

Bei der integrierten Schaltungsvorrichtung 300 und dem Fehlersuche-System 400 wird, wenn Befehlscodes und zu verarbeitende Daten in den Registern 70, 71 gespeichert sind und der CPU-Kern 41 einen Datenver arbeitungs-Betrieb für das Fehlersuchen auf der Basis der gespeicherten Befehlscodes und der zu verarbei tenden Daten ausführt, ein Zugriffs-Zielort für den CPU-Kern 41 an die Anfangsposition des Überwachungs registers 70 in Abhängigkeit vom Befehlscode in dem letzten Überwachungsregister 70 zurückgegeben. Die Anzahl der Register 70, 71, die Vorrichtungen sind, welche für die Fehlersuche vorgesehen sind und nicht im Normalmodus erforderlich sind, kann deshalb nied rig sein und deshalb kann die Schaltungsgröße der in tegrierten Schaltungsvorrichtung 300 der minimal er forderlichen Größe entsprechen.

In der oben stehenden Ausführungsform der Erfindung speichert das Fehlersuche-System 400 einen Be fehlscode zum Zurückgeben eines Zugriffs-Zielortes für den CPU-Kern 41 zu der Anfangsposition in dem letzten Überwachungsregister 70. Dieser Befehlscode kann jedoch festliegend bzw. permanent in dem letzten Überwachungsregister 70 gespeichert sein und muß des halb nicht von dem Fehlersuche-System 400 abgespei chert werden.

Die vorliegende Erfindung betrifft eine integrierte Schaltungs-Vorrichtung, die auf verschiedene Art und Weise überprüft werden kann, während sie auf einer Leiterplatte installiert ist. Eine Bussteuereinheit verbindet einen externen Speicher mit einer zentralen Verarbeitungseinheit in einem Normalmodus. In einem Prüfmodus verbindet die Bussteuereinheit eine Prüf steuerschaltung, die eine Vielzahl von Registern zum temporären Speichern von Befehlscodes und zu verar beitender Daten von einer externen Schaltungs- Prüfvorrichtung hat, mit der zentralen Verarbeitungs einheit zu einer geeigneten Zeit. Wenn die Be fehlscodes und Daten von der externen Schaltungs- Prüfvorrichtung in den Registern der Prüfsteuer schaltung gespeichert sind, kann die zentrale Verar beitungseinheit überprüft werden, während sie einen gewünschten Datenverarbeitungsbetrieb bewirkt.

Obwohl eine bevorzugte Ausführungsform der vorliegen den Erfindung unter Verwendung spezifischer Ausdrücke beschrieben wurde, ist die Beschreibung für erläu ternde Zwecke gedacht und es wird darauf hingewiesen, daß Änderungen und Modifikationen durchgeführt werden können, ohne daß vom Gegenstand der Erfindung der nachfolgenden Ansprüche abgewichen wird.

Claims

1. Integrierte Schaltungsvorrichtung, die aufweist:
eine zentrale Verarbeitungseinheit zum Lesen von Be fehlscodes und zu verarbeitender Daten und zum Aus führen von Datenverarbeitungsaufgaben auf der Basis der gelesenen Befehlscodes und der zu verarbeitenden Daten;
einen externen Bus, der mit einem externen Informa tions-Speichermedium verbunden ist, das Befehlscodes und zu verarbeitende Daten speichert;
eine Prüfinformations-Schnittstelle zum lösbaren oder steckbaren Verbinden mit einer externen Schaltungs prüf-Vorrichtung;
eine Prüfsteuerschaltung, die mit der Prüfinforma tions-Schnittstelle verbunden ist und eine Vielzahl von Registern zum temporären Speichern von Be fehlscodes und zu verarbeitender Daten hat, die von der externen Schaltungs-Prüfvorrichtung zugeführt werden; und
eine Bussteuereinheit zum selektiven Verbinden des externen Busses und der Prüfsteuerschaltung mit der zentralen Verarbeitungseinheit;
wobei die Bussteuereinheit einen Betriebs-Modus, der zwischen einem Normalmodus und einem Prüfmodus schaltbar ist, und eine Einrichtung zum kontinuierli chen Verbinden des externen Busses mit der zentralen Verarbeitungseinheit in dem Normalmodus und zum Schalten eines Zielortes, der mit der zentralen Ver arbeitungseinheit verbunden werden soll, von dem ex ternen Bus zu der Prüfsteuerschaltung in dem Prüfmo dus hat, wenn die Adresse eines Zugriffs-Zielortes, der von der zentralen Verarbeitungseinheit ausgegeben wird, mit der vorgegebenen Adresse eines der Register der Prüfsteuerschaltung übereinstimmt.

2. Integrierte Schaltungsvorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, daß die Register der Prüf steuerschaltung enthalten:
ein Befehlscode-Register zum temporären Speichern ei nes Befehlscodes, der der zentralen Verarbeitungsein heit befiehlt, einen vorgegebenen Datenverarbeitungs- Betrieb zu bewirken;
ein Datenregister zum temporären Speichern von Daten, die von der zentralen Verarbeitungseinheit auf der Basis des Befehlscodes zu verarbeiten sind, der von dem Befehlscode-Register gespeichert wird; und
ein Rückgabe-Befehlscode-Register zum temporären Speichern eines Befehlscodes für die Rückgabe eines Zugriffs-Zielortes für die zentrale Verarbeitungsein heit zu dem Befehlscode-Register.

3. Integrierte Schaltungsvorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, daß die Register der Prüf steuerschaltung enthalten:
ein Befehlscode-Register zum temporären Speichern ei nes Befehlscodes, der der zentralen Verarbeitungsein heit befiehlt, einen vorgegebenen Datenverarbeitungs- Betrieb zu bewirken;
ein Datenregister zum temporären Speichern von Daten, die von der zentralen Verarbeitungseinheit auf der Basis des Befehlscodes verarbeitet werden sollen, der von dem Befehlscode-Register gespeichert wird, und
ein Rückgabe-Befehlscode-Register, das permanent ei nen vorgegebenen Befehlscode für die Rückgabe eines Zugriffs-Zielortes für die zentrale Verarbeitungsein heit zu dem Befehlscode-Register speichert.

4. Verfahren zum Überprüfen einer integrierten Schal tungsvorrichtung gemäß Anspruch 2, das die folgenden Schritte aufweist:
Speichern des Befehlscodes für den vorgegebenen Da tenverarbeitungs-Betrieb in dem Befehlscode-Register;
Speichern der Daten, die von der zentralen Verarbei tungseinheit verarbeitet werden sollen, in dem Daten register;
Speichern des Befehlscodes für die Rückgabe des Zu griffs-Zielortes in dem Rückgabe-Befehlscode- Register;
Aktualisieren des Befehlscodes, der in dem Be fehlscode-Register gespeichert ist, und der Daten, die in dem Datenregister gespeichert sind, wenn die zentrale Verarbeitungseinheit die vorgegebene Daten verarbeitungsoperation auf der Basis des Befelscodes, der in dem Befehlscode-Register gespeichert ist, und der Daten, die in dem Datenregister gespeichert sind, bewirkt; und
Rückgabe des Zugriffs-Zielortes der zentralen Verar beitungseinheit zu dem Befehlscode-Register auf der Basis des Befehlscodes, der in dem Rückgabe- Befehlscode-Register gespeichert ist.

5. Verfahren zum Überprüfen einer integrierten Schal tungsvorrichtung gemäß Anspruch 3, das die folgenden Schritte aufweist:
Speichern des Befehlscodes für den vorgegebenen Da tenverarbeitungs-Betrieb in dem Befehlscode-Register;
Speichern der Daten, die von der zentralen Verarbei tungseinheit verarbeitet werden sollen, in dem Daten register;
Aktualisieren des Befehlscodes, der in dem Be fehlscode-Register gespeichert ist, und der Daten, die in den Datenregistern gespeichert sind, wenn die zentrale Verarbeitungseinheit den vorgegebenen Daten verarbeitungs-Betrieb auf der Basis des Befehlscodes, der in dem Befehlscode-Register gespeichert ist, und der Daten, die in dem Datenregister gespeichert sind, bewirkt; und
Rückgabe des Zugriffs-Zielortes der zentralen Verar beitungseinheit zu dem Befehlscode-Register auf der Basis des Befehlscodes, der in dem Rückgabe- Befehlscode-Register gespeichert ist.

6. Vorrichtung zur Überprüfung einer integrierten Schaltungsvorrichtung gemäß Anspruch 2, die aufweist:
einen Verbinder, der lösbar oder steckbar mit der Prüfinformations-Schnittstelle verbunden ist;
eine Befehlscode-Speichereinrichtung zum Speichern des Befehlscodes, der der zentralen Verarbeitungsein heit befiehlt, den vorgegebenen Datenverarbeitungs- Betrieb zu bewirken, von dem Verbinder durch die Prüfinformations-Schnittstelle in das Befehlscode- Register;
eine Datenspeicher-Einrichtung zum Speichern der zu verarbeitenden Daten von dem Verbinder aus durch die Prüfinformations-Schnittstelle in das Datenregister;
eine Rückgabe-Befehlscode-Speichereinrichtung zum Speichern des Befehlscodes für die Rückgabe des Zu griffs-Zielortes von dem Verbinder aus durch die Prüfinformations-Schnittstelle in das Rückgabe- Befehlscode-Register.

7. Vorrichtung zur Überprüfung einer integrierten Schaltungsvorrichtung gemäß Anspruch 3, die aufweist:
einen Verbinder, der lösbar oder steckbar mit der Prüfinformations-Schnittstelle verbunden ist;
eine Befehlscode-Speichereinrichtung zum Speichern des Befehlscodes, der der zentralen Verarbeitungsein heit befiehlt, den vorgegebenen Datenverarbeitungs- Betrieb zu bewirken, von dem Verbinder aus durch die Befehlsinformations-Schnittstelle in das Befehlscode- Register; und
eine Datenspeicher-Einrichtung zum Speichern der zu verarbeitenden Daten von dem Verbinder aus durch die Prüfinformations-Schnittstelle in das Datenregister.