DE19825612C2 - Halbleiterbauelement mit einer Polysiliziumverdrahtung und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement mit einer Polysiliziumverdrahtung und Verfahren zu dessen Herstellung

Info

Publication number
DE19825612C2
DE19825612C2 DE19825612A DE19825612A DE19825612C2 DE 19825612 C2 DE19825612 C2 DE 19825612C2 DE 19825612 A DE19825612 A DE 19825612A DE 19825612 A DE19825612 A DE 19825612A DE 19825612 C2 DE19825612 C2 DE 19825612C2
Authority
DE
Germany
Prior art keywords
layer
silicon
tin layer
insulation layer
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19825612A
Other languages
English (en)
Other versions
DE19825612A1 (de
Inventor
Ronald Kakoschke
Regina Stokan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19825612A priority Critical patent/DE19825612C2/de
Priority to US09/391,039 priority patent/US6429520B1/en
Publication of DE19825612A1 publication Critical patent/DE19825612A1/de
Application granted granted Critical
Publication of DE19825612C2 publication Critical patent/DE19825612C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die Erfindung betrifft ein Halbleiterbauelement mit einer zu­ mindest lokalen Polysiliziumverdrahtung nach dem Oberbegriff des Anspruchs 1 sowie ein Verfahren zu dessen Herstellung.
Integrierte Schaltkreise, insbesondere CMOS-Schaltkreise, werden mit einer Vielzahl von Prozeßschritten hergestellt. Die Herstellungskosten dieser Schaltkreise werden dabei durch die Prozeßkomplexität und die physikalische Bearbeitungszeit bestimmt. Hochkomplexe Bausteine erfordern häufig mehrere hundert einzelne Prozeßschritte und eine Vielzahl von Tagen für den Prozessdurchlauf des Produkts.
Ein Teil der Prozeßschritte muß dabei für die Erzeugung der Verdrahtung aufgewendet werden, welche die einzelnen aktiven Bauelementen miteinander verbindet bzw. den Anschluß der in­ tegrierten Schaltung an die "Außenwelt" sicher stellt. Übli­ cherweise wird die Verdrahtung durch eine oder mehrere Lei­ terbahnebenen aus Aluminium realisiert.
Es gibt jedoch Anwendungen, bei denen eine Leiterbahnebene aus Aluminium zum einen zu teuer ist und zum anderen einen zu hohen Platzbedarf aufweist. Zur Lösung dieses Problems wird in der Regel eine lokale Verbindung aus Polysilizium, Silizid oder Polyzid verwendet. So beschreibt das Dokument EP 0 208 267 einen statischen Schreib-Lese-Speicher (SRAM), bei dem die aus dotiertem Polysilizium und Metallsilizid bestehende "Gate-Ebene" als zusätzliche, lokale Verdrahtungsebene für die Kreuzkopplung zwischen n- und p-Kanaltransistoren verwen­ det wird. In seltenen Fällen wird Polysilizium auch als voll­ ständige, globale Verdrahtungsebene bei reinen NMOS- Technologien angewandt.
Bei einer Realisierung von CMOS-Schaltung mit einer Polysili­ ziumverdrahtung treten jedoch eine Reihe von Schwierigkeiten auf. So müssen die n+ Source/Drain-Gebiete von n- Kanaltransistoren mit den p+ Source/Drain-Gebiete von p- Kanaltransistoren mit Polysiliziumbahnen verbunden werden. Damit ein guter Kontakt zwischen einem n+ Diffusiongebiet und einer Polysiliziumbahn hergestellt werden kann, muß die Poly­ siliziumbahn an der Kontaktstelle ebenfalls eine n-Dotierung aufweisen. Andererseits muß, damit einer guter Kontakt zwi­ schen einem p+ Diffusiongebiet und einer Polysiliziumbahn hergestellt werden kann, die Polysiliziumbahn an dieser Kon­ taktstelle eine p-Dotierung aufweisen. Dies hat zur Folge, daß irgendwo auf dem Weg von dem n+ Diffusiongebiet zu dem p+ Diffusiongebiet ein n-leitender Polysiliziumbereich mit einem p-leitenden Polysiliziumbereich verbunden werden muß. Der da­ bei auftretende pn-Übergang führt zu hohen Kontaktwiderstän­ den, was die Verwendung einer Polysiliziumverdrahtung stark einschränkt. Darüber hinaus werden bei der sogenannten "Dual Gate Technik" moderner CMOS-Technologie sowohl p+ als auch n+ dotierte Gates aus Polysilizium verwendet, die in einer Ebene strukturiert werden. Werden nun unterschiedliche Gates durch eine Polysiliziumbahn verbunden, treten wiederum pn-Übergänge auf, die überbrückt werden müssen.
Aus den Schriften EP 78 220 A2 und EP 21 400 A1 ist die Ver­ wendung von leitfähigen Siliziden zum Überbrücken der pn- Übergänge bekannt. Eine lokale Polysiliziumverdrahtung unter Verwendung von TiN-Schichten ist dagegen in der US-PS 4 890 141 offenbart, bei der seitlich beabstandete Siliziumbereiche von der TiN-Schicht bedeckt sind. Dadurch wird jedoch relativ viel Platz beansprucht. Außerdem bedarf es einer Vielzahl von Strukturierungsschritten, um die Siliziumbereiche und die TiN-Schicht zu strukturieren.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Halblei­ terbauelement mit einer zumindest lokalen Polysiliziumver­ drahtung anzugeben, bei dem die genannten Probleme deutlich vermindert sind.
Diese Aufgabe wird von dem Halbleiterbauelement gemäß Patent­ anspruch 1 sowie von dem Verfahren zu dessen Herstellung ge­ mäß den Patentanspruch 4 gelöst. Weitere vorteilhafte Ausfüh­ rungsformen, Ausgestaltungen und Aspekte der vorliegenden Er­ findung ergeben sich aus den Unteransprüchen, der Beschrei­ bung und den beiliegenden Zeichnungen.
Durch die Verwendung einer TiN-Schicht oder eine Ti/TiN- Schicht können pn-Übergänge, die zwischen unterschiedlich do­ tierten Siliziumbereichen auftreten, überbrückt werden bzw. die TiN-Schicht oder die Ti/TiN-Schicht sind so zwischen den Siliziumbereichen angeordnet, daß kein pn-Übergang erzeugt wird. Auf diese Weise läßt sich auch in einer CMOS-Schaltung eine vollständige, globale Verdrahtungsebene aus Polysilizium realisieren, ohne daß die Funktion dieser Verdrahtungsebene durch die sonst auftretenden, erhöhten Kontaktwiederstände, die durch die pn-Übergänge hervorgerufen werden, gestört wer­ den. Auf diese Weise läßt sich eine Metallisierungsebene ein­ sparen, was sich sowohl auf die Prozeßkomplexität als auch auf die von der CMOS-Schaltung benötigte Fläche positiv aus­ wirkt.
Darüber hinaus wird durch eine Verdrahtung aus Polysilizium die externe Manipulation oder die nachträgliche Analyse einer Schaltung erheblich erschwert. Um Manipulationen an einer in­ tegrierten Schaltung vornehmen zu können, muß in der Regel zuerst die integrierte Schaltung analysiert werden. Dazu müs­ sen Schicht für Schicht die Passivierungsschicht bzw. die Isolationschichten zwischen den Verdrahtungsebenen abgelöst werden, damit die so freigelegten Verdrahtungsebenen unter­ sucht werden können. Die für die Ablösung der Isolations­ schichten, insbesondere PSG und BPSG, einzusetzenden chemi­ schen Verfahren greifen jedoch auch die TiN-Schicht bzw. Ti/TiN-Schicht an und lösen diese mit ab. Dadurch kann an ei­ ner freigelegten Verdrahtungsebene kein elektrisches Signal mehr abgegriffen werden, was eine Analyse der integrierten Schaltung nahezu unmöglich macht.
Das erfindungsgemäße Halbleiterbauelement ermöglicht somit Anwendungen, bei denen es auf eine kostengünstige Produktion sowie auf eine hohe Sicherheit gegen externe Manipulationen ankommt. Prozessoren für Chipkarten sind ein Beispiel für ei­ ne derartige Anwendung. Die Prozessoren für Chipkarten müssen zum einen billig sein, damit möglichst viele Anwendungsberei­ che einer Chipkarte wirtschaftlich erschlossen werden können. Zum anderen werden Chipkarten häufig bei Zugangskontrollen oder im elektronischen Zahlungsverkehr eingesetzt, so daß sie gegenüber unerlaubten Manipulationen möglichst immun sein müssen.
Die Erfindung wird nachfolgend anhand der Figur der Zeichnung näher dargestellt. Es zeigt:
Fig. 1 eine schematische Darstellung einer Ausführungsform des erfindungsgemäßen Halbleiterbauelements.
Fig. 1 zeigt eine schematische Darstellung einer Ausführungs­ form des erfindungsgemäßen Halbleiterbauelements.
Zur Herstellung eines erfindungsgemäßen Halbleiterbauelements nach der Ausführungsform wird eine Polysiliziumschicht 1 auf ein bereits vorstrukturiertes Halbleitersubstrat (nicht ge­ zeigt) aufgebracht. Die Dicke der Polysiliziumschicht beträgt dabei etwa 250 nm. Anschließend folgt eine n+ Dotierung (2.0 1020 cm-3) dieser Schicht, beispielsweise durch eine Arsen- oder Phosohorimplantation.
Auf die n+ dotierte Polysiliziumschicht 1 wird nun eine soge­ nannte ONO-Schicht 2 (Siliziumoxid, Siliziumnitrid, Siliziu­ moxid) als Isolationschicht 2 aufgebracht. Es folgt die Ab­ scheidung einer zweiten Polysiliziumschicht 5 auf die ONO- Schicht 2. Die Dotierung der Polysiliziumschicht 5 kann noch während des Abscheidevorgangs erfolgen (insitu) oder durch eine anschließende Borimplantation durchgeführt werden. Die Implantationsernergie beträgt beispielsweise 20 keV und die Implantationsdosis liegt bei etwa 5.0 1015 cm-2, so daß sich eine Dotierung von etwa 5.0 1019 cm-3 ergibt.
Mittels einer Phototechnik wird nun in der Polysilizium­ schicht 5 und in der Isolationsschicht 2 ein Kontaktloch 3 erzeugt. Es folgt die Abscheidung einer Ti/TiN-Schicht 4, die im Bereich des Kontaktlochs 3 direkt auf die Polysilizium­ schicht 1 aufgebracht wird. Dabei besitzt die Ti/TiN-Schicht beispielsweise eine Dicke von etwa 100 nm, wobei zuerst eine dünne Ti-Schicht und anschließend eine TiN-Schicht aufge­ bracht wird.
Es folgt eine Strukturierung der Polysiliziumschicht 5 und der TiN-Schicht 4, so daß die in Fig. 1 gezeigte Struktur entsteht. Hier sind nun Siliziumbereiche unterschiedlicher Dotierung (die n-dotierte Polysiliziumschicht 1 und die p- dotierte Polysiliziumschicht 5) über eine Ti/TiN-Schicht 4 leitend miteinander verbunden.
Dabei besitzt die Ausführungsform den Vorteil, daß die Ti/TiN im wesentlichen nicht direkt mit der ONO-Schicht 2 in Berüh­ rung kommt. Auf diese Weise können Schädigung der ONO-Schicht 2, die sich durch Reaktion des Titans mit dem Oxid ergeben können, sicher vermieden werden.
Anschließend können weitere Verdrahtungsebenen auf dem erfin­ dungsgemäßen Halbleiterbauelement erzeugt werden. Beispiel­ weise kann eine BPSG-Schicht 6 abgeschieden werden, welche dann einer Temperaturbehandlung unterworfen wird (Verflie­ ßen). Auf die BPSG-Schicht kann nun eine erste Aluminium­ schicht aufgebracht werden. Vor dem Aufbringen der BPSG- Schicht kann aber auch Siliziumoxid durch ein sogenanntes TEOS-Verfahren erzeugt werden. Es folgt ein sogenanntes "Postoxid" (etwa 20 nm) und eine Temperung bei etwa 950°C für etwa 20 min bevor die BPSG-Schicht aufgetragen wird.
Die n+ dotierte Polysiliziumschicht 1 dieser Ausführungsform kann auch durch einen kristallinen Siliziumbereich ersetzt werden, so daß sich die Kontaktierung eines Diffusionsgebiets im Siliziumsubstrat durch eine Polyebene ergibt. Diese Kon­ taktierung des Diffusionsgebiets hat den Vorteil, daß die Po­ lybahn und das Diffusiongebiet nicht den gleichen Leitungstyp aufweisen müssen. Die ONO-Schicht 2 (Siliziumoxid, Silizium­ nitrid, Siliziumoxid) kann dabei auch durch eine andere Iso­ lationschicht ersetzt werden.

Claims (7)

1. Halbleiterbauelement mit einer zumindest lokalen Polysili­ ziumverdrahtung, das monokristalline Siliziumbereiche, die mit einem p-leitenden oder einem n-leitenden Dotierstoff do­ tiert sind, und polykristalline Siliziumbereiche (1, 5) auf­ weist, die mit einem p-leitenden oder einem n-leitenden Do­ tierstoff dotiert oder undotiert sind, wobei Siliziumbereiche (1, 5) unterschiedlicher Dotierung über eine TiN-Schicht oder eine Ti/TiN-Schicht 4 leitend miteinander verbunden sind, dadurch gekennzeichnet, daß zumindest ein p-dotierter und ein n-dotierter Silziumbereich (1, 5) voneinander durch eine Isolationschicht (2) getrennt sind, ein Kontaktloch (3) in einem der beiden Siliziumberei­ che (1, 5) und in der Isolationsschicht (2) angeordnet ist, und das Kontaktloch (3) mit der TiN-Schicht oder Ti/TiN- Schicht (4) ausgekleidet ist, so daß die elektrische Verbin­ dung der beiden Siliziumbereiche (1, 5) nur über die TiN- Schicht oder die Ti/TiN-Schicht (4) erfolgt.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß zumindest eine vollständige Verdrahtungsebene aus Polysilizi­ um vorgesehen ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß über der TiN-Schicht oder der Ti/TiN-Schicht eine Isolation­ schicht (6) aus PSG oder BPSG vorgesehen ist.
4. Verfahren zur Herstellung eines Halbleiterbauelement mit einer zumindest lokalen Polysiliziumverdrahtung mit den Schritten:
  • a) Bereitstellen eines ersten Siliziumbereichs mit einer er­ sten Dotierung,
  • b) Aufbringen einer Isolationsschicht auf den ersten Silizi­ umbereich,
  • c) Erzeugung eines zweiten Siliziumbereichs mit einer von der ersten Dotierung unterschiedlichen Dotierung auf der Isolati­ onsschicht,
  • d) Erzeugung eines Kontaktlochs in dem zweiten Siliziumbe­ reich und in der Isolationsschicht, und
  • e) Aufbringen einer TiN-Schicht oder einer Ti/TiN-Schicht.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der zweite Siliziumbereich aus Polysilizium ausgebildet ist.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Isolationsschicht Siliziumoxid enthält.
7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Isolationsschicht Siliziumnitrid enthält.
DE19825612A 1998-06-08 1998-06-08 Halbleiterbauelement mit einer Polysiliziumverdrahtung und Verfahren zu dessen Herstellung Expired - Fee Related DE19825612C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19825612A DE19825612C2 (de) 1998-06-08 1998-06-08 Halbleiterbauelement mit einer Polysiliziumverdrahtung und Verfahren zu dessen Herstellung
US09/391,039 US6429520B1 (en) 1998-06-08 1999-09-07 Semiconductor component with silicon wiring and method of fabricating the component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19825612A DE19825612C2 (de) 1998-06-08 1998-06-08 Halbleiterbauelement mit einer Polysiliziumverdrahtung und Verfahren zu dessen Herstellung
US09/391,039 US6429520B1 (en) 1998-06-08 1999-09-07 Semiconductor component with silicon wiring and method of fabricating the component

Publications (2)

Publication Number Publication Date
DE19825612A1 DE19825612A1 (de) 1999-12-16
DE19825612C2 true DE19825612C2 (de) 2002-10-31

Family

ID=26046692

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19825612A Expired - Fee Related DE19825612C2 (de) 1998-06-08 1998-06-08 Halbleiterbauelement mit einer Polysiliziumverdrahtung und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US6429520B1 (de)
DE (1) DE19825612C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012215606A1 (de) * 2012-09-03 2014-03-06 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Schichtstruktur für Halbleiterbauelement mit Schutzvorrichtung gegen physikalische und chemische Angriffe

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0021400A1 (de) * 1979-06-29 1981-01-07 International Business Machines Corporation Halbleitervorrichtung und Schaltung
EP0078220A2 (de) * 1981-10-27 1983-05-04 Fairchild Semiconductor Corporation Polykristalline Silizium-Verbindungen für Bipolartransistoren in Flip-Flop-Schaltung
EP0208267A1 (de) * 1985-07-05 1987-01-14 Siemens Aktiengesellschaft Verfahren zum Herstellen von Kreuzkopplungen zwischen n- und p-Kanal-CMOS-Feldeffekt-Transistoren von statischen Schreib-Lese-Speichern, insbesondere bei 6-Transistor-Speicherzellen-Anordnungen
US4890141A (en) * 1985-05-01 1989-12-26 Texas Instruments Incorporated CMOS device with both p+ and n+ gates
US5654589A (en) * 1995-06-06 1997-08-05 Advanced Micro Devices, Incorporated Landing pad technology doubled up as local interconnect and borderless contact for deep sub-half micrometer IC application

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544713A (en) * 1978-09-26 1980-03-29 Toshiba Corp Semiconductor device
JPH04350963A (ja) * 1991-05-28 1992-12-04 Sony Corp 半導体装置
KR100234892B1 (ko) * 1996-08-26 1999-12-15 구본준 액정표시장치의 구조 및 그 제조방법
US5913146A (en) * 1997-03-18 1999-06-15 Lucent Technologies Inc. Semiconductor device having aluminum contacts or vias and method of manufacture therefor
US6138686A (en) * 1998-10-28 2000-10-31 Yoshida Industry Co. Ltd. Cosmetic case

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0021400A1 (de) * 1979-06-29 1981-01-07 International Business Machines Corporation Halbleitervorrichtung und Schaltung
EP0078220A2 (de) * 1981-10-27 1983-05-04 Fairchild Semiconductor Corporation Polykristalline Silizium-Verbindungen für Bipolartransistoren in Flip-Flop-Schaltung
US4890141A (en) * 1985-05-01 1989-12-26 Texas Instruments Incorporated CMOS device with both p+ and n+ gates
EP0208267A1 (de) * 1985-07-05 1987-01-14 Siemens Aktiengesellschaft Verfahren zum Herstellen von Kreuzkopplungen zwischen n- und p-Kanal-CMOS-Feldeffekt-Transistoren von statischen Schreib-Lese-Speichern, insbesondere bei 6-Transistor-Speicherzellen-Anordnungen
US5654589A (en) * 1995-06-06 1997-08-05 Advanced Micro Devices, Incorporated Landing pad technology doubled up as local interconnect and borderless contact for deep sub-half micrometer IC application

Also Published As

Publication number Publication date
DE19825612A1 (de) 1999-12-16
US6429520B1 (en) 2002-08-06

Similar Documents

Publication Publication Date Title
EP0118709B1 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE19823464A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE10124413A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE3132809A1 (de) Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
DE4423558B4 (de) Halbleiterbauelement mit einer leitfähigen Schicht, MOS-Feldeffekttransistor mit einer leitfähigen Schicht und Verfahren zu deren Herstellung
DE19535629C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE3109074A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3728849C2 (de) MIS (Metallisolatorhalbleiter)-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4122712A1 (de) Halbleitervorrichtung
EP0520209A1 (de) Verfahren zur Herstellung einer CMOS Halbleiteranordnung
DE19825612C2 (de) Halbleiterbauelement mit einer Polysiliziumverdrahtung und Verfahren zu dessen Herstellung
DE102005026301B3 (de) Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen
DE19527157C2 (de) Verfahren zur Herstellung komplementärer MOS-Transistoren
EP1142017B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer stückweise im substrat verlaufenden verdrahtung
DE4223313A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE3702409A1 (de) Verfahren zur herstellung eines elektrischen widerstandes in einem halbleiterbaustein
DE19719670A1 (de) Halbleiterspeichervorrichtung und Verfahren zur Hersellung derselben
DE19653656C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE102017110835B4 (de) Halbleiter-bauelement und ein verfahren zu dessen herstellung
DE4137081A1 (de) Verfahren zum herstellen eines kondensators
DE19702531B4 (de) IPG-Transistor mit vertikalem Gate-Komplex und Verfahren zu dessen Herstellung
DE19705530C2 (de) Verfahren zur Erzeugung eines Kontaktes und eines Kondensators in einem Halblieterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee