DE19802347B4 - Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls - Google Patents

Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls Download PDF

Info

Publication number
DE19802347B4
DE19802347B4 DE1998102347 DE19802347A DE19802347B4 DE 19802347 B4 DE19802347 B4 DE 19802347B4 DE 1998102347 DE1998102347 DE 1998102347 DE 19802347 A DE19802347 A DE 19802347A DE 19802347 B4 DE19802347 B4 DE 19802347B4
Authority
DE
Germany
Prior art keywords
conductive
main body
substrate main
semiconductor
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1998102347
Other languages
English (en)
Other versions
DE19802347A1 (de
Inventor
Jo-Han Cheongju Kim
Jin-Sung Cheongju Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19802347A1 publication Critical patent/DE19802347A1/de
Application granted granted Critical
Publication of DE19802347B4 publication Critical patent/DE19802347B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Stapelbares Halbleitersubstrat, umfassend:
– einen nicht-leitenden Substrathauptkörper (21) mit einer Vielzahl von darin ausgeformten, leitenden Drähten (22);
– eine in einem oberen mittigen Abschnitt des Substrathauptkörpers ausgeformte Ausnehmung (24);
– eine Vielzahl von Verbindungslöchern (25), die senkrecht durch die Kantenabschnitte des Substrathauptkörpers treten; wobei ein gestufter Abschnitt (23) in einer Seitenwand der Ausnehmung ausgeformt ist und ein Ende jedes der leitenden Drähte (22) durch eine Oberseite des gestuften Abschnitts (23) austritt und sich das andere Ende eines jeden der leitenden Drähte in das Verbindungsloch erstreckt.

Description

  • Die Erfindung betrifft ein Halbleitersubstrat und eine stapelbare Halbleiterbaugruppe sowie ein Herstellungsverfahren derselben, insbesondere eine verbesserte Halbleiterbaugruppe mit Kugel/Gitter-Anordnung (BGA – ball grid array) und ein Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls.
  • 1 stellt die Bauweise einer herkömmlichen BGA-Halbleiterbaugruppe dar. Wie dort gezeigt, ist ein Substrathauptkörper 11 bereitgestellt. Eine Vielzahl von strukturierten, leitenden Drähten (nicht gezeigt) ist innerhalb des Substrathauptkörpers 11 ausgeformt. Ein Halbleiterplättchen 13 mit einer Vielzahl von Halbleiterkontaktierungsflecken (nicht gezeigt) ist an der Oberseite des Substrathauptkörpers 11 unter Verwendung eines Haftmittels 15 befestigt. Die Halbleiterkontaktierungsflecken sind elektrisch mit den leitenden Drähten durch eine Vielzahl von Metalldrähten 17 verbunden. Ein Formteilabschnitt 18 ist derart ausgeformt, daß ein vorgegebener Abschnitt des Substrathauptkörpers 11 in einer Epoxyformmasse liegt, um das Halbleiterplättchen 13 und den Metalldraht 17 einzuschließen. Darüber hinaus ist eine Vielzahl von Lötkugeln 19 an der Unterseite des Substrats 11 zur Verbindung mit den leitenden, im Substrat 11 ausgeformten Drähten befestigt. Bei einer herkömmlichen BGA-Halbleiterbaugruppe jedoch ist es aufgrund der strukturellen Eigenschaften unmöglich, die Halbleiterplättchen übereinander zu stapeln, und somit unmöglich ein in hohem Maße integriertes Speichermodul auf einer begrenzten Fläche zu formen.
  • Die JP 4-30561 A in Patent Abstracts of Japan, E-1201, May 13, 1992, vol. 16/No. 200 beschreibt übereinander gestapelte Halbleiterbaugruppen, wobei die Verbindungsdrähte zum Chip in jeder Baugruppe mit einem horizontalen Leiterabschnitt verbunden sind, der sich zu einer Öffnung erstreckt, die senkrecht durch den Substrathauptkörper verläuft und in der ein leitender Stift angeordnet ist.
  • DE 43 03 734 C2 beschreibt einen Chipträger für Bauelemente mit Kontaktstiften an der Unterseite des Chipträgers und Kontaktbuchsen auf dessen Oberseite, wobei mehrere Chipträger aufeinandersteckbar sind.
  • JP 08186192 A in Patents Abstracts of Japan beschreibt eine gedruckte Schaltung mit einer aus verschiedenen Schichten gebildeten Abstufung von Substratkörpern, wobei sich eine leitende Schicht ganzflächig jeweils auf den entstehenden Stufen erstreckt bis zu den Öffnungen, die senkrecht den Substratkörper durchlaufen.
  • US 5,043,794 offenbart ein stapelbares Halbleitersubstrat, bei dem sich leitende Verbindungen durch Kantenabschnitte eines Substratkörpers senkrecht und waagrecht erstrecken.
  • US 5,611,876 offenbart ein stapelbares mehrschichtiges Halbleitersubstrat, bei dem sich leitende Kontaktzungen von einer Oberseite eines gestuften Abschnitts, der in einer Seitenwand einer mittig ausgebildeten Ausnehmung ausgeformt ist, in Richtung zu der Ausnehmung erstrecken.
    •
  • Es ist Ziel der Erfindung, ein stapelbares Halbleitersubstrat und eine stapelbare Halbleiterbaugruppe sowie ein Herstellungsverfahren derselben und ein Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls bereitzustellen, die es ermöglichen, ein auf eine noch einfachere Weise in hohem Maße integriertes Halbleitermodul auf einer begrenzten Fläche zu formen.
  • Ein dieses Ziel erreichendes stapelbares Halbleitersubstrat ist im Anspruch 1, eine entsprechende stapelbare Halbleitergruppe im Anspruch 5 und ein Verfahren zum Herstellen einer derartigen Halbleiterbaugruppe ist im Anspruch 6 definiert. Ein Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls ist im Anspruch 11 definiert. Vorteilhafte Ausgestaltungen davon ergeben sich aus den abhängigen Ansprüchen.
    •
  • Nachfolgend werden die Ausführungsformen der vorliegenden Erfindung mit Blick auf die Zeichnung näher erläutert. Es zeigt bzw. zeigen:
  • 1 eine Querschnittansicht, die eine herkömmliche Halbleiterbaugruppe mit Kugel/Gitter-Anordnung zeigt;
  • 2 eine Querschnittansicht, die ein erfindungsgemäßes Halbleitersubstrat zeigt;
  • 3 eine Querschnittansicht, die eine erfindungsgemäße stapelbare Halbleiterbaugruppe zeigt;
  • 4A bis 4D Querschnittansichten, die ein Herstellungsverfahren einer erfindungsgemäßen, stapelbaren Halbleiterbaugruppe zeigen; und
  • 5A bis 5C Querschnittansichten, die ein Herstellungsverfahren eines erfindungsgemäßen, gestapelten Halbleiterbaugruppenmoduls zeigen.
  • Ein Halbleitersubstrat und eine stapelbare Halbleiterbaugruppe, die unter Verwendung desselben Herstellungsverfahrens hergestellt werden, sowie ein Halbleiterbaugruppenmodul und ein Herstellungsverfahren desselben werden nun erläutert.
  • 2 ist eine Querschnittansicht, die ein erfindungsgemäßes Halbleitersubstrat zeigt. Wie dort gezeigt, ist ein nichtleitender Substrathauptkörper 21 bereitgestellt, in dem eine Vielzahl von strukturierten, leitenden Drähten 22 eingeschlossen ist. Ein Hohlraum 24 mit einem gestuften Abschnitt 23 ist in einem mittigen Abschnitt der Oberseite des Substrathauptkörpers 21 ausgeformt. Eine Vielzahl von Verbindungslöchern 25, die senkrecht durch den Substrathauptkörper 21 treten, sind an beiden Seiten des Hohlraums 24 ausgeformt. Ein Ende eines jeden der leitenden Drähte 22 liegt auf der Oberseite des gestuften Abschnitts frei, wobei das andere Ende desselben sich in ein entsprechendes Verbindungsloch 25 erstreckt.
  • Darüber hinaus ist ein leitender Metallstab 26, wie etwa ein Lötstab, in die Verbindungslöcher 25 eingefüllt, wobei äußere Anschlüsse 27 an der Ober- und der Unterseite des Substrathauptkörpers 21 zur elektrischen Verbindung mit beiden Enden eines jeden der Metallstäbe 26 befestigt sind. Hierbei können die Metallstäbe 26 und die äußeren Anschlüsse 27 wahlweise gemäß einem anderen Ausführungsbeispiel der Erfindung ausgeformt sein.
  • 3 ist eine Querschnittansicht, die eine erfindungsgemäße stapelbare Halbleiterbaugruppe zeigt. Wie dort gezeigt, ist das Halbleiterplättchen unter Verwendung des Halbleitersubstrats aus 2 eingefügt. Bei dem Ausführungsbeispiel gemäß 3 sind die Elemente, die mit dem Ausführungsbeispiel gemäß 2 identisch sind, mit identischen Bezugsziffern versehen. Die Beschreibung derselben wird daher weggelassen.
  • Wie in 3 gezeigt, ist ein Halbleiterplättchen 33 an einer tiefliegenden Fläche des Hohlraums 24 unter Verwendung eines Haftmittels 31 befestigt. Eine Vielzahl von leitenden Drähten 35 wird dazu verwendet, das Halbleiterplättchen 33 und die leitenden Drähte 22 elektrisch zu verbinden, wobei eine Formmasse 37 in den Hohlraum 24 gefüllt ist, wodurch das Halbleiterplättchen 33 und die Drähte 35 eingekapselt werden.
  • Das Herstellungsverfahren einer erfindungsgemäßen stapelbaren Halbleiterbaugruppe wird nun unter Bezugnahme auf die 4A bis 4D erläutert.
  • Zunächst wird, wie in 4A gezeigt, ein nicht-leitender Substrathauptkörper 21 mit einer Vielzahl von strukturierten, leitenden Drähten 22 bereitgestellt, wobei ein Hohlraum 24 auf dem mittigen oberen Abschnitt des Substrathauptkörpers 21 ausgeformt ist und einen gestuften Abschnitt 23 aufweist. Die Verbindungslöcher 25 sind so ausgeformt, daß sie senkrecht durch den Substrathauptkörper 21 nahe dem Hohlraum 24 treten. Die leitenden Drähte 22 sind so strukturiert, daß ein Ende eines jeden der leitenden Drähte 22 auf der Oberseite des gestuften Abschnitts 23 freiliegt, wobei das andere Ende desselben in dem Verbindungsloch 25 freiliegt.
  • Wie in 4B gezeigt wird ein Drahtverbindungsverfahren auf solche Weise durchgeführt, daß ein Halbleiterplättchen 33 am Boden des Hohlraums 24 unter Verwendung eines Haftmittels 31 befestigt wird, wobei das Halbleiterplättchen 33 und die leitenden Drähte 22 durch die leitenden Drähte 35 verbunden sind.
  • Als nächstes wird, wie in 4C gezeigt, ein Formgießverfahren auf solche Weise durchgeführt, daß eine Formmasse in den Hohlraum 24 gefüllt wird und anschließend das Halbleiterplättchen 33 und die Drähte 35 vergossen werden.
  • Darüber hinaus kann, wie in 4D gezeigt, ein Verfahren eingesetzt werden, bei dem ein leitendes metallisches Material 26, wie etwa ein Lötstab, in jedes Verbindungsloch 25 eingefüllt wird, und leitende äußere Anschlüsse 27, wie etwa Lötkugeln, an der Ober- und der Unterseite des Substrathauptkörpers 21 befestigt werden, so daß beide Enden jedes leitenden metallischen Materials 26 elektrisch verbunden sind. Das Einfüllverfahren des metallischen Materials wird in ein Verfahren zum Einfügens eines Lötstabes in die Verbindungslöcher 25 und ein Verfahren zum Schmelzen und Härten der Lötstange eingeteilt.
  • Die 5A bis 5C sind Querschnittansichten, die ein Herstellungsverfahren eines erfindungsgemäßen stapelbaren Halbleiterbaugruppenmoduls zeigen.
  • Wie in 5A gezeigt, sind die stapelbaren Halbleiterbaugruppen 100, 110 und 120, die in 4C gezeigt sind, in Form von Mehrfachreihen übereinander gestapelt. Beim Stapeln derselben werden die stapelbaren Halbleiterbaugruppen 100, 110 und 120 genau ausgerichtet und übereinander gestapelt, wobei die in den stapelbaren Halbleiterbaugruppen 100, 110 und 120 ausgeformten Verbindungslöcher 25 ausgerichtet werden.
  • Wie in 5B gezeigt, wird bei einem Einfüllverfahren eines metallischen Materials ein leitendes metallisches Material 26 in die derart ausgerichteten Verbindungslöcher 25 gefüllt. Hierbei wird das Einfüllverfahren eines metallischen Materials in ein Verfahren, bei dem ein Lötstab in die ausgerichteten Verbindungslöcher 25 gefügt wird, und ein Verfahren eingeteilt, bei dem der Lötstab geschmolzen und gehärtet wird.
  • Wie in 5C gezeigt, sind die leitenden äußeren Anschlüsse 27 an der Oberseite der obersten Schicht der Halbleiterbaugruppe 120 und an der Unterseite der untersten Schicht der Halbleiterbaugruppe 100 befestigt, so daß beide Enden jedes leitenden metallischen Materials 26 elektrisch verbunden sind, wodurch ein erfindungsgemäßes stapelbares Halbleiterbaugruppenmodul hergestellt wird.
  • Wie vorstehend beschrieben, ermöglicht die Erfindung die Herstellung einer stapelbaren Halbleiterbaugruppe mit einem Halbleiterplättchen auf einem stapelbaren Halbleitersubstrat. Darüber hinaus ist es möglich, ein in hohem Maße integriertes Halbleiterbaugruppenmodul auf einer begrenzten Fläche unter Verwendung von erfindungsgemäßen stapelbaren Halbleiterbaugruppen herzustellen. So ist es möglich, jede Baugruppe genau auszurichten und übereinander zu stapeln, und zwar unter Verwendung der in den stapelbaren, Baugruppen ausgeformten Verbindungslöcher, wobei die Halbleiterplättchen jeder Baugruppe elektrisch durch ein leitendes metallisches Material (Lötstab), das in die Verbindungslöcher gefüllt ist, verbunden sind.

Claims (12)

  1. Stapelbares Halbleitersubstrat, umfassend: – einen nicht-leitenden Substrathauptkörper (21) mit einer Vielzahl von darin ausgeformten, leitenden Drähten (22); – eine in einem oberen mittigen Abschnitt des Substrathauptkörpers ausgeformte Ausnehmung (24); – eine Vielzahl von Verbindungslöchern (25), die senkrecht durch die Kantenabschnitte des Substrathauptkörpers treten; wobei ein gestufter Abschnitt (23) in einer Seitenwand der Ausnehmung ausgeformt ist und ein Ende jedes der leitenden Drähte (22) durch eine Oberseite des gestuften Abschnitts (23) austritt und sich das andere Ende eines jeden der leitenden Drähte in das Verbindungsloch erstreckt.
  2. Halbleitersubstrat nach Anspruch 1, das ferner einen leitenden metallischen Stab (26) umfaßt, der in jedes Verbindungsloch (25) eingefügt ist, wobei ein leitender Anschluß (27) auf einer Ober- und einer Unterseite des Substrathauptkörpers zur elektrischen Verbindung beider Enden jedes metallischen Stabes ausgeformt ist.
  3. Halbleitersubstrat nach Anspruch 2, wobei der metallische Stab (26) ein Lötstab ist.
  4. Halbleitersubstrat nach Anspruch 2, wobei der leitende Anschluß (27) aus einem Lötmittel geformt ist.
  5. Stapelbare Halbleiterbaugruppe, umfassend: – einen nicht-leitenden Substrathauptkörper (21) mit einer Vielzahl von darin ausgeformten, strukturierten, leitenden Drähten (22); – eine in einem oberen mittigen Abschnitt des Substrathauptkörpers ausgeformte Ausnehmung (24); – ein gestufter Abschnitt (23), der in einer Seitenwand der Ausnehmung (24) ausgeformt ist, – eine Vielzahl von Verbindungslöchern (25), die senkrecht durch die Kantenabschnitte des Substrathauptkörpers treten; – ein Halbleiterplättchen (33), das an einer tiefliegenden Fläche der Ausnehmung (24) befestigt ist; – eine Vielzahl von leitenden Drähten (35, 37) zur elektrischen Verbindung des Halbleiterplättchens und der leitenden Drähte im Substrathauptkörper (21), wobei ein Ende eines jeden der leitenden Drähte (22) durch eine Oberseite des gestuften Abschnitts (23) austritt und sich das andere Ende eines jeden der leitenden Drähte (22) in das Verbindungsloch (25) erstreckt; – eine Vielzahl von leitenden metallischen Stäben (26), die in jedes Verbindungsloch eingefügt sind; – eine Vielzahl von leitenden Anschlüssen (27), die an einer Ober- und einer Unterseite des Substrathauptkörpers zur elektrischen Verbindung mit den metallischen Stäben befestigt sind; und – eine Formmasse (37), die in die Ausnehmung gefüllt ist, um das Halbleiterplättchen und die Drähte zu verkapseln.
  6. Herstellungsverfahren für eine stapelbare Halbleiterbaugruppe, umfassend die folgenden Schritte: – das Herstellen eines nicht-leitenden Substrathauptkörpers (21) mit einer Vielzahl von darin ausgeformten, strukturierten, leitenden Drähten (22); – das Formen einer Ausnehmung (24) auf einem oberen mittigen Abschnitt des Substrathauptkörpers und das Formen eines gestuften Abschnitts (28) in einer Seitenwand der Ausnehmung, wobei ein Ende eines jeden der leitenden Drähte (22) durch eine Oberseite des gestuften Abschnitts (23) austritt und sich das andere Ende eines jeden der leitenden Drähte (22) in das Verbindungsloch (25) erstreckt; – das Formen einer Vielzahl von Verbindungslöchern (25), die senkrecht durch einen Kantenabschnitt des Substrathauptkörpers treten; – das Befestigen eines Halbleiterplättchens (33) auf einer tiefliegenden Fläche der Ausnehmung (24) im Substrathauptkörper; – das elektrische Verbinden des Halbleiterplättchens (33) und der leitenden Drähte (22) im Substrathauptkörper unter Verwendung von leitenden Drähten (35, 37); und – das Einfüllen einer Formmasse (37) in die Ausnehmung (24) und das Vergießen des Halbleiterplättchens und der Drähte (35, 37).
  7. Herstellungsverfahren einer stapelbaren Halbleiterbaugruppe nach Anspruch 6, wobei ein leitendes metallisches Material in jedes Verbindungsloch gebracht wird.
  8. Herstellungsverfahren einer stapelbaren Halbleiterbaugruppe nach Anspruch 7, das ferner den Schritt des Befestigen eines Anschlusses zum Befestigen leitender externer Anschlüsse an einer Ober- und einer Unterseite des Substrathauptkörpers und das elektrische Verbinden mit dem leitenden metallischen Material (26) umfaßt.
  9. Herstellungsverfahren einer stapelbaren Halbleiterbaugruppe nach Anspruch 8, wobei der externe Anschluß aus einem Lötmittel geformt wird.
  10. Herstellungsverfahren einer stapelbaren Halbleiterbaugruppe nach Anspruch 7, wobei der Schritt des Einfüllens des metallischen Materials in einen Schritt zum Einfügen eines Lötstabes in die Verbindungslöcher und einen Schritt zum Schmelzen und Härten des Lötstabes eingeteilt ist.
  11. Herstellungsverfahren für ein stapelbares Halbleiterbaugruppenmodul bestehend aus gestapelten Halbleiterbaugruppen (100, 110, 120), umfassend die folgenden Schritte: – das Herstellen mindestens eines nicht-leitenden Substrathauptkörpers (21) mit einer Vielzahl von darin ausgeformten, strukturierten, leitenden Drähten (22); – das Formen einer Ausnehmung (24) mit einem gestuften Abschnitt (23) in einer Seitenwand der Ausnehmung in einem oberen muttigen Abschnitt des Substrathauptkörpers; – das Formen einer Vielzahl von Verbindungslöchern (25), die senkrecht durch die Kantenabschnitte des Substrathauptkörpers nahe der Ausnehmung treten; – das Befestigen eines Halbleiterplättchens (33) auf einer tiefliegenden Fläche der Ausnehmung (24); – das elektrische Verbinden des Halbleiterplättchens und der leitenden Drähte (22) unter Verwendung von leitenden Drähten (35, 37) und das Vergießen des Halbleiterplättchens und der Drähte (35, 37) durch Einfüllen einer Formmasse (37) in die Ausnehmung; – das Ausrichten der in den stapelbaren Halbleiterbaugruppen (100, 110, 120) ausgeformten Verbindungslöcher (25) und das Stapeln der stapelbaren Halbleiterbaugruppen übereinander; – das Einfügen eines leitenden metallischen Materials (26) in die derart ausgerichteten Verbindungslöcher (25); und – das Befestigen von leitenden externen Anschlüssen (27) an einer Oberseite einer obersten Schicht der Halbleiterbaugruppe sowie an einer Unterseite einer untersten Schicht der Halbleiterbaugruppe zur elektrischen Verbindung mit dem leitenden metallischen Material.
  12. Herstellungsvertahren eines stapelbaren Halbleiterbaugruppenmoduls nach Anspruch 11, wobei der Schritt des Einfügens des metallischen Materials einen Schritt zum Einfügen einer Lötstange in die ausgerichteten Verbindungslöcher und einen Schritt zum Schmelzen und Härten der Lötstange umfaßt. 7232
DE1998102347 1997-09-12 1998-01-22 Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls Expired - Fee Related DE19802347B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970047075A KR100280398B1 (ko) 1997-09-12 1997-09-12 적층형 반도체 패키지 모듈의 제조 방법
KR47075/1997 1997-09-12

Publications (2)

Publication Number Publication Date
DE19802347A1 DE19802347A1 (de) 1999-04-08
DE19802347B4 true DE19802347B4 (de) 2005-10-06

Family

ID=19521226

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998102347 Expired - Fee Related DE19802347B4 (de) 1997-09-12 1998-01-22 Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls

Country Status (6)

Country Link
US (1) US6137163A (de)
JP (1) JP2967344B2 (de)
KR (1) KR100280398B1 (de)
CN (1) CN1150617C (de)
DE (1) DE19802347B4 (de)
HK (1) HK1018983A1 (de)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
KR100302593B1 (ko) 1998-10-24 2001-09-22 김영환 반도체패키지및그제조방법
JP3538045B2 (ja) * 1998-12-09 2004-06-14 三菱電機株式会社 Ｒｆ回路モジュール
KR20010068781A (ko) * 2000-01-10 2001-07-23 윤종용 반도체 칩 패키지
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
US6780672B2 (en) * 2000-01-31 2004-08-24 Lockheed Martin Corporation Micro eletro-mechanical component and system architecture
DE10007414B4 (de) 2000-02-18 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
JP2002305286A (ja) * 2001-02-01 2002-10-18 Mitsubishi Electric Corp 半導体モジュールおよび電子部品
US6734538B1 (en) 2001-04-12 2004-05-11 Bae Systems Information & Electronic Systems Integration, Inc. Article comprising a multi-layer electronic package and method therefor
JP3999945B2 (ja) * 2001-05-18 2007-10-31 株式会社東芝 半導体装置の製造方法
US6765287B1 (en) 2001-07-27 2004-07-20 Charles W. C. Lin Three-dimensional stacked semiconductor package
US6451626B1 (en) 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
US20030042615A1 (en) 2001-08-30 2003-03-06 Tongbi Jiang Stacked microelectronic devices and methods of fabricating same
KR100435813B1 (ko) * 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
US6971160B1 (en) 2002-01-03 2005-12-06 The United States Of America As Represented By The Secretary Of The Air Force Hybrid electrical circuit method with mated substrate carrier method
US6646336B1 (en) 2002-06-28 2003-11-11 Koninkl Philips Electronics Nv Wearable silicon chip
KR100608349B1 (ko) * 2002-09-11 2006-08-09 주식회사 하이닉스반도체 요철 형상의 스택기판을 사용한 ｂｇａ 스택 패키지 및 그제조방법
KR20040026530A (ko) * 2002-09-25 2004-03-31 삼성전자주식회사 반도체 패키지 및 그를 이용한 적층 패키지
EP1601017A4 (de) 2003-02-26 2009-04-29 Ibiden Co Ltd Mehrschichtige gedruckte leiterplatte
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US6984881B2 (en) 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7227249B1 (en) 2003-12-24 2007-06-05 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package with chips on opposite sides of lead
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
KR100721353B1 (ko) * 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
US20070045120A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Methods and apparatus for filling features in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
KR100881400B1 (ko) * 2007-09-10 2009-02-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US20090140408A1 (en) * 2007-11-30 2009-06-04 Taewoo Lee Integrated circuit package-on-package system with stacking via interconnect
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8310835B2 (en) * 2009-07-14 2012-11-13 Apple Inc. Systems and methods for providing vias through a modular component
US7923304B2 (en) * 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US8350381B2 (en) * 2010-04-01 2013-01-08 Infineon Technologies Ag Device and method for manufacturing a device
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
CN102738120B (zh) * 2012-07-09 2016-01-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN103632988B (zh) * 2012-08-28 2016-10-19 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
US8860202B2 (en) * 2012-08-29 2014-10-14 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
CN103413795B (zh) * 2013-08-28 2016-12-28 天津大学 半导体器件的封装结构和半导体器件的封装工艺流程
CN103904057B (zh) * 2014-04-02 2016-06-01 华进半导体封装先导技术研发中心有限公司 PoP封装结构及制造工艺
TWM499394U (zh) * 2014-12-19 2015-04-21 Bothhand Entpr Inc 電子裝置之封裝盒
TWI700798B (zh) * 2018-07-12 2020-08-01 南韓商三星電子股份有限公司 半導體封裝
CN109326580A (zh) * 2018-11-20 2019-02-12 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 一种多芯片封装互联结构及多芯片封装互联方法
CN111739871A (zh) * 2020-05-15 2020-10-02 甬矽电子(宁波)股份有限公司 双面芯片封装结构和双面芯片封装工艺
US11388811B1 (en) 2021-05-21 2022-07-12 Amulaire Thermal Technology, Inc. Heat-dissipating substrate structure with built-in conductive circuits

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61101067A (ja) * 1984-10-24 1986-05-19 Nec Corp メモリモジユ−ル
US5043794A (en) * 1990-09-24 1991-08-27 At&T Bell Laboratories Integrated circuit package and compact assemblies thereof
JPH0430561A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体集積回路装置およびその実装構造
JPH07231049A (ja) * 1994-02-17 1995-08-29 Fujitsu Ltd セラミックス多層基板の製造方法及びセラミックス多層基板
JPH08186192A (ja) * 1994-12-27 1996-07-16 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
DE4303734C2 (de) * 1993-02-03 1996-07-18 Deutsches Elektronen Synchr Chipträger
US5611876A (en) * 1993-06-28 1997-03-18 Harris Corporation Method of making a multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5241454A (en) * 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
JPH07226456A (ja) * 1993-04-23 1995-08-22 Nippon Micron Kk Ｉｃパッケージ及びその製造方法
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
JPH08186196A (ja) * 1994-12-27 1996-07-16 Casio Comput Co Ltd 半導体装置の実装構造
US5835061A (en) * 1995-06-06 1998-11-10 Wayport, Inc. Method and apparatus for geographic-based communications service
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5838060A (en) * 1995-12-12 1998-11-17 Comer; Alan E. Stacked assemblies of semiconductor packages containing programmable interconnect
US5798564A (en) * 1995-12-21 1998-08-25 Texas Instruments Incorporated Multiple chip module apparatus having dual sided substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61101067A (ja) * 1984-10-24 1986-05-19 Nec Corp メモリモジユ−ル
JPH0430561A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体集積回路装置およびその実装構造
US5043794A (en) * 1990-09-24 1991-08-27 At&T Bell Laboratories Integrated circuit package and compact assemblies thereof
DE4303734C2 (de) * 1993-02-03 1996-07-18 Deutsches Elektronen Synchr Chipträger
US5611876A (en) * 1993-06-28 1997-03-18 Harris Corporation Method of making a multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
JPH07231049A (ja) * 1994-02-17 1995-08-29 Fujitsu Ltd セラミックス多層基板の製造方法及びセラミックス多層基板
JPH08186192A (ja) * 1994-12-27 1996-07-16 Matsushita Electric Works Ltd 多層プリント配線板の製造方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JP 07231049 A in: Patents Abstracts of Japan *
JP 08186192 A in: Patents Abstracts of Japan *
JP 4030561 A in: Patents Abstracts of Japan, E-1201, May 13, 1992, Vol. 16/No. 200 *
JP 4-30561 A in: Patents Abstracts of Japan, E-1201, May 13, 1992, Vol. 16/No. 200
JP 61101067 A in: Patents Abstracts of Japan, E-440, Sept. 26, 1986, Vol. 10/No. 283 *

Also Published As

Publication number Publication date
JPH1197583A (ja) 1999-04-09
KR100280398B1 (ko) 2001-02-01
CN1150617C (zh) 2004-05-19
CN1211821A (zh) 1999-03-24
HK1018983A1 (en) 2000-01-14
KR19990025444A (ko) 1999-04-06
US6137163A (en) 2000-10-24
DE19802347A1 (de) 1999-04-08
JP2967344B2 (ja) 1999-10-25

Similar Documents

Publication Publication Date Title
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE69535712T2 (de) Methode zur Herstellung eines Halbleiterchipträgers
DE19845316C2 (de) Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
DE10147955A1 (de) Halbleitervorrichtung
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE4337675A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
EP3360167A1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
DE3805130A1 (de) Gehaeuse fuer eine halbleiteranordnung
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE10023823A1 (de) Multichip-Gehäuse
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
EP0907966B1 (de) Integrierte halbleiterschaltung
DE10084657B4 (de) Modulkarte und Herstellverfahren für diese
DE3614087A1 (de) Vorrichtung und verfahren zur verbesserten verkapselung von halbleitervorrichtungen
DE19747177C2 (de) Gehäustes Bauelement und Verfahren zu dessen Herstellung
DE19743766A1 (de) Halbleiterchip-Gehäuse und Verfahren zu dessen Herstellung
DE10047135B4 (de) Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement
DE4239587A1 (de) Halbleiterbaustein und mit diesem ausgestatteter Halbleitermodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee