DE19702014A1 - Chip module and method for producing a chip module - Google Patents

Chip module and method for producing a chip module

Info

Publication number
DE19702014A1
DE19702014A1 DE19702014A DE19702014A DE19702014A1 DE 19702014 A1 DE19702014 A1 DE 19702014A1 DE 19702014 A DE19702014 A DE 19702014A DE 19702014 A DE19702014 A DE 19702014A DE 19702014 A1 DE19702014 A1 DE 19702014A1
Authority
DE
Germany
Prior art keywords
chip
carrier
wafer
contact
conductor tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19702014A
Other languages
German (de)
Inventor
Hans-Hermann Dr Oppermann
Elke Dr Zakel
Ghassem Azdasht
Paul Kasulke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE19702014A priority Critical patent/DE19702014A1/en
Priority to US08/850,547 priority patent/US6093971A/en
Priority to JP9312563A priority patent/JPH10200006A/en
Priority to KR10-1999-7003251A priority patent/KR100483252B1/en
Priority to EP97913093A priority patent/EP0948813B1/en
Priority to PCT/DE1997/002320 priority patent/WO1998016953A1/en
Publication of DE19702014A1 publication Critical patent/DE19702014A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

Chip module (20) with a chip support (21) and at least one chip (22), in which the chip support is designed as a foil having a supporting layer (23) made of synthetic material and a strip conductor structure (24) with strip conductors (28), and the chip support is connected with the chip by an inserted array of a filling material (37). The strip conductors are connected on their front side with the connecting surfaces (32) of the chip and have external contact areas (26) on their rear side (27) to form a two-dimensionally distributed connecting surfaces device (34) for connecting the chip module with an electronic component or a substrate (31), and the strip conductors (28) extend on a plane on the chip contact side (35) of the supporting layer (23) facing the chip (22), the external contact areas (26) are formed by recesses in the supporting layer (23) which extend against the rear side (27) of the strip conductors (28) and the supporting layer (23) extends on the area of the connecting surfaces (30) of the chip.

Description

Die vorliegende Erfindung betrifft ein Chipmodul mit einem Chipträger und mindestens einem Chip, wobei der Chipträger als Folie ausgebildet ist mit einer Trägerschicht aus Kunststoff und einer Leiterbahnstruktur mit Leiterbahnen, und der Chipträger unter zwischenliegender Anordnung eines Füllstoffs mit dem Chip verbunden ist, wobei die Leiterbahnen auf ihrer Vorderseite mit Anschlußflächen des Chips verbunden sind und auf ihrer Rückseite Außenkontaktbereiche zur Ausbildung einer flächig verteilten Anschlußflächenanordnung zur Verbindung des Chipmoduls mit einem elektronischen Bauelement oder einem Substrat aufweisen. Des weiteren betrifft die Erfindung ein Verfahren zur Herstellung eines derar­ tigen Chipmoduls.The present invention relates to a chip module with a chip carrier and at least one chip, the chip carrier being designed as a film with a carrier layer made of plastic and a conductor track structure with Conductor tracks, and the chip carrier with an intermediate arrangement a filler is connected to the chip, with the conductor tracks on their front are connected to pads of the chip and on their rear external contact areas to form a flat distributed pad arrangement for connecting the chip module with have an electronic component or a substrate. Of the invention further relates to a method for producing such a term chip module.

Chipmodule der vorgenannten Art dienen beispielsweise dazu, um ausge­ hend von der sehr dichten, peripheren Anschlußflächenanordnung eines Chips über den mit einer Leiterbahnstruktur versehenen Chipträger eine flächig verteilte, weniger dichte Anschlußflächenanordnung zur Verbin­ dung des Chips mit einer Platine oder dergleichen in konventioneller SMT(Surface-Mounted-Technology)-Technik zu ermöglichen. Ein ausrei­ chend großer Abstand zwischen den einzelnen Anschlußflächen der An­ schlußflächenanordnung erweist sich insbesondere deswegen als wichtig, weil die äußere Anschlußflächenanordnung in der Regel in einem Um­ schmelz(Reflow)-Verfahren mit der Platine oder dergleichen verbunden wird. Bei zu geringem Abstand zwischen den einzelnen Anschlußflächen kann es zu Kurzschlußverbindungen zwischen einzelnen Lotbumps der Anschlußflächenanordnung kommen.Chip modules of the aforementioned type are used, for example, to get out hend from the very dense, peripheral pad arrangement one Chips over the chip carrier provided with a conductor track structure Flat, less dense connection surface arrangement for the connection extension of the chip with a circuit board or the like in conventional To enable SMT (Surface-Mounted Technology) technology. A sufficient one chend large distance between the individual pads of the An  end face arrangement proves to be particularly important because because the outer pad arrangement is usually in one order melt (reflow) method connected to the board or the like becomes. If the distance between the individual connection surfaces is too small there may be short-circuit connections between individual solder bumps Pad arrangement come.

Aufgrund zunehmender Anforderungen an die Miniaturisierung der Chip­ module wurden in der Vergangenheit, ausgehend von sogenannten "BGA"(Ball-Grid-Array)-Anschlußflächenverteilungen, Chipmodule entwickelt, die als "CSP"(Chip-Size-Package oder auch Chip-Scale-Pack­ age) bezeichnet werden. Im Gegensatz zu den vorgenannten BGAs, bei denen die flächige Umverteilung der Chipanschlußflächen auf einer im Vergleich zur Chipoberfläche wesentlich größeren Oberfläche mittels entsprechend großer Chipträger erfolgt, steht bei den mit CSP bezeichne­ ten Chipmodulen für den Chipträger nur eine Fläche zur Verfügung, die im wesentlichen mit der Oberfläche des Chips übereinstimmt. Daher erweist es sich bei den CSPs als wesentlich, die zur Verfügung stehende Fläche bestmöglich auszunutzen
Bei bekannten CSPs, wie sie beispielsweise aus der US-PS 5,367,763 oder aus "Proceedings of the 1993 International Symposium on Microelectro­ nics (ISHM), Dallas, Texas, pp. 318-323" bekannt sind, wird der Randbe­ reich der für den Chipträger zur Verfügung stehenden, mit der Oberfläche deckungsgleichen Fläche für die Anschlußverbindungen zwischen den Anschlußflächen des Chips und der Leiterbahnstruktur des Chipträgers verbraucht, so daß der Chipträger sich nur in einem um den Randbereich verminderten Innenflächenbereich erstreckt. Bei derart gebildeten Chip­ modulen ist es daher notwendig, zur Erreichung einer voll ständigen, auch die Anschlußflächen des Chips isolierend abdeckenden Gehäusung die Peripherie der Chipoberfläche in einem nachfolgenden Arbeitsschritt mit einer separaten Abdeckung, beispielsweise einem Verguß, zu versehen.Due to increasing demands on the miniaturization of the chip modules, chip modules have been developed in the past based on so-called "BGA" (ball grid array) connection area distributions, which as "CSP" (chip size package or chip scale) Pack age). In contrast to the above-mentioned BGAs, in which the surface redistribution of the chip connection areas takes place on a surface that is significantly larger than the chip surface by means of appropriately large chip carriers, only one surface is available in the chip modules designated CSP for the chip carrier, which essentially consists of the surface of the chip matches. It is therefore essential for the CSPs to make the best possible use of the space available
In known CSPs, as are known, for example, from US Pat. No. 5,367,763 or from "Proceedings of the 1993 International Symposium on Microelectronics (ISHM), Dallas, Texas, pp. 318-323", the edge area becomes that for the chip carrier available surface, which is congruent with the surface, is used for the connection connections between the connection surfaces of the chip and the conductor track structure of the chip carrier, so that the chip carrier extends only in an inner surface region reduced by the edge region. In the case of chip modules formed in this way, it is therefore necessary to provide the periphery of the chip surface in a subsequent work step with a separate cover, for example a potting compound, in order to achieve a complete housing which also insulates the pads of the chip.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Chip­ modul bzw. ein Verfahren zur Herstellung eines Chipmoduls vorzuschla­ gen, das eine bessere Ausnutzung der zur Anordnung des Chipträgers zur Verfügung stehenden Chipoberfläche bei gleichzeitig möglichst einfachem Aufbau des Chipmoduls ermöglicht.The present invention is therefore based on the object of a chip to propose module or a method for producing a chip module  gene that better exploitation of the arrangement of the chip carrier for Available chip surface with the simplest possible Structure of the chip module enables.

Diese Aufgabe wird durch ein Chipmodul mit den Merkmalen des An­ spruchs 1 bzw. ein Verfahren mit den Merkmalen des Anspruchs 8 gelöst.This task is performed by a chip module with the characteristics of the An claim 1 and a method with the features of claim 8 solved.

Bei dem erfindungsgemäßen Chipmodul verlaufen die Leiterbahnen in einer Ebene auf der dem Chip zugewandten Chipkontaktseite der Träger­ schicht. Hierdurch steht die Trägerschicht selbst zur voneinander isolier­ ten Anordnung der umverteilten Anschlußflächen zur Verfügung, so daß die Außenkontaktbereiche zur Ausbildung der flächig verteilten An­ schlußflächenanordnung durch Ausnehmungen in der Trägerschicht gebil­ det werden können, die sich gegen die Rückseite der Leiterbahn erstrec­ ken. Darüber hinaus erstreckt sich die Trägerschicht bei dem erfindungs­ gemäßen Chipmodul über den Bereich der Anschlußflächen des Chips, so daß die gesamte Chipoberfläche durch die Trägerschicht des Chipträgers abgedeckt wird. Insgesamt resultiert hieraus ein sehr einfacher Aufbau und eine entsprechend einfache Herstellungsmöglichkeit des Chipmoduls.In the chip module according to the invention, the conductor tracks run in a level on the chip contact side of the carrier facing the chip layer. As a result, the carrier layer itself is insulated from one another th arrangement of the redistributed pads available, so that the external contact areas for the formation of the distributed area end face arrangement by recesses in the carrier layer can be detected that stretches against the back of the conductor ken. In addition, the carrier layer extends in the Invention according chip module over the area of the pads of the chip, so that the entire chip surface through the carrier layer of the chip carrier is covered. Overall, this results in a very simple structure and a correspondingly simple possibility of manufacturing the chip module.

In einer ersten Ausführungsform des erfindungsgemäßen Chipmoduls ist die Trägerschicht des Chipträgers im Überdeckungsbereich mit den Anschlußflächen des Chips geschlossen ausgebildet, so daß selbst dieser Überdeckungsbereich im peripheren Bereich der Chipträgeroberfläche zur Anordnung von äußeren Anschlußflächen auf der Chipträgeroberfläche zur Verfügung steht.In a first embodiment of the chip module according to the invention the carrier layer of the chip carrier in the overlap area with the Pads of the chip are closed, so that even this Coverage area in the peripheral area of the chip carrier surface Arrangement of outer pads on the chip carrier surface for Available.

In einer weiteren Ausführungsform des erfindungsgemäßen Chipmoduls weist der Chipträger eine Trägerschicht auf, die in einem Überdeckungs­ bereich mit den Anschlußflächen des Chips Öffnungen hat, welche sich gegen die Rückseite der Leiterbahnen erstrecken und zur Aufnahme von die Leiterbahnen mit den zugeordneten Anschlußflächen elektrisch verbin­ dendem Verbindungsmaterial dienen.In a further embodiment of the chip module according to the invention the chip carrier has a carrier layer which is in an overlap area with the pads of the chip has openings, which are extend against the back of the conductor tracks and to accommodate electrically connect the interconnects to the associated pads serve the connecting material.

Diese Ausführungsform des Chipmoduls ermöglicht eine Herstellung, bei der sowohl die Ausnehmungen in der Trägerschicht, die zur Aufnahme von Verbindungsmaterial für die Kontaktierung des Chipmoduls mit einer Platine oder anderen Bauteilen vorgesehen sind, als auch die Öffnungen in der Trägerschicht in ein und demselben Verfahrensschritt mit Verbin­ dungsmaterial befüllt werden können.This embodiment of the chip module enables production, at  of both the recesses in the carrier layer, which are used to hold Connection material for contacting the chip module with a Board or other components are provided, as well as the openings in the carrier layer in one and the same process step with verbin material can be filled.

Die Ausführung des Chipmoduls gemäß Anspruch 4 ermöglicht eine gute Zugänglichkeit der Chipanschlußflächen für das Verbindungsmaterial, so daß eine hohe Kontaktsicherheit gewährleistet wird.The execution of the chip module according to claim 4 enables a good one Accessibility of the chip pads for the connecting material, so that a high level of contact security is guaranteed.

Für den Fall, daß eine Versiegelung bzw. mechanische Stabilisierung des Verbunds aus Chip und Chipträger allein aufgrund des zwischen dem Chip und dem Chipträger angeordneten Füllmaterials nicht ausreichend ist, kann zur Ergänzung längs der Peripherie des Chips verlaufend ein vor­ zugsweise aus dem Füllmaterial gebildeter Stützrahmen vorgesehen sein. Hierdurch wird in jedem Fall eine wirksame mechanische Stabilisierung des Chipmoduls erreicht, ohne daß hierzu die durch den Chip vorgegebe­ nen Abmessungen des Chipmoduls wesentlich vergrößert werden müßten.In the event that a seal or mechanical stabilization of the Compound of chip and chip carrier solely because of the between the chip and the filling material arranged on the chip carrier is not sufficient, can be used to extend along the periphery of the chip support frame formed from the filling material may be provided. This ensures effective mechanical stabilization in every case of the chip module is achieved without this being specified by the chip NEN dimensions of the chip module would have to be increased significantly.

Alternativ zur vorgenannten Möglichkeit besteht jedoch auch die Mög­ lichkeit, eine Versiegelung bzw. mechanische Stabilisierung des Chipmo­ duls durch einen Verguß des Chips vorzusehen, der die Seitenflächen des Chips mit einem die Chipoberfläche überragenden Überstand des Chipträ­ gers verbindet. Diese Art der Versiegelung bzw. mechanischen Stabilisie­ rung des Chipmoduls ist besonders dann vorteilhaft, wenn ein Chipmodul nach Art eines Chip-Size-Package geschaffen werden soll, bei der die Chipträgeroberfläche etwas größer als die Chipoberfläche ist, wodurch das Chipmodul einen Überstand des Chipträgers aufweist.As an alternative to the above option, there is also the possibility ability, a sealing or mechanical stabilization of the Chipmo duls by potting the chip to provide the side surfaces of the Chips with an overhang of the chip carrier projecting beyond the chip surface gers connects. This type of sealing or mechanical stabilization tion of the chip module is particularly advantageous if a chip module to be created in the manner of a chip size package, in which the Chip carrier surface is slightly larger than the chip surface, whereby the chip module has an overhang of the chip carrier.

Für die Durchführung der Montage des Chipmoduls auf einem Substrat oder einer Platine in der bekannten SMT-Technik, bei der die auf der Chipträgeroberfläche angeordneten, beispielsweise mit Lotmaterial verse­ henen Außenkontaktbereiche mit entsprechend angeordneten Gegenkon­ takten auf dem Substrat oder der Platine verbunden werden, erweist es sich als vorteilhaft, wenn die Außenkontaktbereiche der Chipträgerober­ fläche mit Lotmaterial versehen sind, dessen Schmelzpunkt niedriger ist als die zur thermischen Verbindung zwischen den Kontaktmetallisierungen des Chips und den Leiterbahnen des Chipträgers notwendige Temperatur. Hierdurch wird sichergestellt, daß es aufgrund der Temperaturbeaufschla­ gung des Chipmoduls zur Durchführung der Lötverbindung zwischen dem Chipträger und dem Substrat bzw. der Platine nicht zu einer Destabilisie­ rung der Verbindungen zwischen den Kontaktmetallisierungen des Chips und den Leiterbahnen des Chipträgers kommen kann.For carrying out the assembly of the chip module on a substrate or a board in the known SMT technology, in which the on the Arranged chip carrier surface, for example with solder material verse external contact areas with correspondingly arranged counter contacts clocks on the substrate or the circuit board, it proves is advantageous if the external contact areas of the chip carrier  surface are provided with solder material, the melting point of which is lower than that for the thermal connection between the contact metallizations of the chip and the conductor tracks of the chip carrier necessary temperature. This ensures that it is due to the Temperaturbeaufschla supply of the chip module to carry out the solder connection between the Chip carrier and the substrate or the circuit board not to destabilize tion of the connections between the contact metallizations of the chip and the conductor tracks of the chip carrier can come.

Als besonders vorteilhaft für die Herstellung von Chipmodulen erweist es sich, wenn die Chipmodule erfindungsgemäß in einem Modulverbund, der gebildet ist aus einem Chipträgerverbund mit einer Vielzahl zusammen­ hängend ausgebildeter Chipträger und einem Chipverbund, insbesondere einem Wafer mit einer Vielzahl zusammenhängend ausgebildeter Chipein­ heiten oder Dies, zusammengefaßt sind.It proves to be particularly advantageous for the production of chip modules itself, if the chip modules according to the invention in a module network, the is formed from a chip carrier composite with a large number hanging trained chip carrier and a chip composite, in particular a wafer with a plurality of contiguously formed chips units or dies.

Bei Durchführung des erfindungsgemäßen Verfahrens nach Anspruch 9 zur Herstellung erfindungsgemäßer Chipmodule erfolgt zunächst ein Auftra­ gen eines fließfähigen Füllmaterials auf die Chipoberfläche oder die Chipkontaktseite des Chipträgers. Dieses Füllmaterial dient einerseits zur abdichtenden Anordnung des Chipträgers auf dem Chip und andererseits zur mechanischen Stabilisierung des Chipträgers auf dem Chip. Das Füllmaterial kann auch Klebeeigenschaften zur Ausbildung eines flächigen Verbunds zwischen dem Chip und dem Chipträger aufweisen. Durch ein aneinander Andrücken des Chipträgers und des Chips erfolgt eine Vertei­ lung des Füllmaterials im Spalt zwischen der Chipkontaktseite des Chip­ trägers und der Chipoberfläche. Aufgrund der Kontaktierung der Leiter­ bahnen mit den zugeordneten Kontaktmetallisierungen des Chips durch eine rückwärtige Energiebeaufschlagung der Leiterbahnen unter Zwi­ schenlage der Trägerschicht bleibt auch bei der Kontaktierung die Ober­ fläche der Trägerschicht des Chipträgers geschlossen, so daß eine Ver­ drängung des Füllmaterials nur zur Seite hin erfolgen kann. Damit ist sichergestellt, daß das Füllmaterial die gesamte Chipoberfläche bedeckt und somit nach Herstellung der Verbindung zwischen dem Chipträger und dem Chip keine zusätzlichen Maßnahmen zur Ergänzung von Füllmaterial notwendig sind. Vielmehr erfolgt bei dem erfindungsgemäßen Verfahren die Kontaktierung des Chipträgers auf dem Chip und die Stabilisierung des Chipmoduls durch Verteilung eines Füllmaterials im Spalt zwischen dem Chipträger und dem Chip in einem einzigen Arbeitsgang.When performing the method according to claim 9 for An order is initially produced for chip modules according to the invention flowable filling material onto the chip surface or the Chip contact side of the chip carrier. This filling material is used on the one hand for sealing arrangement of the chip carrier on the chip and on the other hand for mechanical stabilization of the chip carrier on the chip. The Filling material can also have adhesive properties to form a sheet Have composite between the chip and the chip carrier. Through a the chip carrier and the chip are pressed against one another filling material in the gap between the chip contact side of the chip carrier and the chip surface. Due to the contacting of the conductors pave the way with the associated contact metallizations of the chip a backward energization of the conductor tracks under Zwi The position of the backing layer remains the top even when contacting area of the carrier layer of the chip carrier closed, so that a Ver the filling material can only be pushed to the side. So that is ensures that the fill material covers the entire chip surface and thus after the connection between the chip carrier and  the chip no additional measures to supplement filling material are necessary. Rather, in the method according to the invention contacting the chip carrier on the chip and stabilization of the chip module by distributing a filling material in the gap between the chip carrier and the chip in a single operation.

Anspruch 10 betrifft ein alternatives erfindungsgemäßes Verfahren, bei dem anstatt des Auftragens von Füllmaterial ein bereits mit einer Kleber­ schicht versehener Chipträger verwendet wird.Claim 10 relates to an alternative method according to the invention, in which instead of applying filler one with an adhesive layered chip carrier is used.

Darüber hinaus bleibt infolge der vorgenannten rückwärtigen Energiebe­ aufschlagung der Leiterbahnen zur Kontaktierung des Chipträgers auf dem Chip und der dadurch erhaltenen Geschlossenheit der Trägerschicht des Chipträgers auch im Peripheriebereich des Chips die Möglichkeit, Außen­ kontaktbereiche zur Ausbildung der flächig verteilten Anschlußflächenan­ ordnung auf der Chipträgeroberfläche vorzusehen.In addition, remains due to the aforementioned back energy opening of the conductor tracks for contacting the chip carrier on the Chip and the resulting unity of the carrier layer of the Chip carrier also in the peripheral area of the chip the possibility of outside contact areas for the formation of the areally distributed connecting surfaces to provide order on the chip carrier surface.

Eine Alternative zu dem vorstehend erörterten erfindungsgemäßen Verfah­ ren zur Herstellung einzelner Chipmodule besteht in dem erfindungsgemä­ ßen Verfahren nach Anspruch 11, das die Herstellung einzelner erfin­ dungsgemäßer Chipmodule durch Vereinzelung aus einem Modulverbund betrifft, in dem eine Vielzahl erfindungsgemäß ausgebildeter Chipmodule zusammenhängend ausgebildet sind. Hierzu erfolgt zunächst die Herstel­ lung des Modulverbunds mit einem Chipträgerverbund und einem Chipver­ bund gemäß Anspruch 8 und anschließend die Herstellung einer Mehrzahl einzelner Chipmodule durch Vereinzelung von Einheiten aus zumindest einem Chip und einem damit kontaktierten Chipträger aus dem Modulver­ bund.An alternative to the inventive method discussed above ren for the production of individual chip modules consists in the invention A method according to claim 11, which invent the manufacture of individual Chip modules according to the invention by separating them from a module group relates in which a plurality of chip modules designed according to the invention are coherent. For this purpose, the manufacture is carried out first development of the module network with a chip carrier network and a chip network Bund according to claim 8 and then the production of a plurality individual chip modules by separating units from at least a chip and a chip carrier contacted with it from the module ver Federation.

Dieses erfindungsgemäße Verfahren ermöglicht demnach die Herstellung von Chipmodulen auf Waferebene, wodurch mit relativ wenigen Handha­ bungs- oder Fertigungsschritten nicht nur die Herstellung eines einzelnen, sondern vielmehr die gleichzeitige Herstellung einer Vielzahl von Chip­ modulen möglich wird. This method according to the invention accordingly enables production of chip modules at the wafer level, which means that with relatively few hands practice or manufacturing steps not just the manufacture of a single, but rather the simultaneous production of a large number of chips modules is possible.  

Als besonders vorteilhaft erweist es sich, wenn zur Herstellung des Modulverbunds die nachfolgende Reihenfolge von Verfahrensschritten gemäß Anspruch 12 eingehalten wird:
Zunächst erfolgt die Bereitstellung eines Wafers, der mit erhöhten Kon­ taktmetallisierungen, die fachsprachlich auch als sogenannte "Bumps" bezeichnet werden, versehen ist, und die Bereitstellung eines Chipträger­ verbunds, der eine Vielzahl von auf einer gemeinsamen Trägerschicht angeordneten Leiterbahnstrukturen mit Leiterbahnen aufweist, wobei die Leiterbahnstrukturen einer jeweils definierten Anzahl von im Wafer zusammenhängend ausgebildeten Chips zugeordnet sind. Anschließend erfolgt der Auftrag eines fließfähigen Füllmaterials auf die Kontaktfläche des Wafers oder die Chipkontaktseite des Chipträgerverbunds, wobei es sich bei diesem Füllmaterial beispielsweise um einen Epoxyd-Kleber handeln kann. Der Auftrag des Füllmaterial auf den Wafer kann als flä­ chenförmig begrenzter Auftrag im Zentrum des Wafers erfolgen, gefolgt von einer Verteilung des Füllmaterials auf der Waferoberfläche durch eine Rotation des Wafers um seine Mittelpunktsachse. Vor der flächigen Verbindung des Chipträgerverbunds mit dem Wafer, die beispielsweise durch einen Laminiervorgang durchgeführt werden kann, erfolgt eine Relativpositionierung des Wafers und des Chipträgerverbunds, derart, daß sich eine Überdeckungslage zwischen den Kontaktmetallisierungen des Wafers und Kontaktbereichen der zugeordneten Leiterbahnen der Leiter­ bahnstrukturen einstellt. Schließlich erfolgt die flächige Verbindung zwischen dem Wafer und dem Chipträgerverbund, beispielsweise durch den vorstehend erwähnten Laminiervorgang, wobei der endgültigen Verbindung eine Vorfixierung in ausgewählten Punkten vorausgehen kann. Nach Herstellung der flächigen Verbindung oder gleichzeitig mit dieser erfolgt die Kontaktierung der Kontaktmetallisierungen des Wafers mit den zugeordneten Leiterbahnen des Chipträgerverbunds.It proves to be particularly advantageous if the following sequence of process steps according to claim 12 is followed for producing the module composite:
First, there is the provision of a wafer, which is provided with increased contact metallizations, which are also referred to in technical terms as so-called "bumps", and the provision of a chip carrier composite which has a multiplicity of conductor track structures with conductor tracks arranged on a common carrier layer, the Conductor structures are assigned to a defined number of chips formed in a continuous manner in the wafer. Subsequently, a flowable filler material is applied to the contact surface of the wafer or the chip contact side of the chip carrier assembly, which filler material can be, for example, an epoxy adhesive. The filling material can be applied to the wafer as a flat-shaped application in the center of the wafer, followed by a distribution of the filling material on the wafer surface by rotating the wafer about its central axis. Before the planar connection of the chip carrier assembly to the wafer, which can be carried out, for example, by a lamination process, the wafer and the chip carrier assembly are positioned relative to one another in such a way that an overlap position is established between the contact metallizations of the wafer and contact areas of the associated conductor tracks of the conductor track structures. Finally, the areal connection between the wafer and the chip carrier composite takes place, for example by the above-mentioned lamination process, the final connection being able to be preceded by a pre-fixing in selected points. After the two-dimensional connection has been established or simultaneously with it, the contact metallization of the wafer is contacted with the associated conductor tracks of the chip carrier assembly.

Bei einer zum vorstehend erläuterten Verfahren gemäß Anspruch 12 alternativen Vorgehensweise gemäß Anspruch 13 wird anstatt des Auftra­ gens von Füllmaterial ein bereits mit einer Kleberschicht versehener Chipträgerverbund verwendet.In a method according to claim 12 as explained above alternative procedure according to claim 13 is instead of the order gens of filler material already provided with an adhesive layer  Chip carrier composite used.

Wie bereits vorstehend im Zusammenhang mit dem erfindungsgemäßen Verfahren zur Herstellung eines einzelnen Chipmoduls erwähnt wurde, kann auch bei der Herstellung des gesamten Modulverbunds die Kontak­ tierung der Kontaktmetallisierungen des Wafers mit den Leiterbahnen des Chipträgerverbunds durch die Trägerschicht des Chipträgerverbunds hindurch erfolgen, also beispielsweise durch eine rückwärtige Kontaktie­ rung ohne Zerstörung der Trägerschicht im Bereich der Kontaktstellen.As already above in connection with the invention Method for manufacturing a single chip module was mentioned, can also contact in the production of the entire module network tion of the contact metallizations of the wafer with the conductor tracks of the Chip carrier composite through the carrier layer of the chip carrier composite through it, for example through a rear contact tion without destroying the support layer in the area of the contact points.

Als Hilfsmittel zur Relativpositionierung kann der Wafer mit mindestens zwei Positionierungsstiften versehen sein, die in korrespondierend ausge­ bildete Positionierungsöffnungen in der Trägerschicht des Chipträgerver­ bunds eingreifen. Derartige Positionierungsstifte können als "Dummy bumps" ausgebildet sein, die, ohne an der elektrischen Verbindung zwi­ schen dem Wafer und dem Chipträgerverbund beteiligt zu sein, lediglich zur Erzielung und mechanischen Stabilisierung der Relativpositionierung in Eingriff mit der Trägerschicht des Chipträgerverbunds gelangen. Um nicht nur eine Starrkörperorientierung zwischen dem Wafer und dem Chipträgerverbund zu definieren, kann es sich als zweckmäßig erweisen, mehr als zwei Positionierungsstifte und eine entsprechende Anzahl von Positionierungsöffnungen vorzusehen, so daß Dehnungsbegrenzungen für beispielsweise thermisch bedingte Dehnungen in der Trägerschicht ge­ schaffen werden.The wafer can be used as an aid for relative positioning with at least be provided with two positioning pins that correspond in formed positioning openings in the carrier layer of the chip carrier ver intervene. Such positioning pins can be called "dummy bumps "be formed, which, without the electrical connection between to be involved in the wafer and the chip carrier assembly, only to achieve and mechanically stabilize the relative positioning come into engagement with the carrier layer of the chip carrier composite. Around not just a rigid body orientation between the wafer and the Defining the chip carrier assembly can prove expedient more than two positioning pins and a corresponding number of Provide positioning openings so that expansion limits for for example, thermally induced strains in the carrier layer will create.

Eine Alternative bezüglich einer vorteilhaften Vorgehensweise zur Her­ stellung eines Modulverbunds ist durch die folgenden Verfahrensschritte definiert:
Zunächst erfolgt wieder die Bereitstellung eines Wafers und eines Chip­ trägerverbunds mit einer Vielzahl von auf einer gemeinsamen Träger­ schicht angeordneten Leiterbahnstrukturen mit Leiterbahnen, wobei bei dieser Verfahrensvariante ein Chipträgerverbund mit einer Trägerschicht verwendet wird, die Öffnungen aufweist, welche die Rückseite des Chip­ kontaktbereichs der Leiterbahnen und gegebenenfalls daran angrenzende Umgebungsbereiche freigeben. Anschließend erfolgt der Auftrag eines fließfähigen Füllmaterials, das, wie bei der vorstehend geschilderten Verfahrensvariante als ein Epoxyd-Kleber ausgebildet sein kann, auf die Kontaktoberfläche des Wafers oder die Chipkontaktseite des Chipträger­ verbunds, derart, daß die Anschlußflächen des Wafers oder hierauf aufge­ brachte Kontaktmetallisierungen bzw. die Öffnungen der Trägerschicht freibleiben. Hierauf erfolgt die Relativpositionierung des Wafers und des Chipträgerverbunds, derart, daß sich eine Überdeckungslage zwischen den Anschlußflächen des Wafers bzw. darauf aufgebauten Kontaktmetallisie­ rungen und den Öffnungen in der Trägerschicht des Chipträgerverbunds einstellt. Anschließend erfolgt eine flächige Verbindung zwischen dem Wafer und dem Chipträgerverbund und eine Kontaktierung der Anschluß­ flächen des Wafers bzw. der darauf angeordneten Kontaktmetallisierungen mit den Chipkontaktbereichen der zugeordneten Leiterbahnen durch Einbringung von Verbindungsmaterial in die Öffnungen der Trägerschicht des Chipträgerverbunds.An alternative with regard to an advantageous procedure for producing a module network is defined by the following process steps:
First of all there is again the provision of a wafer and a chip carrier assembly with a multiplicity of interconnect structures arranged on a common carrier layer with interconnects, with this method variant using a chip carrier assembly with a carrier layer which has openings which have the rear side of the chip contact area of the interconnects and if necessary, release adjacent areas. This is followed by the application of a flowable filler material, which, as in the case of the process variant described above, can be embodied as an epoxy adhesive, on the contact surface of the wafer or on the chip contact side of the chip carrier, in such a way that the connection surfaces of the wafer or contact metallizations brought thereon or respectively the openings of the carrier layer remain free. This is followed by the relative positioning of the wafer and the chip carrier assembly in such a way that an overlap between the connection surfaces of the wafer or contact metallizations built thereon and the openings in the carrier layer of the chip carrier assembly occurs. This is followed by a flat connection between the wafer and the chip carrier assembly and contacting of the connection surfaces of the wafer or the contact metallizations arranged thereon with the chip contact areas of the associated conductor tracks by introducing connecting material into the openings in the carrier layer of the chip carrier assembly.

Die vorstehend erörterte Verfahrensvariante ermöglicht die Herstellung von eingangs erörterten erfindungsgemäßen Chipmodulen, bei denen sowohl die Verbindungsmaterialdepots in den Ausnehmungen der Träger­ schicht, die zur Kontaktierung des Chipmoduls mit anderen Bauteilen dienen, als auch das Verbindungsmaterial in den Öffnungen in der Träger­ schicht zur Ermöglichung einer Kontaktierung zwischen den Leiterbahnen der Leiterbahnstruktur und den Chipanschlußflächen in einem Arbeitsgang eingebracht werden können.The process variant discussed above enables production of chip modules according to the invention discussed at the outset, in which both the connection material depots in the recesses of the carrier layer that is used to contact the chip module with other components serve as well as the connecting material in the openings in the carrier layer to enable contacting between the conductor tracks the conductor track structure and the chip connection areas in one operation can be introduced.

Eine weitere Alternative ist durch ein Verfahren gemäß Anspruch 17 gegeben.Another alternative is by a method according to claim 17 given.

Die Kontaktierung kann durch Abscheidung von Verbindungsmaterial in den Öffnungen der Trägerschicht erfolgen, wobei sich in Versuchen besonders eine stromlose, also autokatalytische Abscheidung von Verbin­ dungsmaterial durch Einbringung des Modulverbunds in ein entsprechen­ des Materialbad als vorteilhaft erwiesen hat. Bei diesem Materialbad kann es sich beispielsweise um ein Nickel-, Kupfer oder Palladiumbad handeln. The contact can be made by depositing connecting material in the openings of the carrier layer take place, in experiments especially electroless, i.e. autocatalytic, deposition of Verbin material by introducing the module network into a corresponding of the material bath has proven to be advantageous. This material bath can it is, for example, a nickel, copper or palladium bath.  

Die Kontaktierung kann auch durch Einbringung von Lotmaterial oder leitfähigem Kleber in die Öffnungen der Trägerschicht erfolgen, wobei hier alle bekannten Techniken zur Einbringung von Lotmaterial, also beispielsweise eine Schablonenbelotung oder auch eine Einbringung von stückigem Lotmaterial, eingesetzt werden können.The contact can also be made by introducing solder material or conductive adhesive into the openings of the carrier layer, wherein here all known techniques for the introduction of solder material, so for example, a stenciling or an introduction of lumpy solder material can be used.

Gleichzeitig mit der Einbringung des Verbindungsmaterials in die Kon­ taktöffnungen der Trägerschicht kann eine Einbringung des Verbindungs­ materials in die Ausnehmungen der Trägerschicht erfolgen.Simultaneously with the introduction of the connecting material into the con Tact openings of the carrier layer can introduce the connection materials in the recesses of the carrier layer.

Unabhängig von der Art und Weise der Herstellung des Modulverbunds erweist es sich als vorteilhaft, wenn der Wafer auf seiner Rückseite mit einer Deckschicht versehen ist, die als Oberflächenschutz und auch zur Erzielung einer mechanischen Stützwirkung eingesetzt werden kann. Zusammen mit der Trägerschicht des Chipträgerverbunds ergibt sich somit nach Vereinzelung der Chipmodule aus dem Modulverbund ein gekapseltes Chipmodul.Regardless of the way in which the module assembly is made it proves to be advantageous if the wafer is on its back a top layer is provided, which serves as surface protection and also for Achieving a mechanical support effect can be used. Together with the carrier layer of the chip carrier composite, this results in after separating the chip modules from the module assembly, an encapsulated one Chip module.

Zur Erzeugung dieser Deckschicht hat sich ein Auftrag von Epoxyd-Ma­ terial auf die Rückseite des Wafers als geeignet erwiesen. Eine weitere Möglichkeit besteht darin, zur Ausbildung der Deckschicht eine Folie auf die Rückseite des Wafers aufzubringen. Die Folie kann mit einer Be­ schriftung, beispielsweise zur Kennzeichnung einzelner Chips des Wafers, versehen sein.An order from Epoxyd-Ma material on the back of the wafer has proven to be suitable. Another One possibility is to use a film to form the cover layer to apply the back of the wafer. The film can with a loading writing, for example to identify individual chips of the wafer, be provided.

Unabhängig von der Art und Weise der Herstellung des Modulverbunds erfolgt nach dessen Fertigstellung eine Vereinzelung von Chipmodulen aus dem Modulverbund durch Trennung aneinander angrenzender Chipmodule längs definierter Trennlinien. In diesem Zusammenhang erweist es sich als besonders vorteilhaft, wenn hierzu das ohnehin zur Vereinzelung von Chips aus einem Waferverbund eingesetzte Sägeverfahren durchgeführt wird.Regardless of the way in which the module assembly is made after its completion, chip modules are separated the module network by separating adjacent chip modules along defined dividing lines. In this context it turns out to be Particularly advantageous if this is done for the separation of Saw chips used from a wafer composite performed becomes.

Vor der Vereinzelung der Chipmodule aus dem Modulverbund kann eine hinsichtlich des Aufwands und der damit verbundenen Kosten besonders günstige elektrische Überprüfung der noch im Waferverbund angeordneten Chips über die Leiterbahnstrukturen des Chipträgerverbunds erfolgen.Before the chip modules are separated from the module network, a especially with regard to the effort and the associated costs  Favorable electrical inspection of those still arranged in the wafer assembly Chips take place over the conductor track structures of the chip carrier composite.

Eine besonders gleichmäßige Form des Andrückens zur Herstellung der Verbindung zwischen dem Chipträger bzw. dem Chipträgerverbund und dem Chip bzw. dem Wafer wird erreicht, wenn das aneinander Andrücken der Chipträger bzw. des Chipträgerverbunds und der Chipoberfläche bzw. der Waferoberfläche mittels Vakuum erfolgt. Bei genügend steif ausgebil­ deter Folie oder auch durch Aufbringen einer Zugspannung in Folienlängs­ richtung gegen Durchbiegung stabilisierter Folie kann es auch ausreichend sein, das Andrücken des Chipträgers allein durch die zur Energiebeauf­ schlagung des Chipträgers bzw. des Chipträgerverbunds verwendete Verbindungseinrichtung auszuführen. In diesem Fall dient der zur Verbin­ dung der Leiterbahnen mit den Chipanschlußflächen erforderliche An­ pressdruck gleichzeitig zum Andrücken des Chipträgers bzw. des Chipträ­ gerverbunds gegen die Chipoberfläche bzw. die Waferoberfläche.A particularly uniform form of pressing to produce the Connection between the chip carrier or the chip carrier assembly and the chip or the wafer is reached when this presses against each other the chip carrier or the chip carrier assembly and the chip surface or the wafer surface by means of vacuum. With enough stiff training deter film or by applying a tensile stress in the longitudinal film direction against deflection of stabilized film can also be sufficient be, the pressing of the chip carrier solely by the energy beat of the chip carrier or the chip carrier composite used Connection device to perform. In this case it is used for the connection Extension of the conductor tracks with the chip pads required press pressure at the same time as pressing the chip carrier or the chip carrier gerverbunds against the chip surface or the wafer surface.

Zur Erzeugung von Lotbumps auf dem Chipträger bzw. dem Chipträger­ verbund, die zur Verbindung des Chipmoduls mit einem Substrat, einer Platine oder dergleichen dienen, können die Außenkontaktbereiche des Chipträgers bzw. des Chipträgerverbunds in einem Schablonenauftrags­ verfahren mit Lotmaterial versehen werden, wobei die Trägerschicht selbst in einem nachfolgenden Umschmelzverfahren als Lötstopmaske dient. Hierdurch wird die Erzeugung der Lotbumps auf besonders einfache Art und Weise möglich.To generate solder bumps on the chip carrier or the chip carrier connected to connect the chip module with a substrate, one Serve board or the like, the external contact areas of the Chip carrier or the chip carrier composite in a template order procedures are provided with solder material, the carrier layer itself is used as a solder mask in a subsequent remelting process. As a result, the generation of the solder bumps is particularly simple and possible way.

Eine weitere Möglichkeit besteht darin, die Außenkontaktbereiche in einem Bestückungsverfahren mit Lotmaterialformstücken zu versehen, wobei in diesem Fall die durch die Ausnehmungen in der Trägerschicht gebildeten Außenkontaktbereiche als positionierende Aufnahmen für das Lotmaterial dienen.Another option is to use the external contact areas in to provide a fitting process with shaped pieces of solder material, in which case the through the recesses in the carrier layer formed external contact areas as positioning recordings for the Serve solder material.

Zur Verbindung zwischen den Kontaktmetallisierungen des Chips bzw. des Wafers und den Leiterbahnen des Chipträgers bzw. des Chipträgerver­ bunds können unterschiedliche Verfahren eingesetzt werden, deren ge­ meinsames Merkmal darin besteht, daß bei einer rückwärtigen Energiebe­ aufschlagung der Leiterbahnen unter Zwischenlage der Trägerschicht die Trägerschicht im wesentlichen unversehrt und geschlossen bleibt. Als besonders geeignete Verfahren erscheinen in diesem Zusammenhang Lötverfahren und Thermokompressionsverfahren, die mittels einer rück­ wärtigen Energiebeaufschlagung der Leiterbahnen mit Laserstrahlung durchgeführt werden, wobei die Laserstrahlung durch eine rückwärtig unter Druck an der Trägerschicht anliegende Lichtleitfaser eingeleitet wird. Eine weitere Möglichkeit besteht darin, ein Ultraschallverfahren einzusetzen, bei dem ein Ultraschallstempel rückwärtig auf die Träger­ schicht aufgesetzt wird und durch die im Bereich der Verbindungsstelle komprimierte Trägerschicht Ultraschallschwingungen in die Verbindungs­ stelle zwischen der betreffenden Leiterbahn und der Chipanschlußfläche einbringt.For connection between the contact metallizations of the chip or Wafers and the conductor tracks of the chip carrier or the Chipträgerver Different processes can be used in bundles  common feature is that with a rear energy energy opening of the conductor tracks with the interposition of the carrier layer Carrier layer remains essentially intact and closed. As Particularly suitable procedures appear in this context Soldering and thermocompression processes using a back actual energy application of the conductor tracks with laser radiation be performed, the laser radiation through a backward optical fiber applied under pressure to the carrier layer becomes. Another option is an ultrasound procedure use an ultrasonic stamp on the back of the carrier layer is put on and through in the area of the connection point compressed carrier layer ultrasonic vibrations in the connection place between the relevant conductor and the chip pad brings in.

Nachfolgend wird ein Ausführungsbeispiel des erfindungsgemäßen Chip­ moduls sowie ein mögliches Verfahren zur Herstellung eines derartigen Chipmoduls unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:The following is an embodiment of the chip according to the invention module and a possible method for producing such Chip module explained with reference to the drawings. It demonstrate:

Fig. 1 ein Ausführungsbeispiel eines Chipmoduls mit einem auf einem Chip kontaktierten Chipträger; Fig. 1 shows an embodiment of a chip module with a chip carrier contacted on a chip;

Fig. 2 bis 6 den Aufbau eines Chipträgers; Figs. 2 to 6 shows the structure of a chip carrier;

Fig. 7 den Chipträger und den Chip unmittelbar vor Her­ stellung des Chipmoduls, Fig. 7 shows the chip carrier and the chip immediately before Her position of the chip module,

Fig. 8 den Chipträger und den Chip während der Herstel­ lung der Verbindung zwischen dem Chipträger und dem Chip; Fig. 8 is the chip carrier and the chip during the herstel development of the connection between the chip carrier and the chip;

Fig. 9 die Herstellung eines längs der Peripherie des Chips verlaufenden Dicht- bzw. Stützrahmens; Fig. 9 is the preparation of a along the periphery of the chip extending sealing or support frame;

Fig. 10 einen den Chip einschließenden Verguß; FIG. 10 is a chip enclosing potting;

Fig. 11 die nachträgliche Applikation von Lotmaterial auf dem Chipträger; Figure 11 shows the subsequent application of solder on the chip carrier.

Fig. 12 bis 14 mehrere Beispiele für flächig verteilte Anschlußflä­ chenanordnungen auf dem Chipträger verschiedener Chipmodule; FIGS. 12 to 14 show several examples of surface-mounted connection surface arrangements on the chip carrier of various chip modules;

Fig. 15 einen Modulverbund aus einem Wafer und einem darauf angeordneten Chipträgerverbund in Drauf­ sicht; FIG. 15 is a view modulus composite of a wafer and a chip carrier assembly disposed thereon in plan;

Fig. 16 eine vergrößerte Einzeldarstellung eines Chipträgers aus dem in Fig. 15 dargestellten Chipträgerverbund; FIG. 16 shows an enlarged individual illustration of a chip carrier from the chip carrier composite shown in FIG. 15;

Fig. 17 eine Einzeldarstellung eines Verbindungsaufbaus zwischen einer Außenanschlußfläche eines Chipträ­ gers und einer Chipanschlußfläche eines Chips in Draufsicht; Figure 17 is a detail view of a connecting structure between an outer surface of a terminal Chipträ gers and a die attach pad of a chip in plan view.

Fig. 18 den in Fig. 17 dargestellten Verbindungsaufbau in einer Seitenansicht vor der Applikation von Verbin­ dungsmaterial; Fig. 18 shows the connection structure shown in Figure 17 in a side view before the application of connec tion material.

Fig. 19 eine in der Ansicht Fig. 18 entsprechende Darstel­ lung des Verbindungsaufbaus nach der Applikation von Verbindungsmaterial; Fig. 19 is a view corresponding to the view in Fig. 18 of the connection establishment after the application of connection material;

Fig. 20 eine Schnittansicht der Verbindung zwischen einer Leiterbahn des Chipträgers und der Chipanschlußflä­ che gemäß dem Schnittlinienverlauf XX-XX in Fig. 19. Fig. 20 is a sectional view of the connection between a bus of the chip carrier and the Chipanschlußflä che according to the section line XX-XX in Fig. 19.

Fig. 1 zeigt ein Chipmodul 20 mit einem Chipträger 21, der auf einem Chip 22 kontaktiert ist. Das in Fig. 1 dargestellte Chipmodul 20 wird auch als Chip-Size-Package (CSP) bezeichnet, da die wesentlichen Ab­ messungen des Chipmoduls 20 durch den Chip 22 bestimmt sind. Als Definitionsgröße für ein CSP gilt in der Fachwelt allgemein ein Verhältnis von 0,8 bis 1,2 zwischen der Chipoberfläche und der Oberfläche des Chipträgers. Fig. 1 shows a chip module 20 with a chip carrier 21 which is contacted on a chip 22. The chip module 20 shown in FIG. 1 is also referred to as a chip size package (CSP) since the essential dimensions of the chip module 20 are determined by the chip 22 . In the professional world, the definition variable for a CSP is generally a ratio of 0.8 to 1.2 between the chip surface and the surface of the chip carrier.

Bei dem in Fig. 1 dargestellten Chipmodul 20 wird ein Chipträger 21 aus einer dreilagigen Folie verwendet mit einer Trägerschicht 23 aus Polyimid und einer als Leiterbahnstruktur 24 ausgebildeten Kontaktschicht aus Kupfer, die hier über eine Kleberschicht 25 mit der Trägerschicht 23 verbunden ist. Die Trägerschicht 23 ist mit Ausnehmungen 26 versehen, die sich von der Oberfläche der Trägerschicht 23 bis zu einer Rückseite 27 von die Leiterbahnstruktur 24 bildenden einzelnen Leiterbahnen 28 er­ streckt. Diese Ausnehmungen 26 bilden Außenkontaktbereiche, die mit Lotmaterialdepots 29 zur Kontaktierung mit Anschlußflächen 30 eines in Fig. 1 mit strichpunktiertem Linienverlauf angedeutetem Substrats 3 1 dienen.In the chip module 20 shown in FIG. 1, a chip carrier 21 made of a three-layer film is used with a carrier layer 23 made of polyimide and a contact layer made of copper designed as a conductor track structure 24 , which here is connected to the carrier layer 23 via an adhesive layer 25 . The carrier layer 23 is provided with recesses 26 which it extends from the surface of the carrier layer 23 to a back 27 of the conductor track structure 24 forming individual conductor tracks 28 . These recesses 26 form the outer contact areas used with soldering material deposit 29 for contacting terminal pads 30 a in FIG. 1 with an indicated strichpunktiertem curve substrate 3 1.

Fig. I zeigt beispielhaft zwei von einer Vielzahl peripher auf der Chip­ oberfläche angeordneten Chipanschlußflächen 32, die mit Kontaktmetalli­ sierungen 33 versehen sind. Die Kontaktmetallisierungen sind mit jeweils zugeordneten Leiterbahnen 28 kontaktiert, so daß durch die Leiterbahnen 28 eine "Umverdrahtung" der peripher auf der Chipoberfläche angeordne­ ten Chipanschlußflächen 32 in eine flächig verteilte, hinsichtlich des Abstandes zwischen den einzelnen Anschlußflächen aufgeweitete An­ schlußflächenanordnung 34 auf der Oberfläche des Chipträgers 21 erfolgt. Zur abdichtenden Verbindung des Chipträgers 21 mit dem Chip 22 und zur mechanischen Stabilisierung des als flexible Folie ausgebildeten Chipträ­ gers 21 ist in einem zwischen einer Chipkontaktseite 35 und der Chip­ oberfläche ausgebildeten Spalt 36 ein Füllmaterial 37 mit Haft- oder Klebewirkung vorgesehen, das fachsprachlich auch als "Underfiller" bezeichnet wird. Fig. I shows an example of two of a plurality of peripherally arranged on the chip surface chip pads 32 , which are provided with contact metallizations 33 . The contact metallizations are contacted with respectively assigned conductor tracks 28 , so that through the conductor tracks 28 a "rewiring" of the peripherally arranged on the chip surface th die pads 32 in a distributed, widened with respect to the distance between the individual pads to circuit arrangement 34 on the surface of the chip carrier 21 takes place. For sealingly connecting the chip carrier 21 to the chip 22 and for the mechanical stabilization of the Chipträ gers 21 formed as a flexible film in a between a chip contact side 35 and the chip surface formed gap 36 a filler material 37 is provided with adhesive or bonding effect, the fachsprachlich as "Underfiller" is called.

In den Fig. 2 bis 6 ist in chronologischer Abfolge die Herstellung des in Fig. 1 zur Erzeugung der Chipträger-Anordnung 20 verwendeten Chipträ­ gers 21 erläutert. Wie Fig. 2 zeigt, ist Basis bei der Herstellung des Chipträgers 21 eine dreilagige Folie 38 mit einer die Trägerschicht 23 mit der Leiterbahnstruktur 24 verbindenden Kleberschicht 25. In einer ver­ einfachten Ausführung ist es jedoch auch möglich, eine mit dem Chipträ­ ger 21 vergleichbare Ausführung eines Chipträgers, ausgehend von einer Folie, zu schaffen, bei der die Leiterbahnstruktur unmittelbar auf der Trägerschicht, also ohne zwischenliegende Anordnung einer Kleber­ schicht, angeordnet ist.In Figs. 2 to 6 the production of the Chipträ gers 21 used in Fig. 1 for the production of the chip carrier assembly 20 in chronological order is explained. As shown in FIG. 2, the basis for the production of the chip carrier 21 is a three-layer film 38 with an adhesive layer 25 connecting the carrier layer 23 to the conductor track structure 24 . In a simple version, however, it is also possible to create a chip carrier embodiment comparable to the chip carrier 21 , starting from a film in which the conductor track structure is arranged directly on the carrier layer, that is to say without an intermediate adhesive layer.

Die Folie 38, die als Endlosfolie ausgebildet sein kann, weist in jedem Fall die in der Trägerschicht 23 vorgesehenen, bis zur Rückseite 27 der Lei­ terbahnen 28 reichenden Ausnehmungen 26 auf, wobei die Ausnehmungen beispielsweise durch geeignete Ätzverfahren oder auch durch Laserablati­ on erzeugt werden können.The film 38 , which can be designed as an endless film, in any case has the recesses 26 provided in the carrier layer 23 and extending to the rear side 27 of the conductor tracks 28 , the recesses being able to be produced, for example, by suitable etching methods or also by laser ablation .

Für den Fall, daß in den Ausnehmungen 26 mittels eines Schablonenauf­ tragsverfahrens Lotmaterial 42 zur Erzeugung der Lotmaterialdepots 29 (Fig. 1 und 6) eingebracht werden soll, kann, wie in Fig. 3 dargestellt, eine Schablone 39 auf die Trägerschicht 23 aufgelegt werden, und zwar so, daß in der Schablone 39 vorgesehene Schablonenöffnungen 40 dec­ kungsgleich mit den Ausnehmungen 26 in der Trägerschicht 23 zu liegen kommen.In the event that solder material 42 for producing the solder material depots 29 (FIGS . 1 and 6) is to be introduced into the recesses 26 by means of a template application process, a template 39 can be placed on the carrier layer 23 , as shown in FIG. 3, in such a way that the template openings 40 provided in the template 39 come to lie coincident with the recesses 26 in the carrier layer 23 .

In die aus den übereinanderliegend angeordneten Ausnehmungen 26 und Schablonenöffnungen 40 gebildeten Lotmaterialaufnahmen 41 wird nach flächigem Auftrag des Lotmaterials 42 auf die Oberfläche der Schablone 39 durch einen hier nicht näher dargestellten Rakel oder dergleichen eine Befüllung der Lotmaterialaufnahmen 41 mit Lotmaterial 42 in der in Fig. 4 dargestellten Art und Weise erzielt.In those formed from the superposed arranged recesses 26 and stencil openings 40 Lotmaterialaufnahmen 41 is by planar application of the solder material 42 on the surface of the stencil 39 by a not further shown here, doctoring, or the like, filling the Lotmaterialaufnahmen 41 with solder 42 as shown in FIG. 4 shown way achieved.

Wie in Fig. 5 dargestellt, verbleiben nach Abnahme der Schablone 39 von der Trägerschicht 23 beispielsweise aus pastösem Lotmaterial gebildete Lotmaterialmengen 68 in den Ausnehmungen 26. Durch ein nachfolgendes Umschmelzverfahren werden dann die in Fig. 6 dargestellten meniskusar­ tig geformten Lotmaterialdepots 29 erzeugt, wobei die Trägerschicht 23 während des Umschmelzens als Lötstopmaske dient.As shown in FIG. 5, after the template 39 has been removed from the carrier layer 23 , amounts of solder material 68 formed, for example, from pasty solder material remain in the recesses 26 . The meniscus-shaped solder material depots 29 shown in FIG. 6 are then produced by a subsequent remelting process, the carrier layer 23 serving as a solder mask during the remelting.

Fig. 7 zeigt, wie ausgehend von dem entsprechend den Erläuterungen zu den Fig. 2 bis 6 erzeugten Chipträger 21 das in Fig. 1 dargestellte Chip­ modul 20 gebildet wird. Hierzu erfolgt ein Auftrag einer definierten Füllmaterialmenge 43 auf die Chipoberfläche und eine dem gewählten Verfahren zur Verbindung der Kontaktmetallisierungen 33 des Chips mit den Leiterbahnen 28 des Chipträgers 21 entsprechende Präparierung der im Ausgangszustand aus Aluminium bestehenden Chipanschlußflächen 32. Im vorliegenden Fall sind die Chipanschlußflächen 32 mit als Nickelbumps ausgebildeten Kontaktmetallisierungen 33 mit einem Lotüberzug 44 aus einer Gold/Zinn-Legierung versehen, um die Kontaktierung der Leiterbah­ nen 28 des Chipträgers 21 mit den Kontaktmetallisierungen 33 des Chips 22 in einem nachfolgend unter Bezugnahme auf Fig. 8 noch näher erläu­ terten Lötverfahren durchführen zu können. FIG. 7 shows how the chip module 20 shown in FIG. 1 is formed from the chip carrier 21 generated in accordance with the explanations for FIGS. 2 to 6. For this purpose, a defined amount of filler material 43 is applied to the chip surface and the chip connection surfaces 32, which are made of aluminum, are prepared in accordance with the selected method for connecting the contact metallizations 33 of the chip to the conductor tracks 28 of the chip carrier 21 . In the present case, the chip connection surfaces 32 are provided with contact metallizations 33 designed as nickel bumps with a solder coating 44 made of a gold / tin alloy in order to contact the conductor tracks 28 of the chip carrier 21 with the contact metallizations 33 of the chip 22 in a subsequent reference to FIG to perform. 8 even closer erläu failed soldering.

Dabei kann der Gold/Zinn-Lotüberzug 44 durch einfaches Eintauchen der Kontaktmetallisierungen 33 in eine entsprechend flüssig ausgebildete Legierung aufgebracht werden.The gold / tin solder coating 44 can be applied by simply immersing the contact metallizations 33 in an appropriately liquid alloy.

Zur Herstellung des Chipmoduls 20 (Fig. 1), also des festen mechanischen Verbunds zwischen dem Chipträger 21 und dem Chip 22, wird nun der Chipträger 21 gegen die Oberfläche des Chips 22 gedrückt, so daß die auf die Chipoberfläche aufgebrachte Füllmaterialmenge 43 bei Ausbildung des Spaltes 36 zwischen der Chipkontaktseite 35 des Chipträgers 21 und der Chipoberfläche nach außen zur Peripherie des Chips 22 verdrängt wird und sich gleichmäßig auf der Chipoberfläche bis hin zu Außenrändern 45 des Chips 22 verteilt.To produce the chip module 20 ( FIG. 1), that is to say the firm mechanical bond between the chip carrier 21 and the chip 22 , the chip carrier 21 is now pressed against the surface of the chip 22 , so that the amount of filler material 43 applied to the chip surface when the Gap 36 between the chip contact side 35 of the chip carrier 21 and the chip surface is displaced outwards to the periphery of the chip 22 and is distributed uniformly on the chip surface up to outer edges 45 of the chip 22 .

Fig. 8 zeigt, daß dieses Andrücken des Chipträgers 21, der sich in der Darstellung gemäß Fig. 8 noch im endlosen Folienverbund befindet, mittels einer Vakuumeinrichtung 46 ausgeführt werden kann, bei der der Chip 22 in einer Chipaufnahme 47 fixiert ist und der Chipträger 21 über einen die Chipaufnahme 47 umgebenden Ringkanal 48 durch Vakuumwir­ kung (Pfeil 50) gegen die Chipoberfläche gesogen wird. Dabei ist in Fig. 8 deutlich zu erkennen, daß aufgrund des Kapillareffekts im Spalt 36 zwi­ schen dem Chipträger 21 und dem Chip 22 eine Verteilung des Füllmateri- als 37 über die Außenränder 45 des Chips 22 hinaus erfolgt, so daß sich im Bereich eines möglichen Überstands 49 des Chipträgers 21 über die Oberfläche des Chips 22 eine zusätzlich abstützende Wirkung ergibt. FIG. 8 shows that this pressing of the chip carrier 21 , which in the illustration according to FIG. 8 is still in the endless film composite, can be carried out by means of a vacuum device 46 , in which the chip 22 is fixed in a chip holder 47 and the chip carrier 21 a chip receiving 47 surrounding annular duct 48 through Vakuumwir effect (arrow 50) is drawn against the chip surface. Here, in Fig. 8 can be clearly seen that, due to the capillary phenomenon in the gap 36 Zvi rule the chip carrier 21 and the chip 22 is effected, a distribution of the Füllmateri- than 37 about the outer edges 45 of the chip 22 out so that a potential in the range Projection 49 of the chip carrier 21 over the surface of the chip 22 results in an additional supporting effect.

Wie ebenfalls in Fig. 8 dargestellt, kann zur Fixierung des Chips 22 in der Chipaufnahme 47 ebenfalls, wie durch den Pfeil 50 angedeutet, Vakuum­ wirkung eingesetzt werden. Um zu verhindern, daß es aufgrund des Austritts von Füllmaterial 37 aus dem Spalt 36 im Bereich des Überstands 49 zu Verklebungen mit der Innenwand der Chipaufnahme 47 kommt, ist die Innenwand der Chipaufnahme 47 mit einer Antihaftbeschichtung 51 versehen.As also shown in Fig. 8, can also be used to fix the chip 22 in the chip holder 47 , as indicated by the arrow 50 , vacuum effect. In order to prevent the filling material 37 from emerging from the gap 36 in the region of the projection 49 from sticking to the inner wall of the chip holder 47 , the inner wall of the chip holder 47 is provided with a non-stick coating 51 .

Wie aus Fig. 8 ferner zu ersehen ist, wird zur Verbindung der Leiterbah­ nen 28 des Chipträgers 21 mit den Kontaktmetallisierungen 33 des Chips 22 die Trägerschicht 23 des Chipträgers 21 über eine Lichtleitfaser 52 unter gleichzeitiger Aufbringung eines Anpreßdrucks mit Laserstrahlung 53 beaufschlagt. Die Laserstrahlung 53 durchdringt das optisch durchläs­ sige Polyimid der Trägerschicht 23 oder einen anderen für Laserstrahlung optisch durchlässigen, als Trägerschicht verwendeten Kunststoff und wird im Bereich der Leiterbahn 28 absorbiert, so daß im Bereich der Verbin­ dungsstelle zwischen der Leiterbahn 28 und der zugeordneten Kontakt­ metallisierung 33 die für die thermische Verbindung notwendige Tempe­ ratur induziert wird. Dabei wird durch den mit der Lichtleitfaser 52 auf die Trägerschicht 23 aufgebrachten Anpreßdruck möglicherweise zwischen der Leiterbahn 28 und der Kontaktmetallisierung 33 bzw. dem auf die Kontaktmetallisierung 33 aufgebrachten Lotüberzug 24 angeordnetes Füllmaterial 37 verdrängt, so daß die Verbindung nicht durch Füllmaterial 37 beeinträchtigt werden kann.As can also be seen from FIG. 8, to connect the conductor tracks 28 of the chip carrier 21 with the contact metallizations 33 of the chip 22, the carrier layer 23 of the chip carrier 21 is applied via an optical fiber 52 with simultaneous application of a contact pressure with laser radiation 53 . The laser radiation 53 penetrates the optically transparent polyimide of the carrier layer 23 or another plastic that is optically transparent to laser radiation and is used as the carrier layer and is absorbed in the region of the conductor track 28 , so that metallization 33 in the region of the connecting point between the conductor track 28 and the associated contact the temperature necessary for the thermal connection is induced. In this case, the contact pressure applied to the carrier layer 23 with the optical fiber 52 may displace filling material 37 arranged between the conductor track 28 and the contact metallization 33 or the solder coating 24 applied to the contact metallization 33 , so that the connection cannot be impaired by filling material 37 .

Falls es zur Erzielung einer planen Oberfläche des auf den Chip 22 appli­ zierten Chipträgers 21 notwendig sein sollte, kann noch ein in Fig. 8 nicht näher dargestelltes zentrales Stempelwerkzeug zur Erzeugung einer ebenen Anlage des Chipträgers 21 eingesetzt werden.If it should be necessary to achieve a flat surface of the chip carrier 21 applied to the chip 22 , a central stamping tool (not shown in more detail in FIG. 8) can also be used to produce a flat system of the chip carrier 21 .

Neben der vorstehend geschilderten Verbindung der Leiterbahnen 28 des Chipträgers 21 mit den Kontaktmetallisierungen 33 des Chips 22 im Lötverfahren ist es auch möglich, das in Fig. 8 dargestellten Verbin­ dungsmittel, also die durch Laserenergie beaufschlagte Lichtleitfaser 52, zur Ausführung einer Thermokompressionsverbindung zu verwenden, zu deren Vorbereitung die als Nickelbumps ausgeführten Kontaktmetallisie­ rungen 33 nicht mit dem Lotüberzug 44, sondern mit einem dünnen Goldüberzug versehen werden.In addition to the above-described connection of the conductor tracks 28 of the chip carrier 21 with the contact metallizations 33 of the chip 22 in the soldering process, it is also possible to use the connecting means shown in FIG. 8, that is to say the optical fiber 52 acted upon by laser energy, for executing a thermocompression connection the preparation of which is implemented as nickel bumps contact metallizations 33 not with the solder plating 44 , but with a thin gold plating.

Eine weitere Möglichkeit zur Herstellung der Verbindung zwischen den Leiterbahnen 28 des Chipträgers 21 und den Kontaktmetallisierungen 33 bzw. unmittelbar mit den unpräparierten Aluminiumanschlußflächen 32 des Chips 22 besteht darin, anstatt der in Fig. 8 dargestellten Lichtleitfaser 52 einen Ultraschalldorn zu verwenden, der mit Ultraschall beaufschlagt wird und die Ultraschallschwingungen über einen verdichteten Bereich der Trägerschicht 23 auf den Verbindungsbereich zwischen den Leiterbahnen 28 und den jeweils zugeordneten Chipanschlußflächen 32 überträgt.A further possibility for establishing the connection between the conductor tracks 28 of the chip carrier 21 and the contact metallizations 33 or directly with the unprepared aluminum connection surfaces 32 of the chip 22 consists in using an ultrasound mandrel instead of the optical fiber 52 shown in FIG. 8, which acts on ultrasound and transmits the ultrasonic vibrations over a compressed area of the carrier layer 23 to the connection area between the conductor tracks 28 and the respectively assigned chip connection areas 32 .

Die Fig. 9 und 10 zeigen Möglichkeiten einer neben der Anordnung des Füllmaterials 37 im Spalt 36 zwischen dem Chipträger 21 und dem Chip 22 (Underfilling) zusätzlichen mechanischen Stabilisierung des Chipmo­ duls. Wie Fig. 9 zeigt, kann hierzu im peripheren Bereich längs des Umfangsrands des Chips 22 im Übergang zum Chipträger 21 zusätzliches Füllmaterial 37 zur Ausbildung eines umlaufenden Stabilisierungsrahmens aufgebracht werden. FIGS. 9 and 10 show an options in addition to the arrangement of the filler material 37 in the gap 36 between the chip carrier 21 and the chip 22 (underfilling) additional mechanical stabilization of the Chipmo duls. As shown in FIG. 9, additional filler material 37 can be applied in the peripheral area along the peripheral edge of the chip 22 in the transition to the chip carrier 21 to form a circumferential stabilizing frame.

Fig. 10 zeigt ein als "Molding" bekanntes Verfahren, bei dem der Chip mittels einer Kunststoffmasse 55 umkapselt wird. Fig. 10 shows a known as a "molding" process in which the chip is encapsulated by means of a plastic compound 55.

Sowohl die Kunststoffmasse 55 als auch das gemäß Fig. 9 zusätzlich applizierte Füllmaterial 37 sorgen im Bereich des Überstands 49 des Chipträgers 21 über die Oberfläche des Chips 22 für eine stabilisierende Abstützung. Da sich bei den in den Fig. 9 und 10 dargestellten Verfahren zur zusätzlichen Stabilisierung der Chipträger-Anordnung, bei denen die Chipträger-Folie 38 auf einer ebenen Fläche durch eine Vakuumeinrich­ tung 56 gehalten wird, vorstehende Lotmaterialdepots 29, wie in Fig. 1 dargestellt, als störend erweisen würden, werden in diesen Fällen die Lotmaterialdepots 29 erst nachträglich erzeugt. Hierzu können, wie in Fig. 11 dargestellt, Lotmaterialformstücke 57 vor oder nach Heraustren­ nen der mit dem Chip 22 verbundenen Chipträger 21 aus der Chipträger-Fo­ lie 38 in die Ausnehmungen 26 plaziert und anschließend zur Ausbil­ dung der Lotmaterialdepots 29 umgeschmolzen werden. Bei dem in Fig. 11 dargestellten Ausführungsbeispiel sind die Lotmaterialformstücke 57 kugelförmig ausgebildet und werden durch eine Lotkugelplaziereinrich­ tung 58 in die Ausnehmungen 26 plaziert.Both the plastic compound 55 and the filler material 37 additionally applied according to FIG. 9 provide a stabilizing support in the region of the protrusion 49 of the chip carrier 21 over the surface of the chip 22 . Since in the method shown in FIGS. 9 and 10 for additional stabilization of the chip carrier arrangement, in which the chip carrier film 38 is held on a flat surface by a vacuum device 56 , protruding solder material depots 29 , as shown in FIG. 1 , would prove disruptive, the solder material depots 29 are only created subsequently in these cases. For this purpose, as shown in FIG. 11, solder material shaped pieces 57 before or after removing the chip carriers 21 connected to the chip 22 from the chip carrier film 38 are placed in the recesses 26 and then remelted to form the solder material deposits 29 . In the embodiment shown in FIG. 11, the solder material moldings 57 are spherical and are placed in the recesses 26 by a solder ball device 58 .

In den Fig. 12, 13 und 14 sind unterschiedlich ausgebildete Chipmodule 59, 60 und 61 beispielhaft dargestellt. Dabei entspricht die gewählte Ansicht in etwa einem Schnittverlauf zwischen der Trägerschicht 23 und jeweils einer die Leiterbahnen 28 aufweisenden Kontaktschicht 69, 70, 71. Fig. 12 zeigt das Chipmodul 59 mit einer sogenannten "zweireihigen Fan-Out"-Konfiguration, bei der ausgehend von der peripheren, einreihigen Anordnung der Kontaktmetallisierungen 33 des Chips 22 über die Kon­ taktschicht 69 eine flächige Umverteilung in einem Chipträger 62 erfolgt, bei der außerhalb der Chipperipherie zwei Reihen 63, 64 von Außenkon­ taktbereichen 26 angeordnet sind.In FIGS. 12, 13 and 14 are differently shaped chip modules 59, 60 and 61 exemplified. The selected view corresponds approximately to a sectional profile between the carrier layer 23 and in each case one contact layer 69 , 70 , 71 having the conductor tracks 28 . Fig. 12 shows the chip module 59 with a so-called "two-row fan-out" configuration, in which, starting from the peripheral, single-row arrangement of the contact metallizations 33 of the chip 22 via the contact layer 69, a flat redistribution takes place in a chip carrier 62 , in which outside the chip periphery two rows 63 , 64 of contact areas 26 are arranged.

Fig. 13 zeigt eine übereinstimmende Konfiguration, wobei hier ein Chip­ träger 65 verwendet wird, bei dessen Kontaktschicht 70 nicht nur die Leiterbahnen 28 aus Kupfer, sondern vielmehr die gesamte Kontaktschicht 70 aus Kupfer besteht, wobei die Leiterbahn 28 durch Ätzfugen vom übrigen Kupfermaterial getrennt ist. Der in Fig. 13 beispielhaft darge­ stellte Chipträger 65 zeichnet sich daher durch eine besonders hohe Steifigkeit aus. Fig. 13 shows a matching configuration, here a chip carrier 65 is used, in the contact layer 70 not only the conductor tracks 28 made of copper, but rather the entire contact layer 70 is made of copper, the conductor track 28 being separated by etching joints from the rest of the copper material . The chip carrier 65 illustrated by way of example in FIG. 13 is therefore distinguished by a particularly high rigidity.

Fig. 14 zeigt schließlich einen Chipträger 66 mit einer sogenannten einreihigen "Fan-Out"-Konfiguration, bei der lediglich eine Reihe 67 von Außenkontaktbereichen 26 außerhalb der Chipperipherie angeordnet ist und alle übrigen Außenkontaktbereiche 26 sich innerhalb der Chipperiphe­ rie verteilt befinden. Fig. 14, finally, 66 shows a chip carrier having a so-called single-row "fan-out" configuration, is arranged in only one row 67 of outer contact areas 26 outside of the chip periphery and all remaining outer contact areas 26, rie are distributed within the Chipperiphe.

Fig. 15 zeigt einen Modulverbund 72 mit einem Wafer 73 und einem auf dem Wafer 73 angeordneten Chipträgerverbund 74 mit einer Vielzahl zusammenhängend auf der gemeinsamen Trägerschicht 23 angeordneter Chipträger 76. Wie der Darstellung gemäß Fig. 15 zu entnehmen ist, weist der Wafer eine Vielzahl zusammenhängend ausgebildeter Chips 75 auf, denen jeweils ein Chipträger 76 aus dem Chipträgerverbund 74 zugeordnet ist. Zu der der Herstellung des in Fig. 15 dargestellten Modulverbunds 72 nachfolgenden Vereinzelung von Chipmodulen 77, die im vorliegenden Fall aus jeweils einem Chip 75 und einem Chipträger 76 gebildet sind, sind auf dem Wafer 73 Teilungsnuten 78 vorgesehen, längs deren Verlauf der Modulverbund 72 durch Sägen oder auch andere geeignete Trennvorgänge in die Chipmodule 77 vereinzelt werden kann. Fig. 15 shows a composite module 72 with a wafer 73 and a wafer 73 placed on the chip carrier assembly 74 having a plurality of contiguous on the common carrier layer 23 disposed chip support 76. As can be seen from the illustration in FIG. 15, the wafer has a plurality of coherently formed chips 75 , each of which is assigned a chip carrier 76 from the chip carrier composite 74 . In order to separate the chip modules 77 , which are formed in the present case from a chip 75 and a chip carrier 76 , following the manufacture of the module assembly 72 shown in FIG. 15, division grooves 78 are provided on the wafer 73 , along the course of which the module assembly 72 passes Sawing or other suitable separation processes can be separated into the chip modules 77 .

Die aus dem Modulverbund 72 vereinzelten Chipmodule 77 können in einer Ausführungsform hinsichtlich ihres Aufbaus im wesentlichen mit dem in Fig. 1 dargestellten Chipmodul 20 übereinstimmen, mit dem Unter­ schied, daß der Chipträger 76 abweichend von dem in Fig. 1 dargestellten Chipträger 21 mit seinen Außenrändern im wesentlichen bündig mit den Chipseitenrändern verläuft und diese nicht, wie in Fig. 1 dargestellt, seitlich überragt.The separated from the module assembly 72 chip modules 77 can in one embodiment in terms of their structure substantially match the chip module 20 shown in FIG. 1, with the difference that the chip carrier 76 differs from the chip carrier 21 shown in FIG. 1 with its outer edges runs essentially flush with the chip side edges and does not project laterally as shown in FIG. 1.

Ein derartiger Chipträger 76 ist in Draufsicht in Fig. 16 dargestellt und ermöglicht, ausgehend von den Chipkontaktbereichen 81, eine sogenannte "Fan-In"-Verteilung von Anschlußflächen 79 einer Anschlußflächenanord­ nung 80 auf der Trägerschicht 23 des Chipträgers 76. Die Anschlußflä­ chenanordnung 80 des Chipträgers 76 ist in Fig. 15 durch einen rahmen­ artigen, schraffierten Linienverlauf vereinfacht dargestellt.Such a chip carrier 76 is shown in plan view in FIG. 16 and, starting from the chip contact areas 81 , enables a so-called “fan-in” distribution of connection areas 79 of a connection area arrangement 80 on the carrier layer 23 of the chip support 76 . The connecting surface arrangement 80 of the chip carrier 76 is shown in FIG. 15 in simplified form by a frame-like, hatched line course.

Abgesehen von dem vorstehend erwähnten Unterschied zum Aufbau des in Fig. 1 dargestellten Chipmoduls 20, derart, daß zur Herstellung eines Chipmoduls 77 eine im wesentlichen zu der Chipoberfläche bündige Ausbildung des Chipträgers 76 erforderlich ist, können zur Herstellung des in Fig. 15 dargestellten Modulverbunds sämtliche der in den Fig. 2 bis 7 dargestellten Verfahrensschritte durchgeführt werden, mit dem Unter­ schied, daß statt eines einzelnen Chips 22 eine Vielzahl in dem Wafer 73 zusammenhängend ausgebildeter Chips 75 und statt eines einzelnen Chipträgers 21 eine Vielzahl in dem Chipträgerverbund 74 zusammenhän­ gend ausgebildeter Chipträger 76 verwendet werden. Es erfolgt somit die Herstellung von Chipmodulen 77 durch Vereinzelung der Chipmodule 77 aus einem zuvor beispielsweise entsprechend den in den Fig. 2 bis 7 dargestellten Verfahrensschritten hergestellten Modulverbund 72.Apart from the above-mentioned difference to the structure of the chip module 20 shown in FIG. 1, in such a way that the chip carrier 76 has to be made essentially flush with the chip surface in order to produce a chip module 77, all of the module assemblies shown in FIG. 15 can be produced The process steps shown in FIGS . 2 to 7 are carried out, with the difference that instead of a single chip 22, a plurality of chips 75 formed in a continuous manner in the wafer 73 and instead of a single chip carrier 21, a plurality of chip carriers formed in a continuous manner in the chip carrier assembly 74 76 can be used. Chip modules 77 are thus produced by separating the chip modules 77 from a module assembly 72 previously produced, for example, in accordance with the method steps shown in FIGS . 2 to 7.

Um bei der großflächigen Applikation des Chipträgerverbunds 74 auf dem Wafer 73 - wie beispielsweise bezogen auf die Herstellung des einzelnen Chipmoduls 20 in Fig. 7 dargestellt - die Ausbildung von Lufteinschlüssen zwischen dem Chipträgerverbund und der Oberfläche des Wafers 73 zu verhindern, kann der Chipträgerverbund mit in Fig. 15 nicht näher darge­ stellten, als Perforationslinien ausgebildeten Teilungslinien versehen sein, die deckungsgleich mit den Teilungslinien 78 des Wafers 73 sind, die einzelnen Chipträger 76 voneinander abteilen und gleichzeitig durch die Perforationen ein Entweichen von Luft zur Verhinderung der vorstehend erwähnten Lufteinschlüsse ermöglichen.In order to prevent the formation of air pockets between the chip carrier assembly and the surface of the wafer 73 during the large-area application of the chip carrier assembly 74 on the wafer 73 - as shown, for example, with reference to the manufacture of the individual chip module 20 in FIG Fig. 15 did not provide Darge formed as perforation lines dividing lines that are congruent with the dividing lines 78 of the wafer 73 , separate the individual chip carriers 76 from each other and at the same time allow air to escape through the perforations to prevent the aforementioned air inclusions.

Zur Ermöglichung einer korrekten Relativpositionierung des Chipträger­ verbunds 74 zum Wafer 73 mit entsprechenden, in Fig. 15 dargestellten Überdeckungslagen zwischen den einzelnen Chipträgern 76 und den Chips 75, die eine Kontaktierung zwischen den Chipkontaktbereichen 81 an den Enden von Leiterbahnen 82 von den einzelnen Chipträgern 76 zugeordne­ ten Leiterbahnstrukturen 83 ermöglichen, kann der Wafer 73 auf seiner Oberfläche mit Positionierungsstiften 84, 85 versehen sein, die in korre­ spondierend ausgebildete, hier nicht näher dargestellte Positionierungsöff­ nungen in der Trägerschicht 23 des Chipträgerverbunds 74 eingreifen. Die Positionierungsstifte 84, 85 können von überhöht ausgebildeten Bumps im Randbereich des Wafers 73 unvollständig ausgebildeter Chips gebildet sein. Wie die übrigen, hier nicht näher dargestellten Bumps der funkti­ onsfähigen Chips 75 können grundsätzlich die Bumps des Wafers durch beispielsweise autokatalytische Materialabscheidung oder eine Tauchbe­ lotung hergestellt werden.To enable correct relative positioning of the chip carrier assembly 74 to the wafer 73 with corresponding overlap layers, shown in FIG. 15, between the individual chip carriers 76 and the chips 75 , which assign contacting between the chip contact areas 81 at the ends of conductor tracks 82 of the individual chip carriers 76 enable th conductor track structures 83 , the wafer 73 can be provided on its surface with positioning pins 84 , 85 , which engage in correspondingly formed positioning openings, not shown here, in the carrier layer 23 of the chip carrier assembly 74 . The positioning pins 84 , 85 can be formed by bumps of excessive height in the edge region of the wafer 73 of incompletely formed chips. Like the other bumps of the functional chips 75 , which are not shown in any more detail here, the bumps of the wafer can in principle be produced by, for example, autocatalytic material deposition or immersion soldering.

In den Fig. 17 bis 20 ist eine von der in den Fig. 2 bis 7 abweichende Herstellung des Verbundes zwischen einem Chip und einem Chipträger bzw. einem Wafer und einem Chipträgerverbund am Beispiel der Verbin­ dung einer Chipanschlußfläche 86 mit einer Leiterbahn 82 eines Chipträ­ gers 76 dargestellt. Wie nachfolgend erläutert wird, ermöglicht der in den Fig. 17 bis 20 dargestellte Verbindungsaufbau eine besonders kostengün­ stige Herstellung von Chipmodulen 77 auf Waferebene (Fig. 15).In FIGS. 17 through 20 a of the composite of the deviating in FIGS. 2 to 7 Preparation between a chip and a chip carrier or a wafer and a chip carrier assembly is the example of the Verbin dung a die attach pad 86 to a conductor track 82 of a Chipträ gers 76 shown. As will be explained below, the connection setup shown in FIGS . 17 to 20 enables a particularly cost-effective production of chip modules 77 at the wafer level ( FIG. 15).

Wie die Draufsicht auf einen ausgeschnittenen Bereich des Chipträgers 76 in Fig. 17 in einer Zusammenschau mit der entsprechenden Seitenansicht in Fig. 18 deutlich macht, besteht der Chipträger 76 im vorliegenden Fall aus der Trägerschicht 23 mit einer auf deren Unterseite angeordneten Leiterbahnstruktur 83, von der hier lediglich die eine Leiterbahn 82 dargestellt ist. Die Leiterbahn 82 ist im vorliegenden Fall aus einem Stableiter 87 und einem Kreisflächenleiter 88 zusammengesetzt. Die Leiterbahn 82 ist so auf der Unterseite der Trägerschicht 23 angeordnet, daß sich ein Chipkontaktbereich 89 des Stableiters 87 und der Kreisflä­ chenleiter 88 der Leiterbahn 82 unterhalb einer Öffnung 90 bzw. einer Ausnehmung 91 in der Trägerschicht 23 befinden. Die Ausnehmung 91 ist nach unten durch die Rückseite des Kreisflächenleiters 88 der Leiterbahn 82 begrenzt. Die Öffnung 90 in der Trägerschicht 23 reicht bis an die Rückseite des Stableiters 87 der Leiterbahn 82 und gibt überdies einen den Chipkontaktbereich 89 des Stableiters 87 umgebenden Umgebungsbe­ reich 92 frei, der, wie in Fig. 17 dargestellt, sich noch über die Chipan­ schlußfläche 86 hinaus erstreckt.As is clear from the plan view of a cut-out area of the chip carrier 76 in FIG. 17 in a synopsis with the corresponding side view in FIG. 18, the chip carrier 76 in the present case consists of the carrier layer 23 with a conductor track structure 83 arranged on its underside, from which only one conductor track 82 is shown here. In the present case, the conductor track 82 is composed of a bar conductor 87 and a circular conductor 88 . The conductor track 82 is arranged on the underside of the carrier layer 23 in such a way that a chip contact area 89 of the rod conductor 87 and the circuit surface 88 of the conductor track 82 are located below an opening 90 or a recess 91 in the carrier layer 23 . The recess 91 is bounded at the bottom by the back of the circular surface conductor 88 of the conductor track 82 . The opening 90 in the carrier layer 23 extends to the rear of the conductor 87 of the conductor track 82 and also releases a surrounding area 92 surrounding the chip contact region 89 of the conductor 87 , which, as shown in FIG. 17, is still connected to the chip connection 86 extends beyond.

Wie Fig. 18 zeigt, ist eine zur Herstellung des Verbunds zwischen dem Chipträgerverbund 74 und dem Wafer 73 vorgesehene Kleberschicht 98 so angeordnet, daß eine im wesentlichen mit der Fläche der Öffnung 90 deckungsgleiche Verbindungsfläche 93 auf der Oberfläche des Wafers 73 bzw. des Chips 75 ausgebildet ist, in deren Innenbereich die Chipan­ schlußfläche 86 angeordnet ist. Weiterhin wird aus Fig. 18 deutlich, daß zwischen der Oberfläche der Chipanschlußfläche 86 und der Unterseite des Stableiters 87 der Leiterbahn 82 ein Kontaktspalt 94 ausgebildet ist.As shown in FIG. 18, an adhesive layer 98 provided for producing the bond between the chip carrier assembly 74 and the wafer 73 is arranged in such a way that a connecting area 93 on the surface of the wafer 73 or the chip 75, which is essentially congruent with the area of the opening 90 is formed, in the inner region of which the chip connection surface 86 is arranged. Furthermore, 18 is shown in FIG. Clearly that the conductor 82 is formed a contact gap 94 between the surface of the chip pad 86 and the underside of the conductor rod 87th

Fig. 19 zeigt die Ausnehmung 91 im Chipträger 76 des Chipträgerver­ bunds 74 und die im Umgebungsbereich 92 bis an die Oberfläche des Wafers 73 reichende Öffnung 90 des Chipträgers 76 nach Einbringung eines Verbindungsmaterials 95. Dabei ist die Öffnung 90 im Bereich der Chipanschlußfläche 86 und des Chipkontaktbereichs 89 der Leiterbahn 82 sowie der Kontaktspalt 94 mit dem Verbindungsmaterial 95 ausgefüllt, so daß, wie aus der Schnittdarstellung in Fig. 20 deutlich wird, ein allseitiger Einschluß der Leiterbahn 82 im Chipkontaktbereich 89 mit sicherer Verbindung zur Chipanschlußfläche 86 die Folge ist. Dieser allseitige Einschluß ist eine Folge des allseitigen Aufwachsens des Verbindungsma­ terials 95 beim Abscheidevorgang. Hieraus ergibt sich auch ein Zuwachsen des Kontaktspalts 94. Fig. 19 91 Chipträgerver of bunds 74 and reaching the surrounding region 92 to the surface of the wafer 73 opening 90 shows the recess in the chip carrier 76 of the chip carrier 76 after insertion of a connection material 95th The opening 90 in the area of the chip connection area 86 and the chip contact area 89 of the conductor track 82 and the contact gap 94 are filled with the connecting material 95 , so that, as is clear from the sectional illustration in FIG. 20, the conductor track 82 is enclosed on all sides in the chip contact area 89 with a secure connection to the chip pad 86 is the result. This all-round inclusion is a result of the all-round growth of the connecting material 95 during the deposition process. This also results in an increase in contact gap 94 .

Als besonderer Vorteil bei dem in den Fig. 17 bis 20 dargestellten Ver­ bindungsaufbau erweist es sich, daß sowohl die Ausnehmung 91 als auch die Öffnung 90 im Chipträger 76 in ein und demselben Verfahrensschritt mit Verbindungsmaterial 95 befüllt werden können, so daß einerseits Außenkontaktbumps 96 für die äußere Anschlußflächenanordnung 80 des Chipträgers 76 und andererseits Innenverbindungen 97 zwischen dem Wafer 73 bzw. den durch diesen zusammenhängend ausgebildeten Chips 75 und den Chipträgern 76 geschaffen werden.A particular advantage in the connection structure shown in FIGS. 17 to 20, it turns out that both the recess 91 and the opening 90 in the chip carrier 76 can be filled with connecting material 95 in one and the same process step, so that on the one hand external contact bumps 96 for the outer pad arrangement 80 of the chip carrier 76 and, on the other hand, internal connections 97 are created between the wafer 73 or the chips 75 formed thereby by this and the chip carriers 76 .

Die Öffnungen 90 im Chipträgerverbund 74 sind ausreichend groß, so daß die Chipanschlußflächen 86 des Wafers 73 vor der Einbringung von Verbindungsmaterial 95, die beispielsweise durch autokatalytische Ab­ scheidung von Nickel oder dergleichen erfolgen kann, gereinigt und/oder mit einer Beschichtung, beispielsweise Zinkat oder einer Nickel-Zwischen­ schicht, versehen werden können.The openings 90 in the chip carrier assembly 74 are sufficiently large so that the chip connection surfaces 86 of the wafer 73 are cleaned and / or coated with a coating, for example zincate or the like, before the introduction of connecting material 95 , which can be done, for example, by autocatalytic separation of nickel or the like Nickel intermediate layer, can be provided.

Die Einbringung des Verbindungsmaterials kann auf besonders vorteilhafte Weise durch Eintauchen des Wafers 73 oder Hindurchführen des Wafers 73 in bzw. durch ein Materialbad erfolgen.The connection material can be introduced in a particularly advantageous manner by immersing the wafer 73 or passing the wafer 73 into or through a material bath.

Abweichend von der in den Fig. 17 bis 20 dargestellten stabförmigen Geometrie der Leiterbahn 82 im Bereich der Öffnung 90 sind auch andere Leiterbahngeometrien möglich, die in besonderer Weise das vorbeschrie­ bene Aufwachsen des Verbindungsmaterials beim Abscheidevorgang zur Ausbildung der Verbindung zwischen dem Chipanschluß 86 und der Leiterbahn 82 fördern und nutzen. So kann die Leiterbahn 82 einen ringförmig ausgebildeten Chipkontaktbereich aufweisen, dessen Innen­ durchmesser so bemessen ist, daß der Verbindungsmaterialaufbau auf der Chipanschlußfläche 86 infolge des Abscheidevorgangs quasi durch den Ring hindurch wächst und so zur Ausbildung der Verbindung beiträgt. Dabei kann der ringförmig ausgebildete Chipkontaktbereich durch den Rand der Öffnung 90 abgedeckt sein oder offenliegen. Insbesondere bei einem durch den Rand der Öffnung 90 in der Trägerschicht 23 abgedeck­ ten ringförmigen Chipkontaktbereich läßt sich eine im wesentlichen zur Oberfläche des Chipträgers 76 bzw. des Chipträgerverbunds 74 bündig ausgebildete Oberfläche der Innenverbindung erzielen, ohne daß hierzu besondere Maßnahmen notwendig wären. Grundsätzlich kann die Öffnung 90 größer oder kleiner als die Chipanschlußfläche, aber auch gleich groß ausgebildet sein.Deviating from the rod-shaped geometry of the conductor track 82 in the region of the opening 90 shown in FIGS. 17 to 20, other conductor track geometries are also possible, which in a special way the described growth of the connecting material during the deposition process to form the connection between the chip connection 86 and the conductor track 82 promote and use. Thus, the conductor track 82 can have a ring-shaped chip contact area, the inside diameter of which is dimensioned such that the connection material structure on the chip connection area 86 grows as a result of the deposition process through the ring and thus contributes to the formation of the connection. The ring-shaped chip contact area can be covered or exposed by the edge of the opening 90 . Particularly in the case of a ring-shaped chip contact area covered by the edge of the opening 90 in the carrier layer 23 , a surface of the internal connection which is essentially flush with the surface of the chip carrier 76 or the chip carrier composite 74 can be achieved without special measures being necessary for this. Basically, the opening 90 can be larger or smaller than the chip connection area, but can also be of the same size.

Weitere Möglichkeiten, die Ausbildung der Oberfläche der Innenverbin­ dung durch die Gestaltung der Leiterbahn 82 in deren Chipkontaktbereich 89 über die Geometrie der Leiterbahn 82 zu beeinflussen, bestehen darin, die Leiterbahn 82 in diesem Bereich rahmenartig quadratisch, schlitzför­ mig oder auch kreuzartig auszubilden.Further possibilities for influencing the formation of the surface of the inner connection by the design of the conductor track 82 in its chip contact region 89 via the geometry of the conductor track 82 are to form the conductor track 82 in this area in a frame-like square, slot-like or cross-like manner.

Claims (36)

1. Chipmodul mit einem Chipträger und mindestens einem Chip, wobei der Chipträger als Folie ausgebildet ist mit einer Trägerschicht aus Kunststoff und einer Leiterbahnstruktur mit Leiterbahnen, und der Chipträger unter zwischenliegender Anordnung eines Füllstoffs mit dem Chip verbunden ist, wobei die Leiterbahnen auf ihrer Vorder­ seite mit Anschlußflächen des Chips verbunden sind und auf ihrer Rückseite Außenkontaktbereiche zur Ausbildung einer flächig ver­ teilten Anschlußflächenanordnung zur Verbindung des Chipmoduls mit einem elektronischen Bauelement oder einem Substrat aufwei­ sen, dadurch gekennzeichnet, daß die Leiterbahnen (28, 82) in einer Ebene auf der dem Chip (22, 75) zugewandten Chipkontaktseite (35) der Trägerschicht (23) ver­ laufen, die Außenkontaktbereiche (26) durch Ausnehmungen in der Trägerschicht (23) gebildet sind, die sich gegen die Rückseite (27) der Leiterbahnen (28, 82) erstrecken und die Trägerschicht (23) sich über den Bereich der Anschlußflächen (30) des Chips erstreckt.1. Chip module with a chip carrier and at least one chip, wherein the chip carrier is designed as a film with a carrier layer made of plastic and a conductor track structure with conductor tracks, and the chip carrier is connected to the chip with an intermediate arrangement of a filler, the conductor tracks on their front side are connected to pads of the chip and on their rear side external contact areas to form a planarly distributed pad arrangement for connecting the chip module to an electronic component or a substrate, characterized in that the conductor tracks ( 28 , 82 ) in one plane on the chip ( 22 , 75 ) facing chip contact side ( 35 ) of the carrier layer ( 23 ) run, the external contact areas ( 26 ) are formed by recesses in the carrier layer ( 23 ) which extend against the back ( 27 ) of the conductor tracks ( 28 , 82 ) and the carrier layer ( 23 ) over the B it extends the pads ( 30 ) of the chip. 2. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß die Trägerschicht (23) im Bereich der Anschlußflächen (30) des Chips geschlossen ist.2. Chip module according to claim 1, characterized in that the carrier layer ( 23 ) in the region of the connection surfaces ( 30 ) of the chip is closed. 3. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß die Trägerschicht (23) in einem Überdeckungsbereich mit den Anschlußflächen (30) des Chips (75) Öffnungen (90) aufweist, die sich gegen die Rückseite (27) der Leiterbahnen (82) erstrecken und zur Aufnahme von die Leiterbahnen mit den zugeordneten An­ schlußflächen elektrisch verbindendem Verbindungsmaterial (95) dienen.3. Chip module according to claim 1, characterized in that the carrier layer ( 23 ) in a coverage area with the connection surfaces ( 30 ) of the chip ( 75 ) has openings ( 90 ) which extend against the rear side ( 27 ) of the conductor tracks ( 82 ) and for receiving the conductor tracks with the associated connection surfaces on electrically connecting connecting material ( 95 ) are used. 4. Chipmodul nach Anspruch 3, dadurch gekennzeichnet, daß die Leiterbahnen (82) im Bereich der Öffnungen so angeordnet sind, daß sie die Anschlußflächen (30) des Chips (75) nur bereichs­ weise mit einem Chipkontaktbereich (89) überdecken oder benach­ bart zu den Anschlußflächen (30) angeordnet sind.4. Chip module according to claim 3, characterized in that the conductor tracks ( 82 ) are arranged in the region of the openings so that they only partially cover the connection areas ( 30 ) of the chip ( 75 ) with a chip contact area ( 89 ) or neighbors the pads ( 30 ) are arranged. 5. Chipmodul nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß längs der Peripherie des Chips (22) verlaufend ein Stützrahmen vorgesehen ist.5. Chip module according to one or more of claims 1 to 4, characterized in that a support frame is provided running along the periphery of the chip ( 22 ). 6. Chipmodul nach einem oder mehreren der Ansprüche 1 bis 4, gekennzeichnet durch einen die Seitenflächen des Chips (22) mit einem die Chipoberfläche überragenden Überstand (49) des Chipträgers (21) verbindenden Verguß.6. Chip module according to one or more of claims 1 to 4, characterized by a potting which connects the side surfaces of the chip ( 22 ) with a protrusion projecting beyond the chip surface ( 49 ) of the chip carrier ( 21 ). 7. Chipmodul nach einem oder mehreren der vorangehenden Ansprü­ che, dadurch gekennzeichnet, daß die Außenkontaktbereiche (26) mit Lotmaterial (42) versehen sind, dessen Schmelzpunkt niedriger ist als die zur thermischen Verbindung zwischen den Kontaktflächenmetallisierungen (33) des Chips (22) und den Leiterbahnen (28) des Chipträgers (21) notwen­ dige Temperatur.7. Chip module according to one or more of the preceding claims, characterized in that the external contact areas ( 26 ) are provided with solder material ( 42 ), the melting point of which is lower than that for the thermal connection between the contact surface metallizations ( 33 ) of the chip ( 22 ) and the conductor tracks ( 28 ) of the chip carrier ( 21 ) necessary temperature. 8. Modulverbund mit einem Chipträgerverbund und einem Chipver­ bund, insbesondere einem Wafer, mit einer Vielzahl zusammenhän­ gend ausgebildeter Chipmodule insbesondere nach einem oder meh­ reren der Ansprüche 1 bis 6.8. Module assembly with a chip carrier assembly and a chip ver bund, in particular a wafer, with a large number of related dend trained chip modules in particular after one or more reren of claims 1 to 6. 9. Verfahren zur Herstellung eines Chipmoduls nach einem oder mehreren der Ansprüche 1 bis 7, gekennzeichnet durch die Verfahrensschritte:
  • - Auftragen eines fließfähigen Füllmaterials (37) auf die Chipober­ fläche oder die Chipkontaktseite (35) des Chipträgers (21);
  • - einander Andrücken einer Chipkontaktseite (35) des Chipträgers (21) und der Chipoberfläche und Kontaktierung der Leiterbahnen (28) des Chipträgers (21) mit den zugeordneten Kontaktmetallisie­ rungen (33) des Chips (22) durch eine rückwärtige Energiebeauf­ schlagung der Leiterbahnen (28) unter Zwischenlage der Träger­ schicht (23) bei gleichzeitiger Verdrängung des Füllmaterials (37).
9. A method for producing a chip module according to one or more of claims 1 to 7, characterized by the method steps:
  • - Applying a flowable filling material ( 37 ) to the chip surface or the chip contact side ( 35 ) of the chip carrier ( 21 );
  • - Pressing one another a chip contact side ( 35 ) of the chip carrier ( 21 ) and the chip surface and contacting the conductor tracks ( 28 ) of the chip carrier ( 21 ) with the associated contact metallizations ( 33 ) of the chip ( 22 ) by a rearward energy impingement of the conductor tracks ( 28 ) with the interposition of the carrier layer ( 23 ) while displacing the filling material ( 37 ).
10. Verfahren zur Herstellung eines Chipmoduls nach einem oder mehreren der Ansprüche 1 bis 7, gekennzeichnet durch die Verfahrensschritte:
  • - Bereitstellung eines Chipträgers, der auf der dem Chip (22) zuge­ wandten Chipkontaktseite (35) mit einer Kleberschicht versehen ist;
  • - einander Andrücken der Chipkontaktseite (35) des Chipträgers (21) und der Chipoberfläche und Kontaktierung der Leiterbahnen (28) des Chipträgers (21) mit den zugeordneten Kontaktmetallisie­ rungen (33) des Chips (22) durch eine rückwärtige Energiebeauf­ schlagung der Leiterbahnen (28) unter Zwischenlage der Träger­ schicht (23) bei gleichzeitiger Verdrängung des Klebermaterials (37).
10. A method for producing a chip module according to one or more of claims 1 to 7, characterized by the method steps:
  • - Provision of a chip carrier, which is provided on the chip ( 22 ) facing the chip contact side ( 35 ) with an adhesive layer;
  • - Pressing the chip contact side ( 35 ) of the chip carrier ( 21 ) and the chip surface and contacting the conductor tracks ( 28 ) of the chip carrier ( 21 ) with the associated contact metallizations ( 33 ) of the chip ( 22 ) by applying energy to the conductor tracks ( 28 ) with the interposition of the carrier layer ( 23 ) with simultaneous displacement of the adhesive material ( 37 ).
11. Verfahren zur Herstellung eines Chipmoduls nach einem oder mehreren der Ansprüche 1 bis 7, gekennzeichnet durch die Verfahrensschritte:
  • - Herstellung eines Modulverbunds (72) mit einem Chipträgerver­ bund (74) und einem Chipverbund (73) nach Anspruch 8;
  • - Herstellung einer Mehrzahl einzelner Chipmodule (77) durch Ver­ einzelung von Einheiten aus mindestens einem Chip (75) und einem damit kontaktierten Chipträger (76) aus dem Modulverbund (73).
11. A method for producing a chip module according to one or more of claims 1 to 7, characterized by the method steps:
  • - Production of a module assembly ( 72 ) with a Chipträgerver bund ( 74 ) and a chip assembly ( 73 ) according to claim 8;
  • - Manufacture of a plurality of individual chip modules ( 77 ) by separating units from at least one chip ( 75 ) and a chip carrier ( 76 ) contacted therefrom from the module assembly ( 73 ).
12. Verfahren nach Anspruch 11, gekennzeichnet durch die folgenden Verfahrensschritte zur Herstellung des Modulver­ bunds (72):
  • - Bereitstellung eines Wafers (73), der auf den Anschlußflächen (86) mit erhöhten Kontaktmetallisierungen versehen ist, und eines Chipträgerverbunds (74) mit einer Vielzahl von auf einer gemeinsa­ men Trägerschicht (23) angeordneten Leiterbahnstrukturen (83) mit Leiterbahnen (82);
  • - Auftragen eine fließfähigen Füllmaterials (37) auf die Kontaktflä­ che des Wafers oder die Chipkontaktseite des Chipträgerverbunds;
  • - Relativpositionierung des Wafers und des Chipträgerverbunds, derart, daß sich eine Überdeckungslage zwischen den Kontaktme­ tallisierungen des Wafers und Kontaktbereichen (89) der zugeord­ neten Leiterbahnen (82) der Leiterbahnstrukturen einstellt;
  • - Herstellung einer flächigen Verbindung zwischen dem Wafer und dem Chipträgerverbund und Kontaktierung der Kontaktmetallisie­ rungen des Wafers mit den zugeordneten Leiterbahnen des Chipträ­ gerverbunds.
12. The method according to claim 11, characterized by the following process steps for producing the module assembly ( 72 ):
  • - Provision of a wafer ( 73 ), which is provided on the connection surfaces ( 86 ) with increased contact metallizations, and a chip carrier composite ( 74 ) with a plurality of conductor structures ( 83 ) arranged on a common carrier layer ( 23 ) with conductor tracks ( 82 );
  • - Applying a flowable filling material ( 37 ) on the contact surface of the wafer or the chip contact side of the chip carrier assembly;
  • - Relative positioning of the wafer and the chip carrier assembly, such that a covering layer between the contact metal tallizations of the wafer and contact areas ( 89 ) of the assigned conductor tracks ( 82 ) of the conductor track structures;
  • - Establishing a flat connection between the wafer and the chip carrier assembly and contacting the contact metallizations of the wafer with the associated conductor tracks of the chip carrier assembly.
13. Verfahren nach Anspruch 11, gekennzeichnet durch die folgenden Verfahrensschritte zur Herstellung des Modulver­ bunds (72):
  • - Bereitstellung eines Wafers (73), der auf den Anschlußflächen (86) mit erhöhten Kontaktmetallisierungen versehen ist, und eines Chipträgerverbunds (74) mit einer Vielzahl von auf einer gemeinsa­ men Trägerschicht (23) angeordneten Leiterbahnstrukturen (83) mit Leiterbahnen (82) und einer Kleberschicht (37) auf der Chipkon­ taktseite der Trägerschicht (23);
  • - Relativpositionierung des Wafers (73) und des Chipträgerverbunds (74), derart, daß sich eine Überdeckungslage zwischen den Kon­ taktmetallisierungen des Wafers und Kontaktbereichen (89) der zu­ geordneten Leiterbahnen (82) der Leiterbahnstrukturen einstellt;
  • - Herstellung einer flächigen Verbindung zwischen dem Wafer (73) und dem Chipträgerverbund (74) und Kontaktierung der Kontakt­ metallisierungen des Wafers mit den zugeordneten Leiterbahnen des Chipträgerverbunds.
13. The method according to claim 11, characterized by the following process steps for producing the module assembly ( 72 ):
  • - Provision of a wafer ( 73 ), which is provided on the connecting surfaces ( 86 ) with increased contact metallizations, and a chip carrier composite ( 74 ) with a plurality of conductor structures ( 83 ) arranged on a common carrier layer ( 23 ) with conductor tracks ( 82 ) and an adhesive layer ( 37 ) on the chip contact side of the carrier layer ( 23 );
  • - Relative positioning of the wafer ( 73 ) and the chip carrier assembly ( 74 ) in such a way that an overlap layer between the contact metallizations of the wafer and contact areas ( 89 ) of the assigned conductor tracks ( 82 ) of the conductor track structures;
  • - Establishing a flat connection between the wafer ( 73 ) and the chip carrier assembly ( 74 ) and contacting the contact metallizations of the wafer with the associated conductor tracks of the chip carrier assembly.
14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die Kontaktierung der Kontaktmetallisierungen mit den Leiter­ bahnen (82) durch die Trägerschicht (23) des Chipträgerverbunds (74) erfolgt.14. The method according to claim 12 or 13, characterized in that the contacting of the contact metallizations with the conductor tracks ( 82 ) through the carrier layer ( 23 ) of the chip carrier composite ( 74 ). 15. Verfahren nach einem oder mehreren der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß als Hilfsmittel zur Relativpositionierung des Wafers (73) ge­ genüber dem Chipträgerverbund (74) der Wafer mit mindestens zwei Positionierungsstiften (84, 85) versehen ist, die in korrespondierend ausgebildete Positionierungsöffnungen in der Trägerschicht des Chipträgerverbunds (74) eingreifen.15. The method according to one or more of claims 12 to 14, characterized in that as an aid to the relative positioning of the wafer ( 73 ) ge compared to the chip carrier assembly ( 74 ) of the wafer with at least two positioning pins ( 84 , 85 ) is provided, which in corresponding trained positioning openings engage in the carrier layer of the chip carrier composite ( 74 ). 16. Verfahren nach Anspruch 11, gekennzeichnet durch die folgenden Verfahrensschritte zur Herstellung des Modulver­ bunds (72):
  • - Bereitstellung eines Wafers (73) und eines Chipträgerverbunds (74) mit einer Vielzahl auf einer gemeinsamen Trägerschicht (23) angeordneter Leiterbahnstrukturen (83) mit Leiterbahnen (82), wo­ bei die Trägerschicht (23) die Rückseite des Chipkontaktbereichs (89) der Leiterbahnen (82) freigebende Öffnungen aufweist;
  • - Auftragen eines fließfähigen Füllmaterials (37) auf die Kontakto­ berfläche des Wafers (73) oder die Chipkontaktseite des Chipträ­ gerverbunds (74), derart, daß die Anschußflächen (86) des Wafers bzw. die Öffnungen (90) der Trägerschicht (23) frei bleiben;
  • - Relativpositionierung des Wafers (73) und des Chipträgerverbunds (74), derart, daß sich eine Überdeckungslage zwischen den An­ schlußflächen des Wafers und den Öffnungen in der Trägerschicht des Chipträgerverbunds einstellt;
  • - Herstellung einer flächigen Verbindung zwischen dem Wafer (73) und dem Chipträgerverbund (74) und Kontaktierung der Anschluß­ flächen des Wafers mit den Chipkontaktbereichen der zugeordneten Leiterbahnen durch Einbringung von Verbindungsmaterial (95) in die Öffnungen (90) der Trägerschicht (23) des Chipträgerverbunds.
16. The method according to claim 11, characterized by the following method steps for producing the module assembly ( 72 ):
  • - Provision of a wafer ( 73 ) and a chip carrier assembly ( 74 ) with a large number of conductor track structures ( 83 ) arranged on a common carrier layer ( 23 ) with conductor tracks ( 82 ), where the back side of the chip contact area ( 89 ) of the conductor tracks in the carrier layer ( 23 ) ( 82 ) has releasing openings;
  • - Applying a flowable filler material ( 37 ) on the contact surface of the wafer ( 73 ) or the chip contact side of the chip carrier assembly ( 74 ) such that the contact surfaces ( 86 ) of the wafer or the openings ( 90 ) of the carrier layer ( 23 ) are free stay;
  • - Relative positioning of the wafer ( 73 ) and the chip carrier assembly ( 74 ), such that an overlap between the end faces of the wafer and the openings in the carrier layer of the chip carrier assembly occurs;
  • - Establishing a flat connection between the wafer ( 73 ) and the chip carrier assembly ( 74 ) and contacting the connection surfaces of the wafer with the chip contact areas of the associated conductor tracks by introducing connecting material ( 95 ) into the openings ( 90 ) of the carrier layer ( 23 ) of the chip carrier assembly .
17. Verfahren nach Anspruch 11, gekennzeichnet durch die folgenden Verfahrensschritte zur Herstellung des Modulver­ bunds (72):
  • - Bereitstellung eines Wafers (73) und eines Chipträgerverbunds (74) mit einer Vielzahl auf einer gemeinsamen Trägerschicht (23) angeordneter Leiterbahnstrukturen (83) mit Leiterbahnen (82), wo­ bei die Trägerschicht (23) auf ihrer Chipkontaktseite mit einer Kle­ berschicht (37) versehen ist und die Rückseite des Chipkontaktbe­ reichs (89) der Leiterbahnen (82) freigebende Öffnungen aufweist;
  • - Relativpositionierung des Wafers (73) und des Chipträgerverbunds (74), derart, daß sich eine Überdeckungslage zwischen den An­ schlußflächen des Wafers und den Öffnungen (90) in der Träger­ schicht (23) des Chipträgerverbunds (74) einstellt;
  • - Herstellung einer flächigen Verbindung zwischen dem Wafer (73) und dem Chipträgerverbund (74) und Kontaktierung der Anschluß­ flächen des Wafers mit den Chipkontaktbereichen der zugeordneten Leiterbahnen durch Einbringung von Verbindungsmaterial (95) in die Öffnungen (90) der Trägerschicht (23) des Chipträgerverbunds.
17. The method according to claim 11, characterized by the following method steps for producing the module assembly ( 72 ):
  • - Providing a wafer ( 73 ) and a chip carrier composite ( 74 ) with a plurality of conductor track structures ( 83 ) arranged on a common carrier layer ( 23 ) with conductor tracks ( 82 ), where the carrier layer ( 23 ) on its chip contact side has an adhesive layer ( 37 ) is provided and the rear side of the chip contact area ( 89 ) of the conductor tracks ( 82 ) has openings which open them;
  • - Relative positioning of the wafer ( 73 ) and the chip carrier assembly ( 74 ), such that an overlap layer between the connection surfaces of the wafer and the openings ( 90 ) in the carrier layer ( 23 ) of the chip carrier assembly ( 74 ) sets;
  • - Establishing a flat connection between the wafer ( 73 ) and the chip carrier assembly ( 74 ) and contacting the connection surfaces of the wafer with the chip contact areas of the associated conductor tracks by introducing connecting material ( 95 ) into the openings ( 90 ) of the carrier layer ( 23 ) of the chip carrier assembly .
18. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß die Kontaktierung durch eine Abscheidung von Verbindungs­ material (95) in den Öffnungen (90) der Trägerschicht (23) erfolgt.18. The method according to claim 16 or 17, characterized in that the contacting is carried out by a deposition of connecting material ( 95 ) in the openings ( 90 ) of the carrier layer ( 23 ). 19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, die Kontaktierung durch stromlose Abscheidung von Verbindungs­ material in einem Materialbad erfolgt.19. The method according to claim 18, characterized, contacting by electroless deposition of connections material takes place in a material bath. 20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß als Materialbad ein Nickelbad verwendet wird.20. The method according to claim 19, characterized, that a nickel bath is used as the material bath. 21. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß die Kontaktierung durch Einbringung von Lotmaterial in die Öffnungen (90) der Trägerschicht (23) erfolgt.21. The method according to claim 16 or 17, characterized in that the contacting is carried out by introducing solder material into the openings ( 90 ) of the carrier layer ( 23 ). 22. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß die Kontaktierung durch Einbringung von leitfähigem Kleber in die Öffnungen (90) der Trägerschicht (23) erfolgt.22. The method according to claim 16 or 17, characterized in that the contacting is carried out by introducing conductive adhesive into the openings ( 90 ) of the carrier layer ( 23 ). 23. Verfahren nach einem oder mehreren der Ansprüche 16 bis 22, dadurch gekennzeichnet, daß gleichzeitig mit der Einbringung von Verbindungsmaterial (95) in die Öffnungen (90) der Trägerschicht (23) eine Einbringung von Verbindungsmaterial in die Ausnehmungen (91) der Trägerschicht erfolgt.23. The method according to one or more of claims 16 to 22, characterized in that simultaneously with the introduction of connecting material ( 95 ) into the openings ( 90 ) of the carrier layer ( 23 ), an introduction of connecting material into the recesses ( 91 ) of the carrier layer . 24. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Wafer (73) auf seiner Rückseite mit einer Deckschicht ver­ sehen wird.24. The method according to one or more of the preceding claims, characterized in that the wafer ( 73 ) is seen ver on its back with a cover layer. 25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß zur Erzeugung der Deckschicht ein Epoxyd-Material auf die Rückseite des Wafers (73) aufgebracht wird.25. The method according to claim 24, characterized in that an epoxy material is applied to the back of the wafer ( 73 ) to produce the cover layer. 26. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß zur Erzeugung der Deckschicht eine Folie auf der Rückseite des Wafers (73) aufgebracht wird.26. The method according to claim 24, characterized in that a film is applied to the back of the wafer ( 73 ) to produce the cover layer. 27. Verfahren nach einem oder mehreren der Ansprüche 1 1 bis 26, dadurch gekennzeichnet, daß die Vereinzelung von Chipmodulen (77) aus dem Modulverbund (72) durch Trennung aneinander angrenzender Chipmodule längs definierter Trennlinien (78) erfolgt.27. The method according to one or more of claims 1 1 to 26, characterized in that the separation of chip modules ( 77 ) from the module assembly ( 72 ) by separating adjacent chip modules along longitudinally defined dividing lines ( 78 ). 28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß die Trennung mittels Sägen erfolgt.28. The method according to claim 27, characterized,  that the separation is done by sawing. 29. Verfahren nach einem oder mehreren der Ansprüche 11 bis 26, dadurch gekennzeichnet, daß vor der Vereinzelung über die Leiterbahnstruktur (83) des Chipträgerverbunds (74) eine elektrische Überprüfung des Wafers (73) erfolgt.29. The method according to one or more of claims 11 to 26, characterized in that an electrical check of the wafer ( 73 ) is carried out before the separation via the conductor track structure ( 83 ) of the chip carrier assembly ( 74 ). 30. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß vor der Vereinzelung von Chipmodulen (77) aus dem Modul­ verbund (72) die Einbringung von Lotmaterial (95) in die Ausneh­ mungen (91) in der Trägerschicht (23) des Chipträgerverbunds (74) erfolgt.30. The method according to claim 16 or 17, characterized in that before the separation of chip modules ( 77 ) from the module composite ( 72 ) the introduction of solder material ( 95 ) in the recesses ( 91 ) in the carrier layer ( 23 ) of the chip carrier composite ( 74 ) takes place. 31. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß ein zur Verbindung des Chipträgers (21) bzw. des Chipträger­ verbunds (74) mit der Chipoberfläche bzw. der Waferoberfläche notwendiger Verbindungsdruck mittels Vakuum erzeugt wird.31. The method according to one or more of the preceding claims, characterized in that a connection pressure necessary to connect the chip carrier ( 21 ) or the chip carrier assembly ( 74 ) to the chip surface or the wafer surface is generated by means of vacuum. 32. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Außenkontaktbereiche (26, 91) und/oder die Öffnungen (90) in einem Schablonenauftragsverfahren mit Lotmaterial (42, 95) versehen werden, wobei die Trägerschicht in einem nachfolgenden Umschmelzverfahren zur Erzeugung von Lotmaterialdepots (29) als Lötstopmaske dient.32. The method according to one or more of the preceding claims, characterized in that the external contact areas ( 26 , 91 ) and / or the openings ( 90 ) are provided with solder material ( 42 , 95 ) in a template application process, the carrier layer in a subsequent remelting process serves as a solder mask to generate solder material depots ( 29 ). 33. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Außenkontaktbereiche (26, 91) in einem Bestückungsver­ fahren mit Lotmaterialformstücken (57) versehen werden. 33. The method according to one or more of the preceding claims, characterized in that the external contact areas ( 26 , 91 ) in a loading process are provided with shaped pieces of solder material ( 57 ). 34. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Verbindung zwischen den Kontaktmetallisierungen (33) des Chips (22) bzw. des Wafers (73) und den Leiterbahnen (28, 82) des Chipträgers (21) bzw. des Chipträgerverbunds (74) mit einem Löt­ verfahren erfolgt.34. The method according to one or more of the preceding claims, characterized in that the connection between the contact metallizations ( 33 ) of the chip ( 22 ) or the wafer ( 73 ) and the conductor tracks ( 28 , 82 ) of the chip carrier ( 21 ) or the chip carrier assembly ( 74 ) with a soldering process. 35. Verfahren nach einem oder mehreren der Ansprüche 1 bis 34, dadurch gekennzeichnet, daß die Verbindung zwischen den Kontaktmetallisierungen (33) des Chips (22) bzw. des Wafers (73) und den Leiterbahnen (28, 82) des Chipträgers (21) bzw. des Chipträgerverbunds (74) mit einem Thermokompressionsverfahren erfolgt.35. The method according to one or more of claims 1 to 34, characterized in that the connection between the contact metallizations ( 33 ) of the chip ( 22 ) or the wafer ( 73 ) and the conductor tracks ( 28 , 82 ) of the chip carrier ( 21 ) or the chip carrier assembly ( 74 ) with a thermocompression process. 36. Verfahren nach einem oder mehreren der Ansprüche 1 bis 34, dadurch gekennzeichnet, daß die Verbindung zwischen den Kontaktmetallisierungen (33) des Chips (22) bzw. des Wafers (73) und den Leiterbahnen (28, 82) des Chipträgers (21) bzw. des Chipträgerverbunds (74) mit einem Ultra­ schallverfahren erfolgt.36. The method according to one or more of claims 1 to 34, characterized in that the connection between the contact metallizations ( 33 ) of the chip ( 22 ) or the wafer ( 73 ) and the conductor tracks ( 28 , 82 ) of the chip carrier ( 21 ) or the chip carrier composite ( 74 ) with an ultrasound process.
DE19702014A 1996-10-14 1997-01-22 Chip module and method for producing a chip module Ceased DE19702014A1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19702014A DE19702014A1 (en) 1996-10-14 1997-01-22 Chip module and method for producing a chip module
US08/850,547 US6093971A (en) 1996-10-14 1997-05-02 Chip module with conductor paths on the chip bonding side of a chip carrier
JP9312563A JPH10200006A (en) 1996-10-14 1997-10-08 Chip module and manufacture thereof
KR10-1999-7003251A KR100483252B1 (en) 1996-10-14 1997-10-09 Chip module and method for the same
EP97913093A EP0948813B1 (en) 1996-10-14 1997-10-09 Chip module and method for producing the same
PCT/DE1997/002320 WO1998016953A1 (en) 1996-10-14 1997-10-09 Chip module and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19642358 1996-10-14
DE19702014A DE19702014A1 (en) 1996-10-14 1997-01-22 Chip module and method for producing a chip module

Publications (1)

Publication Number Publication Date
DE19702014A1 true DE19702014A1 (en) 1998-04-16

Family

ID=7808721

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702014A Ceased DE19702014A1 (en) 1996-10-14 1997-01-22 Chip module and method for producing a chip module

Country Status (1)

Country Link
DE (1) DE19702014A1 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000005765A1 (en) * 1998-07-22 2000-02-03 Dyconex Patente Ag Method for producing rewiring substrates for semiconductor chip packages
WO2000013232A1 (en) * 1998-08-27 2000-03-09 Minnesota Mining And Manufacturing Company Through hole bump contact
DE19846662A1 (en) * 1998-10-09 2000-04-20 Siemens Ag Electronic module used in the production of high density interconnects and quad flat pack packages has the assembly side of the wiring adhered to a hermetic housing
DE10005494A1 (en) * 2000-02-08 2001-08-16 Infineon Technologies Ag Electronic component used in semiconductor device comprises semiconductor chip having integrated circuits and metallic contact surfaces, and housing from which contact humps protrude
US6462414B1 (en) 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
DE10138042A1 (en) * 2001-08-08 2002-11-21 Infineon Technologies Ag Electronic component has at least one semiconducting chip on first side of and electrically connected to wiring plate, conducting track structures and solder connection contacts on other side
DE10133791A1 (en) * 2001-07-16 2003-02-06 Infineon Technologies Ag Electronic component and method for manufacturing it employs jig to locate terminal pads
DE10157280A1 (en) * 2001-11-22 2003-06-12 Infineon Technologies Ag Method of connecting circuit units
DE10255844B3 (en) * 2002-11-29 2004-07-15 Infineon Technologies Ag Integrated circuit manufacturing method of chip scale package, involves attaching solder balls in area that is uncovered by resist element, of patterned rewriting element, in patterned form
DE102004029584A1 (en) * 2004-06-18 2006-01-12 Infineon Technologies Ag Arrangement for increasing the reliability of substrate-based BGA packages
DE10253981B4 (en) * 2002-11-20 2006-03-16 Daimlerchrysler Ag Device for controlling actuators
DE102004056534A1 (en) * 2004-11-23 2006-06-01 Infineon Technologies Ag Semiconductor component with a semiconductor chip and with external contacts and method for producing the same
DE102006006825A1 (en) * 2006-02-14 2007-08-23 Infineon Technologies Ag Semiconductor component e.g. ball grid array semiconductor component, has semiconductor chip with protective casing, and soldering ball arranged in recess of electrical insulating layer and connected with connecting carrier
US7446399B1 (en) 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
DE4010644A1 (en) * 1990-02-03 1991-08-08 Wilde Membran Impuls Tech Encapsulating housing for integrated circuit component - has supply and signal lines formed on substrate, with ends in housing
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5305944A (en) * 1992-04-23 1994-04-26 Mitsubishi Denki Kabushiki Kaisha Bonding method and bonding apparatus
US5363277A (en) * 1991-12-20 1994-11-08 Rohm Co., Ltd. Structure and method for mounting semiconductor device
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
EP0704898A2 (en) * 1994-09-30 1996-04-03 Nec Corporation Carrier film
US5528075A (en) * 1991-08-15 1996-06-18 Staktek Corporation Lead-on-chip integrated circuit apparatus
DE19500655A1 (en) * 1995-01-12 1996-07-18 Fraunhofer Ges Forschung Chip carrier arrangement and chip carrier for producing a chip housing
DE19507547A1 (en) * 1995-03-03 1996-09-05 Siemens Ag Assembly of semiconductor chips using double-sided supporting plate

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
DE4010644A1 (en) * 1990-02-03 1991-08-08 Wilde Membran Impuls Tech Encapsulating housing for integrated circuit component - has supply and signal lines formed on substrate, with ends in housing
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5528075A (en) * 1991-08-15 1996-06-18 Staktek Corporation Lead-on-chip integrated circuit apparatus
US5363277A (en) * 1991-12-20 1994-11-08 Rohm Co., Ltd. Structure and method for mounting semiconductor device
US5305944A (en) * 1992-04-23 1994-04-26 Mitsubishi Denki Kabushiki Kaisha Bonding method and bonding apparatus
EP0704898A2 (en) * 1994-09-30 1996-04-03 Nec Corporation Carrier film
DE19500655A1 (en) * 1995-01-12 1996-07-18 Fraunhofer Ges Forschung Chip carrier arrangement and chip carrier for producing a chip housing
DE19507547A1 (en) * 1995-03-03 1996-09-05 Siemens Ag Assembly of semiconductor chips using double-sided supporting plate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BEINE, H.: Ball Grid Arrays. In: Productronic 3-1995, S. 26, 28, 30, 32 und 33 *

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000005765A1 (en) * 1998-07-22 2000-02-03 Dyconex Patente Ag Method for producing rewiring substrates for semiconductor chip packages
US6864577B2 (en) 1998-08-27 2005-03-08 3M Innovative Properties Company Via plug adapter
WO2000013232A1 (en) * 1998-08-27 2000-03-09 Minnesota Mining And Manufacturing Company Through hole bump contact
US6400018B2 (en) 1998-08-27 2002-06-04 3M Innovative Properties Company Via plug adapter
DE19846662A1 (en) * 1998-10-09 2000-04-20 Siemens Ag Electronic module used in the production of high density interconnects and quad flat pack packages has the assembly side of the wiring adhered to a hermetic housing
US6462414B1 (en) 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
US6929978B2 (en) 1999-03-05 2005-08-16 Altera Corporation Method of fabricating an integrated circuit package utilizing a conductive structure for improving the bond strength between an IC package and a printed circuit board
DE10005494A1 (en) * 2000-02-08 2001-08-16 Infineon Technologies Ag Electronic component used in semiconductor device comprises semiconductor chip having integrated circuits and metallic contact surfaces, and housing from which contact humps protrude
DE10133791A1 (en) * 2001-07-16 2003-02-06 Infineon Technologies Ag Electronic component and method for manufacturing it employs jig to locate terminal pads
DE10133791B4 (en) * 2001-07-16 2007-04-19 Infineon Technologies Ag Method for producing an electronic component
DE10138042A1 (en) * 2001-08-08 2002-11-21 Infineon Technologies Ag Electronic component has at least one semiconducting chip on first side of and electrically connected to wiring plate, conducting track structures and solder connection contacts on other side
US6845554B2 (en) 2001-11-22 2005-01-25 Infineon Technologies Ag Method for connection of circuit units
DE10157280A1 (en) * 2001-11-22 2003-06-12 Infineon Technologies Ag Method of connecting circuit units
DE10157280B4 (en) * 2001-11-22 2009-10-22 Qimonda Ag Method for connecting circuit units
DE10253981B4 (en) * 2002-11-20 2006-03-16 Daimlerchrysler Ag Device for controlling actuators
DE10255844B3 (en) * 2002-11-29 2004-07-15 Infineon Technologies Ag Integrated circuit manufacturing method of chip scale package, involves attaching solder balls in area that is uncovered by resist element, of patterned rewriting element, in patterned form
SG116512A1 (en) * 2002-11-29 2005-11-28 Infineon Technologies Ag Method for producing an integrated circuit with a rewiring device and corresponding integrated circuit.
US7074649B2 (en) 2002-11-29 2006-07-11 Infineon Technologies Ag Method for producing an integrated circuit with a rewiring device and corresponding integrated circuit
DE102004029584A1 (en) * 2004-06-18 2006-01-12 Infineon Technologies Ag Arrangement for increasing the reliability of substrate-based BGA packages
US7446399B1 (en) 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
DE102004056534A1 (en) * 2004-11-23 2006-06-01 Infineon Technologies Ag Semiconductor component with a semiconductor chip and with external contacts and method for producing the same
DE102006006825A1 (en) * 2006-02-14 2007-08-23 Infineon Technologies Ag Semiconductor component e.g. ball grid array semiconductor component, has semiconductor chip with protective casing, and soldering ball arranged in recess of electrical insulating layer and connected with connecting carrier

Similar Documents

Publication Publication Date Title
EP0948813B1 (en) Chip module and method for producing the same
DE102006005645B4 (en) Stackable device, device stack and process for their manufacture
DE60219779T2 (en) FLUX-FREE FLIP CHIP CONNECTION
DE102005053842B4 (en) Semiconductor device with connecting elements and method for producing the same
DE10049288B4 (en) Electronic components and a film tape for packaging bond wire connections of electronic components and their manufacturing processes
DE10148120B4 (en) Electronic components with semiconductor chips and a system carrier with component positions and method for producing a system carrier
DE19702014A1 (en) Chip module and method for producing a chip module
DE102012103759B4 (en) Connection and method of manufacturing a semiconductor device
WO1998026453A1 (en) Chip module and manufacture of same
DE19650296A1 (en) Semiconductor device, e.g. ball grid array, production method
DE102006037538A1 (en) Electronic component or component stack and method for producing a component
DE112010005011T5 (en) Polymer block housing with through contacts
DE102006024213A1 (en) Chip e.g. pure silicon wafer, manufacturing method for use during e.g. assembly of ball grid array component, involves providing chip with contact surface, applying contact bump on contact surface, and applying soldering material on bump
DE102016124270A1 (en) SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING A SEMICONDUCTOR PACKAGE
DE10059178C2 (en) Method for producing semiconductor modules and module produced using the method
DE19820319A1 (en) Substrate-supported chip component production
DE102009050743A1 (en) Semiconductor device and manufacturing method
DE102005015036B4 (en) Method for mounting a chip on a substrate
DE102007035181B4 (en) Method of making a module and module
WO2015096946A2 (en) Method for producing a chip module
DE10029269B4 (en) Method for producing an electronic component from housing-forming substrates
DE102006033701B4 (en) Production method for an electronic component in VQFN construction
DE19535622C1 (en) Solder bead application system for substrate termination surfaces
DE10341186A1 (en) Method and device for contacting semiconductor chips
DE102007010882B4 (en) Method for producing a solder joint between a semiconductor chip and a substrate

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANGEWAN

8131 Rejection