DE19654593A1 - Umkonfigurierungs-Verfahren für programmierbare Bausteine zur Laufzeit - Google Patents

Umkonfigurierungs-Verfahren für programmierbare Bausteine zur Laufzeit

Info

Publication number
DE19654593A1
DE19654593A1 DE19654593A DE19654593A DE19654593A1 DE 19654593 A1 DE19654593 A1 DE 19654593A1 DE 19654593 A DE19654593 A DE 19654593A DE 19654593 A DE19654593 A DE 19654593A DE 19654593 A1 DE19654593 A1 DE 19654593A1
Authority
DE
Germany
Prior art keywords
configuration
cell
address
loading logic
configuration data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19654593A
Other languages
English (en)
Inventor
Martin Vorbach
Robert Muench
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PACT XPP Technologies AG
Original Assignee
PACT INF TECH GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PACT INF TECH GmbH filed Critical PACT INF TECH GmbH
Priority to DE19654593A priority Critical patent/DE19654593A1/de
Priority to US08/946,998 priority patent/US6021490A/en
Priority to JP53044798A priority patent/JP3863190B2/ja
Priority to EP01113330A priority patent/EP1146432B1/de
Priority to PCT/DE1997/002999 priority patent/WO1998031102A1/de
Priority to EP10004317A priority patent/EP2214104A1/de
Priority to AT97954333T priority patent/ATE213574T1/de
Priority to DE59713036T priority patent/DE59713036D1/de
Priority to EP97954333A priority patent/EP0947049B1/de
Priority to DE59706462T priority patent/DE59706462D1/de
Publication of DE19654593A1 publication Critical patent/DE19654593A1/de
Priority to US09/494,567 priority patent/US7174443B1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram

Description

1. Hintergrund der Erfindung 1.1 Stand der Technik
Programmierbare Bausteine mit zwei oder mehrdimensionaler Zellanordnung (ins­ besondere FPGAs, DPGAs und DFPs o. ä.) werden heutzutage auf zwei verschiedene Arten programmiert.
  • - Einmalig, das heißt die Konfiguration kann nach der Programmierung nicht mehr geändert werden. Alle Konfigurierten Elemente des Bausteins führen also die gleiche Funktion, über den gesamten Zeitraum durch, in dem die Anwendung abläuft.
  • - Im Betrieb, das heißt die Konfiguration kann nach Einbau des Bausteins, durch daß Laden einer Konfigurationsdatei, zum Startbeginn der Anwendung, geändert werden. Die meisten Bausteine (insbesondere die FPGA Bausteine), lassen sich während des Betriebes nicht wieder umkonfigurieren. Bei umkon­ figurierbaren Bausteinen, ist eine Weiterverarbeitung von Daten während des Umkonfigurierens meistens nicht möglich und die benötigte Umkonfigurie­ rungszeit erheblich zu groß.
Neben den FPGAs, gibt es noch die sogenannten DPGAs. Diese Bausteine speichern eine kleine Anzahl an verschiedenen Konfigurationen, welche durch ein spezielles Datenpaket ausgewählt werden. Eine Umkonfigurierung dieser Speicher während der Laufzeit ist nicht möglich.
1.2 Probleme
Große Probleme bereitet die Umkonfigurierung von gesamten programmierbaren Bausteinen oder Teilen davon während der Laufzeit und dabei besonders die Syn­ chronisation. Alle bisherigen Lösungen halten die Verarbeitung des kompletten Bau­ steins, während der Umkonfigurierung, an. Ein weiteres Problem ist die Selektion der neu zu ladenden Teilkonfiguration und das Integrieren dieser Teilkonfiguration in die bereits bestehende Konfiguration.
1.3 Verbesserung durch die Erfindung
Durch das in der Erfindung beschriebene Verfahren ist es möglich einen, zur Lauf­ zeit, umkonfigurierbaren Baustein, effizient und ohne Beeinflussung der nicht an der Umkonfigurierung beteiligten Bereiche, umzuladen. Weiterhin ermöglicht das Verfahren das Selektieren von Konfigurationen in Abhängigkeit der aktuellen Kon­ figuration. Das Problem der Synchronisation der an der Umkonfiguration beteiligten und nicht beteiligten Bereiche wird ebenfalls gelöst.
2. Beschreibung der Erfindung 2.1 Übersicht über die Erfindung, Abstrakt
Beschrieben wird ein Verfahren zum Umkonfigurieren von programmierbaren Bau­ steinen, bestehend aus einer zwei oder mehrdimensionalen Zellanordnung. Das Ver­ fahren ermöglicht die Umkonfigurierung des Bausteins oder der Bausteine, ohne die Arbeitsfähigkeit, der nicht an der Umkonfigurierung beteiligten Zellen, einzu­ schränken. Das Verfahren ermöglicht das Laden von kompletten Konfigurationen oder von Teilkonfigurationen in den oder die programmierbaren Bausteine. Die Ein­ zelheiten und besondere Ausgestaltungen, sowie Merkmale des erfindungsgemäßen Verfahrens zum Umkonfigurierens von programmierbaren Bausteinen, sind Gegen­ stand der Patentansprüche.
2.2 Detailbeschreibung der Erfindung
Das beschriebene Verfahren setzt einen programmierbaren Baustein voraus, welcher folgende Eigenschaften aufweist:
  • - Ladelogik
    Die Ladelogik ist der Teil des Bausteins, welcher das Laden und Eintragen von Konfigurationsworten in die zu konfigurierenden Elemente des Bausteins (Zellen) durchführt.
  • - Zellen
    Der Baustein besitzt eine Vielzahl an Zellen, welche einzeln durch die Lade­ logik adressiert werden können.
  • - Rückmeldung Ladelogik
    Jede Zelle oder Gruppe von Zellen muß der Ladelogik mitteilen können, ob sie umkonfiguriert werden kann.
  • - Rückmeldung Zellen
    Jede Zelle muß die Möglichkeit haben, ein STOP Signal an die Zellen zu senden, von denen sie ihre zu verarbeitenden Daten erhält.
  • - START/STOP Kennung
    Jede Zelle muß eine Möglichkeit besitzen, ein START/STOP Kennung einzu­ stellen.
  • - Die START Kennung zeichnet eine Zelle als den Beginn einer längeren Verarbeitungskette (Makro) aus.
  • - Die STOP Kennung markiert das Ende des Makros, also den Punkt, an dem die Verarbeitung des Makros ein Ergebnis geliefert hat.
2.2.1 Aufbau eines Konfigurationswortes
Die Ladelogik ist eine Zustandsmaschine, welche Konfigurationsworte verarbeiten kann.
Neben Konfigurationsworten für Zellen, existieren Einträge, welche durch die La­ delogik als Befehle erkannt werden können. Es ist also möglich zu unterscheiden ob der Inhalt des Konfigurationswortes an eine Zelle zu übertragen ist oder einen Befehl für die Zustandsmaschine darstellt.
Ein Konfigurationswort, welches an Zellen des Bausteins übertragen wird, muß da­ bei mindestens folgende Daten enthalten:
  • - Adresse der Zelle. Zum Beispiel als lineare Nummer oder als X,Y Koordinaten.
  • - Konfigurationswort, welches in die Zelle übertragen wird.
2.2.2 Kennungen und Befehle für die Ladelogik
Für eine korrekte Arbeitsweise der Ladelogik, muß diese nur zwei Befehlsworte erkennen können. Dies sind:
  • - END
    Dies ist ein Befehl, welche die Ladelogik in einen Zustand versetzt, in dem sie auf das Eintreffen von Ereignissen von Zellen, wartet. (Fig. 2)
  • - DISPATCH (Eintragsnummer, Adresse)
  • - Die Ladelogik trägt in die Adresse, welche durch den Parameter Eintragsnum­ mer angegeben wird, der Sprung-Tabelle den Wert des Parameters Adresse ein.
Weiterhin kann die Ladelogik einen Eintrag als Leer-Eintrag erkennen. Dies wird dadurch erreicht, daß ein bestimmtes Bit-Muster als Leer-Kennung definiert ist, welches durch die Ladelogik erkannt werden kann.
2.2.3 Die Sprung-Tabelle
Im Konfigurationsspeicher, existiert eine Sprung-Tabelle (0506). Die Größe der Sprung-Tabelle ist dabei so gewählt, daß für jede Zelle, welche von der Ladelogik adressiert werden kann, genau ein einziger Eintrag vorhanden ist. Zu jeder Zell­ adresse existiert genau ein einziger Eintrag in der Sprung-Tabelle, welcher durch die Ladelogik berechnet werden kann. (Fig. 5 und 6).
In einem Eintrag der Sprung-Tabelle steht eine Speicheradresse (0601). Diese Spei­ cheradresse gibt an, von wo weitere Konfigurationsdaten (0508), aus dem Konfi­ gurationsspeicher, zu lesen sind, falls von dieser Zelle eine Rückmeldung an die Ladelogik erfolgt.
2.2.4 Start des Systems
Durch einen Reset also dem Rücksetzen des Systems, beginnt die Ladelogik mit dem Empfangen oder Laden von Konfigurationsdaten, von einem Speicher, in den Konfigurationsspeicher (0101). Alle Zellen des Bausteines sind in dem Zustand, in dem sie konfiguriert werden können. Danach springt die Ladelogik, durch Laden des Programmzählers (PC) (0505), an eine Speicherstelle, welche die Adresse ei­ ner Startkonfiguration (0507) enthält (0102). Diese Startkonfiguration wird solange abgearbeitet, bis die Ladelogik eine END-Kennung erkennt (0103). Diese Start­ konfiguration programmiert den Baustein derart, daß eine Verarbeitung von Daten beginnen kann. Nach dem Eintragen der Startkonfiguration, wechselt die Ladelogik, auf Grund der END-Kennung, in einen Zustand, in dem sie auf Ereignisse von den Zellen wartet (0104).
2.3 Eintreffen eines Ereignisses einer Zelle
Nach der Verarbeitung von Daten kann eine Zelle eine Rückmeldung an die Lade­ logik senden. Diese Rückmeldung (Ereignis) zeigt an, daß die Zelle und damit das Makro in dem die Zelle enthalten ist, seine Arbeit beendet hat und das Umladen erfolgen kann.
Bevor allerdings mit dem Laden einer neuen Konfiguration begonnen wird, wird der nachfolgend beschriebene FIFO-Speicher (First-In-First-Out Speicher) abgearbeitet (0201).
Wichtig ist, daß der Speicher als FIFO-Speicher organisiert ist. Diese Organisati­ on garantiert, daß Zellen die im ersten Versuch nicht umgeladen werden konnten, garantiert im zweiten Versuch als erste wieder an der Reihe sind. Dadurch wird verhindert, daß Zellen welche zwischenzeitlich signalisiert haben, daß sie umkonfi­ guriert werden können, ganz nach hinten in der Bearbeitung rutschen. In diesem Fall könnte ein Deadlock-Situation auftreten, in der das eine Makro erst umkonfiguriert werden kann, wenn ein anderes Makro umkonfiguriert wurde.
Durch die Rückmeldung an die Ladelogik, erhält die Ladelogik auch die Adresse oder Nummer der Zelle, welche die Rückmeldung ausgelöst hat. Mit Hilfe dieser Nummer, wird der passende Eintrag in der Sprung-Tabelle selektiert (0203, 0204). Die Adresse, welche in diesem Eintrag enthalten ist, gibt den Beginn der zu ladenden Konfiguration innerhalb des Konfigurationsspeichers an (0205).
2.3.1 FIFO-Speicher
Das Verfahren muß berücksichtigen, daß es sein kann, daß einige Zellen ihre Arbeit noch nicht beendet haben, diese Zellen jedoch schon umgeladen werden sollen. Alle Konfigurationsdaten der Zellen, bei denen eine solche Bedingung zu trifft, werden in einen speziellen Speicherbereich (FIFO-Speicher) kopiert (0506).
Jedesmal, bevor eine neue Konfiguration geladen werden soll, wird der FIFO-Speicher durchlaufen. Da eine neue Konfiguration geladen werden soll, haben einige Zellen ih­ re Arbeit beendet und sind in den Zustand "umkonfigurierbar" übergegangen. Unter diesen Zellen können sich auch solche befinden, bei denen eine Umkonfigurierung, durch die Ladelogik, in einem früheren Versuch gescheitert ist, da diese Zellen ih­ re Arbeit noch nicht beendet hatte, diese Umkonfigurierung jetzt aber erfolgreich durchgeführt werden kann.
Die Ladelogik lädt den PC mit dem Inhalt des Registers, welches auf den Beginn des FIFO-Speicher zeigt (FIFO-Start-REG) (0502) und ließt die Daten aus dem FIFO-Speicher. Ein Vergleich stellt fest, ob das Ende des FIFO-Speichers erreicht wurde (0301). Ist dies der Fall, so wird an die Stelle in der Zustandsmaschine zurückge­ sprungen, an der die Umkonfigurierung fortläuft (0202).
Die Abarbeitung des FIFO-Speichers geschieht ähnlich dem einer Konfiguration innerhalb des Konfigurationsspeichers. Es kann der Fall eintreten, daß eine Zelle auch bei einem weiteren Versuch immer noch nicht umkonfiguriert werden kann. In diesem Fall werden die Konfigurationsdaten, falls eine leere Speicherstelle weiter vorne im FIFO-Speicher existiert, in diese Speicherstelle kopiert (0302).
Dieser Kopiervorgang wird dadurch erreicht, daß die Ladelogik die Startadresse des FIFO-Speichers im FIFO-Start-REG (0502) gespeichert hat und die Endeadresse im FIFO-End-REG (0503). Weiterhin kennt die Ladelogik die Adresse des nächsten freien Eintrags (beginnend vom Anfang des FIFO-Speichers) mittels des FIFO-Free- Entry-REG (0504, 0303). Nachdem das Konfigurationswort in den freien Eintrag kopiert wurde (0304), positioniert die Ladelogik den Zeiger des FIFO-Free-Entry- REG auf den nächsten freien Eintrag (0305), innerhalb des FIFO-Speichers. Die Suche erfolgt dabei in Richtung des Endes des FIFO-Speichers. Danach wird der PC auf den nächsten Eintrag innerhalb des FIFO-Speichers gesetzt (0306).
2.3.2 Umladen von Zellen
Die Ladelogik liest nun die Konfigurationsdaten aus dem Konfigurationsspeicher. In diesen Daten ist die Adresse der Zelle enthalten, welche umgeladen werden soll (Fig. 4). Jede Zelle kann signalisieren, daß sie umgeladen werden kann. Die Ladelogik testet dies (0401). Kann die Zelle umgeladen werden, werden die Konfigurationsda­ ten von der Ladelogik an die Zelle übertragen.
Ist die Zelle noch nicht bereit, werden die durch die Ladelogik gelesenen Daten in einen Speicherbereich, den FIFO-Speicher, innerhalb des Konfigurationsspeichers geschrieben (0402). Die Adresse an welche die Daten geschrieben werden, ist in einem Register, innerhalb der Ladelogik, abgelegt (FIFO-End-Reg) (0503).
Dieser Vorgang wird so oft wiederholt, bis die Ladelogik die END-Kennung des Konfigurationsprogramms erkennt und wieder in den Zustand übergeht, in dem die Ladelogik auf Ereignisse der Zellen wartet (0403).
2.3.3 Aufbau des Konfigurationsprogramms
Nachdem eine Zelle das Signal zum Umladen gegeben hat und das Makro, in dem die Zelle integriert ist, umgeladen wurde, entsteht eine neue Konfiguration. Die Zelle die vorher das Signal an die Ladelogik geben hat, kann jetzt eine ganz andere Aufgabe haben, insbesondere kann sie nicht mehr die Zelle sein, welche ein Umladesignal, an die Ladelogik abschickt. Wobei es möglich sein kann, daß in der neuen Konfiguration wieder die selbe Zelle das Umladesignal an die Ladelogik schickt.
Mittels des DISPATCH-Befehls, innerhalb des Konfigurationsprogramms, kann eine neue Adresse an die Eintragsposition der Zelle in der Sprung-Tabelle geschrieben werden (0604). Diese neue Adresse kann auf eine neue Konfiguration oder Teilkon­ figuration zeigen, welche bei einer Rückmeldung von dieser Zelle geladen werden soll.
3. Kurzbeschreibung der Diagramme
Fig. 1 ist ein Ablaufplan der Schritte, die nach einem Systemstart durch­ zuführen sind.
Fig. 2 ist ein Ablaufplan der Schritte, die nach dem Eintreffen einer Umkon­ figurierungsanforderung durchzuführen sind.
Fig. 3 ist ein Ablaufplan der Schritte, die bei der FIFO-Speicher Bearbeitung durchzuführen sind.
Fig. 4 ist ein Ablaufplan der Schritte, die bei der Konfigurierung der Zellen durchzuführen sind.
Fig. 5 zeigt die Ladelogik mit ihren Registern. Weiterhin ist der Konfigurati­ onsspeicher sowie die Unterteilung in Sprung-Tabelle, Start-Konfiguration, weitere Konfigurationen und der FIFO-Speicher zu sehen.
Fig. 6 zeigt zwei Ausschnitte aus einem Konfigurationsprogramm und vier Ausschnitte aus der Sprung-Tabelle und wie diese in zeitlichem Zu­ sammenhang stehen.
4. Detailbeschreibung der Diagramme
Fig. 1 zeigt in einem Ablaufplan, welche Schritte nach einem Systemstart durch­ zuführen sind. Durch einen Vergleich mit der END-Kennung der Start-Konfiguration wird in den Wartezustand gesprungen (0104).
Fig. 2 zeigt in einem Ablaufplan die notwendigen Schritte, welche während des Wartezustandes und, nach dem eine Umkonfigurierung durch eine Zelle signalisiert wurde, durchzuführen sind. Der Ablaufplan besitzt einen Einsprungspunkt (0202), der von anderer Stelle angesprungen wird.
Fig. 3 zeigt in einem Ablaufplan, wie die Behandlung des FIFO-Speichers durch­ zuführen ist. Weiterhin ist dargestellt, wie der Kopiervorgang innerhalb des FIFO- Speichers arbeitet.
Fig. 4 zeigt in einem Ablaufplan, welche Schritte bei der Umkonfigurierung der Zellen notwendig sind und wie eine Konfiguration innerhalb des Konfigurierungs­ programms abgearbeitet wird.
Fig. 5 stellt die Ladelogik und ihre Register dar. Die Ladelogik besitzt fünf ver­ schiedene Register. Dies sind:
  • - Das Start-Konfiguration-REG (0501). In diesem Register steht die Adresse der Startkonfiguration innerhalb des Konfigurationspeichers. Die Daten sind derart in dem Konfigurationsprogramm enthalten, daß sie von der Ladelogik erkannt und in das Start-Konfiguration-REG übernommen werden können.
  • - Ein FIFO-Start-REG (0502). Das FIFO-Start-REG zeigt auf den Beginn des FIFO-Speicherbereichs, innerhalb des Konfigurationsspeichers.
  • - Ein FIFO-End-REG (0503). Das FIFO-End-REG kennzeichnet das Ende des FIFO-Speichers. An diese Stelle werden die Konfigurationsworte kopiert, wel­ che durch die Ladelogik nicht verarbeitet werden konnten.
  • - Ein FIFO-Free-Entry-REG (0504). Das FIFO-Free-Entry-REG zeigt auf den freien Eintrag, der dem Beginn (FIFO-Start-REG) des FIFO-Speichers am nächsten ist. An diese Stelle werden die Konfigurationsworte kopiert, welche während des Durchlaufens des FIFO-Speichers, wiederum nicht durch die La­ delogik verarbeitet werden konnten.
  • - Einen Programmzähler (PC). Der PC zeigt auf die Adresse, innerhalb des Konfigurationsspeichers, in dem das nächste, durch die Ladelogik zu verarbei­ tende, Konfigurationswort, steht.
  • - Ein Adress-REG (0510). In diesem Register wird die Adresse einer zu adres­ sierenden Zelle gespeichert.
  • - Ein Data-REG (0511). Dieses Register speichert die Konfigurationsdaten, wel­ che an die Zelle gesendet werden sollten, welche durch das Adress-REG ange­ sprochen wird.
  • - Ein Dispatch-REG (0512). Das Dispatch-REG speichert die Adresse des Ein­ trags in der Sprung-Tabelle, auf welchen die Ladelogik zugreift.
Weiterhin ist der Konfigurationsspeicher und sein verschiedenen Sektionen zu sehen. Dies sind:
  • - Die Sprung-Tabelle (0506). Für jede Zelle, welche durch die Ladelogik konfigu­ rierbar ist, existiert ein einziger Eintrag. In diesem Eintrag steht die Adresse, welche bei einer Signalisierung durch diese Zelle, in den PC geladen wird.
  • - Eine Start-Konfiguration (0507). Die Start-Konfiguration ist jeden Konfigu­ ration, welche nach dem starten des Systems in den Baustein geladen wird.
  • - Weitere Konfigurationen (0508). Diese Konfigurationen können während der
  • - Laufzeit des Systems in den Baustein geladen werden. Die Konfigurationen bestehen aus Konfigurationswörtern und Ladelogik Befehlen.
  • - Einen FIFO-Speicher Bereich (0509). Der FIFO-Speicher Bereich enthält alle die Konfigurationsworte, welche durch die Ladelogik in einem ersten Versuch nicht erfolgreich verarbeitet werden konnten.
Fig. 6 zeigt zwei Ausschnitte aus einer Konfiguration. In diesen Ausschnitten sind die Befehle und Konfigurationsworte zu sehen, welche durch die Ladelogik, verar­ beitet werden. Weiterhin sind zwei Ausschnitte aus der Sprung-Tabelle zu sehen (0601 und 0607) und der Zustand dieser Ausschnitte (0602 und 0608) nach der Abarbeitung der beiden Konfigurationsausschnitte.
5. Ausführungsbeispiele
Es wird angenommen, daß ein Baustein oder mehrere Bausteine durch eine Lade­ logik, wie in der Erfindung beschrieben, umkonfiguriert werden sollen. Weiterhin sei angenommen, daß das System bereits die Startkonfiguration geladen hat, und die Ladelogik sich im Zustand "warten auf ein Ereignis" befindet. Die Ausführung beginnt mit dem eintreffen eines Ereignisses von Zelle Nummer 41.
Die Ladelogik beginnt zuerst mit der Abarbeitung des FIFO-Speichers (0201). Dabei wird der Beginn des FIFO-Speichers aus dem Register FIFO-Start-REG in den PC übertragen. Die Daten an der Stelle, auf die der PC zeigt, werden gelesen. Nun wird überprüft, ob das Ende des FIFO-Speichers erreicht wurde. Dies ist in diesem Ausführungsbeispiel der Fall, da das System das erste Mal umgeladen wird.
Die Adresse der Zelle, welche das Signal ausgelöst hat, wird durch die Ladelogik in eine Adresse der Sprung-Tabelle umgerechnet. Diese berechnete Adresse wird in das Distpatch-REG geladen (0512). Die Ladelogik liest nun die Adresse aus der Sprung-Tabelle (0506), welche an der Speicheradresse gespeichert ist, die durch das Dispatch-REG adressiert wird (0601). Diese Adresse wird in den PC geladen.
Daraufhin beginnt die Verarbeitung der Konfigurationsworte (0603). Es sei ange­ nommen, daß der Befehl Nummer 3 (1,3 MUL) nicht ausgeführt werden kann, da die Zelle mit der Adresse (1,3) nicht umkonfiguriert werden kann. Die Daten werden nun in den FIFO-Speicher kopiert. Mit Erreichen des DISPATCH-Befehls (0604) wird an die Adresse 41 in der Sprung-Tabelle, eine neue Adresse eingetragen (0602). Der END-Befehl versetzt die Ladelogik wieder in den "warten auf ein Ereignis" Zustand.
Nach einiger Zeit triff nun wieder ein Signal von der Zelle 41 ein. Jetzt steht an der Adresse 42 der Sprung-Tabelle eine andere Adresse (0602). Die Ladelogik ar­ beitet wieder zuerst den FIFO-Speicher ab. Nun befinden sich Daten in dem FIFO- Speicher.
Die Daten aus dem FIFO-Speicher werden gelesen und es wird versucht die adres­ sierte Zelle mit den Daten zu laden. Da die Zelle jetzt umkonfiguriert werden kann, gelingt dies. Der Eintrag des FIFO-Speichers wird daraufhin mit einer Leer-Kennung beschrieben.
Die ursprüngliche Verarbeitung wird fortgeführt und das Lesen von Konfigurations­ daten beginnt nun an einer unterschiedlichen Adresse (0605).
Diese Konfiguration wird abgearbeitet, der DISPATCH-Befehl schreibt diesmal eine Adresse in den Eintrag Nummer 12 der Sprung-Tabelle (0606). Danach versetzt der END-Befehl die Ladelogik wieder in den Zustand "warten auf ein Ereignis".
Dieses Wechselspiel wiederholt sich während der gesamten Laufzeit des Systems.
7. Begriffsdefinition
konfigurierbares Element: Ein konfigurierbares Element stellt eine Einheit ei­ nes Logik-Bausteines dar, welche durch ein Konfigurations­ wort für eine spezielle Funktion eingestellt werden kann. Kon­ figurierbare Elemente sind somit, alle Arten von RAM-Zellen, Multiplexer, Arithmetische logische Einheiten, Register und alle Arten von interner und externer Vernetzungsbeschreibung etc.
Konfigurieren: Einstellen der Funktion und Vernetzung eines konfigurierbaren Elements.
Konfigurationsspeicher: Der Konfigurationsspeicher enthält ein oder mehrere Konfigurationsworte.
Konfigurationswort: Ein Konfigurationswort besteht aus einer beliebig langen Bit-Reihe. Diese Bit-Reihe stellt eine gültige Einstellung für das zu konfigurierende Element dar, so das eine funktionsfähi­ ge Einheit entsteht.
Ladelogik: Einheit zum Konfigurieren und Umkonfigurieren von program­ mierbaren Bausteinen. Ausgestaltet durch einen speziell an seine Aufgabe angepaßten Mikrokontroller oder eine Zustands­ maschine.
Makro: Ein Makro ist eine Menge von Zellen, welche zusammen eine Aufgabe, Funktion etc. implementieren.
Umkonfigurieren: Neues Konfigurieren von einer beliebigen Menge von konfigu­ rierbaren Elementen eines programmierbaren Bausteins während eine beliebige Restmenge von konfigurierbaren Elementen ihre eigenen Funktionen fortsetzen (vgl. konfigurieren).
Rückmeldung: Eine Rückmeldung ist eine Aktion, welche eine Zelle auslösen kann. Bei einer Rückmeldung können verschiedene Informatio­ nen an die Einheit gesandt werden, welche die Rückmeldung empfängt.
Zelle: siehe konfigurierbares Element.
Zustandsmaschine: Logik, die diversen Zuständen annehmen kann. Die Über­ gänge zwischen den Zuständen sind von verschiedenen Ein­ gangsparametern abhängig. Diese Maschinen werden zur Steue­ rung komplexer Funktionen eingesetzt und entsprechen dem Stand der Technik.

Claims (11)

1. Verfahren zum Umkonfigurieren zur Laufzeit von programmierbaren Bau­ steinen, mit einer zwei oder mehrdimensionalen Zellanordnung (zum Beispiel FPGAs, DPGAs, DFPs o. ä.) dadurch gekennzeichnet, daß
  • 1. eine Ladelogik oder mehrere Ladelogiken existieren, welche auf Signale, gleich welcher Art, reagieren und spezielle Ladelogik-Befehle, innerhalb eines Konfigurationsprogramms, bestehend aus Daten und Befehlen, erkennen und verarbeiten können, sowie auf Grund der Quelle eines Ereignisses einen Eintrag in einer Sprung-Tabelle berechnen können, und
  • 2. eine oder mehrere Sprung-Tabellen zum Auffinden der Adresse der zu ladenden Konfigurationsdaten, welche berechnet wurde, existieren,
  • 3. ein oder mehrere Konfigurations-Speicherbereiche existieren, in denen ein oder mehrere Konfigurationsprogramme geladen werden,
  • 4. ein oder mehrere FIFO-Speicherbereiche existieren, in den Konfigura­ tionsdaten kopiert werden, welche nicht an die oder das zu konfigurie­ rende Element gesandt werden konnten,
  • 5. ein Ereignis eintrifft und auf Grund der Quelle des Ereignisses eine Adresse in einer Sprung-Tabelle berechnet wird
  • 6. ein FIFO-Speicherbereich, der vor jedem Umladen durchlaufen wird, und falls die Zelle nicht umgeladen werden kann, die Konfigurations­ daten näher an den Anfang des FIFO-Speicherbereichs kopiert werden, oder, falls die Zelle umgeladen werden kann, die Konfigurationsdaten an die Zelle übertragen werden,
  • 7. der berechnete Sprung-Tabellen Eintrag ausgelesen wird, und die Kon­ figurationsdaten, welche an der ausgelesenen Adresse gespeichert sind, in die Zellen geladen werden oder, falls die Zelle nicht umprogrammiert werden kann, in den FIFO-Speicherbereich kopiert werden
  • 8. die Ladelogik in einen Zustand zurückspringt, in dem sie auf Ereignisse warten und auf diese reagieren kann.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Konfigurationsspeicher eine oder mehrere Konfigurationen speichert, wel­ che eine oder mehrere komplette Konfigurationen für einen oder mehrere Bausteine enthält.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Konfigurationsspeicher eine oder mehrere Teilkonfigurationen speichert, welche nur einen Teil einer kompletten Konfiguration, eines oder mehrerer Bausteine darstellt.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ladelogik ein Start-Konfigurations-Register enthält, welches auf eine Startkonfiguration zeigt, welche den oder die Bausteine in einen gültigen Zustand versetzt.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ladelogik ein FIFO-Start-Register enthält, welches auf den Beginn des speziellen Speicherbereichs zeigt, in den Konfigurationsdaten kopiert werden.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ladelogik ein FIFO-End-Register enthält, welches auf das Ende des spe­ ziellen Speicherbereichs zeigt, in den Konfigurationsdaten kopiert werden.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ladelogik ein FIFO-Free-Entry-Register enthält, welches auf den ersten freien Eintrag, des speziellen Speicherbereichs zeigt, in den Konfigurations­ daten kopiert werden, zeigt, der dem Beginn dieses Speicherbereichs am nächsten ist.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ladelogik ein Programmzähler Register enthält, welches auf den zu ver­ arbeitenden Eintrag innerhalb des Konfigurationsspeichers zeigt.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ladelogik ein Adress-Register enthält, welches die Adresse (Nummer, Koordianten etc.) der Zelle enthält, welche ein Ereignis ausgelöst hat.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ladelogik ein Data Register enthält, welches die Konfigurationsdaten der Zelle enthält, welche an die Zelle, bei einer Umkonfigurierung, übertragen werden.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ladelogik ein Dispatch-Register enthält, welches die aus der Zell Adresse berechnete Adresse des Eintrags in der Sprung-Tabelle enthält.
DE19654593A 1996-12-20 1996-12-20 Umkonfigurierungs-Verfahren für programmierbare Bausteine zur Laufzeit Withdrawn DE19654593A1 (de)

Priority Applications (11)

Application Number Priority Date Filing Date Title
DE19654593A DE19654593A1 (de) 1996-12-20 1996-12-20 Umkonfigurierungs-Verfahren für programmierbare Bausteine zur Laufzeit
US08/946,998 US6021490A (en) 1996-12-20 1997-10-08 Run-time reconfiguration method for programmable units
EP10004317A EP2214104A1 (de) 1996-12-20 1997-12-22 Umkonfigurierungs-Verfahren für programmierbare Bausteine während der Laufzeit
EP01113330A EP1146432B1 (de) 1996-12-20 1997-12-22 Umkonfigurierungs-Verfahren für programmierbare Bausteine während der Laufzeit
PCT/DE1997/002999 WO1998031102A1 (de) 1996-12-20 1997-12-22 Umkonfigurierungs-verfahren für programmierbare bausteine zur laufzeit
JP53044798A JP3863190B2 (ja) 1996-12-20 1997-12-22 実行期間中のプログラミング可能なコンポーネントのための再構成方法
AT97954333T ATE213574T1 (de) 1996-12-20 1997-12-22 Umkonfigurierungs-verfahren für programmierbare bausteine zur laufzeit
DE59713036T DE59713036D1 (de) 1996-12-20 1997-12-22 Umkonfigurierungs-Verfahren für programmierbare Bausteine während der Laufzeit
EP97954333A EP0947049B1 (de) 1996-12-20 1997-12-22 Umkonfigurierungs-verfahren für programmierbare bausteine zur laufzeit
DE59706462T DE59706462D1 (de) 1996-12-20 1997-12-22 Umkonfigurierungs-verfahren für programmierbare bausteine zur laufzeit
US09/494,567 US7174443B1 (en) 1996-12-20 2000-01-31 Run-time reconfiguration method for programmable units

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19654593A DE19654593A1 (de) 1996-12-20 1996-12-20 Umkonfigurierungs-Verfahren für programmierbare Bausteine zur Laufzeit

Publications (1)

Publication Number Publication Date
DE19654593A1 true DE19654593A1 (de) 1998-07-02

Family

ID=7816344

Family Applications (3)

Application Number Title Priority Date Filing Date
DE19654593A Withdrawn DE19654593A1 (de) 1996-12-20 1996-12-20 Umkonfigurierungs-Verfahren für programmierbare Bausteine zur Laufzeit
DE59713036T Expired - Lifetime DE59713036D1 (de) 1996-12-20 1997-12-22 Umkonfigurierungs-Verfahren für programmierbare Bausteine während der Laufzeit
DE59706462T Expired - Lifetime DE59706462D1 (de) 1996-12-20 1997-12-22 Umkonfigurierungs-verfahren für programmierbare bausteine zur laufzeit

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE59713036T Expired - Lifetime DE59713036D1 (de) 1996-12-20 1997-12-22 Umkonfigurierungs-Verfahren für programmierbare Bausteine während der Laufzeit
DE59706462T Expired - Lifetime DE59706462D1 (de) 1996-12-20 1997-12-22 Umkonfigurierungs-verfahren für programmierbare bausteine zur laufzeit

Country Status (6)

Country Link
US (2) US6021490A (de)
EP (3) EP1146432B1 (de)
JP (1) JP3863190B2 (de)
AT (1) ATE213574T1 (de)
DE (3) DE19654593A1 (de)
WO (1) WO1998031102A1 (de)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002013000A2 (de) * 2000-06-13 2002-02-14 Pact Informationstechnologie Gmbh Pipeline ct-protokolle und -kommunikation
WO2002071196A2 (de) 2001-03-05 2002-09-12 Pact Informationstechnologie Gmbh Verfahren und vorrichtung zu datenbe- und/oder verarbeitung
WO2003025781A2 (de) 2001-09-19 2003-03-27 Pact Xpp Technologies Ag Verfahren zur konfiguration der verbindung zwischen datenverarbeitungszellen
WO2006082091A2 (en) 2005-02-07 2006-08-10 Pact Xpp Technologies Ag Low latency massive parallel data processing device
EP1845623A2 (de) 2000-10-06 2007-10-17 PACT XPP Technologies AG Verfahren und Vorrichtung
US7650448B2 (en) 1996-12-20 2010-01-19 Pact Xpp Technologies Ag I/O and memory bus system for DFPS and units with two- or multi-dimensional programmable cell architectures
US7657877B2 (en) 2001-06-20 2010-02-02 Pact Xpp Technologies Ag Method for processing data
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
US7782087B2 (en) 2002-09-06 2010-08-24 Martin Vorbach Reconfigurable sequencer structure
US7822881B2 (en) 1996-12-27 2010-10-26 Martin Vorbach Process for automatic dynamic reloading of data flow processors (DFPs) and units with two- or three-dimensional programmable cell architectures (FPGAs, DPGAs, and the like)
US7822968B2 (en) 1996-12-09 2010-10-26 Martin Vorbach Circuit having a multidimensional structure of configurable cells that include multi-bit-wide inputs and outputs
US7840842B2 (en) 2001-09-03 2010-11-23 Martin Vorbach Method for debugging reconfigurable architectures
US7844796B2 (en) 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
EP2293193A1 (de) * 1998-02-25 2011-03-09 Richter, Thomas Verfahren und Vorrichtung zur Datenverarbeitung
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US8099618B2 (en) 2001-03-05 2012-01-17 Martin Vorbach Methods and devices for treating and processing data
US8127061B2 (en) 2002-02-18 2012-02-28 Martin Vorbach Bus systems and reconfiguration methods
US8156284B2 (en) 2002-08-07 2012-04-10 Martin Vorbach Data processing method and device
US8209653B2 (en) 2001-09-03 2012-06-26 Martin Vorbach Router
US8230411B1 (en) 1999-06-10 2012-07-24 Martin Vorbach Method for interleaving a program over a plurality of cells
US8250503B2 (en) 2006-01-18 2012-08-21 Martin Vorbach Hardware definition method including determining whether to implement a function as hardware or software
US8281108B2 (en) 2002-01-19 2012-10-02 Martin Vorbach Reconfigurable general purpose processor having time restricted configurations
USRE44365E1 (en) 1997-02-08 2013-07-09 Martin Vorbach Method of self-synchronization of configurable elements of a programmable module
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
US8812820B2 (en) 2003-08-28 2014-08-19 Pact Xpp Technologies Ag Data processing device and method
US8819505B2 (en) 1997-12-22 2014-08-26 Pact Xpp Technologies Ag Data processor having disabled cores
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US9037807B2 (en) 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19654846A1 (de) * 1996-12-27 1998-07-09 Pact Inf Tech Gmbh Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.)
DE19704728A1 (de) * 1997-02-08 1998-08-13 Pact Inf Tech Gmbh Verfahren zur Selbstsynchronisation von konfigurierbaren Elementen eines programmierbaren Bausteines
DE19704742A1 (de) * 1997-02-11 1998-09-24 Pact Inf Tech Gmbh Internes Bussystem für DFPs, sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen, zur Bewältigung großer Datenmengen mit hohem Vernetzungsaufwand
JP2002530780A (ja) 1998-11-20 2002-09-17 アルテラ・コーポレーション 再構成可能なプログラマブルロジックデバイスコンピュータシステム
CA2371080A1 (en) 1999-05-07 2000-11-16 Morphics Technology Inc. Heterogeneous programmable gate array
EP1177630B1 (de) 1999-05-07 2005-07-20 Infineon Technologies AG Vorrichtung und verfahren zur dynamischen definition von teilfeldern innerhalb eines programmierbaren gatterfeldes
US7502920B2 (en) * 2000-10-03 2009-03-10 Intel Corporation Hierarchical storage architecture for reconfigurable logic configurations
US20040015899A1 (en) * 2000-10-06 2004-01-22 Frank May Method for processing data
US6990555B2 (en) * 2001-01-09 2006-01-24 Pact Xpp Technologies Ag Method of hierarchical caching of configuration data having dataflow processors and modules having two- or multidimensional programmable cell structure (FPGAs, DPGAs, etc.)
US20090300262A1 (en) * 2001-03-05 2009-12-03 Martin Vorbach Methods and devices for treating and/or processing data
US20090210653A1 (en) * 2001-03-05 2009-08-20 Pact Xpp Technologies Ag Method and device for treating and processing data
US7624204B2 (en) * 2001-03-22 2009-11-24 Nvidia Corporation Input/output controller node in an adaptable computing environment
US7840777B2 (en) * 2001-05-04 2010-11-23 Ascenium Corporation Method and apparatus for directing a computational array to execute a plurality of successive computational array instructions at runtime
US7594229B2 (en) * 2001-10-09 2009-09-22 Nvidia Corp. Predictive resource allocation in computing systems
US8412915B2 (en) * 2001-11-30 2013-04-02 Altera Corporation Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements
US7644279B2 (en) * 2001-12-05 2010-01-05 Nvidia Corporation Consumer product distribution in the embedded system market
US7577822B2 (en) * 2001-12-14 2009-08-18 Pact Xpp Technologies Ag Parallel task operation in processor and reconfigurable coprocessor configured based on information in link list including termination information for synchronization
AU2003214046A1 (en) * 2002-01-18 2003-09-09 Pact Xpp Technologies Ag Method and device for partitioning large computer programs
WO2004088502A2 (de) * 2003-04-04 2004-10-14 Pact Xpp Technologies Ag Verfahren und vorrichtung für die datenverarbeitung
EP1518186A2 (de) * 2002-03-21 2005-03-30 PACT XPP Technologies AG Verfahren und vorrichtung zur datenverarbeitung
US7093255B1 (en) * 2002-05-31 2006-08-15 Quicksilver Technology, Inc. Method for estimating cost when placing operations within a modulo scheduler when scheduling for processors with a large number of function units or reconfigurable data paths
US20040010612A1 (en) * 2002-06-11 2004-01-15 Pandya Ashish A. High performance IP processor using RDMA
US7620678B1 (en) 2002-06-12 2009-11-17 Nvidia Corporation Method and system for reducing the time-to-market concerns for embedded system design
US7802108B1 (en) 2002-07-18 2010-09-21 Nvidia Corporation Secure storage of program code for an embedded system
US20110238948A1 (en) * 2002-08-07 2011-09-29 Martin Vorbach Method and device for coupling a data processing unit and a data processing array
US7502915B2 (en) * 2002-09-30 2009-03-10 Nvidia Corporation System and method using embedded microprocessor as a node in an adaptable computing machine
US8949576B2 (en) * 2002-11-01 2015-02-03 Nvidia Corporation Arithmetic node including general digital signal processing functions for an adaptive computing machine
US7617100B1 (en) 2003-01-10 2009-11-10 Nvidia Corporation Method and system for providing an excitation-pattern based audio coding scheme
US7685254B2 (en) * 2003-06-10 2010-03-23 Pandya Ashish A Runtime adaptable search processor
US20050108518A1 (en) * 2003-06-10 2005-05-19 Pandya Ashish A. Runtime adaptable security processor
US8296764B2 (en) * 2003-08-14 2012-10-23 Nvidia Corporation Internal synchronization control for adaptive integrated circuitry
WO2005073866A2 (en) * 2004-01-21 2005-08-11 Charles Stark Draper Laboratory, Inc. Systems and methods for reconfigurable computing
US8018463B2 (en) * 2004-05-10 2011-09-13 Nvidia Corporation Processor for video data
US8130825B2 (en) * 2004-05-10 2012-03-06 Nvidia Corporation Processor for video data encoding/decoding
US7970740B1 (en) * 2004-09-23 2011-06-28 Oracle America, Inc. Automated service configuration snapshots and fallback
TWI256013B (en) * 2004-10-12 2006-06-01 Uli Electronics Inc Sound-effect processing circuit
US7827023B2 (en) * 2006-02-01 2010-11-02 Cadence Design Systems, Inc. Method and apparatus for increasing the efficiency of an emulation engine
WO2007124048A2 (en) * 2006-04-19 2007-11-01 Trustees Of Princeton University A hybrid nanotube/cmos dynamically reconfigurable architecture and an integrated design optimization method and system therefor
US7999820B1 (en) 2006-10-23 2011-08-16 Nvidia Corporation Methods and systems for reusing memory addresses in a graphics system
US20080111923A1 (en) * 2006-11-09 2008-05-15 Scheuermann W James Processor for video data
US9141557B2 (en) 2006-12-08 2015-09-22 Ashish A. Pandya Dynamic random access memory (DRAM) that comprises a programmable intelligent search memory (PRISM) and a cryptography processing engine
US7996348B2 (en) 2006-12-08 2011-08-09 Pandya Ashish A 100GBPS security and search architecture using programmable intelligent search memory (PRISM) that comprises one or more bit interval counters
US8169789B1 (en) 2007-04-10 2012-05-01 Nvidia Corporation Graphics processing unit stiffening frame
US7987065B1 (en) 2007-04-17 2011-07-26 Nvidia Corporation Automatic quality testing of multimedia rendering by software drivers
US8572598B1 (en) 2007-04-18 2013-10-29 Nvidia Corporation Method and system for upgrading software in a computing device
US8726283B1 (en) 2007-06-04 2014-05-13 Nvidia Corporation Deadlock avoidance skid buffer
US7944453B1 (en) 2007-06-07 2011-05-17 Nvidia Corporation Extrapolation texture filtering for nonresident mipmaps
US7948500B2 (en) * 2007-06-07 2011-05-24 Nvidia Corporation Extrapolation of nonresident mipmap data using resident mipmap data
JP4737248B2 (ja) * 2008-08-11 2011-07-27 ソニー株式会社 演算装置および並列演算装置
WO2010087098A1 (ja) * 2009-01-30 2010-08-05 日本電気株式会社 並列演算装置、情報処理システム、並列演算方法、および情報処理装置
US8903966B2 (en) 2011-06-01 2014-12-02 International Business Machines Corporation Re-programming programmable hardware devices without system downtime
US8495265B2 (en) 2011-06-01 2013-07-23 International Business Machines Corporation Avoiding non-posted request deadlocks in devices by holding the sending of requests
US8787155B2 (en) 2011-06-01 2014-07-22 International Business Machines Corporation Sideband error signaling
US8880956B2 (en) 2011-06-01 2014-11-04 International Business Machines Corporation Facilitating processing in a communications environment using stop signaling
US8560736B2 (en) 2011-06-01 2013-10-15 International Business Machines Corporation Facilitating processing of out-of-order data transfers
JP5943736B2 (ja) * 2012-06-28 2016-07-05 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及びプログラム
JP2016178229A (ja) 2015-03-20 2016-10-06 株式会社東芝 再構成可能な回路
US11803507B2 (en) 2018-10-29 2023-10-31 Secturion Systems, Inc. Data stream protocol field decoding by a systolic array

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34363A (en) * 1862-02-11 Improvement in machinery for cleaning cotton
US2067477A (en) 1931-03-20 1937-01-12 Allis Chalmers Mfg Co Gearing
GB971191A (en) 1962-05-28 1964-09-30 Wolf Electric Tools Ltd Improvements relating to electrically driven equipment
GB1253309A (en) 1969-11-21 1971-11-10 Marconi Co Ltd Improvements in or relating to data processing arrangements
DE2057312A1 (de) 1970-11-21 1972-05-25 Bhs Bayerische Berg Planetenradgetriebe mit Lastdruckausgleich
US3855577A (en) 1973-06-11 1974-12-17 Texas Instruments Inc Power saving circuit for calculator system
US4498172A (en) 1982-07-26 1985-02-05 General Electric Company System for polynomial division self-testing of digital networks
US4663706A (en) 1982-10-28 1987-05-05 Tandem Computers Incorporated Multiprocessor multisystem communications network
US4739474A (en) * 1983-03-10 1988-04-19 Martin Marietta Corporation Geometric-arithmetic parallel processor
US4566102A (en) 1983-04-18 1986-01-21 International Business Machines Corporation Parallel-shift error reconfiguration
US5123109A (en) * 1983-05-31 1992-06-16 Thinking Machines Corporation Parallel processor including a processor array with plural data transfer arrangements including (1) a global router and (2) a proximate-neighbor transfer system
US4870302A (en) * 1984-03-12 1989-09-26 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
USRE34363E (en) 1984-03-12 1993-08-31 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
US4761755A (en) * 1984-07-11 1988-08-02 Prime Computer, Inc. Data processing system and method having an improved arithmetic unit
US4682284A (en) * 1984-12-06 1987-07-21 American Telephone & Telegraph Co., At&T Bell Lab. Queue administration method and apparatus
DE3681463D1 (de) 1985-01-29 1991-10-24 Secr Defence Brit Verarbeitungszelle fuer fehlertolerante matrixanordnungen.
US5023775A (en) * 1985-02-14 1991-06-11 Intel Corporation Software programmable logic array utilizing "and" and "or" gates
US5247689A (en) * 1985-02-25 1993-09-21 Ewert Alfred P Parallel digital processor including lateral transfer buses with interrupt switches to form bus interconnection segments
US4706216A (en) * 1985-02-27 1987-11-10 Xilinx, Inc. Configurable logic element
US5225719A (en) * 1985-03-29 1993-07-06 Advanced Micro Devices, Inc. Family of multiple segmented programmable logic blocks interconnected by a high speed centralized switch matrix
US5015884A (en) * 1985-03-29 1991-05-14 Advanced Micro Devices, Inc. Multiple array high performance programmable logic device family
US4967340A (en) * 1985-06-12 1990-10-30 E-Systems, Inc. Adaptive processing system having an array of individually configurable processing components
US4720780A (en) 1985-09-17 1988-01-19 The Johns Hopkins University Memory-linked wavefront array processor
DE3687400T2 (de) * 1985-11-04 1993-07-15 Ibm Digitale nachrichtenuebertragungsnetzwerke und aufbau von uebertragungswegen in diesen netzwerken.
US4852048A (en) 1985-12-12 1989-07-25 Itt Corporation Single instruction multiple data (SIMD) cellular array processing apparatus employing a common bus where a first number of bits manifest a first bus portion and a second number of bits manifest a second bus portion
US5021947A (en) * 1986-03-31 1991-06-04 Hughes Aircraft Company Data-flow multiprocessor architecture with three dimensional multistage interconnection network for efficient signal and data processing
GB8612396D0 (en) 1986-05-21 1986-06-25 Hewlett Packard Ltd Chain-configured interface bus system
US4910665A (en) 1986-09-02 1990-03-20 General Electric Company Distributed processing system including reconfigurable elements
US4860201A (en) 1986-09-02 1989-08-22 The Trustees Of Columbia University In The City Of New York Binary tree parallel processor
US5367208A (en) * 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
FR2606184B1 (fr) 1986-10-31 1991-11-29 Thomson Csf Dispositif de calcul reconfigurable
US4811214A (en) * 1986-11-14 1989-03-07 Princeton University Multinode reconfigurable pipeline computer
US5226122A (en) * 1987-08-21 1993-07-06 Compaq Computer Corp. Programmable logic system for filtering commands to a microprocessor
US5113498A (en) 1987-11-10 1992-05-12 Echelon Corporation Input/output section for an intelligent cell which provides sensing, bidirectional communications and control
US5303172A (en) * 1988-02-16 1994-04-12 Array Microsystems Pipelined combination and vector signal processor
JPH06101043B2 (ja) 1988-06-30 1994-12-12 三菱電機株式会社 マイクロコンピュータ
US4901268A (en) * 1988-08-19 1990-02-13 General Electric Company Multiple function data processor
US5204935A (en) * 1988-08-19 1993-04-20 Fuji Xerox Co., Ltd. Programmable fuzzy logic circuits
US5353432A (en) 1988-09-09 1994-10-04 Compaq Computer Corporation Interactive method for configuration of computer system and circuit boards with user specification of system resources and computer resolution of resource conflicts
EP0390907B1 (de) * 1988-10-07 1996-07-03 Martin Marietta Corporation Paralleler datenprozessor
US5014193A (en) * 1988-10-14 1991-05-07 Compaq Computer Corporation Dynamically configurable portable computer system
US5136717A (en) * 1988-11-23 1992-08-04 Flavors Technology Inc. Realtime systolic, multiple-instruction, single-data parallel computer system
US5081375A (en) * 1989-01-19 1992-01-14 National Semiconductor Corp. Method for operating a multiple page programmable logic device
GB8906145D0 (en) * 1989-03-17 1989-05-04 Algotronix Ltd Configurable cellular array
US5203005A (en) * 1989-05-02 1993-04-13 Horst Robert W Cell structure for linear array wafer scale integration architecture with capability to open boundary i/o bus without neighbor acknowledgement
US5109503A (en) * 1989-05-22 1992-04-28 Ge Fanuc Automation North America, Inc. Apparatus with reconfigurable counter includes memory for storing plurality of counter configuration files which respectively define plurality of predetermined counters
JP2584673B2 (ja) 1989-06-09 1997-02-26 株式会社日立製作所 テストデータ変更回路を有する論理回路テスト装置
CA2021192A1 (en) 1989-07-28 1991-01-29 Malcolm A. Mumme Simplified synchronous mesh processor
US5489857A (en) * 1992-08-03 1996-02-06 Advanced Micro Devices, Inc. Flexible synchronous/asynchronous cell structure for a high density programmable logic device
US5233539A (en) * 1989-08-15 1993-08-03 Advanced Micro Devices, Inc. Programmable gate array with improved interconnect structure, input/output structure and configurable logic block
US5212652A (en) * 1989-08-15 1993-05-18 Advanced Micro Devices, Inc. Programmable gate array with improved interconnect structure
US5128559A (en) * 1989-09-29 1992-07-07 Sgs-Thomson Microelectronics, Inc. Logic block for programmable logic devices
JP2968289B2 (ja) * 1989-11-08 1999-10-25 株式会社リコー 中央演算処理装置
GB8925721D0 (en) * 1989-11-14 1990-01-04 Amt Holdings Processor array system
US5522083A (en) * 1989-11-17 1996-05-28 Texas Instruments Incorporated Reconfigurable multi-processor operating in SIMD mode with one processor fetching instructions for use by remaining processors
EP0428770B1 (de) 1989-11-21 1995-02-01 Deutsche ITT Industries GmbH Datengesteuerter Arrayprozessor
US5125801A (en) * 1990-02-02 1992-06-30 Isco, Inc. Pumping system
US5142469A (en) * 1990-03-29 1992-08-25 Ge Fanuc Automation North America, Inc. Method for converting a programmable logic controller hardware configuration and corresponding control program for use on a first programmable logic controller to use on a second programmable logic controller
US5198705A (en) * 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
US5483620A (en) * 1990-05-22 1996-01-09 International Business Machines Corp. Learning machine synapse processor system apparatus
US5193202A (en) 1990-05-29 1993-03-09 Wavetracer, Inc. Processor array with relocated operand physical address generator capable of data transfer to distant physical processor for each virtual processor while simulating dimensionally larger array processor
US5111079A (en) * 1990-06-29 1992-05-05 Sgs-Thomson Microelectronics, Inc. Power reduction circuit for programmable logic device
SE9002558D0 (sv) * 1990-08-02 1990-08-02 Carlstedt Elektronik Ab Processor
US5274593A (en) 1990-09-28 1993-12-28 Intergraph Corporation High speed redundant rows and columns for semiconductor memories
US5144166A (en) 1990-11-02 1992-09-01 Concurrent Logic, Inc. Programmable logic cell and array
US5588152A (en) * 1990-11-13 1996-12-24 International Business Machines Corporation Advanced parallel processor including advanced support hardware
US5590345A (en) * 1990-11-13 1996-12-31 International Business Machines Corporation Advanced parallel array processor(APAP)
US5301284A (en) 1991-01-16 1994-04-05 Walker-Estes Corporation Mixed-resolution, N-dimensional object space method and apparatus
US5301344A (en) * 1991-01-29 1994-04-05 Analogic Corporation Multibus sequential processor to perform in parallel a plurality of reconfigurable logic operations on a plurality of data sets
DE59107764D1 (de) * 1991-02-22 1996-06-05 Siemens Ag Speicherprogrammierbare Steuerung
JPH04290155A (ja) * 1991-03-19 1992-10-14 Fujitsu Ltd 並列データ処理方式
JPH04293151A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 並列データ処理方式
WO1992018935A1 (en) * 1991-04-09 1992-10-29 Fujitsu Limited Data processor and data processing method
JPH06507990A (ja) * 1991-05-24 1994-09-08 ブリティッシュ・テクノロジー・グループ・ユーエスエイ・インコーポレーテッド コンピュータのための最適化コンパイラ
US5347639A (en) 1991-07-15 1994-09-13 International Business Machines Corporation Self-parallelizing computer system and method
US5317209A (en) * 1991-08-29 1994-05-31 National Semiconductor Corporation Dynamic three-state bussing capability in a configurable logic array
US5260610A (en) 1991-09-03 1993-11-09 Altera Corporation Programmable logic element interconnections for programmable logic array integrated circuits
FR2681791B1 (fr) 1991-09-27 1994-05-06 Salomon Sa Dispositif d'amortissement des vibrations pour club de golf.
CA2073516A1 (en) 1991-11-27 1993-05-28 Peter Michael Kogge Dynamic multi-mode parallel processor array architecture computer system
US5208491A (en) * 1992-01-07 1993-05-04 Washington Research Foundation Field programmable gate array
FR2686175B1 (fr) 1992-01-14 1996-12-20 Andre Thepaut Systeme de traitement de donnees multiprocesseur.
WO1993024895A2 (en) * 1992-06-04 1993-12-09 Xilinx, Inc. Timing driven method for laying out a user's circuit onto a programmable integrated circuit device
US5475803A (en) * 1992-07-10 1995-12-12 Lsi Logic Corporation Method for 2-D affine transformation of images
US5802290A (en) * 1992-07-29 1998-09-01 Virtual Computer Corporation Computer network of distributed virtual computers which are EAC reconfigurable in response to instruction to be executed
US5425036A (en) 1992-09-18 1995-06-13 Quickturn Design Systems, Inc. Method and apparatus for debugging reconfigurable emulation systems
JPH06180653A (ja) 1992-10-02 1994-06-28 Hudson Soft Co Ltd 割り込み処理方法および装置
US5329179A (en) * 1992-10-05 1994-07-12 Lattice Semiconductor Corporation Arrangement for parallel programming of in-system programmable IC logical devices
US5497498A (en) * 1992-11-05 1996-03-05 Giga Operations Corporation Video processing module using a second programmable logic device which reconfigures a first programmable logic device for data transformation
US5361373A (en) * 1992-12-11 1994-11-01 Gilson Kent L Integrated circuit computing device comprising a dynamically configurable gate array having a microprocessor and reconfigurable instruction execution means and method therefor
US5428526A (en) 1993-02-03 1995-06-27 Flood; Mark A. Programmable controller with time periodic communication
GB9303084D0 (en) * 1993-02-16 1993-03-31 Inmos Ltd Programmable logic circuit
JPH06276086A (ja) * 1993-03-18 1994-09-30 Fuji Xerox Co Ltd フィールドプログラマブルゲートアレイ
US5548773A (en) * 1993-03-30 1996-08-20 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Digital parallel processor array for optimum path planning
US5473266A (en) * 1993-04-19 1995-12-05 Altera Corporation Programmable logic device having fast programmable logic array blocks and a central global interconnect array
US5349193A (en) 1993-05-20 1994-09-20 Princeton Gamma Tech, Inc. Highly sensitive nuclear spectrometer apparatus and method
US5444394A (en) * 1993-07-08 1995-08-22 Altera Corporation PLD with selective inputs from local and global conductors
JPH0736858A (ja) * 1993-07-21 1995-02-07 Hitachi Ltd 信号処理プロセッサ
US5457644A (en) * 1993-08-20 1995-10-10 Actel Corporation Field programmable digital signal processing array integrated circuit
US5455525A (en) * 1993-12-06 1995-10-03 Intelligent Logic Systems, Inc. Hierarchically-structured programmable logic array and system for interconnecting logic elements in the logic array
US5535406A (en) * 1993-12-29 1996-07-09 Kolchinsky; Alexander Virtual processor module including a reconfigurable programmable matrix
US5561738A (en) * 1994-03-25 1996-10-01 Motorola, Inc. Data processor for executing a fuzzy logic operation and method therefor
US5430687A (en) * 1994-04-01 1995-07-04 Xilinx, Inc. Programmable logic device including a parallel input device for loading memory cells
US5426378A (en) * 1994-04-20 1995-06-20 Xilinx, Inc. Programmable logic device which stores more than one configuration and means for switching configurations
US5532693A (en) * 1994-06-13 1996-07-02 Advanced Hardware Architectures Adaptive data compression system with systolic string matching logic
US5513366A (en) * 1994-09-28 1996-04-30 International Business Machines Corporation Method and system for dynamically reconfiguring a register file in a vector processor
US5530946A (en) 1994-10-28 1996-06-25 Dell Usa, L.P. Processor failure detection and recovery circuit in a dual processor computer system and method of operation thereof
US5484103A (en) * 1994-11-04 1996-01-16 Robertshaw Controls Company Control device and method of making the same
US5532957A (en) * 1995-01-31 1996-07-02 Texas Instruments Incorporated Field reconfigurable logic/memory array
US5493239A (en) * 1995-01-31 1996-02-20 Motorola, Inc. Circuit and method of configuring a field programmable gate array
US5742180A (en) * 1995-02-10 1998-04-21 Massachusetts Institute Of Technology Dynamically programmable gate array with multiple contexts
US5659785A (en) * 1995-02-10 1997-08-19 International Business Machines Corporation Array processor communication architecture with broadcast processor instructions
US5537057A (en) * 1995-02-14 1996-07-16 Altera Corporation Programmable logic array device with grouped logic regions and three types of conductors
US5570040A (en) * 1995-03-22 1996-10-29 Altera Corporation Programmable logic array integrated circuit incorporating a first-in first-out memory
US5541530A (en) * 1995-05-17 1996-07-30 Altera Corporation Programmable logic array integrated circuits with blocks of logic regions grouped into super-blocks
US5646544A (en) * 1995-06-05 1997-07-08 International Business Machines Corporation System and method for dynamically reconfiguring a programmable gate array
US5889982A (en) * 1995-07-01 1999-03-30 Intel Corporation Method and apparatus for generating event handler vectors based on both operating mode and event type
US5559450A (en) * 1995-07-27 1996-09-24 Lucent Technologies Inc. Field programmable gate array with multi-port RAM
US5583450A (en) * 1995-08-18 1996-12-10 Xilinx, Inc. Sequencer for a time multiplexed programmable logic device
US5828858A (en) * 1996-09-16 1998-10-27 Virginia Tech Intellectual Properties, Inc. Worm-hole run-time reconfigurable processor field programmable gate array (FPGA)
US5970254A (en) * 1997-06-27 1999-10-19 Cooke; Laurence H. Integrated processor and programmable data path chip for reconfigurable computing

Cited By (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8156312B2 (en) 1996-12-09 2012-04-10 Martin Vorbach Processor chip for reconfigurable data processing, for processing numeric and logic operations and including function and interconnection control units
US7822968B2 (en) 1996-12-09 2010-10-26 Martin Vorbach Circuit having a multidimensional structure of configurable cells that include multi-bit-wide inputs and outputs
US8195856B2 (en) 1996-12-20 2012-06-05 Martin Vorbach I/O and memory bus system for DFPS and units with two- or multi-dimensional programmable cell architectures
US7650448B2 (en) 1996-12-20 2010-01-19 Pact Xpp Technologies Ag I/O and memory bus system for DFPS and units with two- or multi-dimensional programmable cell architectures
US7899962B2 (en) 1996-12-20 2011-03-01 Martin Vorbach I/O and memory bus system for DFPs and units with two- or multi-dimensional programmable cell architectures
US7822881B2 (en) 1996-12-27 2010-10-26 Martin Vorbach Process for automatic dynamic reloading of data flow processors (DFPs) and units with two- or three-dimensional programmable cell architectures (FPGAs, DPGAs, and the like)
USRE45223E1 (en) 1997-02-08 2014-10-28 Pact Xpp Technologies Ag Method of self-synchronization of configurable elements of a programmable module
USRE45109E1 (en) 1997-02-08 2014-09-02 Pact Xpp Technologies Ag Method of self-synchronization of configurable elements of a programmable module
USRE44365E1 (en) 1997-02-08 2013-07-09 Martin Vorbach Method of self-synchronization of configurable elements of a programmable module
US8819505B2 (en) 1997-12-22 2014-08-26 Pact Xpp Technologies Ag Data processor having disabled cores
EP2293193A1 (de) * 1998-02-25 2011-03-09 Richter, Thomas Verfahren und Vorrichtung zur Datenverarbeitung
US8468329B2 (en) 1999-02-25 2013-06-18 Martin Vorbach Pipeline configuration protocol and configuration unit communication
US8312200B2 (en) 1999-06-10 2012-11-13 Martin Vorbach Processor chip including a plurality of cache elements connected to a plurality of processor cores
US8726250B2 (en) 1999-06-10 2014-05-13 Pact Xpp Technologies Ag Configurable logic integrated circuit having a multidimensional structure of configurable elements
US8230411B1 (en) 1999-06-10 2012-07-24 Martin Vorbach Method for interleaving a program over a plurality of cells
US8301872B2 (en) 2000-06-13 2012-10-30 Martin Vorbach Pipeline configuration protocol and configuration unit communication
WO2002013000A2 (de) * 2000-06-13 2002-02-14 Pact Informationstechnologie Gmbh Pipeline ct-protokolle und -kommunikation
WO2002013000A3 (de) * 2000-06-13 2003-06-26 Pact Inf Tech Gmbh Pipeline ct-protokolle und -kommunikation
US8471593B2 (en) 2000-10-06 2013-06-25 Martin Vorbach Logic cell array and bus system
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
EP1845623A2 (de) 2000-10-06 2007-10-17 PACT XPP Technologies AG Verfahren und Vorrichtung
US9047440B2 (en) 2000-10-06 2015-06-02 Pact Xpp Technologies Ag Logical cell array and bus system
US9037807B2 (en) 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US8312301B2 (en) 2001-03-05 2012-11-13 Martin Vorbach Methods and devices for treating and processing data
WO2002071196A2 (de) 2001-03-05 2002-09-12 Pact Informationstechnologie Gmbh Verfahren und vorrichtung zu datenbe- und/oder verarbeitung
US8099618B2 (en) 2001-03-05 2012-01-17 Martin Vorbach Methods and devices for treating and processing data
US8145881B2 (en) 2001-03-05 2012-03-27 Martin Vorbach Data processing device and method
US7844796B2 (en) 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US9075605B2 (en) 2001-03-05 2015-07-07 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US7657877B2 (en) 2001-06-20 2010-02-02 Pact Xpp Technologies Ag Method for processing data
US8869121B2 (en) 2001-08-16 2014-10-21 Pact Xpp Technologies Ag Method for the translation of programs for reconfigurable architectures
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
US7840842B2 (en) 2001-09-03 2010-11-23 Martin Vorbach Method for debugging reconfigurable architectures
US8069373B2 (en) 2001-09-03 2011-11-29 Martin Vorbach Method for debugging reconfigurable architectures
US8407525B2 (en) 2001-09-03 2013-03-26 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
US8429385B2 (en) 2001-09-03 2013-04-23 Martin Vorbach Device including a field having function cells and information providing cells controlled by the function cells
US8209653B2 (en) 2001-09-03 2012-06-26 Martin Vorbach Router
WO2003025781A2 (de) 2001-09-19 2003-03-27 Pact Xpp Technologies Ag Verfahren zur konfiguration der verbindung zwischen datenverarbeitungszellen
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
US8281108B2 (en) 2002-01-19 2012-10-02 Martin Vorbach Reconfigurable general purpose processor having time restricted configurations
US8127061B2 (en) 2002-02-18 2012-02-28 Martin Vorbach Bus systems and reconfiguration methods
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
US8281265B2 (en) 2002-08-07 2012-10-02 Martin Vorbach Method and device for processing data
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US8156284B2 (en) 2002-08-07 2012-04-10 Martin Vorbach Data processing method and device
US7928763B2 (en) 2002-09-06 2011-04-19 Martin Vorbach Multi-core processing system
US8803552B2 (en) 2002-09-06 2014-08-12 Pact Xpp Technologies Ag Reconfigurable sequencer structure
US7782087B2 (en) 2002-09-06 2010-08-24 Martin Vorbach Reconfigurable sequencer structure
US8310274B2 (en) 2002-09-06 2012-11-13 Martin Vorbach Reconfigurable sequencer structure
US8812820B2 (en) 2003-08-28 2014-08-19 Pact Xpp Technologies Ag Data processing device and method
WO2006082091A2 (en) 2005-02-07 2006-08-10 Pact Xpp Technologies Ag Low latency massive parallel data processing device
US8250503B2 (en) 2006-01-18 2012-08-21 Martin Vorbach Hardware definition method including determining whether to implement a function as hardware or software

Also Published As

Publication number Publication date
EP1146432A3 (de) 2005-03-30
EP1146432A2 (de) 2001-10-17
ATE213574T1 (de) 2002-03-15
WO1998031102A1 (de) 1998-07-16
DE59713036D1 (de) 2010-07-22
EP0947049A1 (de) 1999-10-06
JP3863190B2 (ja) 2006-12-27
EP2214104A1 (de) 2010-08-04
DE59706462D1 (de) 2002-03-28
US7174443B1 (en) 2007-02-06
EP1146432B1 (de) 2010-06-09
JP2001510651A (ja) 2001-07-31
EP0947049B1 (de) 2002-02-20
US6021490A (en) 2000-02-01

Similar Documents

Publication Publication Date Title
EP0947049B1 (de) Umkonfigurierungs-verfahren für programmierbare bausteine zur laufzeit
EP0948842B1 (de) VERFAHREN ZUM SELBSTÄNDIGEN DYNAMISCHEN UMLADEN VON DATENFLUSSPROZESSOREN (DFPs) SOWIE BAUSTEINEN MIT ZWEI- ODER MEHRDIMENSIONALEN PROGRAMMIERBAREN ZELLSTRUKTUREN (FPGAs, DPGAs, o.dgl.)
DE19815865B4 (de) Kompiliersystem und Verfahren zum rekonfigurierbaren Rechnen
DE3638572C2 (de)
EP1329816A2 (de) Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.)
DE3732808A1 (de) Verfahren und vorrichtung zum erzeugen und bearbeiten von unterbrechungspunkten in einem monitorprogramm
DE2839726A1 (de) Datenverarbeitungsanlage mit verteilter steuerarchitektur in einem multiprozessor-system
DE4011278A1 (de) Programmierbare steuereinheit
DE1499288B2 (de) Datenverarbeitungsanlage
DE1285219B (de) Steuerwerk zur Ausfuehrung von Unterprogrammen
DE19957594B4 (de) Verfahren zum Synchronisieren von threads eines Computerprogramms
EP3080668B1 (de) Verfahren zur beeinflussung eines steuerprogramms eines steuergeräts
EP3015992B1 (de) Verfahren zur verwaltung priorisierter eingangsdaten
DE4104568A1 (de) Verfahren und vorrichtung zur programmverarbeitung
DE10026145A1 (de) Programmierbare Steuereinheit
DE2245284A1 (de) Datenverarbeitungsanlage
DE102017130552B3 (de) Verfahren zur Datenverarbeitung und speicherprogrammierbare Steuerung
DE19500626A1 (de) Programmierbare Steuerung und Verfahren zum Ändern ihrer Programmaufnahmefähigkeit
DE10140780A1 (de) Programmodul-Managementsystem und Verfahren davon und Speichermedium von Managementprogrammen des Systems
EP3995960A1 (de) Computer programm zum austausch von daten zwischen programmmodulen
EP3482467B1 (de) Steckverbinderbauteil, steckverbinder, steckverbindersystem und verfahren zum zusammensetzen und betreiben eines steckverbinders
DE60307172T2 (de) Ein Verfahren und Netzwerkvorrichtung bestehend aus einem flexiblem EEPROM um Konfigurationseinstellungen einzustellen
EP0642090B1 (de) Elektronische Baugruppe mit wenigstens einer dezentralen Prozessoreinrichtung eines mehrprozessorgesteuerten Systems
DE1774466B2 (de) Datenverarbeitungsanlage
EP0326803B1 (de) Anordnung zur Erweiterung eines Befehlsspeicherbereichs

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: PACT XPP TECHNOLOGIES AG, 80939 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee