DE19526194C2 - Verfahren zur Feststellung eines Fehlers eines ICs unter Verwendung eines Strahls geladener Teilchen - Google Patents

Verfahren zur Feststellung eines Fehlers eines ICs unter Verwendung eines Strahls geladener Teilchen

Info

Publication number
DE19526194C2
DE19526194C2 DE19526194A DE19526194A DE19526194C2 DE 19526194 C2 DE19526194 C2 DE 19526194C2 DE 19526194 A DE19526194 A DE 19526194A DE 19526194 A DE19526194 A DE 19526194A DE 19526194 C2 DE19526194 C2 DE 19526194C2
Authority
DE
Germany
Prior art keywords
test pattern
image data
address
contrast image
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19526194A
Other languages
English (en)
Other versions
DE19526194A1 (de
Inventor
Soichi Shida
Hiroshi Kawamoto
Hironobu Niijima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE19526194A1 publication Critical patent/DE19526194A1/de
Application granted granted Critical
Publication of DE19526194C2 publication Critical patent/DE19526194C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/305Contactless testing using electron beams
    • G01R31/307Contactless testing using electron beams of integrated circuits

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Feststellung eines Fehlers eines ICs (integrierten Schaltkreises) durch Bestrahlung des noch nicht mit einem Gehäuse versehenen ICs mit einem Strahl geladener Teilchen, Messen des Betrags einer durch die Bestrahlung hervorgerufenen Sekundärelektronenemission und Erhalt von Daten, die dem Potentialzustand eines bestrahlten Punkts entsprechen.
Man benutzt IC-Testgeräte zur Prüfung, ob ein IC fehlerfrei erarbeitet. Unter Verwendung eines IC- Testgeräts kann für jeden Anschlußstift des ICs geprüft werden, ob der IC fehlerfrei arbeitet. Daher kann bei einem IC, bei dem ein Fehler festgestellt wurde, ermittelt werden, welcher Anschlußstift sich fehlerhaft verhält. Ein Fehler innerhalb des Gehäuses, das heißt welcher Verdrahtungsabschnitt des Halbleiterchips des ICs fehlerhaft ist, kann nicht identifiziert werden.
Wenn ein fehlerhafter Verdrahtungsabschnitt bei einer versuchsweisen Herstellung vor der Massenproduktion lokalisiert werden kann, oder schon in der Massenproduktion die Fehlerrate ungewöhnlich hoch ist, kann der Grund des Fehlers identifiziert werden und Korrektur­ maßnahmen ergriffen werden, etwa eine Verbesserung des IC-Herstellungsprozesses.
Zur Identifizierung eines Fehlerabschnitts in einem IC kann ein Fehleranalysegerät verwendet werden, das einen Strahl geladener Teilchen einsetzt. In diesem Fehleranalysegerät wird der Chip eines zu prüfenden ICs mit einem Strahl geladener Teilchen, etwa einem Elektronenstrahl, bestrahlt und der Betrag der Sekundärelektronenemission von einem auf dem IC-Chip gebildeten Verdrahtungsmusterabschnitt wird gemessen, wodurch man das Potential des Verdrahtungs­ musters erfährt. Auch kann in dem Fehleranalysegerät die Oberfläche des IC-Chips mittels eines Strahls geladener Teilchen abgetastet werden, und der Potentialzustand und die Potential­ verteilung der abgetasteten Fläche als Potentialkontrastbild aufgenommen und derart angezeigt werden, daß ein Abschnitt niedrigen Potentials des Verdrahtungsmuster weiß dargestellt wird (der Betrag der Sekundärelektronenemission ist groß) und ein Abschnitt hohen Potentials schwarz dargestellt wird (der Betrag der Sekundärelektronenemission ist gering). Aufgrund des Potentialzustands eines Verdrahtungsmusters kann auf diese Weise ein Fehlerabschnitt identifiziert werden. Solch ein Verfahren zur Feststellung eines Fehlers eines ICs unter Verwendung eines Strahls geladener Teilchen ist in der Druckschrift EP- A-0 652 444 beschrieben. Das Prinzip der Prüfung eines ICs mit Hilfe der sogenannten Elektronenstrahlmessung ist in der DE 33 31 931 A1 beschrieben. Die DE 44 03 768 A1 beschreibt eine auf diesem Prinzip beruhende Vorrichtung.
Bei der Identifizierung eines IC-Fehlers wird zuerst ein Potentialkontrastbild für einen fehlerfreien IC aufgenommen. Dieses Potentialkontrastbild wird dann mit einem Potentialkontrastbild verglichen, das für einen fehlerhaften IC aufgenommen wurde, um so einen Abschnitt fehlender Übereinstimmung zwischen den beiden Potentialkontrastbildern zu lokalisieren. Der Vergleich erfolgt mit dem menschlichen Auge. Dieser Prozeß erfordert dann nicht viel Zeit, wenn die Anzahl zu vergleichender Potentialkontrastbilder klein ist. Neuere hochintegrierte ICs enthalten jedoch viele logische Schaltungen. Da sich diese logischen Schaltungen gegenseitig beeinflussen und bei dem herkömmlichen Verfahren zur Erzielung von Ausgangssignalen Testmuster der Reihe nach an den IC angelegt werden, muß ermittelt werden, welcher Verdrahtungsabschnitt des ICs bei welchem Testmuster bzw. welcher Testmuster-Adresse einer Reihe von Testmustern fehlerhaft ist. Die Oberfläche eines ICs ist ungefähr zehn Mal oder mehr so groß wie die maximale Fläche, die in einem üblichen, einen Strahl geladener Teilchen einsetzenden Testgerät durch Ablenkung abgetastet werden kann. Die gesamte Oberfläche des ICs muß daher in viele Segmente unterteilt werden, und Potentialkontrastbild-daten müssen für alle Segments aufgenommen werden. Daher ist es nahezu unmöglich, eine fehlerhafte Verdrahtung und das zugehörige Testmuster durch Vergleich der Potentialkontrastbilder mit dem menschlichen Auge auf Testmusterbasis für die gesamte Oberfläche des ICs zu identifizieren.
Grundlagen zu der auf der Messung einer Sekundärelektronen-Emission mittels der Elektronenstrahl-Meßtechnik beruhenden Fehlerermittlung in ICs sind dem Aufsatz "Electron Beam Probing of Intergrated Circuits" in Solid State Technology, Dezember 1985, S. 63-70 zu entnehmen.
Aus der Druckschrift EP 0 528 430 A1 ist ein Verfahren zur Feststellung eines Fehlers in einem IC unter Verwendung eines Strahls geladener Teilchen bekannt, umfassend einen ersten Schritt, bei dem an einen zu prüfenden IC einzeln nacheinander Testmuster angelegt werden, ein Testmuster, nachdem es an den IC angelegt wurde, erneuert wird, wenn das nachfolgende Testmuster an den IC angelegt wird, die Erneuerung des angelegten Testmusters an einer voreingestellten Testmusteradresse gestoppt wird, und eine ausgewählte Fläche des zu prüfenden ICs (11) mit einem Strahl geladener Partikel bestrahlt wird, während das Testmuster, dessen Erneuerung gestoppt wurde, an ihn angelegt wird, um eine Sekundärelektronenemission zu messen und dadurch einen Potentialkontrastbilddatensatz zu gewinnen, einen zweiten Schritt, bei dem an einen zweiten IC einzeln nacheinander Testmuster angelegt werden, ein Testmuster, nachdem es an den zweiten IC angelegt wurde, erneuert wird, wenn das nachfolgende Testmuster an den zweiten IC angelegt wird, die Erneuerung des angelegten Testmusters an der voreingestellten Testmusteradresse gestoppt wird, und eine ausgewählte Fläche des zweiten ICs mit einem Strahl geladener Partikel bestrahlt wird, während das Testmuster, dessen Erneuerung gestoppt wurde, an ihn angelegt wird, um eine Sekundärelektronenemission zu messen und dadurch einen Potentialkontrastbilddatensatz zu gewinnen, einen dritten Schritt der Gewinnung von Potentialdaten eines ausgewählten Abschnitts in der ausgewählten Fläche des zu prüfenden ICs von den jeweiligen Potentialkontrastbilddatensätzen des zu prüfenden ICs an jeder der Testmusteradressen, an denen das Testmuster gestoppt wurde, einen vierten Schritt der Gewinnung von Potentialdaten eines ausgewählten Abschnitts in der ausgewählten Fläche des zweiten ICs von den jeweiligen Potentialkontrastbilddatensätzen des zweiten ICs an jeder der Testmusteradressen, an denen das Testmuster gestoppt wurde, und einen fünften Schritt, bei dem die im dritten Schritt gewonnenen Potentialdaten mit den im vierten Schritt gewonnenen Potentialdaten verglichen werden.
Die Druckschrift EP 0 528 430 A1 unterscheidet zwischen einem statischen und einem dynamischen Ausfalldarstellungsverfahren. Bei beiden Verfahren wird der jeweils zu messende IC während des Anliegens eines bestimmten Testmusters, durch das er in einen bestimmten Betriebszustand versetzt wird, mit einem Elektronenstrahl abgetastet. Die dabei auftretende Sekundärelektronen-Emission wird gemessen. Die Meßdaten repräsentieren ein sogenanntes Potentialkontrastbild, das sowohl die Topografie als auch die Potentialverteilung in dem IC widerspiegelt. Durch einen maschinell durchführbaren Vergleich der von einem, bekanntermaßen fehlerfreien IC erhaltenen Meßdaten mit denen eines zu prüfenden IC kann ein Fehlerort in letzterem lokalisiert werden. Beim dynamischen Verfahren wird wiederholt eine bestimmte Folge von Testmustern jeweils für die gleiche Dauer angelegt. Eine kurze Beschreibung des dynamischen Ausfalldarstellungsverfahrens findet sich auch in der Druckschrift Elektronik 20/30.9.88, S. 54-58. Beim statischen Verfahren wird ebenfalls eine bestimmte Folge von Testmustern, allerdings nur einmal, angelegt. Während das letzte Testmuster der Folge - länger als die vorangehenden - anliegt, erfolgt die Messung. Zur Vermeidung von diesen beiden Verfahren jeweils inhärenten Problemen beschreibt die EP 0 528 430 A1 ein als "temporär statisch" bezeichnetes drittes Verfahren. Bei diesem werden einzelne Testmuster einer festgelegten Folge, ähnlich dem dynamischen Verfahren, jeweils für eine relative kurze Zeitdauer angelegt, aber bei jedem der angelegten Testmuster eine Abtastung und Messung ausgeführt. Wenn bei einem der Testmuster ein Fehler erkannt wird, wird dieses Testmuster, ähnlich dem statischen Verfahren, für eine längere Zeitspanne angelegt, und die Abtastung und Messung zur Erzielung eines besseren Rauschabstands während der längeren Zeitspanne ausgeführt. Anders als beim statischen Verfahren wiederholt sich dann derselbe Vorgang.
Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zu schaffen, das es ermöglicht, die Testmuster-Adresse, bei der ein Übereinstimmungsfehler auftritt, und den Verdrahtungsab­ schnitt, bei dem dieser Übereinstimmungsfehler auftritt, nahezu automatisch zu ermitteln.
Diese Aufgabe wird mit einem Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnung näher erläutert.
Es zeigen:
Fig. 1 ein Blockdiagramm, das eine Ausführungsform einer Vorrichtung gemäß der vorlie­ genden Erfindung zeigt,
Fig. 2 ein Blockdiagramm, das die Funktionen eines Hauptteiles von Fig. 1 zeigt,
Fig. 3 ein Diagramm, das das Zurückschalten des Stopptestmusters zeigt,
Fig. 4 ein Flußdiagramm, das eine Prozeßfolge einer Ausführungsform eines Verfahrens gemäß der vorliegenden Erfindung zeigt,
Fig. 5 ein Diagramm, das einen Hauptteil einer Ausführungsform zur Verwendung von CAD- Daten zur Anzeige von Verdrahtungsmustern und zur Gewinnung eines Potentialda­ tenwerts als Farbdaten zeigt,
Fig. 6 ein Diagramm, das ein Beispiel zeigt, wo jeweilige spezifizierte Verdrahtungsab­ schnitte eines zu prüfenden ICs und eines fehlerfreien ICs in jeweils verschiedenen Farben angezeigt werden,
Fig. 7 ein Blockdiagramm, das ein Beispiel einer Ausführungsform der vorliegenden Erfin­ dung zeigt, wo Potantialdatenwerte als Wellenform angezeigt werden,
Fig. 8 ein Blockdiagramm, das einen Hauptteil einer Ausführungsform zeigt, wo Potentialda­ tenwerte zu numerischen Werten umgesetzt und die numerischen Werte akkumuliert werden,
Fig. 9 ein Diagramm, das ein spezielles Beispiel einer Umsetzungstabelle 313 zeigt,
Fig. 10 ein Diagramm, das einen Identifikationsprozeß in der Identifikationseinrichtung 316 in Fig. 8 zur Identifizierung einer einen Übereinstimmungsfehler erzeugenden Adresse veranschaulicht,
Fig. 11 ein Flußdiagramm, das eine andere Ausführungsform eines Verfahrens gemäß der vorliegenden Erfindung zeigt,
Fig. 12 ein Flußdiagramm, das ein Beispiel einer Prozeßfolge zum Erhalt eines Differenzbildda­ tensatzes (Summendatensatzes) als ein Potentialkontrastbild-Datensatz zur Schaffung eines Potentialdatenwerts zeigt, und
Fig. 13 ein Diagramm, das ein Beispiel zur Anzeige eines mit der Prozeßfolge von Fig. 12 gewonnenen Summendatensatz als Bild zeigt.
Fig. 1 zeigt eine Ausführungsform einer Vorrichtung der vorliegenden Erfindung. Eine Vorrich­ tung 100 zur Feststellung eines Fehlers eines ICs gemäß der vorliegenden Erfindung umfaßt einen Testmustergenerator 200 und eine nachfolgend als Meßsonde bezeichnete Testeinrichtung 300, die unter Verwendung eines Strahls geladener Teilchen mißt. Obwohl im allgemeinen ein Elektronenstrahl als der Strahl geladener Teilchen verwendet wird, kann ein Strahl anderer geladener Teilchen, etwa ein Ionenstrahl verwendet werden.
Der Testmustergenerator 200 liefert Testmuster in Form von Testmustersignalen an einen zu prüfenden IC 11 (nachfolgend auch als DUT bezeichnet), der in der Meßsonde 300 angeordnet wird. Zum Testmustergenerator 200 gehören ein Startschalter 201 für den Beginn der Testmu­ stererzeugung, ein Stoppschalter 202 für das jederzeitige Stoppen der Testmustererzeugung, eine Adressen-Einstelleinrichtung 203, eine Musterhalteeinrichtung 204 zum Anhalten der Testmustererneuerung, wenn festgestellt wird, daß die Adresse des gerade ausgegebenen Testmusters mit der in der Adressen-Einstelleinrichtung 203 eingestellten Adresse, der Stopp­ testmuster-Adresse, übereinstimmt, eine Spannungs-Umschalteinrichtung 205 zum Umschalten der an den DUT 11 angelegten Betriebsspannung zwischen normal 5 V und anomal 4 V jedesmal, wenn die Testmustererneuerung gestoppt und neu begonnen wird, sowie eine Musteranzahl- Steuereinrichtung 206 zur Steuerung der Anzahl erzeugter Testmuster. Bei diesem Aufbau können eine Startsteuerung und eine Stoppsteuerung der Testmustersignalerzeugung und eine Steuerung zum Anhalten der Testmustererneuerung bei einem bestimmten Testmuster, dem Stopp-Testmuster, bzw. einer bestimmten Testmuster-Adresse ausgeführt werden. Wenn die Testmustererneuerung von der Musterhalteeinrichtung 204 gestoppt wird, sendet eine Stopp­ signal-Generatoreinrichtung 207 ein Stoppsignal an die Meßsonde 300.
Die Meßsonde 300 umfaßt eine Säule 301 zur Bestrahlung des DUT 11 mit einem Elektronen­ strahl 12, eine unter der Säule 301 vorgesehene, mit ihr verbundene Kammer 302, innerhalb derer der DUT 11 in einem Vakuum angeordnet wird, einen Tisch 303 zur Bewegung des DUT 11 in X- und Y-Richtung sowie einen Sensor 304 zur Messung des Betrags der Sekundärelek­ tronenemission. Jedesmal, wenn das von dem Testmustergenerator 200 erzeugte Testmuster an der Stopptestmuster-Adresse stehenbleibt, wird das elektrische Detektorsignal von dem Sensor 304, welches der Potentialverteilung auf dem DUT 11 entspricht, von einer Bilddaten- Aufnahmevorrichtung 305 aufgenommen, während das Stopp-Testmuster an dem DUT 11 anliegt. Der von der Bilddaten-Aufnahmevorrichtung 305 aufgenommene Potentialkontrastbild- Datensatz wird an einem Monitor 306 als Bild angezeigt. Die Strahlung und die Strahlungs­ menge (Stromwert) des Elektronenstrahls 12, die Beschleunigungsspannung, die Abtastge­ schwindigkeit und die Abtastfläche, etc. werden von einer Säulensteuereinrichtung 307 gesteuert. Die dem Potential der zu prüfenden Verdrahtung entsprechenden Daten, die von der Bilddaten-Aufnahmevorrichtung 305 aufgenommen wurden, werden für jedes Testmuster sowohl für einen fehlerfreien als auch einen fehlerhaften IC in einem Massenspeicher 308 gespeichert. Ein Teil der in dem Massenspeicher 308 gespeicherten Daten wird stückweise zu einem Fehleranalysespeicher 309 übertragen, und eine Komparatoreinrichtung 310 vergleicht Fehlerdaten mit fehlerfreien Daten im Speicher 309. Die Datenübertragung von der Bildddaten- Aufnahmevorrichtung zum Monitor 306, die Datenübertragung von der Bilddaten-Aufnahmevor­ richtung 305 zum Massenspeicher 308, die Datenübertragung von dem Massenspeicher 308 zum Fehleranalysespeicher 309 und der Vergleich der Daten durch die Komparatoreinrichtung 310 werden in einer sogenannten CPU 311 ausgeführt. Nebenbei bemerkt, können der Monitor 306, der Massenspeicher 308, der Fehleranalysespeicher 309, die Komparatoreinrichtung 310 und die CPU 311 Teil eines sogenannten Entwicklungs-Arbeitsplatzes (Engineering-Workstation) sein.
Fig. 2 zeigt funktional die Bilddaten-Aufnahmevorrichtung 305 und den Fehleranalysespeicher 309. Die Bilddaten-Aufnahmevorrichtung 305 enthält einen Bildspeicher 305A zur Speicherung eines Bilddatensatzes von dem Sensor 304. Der Bildspeicher 305A weist eine Anzahl von Adressen auf, die der Anzahl von Pixeln entspricht, die zur Anzeige eines kompletten Bildes eines Potentialkontrastbild-Anzeigeteils 306A des Monitors 306 ausreichen. In jeder der Adres­ sen wird für jeden Pixel eines Potentialkontrastbildes ein Grautonsignal gespeichert. Anders ausgedrückt, ein analoges Spannungssignal entsprechend der von dem Sensor 304 gemessenen Anzahl von Elektronen wird beispielsweise in ein digitales Grautonsignal von 8 Bit, also mit 256 Werten, umgesetzt, und dieses digitale Signal wird in der jeweiligen Adresse des Bildspeichers 305A entsprechend dem zur Aufnahme des Bilddatensatzes mit dem Strahl geladener Teilchen bestrahlten Punkt gespeichert. Die Aufnahme des Bilddatensatzes erfolgt jedesmal, wenn die Testmustererneuerung an der vorbestimmten Stopptestmuster-Adresse angehalten wird, und die Stopptestmuster-Adresse wird sequentiell zurückgeschaltet, so daß man letztlich für jedes der angelegten Testmuster einen Potentialkontrastbild-Datensatz des DUT 11 erhält.
Beispielsweise werden Testmuster nacheinander zunächst von einem IC-Testgerät an den DUT 11 angelegt. Dann wird die Ausgabe des DUTs für jedes Testmuster mit dem entsprechenden Erwartungswert verglichen. Dadurch wird eine Testmuster-Adresse identifiziert, bei der als erster fehlende Übereinstimmung festgestellt wird. Alternativ werden die Testmuster von einem Testmustergenerator 200 an den DUT 11 angelegt und dann dessen Ausgabe mit dem entspre­ chenden Erwartungswert verglichen. Die Testmuster werden erneuert bis fehlende Überein­ stimmung (also ein Fehler) festgestellt wird. In diesem Zustand (der ersten Feststellung einer fehlenden Übereinstimmung) wird die Testmustererneuerung gestoppt. Dann wird der DUT mit einem Strahl geladener Teilchen bestrahlt, während das Stopp-Testmuster an dem DUT anliegt, um so den Potentialkontrastbild-Datensatz aufzunehmen. Wenn die Testmuster-Adresse, bei der als erster ein Fehler festgestellt wird, von dem IC-Testgerät erhalten wird, dann wird diese Adresse als Stopptestmuster-Adresse in der Adressen-Einstelleinrichtung 203 eingestellt und dann die Testmuster ausgehend von der ersten Testmuster-Adresse an den DUT angelegt. Wenn die Adresse eines angelegten Testmusters mit der in der Adressen-Einstelleinrichtung 203 eingestellten Stopptestmuster-Adresse übereinstimmt, erkennt die Musterhalteeinrichtung dies und stoppt die Testmustererneuerung. Unter dem Zustand des an dem DUT 11 anliegenden Stopp-Testmusters wird ein Stoppsignal von der Stoppsignal-Generatoreinrichtung 207 an die Bilddaten-Aufnahmevorrichtung 305 gesandt.
Wenn der Potentialkontrastbild-Datensatz für ein volles Bild auf dem Potentialkontrastbild- Anzeigeteil 306A des Monitors 306 aufgenommen wurde, sendet die Bilddaten-Aufnahmevor­ richtung 305 ein Bildaufnahme-Endesignal an die Musteranzahl-Steuereinrichtung 206. Aufgrund des Empfangs des Bildaufnahme-Endesignals dekrementiert die Musteranzahl-Steuer­ einrichtung 206 die in der Adressen-Einstelleinrichtung 203 eingestellte Stopptestmuster- Adresse, woraufhin der Testmustergenerator 200 die Testmuster erneut beginnend mit der ersten Testmuster-Adresse erzeugt. Nimmt man also an, daß ADRn die Testmuster-Adresse ist, bei der als erster ein Fehler festgestellt wurde, wie in Fig. 3A gezeigt, dann werden die Testmu­ ster beginnend mit der ersten Testmuster-Adresse ADR1 erzeugt und nacheinander an den DUT 11 angelegt. Wenn das Testmuster der Adresse ADRn erzeugt wird, wird die Testmustererneue­ rung gestoppt und in diesem Zustand ein Potentialkontrastbild-Datensatz aufgenommen. Wie in Fig. 3B gezeigt, werden dann die Testmuster, wieder beginnend mit der Adresse ADR1 an den DUT 11 angelegt. Wenn das Testmuster der Adresse ADRn-1, (also der der Adresse ADRn vorangehenden Adresse) erzeugt wird, wird die Testmustererneuerung gestoppt und in diesem Zustand ein Potentialkontrastbild-Datensatz aufgenommen. In ähnlicher Weise werden die nach­ folgenden Prozesse durch Dekrementieren der Stopptestmuster-Adresse um eins ausgeführt und jedesmal ein Potentialkontrastbild-Datensatz aufgenommen.
Allgemein ist der Verdrahtungsoberflächenbereich des DUT 11 deutlich größer als die maximale Abtastfläche eines Strahls 12 geladener Teilchen der Meßsonde 300. Zur Aufnahme von Poten­ tialbilddaten von der gesamten Oberfläche des IC 11 muß daher der Potentialbilddaten-Aufnah­ meprozeß eine Anzahl von Malen wiederholt werden, wobei der IC mittels des XY-Tisches 303 bewegt wird. Daher werden hier ein Ausgangsanschlußstift des IC 11, wo der erste Fehler fest­ gestellt wurde, und eine mit dem Ausgangsanschlußstift gekoppelte logische Schaltung verfolgt, und die Aufnahme der Potentialbilddaten wird nur für eine hier als Fehlerkandidatfläche bezeich­ nete Fläche ausgeführt, innerhalb derer ein Fehler vermutet wird. Die Fehlerkandidatfläche kann von einer Bedienungsperson auf der Grundlage der Schaltungsanordnung vermutet werden oder kann automatisch unter Verwendung von Entwurfs-CAD-Daten für den IC 11 spezifiziert werden. Die Größe der Fehlerkandidatfläche liegt innerhalb der maximalen Abtastfläche eines Strahls 12 geladener Teilchen, und eine Vielzahl solcher Fehlerkandidatflächen kann spezifiziert werden.
Zusammenfassend wird beim Verfahren der Erfindung gemäß Darstellung in Fig. 4 eine Testmu­ ster-Adresse, bei der als erster ein Fehler auftrat, von einem IC-Testgerät erhalten (S1). Dann werden die Testmuster bis zur dieser Testmuster-Adresse des ersten Fehlers an den IC 11 angelegt, um dadurch das erneute Auftreten des Fehlers hervorzurufen (S2). Wie oben beschrie­ ben, wird der IC 11 bewegt, so daß eine der spezifizierten Fehlerkandidatflächen mit einem Strahl 12 geladener Teilchen abgetastet werden kann (S3). In diesem Zustand wird innerhalb der Fehlerkandidatfläche ein Fehlerkandidatabschnitt, von dem vermutet wird, daß er mit dem Fehler im Zusammenhang steht, spezifiziert (S4). Bei diesem Prozeß wird beispielsweise ein Potential­ kontrastbild-Datensatz der spezifizierten Fehlerkandidatfläche aufgenommen und an dem Poten­ tialkontrastbild-Anzeigeteil 306A des Monitors 306 angezeigt, wie in Fig. 2 gezeigt. Dann betrachtet eine Bedienungsperson den Bildschirm und spezifiziert die Prüfpunkte A1, A2, A3 und A4 mittels eines Eingabeinstruments wie einer Maus oder eines Lichtgriffels auf den Verdrahtungsbildern, auf die von dem Ausgangsstift des ersten Fehlers geschlossen wurde. Durch diese Operation werden die Adressen AD1, AD2, AD3 und AD4 des Bildspeichers 305A, die den Prüfpunkten A1, A2, A3 bzw. A4 entsprechen, in dem Speicherbereich 15 einer dem Bildspeicher 305A zugeordneten Leseeinrichtung 305B gespeichert.
Die Prüfpunkte A1, A2, A3 und A4 werden vorzugsweise in der Mitte in Breitenrichtung des Verdrahtungsbildes spezifiziert und können an mehreren Punkten in Längsrichtung des Verdrahtungsbildes spezifiziert werden, so daß die Aufnahme des Potentialdatenwerts von der Verdrah­ tung sichergestellt wird.
Die Leseeinrichtung 305B liest von den Prüfadressen AD1, AD2, AD3 und AD4 des Bildspei­ chers 305A die Potentialdatenwerte aus. Jeder der von der Leseeinrichtung 305B ausgelesenen Potentialdatenwerte wird von einer Binärwert-Umsetzungseinrichtung 305C mit Hilfe eines Schwellenwerts zu einem Binärwert H oder L umgesetzt, um je nach Erfordernis weiß oder schwarz festzulegen, und die Binärwerte werden in dem Massenspeicher 308 gespeichert (S5).
Dann wird geprüft, ob das Zurückschalten der Stopptestmuster-Adresse abgeschlossen ist (S6). Falls nicht, wird die Stopptestmuster-Adresse in der Adressen-Einstelleinrichtung um eins dekrementiert, und der Prozeß kehrt zum Schritt S5 zurück (S7), wie oben beschrieben. Dann wird das Testmuster der Adresse ADRn-1 an den DUT 11 angelegt, und die Potentialdatenwerte an den Adressen AD1, AD2, AD3 und AD4, die den spezifizierten Abschnitten A1, A2, A3 bzw. A4 in dem aufgenommenen Potentialkontrastbild-Datensatz entsprechen, werden entnommen und in dem Massenspeicher 308 gespeichert. Wieder wird dann die Stopptestmu­ ster-Adresse um eins dekrementiert, und die Potentialdatenwerte der spezifizierten Abschnitte A1 bis A4, das heißt der Adressen AD1 bis AD4, die sich für die dekrementierte Stopptestmu­ ster-Adresse ergaben, werden in dem Massenspeicher 308 gespeichert. In der Praxis wird zunächst eine gewisse Menge der so gewonnenen Potentialdatenwerte im Speicher der CPU 311 gespeichert und diese Datenwerte dann auf einmal an den Massenspeicher 308 übertragen.
Das Ende des Zurückschaltens der Stopptestmuster-Adresse liegt im Extremfall beim Erreichen der ersten Testmuster-Adresse. Alternativ kann dieses Ende auf der Basis experimenteller Daten vorherbestimmt werden. Wenn das Rückschalten der Stopptestmuster-Adresse beendet ist, wird geprüft, ob irgendwelche weiteren Fehlerkandidatflächen vorhanden sind (S8). Falls dies der Fall ist, wird die nächste Fehlerkandidatfläche spezifiziert, und der Prozeß kehrt zum Schritt S3 zurück (S9). Der DUT 11 wird dann bewegt, um die Potentialdatenwerte des Fehler­ kandidatabschnitts (Verdrahtung) in dieser nächsten Fehlerkandidatfläche für jede der Testmu­ ster-Adressen zu gewinnen.
Wenn im Schritt S8 festgestellt wird, daß keine weitere Fehlerkandidatfläche vorhanden ist, geht der Prozeß weiter zur Datenaufnahme für einen fehlerfreien IC. Ein solcher fehlerfreier IC von gleicher Art wie der DUT 11 wird auf dem XY-Tisch 303 angeordnet. Die Position des fehler­ freien ICs wird unter Verwendung der Positionsinformation bewegt, die zur Aufnahme der Potentialdatenwerte für den vorherigen, fehlerhaften IC (DUT 11) erhalten wurde. Das heißt, die Position des fehlerfreien ICs wird zu einer Stelle der Fläche bewegt, die der Fehlerkandidatfläche beim fehlerhaften IC entspricht, wo die Potentialdatenwerte aufgenommen werden können (S10). Die Potentialdatenwerte des fehlerfreien ICs werden vom selben, dem Fehlerkandidatab­ schnitt (Verdrahtung) der Fehlerkandidatfläche des fehlerhaften ICs entsprechenden Abschnitt für jede derselben Testmuster-Adressen aufgenommen und diese Daten werden dann im Massenspeicher 308 gespeichert (S11). Dann wird geprüft, ob die Rückschaltung der Stopp­ testmuster-Adresse abgeschlossen ist (S12). Falls dies nicht der Fall ist, wird die Stopptestmu­ ster-Adresse um eins dekrementiert, und der Prozeß kehrt zum Schritt S11 zurück (S13). Wenn auf diese Weise die Potentialdatenwerte der jeweiligen Verdrahtung in der Fläche des fehler­ freien ICs, die der Fehlerkandidatfläche des fehlerhaften ICs entspricht, für jede Stopptestmu­ ster-Adresse ermittelt wurden, wird geprüft, ob irgendeine weitere Fläche vorhanden ist (S14). Wenn eine weitere Fläche, die einer Fehlerkandidatfläche entspricht, vorhanden ist, wird eine nächste Fläche spezifiziert und der Prozeß kehrt zum Schritt S10 zurück (S15).
Wenn auf diese Weise die Potentialdatenwerte für jeden Abschnitt jeder Fläche des fehlerfreien ICs entsprechend dem Fehlerkandidatabschnitt der Fehlerkandidatfläche ermitteln wurden, werden die Datenwerte des fehlerhaften ICs mit denen des fehlerfreien ICs verglichen (S16). Dieser Vergleich erfolgt für die Datenwerte der entsprechenden Abschnitte der entsprechenden Flächen für jede Stopptestmuster-Adresse. Eine angemessene Datenmenge wird von dem Massenspeicher 308 zum Fehleranalysespeicher 309 übertragen, und der Vergleich wird von der Komparatoreinrichtung 310 ausgeführt. Der Fehleranalysespeicher 309 ist gemäß Darstel­ lung in Fig. 2 so organisiert, daß jeder binär-umgesetzte Potentialdatenwert für jeden der Abschnitte (Verdrahtungsabschnitte) A1, A2, A3 und A4 für einen fehlerhaften IC und einen fehlerfreien IC für die Testmuster-Adresse ADRn unter einer Adresse T1 gespeichert ist und die binären Potentialdatenwerte für jeden der Abschnitte A1 bis A4 für einen fehlerhaften IC und einen fehlerfreien IC für die nächste Testmuster-Adresse ADRn-1 jeweils unter einer Adresse T2 gespeichert sind. In ähnlicher Weise sind die anderen Potentialdatenwerte gespeichert.
Die Komparatoreinrichtung 310 vergleicht die binären Datenwerte, die in dem Fehleranalyse­ speicher 309 gespeichert sind, jeweils für dieselbe Testmuster-Adresse und denselben Abschnitt (Verdrahtung). Anders ausgedrückt, der binäre Datenwert des Abschnitts A1 des fehlerfreien ICs und der binäre Datenwert des Abschnitts A1 des fehlerhaften ICs, in ähnlicher Weise A2 des fehlerfreien ICs und A2 des fehlerhaften ICs, . . ., werden jeweils für jede der Adressen Ti (i = 1, 2, . . .) verglichen. T1 entspricht der Testmuster-Adresse ADRn, T2 entspricht ADRn-1 etc. Durch diesen Vergleich werden Testmuster-Adressen identifiziert, bei denen keine Übereinstimmung zwischen Datenwerten des fehlerhaften ICs und den entsprechenden Daten­ werten des fehlerfreien ICs besteht. Im Beispiel von Fig. 2 enthalten die Adressen T3 und T4 solche Fehlübereinstimmungsdaten, wobei die Fehlübereinstimmungsdaten auf der Seite des fehlerhaften ICs schraffiert sind. Wenn eine Fehlübereinstimmung festgestellt wird, werden der die Fehlübereinstimmung aufweisende Fehlerkandidatabschnitt und die Testmuster-Adresse auf dem Monitor 306 angezeigt (S17). Wenn keine Fehlübereinstimmung vorhanden ist, wird "kein Unterschied" auf dem Monitor 306 angezeigt (S18).
Ein solcher Vergleich der logischen Zustände kann leicht von der CPU 311 ausgeführt werden. Wenn man die Fehlübereinstimmungs-Adresse T1 kennt, dann kennt man auch die Fehlüberein­ stimmungs-Testmuster-Adresse. Außerdem kann aufgrund der Fehlübereinstimmungs-Verdrah­ tung eine Fehlerlage vermutet werden. Ein Potentialkontrastbild-Datensatz des fehlerhaften ICs 11 kann unter dem angelegten Testmuster an dem Potentialkontrastbild-Anzeigeteil 306A auf der Basis der Fehlübereinstimmungs-Verdrahtungs-Adresse angezeigt werden.
Obwohl übrigens bei der obigen Ausführungsform die mehrwertigen Grautondaten vom Bild­ speicher 305A mittels der Binärwert-Umsetzungseinrichtung 305C zu jeweiligen Binärwerten umgesetzt und in den Massenspeicher 308 geschrieben werden, können durch entsprechende Ausgestaltung des Massenspeichers 308 und des Fehleranalysespeichers 309 zur Speicherung mehrwertiger Daten, auch die mehrwertigen Grautondaten, die im Bildspeicher 305A gespei­ chert sind, für den Vergleich in den Fehleranalysespeicher 309 geschrieben werden.
Fig. 5 zeigt eine andere Ausführungsform der vorliegenden Erfindung. Bei diesem Beispiel wird ein Verdrahtungs-Layoutbild entsprechend einem Potentialkontrastbild an dem Potentialkon­ trastbild-Anzeigeteil 306A des Monitors 306 dargestellt, wozu ein CAD-Datensatz verwendet wird, wobei jedes Verdrahtungsmuster in dem Layoutbild in einer dem Potential entsprechenden Farbe angezeigt wird. Die Verwendung des Verdrahtungs-Layouts von den CAD-Daten bietet den Vorteil, daß die Bildqualität des Verdrahtungsmusters entsprechend dem Potentialkontrast­ bild des fehlerfreien ICs verbessert werden kann.
Beispielsweise werden vier Eckadressen (X0, Y0), (X1, Y0), (X0, Y1) und (X1, Y1), die eine Fehlerkandidatfläche eines ICs 11 eines in den Bildspeicher 305A aufzunehmenden Potential­ kontrastbild-Datensatzes definieren, ermittelt und an eine CAD-Datenspeichereinrichtung 312 gesandt. CAD-Daten, die dieser Fläche entsprechend, werden von der CAD-Datenspeicherein­ richtung 312 ausgelesen. Die ausgelesenen CAD-Daten werden an den Monitor 306 gesandt, und das Layoutbild wird an dem Potentialkontrastbild-Anzeigeteil 306A dargestellt. Die Prüf­ punkte, das heißt die Fehlerkandidatabschnitte (Verdrahtungsabschnitte) A1, A2, A3 und A4 werden unter Verwendung eines Eingabeinstruments, wie einer Maus oder eines Lichtgriffels, an dem auf dem Monitor 306 dargestellten Layoutbild eingegeben. Die Fehlerkandidatabschnitte A1, A2, A3 und A4, die mittels des Eingabeinstruments eingegeben wurden, werden in den Speicherbereich 15 der Leseeinrichtung 305B aufgenommen, und die Adressen im Bildspeicher 305A, die jeweils den Fehlerkandidatabschnitten AD1, AD2, AD3 und AD4 entsprechen, werden in dem Speicherbereich 15 eingestellt.
Ein digitaler Grautondatenwert (Potentialdatenwert) an jeder der Adressen AD1, AD2, AD3 und AD4 des in den Speicher 305A aufgenommenen Potentialkontrastbild-Datensatzes eines fehler­ freien ICs oder fehlerhaften ICs wird mittels der Leseeinrichtung 305B ausgelesen. Diese ausgelesenen Werte werden in eine Farbumsetzungseinrichtung 318 eingegeben, wo der Poten­ tialzustand jedes Fehlerkandidatabschnitts A1, A2, A3 und A4 in ein Farbsignal umgesetzt wird. Das Farbsignal wird an den Monitor 306 geliefert, damit dieser jeden der Verdrahtungsab­ schnitte der jeweiligen Fehlerkandidatabschnitte A1, A2, A3 und A4 in dem auf den CAD-Daten beruhenden Verdrahtungsbild mit einer Farbe versieht. Auf diese Weise werden die an dem Monitor dargestellten Verdrahtungsmuster nach Maßgabe der Potentialzustände der Verdrah­ tungsmuster mit einer Farbe versehen, so daß die Identifikation leicht erfolgen kann. Anders ausgedrückt, wie beispielsweise in Fig. 6 gezeigt, wird ein farbiges Verdrahtungsmuster des fehlerfreien ICs in der linken Hälfte des Potentialkontrastbild-Anzeigeteils 306A dargestellt, während das farbige Verdrahtungsmuster des fehlerhaften ICs in der rechten Hälfte dargestellt wird. Hierdurch kann der Unterschied zwischen den beiden (fehlerfrei/fehlerhaft) leicht identifi­ ziert werden.
Die zu einer Farbe umgesetzten Potentialdatenwerte werden übrigens in den Fehleranalysespei­ cher 309 eingegeben, und diese Farbdaten für jede Testmuster-Adresse im Speicher gespei­ chert, wie dies unter Bezugnahme auf Fig. 2 beschrieben wurde. Bei dem Beispiel von Fig. 5 wird ein Potentialdatenwert in R (rot), G (grün), B (blau) oder CY (cyan) umgesetzt. Da die CPU 311 bis zu 4000 Farben verarbeiten kann, können allen 256 Grautonwerten verschiedene Farben zugeordnet werden. Die Farbdatenwerte in dem Fehleranalysespeicher 309 können von der Komparatoreinrichtung 310 hinsichtlich der Farbdifferenz zwischen einem fehlerfreien IC und einem fehlerhaften IC verglichen werden. Anders ausgedrückt, jeder in der CPU 311 verar­ beitete Farbdatenwert hat ein eindeutiges Symbol (Nummer), und die Übereinstim­ mung/Fehlübereinstimmung des Symbols (Nummer) kann für jede der Adressen T1, T2, T3, etc. geprüft werden. Die Wirkung der Operation in der CPU 311 ist die gleiche wie die im Fall mehr­ facher Grautöne der Ausführungsform in Fig. 2, und in diesem Fall wird eine leichte Identifika­ tion auf der Monitoranzeige geboten.
Bei der in Fig. 2 gezeigten Ausführungsform wird der binäre Potentialdatenwert desselben Fehlerkandidatabschnitts in derselben Fehlerkandidatfläche sowohl für den fehlerfreien IC als auch den fehlerhaften IC in der Reihenfolge der Testmuster-Adressen aus den in dem Massen­ speicher 308 gespeicherten Daten ausgelesen und in einem Wellenformspeicher 317 gespei­ chert, wie in Fig. 7 gezeigt. Die Änderungen der Binärdatenwerte mit den Änderungen der Testmuster-Adressen für den fehlerfreien IC und den fehlerhaften IC, die in dem Wellenform­ speicher 317 gespeichert sind, werden an dem Wellenformanzeigeteil 306B des Monitors 306 nach oben und unten als Kurven (Wellenformen) 21 bzw. 22 angezeigt. In dem Anzeigeteil 306B sind auf der horizontalen Achse die Werte der Testmuster-Adressen oder diesen entspre­ chende Werte aufgetragen. Bei diesem Beispiel stimmen die Wellenform 21 des fehlerfreien ICs und die Wellenform 22 des fehlerhaften ICs an der Testmuster-Adresse 3 nicht überein. Dieser Fehlübereinstimmungsabschnitt kann mittels eines Cursors 23 angezeigt werden, und der Fehl­ übereinstimmungsabschnitt an dem IC 11 sowie die zugehörige Testmuster-Adresse können an dem Monitor 306 angezeigt werden.
Fig. 8 zeigt noch eine andere Ausführungsform. Die binären Potentialdatenwerte vom Massen­ speicher 308, die gemäß Darstellung in Fig. 2 entnommen werden, werden zu einer mit einer Umsetzungstabelle 313 versehenen Einrichtung gesandt und zu Werten umgesetzt, die sich sowohl abhängig von dem logischen Wert H oder L als auch der Testmuster-Adresse ändern. Fig. 9 zeigt ein Umsetzungsbeispiel der Umsetzungstabelle 313. An der Testmuster-Adresse 1 ergibt sich ein Ausgangswert "1", wenn der Eingangswert logisch H ist. Ist der Eingangswert logisch L, dann ist der Ausgangswert "10". An der Testmuster-Adresse 2 ist der Ausgangswert "100" für den Eingangswert H und "1000" für den Eingangswert L. Zum Aufbau der Umset­ zungstabelle 313 werden die Ausgangswerte so gewählt, daß die Summe der Ausgangswerte (abhängig von H oder L genommen) für alle angelegten Testmuster verschieden ist, wenn zwischen dem fehlerfreien und dem fehlerhaften IC wenigstens eine Fehlübereinstimmung vorhanden ist. Die Ausgangswerte der Umsetzungstabelle 313 entsprechend den jeweiligen binären Datenwerte, die dem Massenspeicher 308 entnommen werden, werden mittels einer Summiereinrichtung 314 für alle angelegten Testmuster jeweils für den fehlerfreien IC und den DUT aufsummiert. Die Summenwerte für den fehlerfreien IC und dem DUT werden mittels einer Prüfeinrichtung 315 verglichen. Wenn beide Werte übereinstimmen, wird der DUT als fehler­ freier IC beurteilt. Wenn eine Fehlübereinstimmung vorhanden ist, wird der DUT als fehlerhafter IC betrachtet. Dann wird der Summierprozeß zurückverfolgt, um die Testmuster-Adresse herauszusuchen, welche die Fehlübereinstimmung verursacht hat. Die Fehlübereinstimmungs- Testmuster-Adresse kann als letzte Fehlübereinstimmungs-Adresse von hinten identifiziert werden. Der Suchvorgang wird von der Einrichtung 316 zur Identifikation einer eine Fehlüber­ einstimmung hervorrufenden Adresse ohne Einwirkung einer Bedienungsperson ausgeführt.
Wenn bei dem Beispiel der Umsetzungstabelle, die in Fig. 9 gezeigt ist, gemäß Darstellung in Fig. 10 einer Reihe binärer Potentialwerte für ein bestimmtes Testmuster eingegeben wird und der Binärwert an der ersten Adresse #1 logisch H ist, ist der Summenwert "1". Wenn der Binärwert an der zweiten Adresse #2 logisch H ist, wird 100 addiert, während, falls er logisch L ist, 1000 addiert wird. Für den Fall von logisch H an der Adresse #2, wird an der Adresse #3 für den Fall von logisch H 10.000 und für den Fall von logisch L 100.000 addiert. In ähnlicher Weise verzweigen sich die binären Potentialdatenwerte abhängig von dem logischen Wert an der ersten Adresse #1, bei der zweiten Adresse #2 zu logisch H oder L basierend auf den Werten "1" oder "10" als Wurzel. Bei dieser Ausführungsform ergeben sich also zwei Baum­ strukturen, wir in Fig. 10 gezeigt. Die Summe der Werte an den Verzweigungspunkten auf jedem Weg von der Wurzel stellt eine eindeutige Zahl dar, die sich von allen anderen Summen­ werten unterscheidet. Wenn die Summenergebnisse für den fehlerfreien IC und den fehlerhaften IC daher nicht übereinstimmen, wird die Adresse auf demselben Weg bis zu der Adresse zurückverfolgt, wo die beiden Summenwerte (für den fehlerfreien und den fehlerhaften IC) über­ einstimmen. Die diese Adresse folgender Adresse entspricht der Testmuster-Adresse, bei welcher die Fehlübereinstimmung verursacht wurde. Wenn die Summenwerte für den fehler­ freien und den fehlerhaften IC jedes Mal verglichen werden, nachdem ein neuer Wert hinzuad­ diert wurde, dann kann man sich das Zurückverfolgen des Baums ersparen.
Gemäß der obigen Beschreibung werden ein Potentialdatenwert für jeden Fehlerkandidatab­ schnitt (Verdrahtung) und der entsprechende Datenwert für den fehlerfreien IC auf einmal in dem Massenspeicher 308 gespeichert, wonach diese Daten zum Vergleich zwischen dem fehler­ freien IC und der DUT entnommen werden. Eine Alternative besteht darin, daß, nachdem ein Potentialkontrastbild-Datensatz für jede Fehlerkandidatfläche für jede Testmuster-Adresse und der entsprechende Potentialkontrastbild-Datensatz für einen fehlerfreien IC in dem Massenspei­ cher 308 gespeichert wurden, diese Daten aus dem Massenspeicher 308 entnommen werden und dann der Datenwert für den Fehlerkandidatabschnitt (Verdrahtung) und der entsprechende Datenwert für den fehlerfreien IC für die Verarbeitung ausgewählt werden.
Die Prozeßfolge für diesen Fall ist in Fig. 11 gezeigt. In Fig. 11 sind einzelne Schritte, die solchen in Fig. 4 entsprechen, in gleicher Weise wie in Fig. 4 bezeichnet. Bei diesem Beispiel werden die Verfahrensschritte S1, S2 und S3 in Fig. 4 zuerst ausgeführt. Bei dieser Ausfüh­ rungsform wird ein Potentialkontrastbild-Datensatz, der die Potentialverteilung der gesamten Fläche des bewegten IC 11 repräsentiert, aufgenommen, und in dem Massenspeicher 308 gespeichert (S21). Die Aufnahme des Potentialkontrastbild-Datensatzes wird jedesmal durchge­ führt, nachdem die Stopptestmuster-Adresse schrittweise jeweils um eine Adresse zurückgeschaltet wurde (S6, S7). Wenn für jede der Ziel-Testmuster-Adressen ein jeweiliger Potentialkon­ trastbild-Datensatz aufgenommen wurde (der Rückschaltprozeß abgeschlossen ist), kehrt der Prozeß zum Schritt S3 zurück, bis all übrigen Fehlerkandidatflächen verarbeitet sind. Somit werden die Potentialkontrastbild-Datensätze für alle Fehlerkandidatflächen für jede der Testmu­ ster-Adressen aufgenommen und in dem Massenspeicher 308 gespeichert (S8, S9, S3).
Wenn die erforderlichen Potentialkontrastbild-Datensätze für den DUT 11 aufgenommen wurden, schreitet der Prozeß, wie in Fig. 4, zur entsprechenden Datenaufnahme für den fehler­ freien IC fort. Der fehlerfreie IC wird im Schritt S10 wie in Fig. 4 zu der der Fehlerkandidatfläche entsprechenden Fläche bewegt, und dann wird der Potentialkontrastbild-Datensatz dieser Fläche ähnlich dem Schritt S21 aufgenommen und in dem Massenspeicher 308 gespeichert (S22). Diese Potentialkontrastbild-Datensatzaufnahme wird durch Rückschalten der Stopptestmuster- Adresse jeweils um eins für alle Testmuster-Adressen ausgeführt (S12, S13). Wenn noch irgendeine Fläche übrig ist, wird der fehlerfreie IC zu dieser Fläche bewegt, und eine ähnliche Datenaufnahme erfolgt für jede Testmuster-Adresse (S14, S15). Wenn alle erforderlichen Poten­ tialkontrastbild-Datensätze für den fehlerfreien IC auf diese Weise aufgenommen wurden, wird ein Potentialkontrastbild-Datensatz für eine Fläche des DUT für eine Testmuster-Adresse aus dem Massenspeicher 308 ausgelesen und an dem Monitor 306 angezeigt. Dann werden die Fehlerkandidatabschnitte (Verdrahtungsabschnitte) wie im Schritt S4 von Fig. 4 durch Cursor­ markierung von einer Bedienungsperson oder durch automatische Markierung aufgrund von CAD-Daten spezifiziert (S4). Nebenbei bemerkt, können auch die Fehlerkandidatabschnitte im Schritt S4 von Fig. 4 automatisch unter Verwendung der CAD-Daten spezifiziert werden.
Dann wird jeder Datenwert (Potentialdatenwert) jedes Fehlerkandidatabschnitts, der im Schritt S4 spezifiziert wurde, aus den beiden (fehlerhaft/fehlerfrei) Potentialkontrastbild-Datensätzen für die spezifizierte Fehlerkandidatfläche und die entsprechende Fläche des fehlerfreien ICs für die spezifizierte Testmuster-Adresse, die in dem Massenspeicher 308 gespeichert sind, extrahiert. Dann werden diese beiden Potentialdatenwerte für denselben spezifizierten Abschnitt verglichen (S23). Wenn das Vergleichsergebnis Fehlübereinstimmung anzeigt, werden der Fehlübereinstim­ mungsabschnitt und die entsprechende Testmuster-Adresse an dem Monitor 306 angezeigt. Im Fall der Übereinstimmung wird dagegen "kein Unterschied" angezeigt (S24). Nebenbei bemerkt, kann der Vergleich im Schritt S24 wie bei Fig. 2 mit mehrwertigen Daten oder binärwertigen Daten ausgeführt werden, oder mit Farbdaten, wenn die Potentialkontrastbild-Datensätze auf dem Monitor 306 in Farbe angezeigt werden.
Dann wird geprüft, ob alle Testmuster für die spezifizierte Fläche spezifiziert wurden (S25). Falls nicht, wird die nächste Testmuster-Adresse spezifiziert und der Prozeß kehrt zum Schritt S23 zurück (S26). Wenn auf diese Weise die Vergleiche der Potentialdatenwerte der spezifizierten Abschnitte für die spezifizierte Fläche und für alle Testmuster abgeschlossen sind, wird geprüft, ob alle Flächen spezifiziert wurden (S27). Falls nicht, wird die nächste Fläche spezifiziert und der Prozeß kehrt zum Schritt S4 zurück (S28).
Für die neu spezifizierte Fläche werden dann in ähnlicher Weise Fehlerkandidatabschnitte spezi­ fiziert, und die Vergleiche der spezifizierten Abschnitte werden für alle Testmuster-Adressen ausgeführt.
Wenn alle Flächen spezifiziert wurden und die zugehörigen Prozesse abgeschlossen sind, werden alle Fehlübereinstimmungsabschnitte und die zugehörigen Testmuster-Adressen auf dem Bildschirm angezeigt, oder es wird angezeigt, daß es keine Fehlübereinstimmung gibt.
Bei diesem Prozeß kann nach Schritt S29 oder nach Schritt S24 nötigenfalls ein Potentialkon­ trastbild-Datensatz, der vermutete Fehlerabschnitte enthält, an den Monitor 306 angezeigt werden.
Dieser Prozeß zum Spezifizieren von Fehlerkandidatabschnitten, nachdem alle Potentialkontrast­ bild-Datensätze aufgenommen wurden, läßt sich auch auf die Ausführungsformen anwenden, die in den Fig. 7 und 8 gezeigt sind. Wenn dies auf die in Fig. 7 gezeigte Ausführungsform angewandt wird, werden im Schritt S23 die Potentialdaten werte der spezifizierten Abschnitte in der spezifizierten Fläche in der Reihenfolge der Testmuster-Adressen sowohl für den fehlerfreien IC als auch für den fehlerhaften IC gleichzeitig extrahiert, oder sie werden nacheinander extra­ hiert, zunächst die Datenwerte für einen der beiden ICs und dann die für den anderen. Dann werden diese Daten zur Anzeige auf dem Monitor 306 über den Wellenformspeicher 317 in Binärwerte umgesetzt. Für die in Fig. 8 gezeigte Ausführungsform werden, ähnlich der Ausfüh­ rungsform von Fig. 7, die Potentialdatenwerte der spezifizierten Abschnitte in der spezifizierten Fläche in der Reihenfolge der Testmuster-Adressen entweder erst für den fehlerfreien IC und dann für den fehlerhaften IC oder umgekehrt extrahiert und diese Daten dann in die Einrichtung mit der Umsetzungstabelle 313 eingegeben. In jedem Fall wird der Prozeß für alle Testmuster- Adressen nicht notwendigerweise in einem Stapel ausgeführt, sondern kann bedarfsweise in gesonderte Prozesse unterteilt werden.
Bei dem Vergleich zwischen dem fehlerfreien IC und dem fehlerhaften IC können die Potential­ datenwerte selbst oder die verarbeiteten Potentialdatenwerte verwendet werden. Für die Verar­ beitung der Potentialdatenwerte kann beispielsweise der in Fig. 12 gezeigte Prozeßablauf verwendet werden. Dabei wird zunächst eine Zählvariable i auf 0 initialisiert (P0), und die normale Betriebsspannung von beispielsweise 5 V an den DUT 11 angelegt (P1). Dann werden die Testmuster bis zum Erreichen einer voreingestellten Stopptestmuster-Adresse an den DUT angelegt (P2) und ein Potentialkontrastbild-Datensatz (als erster Potentialkontrastbild-Datensatz bezeichnet) aufgenommen (P3). Dann wird die Betriebsspannung auf einen anomalen Wert von beispielsweise 4 V geändert (P4) und die Testmuster des Schritts P2 wieder an den DUT ange­ legt (P5) und erneut ein Potentialkontrastbild-Datensatz (als zweiter Potentialkontrastbild-Daten­ satz bezeichnet) aufgenommen (P6). Dann wird ein Differenzbilddatensatz zwischen dem ersten Potentialkontrastbild-Datensatz und dem zweiten Potentialkontrastbild-Datensatz erzeugt (P7), und dieser Differenzbilddatensatz wird zum Erhalt eines Summendatensatzes zu einem akkumu­ lierten Differenzbilddatensatz addiert (P8). Dann wird geprüft, ob i = N (P9) und, falls i ungleich N, wird i um eins erhöht und der Prozeß kehrt zum Schritt P1 zurück (P9). Diese Schritte werden N Mal wiederholt. Wenn der auf diese Weise erhaltene Summendatensatz an dem Monitor 306 angezeigt wird, dann ist, falls ein Unterschied zwischen den ersten Potentialkontrast­ bild-Datensätzen und den zweiten Potentialkontrastbild-Datensätzen besteht, diese Differenz intensiviert. Somit kann man ein Anzeigebild erhalten, wie es in Fig. 13 dargestellt ist. In Fig. 13 sind ein weißes Muster 24a und ein schwarzes Muster 24b dargestellt. Das weiße Muster 24a stellt eine Verdrahtung dar, deren zugehörige Daten im ersten Potentialkontrastbild-Daten­ satz hohen Pegel aufweisen und im zweiten Potentialkontrastbild-Datensatz niedrigen Pegel. Das schwarze Muster 24b stellt eine Verdrahtung dar, deren zugehörige Daten im ersten Potential­ kontrastbild-Datensatz niedrigen Pegel und im zweiten hohen Pegel aufweisen. Ein spezieller Ablauf des Verfahrens in Fig. 12 ist beispielsweise in der Druckschrift EP-A-0652444 beschrieben.
Bei jedem der in den Fig. 4 und 11 gezeigten Verfahrensabläufe können die Potentialdatenwerte des spezifizierten Abschnitts des fehlerfreien ICs oder des fehlerhaften ICs dem gemäß Fig. 12 erhaltenen Summendatensatz entnommen werden. Für den Prozeß von Fig. 12 wird, wie durch die gestrichelte Linie in Fig. 1 angedeutet, ein Bildaufnahme-Endesignal von der Bilddaten- Aufnahmevorrichtung 305 in den Testmustergenerator 200 anstelle der Musteranzahl-Steuerein­ richtung 206 eingegeben. Danach werden die Testmuster beginnend mit der ersten Adresse erzeugt und die Spannungs-Umschalteinrichtung 205 schaltet die Betriebsspannung von normal 5 V zu anomal 4 V oder umgekehrt. Wenn die vorbestimmte Anzahl (N) von Differenzbild-Daten­ sätzen summiert wurde, wird ein Befehl zur Änderung der Anzahl von Testmustern von der CPU 311 an die Musteranzahl-Steuereinrichtung 206 geliefert, wie ebenfalls durch eine gestrichelte Linie in Fig. 1 angedeutet. Daraufhin wird die Stopptestmuster-Adresse, die in der Adressen- Einstelleinrichtung 203 eingestellt ist, von der Steuereinrichtung 206 um eins dekrementiert.
Bei dem Prozeß von Fig. 12 wird eine Vielzahl von Differenzbild-Datensätzen aufsummiert, um dadurch die sich unterscheidenden Abschnitte zwischen dem ersten Potentialkontrastbild- Datensatz und dem zweiten Kontrastbild-Datensatz zu verstärken. Es könnte also auch lediglich ein Differenzbild-Datensatz (ohne Aufsummierung) verwendet werden. Die Gewinnung dieses Differenzbild-Datensatzes (summiert) könnte lediglich für die Fehlerkandidatfläche in Fig. 4 und die entsprechende Fläche des fehlerfreien ICs ausgeführt werden.
Nebenbei bemerkt werden die Testmuster bis zu der von dem IC-Testgerät gelieferten ersten Fehler-Testmuster-Adresse angelegt, um den in Fig. 12 gezeigten Prozeß für die gesamte Ober­ fläche des DUT auszuführen. Dann wird für jede Fläche geprüft, ob in dem Summendatensatz irgendein Änderungsabschnitt größer als ein vorbestimmter Wert Th (d. h. ein Abschnitt eines weißen Musters 24a oder eines schwarzen Musters 24b in Fig. 13) vorhanden ist. Der in Fig. 12 gezeigte Prozeß wird wiederholt, bis durch das Zurückschalten der Stopptestmuster-Adres­ sen kein solcher Abschnitt mehr festgestellt wird. Die Testmuster-Adresse, bei der keinerlei schwarzes oder weißes Muster in dem Summendatensatz irgendeiner Fläche festgestellt wird, kann als eine letzte Testmuster-Adresse (Endadresse beim Stopptestmuster-Adressen-Rück­ schalten) im Schritt S6 von Fig. 4 verwendet werden.
Gemäß der obigen Beschreibung werden die Potentialdatenwerte eines DUT, d. h. eines zu prüfenden ICs, mit den entsprechenden Potentialdatenwerten eines fehlerfreien ICs verglichen.
Es muß jedoch nicht unbedingt ein fehlerfreier IC verwendet werden, vielmehr kann einfach ein anderer IC verwendet werden. In diesem Fall wird im Fall der Fehlübereinstimmung einer der nicht übereinstimmenden Abschnitte als Fehler betrachtet und im Fall der Übereinstimmung beide Abschnitte als fehlerfrei oder fehlerhaft angesehen. Der letztere Fall kommt jedoch selten vor. In dieser Hinsicht kann "fehlerfreier IC" in diesem Text bedeuten, daß es sich um einen anderen IC als den DUT 11 handelt. Bei dem in Fig. 12 gezeigten Prozeß wird die Betriebsspan­ nung zur Erzeugung eines Differenzbildes umgeschaltet. Es können jedoch auch andere Betriebsbedingungen, etwa die Frequenz der Testmustererzeugung statt der Betriebsspannung geändert werden. Die in Fig. 6 gezeigte Farbanzeige kann bei den in den Fig. 2, 7 und 8 gezeig­ ten Ausführungsformen eingesetzt werden.
Wie voranstehend beschrieben, werden für jedes der Testmuster sowohl für einen zu prüfenden IC als auch einen zweiten IC automatisch Potentialdatenwerte spezifizierter Abschnitte (Verdrahtungsabschnitte) in dem jeweiligen IC gewonnen. Jeweils zwei Potentialdatenwerte (des DUT und des zweiten ICs) werden für jedes der Testmuster miteinander verglichen, und ein IC-Abschnitt, wo keine Übereinstimmung besteht, sowie die zugehörige Testmuster-Adresse werden automatisch erhalten. Die Arbeitsbelastung und Prozeßdauer sind gegenüber einer manuell ausgeführten Fehleridentifikation deutlich verringert.

Claims (13)

1. Verfahren zur Feststellung eines Fehlers in einem IC unter Verwendung eines Strahls geladener Teilchen, umfassend
einen ersten Schritt, bei dem an einen zu prüfenden IC einzeln nacheinander Testmuster angelegt werden, ein Testmuster, nachdem es an den IC angelegt wurde, erneuert wird, wenn das nachfolgende Testmuster an den IC angelegt wird, die. Erneuerung des angelegten Testmusters an einer voreingestellten Testmusteradresse gestoppt wird, und eine ausgewählte Fläche des zu prüfenden ICs mit einem Strahl geladener Partikel bestrahlt wird, während das Testmuster, dessen Erneuerung gestoppt wurde, an ihn angelegt wird, um eine Sekundärelektronenemission zu messen und dadurch einen Potentialkontrastbilddatensatz zu gewinnen,
einen zweiten Schritt, bei dem an den zu prüfenden IC einzeln nacheinander Testmuster angelegt werden, ein Testmuster, nachdem es an den IC angelegt wurde, erneuert wird, wenn das nachfolgende Testmuster an den IC angelegt wird, die Erneuerung des angelegten Testmusters an einer Testmusteradresse gestoppt wird, die um eine Adresse vor der voreingestellten Testmusteradresse liegt, und die ausgewählte Fläche des zu prüfenden ICs mit einem Strahl geladener Teilchen bestrahlt wird, während das Testmuster, dessen Erneuerung gestoppt wurde, an ihn angelegt wird, um eine Sekundärelektronenemission zu messen und dadurch einen Potentialkontrastbilddatensatz zu gewinnen,
einen dritten Schritt, bei dem der zweite Schritt wiederholt ausgeführt wird, wobei die Testmusteradresse, bei der die Erneuerung des angelegten Testmusters gestoppt wird, nacheinander jeweils um eine Adresse vor die Testmsusteradresse verschoben wird, an der die Erneuerung des angelegten Testmusters gestoppt wurde, bis die Testmusteradresse, bei der die Erneuerung des angelegten Testmusters gestoppt wird, eine vorbestimmte Testmusteradresse erreicht,
einen vierten Schritt, bei dem an einen zweiten IC einzeln nacheinander Testmuster angelegt werden, ein Testmuster, nachdem es an den zweiten IC angelegt wurde, erneuert wird, wenn das nachfolgende Testmuster an den zweiten IC angelegt wird, die Erneuerung des angelegten Testmusters an der voreingestellten Testmusteradresse gestoppt wird, und eine ausgewählte Fläche des zweiten ICs mit einem Strahl geladener Partikel bestrahlt wird, während das Testmuster, dessen Erneuerung gestoppt wurde, an ihn angelegt wird, um eine Sekundärelektronenemission zu messen und dadurch einen Potentialkontrastbilddatensatz zu gewinnen,
einen fünften Schritt, bei dem an den zweiten IC einzeln nacheinander Testmuster angelegt werden, ein Testmuster, nachdem es an den zweiten IC angelegt wurde, erneuert wird, wenn das nachfolgende Testmuster an den zweiten IC angelegt wird, die Erneuerung des angelegten Testmusters an einer Testmusteradresse gestoppt wird, die um eine Adresse vor der voreingestellten Testmusteradresse liegt, und die ausgewählte Fläche des zweiten ICs mit einem Strahl geladener Teilchen bestrahlt wird, während das Testmuster, dessen Erneuerung gestoppt wurde, an ihn angelegt wird, um eine Sekundärelektronenemission zu messen und dadurch einen Potentialkontrastbilddatensatz zu gewinnen,
einen sechsten Schritt, bei dem der fünfte Schritt wiederholt ausgeführt wird, wobei die Testmusteradresse, bei der die Erneuerung des angelegten Testmusters gestoppt wird, nacheinander jeweils um eine Adresse vor die Testmusteradresse verschoben wird, an der die Erneuerung des angelegten Testmusters gestoppt wurde, bis die Testmusteradresse, bei der die Erneuerung des angelegten Testmusters gestoppt wird, die vorbestimmte Testmusteradresse erreicht,
einen siebten Schritt der Gewinnung von Potentialdaten eines ausgewählten Abschnitts in der ausgewählten Fläche des zu prüfenden ICs von den jeweiligen Potentialkontrastbilddatensätzen des zu prüfenden ICs an jeder der Testmusteradressen, an denen das Testmuster gestoppt wurde,
einen achten Schritt der Gewinnung von Potentialdaten eines ausgewählten Abschnitts in der ausgewählten Fläche des zweiten ICs von den jeweiligen Potentialkontrastbilddatensätzen des zweiten ICs an jeder der Testmusteradressen, an denen das Testmuster gestoppt wurde, und
einen neunten Schritt, bei dem die im siebten Schritt gewonnenen Potentialdaten mit den im achten Schritt gewonnenen Potentialdaten verglichen werden.
2. Verfahren nach Anspruch 1, bei dem die Anzahl ausgewählter Abschnitte in jeder der ausgewählten Flächen des zu prüfenden ICs und des zweiten ICs größer ist als 1, und der Vergleich im neunten Schritt für die einander entsprechenden ausgewählten Abschnitte des zu prüfenden ICs und des zweiten ICs erfolgt.
3. Verfahren nach Anspruch 2, bei dem die Anzahl jeder der ausgewählten Flächen des zu prüfenden ICs und des zweiten ICs größer ist als 1, und, wenn die Gewinnung der Potentialkontrastbilddatensätze von einer ausgewählten Fläche bis zu der voreingestellten Testmusteradresse abgeschlossen ist, die Gewinnung der Potentialkontrastbilddatensätze für eine andere ausgewählte Fläche begonnen wird.
4. Verfahren nach einem der Ansprüche 1, 2 und 3, bei dem der Vergleich im neunten Schritt dadurch ausgeführt wird, daß die im siebten Schritt gewonnenen Potentialdaten jeweils in einen Binärwert umgesetzt werden und die im achten Schritt gewonnenen Potentialdaten jeweils in einen Binärwert umgesetzt werden.
5. Verfahren nach einem der Ansprüche 1, 2 und 3, bei dem der Vergleich im neunten Schritt dadurch ausgeführt wird, daß die im siebten Schritt gewonnenen Potentialdaten jeweils in mehrwertige Daten umgesetzt werden und die im achten Schritt gewonnenen Potentialdaten jeweils in mehrwertige Daten umgesetzt werden.
6. Verfahren nach Anspruch 1, bei dem
die Gewinnung der Potentialkontrastbilddatensätze an jeder der Testmusteradressen, an denen die Erneuerung des angelegten Testmusters in dem ersten bis dritten Schritt gestoppt wurde, unter zwei verschiedenen Betriebsbedingungen des zu prüfenden ICs ausgeführt wird, um dadurch eine Differenz zwischen den beiden Potentialkontrastbilddatensätzen zu erhalten, und die Differenzbilddatensätze im siebten Schritt als die Potentialkontrastbilddatensätze des ersten bis dritten Schritts verwendet werden, und
die Gewinnung der Potentialkontrastbilddatensätze an jeder der Testmusteradressen, an denen die Erneuerung des angelegten Testmusters in dem vierten bis sechsten Schritt gestoppt wurde, unter zwei verschiedenen Betriebsbedingungen des zweiten ICs ausgeführt wird, um dadurch eine Differenz zwischen den beiden Potentialkontrastbilddatensätzen zu erhalten, und die Differenzbilddatensätze im achten Schritt als die Potentialkontrastbilddatensätze des vierten bis sechsten Schritts verwendet werden.
7. Verfahren nach Anspruch 6, bei dem die beiden Betriebsbedingungen das Anlegen einer normalen Speisespannung und das Anlegen einer anomalen Speisespannung an den zu prüfenden IC bzw. den zweiten IC umfassen.
8. Verfahren nach den Ansprüchen 4 oder 6, bei dem
die Potentialkontrastbilddatensätze an jeder der Testmusteradressen, an denen die Erneuerung des angelegten Testmusters in dem ersten bis dritten Schritt gestoppt wurde, einmal für wenigstens eine ausgewählte Fläche in einem Speicher gespeichert werden und dann die gespeicherten Potentialkontrastbilddatensätze in dem achten Schritt als die Potentialkontrastbilddatensätze des ersten bis dritten Schritts verwendet werden,
die Potentialkontrastbilddatensätze an jeder der Testmusteradressen, an denen die Erneuerung des angelegten Testmusters in dem vierten bis sechsten Schritt gestoppt wurde, einmal für wenigstens eine ausgewählte Fläche in einem Speicher gespeichert werden und dann die gespeicherten Potentialkontrastbilddatensätze in dem achten Schritt als die Potentialkontrastbilddatensätze des vierten bis sechsten Schritts verwendet werden.
9. Verfahren nach Anspruch 6, bei dem die in dem ersten bis dritten Schritt gewonnenen Potentialkontrastbilddatensätze in Bildform auf einem Monitor angezeigt werden und die ausgewählten Abschnitte durch Betrachtung des angezeigten Bildes bestimmt werden.
10. Verfahren nach Anspruch 6, bei dem die ausgewählten Abschnitte von CAD-Daten des zu prüfenden ICs auf der Basis der festgestellten Fehlerdaten des zu prüfenden ICs erhalten werden.
11. Verfahren nach Anspruch 6, bei dem die Potentialkontrastbilddatensätze des zu prüfenden ICs und die Potentialkontrastbilddatensätze des zweiten ICs in jeweilige Farbdaten umgesetzt werden und dieselben Verdrahtungsmuster der jeweiligen ICs nebeneinander auf einem Monitor unter Verwendung von CAD-Daten der ausgewählten Fläche angezeigt werden, und gleichzeitig Verdrahtungsabschnitte der ausgewählten Abschnitte eines der Verdrahtungsmuster mittels der umgesetzten Farbdaten des zu prüfenden ICs in Farbe angezeigt werden, während Verdrahtungsabschnitte der ausgewählten Abschnitte der anderen der Verdrahtungsmuster mittels der umgesetzten Farbdaten des zweiten ICs in Farbe angezeigt werden.
12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die voreingestellte Testmusteradresse eine Testmusteradresse ist, an der zuerst eine Fehlübereinstimmung zwischen dem an den zu prüfenden IC angelegten Testmuster und einem entsprechenden Erwartungswert festgestellt wird.
13. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die voreingestellte Testmusteradresse eine Testmusteradresse ist, an der zuerst eine Fehlübereinstimmung zwischen den Ausgangsdaten von dem zu prüfenden IC und einem entsprechenden Erwartungswert festgestellt wird.
DE19526194A 1994-07-18 1995-07-18 Verfahren zur Feststellung eines Fehlers eines ICs unter Verwendung eines Strahls geladener Teilchen Expired - Fee Related DE19526194C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16514994 1994-07-18

Publications (2)

Publication Number Publication Date
DE19526194A1 DE19526194A1 (de) 1996-02-01
DE19526194C2 true DE19526194C2 (de) 2002-11-07

Family

ID=15806817

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19526194A Expired - Fee Related DE19526194C2 (de) 1994-07-18 1995-07-18 Verfahren zur Feststellung eines Fehlers eines ICs unter Verwendung eines Strahls geladener Teilchen

Country Status (2)

Country Link
US (3) US5592100A (de)
DE (1) DE19526194C2 (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2900858B2 (ja) * 1995-09-28 1999-06-02 日本電気株式会社 Cmos論理回路の故障箇所特定方法
US6172363B1 (en) * 1996-03-05 2001-01-09 Hitachi, Ltd. Method and apparatus for inspecting integrated circuit pattern
US5929645A (en) * 1996-04-26 1999-07-27 Texas Instruments Incorporated Integrated circuit tester using ion beam
JPH1062502A (ja) * 1996-08-21 1998-03-06 Mitsubishi Electric Corp 被測定デバイスの故障解析方法、故障解析装置及び故障解析システム
US5945833A (en) * 1996-11-27 1999-08-31 University Of Massachusetts Method for testing semiconductor devices which measures internal potential distribution, internal electric field, and internal doping profile
JP4657394B2 (ja) * 1997-01-13 2011-03-23 シュルンベルジェ テクノロジーズ, インコーポレイテッド ウエハにおける欠陥を検知する方法及び装置
JP3813336B2 (ja) * 1997-11-20 2006-08-23 株式会社ルネサステクノロジ 集積回路の故障箇所特定方法および故障箇所特定装置
US6452677B1 (en) * 1998-02-13 2002-09-17 Micron Technology Inc. Method and apparatus for detecting defects in the manufacture of an electronic device
US6172512B1 (en) * 1998-02-19 2001-01-09 International Business Machines Corporation Image processing methods for the optical detection of dynamic errors in integrated circuits
JP3356056B2 (ja) * 1998-05-15 2002-12-09 日本電気株式会社 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法
TW402769B (en) * 1998-06-13 2000-08-21 Samsung Electronics Co Ltd Apparatus and method for contact failure inspection in semiconductor devices
JP3189801B2 (ja) * 1998-08-28 2001-07-16 日本電気株式会社 半導体評価装置,これに用いる磁界検出器及びこの製造方法並びに半導体評価用プログラムを記憶した記憶媒体
US6897440B1 (en) * 1998-11-30 2005-05-24 Fab Solutions, Inc. Contact hole standard test device
US6252412B1 (en) * 1999-01-08 2001-06-26 Schlumberger Technologies, Inc. Method of detecting defects in patterned substrates
US6517669B2 (en) * 1999-02-26 2003-02-11 Micron Technology, Inc. Apparatus and method of detecting endpoint of a dielectric etch
US6452412B1 (en) 1999-03-04 2002-09-17 Advanced Micro Devices, Inc. Drop-in test structure and methodology for characterizing an integrated circuit process flow and topography
US6297644B1 (en) 1999-03-04 2001-10-02 Advanced Micro Devices, Inc. Multipurpose defect test structure with switchable voltage contrast capability and method of use
US6268717B1 (en) * 1999-03-04 2001-07-31 Advanced Micro Devices, Inc. Semiconductor test structure with intentional partial defects and method of use
JP2000314710A (ja) * 1999-04-28 2000-11-14 Hitachi Ltd 回路パターンの検査方法及び検査装置
JP3749107B2 (ja) * 1999-11-05 2006-02-22 ファブソリューション株式会社 半導体デバイス検査装置
JP4174167B2 (ja) * 2000-04-04 2008-10-29 株式会社アドバンテスト 半導体集積回路の故障解析方法および故障解析装置
JP2001305194A (ja) * 2000-04-27 2001-10-31 Nec Corp 半導体装置およびそのショート欠陥箇所の検出方法
JP3874996B2 (ja) * 2000-05-30 2007-01-31 ファブソリューション株式会社 デバイス検査方法および装置
US6563324B1 (en) * 2000-11-30 2003-05-13 Cognex Technology And Investment Corporation Semiconductor device image inspection utilizing rotation invariant scale invariant method
JP3847568B2 (ja) * 2001-03-01 2006-11-22 ファブソリューション株式会社 半導体装置製造方法
JP4738610B2 (ja) * 2001-03-02 2011-08-03 株式会社トプコン 基板表面の汚染評価方法及び汚染評価装置と半導体装置の製造方法
US6605478B2 (en) * 2001-03-30 2003-08-12 Appleid Materials, Inc, Kill index analysis for automatic defect classification in semiconductor wafers
US6642726B2 (en) * 2001-06-29 2003-11-04 Kla-Tencor Corporation Apparatus and methods for reliable and efficient detection of voltage contrast defects
US6861666B1 (en) 2001-10-17 2005-03-01 Kla-Tencor Technologies Corporation Apparatus and methods for determining and localization of failures in test structures using voltage contrast
JP3913555B2 (ja) * 2002-01-17 2007-05-09 ファブソリューション株式会社 膜厚測定方法および膜厚測定装置
JP4155496B2 (ja) * 2002-04-25 2008-09-24 大日本スクリーン製造株式会社 分類支援装置、分類装置およびプログラム
US7528614B2 (en) * 2004-12-22 2009-05-05 Applied Materials, Inc. Apparatus and method for voltage contrast analysis of a wafer using a tilted pre-charging beam
WO2004044596A2 (en) * 2002-11-12 2004-05-27 Fei Company Defect analyzer
US7662648B2 (en) 2005-08-31 2010-02-16 Micron Technology, Inc. Integrated circuit inspection system
US8778804B2 (en) * 2009-01-30 2014-07-15 Fei Company High selectivity, low damage electron-beam delineation etch
JP4769320B2 (ja) 2009-09-25 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の不良解析方法及び装置並びにそれらのプログラム
US8527826B2 (en) * 2011-11-07 2013-09-03 International Business Machines Corporation Logic corruption verification

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0104534A1 (de) * 1982-09-16 1984-04-04 Siemens Aktiengesellschaft Verfahren zur Fehlersuche im Innern von VLSI-Schaltungen mit einer Elektronensonde
DE3331931A1 (de) * 1983-09-05 1985-03-21 Siemens AG, 1000 Berlin und 8000 München Verfahren zur qualitativen oder quantitativen potentialmessung an einer mit einer passivierungsschicht versehenen elektronischen schaltung
EP0504944A2 (de) * 1991-03-22 1992-09-23 Nec Corporation Dynamisches System zur Fehlerbilderzeugung unter Verwendung eines Elektronenstrahles und Verfahren zur Fehleranalyse
EP0528430A1 (de) * 1991-08-20 1993-02-24 Nec Corporation Verfahren zur zeitweisen statischen Fehlerdarstellung
DE4403768A1 (de) * 1993-07-30 1995-02-02 Advantest Corp Analysesystem für integrierte Schaltungen, Elektronenstrahlmeßfühlersystem, und zugehöriges Fehlerisolationsverfahren
EP0652444A1 (de) * 1993-11-08 1995-05-10 Advantest Corporation Verfahren und Gerät zur Abbildung eines Potentialverteilungsbildes einer integrierten Schaltung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358732A (en) * 1979-05-14 1982-11-09 California Institute Of Technology Synchronized voltage contrast display analysis system
SE452526B (sv) * 1984-05-09 1987-11-30 Stiftelsen Inst Mikrovags Forfarande for att inspektera integrerade kretsar eller andra objekt
DE3437550A1 (de) * 1984-10-12 1986-04-24 Siemens AG, 1000 Berlin und 8000 München Verfahren zur fehleranalyse an integrierten schaltungen
US4864228A (en) * 1985-03-15 1989-09-05 Fairchild Camera And Instrument Corporation Electron beam test probe for integrated circuit testing
US4924307A (en) * 1988-06-03 1990-05-08 Allen-Bradley Company, Inc. Image processor
US5144225A (en) * 1989-03-31 1992-09-01 Schlumberger Technologies, Inc. Methods and apparatus for acquiring data from intermittently failing circuits
JP2608167B2 (ja) * 1990-08-21 1997-05-07 三菱電機株式会社 Icテスタ
US5210487A (en) * 1991-06-04 1993-05-11 Schlumberger Technologies Inc. Double-gated integrating scheme for electron beam tester
US5391985A (en) * 1992-03-06 1995-02-21 Photon Dynamics, Inc. Method and apparatus for measuring high speed logic states using voltage imaging with burst clocking

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0104534A1 (de) * 1982-09-16 1984-04-04 Siemens Aktiengesellschaft Verfahren zur Fehlersuche im Innern von VLSI-Schaltungen mit einer Elektronensonde
DE3331931A1 (de) * 1983-09-05 1985-03-21 Siemens AG, 1000 Berlin und 8000 München Verfahren zur qualitativen oder quantitativen potentialmessung an einer mit einer passivierungsschicht versehenen elektronischen schaltung
EP0504944A2 (de) * 1991-03-22 1992-09-23 Nec Corporation Dynamisches System zur Fehlerbilderzeugung unter Verwendung eines Elektronenstrahles und Verfahren zur Fehleranalyse
EP0528430A1 (de) * 1991-08-20 1993-02-24 Nec Corporation Verfahren zur zeitweisen statischen Fehlerdarstellung
DE4403768A1 (de) * 1993-07-30 1995-02-02 Advantest Corp Analysesystem für integrierte Schaltungen, Elektronenstrahlmeßfühlersystem, und zugehöriges Fehlerisolationsverfahren
EP0652444A1 (de) * 1993-11-08 1995-05-10 Advantest Corporation Verfahren und Gerät zur Abbildung eines Potentialverteilungsbildes einer integrierten Schaltung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 05256917, in Pat. Abstracts of Japan, P-1673, 12.01.1994, Vol.18, No.18 *
MENZEL, E., BUCHANAN, R.: Electron Beam Probing of Integrated Circuits in Solid State Technology, Dez.1985, S.63-70 *
PELISSIER, J.-L.: Ein "Stroboskop" zur Fehlersuche, Elektronik 20/30.9.88 S.54-58 *

Also Published As

Publication number Publication date
US5592100A (en) 1997-01-07
DE19526194A1 (de) 1996-02-01
US5821761A (en) 1998-10-13
US5757198A (en) 1998-05-26

Similar Documents

Publication Publication Date Title
DE19526194C2 (de) Verfahren zur Feststellung eines Fehlers eines ICs unter Verwendung eines Strahls geladener Teilchen
DE2935261C2 (de) Anordnung zur Mustererkennung
DE3819425C2 (de)
DE3248928C2 (de)
DE2726746C3 (de) Verfahren und Einrichtung zur Fehlerkontrolle des Oberflächenmusters eines Objektes
DE4403768A1 (de) Analysesystem für integrierte Schaltungen, Elektronenstrahlmeßfühlersystem, und zugehöriges Fehlerisolationsverfahren
DE19525536C2 (de) Verfahren und Vorrichtung zur Feststellung eines Fehlers in einem IC unter Verwendung eines Strahls geladener Teilchen
DE10000690A1 (de) System und Verfahren zum Bestimmen des Ausbeute-Einflusses bei Halbleiter-Elementen
DE4433733A1 (de) IC-Analysesystem mit einer Ladungsteilchenstrahlvorrichtung
DE102020101344A1 (de) Interaktive instrumenten-messanalytik
EP0060321B1 (de) Verfahren für eine rasche interne Logikprüfung an integrierten Schaltungen
DE19824208A1 (de) Fehleranalyseverfahren und zugehörige Vorrichtung
DE60015472T2 (de) Telekommunikationsmasken-Testfähigkeit aufweisendes Test- und Messinstrument mit automatischer Anpassung an die Maske
DE2121330A1 (de) Verfahren und Schaltungsanordnung zum Prüfen elektronischer digital arbeitender Geräte und ihre Bauteile
DE10013012A1 (de) Röntgenfluoreszenzanalysevorrichtung
DE3304280C2 (de)
DE19513309A1 (de) IC-Testgerät mit einer Ionenstrahl-Vorrichtung und Testverfahren für einen IC
DE19734486C2 (de) Photomasken-Prüfgerät und Verfahren zum Prüfen von Photomasken
DE3009907C2 (de) Speicheradressensignalgenerator für eine automatische Justiereinrichtung einer Fernsehkamera
DE4439971A1 (de) Fehleranalysesystem für integrierte Schaltkreise
DE10111831A1 (de) Verfahren zum automatischen Suchen und Sortieren von Fehlersignaturen von Wafern
DE2952827A1 (de) Digitalisierung eines wiederkehrenden analogsignals
DE19610258A1 (de) IC-Fehlstellen-Suchvorrichtung und -verfahren
DE10226570A1 (de) Verfahren und Vorrichtung zum Sammeln und Anzeigen von BIT-Ausfall-Abbildungsinformationen
DE4126779C2 (de) Verfahren zum betrieb eines pufferspeichers zur erzeugung eines triggermusters sowie pufferspeichergeraet zur durchfuehrung des betriebsverfahrens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee