DE1945170A1 - Mikroelektrische Schaltung - Google Patents

Mikroelektrische Schaltung

Info

Publication number
DE1945170A1
DE1945170A1 DE19691945170 DE1945170A DE1945170A1 DE 1945170 A1 DE1945170 A1 DE 1945170A1 DE 19691945170 DE19691945170 DE 19691945170 DE 1945170 A DE1945170 A DE 1945170A DE 1945170 A1 DE1945170 A1 DE 1945170A1
Authority
DE
Germany
Prior art keywords
circuit
pattern
conductor
printing
printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691945170
Other languages
English (en)
Inventor
Norman Davey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Research Development Corp UK
Original Assignee
National Research Development Corp UK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Research Development Corp UK filed Critical National Research Development Corp UK
Publication of DE1945170A1 publication Critical patent/DE1945170A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/013—Thick-film circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Description

5.9.1969
WpL-Ing. Lamprecht MBnchwi 22, itolradorf*. Ii
National Research Development Corporation, London, S.W.I., Großbritannien
Mikroelektroniacha 'Schaltung
Die Erfindung "betrifft eine mikroelektroniaohe Schaltung, insbesondere aua mehreren Schichten.
Es ist bereits bekannt, eine mikroelektroniaohe Schaltung durch Siebdruck eines leitenden Druckfarbenmusters auf eine Iaolierunterlage herzustellen. Es ist ferner bereite bekannt, eine Isolierschicht auf einem derartigen Muster durch Siebdruck mit einer isolierenden oder dielektrischen Druckfarbe anzubringen und eine mikroelektronische Mehraohiohtensohaltung durch abwechselnden Siebdruck von leitenden Mustern und isolierenden Schichten herausteilen. Die Verbindung zwischen den Mustern in den verschiedenen Schichten kann duroh Verlängerung der Druokfarbenlinien der Muster in Bereiohe vorgenommen werden, die nioht von den dielektrischen Schichten bedeckt sind.
Es hat sich jedoch herausgestellt, daB die elektrischen Eigenschaften von Siebdruokstrukturen kritisch duroh den Zwischenraum, der zwischen dem Sieb der Siebdruokvorrichtung und der Oberfläohe vorhanden ist, auf der die Druckfarbe gedruckt wird, sowie durch den beim Drucken ausgeübten Druck, beeinträchtigt werden können. Um enge Toleranzen und eine gute Reproduzierbarkeit der. elektrischen Eigenschaften zu erreichen, müssen d«r Zwischenraum und de-r ausgeübte Druck in allen Abschnitten des gedruckten Musters konstant sein, weshalb «in·
009811/1313
293-(JX/3401/05} HdSc (7)
f 945170
aaB ^ ^-
sehr glatte und ebene Unterlage erforderlich iat. Die gedruokten Leitungszüge jeder Muaterechicht haben eine Dicke, die trotz ihrer Kleinheit beträchtlich, im Veiigleich ssu den -'fciffc* . schenräumen iat, die im allgemeinen, beim Siebdruck von Leitermustern Verwendet werden. Die Bildung eines Leitermusters sohafft daher eine stark ungleichmäßig·» unebene Etftoti* fü? das Siebdrucken nachfolgender Schichten, und die anschließend siebgedruckten Schichten sind dort dünner, wo sie irgendeine Linie des darunter liegenden Druckfarbenmusters kreuzen. Wenn eine Mehrsohichtenschaltung aus mehreren übereinanderliegenden Leitermustern hergestellt werden soll, nimmt die Ungleichmäßigkeit oder Unebenheit, die durch die Muster erzeugt wird, immer mehr zu, so daS die Gefahr der Ausbildung dünner Bereiche in den oberen Schichten sunimrat.
Die Ausbildung derartiger dünner Bereiche ist äußerst unerwünscht, da sie die elektrischen Eigenschaften verschlechtern und die Schaltung unzuverlässig machen können. Bin dünner Bereich in einer Isolierschicht verringert deren Durohschlagsspannung und erhöht deren Kapazität· Bin dünner Bereich in' einem darüberliegenden Leitungszug erhöht dessen elektrischen Widerstand. In Extremfällen können die dünnen Bereiche zu Überh.itzungen beim Betrieb führen oder eine Leitungsunterbreohung verursachen,
Ss ist daher Aufgabe der Erfindung, siebgedruokte mikroelektronische Mehrschichtenschaltungen und ein Verfahren zu deren Herstellung anzugeben, so da8 die Bildung dünner Bereiche auSerordentlich unwahrscheinlich ist oder vermieden wird. .
Das Verfahren sur Herstellung einer mikroelekrfercmlecAefi Schaltung ist gemäß der Erfindung dadurch gekennzeichnet., äs® ein-
Leitungs- und ein Isoliennuster in aufeinanderfolgenden Verfahrensaohrltten siebgedruckt werden, daß das Ieoliermuster im wesentlichen komplementär zum Leitungemuster 1st, so daß Druokfarbenbereiche des Isoliermustere an Druckfarbenbereiche des Leitungsmusters angrenzen, aber diese nicht überlappen, und daß das leoliermuater und das Leitermuster zusammen eine im wesentlichen ebene Oberfläche haben, um weitere siebgedrucktt Muster zur Herstellung der mikroelektronischen Schaltung aufzunehmen.
Eine mikroelektronische Schaltung mit mindestens drei auf einer Unterlage übereinanderliegenden Schichten ist gemäß der Erfindüng dadurch gekennzeichnet, daß mindestens eine der Schichten aus einem siebgedruokten Leitungemuster und einem siebgedruckten Isoliermuster besteht, daß das siebgedruckte Isolierauster im wesentlichen komplementär zum siebgedruckten Leitungemuster verläuft, so daß Druckfarbenbereiche des Isoliermusters an Druckfarbenbereiche des Leitermusters angrenzen, ohne diese zu überlappen, und daß das Isoliermuster und das Leitermuster eine im wesentlichen ebene Oberfläche haben, auf die obere Schichten der Schaltung siebgedruckt sind.
Ein typisches Ausführungsbeispiel gemäß der Erfindung kann aufweisen eine Isolierunterlage mit einer im wesentlichen ebenen Oberfläche, ein erstes Netzwerk oder Leitungsmuster aus Leitermaterial und ein erstes Isoliermueter aus Isolierstoff, die beide auf der im wesentlichen ebenen Oberfläche ausgebildet sind, so daß das Leitermuster das Isoliermuster begrenzt und beide zusammen eine im wesentlichen ebene Oberfläche haben, ferner eine Schicht aus einem Isolierstoff mit im wesentlichen konstanter Dicke, die auf dem ersten Leitermuster und Isoliermuster aufgetragen ist und sich über diese erstreckt, aber einige Abschnitte des ersten Leitermusters freiläßt, und ein zweites Netzwerk oder Leitermuster
0 0 9 811/1313
aus einem Leitmaterial, das auf der Sohioht aufgetragen ist und eioh über diese erstreokt, um einen Anschluß an freiliegenden Abschnitten des ersten Leitermusters herzustellen. Die Isolierstoffschicht kann mit einer Lochverteilung versehen sein, wobei sich jedes Loch an einer Stelle befindet, an der eine Verbindung vom ersten Leitermuster zum zweiten Leitermuater erforderlich ist, und in jedem Loch kann Leitermaterial niedergeschlagen werden, um die erforderliche Verbindung zwischen den Schichten ΙιβΓζμθΐβΙΙβη.
Falls eine Einrichtung auf einem Halbleiter-Chip oder -Stück an der Schaltung befestigt werden soll, kann ein Loch in jedem aufgebrachten Muster und jeder aufgebrachten Schicht vorgesehen sein, um eine Aussparung zu bilden, in dl· das Chip eingesetzt werden kann, wobei dessen freiliegende Kontaktflächen nach oben zeigen. Die Verbindungen mit dem Chip können dann durch anhaftendes Verbinden kurzer Verbindungsdrähte mit den Kontaktflächen des Chips und den freiliegenden Kontaktflächen eines Leitermusters in der obersten Sohioht der Schaltung hergestellt werden.
Ss ist üblich, jede siebgedruckte Schicht einer Wärmebehandlung BU unterziehen, um das Lösungsmittel oder das verwendete Siebdruckmittel auszutreiben und das gedruckte Isolier- oder Leitermaterial vor dem Aufbringen der nächsten Schicht zu stabilisieren. Für den Isolierstoff enthält die Druckfarbe gewöhnlich feinpulverisierte Teilchen einer niedrigschmelzenden. Glasur, die durch die Wärmebehandlung zusammenschmilzt. Das Zusammeneohaelzen der Glasur darf jedoch nicht zu einer größeren Verwerf «ng dee ßchaltutigemustere führen. Bei üblichen Glasuren ist eine «ehi? genaue Steuerung der Wärmebehandlungstemperatur erforderlich, um Verwerfungen eu vermeiden, und es ist praktisch unmöglich o*r zumindest äußeret schwierig, die Genauigkeit eines Ieolitrmu*ters während der V£i*a· behandlung aufrechtzuerhalten.
009811/1313
Ee let jedoch Möglich und nicht übtrmäiig tohwitrig, di· für dit Irfladung notwtnäigtn gtnautn Itolitrtohiohttn währtad •ufiriedtnsttlltnd stabilititrtndtr Vävatbthandlunft» su unterhalten, wenn «in geeigntttr Isolierstoff wit der in der anhängigen deutschen Patentanmeldung J 18 09 572.2 der gltiohen Anmelderin verwendet wird· Sie'Verwendung einea derartigen Isolierstoffs ermöglioht auoh tragbare Toleranzen der Wärmebehandlungstemperatur.
Der Isolierstoff, der in der deutsohen Patentanmeldung P 18 09 572.2 beschrieben ist, ist eine Glasurvsrbindung, die mit einem Anteil von !Teilchen eines feuerfesten Oxyds gemischt ist, der ausreicht, um die Fluidität des Isolierstoffs beträchtlich geringer als die Fluidität der Glasurverbindung selbst innerhalb eines Temperaturbereichs zu machen, der sich von der Temperatur, bei der das Zusammenschmelzen der Glasurverbindung beginnt, bis zu höheren Temperaturen erstreckt. Die Teilohen bestehen vorzugsweise aus einem Oxyd, das in die Glasurverbindung diffundiert, aber nioht einschmilzt, wenn es geschmolzen ist, und dadurch die Sohmelatemperatur der Glasurverbindung während längerer oder aufeinanderfolgender Wärmebehandlungen auf Werte bringt, die für tin Zuiammensohaelaen der Glasurverbindung autreicht. SIt feuerfesten Oxydteilchen können aua tin·» der folgenden Oxyde allein oder in Mitohung btstthtni Aluminiumoxid» BtrylliUMOxyd, 2irkottoxyd, Oaloiueoxyd odtr Magnteiuaoxyd natürliohe* oder »yn-fchetleohett U*- tfrungtt und Torsugtweitt 10 - 40 Jl *t# Itelierttofft autmaoht*; wit bereite in der Ott« »rw«im*em fattmtam^l*Mm« angtgttt» itt* Sit aiaturrtr¥imd»mf kam« a*t irftmetlmt* «lat odtr ti*e» aiaemitthuuf tt«ttlit*i Ait »it «es Ttrwe»4ttt» 0xy4-ttilchtn Ttrtriflioh itt und ia lit *at Oxyd -wie «|*m ttttftzlttta » 4iffundij»t. Ut Itellertttff «it« »it eint« fttitatttn Bi«li4tuek»ittel feetetht, fctitfitlmitt timt» erganiethtn Träferflftttii«·!*, Üt 4w*ek
009111/1313
ausgetrieben werden kann» um «in· Drucket*· su Bilden· &t· !•ilohen der Glaaur und de* OxjAa aUaeea fein f*attf aein, ua iitroh i·· lie» dir Si*»«»u*k¥*»»ieatu*i m f«kte, Ii* Mbi«i tjpiaoherweia* tin·« DuTOhAeaaer tob 2 · 3Oyttaufw*la*a.
Yl* bereite erwähnt wurde, kann der Anteil der Ozjdtellohen Torzugewelae 10 - 40 Oew.-jt betragen. Offensichtlich können ■ehr kleine Anteile der Oxydteilohen eine ungenügende Wirkung zeigen, um eine vertretbare Toleranz der Warmebehandlungetemperatur einzustellen. Hohe Anteile der Oxydteilchen kOnnen die Schmelztemperatur unerwünaoht erhöhen, die zum Zuaanunenaohmelzen der Glasur notwendig ist.
Die Erfindung soll anhand der Zeichnung näher erläutert werden. Es zeigern
Fig. 1(a), 1(b) und 1(o) echematieohe Schnitte durch einen. !Teil einer mikroelektronischen Schaltung während verechiedener Hersteliungastufen, hergestellt gemäS b«kmniitan Yertahreni
Fig. 2(e), 2(b) und 2(o) schematiaohe Schnitte durch einen fell einer mlkroelektroniaohen Schaltung gemäi der Erfindung wfthrend Yertchiedener Herstellungaatuftni und
3 «inen »ob.em*ti»cß*n Schnitt, an» de» di# Halterun« eine· Halbleiter-Ghlpe im ein·· ϊ· 11 »!ηβ* aikro*l*3fk*oisiacii»a SehaltuB« «tsltl der lrfim*u»# eraitiitlieh i#*t-
Die |i »ioÄmmm« let ι •^«soÄdere iat <^e ^;
Sie*· ie* f***u«fct< i^t f*i«i«ha«t0 : 1
**·*:< ϊ(») teift i» 4·* f»il «1*·« #ili;
. UUm n**et«*» ist, fWMrtlftf« f fe» /'r- ^
I iat, »«* t»] Si·»*»««*«* eiaey
■ - -. - - -
BADORiQfNAL
li#]|t »al*t*taa»i
i«: lekiekt·« ft««»
SeMsI tt. ftitteM £*
te* a»f: IiM Wtm
* Itolitrsohioht darauf gtaäB tinea bekannten Verfahren. Eine Wallt 4 wird gtgtn tin Sieb 3 der Biebdruckvorrlohtuug gepreßt und darüber Ton linkt nach rechts In der Zeichnung gtiogen, ua Druckfarbe 6 duroh dat Sieb 3 *uf die Unterlage 2 eur Hertttllung tiner Itolieriohicht 7 eu drücken, die sich wit gewüntoht Ubtr daa Leiterauster erstreckt, Pig. 1(b) seigt die fertige Schicht 7 nach dem Drucken»
Der Erfindung liegt die Erkenntnis zugrunde, daß die Menge der aufgetragenen Druckfarbe kritisch von dtm Zwischenraum zwischen dtr freien Lage des Siebs 3 und der zu bedruckenden Fläche, dem Druck, alt dta dit Waist 4 gtgen das Sieb 3 gepreßt wird, und Ton der Konsltttns der Druckfarbe neben anderen möglichen Variablen abhängt· Dit Dicke des Leiters 1 ändert den Zwischenraum und abglicherweite auoh den AnpreSdruok, wenn die Waise Ubtr dtn Leiter t rollt· Infolgedessen bleibt die Isolitreohioht 7 an den Stellen, an dtntn alt übtr tlntn Leiter verläuft, unttr ihrer Itnndiokt, was aus Fig. 1(b) trtiontlioh itt.
* Bei tlntr In dtr Praxis auegeführten Schaltung sjLnd la allgeatlntn cwti oder aehr Ltittrausttr alt isolierten übtrkreusungtttellen erforderlich. Daher kann ein sweittt Ltittrausttr auf dit Ieoliereohioht «itbgtdruokt werden, und eint «weite Itolitrtohloht und tin drittes Leitermuster können anschließend gewiintohttnfalls aufgedruckt werden.
flg. 1(o) ttigt tlntn Qutrtohnltt diagonal duroh tint itolltrte Obtrkrtutungtttellt, an dtr tin Ltlter 8 einet swtiten Leiter« auetere den Leiter 1 dta trtttn Leiteraueters übtrkreutt, dtr Toa Leiter 1 duroh einen dünnen Bereich dtr lioliereohicht 7
* ^ itoliert 1st· line aweite leoliereohioht 9 befindet «loh aber „ ftta avtltta Leitermueter» It itt leicht ersiohtlioh, dal dit
überlade rung der beiden Leiter 1 und 8 la tJberkreueungebereioh . «ine »etrmohtliohe Variation dtt Iwitohtnrauat ewitohen Bieb
i^ 00Ü11/1313
und Druckfläche bewirkt und die Gefahr einer beträchtlichen t Verringerung der Dicke der zweiten Isolierschicht 9, wo sie den überkreueungsbereich durchläuft, mit sich bringt.
Fig. 2(a), 2(b) und 2(c) zeigen Einzelheiten eines AueführungebtiapielB gemäß der Erfindung, bei dem die oben erwähnten unerwünschten Di okeeohwankunge η de· gedruckten Material· im wesentlichen vermieden werden.
# ■■ " . ■
Fig» 2(a) zeigt zwei Leiter 10 und 11 eines ersten Ltitermusters,
das auf die ebene Oberfläche einer keramischen Unterlage 12 gedruckt ist, was an sich bereite bekannt ist* Fig. 2(b) zeigt Teile 13 tines Iiolitrmusttrs, da· auf die Struktur von Fig. 2(a) gedruckt ist. Eb ist ersichtlich, daß da· Ieolitrmuetor im weesntlichen komplementär zum Leitermueter verläuft« so daß die Druckfarbenflachen des Ispliermueters an die Druckfarben-' flächen dtβ Leiterauster· angrenzen, aber diese niont überlappen, und das Ieoliermuster und dft· Leitermueter eine im wesentlichen ebene Oberfläche zum weiteren Bedrucken bilden.
Weitere Sohiohten, die jeweils ein Leitermunter und ein Isoliermueter aufweisen oder in manchen Fällen nur aus einer Isolierschicht bestehen, die gewisse Kontaktflächen de· darunterliegenden Leitermueters frei läßt, können durch Bedrucken der Struktur von Fig· 2(b) hergestellt werden.
Fig. 2(o) zeigt einen fell einer Schaltung aus drei Schichten, die jeweils ein Ltitemuster und ein Isoliermueter aufweisen. Links in der Zeichnung ist gtnautr tine Verbindung ewiechen tinte Leiter H itt dtr ewtittη Schicht und des Ltittr 10 der ersten Schicht gtceigt. Rechte in Fig. 2(o) ist feuautr eint ieolitrtt ÜbtrkrtUBungssttllt gezeigt* Link· in Fig. 2(o) wird dit erfordtrliche Ttrbindung einfach durch Drucken dt· LtiWr· H auf tint frei litgtnde Oberfläche de· Leiter· 10, us diesen zu kontaktieren, hergeetellt. Rechte In Flg. 2(o)
009811/1313
wird der Leiter 11 der ersten Schicht durch einen Abschnitt 15 des Isoliermusters der zweiten Schicht bedeckt, die den Leiter 14 unterbricht. Die beiden Teile dee Leiters 14· sind durch eine Brücke 16 verbunden, die Teil des Leitermusters in der dritten Schicht ist.
In manohen Ausführungsbeispielen kann das Iaoliermuster der zweiten oder irgendeiner Zwischenschicht einfach als Folie mit einer Verteilung von Löchern an den Stellen, an denen Durchgangsverbindungen gewünscht sind, ausgebildet sein, und die kleinen Löcher für diese Durchgangsverbindungen können mit einem Leitermaterial ausgefüllt werden, während das Leitermuster der nächsten Schicht in einem einzigen Druckvorgang aufgedruckt werden kann,,
Einrichtungen, die auf getrennten Halbleiter-Chips hergestellt sind, können in der Schaltung gemäß Fig. 3 befestigt werden. Ein loch- oder druckfarbenfreier Bereich ist in jedem Muster jeder Schicht vorgesehen. Diese Bereiche, die miteinander fluchten, bilden eine Aussparung, in der ein Chip 20 montiert werden kann, wie aus Fig. 3 ersichtlich ist. Das Chip 20 kann einfach in die Aussparung gesetzt werden, wird aber vorzugsweise an der Unterlage 12 durch einen geeigneten Kleber, z.B. ein Epoxydharz, oder durch eine Goldlegierungabindung anhaftend befestigt. Leiter 21 in der obersten Schicht der Schaltung sind mit Kontaktbereichen an der Oberfläche des Chips 20 durch kurze Verbindungsdrähte 22 verbunden. Die Drähte 22 werden mit den Leitern 21 und den Kontaktbereichen des Chips durch, übliche Wärme-Druck-Behandlung anhaftend verbunden.
Die in Fig. 2 und 3 gezeigten Schaltungen wurden auf Aluminiumoxydunterlagen mit einer Dicke von 0,6 mm und mit einer Oberfläche nrauhhe it von 0,5yU. hergestellt. Die Leitermuster wurden mit einer goldmetallisierenden Paste, nämlioh der Hanovia
009811/1313
Paste Gold Nr. 8637 der Engelhard Industries Ltd., gedruckt. Nach dem Drucken wurde jede· Muster bei 150 0C getrocknet und bei 850 0O für 10 min wärmetoehandelt. Der verwendete Isolierstoff war eine Mischung von 80 Gew.-?i Glaeurpulver und 20 Gew.-# Aluminiumoxydpülver. Das Glasurpulver war ein Borosilikatglas (Nr. 13620 der Blythe Colours ltd.)» während das Aluminiumoxyd eine maximale Teilchengröfle von 2 Z-c-hatte (geliefert von Sherman Chemical Ltd.). Das Gemisch von Glasur und Aluminiumoxyd wurde mit einem gleichgroßen Volumen einer inerten Flüssigkeit gemischt, um eine als Siebdruckfarbe geeignete Paste zu ergeben. (Die Flüssigkeit wurde von der Blythe Colours Ltd. unter der Bezeichnung "Siebmittel N485" geliefert). Nach dem Drucken wurde jedes Isoliermuster bei 150 0C getrocknet und dann bei 850 0C 10 min lang wärmebehandelt. Jedes Muster war etwa 0,025 mm dick. Löcher für die Durchgangsverbindungen wurden als im wesentlichen rechteckige Fenster mit im wesentlichen einer Breite von 0,25 mm und einer Länge von 0,6 mm hergestellt. Löcher mit einer Breite von 1,25 mm und einer Länge von 1,25 mm wurden zur Herstellung von Aussparungen für die Halbleiter-Chips gemäß Fig. 3 verwendet.
In Abwandlung des eben beschriebenen Verfahrens wird das erste zu druckende Muster von zwei eine Schicht bildenden Mustern nur getrocknet, wonach das komplementäre Muster gedruckt, getrocknet und geprüft wird, und anschließend werden beide Muster der geeigneten Wärmebehandlung (850 0C für 10 min bei Verwendung der eben angegebenen Werkstoffe) in einem einzigen Arbeitsgang unterzogen.
Die erforderliche Wärmebehandlungstemperatur und -zeit hängen von den verwendeten Werkstoffen ab.
009811/1313

Claims (1)

  1. Patentaneprüohe
    Klkroilektronlföht Schaltung au· mindesten· drei Bohlohten, die duroh aufeinanderfolgendeβ Siebdrücken unter Verwendung von •lekirUoh·· Leitermaterial and elektrieohem Ieolieretoff als Druckfarben hergestellt Bind, dad u roh g β k · η η -■•lohnt t, daß uindtettne eine Sohioht der Schaltung aus •int» liti^»rMuettr (10, 11) und eine« Isolieraueter (13) beateht* da« i« weeentliohen koepleatntär zu dea Leitemueter (10» 11) TerlKuft, eo daB Druokfarbenbereiohe des Ieolier-■u*t»r· (13) an Druckfarbenbereiche dee Leitereuetere (10, 11) anfr«n*«nf ab«r di··· nioht überlappen, und da· ieolieraueter (19) uad da· iAiteraueter (10, 11) cueaaaen eine in weeentliohen •bene Ob·rfIKehe tür Aufnahae weiterer eiebgedruokter Muster (U- 16) 4·Γ »ikroelektronieohen Schaltung «eigen.
    2, Mlkro#l«ktroal*ohe Sohaltung nach Anepruch 1, d ad u r c h (tkiDDti lohn· t, daS In jedeia Mueter jeder Sohioht ■indeat·!!· ein druokfarbenfreier Bereioh dort rorhanden iet, wo ·In· Itnrlchtunt *uf tin·* Halbl·iter-Ohip (20) an der ßohaltUtt« b*fe»tlgt werden eoll, ·ο daB di· druokfarbenfreien : BeraUh· «la· ÄMieparung für die Aufnahae d·· Ohlp· (20) bilden, ] uaÄ ta· fertiatttagen (22) Ton den KontaktfHlohen auf dea Ohip ' ■ , (80} au fnUiiiliAii I^lterMterial (21) in der ober«ten ψ B#|il<iht ,fPtir Schaltung hergeetelit aind.
    -»·■'■
    009811/1313
    Leerseite
DE19691945170 1968-09-05 1969-09-05 Mikroelektrische Schaltung Pending DE1945170A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB42381/68A GB1276095A (en) 1968-09-05 1968-09-05 Microcircuits and processes for their manufacture
GB4238068 1968-09-05

Publications (1)

Publication Number Publication Date
DE1945170A1 true DE1945170A1 (de) 1970-03-12

Family

ID=26264888

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691945170 Pending DE1945170A1 (de) 1968-09-05 1969-09-05 Mikroelektrische Schaltung

Country Status (5)

Country Link
US (1) US3622384A (de)
DE (1) DE1945170A1 (de)
FR (1) FR2017464A1 (de)
GB (1) GB1276095A (de)
NL (1) NL6913521A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0111152A2 (de) * 1982-11-09 1984-06-20 F &amp; O Electronic Systems GmbH &amp; Co. Verfahren zur Herstellung elektronischer Schaltelemente und/oder Schaltungen in Vielschicht-Dickfilmtechnik (Multilayer Thick Film Technology) auf einem Substrat und dergestalt hergestellte Schaltelemente und/oder Schaltungen

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838442A (en) * 1970-04-15 1974-09-24 Ibm Semiconductor structure having metallization inlaid in insulating layers and method for making same
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
JPS4835778A (de) * 1971-09-09 1973-05-26
JPS4834686A (de) * 1971-09-09 1973-05-21
JPS5123870B2 (de) * 1972-10-02 1976-07-20
GB1445591A (en) * 1973-03-24 1976-08-11 Int Computers Ld Mounting integrated circuit elements
US4023197A (en) * 1974-04-15 1977-05-10 Ibm Corporation Integrated circuit chip carrier and method for forming the same
US3934335A (en) * 1974-10-16 1976-01-27 Texas Instruments Incorporated Multilayer printed circuit board
US4045636A (en) * 1976-01-28 1977-08-30 Bowmar Instrument Corporation Keyboard switch assembly having printed circuit board with plural layer exposed contacts and undersurface jumper connections
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
US4445274A (en) * 1977-12-23 1984-05-01 Ngk Insulators, Ltd. Method of manufacturing a ceramic structural body
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
US4576900A (en) * 1981-10-09 1986-03-18 Amdahl Corporation Integrated circuit multilevel interconnect system and method
US4479991A (en) * 1982-04-07 1984-10-30 At&T Technologies, Inc. Plastic coated laminate
US5220488A (en) * 1985-09-04 1993-06-15 Ufe Incorporated Injection molded printed circuits
AU6285386A (en) * 1985-09-04 1987-03-24 Allen-Bradley International Ltd. Manufacture of electrical circuits
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
US5176771A (en) * 1991-12-23 1993-01-05 Hughes Aircraft Company Multilayer ceramic tape substrate having cavities formed in the upper layer thereof and method of fabricating the same by printing and delamination
US5285690A (en) * 1992-01-24 1994-02-15 The Foxboro Company Pressure sensor having a laminated substrate
US5315485A (en) * 1992-09-29 1994-05-24 Mcnc Variable size capture pads for multilayer ceramic substrates and connectors therefor
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
US5656081A (en) * 1995-06-07 1997-08-12 Img Group Limited Press for printing an electrical circuit component directly onto a substrate using an electrically-conductive liquid
US5758575A (en) * 1995-06-07 1998-06-02 Bemis Company Inc. Apparatus for printing an electrical circuit component with print cells in liquid communication
EP0857348A4 (de) * 1995-10-07 2000-07-05 Bemis Co Inc Mit einer auf einem substrat gedruckten leitfähigen flüssigkeit hergestelltes bauteil für elektrische schaltungen
US6248964B1 (en) 1999-03-30 2001-06-19 Bourns, Inc. Thick film on metal encoder element
US6287890B1 (en) * 1999-10-18 2001-09-11 Thin Film Module, Inc. Low cost decal material used for packaging
US6730857B2 (en) * 2001-03-13 2004-05-04 International Business Machines Corporation Structure having laser ablated features and method of fabricating
AU2002344789A1 (en) * 2001-06-19 2003-01-02 E.L. Specialists, Inc. Uv-curable inks for ptf laminates (including flexible circuitry)
US7615481B2 (en) * 2006-11-17 2009-11-10 Ricoh Company, Ltd. Method of manufacturing multilevel interconnect structure and multilevel interconnect structure
EP2291691B1 (de) * 2008-05-13 2017-02-22 Franck Guigan Gedruckte optische elemente
FR2931257A1 (fr) * 2008-05-13 2009-11-20 Franck Andre Marie Guigan Reseaux lenticulaires imprimes
MX2011002323A (es) * 2008-09-03 2011-04-05 Usg Interiors Inc Modulo electricamente conductor.
US9208924B2 (en) * 2008-09-03 2015-12-08 T+Ink, Inc. Electrically conductive element, system, and method of manufacturing
US20100170616A1 (en) * 2008-09-03 2010-07-08 Usg Interiors, Inc. Electrically conductive tape for walls and ceilings
DE202009017825U1 (de) 2009-02-14 2010-09-23 Luxexcel Holding Bv Vorrichtung zur Lenkung von Lichtstrahlen
ES2544128T3 (es) 2010-06-07 2015-08-27 Luxexcel Holding B.V. Método para imprimir estructuras ópticas
DE102010062547B4 (de) * 2010-12-07 2021-10-28 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schaltungsanordnung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2692321A (en) * 1950-12-15 1954-10-19 William M Hicks Resistor
US3169892A (en) * 1959-04-08 1965-02-16 Jerome H Lemelson Method of making a multi-layer electrical circuit
US3374110A (en) * 1964-05-27 1968-03-19 Ibm Conductive element, composition and method
US3391454A (en) * 1965-03-10 1968-07-09 Litton Systems Inc Shielded etched circuit conductor
US3317653A (en) * 1965-05-07 1967-05-02 Cts Corp Electrical component and method of making the same
US3434877A (en) * 1965-07-16 1969-03-25 Rca Corp Metallic connection and the method of making same
US3513022A (en) * 1967-04-26 1970-05-19 Rca Corp Method of fabricating semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0111152A2 (de) * 1982-11-09 1984-06-20 F &amp; O Electronic Systems GmbH &amp; Co. Verfahren zur Herstellung elektronischer Schaltelemente und/oder Schaltungen in Vielschicht-Dickfilmtechnik (Multilayer Thick Film Technology) auf einem Substrat und dergestalt hergestellte Schaltelemente und/oder Schaltungen
EP0111152A3 (de) * 1982-11-09 1987-08-05 F &amp; O Electronic Systems GmbH &amp; Co. Verfahren zur Herstellung elektronischer Schaltelemente und/oder Schaltungen in Vielschicht-Dickfilmtechnik (Multilayer Thick Film Technology) auf einem Substrat und dergestalt hergestellte Schaltelemente und/oder Schaltungen

Also Published As

Publication number Publication date
NL6913521A (de) 1970-03-09
GB1276095A (en) 1972-06-01
FR2017464A1 (de) 1970-05-22
US3622384A (en) 1971-11-23

Similar Documents

Publication Publication Date Title
DE1945170A1 (de) Mikroelektrische Schaltung
DE3738343C2 (de)
DE2558361C2 (de) Verfahren zum Herstellen von durchgehend metallisierten Bohrungen in mehrschichtigen keramischen Moduln
DE60001776T2 (de) Einkapselungsverfahren einer halbleiteranordnung mit einem anisotropisch leitenden klebstoff
DE60038276T2 (de) Vielschicht-Piezoelement und dessen Herstellungsverfahren
DE2735484C2 (de) Verfahren zur Herstellung von Dickfilm-Varistoren mit Zinkoxid als Hauptkomponente
DE3612084C2 (de)
DE3621667C2 (de)
DE3150880A1 (de) &#34;leitende paste und verfahren zu ihrer herstellung&#34;
DE2411259B2 (de) Verfahren zur Herstellung integrierter Schaltkreise
DE112005000014T5 (de) Innenleiterverbindungsstruktur und Mehrschichtsubstrat
DE102007058497A1 (de) Laminierte mehrschichtige Leiterplatte
DE2059919A1 (de) Transparenter Isolierungswerkstoff fuer den Siebdruck
DE4304788A1 (de) Autoglasscheibe mit einer aufgedruckten Leiterstruktur
DE3722576C2 (de)
DE4341867A1 (de) Verfahren zum Drucken eines Verbindungsmittels
DE1907567A1 (de) Elektrische Schaltungseinheit
DE60031943T2 (de) Verfahren zur herstellung von elektronischen bauteilen
DE3717157A1 (de) Zusammengesetztes elektronisches bauelement mit einem widerstand und verfahren zu seiner herstellung
DE3016412A1 (de) Temperaturabhaengiges elektrisches bauelement und verfahren und material zur herstellung desselben
EP1425167A2 (de) Verfahren zur herstellung eines keramischen substrats und keramisches substrat
DE102004047007B4 (de) Verfahren für das Herstellen eines Keramiksubstrats für elektronische Dünnschicht-Bauelemente
DE4103294A1 (de) Verfahren zum herstellen von elektrisch leitenden durchkontaktierungen in keramiksubstraten
DE1646874A1 (de) Leitfaehige Zusammensetzung
DE2028605A1 (de)

Legal Events

Date Code Title Description
OHN Withdrawal