DE1549523B2 - Datenverarbeitungsanlage - Google Patents
DatenverarbeitungsanlageInfo
- Publication number
- DE1549523B2 DE1549523B2 DE19671549523 DE1549523A DE1549523B2 DE 1549523 B2 DE1549523 B2 DE 1549523B2 DE 19671549523 DE19671549523 DE 19671549523 DE 1549523 A DE1549523 A DE 1549523A DE 1549523 B2 DE1549523 B2 DE 1549523B2
- Authority
- DE
- Germany
- Prior art keywords
- register
- information
- busbar
- data processing
- local
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7896—Modular architectures, e.g. assembled from a number of identical packages
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
Description
Die vorliegende Erfindung betrifft eine Datenverarbeitungsanlage mit einer Anzahl von Anlageteilen,
welche durch Kommandos, die entsprechend dem Inhalt eines Befehlsregisters von einem Hauptsteuerteil
erzeugt werden, steuerbar sind, jeweils Register sowie Verknüpfungsglieder enthalten und alle durch eine
Informationssammelschiene verbunden sind, mit der die Register über durch entsprechende Kommandos
gesteuerte, als Torschaltungen arbeitende Verknüpfungsglieder gekoppelt sind.
Eine Datenverarbeitungsanlage dieser Art ist z.B. aus der deutschen Auslegeschrift 1206 183 und der
Zeitschrift »Proceedings of the Eastern Joint Computer Conference« 1959, Seiten 48 bis 57 bekannt.
Im Zuge der Entwicklung der Halbleitertechnik hat sich der Aufbau der Schaltungseinheiten von Datenverarbeitungsanlagen
fortlaufend vereinfacht, an der Verdrahtung der Anlagenteile miteinander hat sich
jedoch nichts Wesentliches geändert. Insbesondere ist
ίο nach wie vor eine große Anzahl von Steuerleitungen
zwischen dem Leitwerk oder der Hauptsteuereinheit der Datenverarbeitungsanlage und den gesteuerten
Anlageteilen, insbesondere den zahlreichen Torschaltungen, durch die die verschiedenen Register der Anlageteile
mit der zur Übertragung der Information zwischen den Anlageteilen dienenden Informationssammelschiene
gekoppelt sind.
Die große Anzahl der bisher erforderlichen Steuerleitungen ist bei Datenverarbeitungsanlagen, die mit
diskreten Bauelementen aufgebaut sind, aus Kostengründen unerwünscht und bei moderneren Datenverarbeitungsanlagen,
die mit integrierten Schaltkreisen aufgebaut sind, führt sie sogar zu ernstlichen Problemen.
Es ist inzwischen nämlich möglich geworden, sogenannte integrierte Großschaltungen herzustellen,
bei denen eine große Anzahl, beispielsweise 100 bis 200 miteinander verbundener Verknüpfungsglieder
u. dgl. auf einem einzigen Schaltungsplättchen zusammengefaßt sind. Es ist zu erwarten, daß in absehbarer
Zukunft integrierte Großschaltungen mit bis zu 400 und mehr Verknüpfungsgliedern und Schaltungselementen
wirtschaftlich hergestellt werden können. Während die Anzahl der Schaltungselemente, die auf
einem Schaltungsplättchen untergebracht werden können, der Fläche des Schaltungsplättchens proportional
ist, ist der für die Anschlußklemmen zur Verfugung stehende Platz am Rand des Plättchens nur proportional
zum Umfang des Plättchens. Es läßt sich abschätzen, daß sich am Umfang des Schaltungsplättchens
einer integrierten Großschaltung ungefähr 100 bis 120 Anschlußklemmen anbringen lassen. Wenn
man die Datenverarbeitungsanlage also mit dem bekannten Verdrahtungsschema aufbaut, wird der Anzahl
der Schaltungselemente, die eine integrierte Großschaltung enthalten kann, sehr bald dadurch eine
Grenze gesetzt, daß die Anschlußmöglichkeiten für Steuerleitungen u.dgl. erschöpft sind.
Der vorliegenden Erfindung liegt dementsprechend
die Aufgabe zugrunde, die Anzahl der Anschlüsse, die von einem Anlageteil einer Datenverarbeitungsanlage
nach außen führen, so klein wie möglich zu halten.
Diese Aufgabe wird gemäß der Erfindung durch eine Datenverarbeitungsanlage der eingangs genannten
Art gelöst, die dadurch gekennzeichnet ist, daß der Hauptsteuerteil mit den Anlageteilen sowohl
über die Informationssammelschiene, der er die Kommandos zur Steuerung der Anlageteile zuführt, als
auch über eine Kennungssammelschiene gekoppelt ist, der er Register-Richtungs-Kennsignale zuführt,
welche dasjenige Register in einem der Anlageteile bezeichnen, das Information von der Informationssammelschiene
aufnehmen oder an diese abgeben soll, und daß jeder Anlageteil ferner enthält: j
a) ein mit der Informationssammelschiene über i eine Torschaltung verbundenes örtliches Korn- j
mandoregister,
b) eine mit Kennungssammelschiene verbundene
b) eine mit Kennungssammelschiene verbundene
Erkennungsschaltung, die auf die für den betreffenden
Anlageteil bestimmten Register-Richtungs-Kennsignale anspricht und die entsprechende
Torschaltung zwischen der Informationssammelschiene und dem identifizierten Register des betreffenden Anlageteiles auftastet,
und
c) einen örtlichen Steuerteil, der dem Inhalt des örtlichen Kommandoregisters entsprechende
Steuersignale für die zu steuernde Anordnung des betreffenden Anlageteiles erzeugt.
Bei der Datenverarbeitungsanlage gemäß der Erfindung wird die Anzahl der für die verschiedenen Anlageteile erforderlichen äußeren Anschlüsse also dadurch im Vergleich zu den bekannten Datenverarbeitungsanlagen erheblich verringert, daß die verschiedenen Steuersignale, z. B. die Auftastimpulse für die Register-Torschaltungen, nicht über individuelle Leitungen, sondern in codierter Form über eine eigene Sammelschiene übertragen werden. Es wird also z. B. an Stelle der 127 individuellen Steuerleitungen nur eine Kennungssammelschiene mit sechs Adern benötigt.
Bei der Datenverarbeitungsanlage gemäß der Erfindung wird die Anzahl der für die verschiedenen Anlageteile erforderlichen äußeren Anschlüsse also dadurch im Vergleich zu den bekannten Datenverarbeitungsanlagen erheblich verringert, daß die verschiedenen Steuersignale, z. B. die Auftastimpulse für die Register-Torschaltungen, nicht über individuelle Leitungen, sondern in codierter Form über eine eigene Sammelschiene übertragen werden. Es wird also z. B. an Stelle der 127 individuellen Steuerleitungen nur eine Kennungssammelschiene mit sechs Adern benötigt.
Eine Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß Anlageteile, die zusammen eine
Einheit der Datenverarbeitungsanlage bilden, ein Zustandsregister enthalten.
Vorzugsweise ist jeder Anlagenteil als integrierte Großschaltung. aufgebaut.
Nachfolgend wird ein Ausführungsbeispiel der Erfindung an Hand von Zeichnungen näher erläutert.
Es zeigt
Fig. 1 das Schaltbild eines Teiles einer Datenverarbeitungsanlage gemäß einem Ausführungsbeispiel
der Erfindung,
Fig. 2 das Schaltbild eines in Fig. 1 in Blockform dargestellten Rechenwerkes der Datenverarbeitungsanlage
und
Fig. 3 ein Schaltbild eines Teiles des Rechenwerkes gemäß Fig. 2.
Die in Fig. 1 als Ausführungsbeispiel der Erfindung dargestellte Datenverarbeitungsanlage enthält
eine Kennungs-Sammelschiene IDEN, eine Informationssammelschiene INFO und eine Antwort-Sammelschiene
RPLY. An die Sammelschienen sind verschiedene Einheiten angeschlossen, und zwar eine
. Hauptsteuereinheit MCU, eine Adressenmanipuliereinheit AMU, eine Speichereinheit MU, eine Recheneinheit
AU und eine Eingabe-Ausgabeeinheit IOU.
Jede dieser Einheiten enthält Register, deren Bezeichnungen die von ihnen zu erfüllenden Funktionen
andeuten. Beispielsweise enthält die Hauptsteuereinheit MCU ein Befehlsregister IR, die Adressenmanipuliereinheit
AMU ein Befehlsadressenregister IAR und ein Operandenadressenregister OAR, die Speichereinheit
MU ein Speicheradressenregister MAR und ein Speicherdatenregister MDR, die Eingabe-Ausgabeeinheit
IOU ein Dateneingaberegister IN und ein Datenausgaberegister OUT und schließlich
die Recheneinheit AU (Fig. 2) ein A-Operandenregister
OPA, ein B-Operandenregister OPB und ein Akkumulatorregister ,4CC. Jedes dieser Register enthält
Schaltungsbausteine wie Flipflops zum Speichern einer großen Anzahl von Informationsbits. Die Informations-Sammelschiene
INFO umfaßt eine große Anzahl von Leitern für eine entsprechende Anzahl von Informationsbits. Zwischen einem der Register
und der Informations-Sammelschiene INFO können mittels steuerbarer Torschaltungen eine Anzahl von
Informationsbits gleichzeitig (simultan) übertragen werden. Beispielsweise bezeichnet das Schaltsymbol
10 eine Anzahl von simultan steuerbaren Torschaltungen zur Übertragung einer entsprechenden Anzahl
von Informationsbits von der Informations-Sammelschiene INFO zum Befehlsregister IR. Die Torschaltungen
können z. B. aus UND-Gliedern bestehen und sind in den Figuren durch das übliche, schildförmige
ίο Schaltungs-Symbol mit dem Multiplikationssymbol
(·) dargestellt.
Zusätzlich zu den genannten Registern enthält jede Einheit der Anlage nach F i g. 1 mindestens ein Kommandoregister
CR sowie ein Zustandsregister, in der Hauptsteuereinheit MCU als Hauptzustandsregister
MSjR und in den übrigen Einheiten als örtliches Zustandsregister LSR bezeichnet. Diese zusätzlichen
Kommandoregister und Zustandsregister sind in ähnlicher Weise mit Torschaltungen für die steuerbare
Übertragung von Informationsbits zwischen dem betreffenden Register und der Informations-Sammelschiene
INFO ausgestattet. Die Informationsübertragung zwischen der Informations-Sammelschiene und
den Registern kann je nach dem Zweck der einzelnen Register in der einen oder der anderen Richtung oder
auch in beiden Richtungen erfolgen.
Sämtliche Torschaltungen für die Informationsübertragung zwischen der Informations-Sammelschiene
INFO und einem Register stehen unter der Steuerung einer zugehörigen Register-Richtungs-Erkennungsschaltung
R. Diese Erkennungsschaltungen R empfangen jeweils Signale aus der vieldrähtigen
Kennungs-Sammelschiene IDEN. Die einzelnen Erkennungsschaltungen R tasten mit ihrem Ausgangssignal
oder mit ihren Ausgangssignalen Torschaltungen auf, um eine Informationsübertragung zwischen
der Informations-Sammelschiene INFO und einem erkannten Register in einer erkannten Richtung
zu ermöglichen. Das heißt, das jeweils in der Kennungs-Sammelschiene IDEN anwesende Register-Richtungs-Kennsignal
wird von der entsprechenden Erkennungsschaltung R erkannt und bewirkt eine Auftastung entsprechender Torschaltungen, so
daß die Informationsübertragung aus dem betreffenden Register oder in das betreffende Register erfolgen
kann. Jede Erkennungsschaltung ist außerdem mit einem Ausgang an die Antwort-Sammelschiene
RPLY angeschlossen, um zu signalisieren (anzuzeigen), wenn eine Informationsübertragung vollständig
durchgeführt ist.
Jede der in Fi g. 1 gezeigten Einheiten enthält mindestens
einen örtlichen Steuerteil LP, der an ein entsprechendes Kommandoregister CR in der betreffenden
Einheit angeschlossen ist. Die örtlichen Steuerteile LP in den verschiedenen Einheiten empfangen
jeweils den Inhalt eines entsprechenden Kommandoregisters Ci? und liefern Steuersignale für die
Behandlung des Inhalts anderer Register in der betreffenden Einheit. Anders als ein einziger gemeinsamer
Zentralteil in einem herkömmlichen Computer sind die örtlichen Steuerteile LP, die auf die Einheiten
in der Anlage nach Fig. 1 verteilt sind, verhältnismäßig
einfach ausgeführt und lediglich dazu eingerichtet, diejenigen begrenzten Verarbeitungsschritte
durchzuführen, die im Zusammenhang mit dem Inhalt der anliegenden Register erforderlich sind. Beispielsweise
werden die mit 11 und 12 bezeichneten örtlichen Steuerteile LP in der Adressenmanipuliereinheit
AMU benötigt, um die Inhalte der Adressenregister
IAR und OAR sowie des örtlichen Zustandsregisters LSR zu erhöhen, zu erniedrigen und anderen verhältnismäßig
einfachen Operationen zu unterziehen. In der Speichereinheit MU werden die mit 13 und 14
bezeichneten örtlichen Steuerteile LP lediglich benötigt, um das Einspeichern oder Heraussuchen von Informationen
im Speicher MS zu steuern und einfache Operationen im Zusammenhang mit der Paritätserzeugung und -prüfung sowie der Zustandsregistrierung
durchzuführen. In der Eingabe-Ausgabeeinheit /Ot/werden die mit 15 und 16 bezeichneten örtlichen
Steuerteile LP einfach für die Steuerung der Pufferungsoperationen benötigt, die sich bei der Informationsübertragung
zwischen der Eingabe-Ausgabeeinrichtung IOD und der Datenverarbeitungsanlage
ergeben.
Die Hauptsteuereinheit MCU unterscheidet sich von den anderen Einheiten der Anlage nach Fig. 1
darin, daß sie zusätzlich zum örtlichen Steuerteil LP noch einen Hauptsteuerteil MP enthält. Der Hauptsteuerteil
MP ist etwas komplexer aufgebaut, da seine Hauptaufgabe darin besteht, den Inhalt des Befehlsregisters
IR auszuwerten sowie entsprechende Signale zu erzeugen und in die Sammelschienen IDEN und
INFO zu schicken, um Quellen- und Bestimmungsregister an anderen Stellen der Anlage kenntlich zu machen
(zu identifizieren) sowie Kommandos für die Übertragung nach identifizierten Kommandoregistern
CR in der gesamten Anlage auszugeben. Der Hauptsteuerteil MP wird bei der Verarbeitung des
Inhalts des Befehlsregisters IR außerdem auch durch Eingangssignale vom örtlichen Steuerteil LP und vom
Hauptzustandsregister MSR gesteuert. Der Hauptsteuerteil MP erhält ferner Eingangssignale von der
Antwort-Sammelschiene RPLY, durch die ihm angezeigt wird, daß eine andere Einheit in der Anlage eine
identifizierte Informationsübertragung vollständig durchgeführt hat.
Eine Befehlseinholschaltung IFM, die als zur Hauptsteuereinheit MCU gehörig angesehen werden
kann, ist mit Ausgängen an die Kennungs-Sammelschiene IDEN und die Informations-Sammelschiene
INFO sowie mit einem Eingang an die Antwort-Sammelschiene RPLY angeschaltet. Die Informationseinholschaltung
steuert die Übertragung eines identifizierten Befehls von einem Speicher MS in der
Speichereinheit zum Befehlsregister IR auf Grund des Inhalts des Befehlsadressenregisters IAR. Die Hauptsteuereinheit
MCU steuert dann auf Grund des Inhalts des Befehlsregisters IR die Durchführung des
Befehls durch die Datenverarbeitungsanlage, der z. B. die sukzessive Durchführung verschiedener Elementaroperationen
und die Erhöhung oder konditioneile Modifikation des Inhalts des Befehlsadressenregisters
IAR beinhalten kann. Anschließend benutzt die Befehlseinholschaltung IFM den neuen Inhalt des Befehlsadressenregisters
IAR dazu, den nächsten Befehl herauszuholen und zum Befehlsregister IR zu übertragen.
An Hand der F i g. 2 und 3 soll jetzt die Recheneinheit AU beschrieben werden, die ungefähr 60 % der
Bauelemente oder des Schaltungsaufwands der gesamten Anlage umfassen kann. Die in Fi g. 2 gezeigte
Recheneinheit enthält das örtliche Zustandsregister LSR, das A-Operandenregister OPA, das B-Operandenregister
OPB und das Akkumulatorregister ACC. Jedem dieser Register ist ein entsprechendes Kommandoregister
CR zugeordnet. Die Informationsübertragung von der Informations-Sammelschiene
INFO zu den Kommandoregistern CR sowie zwischen den anderen Registern und der Informations-Sammelschiene
INFO wird durch zugehörige Register-Richtungs-Erkennungsschaltungen R gesteuert. Die
Erkennungsschaltungen R werden ihrerseits durch Register-Richtungs-Anzeigesignale von der Kennungs-Sammelschiene
IDEN gesteuert und liefern ein
ίο oder mehrere Signale an die Antwort-Sammelschiene
RPLY, wenn die Informationsübertragung durchgeführt ist.
Der Inhalt des in F i g. 2 mit 20 bezeichneten Kommandoregisters CR wird einem örtlichen Rechensteuerteil
ALP zugeleitet und dort verwertet. Der Inhalt der mit 21,22,23 bezeichneten anderen Kommandoregister
CR wird entsprechenden örtlichen Steuerteilen LP zugeleitet. Der örtliche Rechensteuerteil
ALP und die örtlichen Steuerteile LP sind durch eine örtliche Steuersammeischiene LCB und eine örtliche
Informationssammelschiene LIB untereinander verbunden.
Der örtliche Rechensteuerteil ALP steuert die Durchführung von Rechenoperationen wie Additionen,
Subtraktionen, Multiplikationen, Divisionen u. dgl., er kann als integrierte Schaltungsbaugruppe
mit einem Nurlesespeicher ausgeführt sein, der Abläufe von Elementaroperationen enthält, die für die
entsprechenden Rechenoperationen wie Addition, Subtraktion usw. durchzuführen sind. Jede gespeicherte
Elementaroperation enthält die Adresse der nächsten im Zuge des betreffenden Programm- oder
Operationsablaufs durchzuführenden Elementaroperation im Lesespeicher. Die erste Elementaroperation
des Programms, z.B. des Additionsprogramms, wird dadurch eingeleitet, daß die Adresse dieser Operation
im Lesespeicher des örtlichen Rechensteuerteils ALP von der Hauptsteuereinheit MCU über die Informations-Sammelleitung
INFO zum Kommandoregister 20 in F i g. 2 übertragen wird. Bei der Durchführung
der erforderlichen Elementaroperationen manipuliert der örtliche Rechensteuerteil ALP die Inhalte der
Operandenregister und des .Akkumulatorregisters OPA, OPB und ACC über die örtlichen Sammelschienen
und die entsprechenden örtlichen Steuerteile LP.
An Hand der Fig. 3 soll jetzt der in Fig. 2 angemerkte
Teil mit dem A-Operandenregister OPA ausführlicher beschrieben werden. Die Erkennungsso
schaltung R wird in F i g. 3 durch einen gestrichelten Block umfaßt, sie enthält einen Decodierer Dl mit
einem an die Kennungs-Sammelschiene IDEN angeschlossenen Eingang. Der Decodierer Dl hat entsprechende
Ausgänge zum Identifizieren der Ubertragungsrichtungen für die identifizierten der zugehörigen
Register. Ein Ausgang des Decodierers Dl ist an den Setzeingang eines Flipflops Al angeschlossen,
um die Informationsübertragung von der Informations-Sammelschiene INFO zum A-Operandenregister
OPA zu steuern. Ein anderer Ausgang des Decodierers Dl ist an den Setzeingang eines Flipflops AO
angeschlossen, um die Informationsübertragung vom A-Operandenregister OPA zur Informations-Sammelschiene
INFO zu steuern. Ein dritter Ausgang des Decodierers Dl ist an den Setzeingang eines Flipflops
CI angeschlossen, um die Kommandoübertragung von der Informations-Sammelschiene INFO zum
Kommandoregister CR zu steuern.
Es soll jetzt die Arbeitsweise der Erkennungsschaltung
R nach Fig. 3 bei der Übertragung eines Operanden von der Informations-Sammelschiene INFO
zum A-Operandenregister OPA beschrieben werden. Als erstes wird ein Register-Richtungs-Kennsignal
von der Kennungs-Sammelschiene IDEN dem Decodierer Dl zugleitet und dort unter Erzeugung eines
das Flipflop AI setzenden Ausgangssignals decodiert.
Anschließend wird die Operandeninformation in der Informations-Sammelschiene INFO bereitgestellt
und über eine Torschaltung 25 (die durch das Flipflop AI aufgetastet ist) dem A-Operandenregister OPA
zugeleitet. Die die Torschaltung 25 durchlaufende Operandeninformation ruft ein Antwortsignal hervor,
das über eine auf getastete Torschaltung 26 in die Antwort-Sammelschiene RPLY und zum Zurücksetzeingang
des Flipflops AI gelangt. Die Übertragungen vom A-Operandenregister OPA und zum Kommandoregister
CR erfolgen in entsprechender Weise.
Der örtliche Steuerteil LP wird in F i g. 3 ebenfalls von einem gestrichelten Block umfaßt. Dieser örtliche
Steuerteil LP enthält einen Decodierer D2, der bei Empfang des Inhalts des Kommandoregisters CR
Ausgangssignale liefert, die selektiv entsprechende Torschaltungen 28, 30 und 31 im örtlichen Steuerteil
LP auftasten. Die Auftastung der Torschaltung 28 bewirkt eine Übertragung von der örtlichen Informationssammelschiene
LIB zum A-Operandenregister OPA. Das auf einer Ausgangs-Leitung 29 des Decodierers
D2 erzeugte Signal bewirkt eine Löschung des Operandenregisters OPA. Die Auftastung der Torschaltung
30 bewirkt eine Übertragung des Inhalts des Registers OiM auf die örtliche Informationssammelschiene
LIB. Die Auftastung der Torschaltung 31 bewirkt die Übertragung des Komplements des Inhalts
des Registers OPA auf die örtliche Informationssammelschiene
LIB. Eine weitere Torschaltung 32 wird durch ein Signal vom örtlichen Rechensteuerteil ALP
über die örtliche Steuersammeischiene LCB aufgetastet. Wenn die Torschaltung 32 aufgetastet ist, kann
ein vom örtlichen Rechensteuerteil ALP auf die örtliche Informationssammelscbiene LIB gegebenes
Elementarkommando zum Kommandoregister CR gelangen.
Es soll jetzt der konstruktive Aufbau der in Fig. 1 bis 3 gezeigten Datenverarbeitungsanlage betrachtet
werden. Die Anlage enthält eine Anzahl von Einheiten, die für die Durchführung der Aufgaben einer
Mehrzweck-Datenverarbeitungsanlage mit gespeichertem Programmablauf erforderlich sind. Dazu gehören
die Hauptsteuereinheit MCU, die Adressenmanipuliereinheit AMU, die Speichereinheit MU, die
Recheneinheit AU und die Eingabe-Ausgabeeinheit IOU. Diese Einheiten sind lediglich durch Sammelschienen
wie die Kennungs-Sammelschiene IDEN, die Informations-Sammelschiene INFO und die Antwort-Sammelschiene
RPLY untereinander verbunden.
Die Kennungs-Sammelschiene IDEN enthält so viele Leiter, daß die Signalcodes für sämtliche Register-Richtungs-Kennsignale
der Anlage übertragen werden können. Bei der hier dargestellten Anlage sind 32 solche Register-Richtungs-Kennsignale möglich,
so daß für die Kennungs-Sammelschiene IDEN fünf Leiter benötigt werden. Zum Unterschied davon
werden bei einem Computer herkömmlicher Ausführung in diesem Falle 32 Drähte für die Übertragung
von Auf tastsignalen von einem Zentralteil zu den verschiedenen Register-Torschaltungen benötigt.
Der Preis, den man bei der vorliegenden Anlage für diese Verringerung der Anzahl von Auftastsignalleitern
zahlen muß, ist die Anordnung einer Register-Richtungs-Erkennungsschaltung
R bei jedem Register der Anlage. Wenn man die Datenverarbeitungsanlage jedoch aus integrierten Schaltungsbaugruppen
aufbaut, spielt dies jedoch praktisch keine Rolle.
Die Informations-Sammelschiene INFO enthält so viele Leiter (z.B. 16), daß die Informationsbits eines
Befehlswortes, eines Kommandowortes, einer Speicheradresse, eines Datenwortes oder angemessener
Teile oder Kombinationen dieser Wörter parallel
übertragen werden können. Sämtliche Übertragungen der Inhalte eines Registers in einer Einheit zu einem
Register in einer anderen Einheit erfolgen über die Informations-Sammelschiene INFO unter der Steuerung
durch Register-Richtungs-Kennsignale, die vorher oder gleichzeitig in der Kennungs-Sammelschiene
IDEN bereitgestellt werden. Sämtliche Informationsübertragungen geschehen in gleichartiger
Weise, gleichgültig ob die übertragene Information ein Befehl, ein Kommando, eine Adresse oder ein Datenwort
ist. Dies ermöglicht es, die Anzahl von Anschlüssen, die zwischen der Sammelschiene und den
einzelnen Einheiten der Anlage erforderlich sind, gering zu halten.
Jede der fünf Einheiten MCU, AMU, MU, IOU der Anlage nach Fig. 1 enthält mindestens ein Kommandoregister
CR und mindestens einen dazugehörigen örtlichen Steuerteil LP, der entsprechend dem
Inhalt des betreffenden Kommandoregisters CR die Inhalte der anderen Register der betreffenden Einheiten
manipuliert. Zu den anderen Registern gehören Zustandsregister, Befehlsregister, Adressenregister
und verschiedene Datenregister. Die vorliegende Ausführung, bei der örtliche Steuerteile LP auf
die gesamte Anlage verteilt und unmittelbar bei den von ihnen gesteuerten Registern angeordnet sind, unterscheidet
sich von den herkömmlichen Anlagen, bei denen ein einziger Zentralteil über eine Vielzahl von
Leitern mit über die Anlage verteilten Informationssteuerstellen verbunden ist.
Bei der Anlage nach Fig. 1 ist jede der fünf Einheiten aus einer sehr großen Anzahl von Elementarschaltkreisen
und Verknüpfungsgliedern aufgebaut. Zusätzlich zu den dargestellten, zur Informationsübertragung
dienenden und als Torschaltungen arbeitenden Verknüpfungsgliedern enthält jedes Register
eine Vielzahl von Flipflops, die jeweils aus überkreuz gekoppelten Verknüpfungsgliedern aufgebaut
sind. Für eine verhältnismäßig kleine Datenverarbeitungsanlage der hier angegebenen Ausführung mit
einer Informations-Sammelschiene INFO aus 16 Leitern für ein 16-Bit-Wort werden für jede der vier Einheiten
MCU, AMU, MU und IOU jeweils ungefähr 300 Verknüpfungsglieder benötigt. Für jede dieser
Einheiten aus ungefähr 300 Verknüpfungsgliedern sind für den Anschluß an die einzelnen Sammelschienen
der Anlage jeweils nur ungefähr 30 Drähte erforderlich. Es lassen sich daher sämtliche vier Einheiten
jeweils aus einer einzigen integrierten Schaltungsbaugruppe mit 300 Verknüpfungsgliedern der
erforderlichen Verdrahtung und weniger als 100 äußeren Anschlüssen zum Anschalten an die Sammelschienen
der Anlage aufbauen.
Die integrierte Schaltungstechnik hat derzeit (De-
309514/330
zember 1966) jedoch noch nicht den Stand erreicht, daß sich 300 einwandfreie und betriebsfähige Verknüpfungsglieder
herstellungsmäßig zu einer einzigen integrierten Baugruppe zusammenfassen lassen. Die
vier Haupteinheiten MCU, AMU, MU und IOU der Anlage nach F i g. 1 sind daher jeweils als in zwei Teileinheiten
unterteilt dargestellt, wobei die Unterteilung durch gestrichelte Linien angedeutet ist. Beispielsweise
ist die Adressenmanipuliereinheit AMU in eine erste Teileinheit AMUl mit einem Befehlsadressenregister
IAR und eine zweite Teileinheit AMU2 mit einem Operandenadressenregister OAR
und einem örtlichen Zustandsregister LSR unterteilt. Diese Teileinheiten sind jeweils für sich unter Steuerung
durch eine entsprechende Erkennungsschaltung R an die Sammelschienen der Anlage anschaltbar,
und jede Teileinheit enthält einen eigenen örtlichen Steuerteil zum Manipulieren der Inhalte
ihrer Register.
Zwischen den beiden Teileinheiten AMUl und AMU2 der Einheit AMU können einige Verbindungen
notwendig oder erwünscht sein, wie durch die Verbindung 11' zwischen den beiden mit 11 und 12
bezeichneten örtlichen Steuerteilen LP angedeutet. Jede der beiden Teileinheiten von AMU kann ungefähr
150 Verknüpfungsglieder umfassen, wobei ungefähr 30 bis 50 Leiter für den Anschluß an die Sammelschienen
der Anlage und eine kleinere Anzahl von Verbindungsleitungen 11' zwischen den beiden Teileinheiten
benötigt werden.
Für die beiden Teileinheiten MUl und Mt/2 der Speichereinheit MU werden zusätzlich zu den Anschlüssen
über die Hauptsammeischienen örtliche Leitungsverbindungen 13' benötigt. Der Speicher MS
hat im vorliegenden Fall Speicherplätze für 4096 Wörter aus jeweils 16 Bits. Die örtlichen Verbindungsleitungen
13' zwischen den Teileinheiten umfassen ungefähr 5 Drähte, und die örtlichen Verbindungen
zwischen jeder Teileinheit und dem Speicher MS umfassen ungefähr 32 Drähte. Es kann daher jede
der beiden Teileinheiten ungefähr 30 Klemmen zum Anschluß an die Sammelschienen IDEN, INFO und
RPLY sowie ungefähr 40 Klemmen für die Verbindung untereinander und mit dem Speicher MS haben.
Die Gesamtzahl von Klemmen an jeder Teileinheit, nämlich 60, liegt noch gut unterhalb der praktikablen
Anzahl von 100 bis 120 äußeren Anschlüssen für eine integrierte Baugruppe. Jede der beiden Teileinheiten
IOU1 und IOU2 der Eingabe-Ausgabeeinheit IOU
benötigt weniger als die insgesamt 60 Anschlußklemmen, die für die Teileinheiten der Speichereinheit
MU erforderlich sind. Die Befehlseinholschaltung IFU umfaßt Matrix- und Programmsteuereinrichtungen,
die ohnehin ein für die Herstellung als große integrierte Baugruppe ausreichend kleines Anschluß/Verknüpfungsglied-Verhältnis
besitzen.
Die erfindungsgemäß ausgelegte Anlage läßt sich daher aus integrierten Schaltungsbaugruppen unterschiedlicher
Größe aufbauen. Das heißt, der Konstrukteur wird normalerweise integrierte Baugruppen
verwenden, die so groß sind (so viele Verknüpfungsglieder enthalten), wie es herstellungstechnisch möglich
ist. Wenn dagegen die herstellungstechnisch verfügbaren Baugruppen nicht mit der für den Aufbau
einer vollständigen Einheit erforderlichen Anzahl von Verknüpfungsgliedern hergestellt werden können,
kann man die Einheit in mehrere kleinere Einheiten aufteilen, die teilweise autonom arbeiten. Jede dieser
kleineren Teileinheiten hat eine für die Verbindung mit den Sammelschienen der Anlage und untereinander
ausreichende Anzahl von äußeren Anschlüssen, beispielsweise 100. Die Verwendung solcher kleinerer
Einheiten ist möglich, d. h. für die geringere Anzahl von in der kleineren Einheit enthaltenen Verknüpfungsgliedern
werden nicht mehr als die praktisch verfügbare Anzahl von Anschlußklemmen benötigt, da
erfindungsgemäß jede als integrierte Baugruppe ausgeführte Teileinheit der Anlage eine örtliche Regjster-Richtungs-Erkennungsschaltung,
ein Kommandoregister und einen örtlichen Steuerteil enthält. Jede Baugruppe mit mehr als 50 Verknüpfungsgliedern hat
ein Verknüpfungsglied-Anschluß-Verhältnis von mindestens 2:1.
Für die als Block in Fig. 1 und im einzelnen in Fig. 2 und 3 dargestellte Recheneinheit AU werden
bei der obenerwähnten, verhältnismäßig einfachen Datenverarbeitungsanlage ungefähr 1200 Verknüpfungsglieder
benötigt. Da 1200 Verknüpfungsglieder beim derzeitigen Stand der Herstellungstechnik zu viel
für eine einzige integrierte Baugruppe sind, ist in Fig. 2 die Recheneinheit AU durch gestrichelte Linien
in vier jeweils als integrierte Baugruppe ausführbare Teileinheiten AUl bis A 1/4 unterteilt. Jede Teileinheit
enthält ein Informationsregister, ein Kommandoregister CjR, eine Erkennungsschaltung R zum
Auftasten der Informationsübertragungsgatter und einen örtlichen Steuerteil LP zum Verarbeiten der
Inhalte des Informationsregisters und zum Übertragen von Information zwischen dem Informationsregister und der örtlichen Informationssammelschiene
LIB. Auf diese Weise kann jede Teileinheit der Recheneinheit als integrierte Baugruppe mit einer ausreichend
großen Anzahl von Verknüpfungsgliedern und einer ausreichend kleinen Anzahl von Klemmen
zum Anschluß an die Sammelschienen der Anlage und die örtlichen Sammelschienen aufgebaut werden.
Die funktionelle Arbeitsweise der Anlage nach Fig. 1 ist ähnlich der einer herkömmlichen Mehrzweck-Datenverarbeitungsanlage
bekannter Ausführung. Sie weicht hiervon nur insofern ab, wie der konstruktive oder schaltungstechnische Aufbau anders ist.
Die Arbeitsweise der Anlage nach Fig. 1 läßt sich kurz wie folgt beschreiben: Die Befehlseinholschaltung
IFM liefert zunächst Register-Richtungs-Kennsignale sowie Kommandosignale, die die Übertragung
eines ersten Befehls von der Speichereinheit MU zum Befehlsregister IR in der Hauptsteuereinheit MCU
bewirken. Der Hauptsteuerteil MP wertet den Befehl im Befehlsregister IR aus und liefert Register-Richtungs-Kennsignale
an die Kennungs-Sammelschiene IDEN, um einen Weg für die Übertragung der Inhalte
eines identifizierten Registers zu einem anderen identifizierten Register zu schaffen. Die vom einen zum
anderen Register übertragene Information kann eine Adressen-, Daten-, Zustande- oder Kommandoinformation
sein. Viele solche Übertragungen können für die Durchführung eines Befehls erforderlich sein. Der
Hauptsteuerteil MP liefert außerdem Kommandos über die Informations-Sammelschiene INFO an ein
Kommandoregister CR, das durch ein an die Kennungs-Sammelschiene IDEN geliefertes Register-Richtungs-Signal
identifiziert wird. Nachdem die Hauptsteuereinheit MCU die Durchführung eines
Befehls beendet hat, wird die Adresse im Befehlsadressenregister IAR erhöht oder anderweitig modifiziert,
woraufhin dann die Befehlseinholschaltung
IRM den nächsten Befehl einholt.
Der Vollzug einer Informationsübertragung oder die Durchführung eines Kommandos durch eine Einheit
wird an die Hauptsteuereinheit MCU oder die Befehlseinholschaltung IFM über die Antwort-Sammelschiene
RPLY zurückgemeldet. Die Verwendung von Antwortsignalen ist hier beispielsweise für eine
asynchron arbeitenden Datenverarbeitungsanlage angegeben. Die Erfindung läßt sich jedoch ebensogut
auch auf Datenverarbeitungsanlagen mit fester Zeitsteuerung, die synchron arbeiten, anwenden.
Während vorliegend beispielsweise nur eine Speichereinheit MU gezeigt ist, lassen sich Anwendungs-
beispiele der Erfindung auch so gestalten, daß zusätzliche ähnliche, im wesentlichen autonome Speichermoduleinheiten
vorgesehen sind. Ebenso können auch andere Einheiten der Anlage durch Hinzufügen
ähnlicher, an die Sammelschienen der Anlage angeschlossener Einheiten in Modulform erweitert
werden. Auf Grund der Verwendung der beschriebenen Sammelschienen und der Anschaltung weitgehend
autonomer integrierter Baugruppen an diese
ίο Sammelschienen läßt sich ohne weiteres eine ganze
Familie von erweiterbaren oder einschränkbaren Datenverarbeitungsanlagen entsprechend den wechselnden
Anforderungen der Benutzer aufbauen.
Hierzu 1 Blatt Zeichnungen
Claims (3)
1. Datenverarbeitungsanlage mit einer Anzahl von Anlageteilen, welche durch Kommandos, die
entsprechend dem Inhalt eines Befehlsregisters von einem Hauptsteuerteil erzeugt werden, steuerbar
sind, jeweils Register sowie Verknüpfungsglieder enthalten und alle durch eine Informationssammelschiene
verbunden sind, mit der die Register über durch entsprechende Kommandos gesteuerte, als Torschaltungen arbeitende Verknüpfungsglieder
gekoppelt sind, dadurch gekennzeichnet, daß der Hauptsteuerteil ( MP)
mit den Anlageteilen (MCUl), MCU2, AMUl, AMU2, MUl, MC/2, AUl bis AU4, IOU1,
IO t/2) sowohl über die Informationssammelschiene (INFO), der er die Kommandos zur
Steuerung der Anlageteile zuführt, als auch über eine Kennungssammelschiene (IDEN) gekoppelt
ist, der er Register-Richtungs-Kennsignale zuführt, weiche dasjenige Register (IR, IAR, OAR,
MAR, MDR, IN, OUT, OPA, OPB, ACC) in einem der Anlageteile bezeichnen, das Information
von der Informationssammelschiene aufnehmen oder an diese abgeben soll, und daß jeder
Anlageteil ferner enthält:
a) ein mit der Informationssammelschiene (INFO) über eine Torschaltung verbundenes
örtliches Kommandoregister (CR),
b) eine mit Kennungssammelschiene (IDEN) verbundene Erkennungsschaltung (R), die
auf die für den betreffenden Anlageteil bestimmten Register-Richtungs-Kennsignale
anspricht und die entsprechende Torschaltung (10, 25, 26, 28, 30, 31) zwischen der
Informationssammelschiene und dem identifizierten Register des betreffenden Anlageteiles
auftastet, und
c) einen örtlichen Steuerteil (LP), der dem Inhalt des örtlichen Kommandoregisters ( CR)
entsprechende Steuersignale für die zu steuernde Anordnung des betreffenden Anlageteiles
erzeugt.
2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß Anlageteile
(MCUl, MCU2; AMUl, AMU2; MUl, MU2; AUl bis AUA; IOU1, IOU2), die zusammen eine
Einheit (MCU, AMU, MU, AU, IOU) der Datenverarbeitungsanlage
bilden, ein Zustandsregister (MSR, LSR) enthalten.
3. Datenverarbeitungsanlage nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jeder Anlageteil
als integrierte Großschaltung aufgebaut ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US60363566A | 1966-12-21 | 1966-12-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1549523A1 DE1549523A1 (de) | 1970-12-17 |
DE1549523B2 true DE1549523B2 (de) | 1973-04-05 |
Family
ID=24416286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19671549523 Pending DE1549523B2 (de) | 1966-12-21 | 1967-08-16 | Datenverarbeitungsanlage |
Country Status (6)
Country | Link |
---|---|
US (1) | US3462742A (de) |
JP (1) | JPS4930310B1 (de) |
DE (1) | DE1549523B2 (de) |
FR (1) | FR1567047A (de) |
GB (1) | GB1195268A (de) |
SE (1) | SE329031B (de) |
Families Citing this family (67)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT314225B (de) * | 1969-05-02 | 1974-03-25 | Internat Business Maschines Co | Modulares elektronisches Datenverarbeitungssystem |
US3579201A (en) * | 1969-09-29 | 1971-05-18 | Raytheon Co | Method of performing digital computations using multipurpose integrated circuits and apparatus therefor |
US4445776A (en) * | 1980-09-29 | 1984-05-01 | High resistration photomask machine and computerized numerical control system | |
US4364110A (en) * | 1970-12-28 | 1982-12-14 | Hyatt Gilbert P | Computerized machine control system |
US4896260A (en) * | 1970-12-28 | 1990-01-23 | Hyatt Gilbert P | Data processor having integrated circuit memory refresh |
US4829419A (en) * | 1970-12-28 | 1989-05-09 | Hyatt Gilbert P | Microcomputer control of machines |
US4370720A (en) * | 1970-12-28 | 1983-01-25 | Hyatt Gilbert P | Coordinate rotation for numerical control system |
US4531182A (en) * | 1969-11-24 | 1985-07-23 | Hyatt Gilbert P | Machine control system operating from remote commands |
US4523290A (en) * | 1974-07-22 | 1985-06-11 | Hyatt Gilbert P | Data processor architecture |
US4825364A (en) * | 1970-12-28 | 1989-04-25 | Hyatt Gilbert P | Monolithic data processor with memory refresh |
US5615380A (en) * | 1969-11-24 | 1997-03-25 | Hyatt; Gilbert P. | Integrated circuit computer system having a keyboard input and a sound output |
US4396976A (en) * | 1972-09-11 | 1983-08-02 | Hyatt Gilbert P | System for interfacing a computer to a machine |
US4870559A (en) * | 1969-11-24 | 1989-09-26 | Hyatt Gilbert P | Intelligent transducer |
US4942516A (en) * | 1970-12-28 | 1990-07-17 | Hyatt Gilbert P | Single chip integrated circuit computer architecture |
US4551816A (en) * | 1970-12-28 | 1985-11-05 | Hyatt Gilbert P | Filter display system |
US4954951A (en) * | 1970-12-28 | 1990-09-04 | Hyatt Gilbert P | System and method for increasing memory performance |
US5526506A (en) * | 1970-12-28 | 1996-06-11 | Hyatt; Gilbert P. | Computer system having an improved memory architecture |
US5619445A (en) * | 1970-12-28 | 1997-04-08 | Hyatt; Gilbert P. | Analog memory system having a frequency domain transform processor |
US5410621A (en) * | 1970-12-28 | 1995-04-25 | Hyatt; Gilbert P. | Image processing system having a sampled filter |
US4445189A (en) * | 1978-03-23 | 1984-04-24 | Hyatt Gilbert P | Analog memory for storing digital information |
US5566103A (en) * | 1970-12-28 | 1996-10-15 | Hyatt; Gilbert P. | Optical system having an analog image memory, an analog refresh circuit, and analog converters |
US5339275A (en) * | 1970-12-28 | 1994-08-16 | Hyatt Gilbert P | Analog memory system |
US5615142A (en) * | 1970-12-28 | 1997-03-25 | Hyatt; Gilbert P. | Analog memory system storing and communicating frequency domain information |
US4686622A (en) * | 1970-12-28 | 1987-08-11 | Hyatt Gilbert P | Computer system architecture using serial communication |
US5459846A (en) * | 1988-12-02 | 1995-10-17 | Hyatt; Gilbert P. | Computer architecture system having an imporved memory |
GB1401204A (en) * | 1971-07-19 | 1975-07-16 | Texas Instruments Inc | Variable function programmed calculator |
USH1970H1 (en) | 1971-07-19 | 2001-06-05 | Texas Instruments Incorporated | Variable function programmed system |
FR2155253A1 (de) * | 1971-08-31 | 1973-05-18 | Texas Instruments Inc | |
US3798606A (en) * | 1971-12-17 | 1974-03-19 | Ibm | Bit partitioned monolithic circuit computer system |
IT964669B (it) * | 1972-07-14 | 1974-01-31 | Olivetti & Co Spa | Calcolatrice elettronica da tavolo con logica a circuiti mos |
DE2251225C3 (de) * | 1972-10-19 | 1979-10-04 | Olympia Werke Ag, 2940 Wilhelmshaven | Schaltungsanordnung zum Übertragen von Signalen zwischen elektronischen Baugruppen einer Datenverarbeitungseinheit und Ein- und Ausgabeeinheiten |
JPS5247976B2 (de) * | 1973-03-16 | 1977-12-06 | ||
JPS5420090B2 (de) * | 1973-07-24 | 1979-07-20 | ||
GB1469300A (en) * | 1973-12-22 | 1977-04-06 | Olympia Werke Ag | Circuit arrangement for an integrated data processing system |
DE2364253A1 (de) * | 1973-12-22 | 1975-06-26 | Olympia Werke Ag | Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung |
US4156903A (en) * | 1974-02-28 | 1979-05-29 | Burroughs Corporation | Data driven digital data processor |
US3983538A (en) * | 1974-05-01 | 1976-09-28 | International Business Machines Corporation | Universal LSI array logic modules with integral storage array and variable autonomous sequencing |
US3943494A (en) * | 1974-06-26 | 1976-03-09 | International Business Machines Corporation | Distributed execution processor |
US3970998A (en) * | 1974-10-15 | 1976-07-20 | Rca Corporation | Microprocessor architecture |
US4263650B1 (en) * | 1974-10-30 | 1994-11-29 | Motorola Inc | Digital data processing system with interface adaptor having programmable monitorable control register therein |
US4016546A (en) * | 1974-10-30 | 1977-04-05 | Motorola, Inc. | Bus switch coupling for series-coupled address bus sections in a microprocessor |
US4218740A (en) * | 1974-10-30 | 1980-08-19 | Motorola, Inc. | Interface adaptor architecture |
US4040035A (en) * | 1974-10-30 | 1977-08-02 | Motorola, Inc. | Microprocessor having index register coupled to serial-coupled address bus sections and to data bus |
US4030079A (en) * | 1974-10-30 | 1977-06-14 | Motorola, Inc. | Processor including incrementor and program register structure |
US3968478A (en) * | 1974-10-30 | 1976-07-06 | Motorola, Inc. | Chip topography for MOS interface circuit |
GB1505535A (en) * | 1974-10-30 | 1978-03-30 | Motorola Inc | Microprocessor system |
GB1507178A (en) * | 1974-10-30 | 1978-04-12 | Motorola Inc | Microprocessor integrated circuit and chip |
US4271466A (en) * | 1975-02-20 | 1981-06-02 | Panafacom Limited | Direct memory access control system with byte/word control of data bus |
JPS51159607U (de) * | 1975-06-12 | 1976-12-18 | ||
US3988717A (en) * | 1975-08-06 | 1976-10-26 | Litton Systems, Inc. | General purpose computer or logic chip and system |
GB1540923A (en) * | 1975-12-01 | 1979-02-21 | Intel Corp | Programmable single chip mos computer |
JPS5352029A (en) * | 1976-10-22 | 1978-05-12 | Fujitsu Ltd | Arithmetic circuit unit |
JPS53148722U (de) * | 1977-04-26 | 1978-11-22 | ||
US4228498A (en) * | 1977-10-12 | 1980-10-14 | Dialog Systems, Inc. | Multibus processor for increasing execution speed using a pipeline effect |
US4255785A (en) * | 1978-09-25 | 1981-03-10 | Motorola, Inc. | Microprocessor having instruction fetch and execution overlap |
US4418383A (en) * | 1980-06-30 | 1983-11-29 | International Business Machines Corporation | Data flow component for processor and microprocessor systems |
US4837785A (en) * | 1983-06-14 | 1989-06-06 | Aptec Computer Systems, Inc. | Data transfer system and method of operation thereof |
US4635186A (en) * | 1983-06-20 | 1987-01-06 | International Business Machines Corporation | Detection and correction of multi-chip synchronization errors |
US5594908A (en) * | 1989-12-27 | 1997-01-14 | Hyatt; Gilbert P. | Computer system having a serial keyboard, a serial display, and a dynamic memory with memory refresh |
US5235221A (en) * | 1992-04-08 | 1993-08-10 | Micron Technology, Inc. | Field programmable logic array with speed optimized architecture |
US5300830A (en) * | 1992-05-15 | 1994-04-05 | Micron Semiconductor, Inc. | Programmable logic device macrocell with an exclusive feedback and exclusive external input lines for registered and combinatorial modes using a dedicated product term for control |
US5384500A (en) * | 1992-05-15 | 1995-01-24 | Micron Semiconductor, Inc. | Programmable logic device macrocell with an exclusive feedback and an exclusive external input line for a combinatorial mode and accommodating two separate programmable or planes |
US5220215A (en) * | 1992-05-15 | 1993-06-15 | Micron Technology, Inc. | Field programmable logic array with two or planes |
US5331227A (en) * | 1992-05-15 | 1994-07-19 | Micron Semiconductor, Inc. | Programmable logic device macrocell with an exclusive feedback line and an exclusive external input line |
US5287017A (en) * | 1992-05-15 | 1994-02-15 | Micron Technology, Inc. | Programmable logic device macrocell with two OR array inputs |
US5298803A (en) * | 1992-07-15 | 1994-03-29 | Micron Semiconductor, Inc. | Programmable logic device having low power microcells with selectable registered and combinatorial output signals |
US9910801B2 (en) | 2014-08-01 | 2018-03-06 | Universiti Teknologi Malaysia | Processor model using a single large linear registers, with new interfacing signals supporting FIFO-base I/O ports, and interrupt-driven burst transfers eliminating DMA, bridges, and external I/O bus |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3302182A (en) * | 1963-10-03 | 1967-01-31 | Burroughs Corp | Store and forward message switching system utilizing a modular data processor |
US3349375A (en) * | 1963-11-07 | 1967-10-24 | Ibm | Associative logic for highly parallel computer and data processing systems |
-
1966
- 1966-12-21 US US603635A patent/US3462742A/en not_active Expired - Lifetime
-
1967
- 1967-08-16 DE DE19671549523 patent/DE1549523B2/de active Pending
- 1967-08-18 SE SE11607/67A patent/SE329031B/xx unknown
- 1967-08-30 FR FR1567047D patent/FR1567047A/fr not_active Expired
- 1967-09-04 GB GB40249/67A patent/GB1195268A/en not_active Expired
- 1967-09-20 JP JP42060437A patent/JPS4930310B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
FR1567047A (de) | 1968-05-16 |
GB1195268A (en) | 1970-06-17 |
SE329031B (de) | 1970-09-28 |
US3462742A (en) | 1969-08-19 |
DE1549523A1 (de) | 1970-12-17 |
JPS4930310B1 (de) | 1974-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1549523B2 (de) | Datenverarbeitungsanlage | |
DE2907181C2 (de) | Prozessor mit einem Befehlssatz-Modifizierregister | |
DE1774296C2 (de) | Restruktuierbare Steuereinheit für elektronische Digitalrechner | |
DE1499722C2 (de) | Einrichtung zur Modifizierung von Informationswörtern | |
DE2322674C3 (de) | Mikroprogramm-Steuereinrichtung | |
DE2540975C2 (de) | Datenverarbeitungseinrichtung zur Ausführung mehrerer gleichzeitig ablaufender Prozesse | |
DE2554652C3 (de) | Modulare Signalverarbeitungseinrichtung | |
DE2755273C2 (de) | ||
DE1931966C3 (de) | Datenverarbeitungsanlage mit Assoziativspeichern | |
DE3424962C2 (de) | ||
EP0952520B1 (de) | Vorrichtung zur fehlertoleranten Ausführung von Programmen | |
DE2411963B2 (de) | Datenverarbeitungsanlage | |
DE2847934A1 (de) | Datenverarbeitungseinrichtung mit einem mikrobefehlsspeicher | |
DE2835095A1 (de) | Gekoppeltes, mikroprogrammiertes prozessorsystem | |
DE2452214A1 (de) | Mikroprozessor mit unmittelbarer und indirekter adressierung | |
DE2019444A1 (de) | Datenverarbeitungsanlage | |
EP0010185A1 (de) | Virtuell-Adressiervorrichtung für einen Computer | |
DE1549478B1 (de) | Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden | |
DE2533737A1 (de) | Datenprozessor | |
DE2364253A1 (de) | Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung | |
DE2747304C3 (de) | Einrichtung zur Mikrobefehlssteuerung | |
DE2245284A1 (de) | Datenverarbeitungsanlage | |
DE2835110A1 (de) | Schneller echtzeit-rechneremulator | |
DE2350871A1 (de) | Recheneinheit zur verarbeitung von speziellen befehlen | |
DE2024584B2 (de) | Steuereinrichtung für eine allgemeine Datenverarbeitungseinrichtung |