DE10249592A1 - Fail-silent data processing node configuration design for a replicated data network, whereby each partial node only transmits if all other partial nodes transmit at the same time - Google Patents

Fail-silent data processing node configuration design for a replicated data network, whereby each partial node only transmits if all other partial nodes transmit at the same time Download PDF

Info

Publication number
DE10249592A1
DE10249592A1 DE2002149592 DE10249592A DE10249592A1 DE 10249592 A1 DE10249592 A1 DE 10249592A1 DE 2002149592 DE2002149592 DE 2002149592 DE 10249592 A DE10249592 A DE 10249592A DE 10249592 A1 DE10249592 A1 DE 10249592A1
Authority
DE
Germany
Prior art keywords
data
data processing
processing node
transmission
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2002149592
Other languages
German (de)
Inventor
Hubert Kirrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Research Ltd Switzerland
Original Assignee
ABB Research Ltd Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Research Ltd Switzerland filed Critical ABB Research Ltd Switzerland
Priority to DE2002149592 priority Critical patent/DE10249592A1/en
Publication of DE10249592A1 publication Critical patent/DE10249592A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G06F11/1645—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components and the comparison itself uses redundant hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components

Abstract

Data processing nodes (1, 2) for a control system, each of which has a data output for output of a write signal. A fail-silent mode is achieved in that data transfer via transmitter units (17, 27) is only enabled when all of the partial nodes generate a write signal at the same time. An Independent claim is made for a method for data transfer between two data processing nodes in a replicated data network.

Description

Technisches Gebiettechnical area

Die vorliegende Erfindung bezieht sich auf das Gebiet der Leitsysteme. Sie betrifft einen Datenverarbeitungsknoten und ein Verfahren zur Datenübertragung zwischen mindestens zwei Datenverarbeitungsknoten in einem replizierten Datennetz nach dem Oberbegriff der unabhängigen Patentansprüche.The present invention relates in the field of control systems. It concerns a data processing node and a method for data transmission between at least two data processing nodes in a replicated one Data network according to the preamble of the independent claims.

Stand der TechnikState of technology

Leitsysteme, insbesondere Kontroll-, Leittechnik-, Steuer- und/oder Regelsysteme, für Anwendungen, die hohe Anforderungen an Sicherheit und Zuverlässigkeit stellen, sind aus einer Vielzahl von Datenverarbeitungsknoten aufgebaut, die über ein Datennetz verbunden sind. Derartige Kontroll-, Leittechnik- oder Leitsysteme bezeichnet man auch als verteilte Leitsysteme. Ein wichtiger Aspekt bei einer Entwicklung solch verteilter Leitsysteme ist es, dafür zu sorgen, dass ein Fehlverhalten, insbesondere ein Ausfall, einer einzelnen Komponente nicht zu einem Ausfall des gesamten Leitsystems führt. In diesem Zusammenhang spricht man auch von fehlertoleranten LeitsystemenControl systems, especially control, I&C, control and / or Control systems, for Applications that place high demands on safety and reliability are made up of a large number of data processing nodes, the above a data network are connected. Such control, control technology or control systems are also referred to as distributed control systems. An important aspect in the development of such distributed control systems is for it too ensure that misconduct, especially failure, one individual component does not lead to a failure of the entire control system leads. In this context, one also speaks of fault-tolerant control systems

Ein Grundbaustein solch fehlertoleranter Leitsysteme sind Fehler-stummschaltende Datenverarbeitungsknoten (im Englischen „fail-silent" nodes). Wenn solche Fehler-stummschaltenden Da tenverarbeitungsknoten einen internen Fehler feststellen, markieren sie von ihnen gesendete Daten als ungültig oder unterbinden eine Versendung von Daten vollständig. Auf diese Weise wird vermieden, dass fehlerhafte Daten von einem Empfänger als korrekt angesehen werden. Idealerweise weisen Fehler-stummschaltende Datenverarbeitungsknoten eine hohe Offenbarungsrate (englisch: „coverage") auf, d.h. ein Fehler wird mit grosser Wahrscheinlichkeit innerhalb einer vorgegebenen, im Allgemeinen sehr kurzen Latenzzeit bemerkt.A basic building block of such fault-tolerant control systems are error-mute data processing nodes ("fail-silent" nodes). If such Error-muting data processing node an internal If you find any errors, mark the data you sent as invalid or completely prevent the sending of data. On this way it is avoided that incorrect data from a recipient as be viewed correctly. Ideally, error-muting data processing nodes have a high disclosure rate (English: "coverage"), i.e. an error becomes larger Probability within a given, generally very short latency.

Solche Fehler-stummschaltenden Datenverarbeitungsknoten werden häufig durch ein Paar identischer Prozessoren realisiert. Eine geeignete Synchronisation zwischen den Prozessoren ermöglicht, dass beide Prozessoren gleichzeitig ein identisches, Programm ausführen. Ein Vergleichsglied kann dann Fehler durch einen Vergleich der von den beiden Prozessoren gelieferten Daten entdecken. Vorteilhaft wird in einem solchen Fall eine Ausgabe von Daten durch den Datenverarbeitungsknoten vom Vergleichsglied unterbunden. Das Vergleichsglied ist dabei ein sicherheitsbestimmendes Element, welches so gebaut ist, dass sein Ausfall nicht unentdeckt bleiben darf. Ein derartiges Prinzip ist in der deutschen Patentschrift DE 3211265 C2 beschrieben.Such error silencing data processing nodes are often implemented by a pair of identical processors. Appropriate synchronization between the processors enables both processors to execute an identical program simultaneously. A comparator can then discover errors by comparing the data supplied by the two processors. In such a case, an output of data by the data processing node is advantageously prevented by the comparison element. The comparator is a security-determining element, which is built so that its failure must not go undetected. Such a principle is in the German patent DE 3211265 C2 described.

Um die Funktion des Leitsystems auch bei Ausfall eines solchen Fehler-stummschaltenden Knoten aufrechtzuerhalten, werden bei manchen verteilten fehlertoleranten Leitsystemen redundante Datenverarbeitungsknoten durch ein repliziertes Datennetz verbunden, um eine grössere Verfügbarkeit zu gewährleisten. Dabei springt ein zweiter redundanter Datenverarbeitungsknoten als Ersatzknoten ein, wenn ein erster redundanter Datenverarbeitungsknoten als Arbeitsknoten ausfällt. Redundante Busleitungen werden synchronisiert betrieben, was bedeutet, dass parallel arbeitende Datenverarbeitungsknoten identische Daten im wesentlichen gleichzeitig über beide Busleitungen versenden. Empfangsstufen der Datenverarbeitungsknoten wählen die Daten von einer der Busleitungen aus, überwachen dabei jedoch perma nent die zweite Busleitung. Auch der Ersatzknoten nimmt am Busverkehr teil, um dessen Funktionstüchtigkeit überprüfen zu können. In einer speziellen Auslegungsart sind alle redundanten Datenverarbeitungsknoten gleichzeitig aktiv und verschicken ihre Daten hintereinander. Ein Empfänger bildet daraus einen Konsenz, typischerweise durch eine 1 von 2 Auswahl oder durch eine 2 von 3 Auswahl.To the function of the control system too in the event of failure of such an error-mute node, become redundant in some distributed fault-tolerant control systems Data processing nodes connected by a replicated data network, for a bigger one Availability to ensure. A second redundant data processing node jumps as Replacement node when a first redundant data processing node fails as a working node. Redundant bus lines are operated synchronously, which means that Data processing nodes operating in parallel have identical data in the essentially about both at the same time Send bus lines. Receive levels of the data processing nodes choose the data from one of the bus lines, however, constantly monitor the second bus line. The replacement node also takes part in bus traffic to be able to check its functionality. In All redundant data processing nodes are of a special design type active at the same time and send their data one after the other. On receiver forms a consensus, typically through a 1 out of 2 selection or by a 2 of 3 selection.

1 zeigt ein herkömmliches, verteiltes Leitsystem, welches eine Anzahl von n Datenverarbeitungsknoten S1, ...,Sn umfasst, welche mit einem Bus verbunden sind, der aus zwei Busleitungen, Busleitung A und Busleitung B, gebildet ist. Dabei existieren Zeitfenster ak,l auf Busleitung A und Zeitfenster bk,l auf Busleitung B, wobei k=1,...,n und l=1,2,... ist. Die Zeitfenster regeln eine Kommunikation zwischen den Datenverarbeitungsknoten derart, dass es für jeden der Datenverarbeitungsknoten Si zugeordnete Zeitfenster ai,l und bi,l (i=1,..., n) gibt, in welchen der Datenverarbeitungsknoten Si senden darf. Diese Art der Kommunikation bezeichnet man als zeitgesteuerte Kommunikation (englisch „time division multiple access", kurz TDMA, „cyclic transmission" oder „time-triggered communication"). Die beiden Busleitungen werden synchron betrieben, was bedeutet, dass eine maximale Zeitverschiebung zwischen einem Zeitfenster ak,l auf Busleitung A und einem diesem entsprechenden Zeitfenster bk,l auf Busleitung B klein ist im Vergleich zu einer Länge des Zeitfensters ak,l, insbesondere, dass die Zeitverschiebung angenähert maximal einige Mikrosekunden beträgt. 1 shows a conventional, distributed control system which comprises a number of n data processing nodes S 1 ,..., S n , which are connected to a bus which is formed from two bus lines, bus line A and bus line B. There are time windows a k, l on bus line A and time windows b k, l on bus line B, where k = 1, ..., n and l = 1,2, .... The time windows regulate communication between the data processing nodes such that there are time windows a i, l and b i, l (i = 1, ..., n) assigned to each of the data processing nodes S i , in which the data processing node S i may transmit , This type of communication is known as time-controlled communication (English "time division multiple access", TDMA for short, "cyclic transmission" or "time-triggered communication"). The two bus lines are operated synchronously, which means that there is a maximum time difference between one Time window a k, l on bus line A and a time window b k, l corresponding to this on bus line B is small compared to a length of time window a k, l , in particular that the time shift is approximately a few microseconds at most.

Die Zeitfenster werden dabei entweder durch einen Masterknoten M nach vorgängiger Zuweisung an die Datenverarbeitungsknoten S1,...,Sn vergeben, wie in 1 gezeigt ist, oder durch einen verteilten Uhrensynchronisationsalgorithmus, mittels welchem jeder Datenverarbeitungsknoten S1,...,Sn selbst das für ihn vorgesehene Zeitfenster ermittelt.The time windows are assigned either by a master node M after prior assignment to the data processing nodes S 1 , ..., S n , as in 1 is shown, or by a distributed clock synchronization algorithm, by means of which each data processing node S 1 , ..., S n itself determines the time window provided for it.

Probleme ergeben sich, wenn ein Datenverarbeitungsknoten Si in einem nicht für ihn vorgesehenen Zeitfenster aj,l oder bj,l (j≠i) sendet. Dadurch werden in diesem Zeitfenster gesendete Daten entweder zerstört oder einem anderen Datenverarbeitungsknoten Sj zugeschrieben. Eine solche Situation kann bei einer Leitsystem-Architektur mit Masterknoten M dann auftreten, wenn aufgrund eines einfachen Fehlers in einem Adressdecoder der Datenverarbeitungsknoten Si falsch auf die Zuweisung durch den Masterknoten M reagiert. Im Falle einer Synchronisation mittels eines verteilten Synchronisationsalgorithmus kann eine solche Situation dann auftreten, wenn ein oder mehrere Datenverarbeitungsknoten sich fehlerhaft mit dem Zeitsignal anderer Datenverarbeitungsknoten synchronisieren, so dass ein Synchronisationsfehler auch ohne Vorhandensein eines Hardwarefehlers auftreten kann.Problems arise when a data processing node S i transmits a j, l or b j, l (j ≠ i) in a time window not provided for it. As a result, data sent in this time window are either destroyed or ascribed to another data processing node S j . Such a situation can occur in a control system architecture with master node M if, due to a simple mistake In an address decoder, the data processing node S i incorrectly responds to the assignment by the master node M. In the case of synchronization by means of a distributed synchronization algorithm, such a situation can occur when one or more data processing nodes incorrectly synchronize with the time signal of other data processing nodes, so that a synchronization error can also occur without the presence of a hardware error.

Auch sogenannte Anti-jabber-Schaltkreise bleiben in einem solchen Fall häufig wirkungslos. Ein Anti-jabber-Schaltkreis ist ein vom verteilten Datenverarbeitungssystem unabhängiger Schaltkreis, der eine Sendedauer und -häufigkeit eines jeden Datenverarbeitungsknotens Sk (k=1,...,n) limitiert und somit eine permanente Blockierung des Datennetzes durch einen unkontrolliert sendenden Datenverarbeitungsknoten Si verhindert. Ein solcher Anti-jabber-Schaltkreis ist im US-Patent US 4860280 offenbart. Wenn ein Datenverarbeitungsknoten Si jedoch nur im falschen Zeitfenster, hingegen mit erlaubter Dauer und Häufigkeit sendet, erfolgt kein Eingriff durch den Anti-jabber-Schaltkreis.So-called anti-jabber circuits are often ineffective in such a case. An anti-jabber circuit is a circuit that is independent of the distributed data processing system and limits the transmission duration and frequency of each data processing node S k (k = 1, ..., n) and thus permanent blocking of the data network by an uncontrolled sending data processing node S. i prevented. Such an anti-jabber circuit is in the US patent US 4860280 disclosed. However, if a data processing node S i only sends in the wrong time window, but with the permitted duration and frequency, the anti-jabber circuit does not intervene.

Ein weiterentwickelter Anti-jabber-Schaltkreis überprüft deswegen nicht nur die Sendedauer und -häufigkeit eines jeden Datenverarbeitungsknotens Sk, sondern auch, ob der Knoten im richtigen Zeitfenster sendet, und unterbindet das Senden von Daten im falschen Zeitfenster. Derartige Anti-jabber-Schaltkreise sind bekannt als Bus-Wächter (englisch: „bus guardian"). Bus-Wächter sind jedoch fast so komplex wie die Buskontroller selbst, denn sie müssen an der Synchronisierung teilnehmen. Erschwerend kommt hinzu, dass eine Einsatzbereitschaft des Buswächters kaum überprüft werden kann, denn dieser soll ja nur in Ausnahmesituationen eingreifen. Dadurch ergibt sich, dass ein Aufbau eines Leitsystems mit Anti-jabber-Schaltkreisen aufwendig und kostspielig ist, ohne dass ein nachweisbarer Vorteil entstünde.An advanced anti-jabber circuit therefore checks not only the transmission time and frequency of each data processing node S k , but also whether the node is transmitting in the correct time window, and prevents the transmission of data in the wrong time window. Such anti-jabber circuits are known as "bus guardian". However, bus guards are almost as complex as the bus controllers themselves, because they have to participate in the synchronization. To make matters worse, the operational readiness of the The bus guardian can hardly be checked, since this should only intervene in exceptional situations, which means that building a control system with anti-jabber circuits is complex and costly without producing any verifiable advantage.

Darstellung der Erfindungpresentation the invention

Es ist somit Aufgabe der Erfindung, einen fehlerstummschaltenden Datenverarbeitungsknoten und ein Verfahren zur Datenübertragung zwischen mindestens zwei Datenverarbeitungsknoten in einem replizierten Datennetz anzugeben, bei welchem die im Stand der Technik genannten Probleme nicht auftreten.It is therefore an object of the invention an error silencing data processing node and a method for data transmission between at least two data processing nodes in a replicated one Specify data network in which those mentioned in the prior art Problems do not arise.

Diese und weitere Aufgaben werden durch einen Datenverarbeitungsknoten und ein Verfahren zur Datenübertragung der eingangs genannten Art mit den Merkmalen der unabhängigen Patentansprüche gelöst. Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.These and other tasks will be by a data processing node and a method for data transmission of the type mentioned with the features of the independent claims. Further advantageous embodiments of the invention are specified in the dependent claims.

Ein erfindungsgemässer Datenverarbeitungsknoten umfasst dabei mindestens zwei Teilknoten. Jeder Teilknoten weist einen Datenausgang auf und erzeugt ein Schreibsignal, wenn Daten von diesem Datenausgang gesendet werden sollen. Jedem Teilknoten ist je eine Sendeeinheit zugeordnet, welche an eine Busleitung anschliessbar ist, so dass Daten über die Busleitung gesendet werden können. Dabei ist zur Übertragung von Daten eine Freischaltung erforderlich. Ohne Freischaltung ist die Übertragung von Daten unterbunden, d.h. der Datenverarbeitungsknoten ist stummgeschaltet. Um die Freischaltung zu bewirken, umfasst der erfindungsgemässe Datenverarbeitungsknoten vorzugsweise ferner mindestens ein Verknüpfungsmittel. Jede Sendeeinheit ist dabei mit einem ihr zugeordneten Verknüpfungsmittel wirkverbunden. Liegen von allen Teilknoten gleichzeitig Schreibsignale vor, schaltet das zugeordnete Verknüpfungsmittel die Übertragung frei.A data processing node according to the invention includes at least two subnodes. Each subnode points a data output and generates a write signal when data should be sent from this data output. Every subnode One transmitter unit is assigned to each, which can be connected to a bus line is so data about the bus line can be sent. there is for transmission activation of data is required. Without activation the transfer prevented from data, i.e. the data processing node is muted. To effect the activation, the data processing node according to the invention comprises preferably also at least one linking agent. Each sending unit is operatively connected to a linkage means assigned to it. If there are write signals from all subnodes at the same time, switches the associated linking agent the transfer free.

Das Verknüpfungsmittel muss nicht notwendigerweise durch eine physikalische Einheit gebildet werden, sondern ist vielmehr als logische Einheit zu verstehen. Das Verknüpfungsmittel kann dabei auch aus mehreren hintereinandergeschalteten Teilverknüpfungsmitteln bestehen. Vorteilhaft kann das Verknüpfungsmittel oder eines der Teilverknüpfungsmittel auch in die Sendeeinheit integriert sein. In diesem Fall erfolgt die Freischaltung der Sendeeinheit intern.The linking agent does not necessarily have to be formed by a physical unit, but rather is to understand as a logical unit. The linking agent can also be made from there are several partial linking means connected in series. Advantageous can the linking agent or one of the partial linking means also be integrated in the transmitter unit. In this case the activation of the transmitter unit internally.

In einer bevorzugten Weiterbildung der Erfindung werden Daten durch die Sendeeinheit nur dann übertragen, wenn ein erstes Sendesignal an der Sendeeinheit anliegt. Das mindestens eine Verknüpfungsmittel erzeugt in diesem Fall das Sendesignal, wenn gleichzeitig von jedem Teilknoten das Schreibsignal am Verknüpfungsmittel anliegt. Jede Sendeeinheit ist dabei über eine Sendesignalverbindung mit einem Verknüpfungsmittel verbunden und führt so ein vom Verknüpfungsmittel erzeugtes Sendesignal der Sendeeinheit zu.In a preferred further training According to the invention, data is only transmitted by the transmission unit when a first transmission signal is present at the transmission unit. At least a linking agent generates the broadcast signal in this case, if from everyone at the same time Subnode the write signal is present at the linking means. each Sending unit is over a transmission signal connection connected to a linking means and leads like this one from the linking agent generated transmission signal to the transmission unit.

Ein wichtiger Vorteil eines erfindungsgemässen Datenverarbeitungsknotens ist, dass dieser keine Vergleichseinrichtung für eine Fehlerstummschaltung benötigt. Wenn nötig, kann der Empfänger beide Busleitungen vergleichen und somit auch Übertragungsfehler feststellen, die durch üblichen Checksummen-Verfahren nicht abgedeckt werden.An important advantage of a data processing node according to the invention is that this is not a comparator for fault muting needed. If needed, can the recipient compare both bus lines and thus also determine transmission errors, by usual Checksum method not be covered.

Beim erfindungsgemässen Verfahren zur Datenübertragung wird eine Übertragung von Daten durch die Sendeinheit eines Datenverarbeitungsknotens nur dann freigeschaltet, wenn alle seine Teilknoten gleichzeitig ein Schreibsignal erzeugen. Vorzugsweise werden von den Teilknoten erzeugte Schreibsignale der Sendeinheit über ein Verknüpfungsmittel zugeführt, welches die Freischaltung bewirkt, wenn von allen am Verknüpfungsmittel angeschlossenen Teilknoten das Schreibsignal anliegt.In the method according to the invention for data transmission becomes a transfer of data by the sending unit of a data processing node unlocked only when all of its subnodes at the same time generate a write signal. Preferably from the subnodes generated write signals to the transmitter unit via a linking means, which the activation causes, if everyone on the linking means connected write node is present.

Diese und weitere Aufgaben, Vorteile und Merkmale der Erfindung werden aus der nachfolgenden, detaillierten Beschreibung eines bevorzugten Ausführungsbeispiels der Erfindung in Verbindung mit der Zeichnung offensichtlich.These and other tasks, advantages and features of the invention will become apparent from the following detailed Description of a preferred embodiment of the invention evident in connection with the drawing.

Kurze Beschreibung der ZeichnungShort description the drawing

1 zeigt ein herkömmliches verteiltes Leitsystem. 1 shows a conventional distributed control system.

2 zeigt ein Schaltdiagramm eines erfindungsgemässen Datenverarbeitungsknotens. 2 shows a circuit diagram of an inventive data processing node.

3 zeigt ein Schaltdiagramm einer bevorzugten Weiterbildung eines erfindungsgemässen Datenverarbeitungsknotens. 3 shows a circuit diagram of a preferred development of a data processing node according to the invention.

4 zeigt ein Schaltdiagramm einer weiteren bevorzugten Weiterbildung eines erfindungsgemässen Datenverarbeitungsknotens. 4 shows a circuit diagram of a further preferred development of a data processing node according to the invention.

5 zeigt ein Schaltdiagramm einer weiteren bevorzugten Weiterbildung eines erfindungsgemässen Datenverarbeitungsknotens. 5 shows a circuit diagram of a further preferred development of a data processing node according to the invention.

6 zeigt ein Schaltdiagramm weiteren einer bevorzugten Weiterbildung eines erfindungsgemässen Datenverarbeitungsknotens. 6 shows a circuit diagram of another preferred development of a data processing node according to the invention.

7 zeigt ein mögliche Ausgestaltung der internen, logischen UND-Verknüpfung 103, 203 aus 4 und 5. 7 shows a possible design of the internal, logical AND link 103 . 203 out 4 and 5 ,

Die in der Zeichnung verwendeten Bezugszeichen und deren Bedeutung sind in der Bezugszeichenliste zusammengefasst. Grundsätzlich bezeichnen gleiche Bezugszeichen gleiche Teile.The ones used in the drawing Reference symbols and their meaning are in the list of reference symbols summarized. in principle the same reference numerals designate the same parts.

Wege zur Ausführung der ErfindungWays to Execute the invention

2 zeigt ein Schaltdiagramm eines erfindungsgemässen Datenverarbeitungsknotens. Der Datenverarbeitungsknoten besteht aus zwei Teilknoten, nämlich einem ersten Halbknoten 1 und einem zweiten Halbknoten 2, welche im wesentlichen identisch sind. Jeder Halbknoten 1, 2 umfasst einen Applikationsprozessor 13 bzw. 23 und einen Buskontroller 15 bzw. 25, der unter anderem als Datenausgang dient. Dem ersten Halbknoten 1 ist ein erster Transceiver 17 zugeordnet, welcher als erste Sendeeinheit einer Übertragung von Daten zwischen dem Buskontroller 15 des ersten Halbknotens 1 und einer ersten Busleitung 8 dient. Dem zweiten Halbknoten 2 ist ein zweiter Transceiver 27 zugeordnet, welcher als zweite Sendeeinheit einer Übertragung von Daten zwischen dem Buskontroller 25 des zweiten Halbknotens 2 und einer zweite Busleitung 9 dient. Erste und zweite Synchronisationsverbindungen 3 bzw. 4 dienen einer Synchronisation zwischen den Applikationsprozessoren 13 und 23 bzw. den Buskontrollern 15 und 25. Ein erstes UND-Gatter 101 dient als Verknüpfungsmittel. 2 shows a circuit diagram of an inventive data processing node. The data processing node consists of two subnodes, namely a first half node 1 and a second half-knot 2 which are essentially identical. Every half-knot 1 . 2 includes an application processor 13 respectively. 23 and a bus controller 15 respectively. 25 , which serves, among other things, as a data output. The first half-knot 1 is a first transceiver 17 assigned, which is the first transmission unit for a transmission of data between the bus controller 15 of the first half-knot 1 and a first bus line 8th serves. The second half-knot 2 is a second transceiver 27 assigned, which acts as a second transmitter unit for the transmission of data between the bus controller 25 of the second half-knot 2 and a second bus line 9 serves. First and second synchronization connections 3 respectively. 4 are used for synchronization between the application processors 13 and 23 or the bus controllers 15 and 25 , A first AND gate 101 serves as a linking agent.

Wenn Daten vom einem Buskontroller 15 oder 25 auf die Busleitung 8 bzw. 9 übertragen werden sollen, erzeugt dieser ein Schreibsignal, welches über eine Schreibsignalverbindung 11 bzw. 21 dem UND-Gatter 101 zugeleitet wird. Liegen am UND-Gatter 101 Schreibsignale von beiden Buskontrollern 15 und 25 an, erzeugt dieses ein Sendesignal, welches über eine Sendesignalverbindung 12 bzw. 22 beiden Transceivern 17 und 27 zugeführt wird. Die Transceiver 17 und 27 sind nur aktiv, wenn das Sendesignal anliegt. Eine Übertragung von Daten ist somit nur möglich, wenn beide Halbknoten 1 und 2 übereinstimmend ein Schreibsignal abgeben, was eine Blockierung der Busleitungen 8 und 9 äusserst unwahrscheinlich macht, da eine solche nur noch im Falle gleichzeitig von beiden Halbknoten 1 und 2 fälschlicherweise erzeugter Schreibsignale zustande kommen kann.If data from a bus controller 15 or 25 on the bus line 8th respectively. 9 to be transmitted, this generates a write signal which is sent via a write signal connection 11 respectively. 21 the AND gate 101 is forwarded. Are on the AND gate 101 Write signals from both bus controllers 15 and 25 on, this generates a transmission signal which is transmitted via a transmission signal 12 respectively. 22 two transceivers 17 and 27 is fed. The transceivers 17 and 27 are only active when the transmission signal is present. A transfer of data is therefore only possible if both half-nodes 1 and 2 consistently emit a write signal, causing a blockage of the bus lines 8th and 9 makes it extremely unlikely, since it only occurs in the case of two half-nodes simultaneously 1 and 2 incorrectly generated write signals can occur.

3 zeigt ein Schaltdiagramm einer bevorzugten Weiterbildung eines erfindungsgemässen Datenverarbeitungsknotens. Der Datenverarbeitungsknoten besteht aus zwei Teilknoten, nämlich einem ersten Halbknoten 1 und einem zweiten Halbknoten 2, welche im wesentlichen identisch sind. Jeder Halbknoten 1, 2 umfasst einen Applikationsprozessor 13 bzw. 23 und einen Buskontroller 15 bzw. 25, der unter anderem als Datenausgang dient. Dem ersten Halbknoten 1 ist ein erster Transceiver 17 zugeordnet, welcher als erste Sendeeinheit einer Übertragung von Daten vom Buskontroller 15 des ersten Halbknotens 1 auf eine erste Busleitung 8 dient, ausserdem ein erstes UND-Gatter 101 als zugeordnetes Verknüpfungsmittel. Dem zweiten Halbknoten 2 ist ein zweiter Transceiver 27 zugeordnet, welcher als zweite Sendeeinheit einer Übertragung von Daten vom Buskontroller 25 des zweiten Halbknotens 2 auf eine zweite Busleitung 9 dient, ausserdem ein zweites UND-Gatter 201 als zugeordnetes Verknüpfungsmittel. Erste und zweite Synchronisationsverbindungen 3 bzw. 4 dienen einer Synchronisation zwischen den Applikationsprozessoren 13 und 23 bzw. den Buskontrollern 15 und 25. Wenn Daten von einem Buskontroller 15 oder 25 übertragen werden sollen, erzeugt dieser ein Schreibsignal, welches über eine Schreibsignalverbindung 11 bzw. 21 beiden UND-Gattern 101 und 201 zugeleitet wird. Liegen an einem UND-Gatter 101 oder 201 Schreibsignale von beiden Buskontrollern 15 und 25 an, erzeugt dieses UND-Gatter 101 bzw. 201 ein Sendesignal, welches über eine Sendesignalverbindung 12 bzw. 22 dem Transceiver 17 bzw. 27 zugeführt wird. Der Transceiver 17 bzw. 27 ist nur aktiv, wenn das Sendesignal anliegt. Eine Übertragung von Daten ist somit wiederum nur möglich, wenn beide Halbknoten 1 und 2 übereinstimmend ein Schreibsignal abgeben. 3 shows a circuit diagram of a preferred development of a data processing node according to the invention. The data processing node consists of two subnodes, namely a first half node 1 and a second half-knot 2 which are essentially identical. Every half-knot 1 . 2 includes an application processor 13 respectively. 23 and a bus controller 15 respectively. 25 , which serves, among other things, as a data output. The first half-knot 1 is a first transceiver 17 assigned, which is the first transmission unit to transmit data from the bus controller 15 of the first half-knot 1 on a first bus line 8th also serves a first AND gate 101 as an associated linking agent. The second half-knot 2 is a second transceiver 27 assigned, which acts as the second transmitter unit for transferring data from the bus controller 25 of the second half-knot 2 on a second bus line 9 also serves a second AND gate 201 as an associated linking agent. First and second synchronization connections 3 respectively. 4 are used for synchronization between the application processors 13 and 23 or the bus controllers 15 and 25 , If data from a bus controller 15 or 25 to be transmitted, this generates a write signal which is sent via a write signal connection 11 respectively. 21 two AND gates 101 and 201 is forwarded. Are on an AND gate 101 or 201 Write signals from both bus controllers 15 and 25 generates this AND gate 101 respectively. 201 a transmission signal, which via a transmission signal connection 12 respectively. 22 the transceiver 17 respectively. 27 is fed. The transceiver 17 respectively. 27 is only active when the transmission signal is present. A transfer of data is therefore only possible if both half-nodes 1 and 2 emit a write signal.

4 zeigt ein Schaltdiagramm einer weiteren bevorzugten Weiterbildung eines erfindungsgemässen Datenverarbeitungsknotens. Daten, die von der ersten oder zweiten Busleitung 8 bzw. 9 über den Transceiver 17 bzw. 27 dem Buskontroller 15 bzw. 25 zugeführt wurden, werden von Vergleichs- bzw. Überwachungseinheiten 100 bzw. 200 überprüft. Die Synchronisationsvorbindung 4 kann dabei vorteilhaft auch entfallen. 4 shows a circuit diagram of a further preferred development of a data processing node according to the invention. Data from the first or second bus line 8th respectively. 9 via the transceiver 17 respectively. 27 the bus controller 15 respectively. 25 were supplied by comparison or monitoring units 100 respectively. 200 checked. The synchronization pre-binding 4 can advantageously also be omitted.

5 zeigt ein Schaltdiagramm einer weiteren bevorzugten Weiterbildung eines erfindungsgemässen Datenverarbeitungsknotens. Die Verknüpfungsmittel sind in diesem Fall durch eine interne logische UND-Verknüpfung 103 bzw. 203 in jedem der Transceiver 17 bzw. 27 gebildet. Eine Übertragung von Daten durch den Transceiver 17 oder 27 ist dabei nur möglich, wenn gleichzeitig ein erstes Freischaltsignal über eine erste Freischaltverbindung 111 bzw. 211 und ein zweites Freischaltsignal über eine zweite Freischaltverbindung 113 bzw. 213 anliegen. Das erste und das zweite Freischaltsignal sind dabei logisch identisch, wirken aber vorzugsweise in verschiedener Weise auf den Transceiver. Während das zweite Freischaltsignal ein logisches Signal darstellt, welches die Übertragung von Daten in herkömmlicher Weise ermöglicht, wirkt das erste Freischaltsignal direkt auf eine Stromversorgung des Transceivers 17 oder 27. Ein Verifikationssignal vom Transceiver 17 oder 27, welches über eine Verifikationssignalverbindung 18 bzw. 28 dem Applikationsprozessor 13 bzw. 23 zugeführt wird, dient zur Kontrolle, ob die Stromversorgung des Transceivers 17 bzw. 27 wirkungsvoll unterbrochen wurde. Falls dies nicht der Fall ist, wird durch den Applikationsprozessor 13 bzw. 23 ein Alarm ausgelöst und eine Instandsetzung eingeleitet. 5 shows a circuit diagram of a further preferred development of a data processing node according to the invention. In this case, the linking means are an internal logical AND link 103 respectively. 203 in each of the transceivers 17 respectively. 27 educated. A transfer of data through the transceiver 17 or 27 is only possible if at the same time a first activation signal via a first activation connection 111 respectively. 211 and a second activation signal via a second activation connection 113 respectively. 213 issue. The first and the second enable signal are logically identical, but preferably act on the transceiver in different ways. While the second enable signal represents a logical signal that enables the transmission of data in a conventional manner, the first enable signal acts directly on a power supply to the transceiver 17 or 27 , A verification signal from the transceiver 17 or 27 , which via a verification signal connection 18 respectively. 28 the application processor 13 respectively. 23 is used to check whether the power supply of the transceiver 17 respectively. 27 was effectively interrupted. If this is not the case, the application processor 13 respectively. 23 triggered an alarm and initiated a repair.

6 zeigt ein Schaltdiagramm einer weiteren bevorzugten Weiterbildung eines erfindungsgemässen Datenverarbeitungsknotens. Die Verknüpfungsmittel sind in diesem Fall durch logische Verknüpfungseinheiten 10 bzw. 20 gebildet, die aus UND-Gattern 102 bzw. 202 als ersten Teilverknüpfungsmitteln und einer in den Transceiver 17 bzw. 27 integrierten Verknüpfungsschaltung, nämlich einer internen logischen UND-Verknüpfung 103 bzw. 203 in jedem der Transceiver 17 bzw. 27, als zweiten Teilverknüpfungsmitteln bestehen. Eine Übertragung von Daten durch den Transceiver 17 oder 27 ist dabei nur möglich, wenn gleichzeitig ein erstes Freischaltsignal über eine erste bzw. zweite Freischalt verbindung 111 bzw. 211 und ein zweites Freischaltsignal über eine dritte bzw. vierte Freischaltverbindung 113 bzw. 213 anliegen. In einem Normalbetrieb erzeugen die Applikationsprozessoren 13 bzw. 23 ein invertiertes Testsignal TEST. Das invertierte Testsignal TEST wird über je eine Testsignalverbindung 16 bzw. 26 den dem Halbknoten 1 bzw. 2 zugeordneten UND-Gatter 101 bzw. 201 zugeführt und dort mit dem Schreibsignal vom jeweils anderen Halbknoten 2 bzw. 1 zum ersten Freischaltsignal verknüpft. Als zweites Freischaltsignal für den einem Halbknoten 1 oder 2 zugeordneten Transceiver 17 bzw. 27 dient das Schreibsignal vom entsprechenden Halbknoten 1 bzw. 2. Um sicherzustellen, dass beide Halbknoten 1 oder 2 tatsächlich die Übertragung von Daten verhindern können, kann mittels des invertierten Testsignals TEST diesbezüglich eine periodische Überprüfung durchgeführt werden. Zu diesem Zweck wird das invertierte Testsignal TEST unterbrochen. Auf diese Weise ist leicht überprüfbar, ob die Fehlerstummschaltung wirksam ist. 6 shows a circuit diagram of a further preferred development of a data processing node according to the invention. The linking means in this case are logical linking units 10 respectively. 20 formed from AND gates 102 respectively. 202 as the first partial linking means and one in the transceiver 17 respectively. 27 integrated logic circuit, namely an internal logical AND logic operation 103 respectively. 203 in each of the transceivers 17 respectively. 27 , exist as second partial linking means. A transmission of data by the transceiver 17 or 27 is only possible if at the same time a first unlock signal via a first or second unlock connection 111 respectively. 211 and a second activation signal via a third or fourth activation connection 113 respectively. 213 issue. The application processors generate in normal operation 13 respectively. 23 an inverted test signal TEST , The inverted test signal TEST is via a test signal connection 16 respectively. 26 the half-knot 1 respectively. 2 associated AND gate 101 respectively. 201 fed and there with the write signal from the other half node 2 respectively. 1 linked to the first activation signal. As a second activation signal for the one half node 1 or 2 assigned transceiver 17 respectively. 27 serves the write signal from the corresponding half-node 1 respectively. 2 , To make sure both half knots 1 or 2 can actually prevent the transmission of data using the inverted test signal TEST a periodic review is carried out in this regard. For this purpose the inverted test signal TEST interrupted. In this way it is easy to check whether the error muting is effective.

7 zeigt eine mögliche Ausgestaltung der internen, logischen UND-Verknüpfung 103 aus 4 und 5. Wie bereits erwähnt, wirkt das erste Freischaltsignal direkt auf die Stromversorgung des Transceivers 17. Bei Nichtanliegen des ersten Freischaltsignals über die erste Freischaltverbindung 111 wird dieser durch einen Schalter 191 von einer Versorgungsquelle 19 getrennt. Das zweite Freischaltsignal, welches über die zweite Freischaltverbindung 113 zugeführt wird, wirkt dagegen in herkömmlicher Weise auf die Ausgangsstufe des Transceivers 17. 7 shows a possible design of the internal, logical AND link 103 out 4 and 5 , As already mentioned, the first release signal acts directly on the power supply of the transceiver 17 , If the first activation signal is not present via the first activation connection 111 is this through a switch 191 from a supply source 19 Cut. The second activation signal, which is via the second activation connection 113 supplied, however, acts in a conventional manner on the output stage of the transceiver 17 ,

1, 21, 2
Erster, zweiter Halbknotenfirst, second half-knot
3, 43, 4
Erste, zweite SynchronisationsverbindungFirst, second synchronization connection
8, 98th, 9
Erste, zweite BusleitungFirst, second bus line
10, 2010 20
Erste, zweite logische Verknüpfungseinheit,First, second logical combination unit,
Verknüpfungsmittellinking agent
11, 2111 21
SchreibsignalverbindungWrite signal connection
13, 2313 23
Applikationsprozessorapplication processor
12, 2212 22
Erste, zweite FreischaltsignalverbindungFirst, second activation signal connection
15, 2515 25
Buskontrollerbus controller
16, 2616 26
Erste, zweite TestsignalverbindungFirst, second test signal connection
17, 2717 27
Erster, zweiter Transceiverfirst, second transceiver
18, 2818 28
Erste, zweite VerifikationssignalverbindungFirst, second verification signal connection
100, 200100 200
Erste, zweite Vergleichs- bzw. ÜberwachungsFirst, second comparison or monitoring
einheitunit
101, 201101 201
UND-Gatter, VerknüpfungsmittelAND gate, linking agent
103, 203103 203
Interne, logische UND-Verknüpfung, Verknüpinternal, logical AND link, link
fungsmittelfung medium
111, 211111, 211
Erste, zweite FreischaltverbindungFirst, second activation connection
113, 213113 213
Dritte, vierte FreischaltverbindungThird, fourth activation link

Claims (12)

Fehler-stummschaltender Datenverarbeitungsknoten, umfassend – mindestens zwei Teilknoten (1, 2), wobei jeder Teilknoten einen Datenausgang aufweist und von jedem Teilknoten (1, 2) ein Schreibsignal erzeugbar ist, wenn Daten von seinem Datenausgang gesendet werden sollen, – für jeden Teilknoten (1, 2) je einen zugeordnete Sendeeinheit (17, 27) zur Übertragung zu sendender Daten vom Datenausgang des Teilknotens auf eine Busleitung (8, 9), dadurch gekennzeichnet, dass – die Übertragung von Daten durch die Sendeeinheiten (17, 27) nur ermöglicht ist, wenn alle Teilknoten (1, 2) gleichzeitig ein Schreibsignal erzeugen.Error-muting data processing node, comprising - at least two subnodes ( 1 . 2 ), where each subnode has a data output and from each subnode ( 1 . 2 ) a write signal can be generated if data are to be sent from its data output, - for each subnode ( 1 . 2 ) one assigned transmitter unit each ( 17 . 27 ) for the transmission of data to be sent from the data output of the subnode to a bus line ( 8th . 9 ), characterized in that - the transmission of data by the transmitting units ( 17 . 27 ) is only possible if all subnodes ( 1 . 2 ) generate a write signal at the same time. Datenverarbeitungsknoten nach Anspruch 1, dadurch gekennzeichnet, dass – der Datenverarbeitungsknoten ein oder mehrere Verknüpfungsmittel (10, 20, 101, 201, 103, 203) aufweist, – jede Sendeeinheit (17, 27) mit einem Verknüpfungsmittel (10, 20, 101, 201, 103, 203) wirkverbunden ist, – die Übertragung von Daten durch die Sendeeinheit (17, 27) nur bei gleichzeitigem Vorhandensein der Schreibsignale aller Teilknoten (1, 2) freischaltbar ist durch die mit ihr wirkverbundenen Verknüpfungsmittel (10, 20, 101, 201, 103, 203). Data processing node according to claim 1, characterized in that - the data processing node one or more linking means ( 10 . 20 . 101 . 201 . 103 . 203 ) having, - each transmission unit ( 17 . 27 ) with a linking agent ( 10 . 20 . 101 . 201 . 103 . 203 ) is operatively connected, - the transmission of data by the transmitting unit ( 17 . 27 ) only if the write signals of all subnodes are present at the same time ( 1 . 2 ) can be unlocked by means of the linkage means connected to it ( 10 . 20 . 101 . 201 . 103 . 203 ). Datenverarbeitungsknoten nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass – jeder Teilknoten (1, 2) einen Applikationsprozessor (13, 23) und einen Buskontroller (15, 25) zur Übermittlung von Daten zwischen dem Applikationsprozessor (13, 23) und der Sendeeinheit (17, 27) umfasst, und dass – der Buskontroller (15, 25) den Datenausgang des Teilknotens (1, 2) umfasst und – durch den Buskontroller (15, 25) das Schreibsignal erzeugbar ist, wenn Daten vom Datenausgang gesendet werden sollen.Data processing node according to one of the preceding claims, characterized in that - each partial node ( 1 . 2 ) an application processor ( 13 . 23 ) and a bus controller ( 15 . 25 ) for the transmission of data between the application processor ( 13 . 23 ) and the transmitter unit ( 17 . 27 ) includes, and that - the bus controller ( 15 . 25 ) the data output of the subnode ( 1 . 2 ) and - by the bus controller ( 15 . 25 ) the write signal can be generated if data are to be sent from the data output. Datenverarbeitungsknoten nach Ansprch 3, dadurch gekennzeichnet, dass – jeder Buskontroller (15, 25) eine Vergleichs- und Überwachungseinheit (100, 200) umfasst, mittels welcher dem Buskontroller (15, 25) über den Transceiver (17, 27) von der Busleitung (8, 9) zugeführte Daten überprüfbar sind.Data processing node according to claim 3, characterized in that - each bus controller ( 15 . 25 ) a comparison and monitoring unit ( 100 . 200 ) by means of which the bus controller ( 15 . 25 ) via the transceiver ( 17 . 27 ) from the bus line ( 8th . 9 ) supplied data can be checked. Datenverarbeitungsknoten nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass – die Übertragung von Daten vom Datenausgang des Teilknotens (1, 2) auf die Busleitung (8, 9) durch ein an der Sendeeinheit (17, 27) anliegendes Sendesignal freischaltbar ist, – durch jedes Verknüpfungsmittel (101, 201) bei gleichzeitigem Vorhandensein der Schreibsignale aller Teilknoten (1, 2) das Sendesignal erzeugbar ist, und – jede Sendeeinheit (17, 27) eine Freischaltsignalverbindung (12, 22) aufweist, mittels welcher ihr das Sendesignal eines Verknüpfungsmittels (101, 201) zuführbar ist. Data processing node according to one of the preceding claims, characterized in that - the transmission of data from the data output of the partial node ( 1 . 2 ) on the bus line ( 8th . 9 ) by a on the transmitter unit ( 17 . 27 ) the present transmission signal can be activated, - by any linking means ( 101 . 201 ) with the simultaneous presence of the write signals of all subnodes ( 1 . 2 ) the transmission signal can be generated, and - each transmission unit ( 17 . 27 ) an activation signal connection ( 12 . 22 ), by means of which you send the transmission signal of a linking means ( 101 . 201 ) can be fed. Datenverarbeitungsknoten nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, dass – jedes Verknüpfungsmittel (10, 20, 103, 203) eine Verknüpfungsschaltung (103, 203) umfasst, welche in der Sendeeinheit (17, 27) integriert ist und – eine Übertragung von Daten durch die Sendeeinheit (17, 27) nur bei Anliegen eines ersten und mindestens eines weiteren Freischaltsignals an der Verknüpfungsschaltung (17, 27) freigeschaltet ist.Data processing node according to claim 2, 3 or 4, characterized in that - each linking means ( 10 . 20 . 103 . 203 ) a logic circuit ( 103 . 203 ), which is in the transmitter unit ( 17 . 27 ) is integrated and - a transmission of data by the transmitting unit ( 17 . 27 ) only when a first and at least one additional activation signal is present at the logic circuit ( 17 . 27 ) is activated. Datenverarbeitungsknoten nach Anspruch 6, dadurch gekennzeichnet, dass – die Übertragung von Daten durch die Sendeeinheit (17, 27) nur bei gleichzeitigem Anliegen der Schreibsignale aller Teilknoten (1, 2) als Freischaltsignale an der Verknüpfungsschaltung (103, 203) freigeschaltet ist.Data processing node according to claim 6, characterized in that - the transmission of data by the transmission unit ( 17 . 27 ) only if the write signals of all subnodes are present at the same time ( 1 . 2 ) as activation signals on the logic circuit ( 103 . 203 ) is activated. Datenverarbeitungsknoten nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, dass – der Datenverarbeitungsknoten für jeden Teilknoten (1, 2) je ein zugeordnetes Verknüpfungsmittel (10, 20, 101, 201, 103, 203) aufweist,Data processing node according to one of claims 2 to 7, characterized in that - the data processing node for each subnode ( 1 . 2 ) an associated linking agent ( 10 . 20 . 101 . 201 . 103 . 203 ) having, Datenverarbeitungsknoten nach einem der Anspruch 8, dadurch gekennzeichnet, dass – durch den Applikationsprozessor (13, 23) eines jeden Teilknotens (1, 2) ein Testsignal erzeugbar ist, – das vom Applikationsprozessor (13, 23) erzeugte Testsignal dem zugeordneten Verknüpfungsmittel (10, 20, 101, 201, 103, 203) über eine Testsignalverbindung zuführbar ist und – durch das Testsignal die Freischaltung der Übertragung von Daten durch die Sendeeinheit (17, 27) unterbindbar ist.Data processing node according to one of claim 8, characterized in that - by the application processor ( 13 . 23 ) of each subnode ( 1 . 2 ) a test signal can be generated - by the application processor ( 13 . 23 ) generated test signal to the associated linking means ( 10 . 20 . 101 . 201 . 103 . 203 ) can be fed via a test signal connection and - the test signal enables the transmission of data by the transmitting unit ( 17 . 27 ) can be prevented. Datenverarbeitungsknoten nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, dass – durch die dem Teilknoten (1, 2) zugeordnete Sendeeinheit (17, 27) ein Verifikationssignal erzeugbar ist, wenn die Übertragung von Daten nicht freigeschaltet ist, und – der Datenverarbeitungsknoten für jeden Teilknoten (1, 2) eine Verifikationssignalverbindung (18, 28) zur Übertragung des von der Sendeeinheit (17, 27) erzeugten Verifikationssignals an den Teilknoten (1, 2) aufweist.Data processing node according to one of claims 2 to 8, characterized in that - by the sub-node ( 1 . 2 ) assigned transmitter unit ( 17 . 27 ) a verification signal can be generated if the transmission of data is not enabled, and - the data processing node for each subnode ( 1 . 2 ) a verification signal connection ( 18 . 28 ) for the transmission of the from the transmitter unit ( 17 . 27 ) generated verification signal at the partial nodes ( 1 . 2 ) having. Verfahren zur Datenübertragung zwischen mindestens zwei Datenverarbeitungsknoten in einem replizierten Datennetz, wobei – jeder Datenverarbeitungsknoten aus mindestens zwei im wesentlichen identischen Teilknoten (1, 2) besteht, auf welchen gleichzeitig identische Programme ausgeführt werden, – jeder Teilknoten (1, 2) eine Sendeeinheit (17, 27) zur Übertragung vom Daten auf eine Busleitung (8, 9) des Datennetzes umfasst, – jeder Teilknoten (1, 2) eines Datenverarbeitungsknotens ein Schreibsignal erzeugt, wenn Daten von diesem Datenverarbeitungsknoten gesendet werden sollen, dadurch gekennzeichnet, dass – eine Übertragung von Daten durch die Sendeinheit (17, 27) eines Datenverarbeitungsknotens nur freigeschaltet wird, wenn alle seine Teilknoten (1, 2) gleichzeitig ein Schreibsignal erzeugen. Method for data transmission between at least two data processing nodes in a replicated data network, wherein - each data processing node consists of at least two essentially identical subnodes ( 1 . 2 ) on which identical programs are executed simultaneously - each subnode ( 1 . 2 ) a transmitter unit ( 17 . 27 ) for transferring data to a bus line ( 8th . 9 ) of the data network, - each subnode ( 1 . 2 ) a data processing node generates a write signal when data are to be sent from this data processing node, characterized in that - a transmission of data by the transmitting unit ( 17 . 27 ) of a data processing node is only activated if all of its subnodes ( 1 . 2 ) generate a write signal at the same time. Verfahren nach Anspruch 10, dadurch gekennzeichnet dass – die von allen Teilknoten eines Datenverarbeitungsknotens erzeugten Schreibsignale der Sendeeinheit (17, 27) über mindestens ein Verknüpfungsmittel (10, 20, 101, 201, 103, 203) zugeführt werden.Method according to Claim 10, characterized in that - the write signals of the transmission unit (generated by all subnodes of a data processing node) ( 17 . 27 ) via at least one linking agent ( 10 . 20 . 101 . 201 . 103 . 203 ) are fed.
DE2002149592 2002-10-24 2002-10-24 Fail-silent data processing node configuration design for a replicated data network, whereby each partial node only transmits if all other partial nodes transmit at the same time Withdrawn DE10249592A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002149592 DE10249592A1 (en) 2002-10-24 2002-10-24 Fail-silent data processing node configuration design for a replicated data network, whereby each partial node only transmits if all other partial nodes transmit at the same time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002149592 DE10249592A1 (en) 2002-10-24 2002-10-24 Fail-silent data processing node configuration design for a replicated data network, whereby each partial node only transmits if all other partial nodes transmit at the same time

Publications (1)

Publication Number Publication Date
DE10249592A1 true DE10249592A1 (en) 2004-06-17

Family

ID=32318490

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002149592 Withdrawn DE10249592A1 (en) 2002-10-24 2002-10-24 Fail-silent data processing node configuration design for a replicated data network, whereby each partial node only transmits if all other partial nodes transmit at the same time

Country Status (1)

Country Link
DE (1) DE10249592A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006128398A1 (en) 2005-06-02 2006-12-07 Siemens Aktiengesellschaft Redundant transmission of data messages for the control technology of hvdct systems
EP2099153A2 (en) * 2008-02-18 2009-09-09 Infotronic S.P.A. Transmission circuit of a clock signal for transmitting synchronous digital signals
AT512742A1 (en) * 2012-04-11 2013-10-15 Fts Computertechnik Gmbh Method and distribution unit for the reliable switching of synchronization messages

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4503535A (en) * 1982-06-30 1985-03-05 Intel Corporation Apparatus for recovery from failures in a multiprocessing system
US4597084A (en) * 1981-10-01 1986-06-24 Stratus Computer, Inc. Computer memory apparatus
US4672537A (en) * 1976-09-07 1987-06-09 Tandem Computers Incorporated Data error detection and device controller failure detection in an input/output system
DE4032033A1 (en) * 1990-10-09 1992-04-16 Siemens Ag Electric control and monitoring for underground plant - triggering safety-relevant signals for transmission over independent paths and processing by redundant systems
DE19928483A1 (en) * 1999-02-15 2000-08-17 Bosch Gmbh Robert Transmitter/receiver module of network nodes for selective forwarding of data from one transmission path to another has transmitter/receiver modules connected with each via two networks over interface
DE19922171A1 (en) * 1999-05-12 2000-11-23 Siemens Ag Communication system with a communication bus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672537A (en) * 1976-09-07 1987-06-09 Tandem Computers Incorporated Data error detection and device controller failure detection in an input/output system
US4597084A (en) * 1981-10-01 1986-06-24 Stratus Computer, Inc. Computer memory apparatus
US4503535A (en) * 1982-06-30 1985-03-05 Intel Corporation Apparatus for recovery from failures in a multiprocessing system
DE4032033A1 (en) * 1990-10-09 1992-04-16 Siemens Ag Electric control and monitoring for underground plant - triggering safety-relevant signals for transmission over independent paths and processing by redundant systems
DE19928483A1 (en) * 1999-02-15 2000-08-17 Bosch Gmbh Robert Transmitter/receiver module of network nodes for selective forwarding of data from one transmission path to another has transmitter/receiver modules connected with each via two networks over interface
DE19922171A1 (en) * 1999-05-12 2000-11-23 Siemens Ag Communication system with a communication bus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006128398A1 (en) 2005-06-02 2006-12-07 Siemens Aktiengesellschaft Redundant transmission of data messages for the control technology of hvdct systems
US8065580B2 (en) 2005-06-02 2011-11-22 Siemens Aktiengesellschaft Redundant transmission of data messages for information and control for HVDC transmission systems
EP2099153A2 (en) * 2008-02-18 2009-09-09 Infotronic S.P.A. Transmission circuit of a clock signal for transmitting synchronous digital signals
EP2099153A3 (en) * 2008-02-18 2010-06-30 Infotronic S.P.A. Transmission circuit of a clock signal for transmitting synchronous digital signals
AT512742A1 (en) * 2012-04-11 2013-10-15 Fts Computertechnik Gmbh Method and distribution unit for the reliable switching of synchronization messages

Similar Documents

Publication Publication Date Title
EP0403763B1 (en) Method and system to interconnect computers or computer networks
EP1352326B1 (en) Method and device for monitoring a data processing and transmission
DE4429953B4 (en) Serial bus system
EP1966695A1 (en) Bus-guardian of a subscriber of a communication system, and subscriber for a communication system
DE19950433A1 (en) Network has nodes for media access checking with test signal generators for providing test signals outside allocated time slots, detectors of faults in associated and/or other node(s)
DE102014102582A1 (en) Fault-tolerant control system
DE10316649A1 (en) Backplane system for industrial process control, has safety protocol circuit which indicates error message after enforcing communication protocol on message, and switches industrial controller to set safety state
DE102005061403A1 (en) Subscriber`s bus-controller for e.g. Flex ray communication system, has comparator provided for determination of variations between provided sending information and actual bus access based on synchronized local time of monitoring unit
EP1509005B1 (en) Method and apparatus for transmitting data over a bus-network using broadcast
DE60309012T2 (en) METHOD AND SYSTEM FOR SECURING A BUS AND A CONTROLLER
EP1085705B1 (en) Network with several nodes and at least one network hub
DE10249592A1 (en) Fail-silent data processing node configuration design for a replicated data network, whereby each partial node only transmits if all other partial nodes transmit at the same time
EP1121785B1 (en) Network and coupling device for connecting two segments in such a network
DE10032597B4 (en) Bus guard unit for a network node of a time-triggered data communication network
EP3457232B1 (en) Method for operating a highly available automation system
EP1497735A2 (en) Method and device for testing a monitoring function of a bus system and a corresponding bus system
EP1143668B1 (en) Resolving media access conflicts in networks with a plurality of network nodes and at least one star node
EP1619849A1 (en) Method for synchronising a distributed system
EP1535156B1 (en) Method and device for recognizing errors in a distributed real-time computer system
EP0263973A2 (en) Device and method for serial data exchange between more than two subscribers
EP0935198A1 (en) Secure data processing method and computer system
EP1399818A2 (en) Method and device for communicating in a fault-tolerant distributed computer system
EP1116360A2 (en) Network and coupling device for connecting two segments in such a network
WO2000018063A2 (en) Network and coupling device for connecting two segments of such a network
WO2000018062A2 (en) Network and coupling device for connecting two segments in such a network

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee