DE102007037654A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE102007037654A1
DE102007037654A1 DE102007037654A DE102007037654A DE102007037654A1 DE 102007037654 A1 DE102007037654 A1 DE 102007037654A1 DE 102007037654 A DE102007037654 A DE 102007037654A DE 102007037654 A DE102007037654 A DE 102007037654A DE 102007037654 A1 DE102007037654 A1 DE 102007037654A1
Authority
DE
Germany
Prior art keywords
component
components
electrode
continuous
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007037654A
Other languages
English (en)
Inventor
Jae Won Soowon Han
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102007037654A1 publication Critical patent/DE102007037654A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06517Bump or bump-like direct electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06589Thermal management, e.g. cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterbauelement gemäß Ausführungen kann eine Verdrahtungslage, eine Vielzahl von auf der Verdrahtungslage geschichteten und ausgebildeten Bauelementen, durchgehende Elektroden, von denen jede in der Vielzahl von Bauelementen ausgebildet ist und die entsprechenden Bauelemente durchdringt, und Verbindungs-Elektroden enthalten, die zwischen den jeweiligen Bauelementen ausgebildet sind und eine durchgehende Elektrode, die in einem oberen Bauelement ausgebildet ist, mit einer durchgehenden Elektrode verbinden, die in einem unteren Bauelement ausgebildet ist.

Description

  • HINTERGRUND
  • 1 ist eine Zeichnung, die ein Halbleiterbauelement in Form eines "System In a Package (System in einem Gehäuse)" (SiP) zeigt, das durch ein Halbleiter-Herstellungsverfahren nach dem Stand der Technik hergestellt wurde.
  • Das Halbleiterbauelement in SiP-Form nach dem Stand der Technik kann ein Interposer 11, ein erstes Bauelement 13, ein zweites Bauelement 15 und ein drittes Bauelement 17 enthalten, wie in 1 gezeigt.
  • Das erste bis dritte Bauelement 13, 15 und 17 können zum Beispiel eine CPU, ein SPRM, ein DRAM, ein Flash-Speicher, ein Logik-LSI, ein Leistungs-IC, ein Steuerungs-IC, ein Analog-LSI, ein MM IC, ein CMOS RF-IC, ein Sensor-Chip und ein MEMS-Chip sein.
  • Zwischen dem ersten Bauelement 13 und dem zweiten Bauelement 15, bzw. zwischen dem zweiten Bauelement 15 und dem dritten Bauelement 17 kann ein Verbinder zur Verbindung von Signalen zwischen entsprechenden Bauelementen ausgebildet sein.
  • Wenn das SiP-Halbleiterbauelement in Form eines SiP, das eine solche Struktur hat, kommerziell genutzt werden soll, kann es jedoch sein, dass ein Problem bezüglich der Wärmeabgabe auftritt. Insbesondere kann es sein, dass das Problem der Wärmeabgabe eines Bauelementes, das in einer Zwischenschicht ausgebildet ist, wie das zweite Bauelement 15, die kommerzielle Nutzung des Halbleiterbauelementes unmöglich macht.
  • ZUSAMMENFASSUNG
  • Ausführungen betreffen ein Halbleiterbauelement und ein Verfahren zur Herstellung eines Halbleiterbauelementes, das Wärme von einem Halbleiterbauelement in Form eines SiP auf effiziente Weise abführen kann. Gemäß Ausführungen kann ein Halbleiterbauelement einen Interposer (Verdrahtungslage), eine Vielzahl von auf dem Interposer geschichteten und ausgebildeten Bauelementen, durchgehende Elektroden, die jeweils in der Vielzahl von Bauelementen ausgebildet sind und die die entsprechenden Bauelemente durchdringen, und Verbindungs-Elektroden, die zwischen den entsprechenden Bauelementen ausgebildet sind und eine durchgehende Elektrode, die in einem oberen Bauelement ausgebildet ist, mit einer durchgehenden Elektrode, die in einem unteren Bauelement ausgebildet ist, verbinden, enthalten.
  • Gemäß Ausführungen kann ein Verfahren zur Herstellung eines Halbleiterbauelementes es umfassen, eine Vielzahl von Bauelementen herzustellen, die durchgehende Elektroden haben, welche die Bauelemente durchdringen, und die Vielzahl von Bauelementen auf einer Verdrahtungslage zu schichten und auszubilden.
  • ZEICHNUNGEN
  • 1 ist eine Zeichnung eines Halbleiterbauelementes in Form eines System In a Package (SIP), das durch ein Verfahren zur Herstellung eines Halbleiterbauelementes nach dem Stand der Technik hergestellt wurde.
  • 2 ist eine Zeichnung eines Halbleiterbauelementes in Form eines System In a Package (SIP), das gemäß Ausführungen der Erfindung hergestellt wurde.
  • 3 ist eine Zeichnung eines Halbleiterbauelementes in Form eines System In a Package (SIP), das gemäß Ausführungen der Erfindung hergestellt wurde.
  • 4 ist eine Zeichnung eines Halbleiterbauelementes in Form eines System In a Package (SIP), das gemäß Ausführungen der Erfindung hergestellt wurde.
  • DETAILLIERTE BESCHREIBUNG
  • 2 ist eine Zeichnung eines Halbleiterbauelementes in Form eines System In a Package (SIP), das gemäß Ausführungen der Erfindung hergestellt wurde.
  • Das Halbleiterbauelement gemäß Ausführungen kann eine Verdrahtungslage (Interposer) 200, ein erstes Bauelement 210, ein zweites Bauelement 230 und ein dritte Bauelement 250 enthalten, wie in 2 gezeigt. Das Halbleiterbauelement kann eine erste durchgehende Elektrode 211 enthalten, die das erste Bauelement 210 durchdringt. Das Halbleiterbauelement kann eine zweite durchgehende Elektrode 231, die das zweite Bauelement 230 durchdringt, und die dritte durchgehende Elektrode 251 enthalten, die das dritte Bauelement 250 durchdringt.
  • Das Halbleiterbauelement gemäß Ausführungen kann eine erste Verbindungsschicht 220 enthalten, die das erste Bauelement 210 mit dem zweiten Bauelement 230 verbinden kann. Das Halbleiterbauelement kann eine zweite Verbindungsschicht 240 enthalten, die das zweite Bauelement 230 mit dem dritten Bauelement 250 verbindet. Die erste Verbindungs-Elektrode 221 kann auf der ersten Verbindungsschicht 220 und die zweite Verbindungs-Elektrode 241 kann auf der zweiten Verbindungsschicht 240 ausgebildet sein. Das erste Bauelement 210 kann elektrisch mit dem zweiten Bauelement 230 verbunden sein, wozu die erste Verbindungs-Elektrode 221 benutzt wird. Das zweite Bauelement 230 kann elektrisch mit dem dritten Bauelement 250 verbunden sein, wozu die zweite Verbindungs-Elektrode 241 benutzt wird. Die erste Verbindungs-Elektrode 221 kann die erste durchgehende Elektrode 211 mit der zweiten durchgehenden Elektrode 231 verbinden. Die zweite Verbindungs-Elektrode 241 kann die zweite durchgehende Elektrode 231 mit der dritten durchgehenden Elektrode 251 verbinden.
  • In Ausführungen des Halbleiterbauelementes in Form eines SiP, das eine solche geschichtete Struktur hat, können sowohl ein auf dem obersten Teil hergestelltes Bauelement, als auch ein auf dem untersten Teil hergestelltes Bauelement elektrisch verbunden sein. Durch eine solche Verbindungsstruktur können die entsprechenden Bauelemente Wärme nach außen abgeben. In Ausführungen können die entsprechenden Bauelemente effizient Wärme abführen, die von einem in der Zwischenschicht ausgebildeten Bauelement erzeugt wird.
  • In Ausführungen können Halbleiterbauelemente mit Masse-Elektroden ausgestattet sein. Daher können die auf dem ersten bis dritten Bauelement 210, 230 und 250 ausgebildeten Masse-Elektroden elektrisch verbunden werden, so dass die von den jeweiligen Bauelementen erzeugte Wärme effizienter abgegeben werden kann. In Ausführungen kann an die Masse-Elektroden dieselbe Spannung angelegt werden, so dass kein Problem im Fluss oder im Betrieb elektrischer Signale auftritt. Die erste durchgehende Elektrode 211 kann ausgebildet sein, um mit der im ersten Bauelement 210 bereitgestellten Masse-Elektrode verbunden zu werden. Die zweite durchgehende Elektrode 231 kann ausgebildet sein, um mit der im zweiten Bauelement 230 bereitgestellten Masse-Elektrode verbunden zu werden. Die dritte durchgehende Elektrode 251 kann ausgebildet sein, um mit der im dritten Bauelement 250 bereitgestellten Masse-Elektrode verbunden zu werden.
  • In Ausführungen kann die erste durchgehende Elektrode 211 nicht im ersten Bauelement 210 ausgebildet sein. Die erste durchgehende Elektrode 211 kann jedoch als eine Maßnahme so ausgebildet sein, um die von den jeweiligen Bauelementen erzeugte Wärme effizienter abzugeben.
  • In Ausführungen kann die durchgehende Elektrode hergestellt werden, indem sequentiell ein Muster-Prozess, ein Ätz-Prozess, ein Metall-Eildungs-Prozess und ein CMP-Prozess für das Halbleiter-Substrat durchgeführt werden. Solche Prozesse sind bekannt und sind in Ausführungen nicht das Hauptanliegen: Daher wird hier auf deren Beschreibung abgesehen.
  • Gemäß Ausführungen kann die durchgehende Elektrode aus mindestens einem der Materialien W, Cu, Al, Ag und Au, usw. gebildet sein. Die durchgehende Elektrode kann durch CVD, PVD, Aufdampfen und ECP, usw. abgeschieden werden. Ein Grenzschicht-Metall der durchgehenden Elektrode kann ein beliebiges aus TaN, Ta, TiN, Ti und TiSiN, usw. sein und durch CVD, PVD und ALD, usw. hergestellt werden.
  • In Ausführungen, in denen ein Halbleiterbauelement in SiP-Form, bei dem erste bis dritte Bauelemente 210, 230 und 250 geschichtet und wie beschrieben ausgebildet sind, kann die Anzahl der geschichteten Bauelemente verschieden geändert werden. Die entsprechenden Bauelemente können jedes beliebige aus CPU, SRAM, DRAM, Flash-Speicher, Logik-LSI, Leistungs-IC, Steuerungs-IC, Analog-LSI, MM IC, CMOS RF-IC, Sensor-Chip und MEMS-Chip, usw. sein.
  • In Ausführungen kann ein Verfahren zur Herstellung eines Halbleiterbauelementes das Herstellen einer Vielzahl von Bauelementen umfassen, die durchgehende Elektroden aufweisen, welche die Bauelemente durchdringen, und das Schichten und der Bildung der Vielzahl der Bauelemente auf eine Verdrahtungslage. Gemäß Ausführungen kann das Schichten und Ausbilden der Vielzahl von Bauelementen auf einer Verdrahtungslage ein Herstellen einer Verbindungsschicht zwischen den jeweiligen Bauelementen und ein Verbinden der durchgehenden Elektroden, die auf dem oberen Bauelement und dem unteren Bauelement ausgebildet sind, durch die auf der Verbindungsschicht ausgebildete Verbindungs-Elektrode umfassen.
  • Mit Bezug auf 3 kann in Ausführungen ein Halbleiter in Form eines SiP als Maßnahme so hergestellt werden, dass die von den jeweiligen Bauelementen erzeugte Wärme effizienter abgegeben wird.
  • Das Halbleiterbauelement gemäß Ausführungen kann eine Verdrahtungslage 300, ein erstes Bauelement 310, ein zweites Bauelement 330 und ein drittes Bauelement 350 enthalten, wie in 3 gezeigt. Das Halbleiterbauelement kann eine erste durchgehende Elektrode 311, die das erste Bauelement 310 durchdringt, enthalten. Das Halbleiterbauelement kann eine zweite durchgehende Elektrode 331, die das zweite Bauelement 330 durchdringt, und eine dritte durchgehende Elektrode 351, die das dritte Bauelement 350 durchdringt, enthalten.
  • Das Halbleiterbauelement gemäß Ausführungen kann eine erste Verbindungsschicht 320 enthalten, die das erste Bauelement 310 mit dem zweiten Bauelement 330 verbinden kann. Das Halbleiterbauelement kann eine zweite Verbindungsschicht 340 enthalten, die das zweite Bauelement 330 mit dem dritten Bauelement 350 verbinden kann. Eine erste Verbindungs-Elektrode 321 kann auf der ersten Verbindungsschicht 320 ausgebildet sein. Eine zweite Verbindungs-Elektrode 341 kann auf der zweiten Verbindungsschicht 340 ausgebildet sein. Das erste Bauelement 310 kann mit dem zweiten Bauelement 330 durch die erste Verbindungs-Elektrode 321 elektrisch verbunden sein. Das zweite Bauelement 330 kann mit dem dritten Bauelement 350 durch die zweite Verbindungs-Elektrode 341 elektrisch verbunden sein. Die erste Verbindungs-Elektrode 321 kann die erste durchgehende Elektrode 311 mit der zweiten durchgehenden Elektrode 331 verbinden. Die zweite Verbindungs-Elektrode 241 kann die zweite durchgehende Elektrode 231 mit der dritten durchgehenden Elektrode 251 verbinden.
  • In Ausführungen des Halbleiterbauelementes in Form eines SiP, das eine solche geschichtete Struktur hat, können sowohl ein auf dem obersten Teil hergestelltes Bauelement, als auch ein auf dem untersten Teil hergestelltes Bauelement elektrisch verbunden sein. Durch eine solche Verbindungsstruktur können die entsprechenden Bauelemente Wärme nach außen (d. h. nach außerhalb des Bauelementes) abgeben. In Ausführungen können die entsprechenden Bauelemente effizient Wärme abführen, die von einem in der Zwischenschicht ausgebildeten Bauelement erzeugt wird.
  • In Ausführungen können die gesamten Halbleiterbauelemente mit Masse-Elektroden ausgestattet sein. Die auf dem ersten bis dritten Bauelement 310, 330 und 350 ausgebildeten Masse-Elektroden können elektrisch verbunden werden, so dass die von den jeweiligen Bauelementen erzeugte Wärme effizient abgegeben werden kann. In Ausführungen kann an die Masse-Elektroden dieselbe Spannung angelegt werden, so dass Probleme beim Fluss oder im Betrieb der elektrischen Signale verringert werden. Die erste durchgehende Elektrode 311 kann ausgebildet sein, um mit der im ersten Bauelement 310 bereitgestellten Masse-Elektrode verbunden zu werden. Die zweite durchgehende Elektrode 331 kann ausgebildet sein, um mit der im zweiten Bauelement 330 bereitgestellten Masse-Elektrode verbunden zu werden. Die dritte durchgehende Elektrode 351 kann ausgebildet sein, um mit der im dritten Bauelement 350 bereitgestellten Masse-Elektrode verbunden zu werden.
  • In Ausführungen kann ein gesonderter Metallfilm 360 auf einer unteren Oberfläche des ersten Bauelementes 310 hergestellt werden. Der Metallfilm 360 kann auf einer unteren Oberfläche des ersten Bauelementes 310 durch ein beliebiges Verfahren hergestellt werden, wie z. B. CVD, PVD, Aufdampfen, ECP, usw. In Ausführungen kann der Metallfilm 360 über die durchgehenden Elektroden mit den entsprechenden Bauelementen verbunden werden, und die von den entsprechenden Bauelementen erzeugte Wärme kann effizienter abgegeben werden.
  • Mit Bezug auf 4 kann in Ausführungen ein Halbleiter in Form eines SiP als Maßnahme so hergestellt werden, dass die von den jeweiligen Bauelementen erzeugte Wärme effizienter abgegeben wird.
  • Das Halbleiterbauelement gemäß Ausführungen kann eine Verdrahtungslage 400, ein erstes Bauelement 410, ein zweites Bauelement 430 und ein drittes Bauelement 450 enthalten, wie in 4 gezeigt. Das Halbleiterbauelement kann eine erste durchgehende Elektrode 411, die das erste Bauelement 410 durchdringt, enthalten. Das Halbleiterbauelement kann eine zweite durchgehende Elektrode 431, die das zweite Bauelement 430 durchdringt, und eine dritte durchgehende Elektrode 451, die das dritte Bauelement 450 durchdringt, enthalten.
  • Das Halbleiterbauelement gemäß Ausführungen kann eine erste Verbindungsschicht 420 enthalten, die das erste Bauelement 410 mit dem zweiten Bauelement 430 verbindet. Das Halbleiterbauelement kann eine zweite Verbindungsschicht 440 enthalten, die das zweite Bauelement 430 mit dem dritten Bauelement 450 verbindet. Eine erste Verbindungs-Elektrode 421 kann auf der ersten Verbindungsschicht 420 ausgebildet sein. Eine zweite Verbindungs-Elektrode 441 kann auf der zweiten Verbindungsschicht 440 ausgebildet sein. Das erste Bauelement 410 kann mit dem zweiten Bauelement 430 durch die erste Verbindungs-Elektrode 421 elektrisch verbunden sein. Das zweite Bauelement 430 kann mit dem dritten Bauelement 450 durch die zweite Verbindungs-Elektrode 441 elektrisch verbunden sein. Die erste Verbindungs-Elektrode 421 kann die erste durchgehende Elektrode 411 mit der zweiten durchgehenden Elektrode 431 verbinden. Die zweite Verbindungs-Elektrode 441 kann die zweite durchgehende Elektrode 431 mit der dritten durchgehenden Elektrode 451 verbinden.
  • Gemäß Ausführungen können in einem Halbleiterbauelement in Form eines SiP, das eine solche geschichtete Struktur hat, sowohl ein auf dem obersten Teil hergestelltes Bauelement, als auch ein auf dem untersten Teil hergestelltes Bauelement elektrisch verbunden sein. Durch eine solche Verbindungsstruktur können die entsprechenden Bauelemente Wärme nach außen abgeben. In Ausführungen können die entsprechenden Bauelemente effizient Wärme abführen, die von einem in der Zwischenschicht ausgebildeten Bauelement erzeugt wird.
  • In Ausführungen kann das gesamte Halbleiterbauelement mit Masse-Elektroden ausgestattet sein. Die auf dem ersten bis dritten Bauelement 410, 430 und 450 ausgebildeten Masse-Elektroden können elektrisch verbunden werden, so dass die von den jeweiligen Bauelementen erzeugte Wärme effizient abgegeben werden kann. Auch kann an die Masse-Elektroden dieselbe Spannung angelegt werden, so dass Probleme beim Fluss oder im Betrieb der elektrischen Signale verringert oder beseitigt werden.
  • Die erste durchgehende Elektrode 411 kann ausgebildet sein, um mit der im ersten Bauelement 410 bereitgestellten Masse-Elektrode verbunden zu werden. Die zweite durchgehende Elektrode 431 kann ausgebildet sein, um mit der im zweiten Bauelement 430 bereitgestellten Masse-Elektrode verbunden zu werden. Die dritte durchgehende Elektrode 451 kann ausgebildet sein, um mit der im dritten Bauelement 450 bereitgestellten Masse-Elektrode verbunden zu werden.
  • Gemäß Ausführungen kann eine gesonderte Wärme-Abstrahlungs-Einrichtung 460 auf einer unteren Oberfläche des ersten Bauelementes 410 hergestellt werden. In Ausführungen kann die Wärme-Abstrahlungs-Einrichtung 460 über die durchgehende Elektrode mit den entsprechenden Bauelementen verbunden werden, und die von den entsprechenden Bauelementen erzeugte Wärme kann effizienter abgegeben werden. In Ausführungen kann die Wärme-Abstrahlungs-Einrichtung 460 ein Kühlkörper oder eine Heat-Pipe sein.
  • Gemäß Ausführungen kann die Wärme-Abstrahlung problemloser und effizienter erfolgen, wenn ein Röhrchen bereitgestellt wird, das zwischen das erste Bauelement und der Verdrahtungslage ein Kühlmittel injizieren kann, das mit ihnen in Kontakt kommt.
  • Mit dem Halbleiterbauelement und dem Verfahren zu dessen Herstellung besteht gemäß Ausführungen der Vorteil, dass Wärme von dem Halbleiterbauelement in Form eines SiP leicht abgegeben werden kann.
  • Es ist für einen Fachmann offensichtlich, dass verschiedene Änderungen und Abwandlungen der Ausführungen vorgenommen werden können. Somit ist es beabsichtigt, dass Ausführungen Änderungen und Abwandlungen abdecken, die im Umfang der beigefügten Ansprüche liegen. Es ist auch selbstverständlich, dass wenn eine Schicht als "auf" oder "über" einer anderen Schicht oder einem Substrat bezeichnet wird, sie direkt auf der anderen Schicht oder dem Substrat sein kann oder auch dazwischen liegende Schichten vorhanden sein können.

Claims (20)

  1. Ein Bauelement, umfassend: eine Verdrahtungslage; eine Vielzahl von über der Verdrahtungslage geschichteten Bauelementen; eine durchgehende Elektrode, die in jedem aus der Vielzahl der Bauelemente ausgebildet und konfiguriert ist, das entsprechende Bauelement zu durchdringen; und Verbindungs-Elektroden, die zwischen den jeweiligen Bauelementen ausgebildet und konfiguriert sind, die in einem oberen Bauelement ausgebildete durchgehende Elektrode mit der in einem unteren Bauelement ausgebildeten durchgehenden Elektrode zu verbinden.
  2. Das Bauelement gemäß Anspruch 1, wobei die in jeder aus der Vielzahl der Bauelemente ausgebildeten durchgehenden Elektroden mit Masse-Elektroden der entsprechenden Bauelemente verbunden sind.
  3. Das Bauelement gemäß einem der Ansprüche 1 bis 2, das weiterhin einen Metallfilm enthält, der zwischen der Verdrahtungslage und der geschichteten Vielzahl von Bauelementen ausgebildet und mit der im unteren Bauelement ausgebildeten durchgehenden Elektrode verbunden ist.
  4. Das Bauelement gemäß einem der Ansprüche 1 bis 3, das weiterhin einen Wärme-Abstrahler enthält, der zwischen der Verdrahtungslage und der Vielzahl geschichteter Bauelemente bereitgestellt wird und mit der im unteren Bauelement ausgebildeten durchgehenden Elektrode gekoppelt ist.
  5. Das Bauelement gemäß Anspruch 4, wobei der Wärme-Abstrahler mindestens eines von einem Kühlkörper oder einem Röhrchen umfasst.
  6. Das Bauelement gemäß einem der Ansprüche 1 bis 5, wobei die durchgehende Elektrode mindestens eines der Materialien W, Cu, Al, Ag und Au umfasst.
  7. Bauelement gemäß einem der Ansprüche 1 bis 6, wobei jedes aus der Vielzahl von Bauelementen eines aus CPU, SPRM, DRAM, Flash-Speicher, Logik-LSI, Leistungs-IC, Steuerungs-IC, Analog-LSI, MM IC, CMOS RF-IC, Sensor-Chip und MEMS-Chip ist.
  8. Ein Verfahren, umfassend: Herstellen einer Vielzahl von Bauelementen, wobei jedes durchgehende Elektroden aufweist, welche die entsprechenden Bauelemente durchdringen; und Schichten der Vielzahl von Bauelementen über einer Verdrahtungslage, wobei durchgehende Elektroden benachbarter geschichteter Bauelemente miteinander verbunden sind,
  9. Das Verfahren gemäß Anspruch 8, wobei das Schichten der Vielzahl der Bauelemente über der Verdrahtungslage ein Herstellen einer Verbindungsschicht zwischen den entsprechenden Bauelementen und ein Verbinden der durchgehenden Elektroden, die auf einem oberen Bauelement und einem unteren Bauelement ausgebildet sind, über die in der Verbindungsschicht ausgebildete Verbindungs-Elektrode umfasst.
  10. Das Verfahren gemäß einem der Ansprüche 8 bis 9, wobei die in den entsprechenden Bauelementen ausgebildeten durchgehenden Elektroden mit Masse-Elektroden der entsprechenden Bauelemente verbunden sind.
  11. Das Verfahren gemäß einem der Ansprüche 8 bis 10, das weiterhin ein Herstellen eines Metallfilms zwischen der Verdrahtungslage und der Vielzahl geschichteter Bauelemente umfasst.
  12. Das Verfahren gemäß einem der Ansprüche 8 bis 11, das weiterhin ein Herstellen eines Wärme-Abstrahlers zwischen der Verdrahtungslage und der Vielzahl geschichteter Bauelemente umfasst.
  13. Das Verfahren gemäß Anspruch 12, wobei der Wärme-Abstrahler einen Kühlkörper umfasst.
  14. Das Verfahren gemäß Anspruch 12, wobei der Wärme-Abstrahler ein Röhrchen umfasst.
  15. Das Verfahren gemäß Anspruch 14, das weiterhin das Injizieren eines Kühlmittels in das Röhrchen umfasst.
  16. Das Verfahren gemäß einem beliebigen der Ansprüche 8 bis 15, wobei die durchgehenden Elektroden mindestens eines der Materialien W, Cu, Al, Ag und Au umfassen.
  17. Das Verfahren gemäß einem beliebigen der Ansprüche 8 bis 16, wobei jedes aus der Vielzahl von Bauelementen eines aus CPU, SPRM, DRAM, Flash-Speicher, Logik-LSI, Leistungs-IC, Steuerungs-IC, Analog-LSI, MM IC, CMOS RF-IC, Sensor-Chip und MEMS-Chip ist.
  18. Ein Bauelement, umfassend: eine Verdrahtungslage; eine über der Verdrahtungslage ausgebildete Wärmeausbreitungs-Schicht; ein erstes Bauelement, das über der Wärmeausbreitungs-Schicht ausgebildet ist und eine darin ausgebildete erste durchgehende Elektrode hat, die das erste Bauelement von einer oberen Oberfläche des ersten Bauelementes zu einer unteren Oberfläche des ersten Bauelementes durchläuft; ein zweites Bauelement, das über dem ersten Bauelement ausgebildet ist und eine darin ausgebildete zweite durchgehende Elektrode hat, die das zweite Bauelement von einer oberen Oberfläche des zweiten Bauelementes zu einer unteren Oberfläche des zweiten Bauelementes durchläuft; und eine Verbindungs-Elektrode, die zwischen dem ersten Bauelement und dem zweiten Bauelement ausgebildet und mit der ersten und der zweiten durchgehenden Elektrode verbunden ist.
  19. Das Bauelement gemäß Anspruch 18, wobei die Wärmeausbreitungs-Schicht eines von einer Metallschicht, einem Kühlkörper oder einem Röhrchen ist.
  20. Das Bauelement gemäß einem der Ansprüche 18 bis 19, wobei die erste durchgehende Elektrode mit einer Masse-Elektrode des ersten Bauelementes verbunden ist und die zweite durchgehende Elektrode mit einer Masse-Elektrode des zweiten Bauelementes verbunden ist.
DE102007037654A 2006-08-23 2007-08-09 Halbleiterbauelement Ceased DE102007037654A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0080122 2006-08-23
KR1020060080122A KR100807050B1 (ko) 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
DE102007037654A1 true DE102007037654A1 (de) 2008-08-14

Family

ID=39112607

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007037654A Ceased DE102007037654A1 (de) 2006-08-23 2007-08-09 Halbleiterbauelement

Country Status (5)

Country Link
US (1) US20080048335A1 (de)
JP (1) JP2008053708A (de)
KR (1) KR100807050B1 (de)
CN (1) CN100536131C (de)
DE (1) DE102007037654A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4577688B2 (ja) 2005-05-09 2010-11-10 エルピーダメモリ株式会社 半導体チップ選択方法、半導体チップ及び半導体集積回路装置
JP4766143B2 (ja) 2008-09-15 2011-09-07 株式会社デンソー 半導体装置およびその製造方法
KR101011888B1 (ko) 2008-11-17 2011-02-01 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US8748206B2 (en) * 2010-11-23 2014-06-10 Honeywell International Inc. Systems and methods for a four-layer chip-scale MEMS device
JP2014054718A (ja) * 2012-09-14 2014-03-27 Seiko Epson Corp 電子装置
KR20160051310A (ko) * 2014-11-03 2016-05-11 삼성전기주식회사 센서 패키지 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250794A (ja) * 1990-02-28 1991-11-08 Chichibu Fuji:Kk 半導体装置
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
JP2002176137A (ja) 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP2004179504A (ja) * 2002-11-28 2004-06-24 Seiko Epson Corp 半導体装置並びにその製造方法、半導体パッケージ並びに電子機器
JP2004281830A (ja) * 2003-03-17 2004-10-07 Shinko Electric Ind Co Ltd 半導体装置用基板及び基板の製造方法及び半導体装置
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
US7271461B2 (en) * 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
KR100570514B1 (ko) * 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
TWI288448B (en) * 2004-09-10 2007-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same
JP2006165073A (ja) * 2004-12-03 2006-06-22 Hitachi Ulsi Systems Co Ltd 半導体装置およびその製造方法
JP2006165320A (ja) 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
JP4086068B2 (ja) * 2004-12-27 2008-05-14 日本電気株式会社 半導体装置
US7709943B2 (en) * 2005-02-14 2010-05-04 Daniel Michaels Stacked ball grid array package module utilizing one or more interposer layers
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
US20070126085A1 (en) * 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP4799157B2 (ja) * 2005-12-06 2011-10-26 エルピーダメモリ株式会社 積層型半導体装置
JP4708176B2 (ja) * 2005-12-08 2011-06-22 エルピーダメモリ株式会社 半導体装置
JP4753725B2 (ja) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 積層型半導体装置
KR100737162B1 (ko) * 2006-08-11 2007-07-06 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7504283B2 (en) * 2006-12-18 2009-03-17 Texas Instruments Incorporated Stacked-flip-assembled semiconductor chips embedded in thin hybrid substrate
KR101465948B1 (ko) * 2007-12-27 2014-12-10 삼성전자주식회사 웨이퍼 레벨 스택 패키지 및 웨이퍼 레벨 스택 패키지 제조방법

Also Published As

Publication number Publication date
CN101131996A (zh) 2008-02-27
KR100807050B1 (ko) 2008-02-25
US20080048335A1 (en) 2008-02-28
JP2008053708A (ja) 2008-03-06
CN100536131C (zh) 2009-09-02

Similar Documents

Publication Publication Date Title
DE112009005519B4 (de) Mikroelektronischer Baustein, der Silliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE102010030760B4 (de) Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
DE102007036268A1 (de) Halbleiterbauelement
DE112013007312B4 (de) Zuerst eingehauste und später geätzte dreidimensionale flip-chip system-in-package-struktur und verfahren für deren herstellung
DE112013007308B4 (de) Durch Ätzen vor dem Einhausen hergestellter dreidimensionaler metallischer Leiterplattenaufbau mit umgekehrt aufgesetztem Chip auf Systemebene und technologisches Verfahren
DE102018104633B4 (de) Die-Verbindungssubstrate, ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Die-Verbindungssubstrats
DE102010036678A1 (de) Multichip-Modul und Verfahren zu seiner Herstellung
DE112008002459T5 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE102013018192A1 (de) Vergrabene, für Entkopplungskondensatoren verwendete TSV
DE102011055013A1 (de) Halbleitergehäuse und Verfahren zum Herstellen derselben
DE112010004254B4 (de) Mikroelektronische Baugruppe
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE102007037654A1 (de) Halbleiterbauelement
DE102018123837B4 (de) Halbleiterpackage und Halbleitermodul mit demselben
DE102008032510A1 (de) System in einem Gehäuse und Verfahren zu seiner Herstellung
DE102009025413A1 (de) Vorrichtung, die eine Imidschicht mit Nichtkontaktöffnung umfasst, und Verfahren
DE102011012186B4 (de) Chipmodul und Verfahren zur Bereitstellung eines Chipmoduls
DE102007059337A1 (de) Halbleiterkomponente mit Durchkontakten
DE112019003036B4 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE102019123780A1 (de) Verfahren zum herstellen eines halbleiter-package und halbleiter-package
DE102010029528A1 (de) Halbleiterbauelement mit einer Chipumrandung mit gradueller Strukturdichte
DE102016109652A1 (de) Verbesserte Trassierung für dreidimensionale integrierte Struktur
DE102018112828A1 (de) Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip
DE102006033039A1 (de) Interposer und Herstellungsverfahren, Halbleiterbauelement und Mehrchip-Packung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R016 Response to examination communication
R003 Refusal decision now final

Effective date: 20111005