-
Die
vorliegende Erfindung betrifft einen integrierten Halbleiterspeicher
mit einer einstellbaren internen Spannung. Des Weiteren betrifft
die vorliegende Erfindung eine Produktionsanordnung zur Fertigung
eines derartigen integrierten Halbleiterspeichers sowie ein Verfahren
zur Fertigung eines derartigen integrierten Halbleiterspeichers.
-
In
vielen Halbleiterschaltungen ist es notwendig Ausgangssignale, wie
beispielsweise Datensignale zu einem externen Takt zu synchronisieren. Bei
integrierten Halbleiterspeichern, die mit Taktfrequenzen über 200
MHz betrieben werden, sind dazu spezielle Taktgeneratorschaltungen
vorgesehen. Diese Schaltungen erzeugen aus einem Taktsignal, das
von extern angelegt wird, ein internes Taktsignal. Das interne Taktsignal
ist in der Phasenlage zum externen Takt angepasst.
-
Zum
Betrieb der Taktgeneratorschaltung benötigt die Taktgeneratorschaltung
eine Versorgungsspannung, die ihr eingangsseitig zugeführt wird.
Die Genauigkeit der Taktgeneratorschaltung in Bezug auf die Phasenlage,
mit der das interne Taktsignal gegenüber dem externen Taktsignal
erzeugt wird, hängt unter
anderem von der Stabilität
der angelegten Versorgungsspannung ab. Da eine dem integrierten Halbleiterspeicher
extern zugeführte
Versorgungsspannung jedoch im Allgemeinen nicht stabil genug ist,
um die Erzeugung des internen Taktsignals mit der notwendigen Genauigkeit
zu gewährleisten,
wird die externe Versorgungsspannung der Taktgeneratorschaltungen
nicht direkt zugeführt.
Stattdessen ist auf jedem Halbleiterchip mindestens ein spezieller Spannungsgenerator
vorgesehen, der aus der extern zugeführten Versorgungsspan nung eine
stabile regulierte Versorgungsspannung erzeugt und diese der Taktgeneratorschaltung
zuführt.
-
Obwohl
der einzelne Spannungsgenerator auf jedem Speicherchip ausgangsseitig
eine stabile und regulierte Versorgungsspannung für die Taktgeneratorschaltung
erzeugt, hat der vorgegebene Zielwert der Versorgungsspannung jedoch
für alle
Speicherchips eines Wafers oder eines Loses eine natürliche Verteilung,
die durch Prozessschwankungen, Temperatur und weitere Faktoren beeinflusst
wird. Die von dem Spannungsgeneratoren auf den Speicherchips eines
Wafers erzeugten stabilisierten Versorgungsspannungen weichen daher
mehr oder weniger von dem vorgegebenen Zielwert ab. Dadurch werden
aber auch die Taktgeneratorschaltungen der Speicherchips auf einem
Wafer von unterschiedlichen Pegeln der Versorgungsspannung angesteuert. Als
Folge davon erzeugt jede Taktgeneratorschaltung eines Speicherchips
auf einem Wafer ein internes Taktsignal, das gegenüber dem
extern zugeführten
Taktsignal eine unterschiedliche Phasenlage aufweist.
-
Ausgangssignale,
wie zum Beispiel Datensignale, die zu dem internen Takt synchronisiert
sind, werden somit in Bezug auf das externe Taktsignal zu unterschiedlichen
Zeitpunkten erzeugt. Die Speicherchips auf einem Wafer zeigen ein
unterschiedliches Zeitverhalten der Ausgangssignale. Insbesondere bei
Speichermodulen, die mehrere Speicherchips umfassen, ist es notwendig,
dass alle Speicherchips zu einem extern angelegten Taktsignal aber
auch untereinander taktsynchron arbeiten. Dies ist vor allem dann
wichtig, wenn die einzelnen Speicherchips, die auf dem Speichermodul
angeordnet sind, gleichzeitig Ausgangsdaten bereitstellen müssen.
-
Es
ist daher notwendig, dass die Taktgeneratorschaltungen der Speicherchips
ihre internen Taktsignale mit dem gleichen Phasenunterschied zu
dem extern angelegten Taktsignal erzeugen. Aufgrund der natürlichen
Verteilung der Spannungspegel der Versorgungsspannungen, die von
allen Spannungsgeneratoren auf einem Wafer erzeugt werden, verhalten
sich die Taktgeneratorschaltungen in Bezug auf die Phasenlage des
von ihnen erzeugten internen Taktsignals zum externen Taktsignal
jedoch unterschiedlich, so dass die Ausgangssignale oftmals mit unterschiedlichen
Verzögerungszeiten
gegenüber
einem gemeinsamen externen Taktsignal erzeugt werden.
-
Es
wird auf die Schriften
US
2003/0179026 A1 ,
US
6242936 B1 ,
US
6483067 B2 und Keeth, B., DRAM Circuit Design, Wiley, Nov.
2000 verwiesen.
-
Die
Aufgabe der vorliegenden Erfindung ist es daher, einen integrierten
Halbleiterspeicher anzugeben, bei dem sich ein internes Taktsignal
möglichst genau
in seiner Phasenlage zu einem externen Taktsignal einstellen lässt. Eine
weitere Aufgabe der vorliegenden Erfindung ist es, eine Produktionsanordnung
zur Fertigung eines integrierten Halbleiterspeichers anzugeben,
durch die es ermöglicht
wird, dass ein internes Taktsignal eines integrierten Halbleiterspeichers
möglichst
genau in seiner Phasenlage zu einem externen Taktsignal einstellbar
ist. Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein
Verfahren zur Fertigung eines integrierten Halbleiterspeichers anzugeben,
mit dem sich ein internes Taktsignal in seiner Phasenlage möglichst
genau zu einem externen Taktsignal einstellen lässt.
-
Die
Aufgabe betreffend den integrierten Halbleiterspeicher mit einstellbarer
interner Versorgungsspannung wird gelöst durch eine Vorrichtung gemäß Anspruch
1 und ein Verfahren gemäß Anspruch
13.
-
Da über ein
Kontaktpad die von einem steuerbaren Spannungsgenerator erzeugte
Versorgungsspannung für
jeden Speicherchip gemessen werden kann, lässt sich durch geeignetes Ansteuern
des steuerbaren Spannungsgenerators der Wert der Versorgungsspannung
in einem engen Toleranzbereich um den vorgegebenen Sollwert zentrieren.
Die bisher breite Verteilung der Versorgungsspannungen, die von
den steuerbaren Spannungsgeneratoren auf jedem Speicherchip erzeugt
worden ist, lässt
sich dadurch deutlich schmäler
um den eigentlichen Sollwert herum eingrenzen. Die Streuung des
zeitlichen Ausgangsverhaltens von Signalen (Output timing), beispielsweise
von Datensignalen, lässt
sich somit reduzieren. Die Ausgangssignale eines Speichermoduls, das
mehrere Speicherchips enthält,
sind daher zu einem externen Taktsignal sehr gut synchronisiert.
Die damit verbundene höhere
Genauigkeit, mit der die Signale ausgegeben werden, ermöglicht es,
die Speicherchips in Bezug auf die Datenübertragungsgeschwindigkeit
schneller zu betreiben. In Folge dessen wird die Qualität verbessert
und vor allem auch die Ausbeute in der Produktion erhöht.
-
Gemäß einer
Weiterbildung des integrierten Halbleiterspeichers ist eine Steuerschaltung
mit einem Eingangsanschluss zum Anlegen eines Testmode-Steuersignals
und mit einem Ausgangsanschluss zur Erzeugung eines Steuersignals
zur Steuerung des steuerbaren Spannungsgenerators vorgesehen. Die
Steuerschaltung ist derart ausgebildet, dass sie in Abhängigkeit
von einem Zustand des Testmode-Steuersignals ausgangsseitig einen
Zustand des Steuersignals erzeugt und dem Steueranschluss des steuerbaren
Spannungsgenerators zuführt.
Der steuerbare Spannungsgenerator ist derart ausgebildet, dass er
einen Pegel seiner Ausgangsspannung in Abhängigkeit von einem Zustand
des Steuersignals erzeugt.
-
In
einer weiteren Ausführungsform
des integrierten Halbleiterspeichers umfasst der integrierte Halbleiterspeicher
eine Speicherschaltung sowie eine Auswerteschaltung zur Auswertung
eines Zustands der Speicherschaltung mit einem Ausgangsanschluss
zur Erzeugung des Steuersignals zur Steuerung des steuerbaren Spannungsgenerators. Das
von der Auswerteschaltung erzeugte Steuersignal wird dem Steueranschluss
des steuerbaren Spannungsgenerators zugeführt.
-
Die
Speicherschaltung enthält
vorzugsweise mindestens ein Fuseelement.
-
Gemäß einer
weiteren Ausgestaltungsform des integrierten Halbleiterspeichers
weist der steuerbare Spannungsgenerator einen Eingangsanschluss zum
Anlegen einer Eingangsspannung auf. Des Weiteren enthält der steuerbare
Spannungsgenerator einen steuerbaren Widerstand, dessen Wert in
Abhängigkeit
von dem Zustand des Steuersignals veränderbar ist. Der steuerbare
Spannungsgenerator ist derart ausgebildet, dass er die Ausgangsspannung des
steuerbaren Spannungsgenerators in Abhängigkeit von einem Spannungsabfall
der Eingangsspannung des steuerbaren Spannungsgenerators an dem steuerbaren
Widerstand erzeugt.
-
Nach
einem weiteren Merkmal des erfindungsgemäßen integrierten Halbleiterspeichers
ist eine Spannungsstabilisierungsschaltung zur Erzeugung einer stabilisierten
Ausgangsspannung mit einem externen Versorgungsanschluss zum Anlegen einer
externen Versorgungsspannung vorgesehen. Die externe Versorgungsspannung
wird der Spannungsstabilisierungsschaltung eingangsseitig zugeführt. Die
Spannungsstabilisierungsschaltung ist derart ausgebildet, dass sie
aus der ihr zugeführten
externen Versorgungsspannung die stabilisierte Ausgangsspannung
erzeugt. Die stabilisierte Ausgangsspannung wird dem Eingangsanschluss
des steuerbaren Spannungsgenerators als Eingangsspannung zugeführt.
-
Die
Spannungsstabilisierungsschaltung kann bei einer möglichen
Ausführungsform
als eine Bandgag-Referenzschaltung ausgebildet sein.
-
Die
Taktgeneratorschaltung ist vorzugsweise als eine Phase-Lock-Loop-Schaltung
oder als eine Delay-Lock-Loop-Schaltung ausgebildet.
-
Das
Kontaktpad ist erfindungsgemäß derart ausgebildet,
dass sich an ihm die Versorgungsspannung der Taktgeneratorschaltung
von einem Fertigungsautomaten abgreifen lässt.
-
Im
Folgenden wird eine Produktionsanordnung zur Fertigung eines integrierten
Halbleiterspeichers angegeben. Die Produktionsanordnung umfasst
einen integrierten Halbleiterspeicher nach einer der oben genannten
Ausführungsformen.
Des Weiteren umfasst sie einen Fertigungsautomat zur Messung der
Versorgungsspannung der Taktgeneratorschaltung des integrierten
Halbleiterspeichers, der eine Vergleichseinrichtung mit einem ersten
Eingangsanschluss zum Anlegen einer ersten Vergleichsspannung und
einem zweiten Eingangsanschluss zum Anlegen einer zweiten Vergleichsspannung
und eine Speichereinheit zur Speicherung von Speicherzuständen enthält. Der
Fertigungsautomat erzeugt erfindungsgemäß das Testmode-Steuersignal
und führt
das Testmode-Steuersignal dem Eingangsanschluss der Steuerschaltung
des integrierten Halbleiterspeichers zu. Dem zweiten Eingangsanschluss
der Vergleichseinrichtung wird ein Pegel der Versorgungsspannung
der Taktgeneratorschaltung der integrierten Schaltung von dem Kontaktpad der
integrierten Schaltung zugeführt.
Die Vergleichseinrichtung ist ausgangsseitig mit der Speichereinheit
verbunden. Die Vergleichseinrichtung ist derart ausgebildet, dass
sie einen Pegel der ersten Vergleichsspannung und einen Pegel der
ihr von dem Kontaktpad zugeführten
Versorgungsspannung der Taktgeneratorschaltung vergleicht. Der Fertigungsautomat
verändert
den Zustand des Testmode-Steuersignals, bis der Pegel der Versorgungsspannung der
Taktgeneratorschaltung mit dem Pegel der ersten Vergleichsspannung übereinstimmt.
Des Weiteren verändert
der Fertigungsautomat mindestens einen der Speicherzustände der
Speichereinheit in Abhängigkeit
von dem Zustand des Testmode-Steuersignals, bei dem der Pegel der
Versor gungsspannung der Taktgeneratorschaltung mit dem Pegel der
ersten Vergleichsspannung übereinstimmt.
-
Eine
Weiterbildung der erfindungsgemäßen Produktionsanordnung
zur Fertigung eines integrierten Halbleiterspeichers sieht den Fertigungsautomaten
mit einer Programmiereinheit zur Programmierung eines Fuseelementes
der Speicherschaltung des integrierten Halbleiterspeichers vor.
Die Programmiereinheit ist derart ausgebildet, dass sie in Abhängigkeit
von dem in der Speichereinheit gespeicherten Speicherzustand das
Fuseelement der Speicherschaltung des integrierten Halbleiterspeichers programmiert.
-
Im
Folgenden wird ein Verfahren zur Fertigung eines integrierten Halbleiterspeichers
angegeben. Das Verfahren sieht das Vorsehen eines integrierten Halbleiterspeichers
mit einer Taktgeneratorschaltung zur Erzeugung eines internen Taktsignals mit
einem Versorgungsanschluss zum Anlegen einer Versorgungsspannung,
wobei die Versorgungsspannung von einem steuerbaren Spannungsgenerator erzeugt
wird, vor. Des Weiteren umfasst der integrierte Halbleiterspeicher
ein Kontaktpad zur Erzeugung eines Pegels der von dem steuerbaren
Spannungsgenerator erzeugten Versorgungsspannung mit einer Speicherschaltung
mit Fuseelementen. Darüber
hinaus ist ein Fertigungsautomat vorzusehen. Ein Wert des steuerbaren
Widerstands wird ermittelt, indem der integrierte Halbleiterspeicher
mit einem Zustand eines Testmode-Steuersignals angesteuert wird.
Danach wird eine Versorgungsspannung der Taktgeneratorschaltung
durch den steuerbaren Spannungsgenerator in Abhängigkeit von einem Zustand
des Testmode-Steuersignals erzeugt. Nachfolgend wird die von dem
steuerbaren Spannungsgenerator erzeugte Versorgungsspannung von
dem Fertigungsautomat an dem Kontaktpad gemessen. Die an dem Kontaktpad
gemessene Versorgungsspannung wird anschließend mit einer Vergleichsspannung
verglichen. Wenn die beiden Spannungen nicht übereinstimmen, wird der Zustand
des Testmode-Steuersignals erneut verändert und da oben beschriebene
Verfahren wird mit dem veränderten
Wert des Testmode-Steuersignals wiederholt. Der Zustand des Testmode-Steuersignals wird
letztendlich so lange immer wieder verändert, bis der Pegel der an
dem Kontaktpad gemessenen Versorgungsspannung mit dem Pegel der
Vergleichsspannung übereinstimmt.
Nachfolgend wird ein Speicherzustand in einer Speichereinheit des Fertigungsautomat
in Abhängigkeit
von dem Zustand des Testmode-Steuersignals gespeichert, bei dem der
Pegel der an dem Kontaktpad gemessenen Versorgungsspannung der Taktgeneratorschaltung
mit dem Pegel der Vergleichsspannung übereinstimmt. Nachfolgend wird
das Fuseelement der Speicherschaltung des integrierten Halbleiterspeichers
in Abhängigkeit
von dem in der Speichereinheit gespeicherten Speicherzustand programmiert.
-
Der
Speicherzustand gibt einen Sollwert der Versorgungsspannung für die Taktgeneratorschaltung
an. Der vorgegebene Sollwert kann dabei nicht nur unterhalb sondern
auch oberhalb der Vergleichsspannung des Fertigungsautomaten liegen.
Wenn die Versorgungsspannung für
die Taktgeneratorschaltung aus dem Spannungsabfall an einem steuerbaren
Widerstand erzeugt wird, liegt die Eingangsspannung des steuerbaren
Spannungsgenerators beispielsweise durch eine Pegelverschiebung
innerhalb der Spannungsstabilisierungsschaltung oberhalb der Vergleichsspannung
des Fertigungsautomaten.
-
Die
Erfindung wird im Folgenden anhand von Figuren, die Ausführungsbeispiele
der vorliegenden Erfindung zeigen, näher erläutert. Es zeigen:
-
1 einen
integrierten Halbleiterspeicher zur Erzeugung eines internen Taktsignals
gemäß der Erfindung,
-
2 einen
integrierten Halbleiterspeicher mit einem Fertigungsautomat zur
Fertigung eines integrierten Halbleiterspeichers gemäß der Erfindung,
-
3 ein
Verfahren zur Fertigung eines integrierten Halbleiterspeichers gemäß der Erfindung,
-
4 eine
Verteilung von Pegeln einer Versorgungsspannungen einer Taktgeneratorschaltung in
Abhängigkeit
von Programmierzuständen
einer Speichereinheit gemäß der Erfindung.
-
1 zeigt
einen integrierten Halbleiterspeicher 100 mit einem Speicherzellenfeld 10,
in dem Speicherzellen SZ entlang von Wortleitungen WL und Bitleitungen
BL angeordnet sind. Im Beispiel der 1 ist die
Speicherzelle SZ als eine DRAM (dynamic random access memory)-Speicherzelle
ausgebildet. Die DRAM-Speicherzelle umfasst einen Auswahltransistor
AT und einen Speicherkondensator SC. Ein Steueranschluss des Auswahltransistors
AT ist mit der Wortleitung WL verbunden. Zur Steuerung von Lese-
und Schreibzugriffen auf die Speicherzelle SZ wird das Speicherzellenfeld 10 von
einer Steuerschaltung 20 angesteuert.
-
Beim
Auslesen einer Information aus der Speicherzelle beziehungsweise
beim Einschreiben einer Information in die Speicherzelle erzeugt
die Steuerschaltung 20 auf der Wortleitung WL ein Steuersignal
mit einem Pegel, das den Auswahltransistor AT leitend steuert. Somit
ist der Speicherkondensator SC über
die leitend gesteuerte Strecke des Auswahltransistors mit der Bitleitung
BL leitend verbunden. Entsprechend der Ladung auf dem Speicherkondensator
kommt es auf der Bitleitung BL zu einer Potentialanhebung oder einer
Potentialabsenkung. Die Potentialverschiebung auf der Bitleitung
wird von einem in 1 nicht dargestellten Leseverstärker in
einen hohen oder niedrigen Datenpegel verstärkt, der an dem Ausgangsanschluss
DQ ausgegeben wird.
-
Beim
Einschreiben einer Information in die Speicherzelle SZ wird der
Auswahltransistor AT ebenfalls durch einen entsprechenden Pegel
einer Steuerspannung auf der Wortleitung leitend gesteuert. Auf
der Bitleitung wird beim Einschreiben eines hohen Datenpegels eine
hohe Spannung von beispielsweise 1,5 V erzeugt, die einen Ladungszufluss auf
den Speicherkondensator bewirkt, so dass in dem Speicherkondensator
ein hoher Ladungspegel gespeichert wird. Beim Einschreiben eines
niedrigen Datenpegels wird auf die Bitleitung eine geringe Spannung
eingespeist. Infolge dessen wird in dem Speicherkondensator ein
niedriger Ladungspegel gespeichert.
-
Die
von der Steuerschaltung 20 erzeugten Steuersignale zur
Steuerung der Lese- und Schreibzugriffe werden taktsynchron zu einem
internen Taktsignal erzeugt. Das interne Taktsignal wird von einem Taktgenerator 30 erzeugt.
Der Taktgenerator 30 weist dazu einen Eingangsanschluss
E30a zum Anlegen eines externen Taktsignals CLKE und einen Eingangsanschluss
E30b zum Anlegen eines dazu komplementären externen Taktsignals /CLKE
auf. Aus dem externen Taktsignal CLKE beziehungsweise aus dem komplementären externen
Taktsignal /CLKE erzeugt die Taktgeneratorschaltung 30 an
einem Ausgangsanschluss A30a das interne Taktsignal CLKI beziehungsweise
an einem Ausgangsanschluss A30b das dazu komplementäre interne
Taktsignal /CLKI.
-
Zum
Betrieb der Taktgeneratorschaltung 30 wird diese an einem
Versorgungsanschluss V30 von einer Versorgungsspannung VDLL angesteuert.
Die Phasenlage, mit der die internen Taktsignale CLKI und /CLKI
in Bezug auf die externen Taktsignale CLKE und /CLKE erzeugt werden,
ist insbesondere von dem Pegel der Versorgungsspannung VDLL abhängig. Der
Taktgeneratorschaltung 30 wird daher eine stabilisierte
Versorgungsspannung eingangsseitig zugeführt.
-
Auf
dem Chip des integrierten Halbleiterspeichers ist daher eine Spannungsstabilisierungsschaltung 40 vorgesehen,
die mit einem Versorgungsanschluss V zum Anlegen einer externen
Versorgungsspannung VDD verbunden ist. Die Spannungsstabilisierungsschaltung 40 ist
beispielsweise als eine Bandgap-Referenzschaltung
ausgebildet. Sie erzeugt aus der ihr eingangs zugeführten externen
Versorgungsspannung VDD eine stabilisierte Ausgangsspannung Vref.
-
Die
stabilisierte Ausgangsspannung Vref wird über einen Eingangsanschluss
E50 einem steuerbaren Spannungsgenerator 50 zugeführt. Der
steuerbare Spannungsgenerator 50 erzeugt in Abhängigkeit
von einem Steuersignal S, das einem Steueranschluss S50 des steuerbaren
Spannungsgenerators zugeführt
wird, eine Ausgangsspannung VDLL, die als Versorgungsspannung für die Taktgeneratorschaltung 30 dient.
-
Der
Versorgungsanschluss V30 der Taktgeneratorschaltung 30 ist
mit einem Kontaktpad 60 verbunden, an dem sich die von
dem steuerbaren Spannungsgenerator 50 erzeugte Versorgungsspannung zu
Messzwecken abgreifen lässt.
Das Kontaktpad 60 ist beispielsweise als ein metallisches
Kontaktpad ausgebildet. Über
Kontaktspitzen eines Messgerätes lässt sich
der Pe gel der von dem steuerbaren Spannungsgenerator 50 erzeugten
Versorgungsspannung für
die Taktgeneratorschaltung messen.
-
Ein
Verfahren zur Fertigung eines integrierten Halbleiterspeichers,
bei dem sich der Pegel der Versorgungsspannung VDLL für jeden
Speicherchip individuell einstellen lässt, wird im Folgenden anhand der 2, 3 und 4 erläutert.
-
2 zeigt
in schematischer Darstellung den integrierten Halbleiterspeicher 100 und
einen Fertigungsautomat 200. Der Fertigungsautomat 200 umfasst
eine Vergleichseinrichtung 210 mit einem Eingangsanschluss
E200a zum Anlegen einer Vergleichsspannung Vziel und einen Eingangsanschluss E200b
zum Anlegen einer weiteren Vergleichsspannung. Die Vergleichseinrichtung 210 ist
mit einer Speichereinheit 220 verbunden. Die Speichereinheit 220 ist
mit einer Programmiereinheit 230 verbunden.
-
Gemäß dem erfindungsgemäßen Verfahren wird
vorgeschlagen, die von dem steuerbaren Spannungsgenerator 50 erzeugte
Versorgungsspannung VDLL der Taktgeneratorschaltung 30 für jeden
Speicherchip auf einem Wafer individuell einzustellen. Der Fertigungsautomat 200 steuert
dazu auf einem Wafer einen der Halbleiterspeicher 100,
dessen Versorgungsspannung VDLL eingestellt werden soll, an dessen
Versorgungsanschluss V mit der externen Versorgungsspannung VDD
an. An alle übrigen
Speicherchips wird keine Versorgungsspannung angelegt, damit sich
die Speicherchips auf dem Wafer nicht gegenseitig beeinflussen und
das Messergebnis nicht verfälscht
wird.
-
Des
Weiteren wird der Halbleiterspeicher, dessen Versorgungsspannung
eingestellt werden soll, von dem Fertigungsautomat 200 an
einem Eingangsanschluss E20 der Steuerschaltung 20 mit einem
Zustand eines Testmode-Steuersignals TM angesteuert. In Abhängigkeit
von dem Zustand des Testmode-Steuersignals TM erzeugt die Steuerschaltung 20 an
ihrem Ausgangsanschluss A20 einen Zustand des Steuersignals S zur
Steuerung des steuerbaren Spannungsgenerators 50. Der steuerbare
Spannungsgenerator 50 enthält einen steuerbaren Widerstand 51,
dessen Wert von dem Zustand des Steuersignals S abhängt. Der
steuerbare Spannungsgenerator 50 ist derart ausgebildet,
dass er aus der ihm eingangsseitig zugeführten stabilisierten Spannung
Vref an dem steuerbaren Widerstand 51 einen Spannungsabfall,
der die Ausgangsspannung des steuerbaren Spannungsgenerators darstellt,
erzeugt und die Ausgangsspannung als Versorgungsspannung VDLL dem
Versorgungsanschluss V30 der Taktgeneratorschaltung 30 zuführt.
-
Nach
Einstellung eines Wertes des steuerbaren Widerstands 51 infolge
der Ansteuerung durch das Steuersignal S erzeugt der steuerbare
Spannungsgenerator 50 an dem Versorgungsanschluss V30 einen
Pegel der Versorgungsspannung VDLL. Dieser Pegel der Versorgungsspannung
VDLL wird an dem Kontaktpad 60 abgegriffen und dem Eingangsanschluss
E200b des Fertigungsautomaten 200 zugeführt. Gleichzeitig wird dem
Fertigungsautomat 200 an dem Eingangsanschluss E200a mit
der Vergleichsspannung Vziel ein Sollwert der Versorgungsspannung
VDLL zugeführt.
Die Vergleichseinrichtung 210 vergleicht die von dem steuerbaren Spannungsgenerator
erzeugte Versorgungsspannung VDLL an dem Kontaktpad 60 mit
dem Sollwert Vziel der Versorgungsspannung.
-
Wenn
beide Werte nicht übereinstimmen, steuert
der Fertigungsautomat 200 den integrierten Halbleiterspeicher 100 mit
einem veränderten
Zustand des Testmode-Steuersignals TM an. Die Steuerschaltung 20 erzeugt
daraufhin einen veränderten Zustand
des Steuersignals S. Der steuerbare Widerstand 51 ändert infolge
dessen seinen Wert, worauf der steuerbare Spannungsgenerator 50 die
Versorgungsspannung VDLL mit einem anderen Pegel erzeugt. Das Verfahren
wird so lange fortgesetzt, bis die Vergleichseinrichtung 210 detektiert,
dass der tatsächliche
Pegel der von dem steuerbaren Spannungsgenerator 50 erzeugten
Versorgungsspannung VDLL mit dem Sollwert Vziel der Versorgungsspannung übereinstimmt.
In diesem Fall wird in der Speichereinheit 220 für den Speicherchip
ein Speicherzustand gespeichert, der von dem Zustand des Testmode-Steuersignals
abhängig
ist, bei dem der Istwert der Versorgungsspannung VDLL mit dem Sollwert Vziel übereingestimmt
hat. Da der Wert des steuerbaren Widerstandes 51 von dem
Zustand des Steuersignals abhängt,
gibt der abgespeicherte Speicherzustand der Speichereinheit 220 auch
den Wert des steuerbaren Widerstands an, bei dem die von dem steuerbaren
Spannungsgenerator erzeugte Versorgungsspannung VDLL mit dem Sollwert
der Versorgungsspannung übereinstimmt.
-
Das
beschriebene Verfahren wird für
alle Speicherchips auf dem Wafer beziehungsweise für alle Speicherchips
eines Loses wiederholt. Am Ende des Verfahrens sind in der Speichereinheit 220 eine Vielzahl
von Speicherzuständen
abgespeichert, wobei jeweils ein Speicherzustand einem der Speicherchips
des Wafers beziehungsweise des Loses zugeordnet werden kann. Über diese
Speicherzustände lassen
sich die ermittelten Wert C der steuerbaren Widerstände 51 der
Speicherchips, für
die der gemessene Pegel der Versorgungsspannung VDLL mit dem Sollpegel
Vziel übereinstimmt
in jeden Speicherchip einprogrammieren.
-
Die
integrierten Halbleiterspeicher weisen dazu jeweils eine Speichereinheit 70 auf,
die Fuseelemente 71 enthalten. Die Programmierzustände der Fuseelemente 71 werden
von einer Aus werteschaltung 80 ausgewertet. Die Auswerteschaltung 80 erzeugt
an einem Ausgangsanschluss A80 nach Ende des Fertigungsprozesses,
im späteren
Betrieb des integrierten Halbleiterspeichers das Steuersignal S, das
sie dem Steueranschluss S50 des steuerbaren Spannungsgenerators 50 zuführt. Im
späteren
Betrieb wird der Wert des steuerbaren Widerstands 51 in
Abhängigkeit
von dem Zustand des Steuersignals S eingestellt, das von der Auswerteschaltung 80 erzeugt
wird.
-
Nachdem
die Werte der steuerbaren Widerstände für alle Halbleiterchips auf
einem Wafer in der Speichereinheit 220 gespeichert worden
sind, erfolgt die Programmierung der Fuseelemente 71 eines
jeden Speicherchips. Dazu werden die Fuseelemente jedes Speicherchips
von einer Programmiereinheit 230 in Abhängigkeit von dem entsprechenden
Speicherzustand für
den jeweiligen Speicherchip programmiert.
-
4 zeigt
in tabellarischer Form die Zuordnung verschiedener Werte der Versorgungsspannung
VDLL zu Programmierzuständen
von Fuseelementen für
einen idealen steuerbaren Spannungsgenerator. Im Beispiel der 4 enthält die Speicherschaltung 70 vier
Fuseelemente. Die Fuseelemente entsprechen den Bits 0 bis 3. Der
Sollwert der Versorgungsspannung beträgt beispielsweise 1,5 V. Wenn sich
beispielsweise alle steuerbaren Spannungsgeneratoren 50 auf
dem Wafer gleich verhalten würden, so
müsste
zum Erreichen des Zielwertes von 1,5 V die Fuseelemente 0 bis 2
jeweils mit dem Programmierzustand ”0” und das Fuseelement 3 mit
dem Programmierzustand ”1” von der
Programmiereinheit 230 programmiert werden.
-
Da
sich die steuerbaren Spannungsgeneratoren der einzelnen Halbleiterspeicherchips
auf dem Wafer jedoch unterschiedlich verhalten, wird der Zielwert
von 1,5 V beispielsweise nur für Speicherchips, die
in der Nähe
des Mittelpunktes des Wafers liegen bei einem Wert des steuerbaren
Widerstands 51 erreicht, der den Fuse-Zuständen ”1000” entspricht. Für Speicherchips,
die am Rand des Wafers liegen, wird hingegen der Zielwert von 1,5
V beispielsweise bei einem Wert des steuerbaren Widerstands 51 erzielt,
der den Programmierzuständen
der Fuseelemente 0 bis 3 mit den Zuständen ”0100” entspricht. Wie die Tabelle
zeigt, würde
ein idealer steuerbarer Spannungsgenerator bei diesen Zuständen der
Fuseelemente eine Versorgungsspannung von 1,42 V erzeugen.
-
Wie
die Tabelle der 4 zeigt, kann der steuerbare
Spannungsgenerator 50 nicht nur zu kleineren Werten des
Zielwertes von 1,5 V getrimmt werden, sondern auch zu größeren Werten.
Dies wird beispielsweise dadurch erreicht, dass die stabilisierte Ausgangsspannung
Vref mit einem höheren
Pegel als 1,5 V erzeugt wird. Die Spannungsstabilisierungsschaltung 40 kann
dazu beispielsweise eine Schaltung zu einer Pegelverschiebung enthalten.
-
- 10
- Speicherzellenfeld
- 20
- Steuerschaltung
- 30
- Taktgeneratorschaltung
- 40
- Spannungsstabilisierungsschaltung
- 50
- steuerbarer
Spannungsgenerator
- 51
- steuerbarer
Widerstand
- 60
- Kontaktpad
- 70
- Speicherschaltung
- 71
- Fuseelement
- 80
- Auswerteschaltung
- 200
- Fertigungsautomat
- 210
- Vergleichseinrichtung
- 220
- Speichereinheit
- 230
- Programmiereinheit
- AT
- Auswahltransistor
- BL
- Bitleitung
- CLKE
- externes
Steuersignal
- CLKI
- internes
Steuersignal
- DQ
- Datenanschluss
- S
- Steuersignal
- SC
- Speicherkondensator
- SZ
- Speicherzelle
- TM
- Testmode-Steuersignal
- VDD
- externe
Versorgungsspannung
- VDLL
- Versorgungsspannung
für Taktgeneratorschaltung
- Vziel
- Sollwert
der Versorgungsspannung der Taktgeneratorschaltung
- WL
- Wortleitung