CN1777978A - 减少晶片划片区中的金属 - Google Patents

减少晶片划片区中的金属 Download PDF

Info

Publication number
CN1777978A
CN1777978A CNA2004800029150A CN200480002915A CN1777978A CN 1777978 A CN1777978 A CN 1777978A CN A2004800029150 A CNA2004800029150 A CN A2004800029150A CN 200480002915 A CN200480002915 A CN 200480002915A CN 1777978 A CN1777978 A CN 1777978A
Authority
CN
China
Prior art keywords
metal
layer
lamination
cutting path
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800029150A
Other languages
English (en)
Other versions
CN1777978B (zh
Inventor
斯科特·K·波兹德
特伦特·S·尤林
拉克希米·N·拉马纳坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1777978A publication Critical patent/CN1777978A/zh
Application granted granted Critical
Publication of CN1777978B publication Critical patent/CN1777978B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting

Abstract

一种用于从半导体晶片(101)的划片区(103)去除金属的工艺。去除的金属可以包括在划片区的切削路径(111)中暴露的金属和划片区的止裂沟槽中的金属。在一个实施例中，通过湿法腐蚀晶片，从划片区去除铜。在一个实施例中，在去除了在晶片表面上暴露的阻挡粘接层(203)之后，实施湿法腐蚀。去除切削路径(111)中的金属可以减少在对晶片的管芯区(1007)进行单片分割期间在划片刀(903)上聚集的金属量。

Description

减少晶片划片区中的金属
技术领域
本发明总的来说涉及半导体器件的制造，更具体地涉及减少在晶片的半导体管芯区之间的划片区中的金属。
背景技术
在半导体晶片的划片区互连层中采用铜来例如用于测试结构和对准键(alignment key)。在对晶片的管芯区进行单片分割(singulation)期间，划片区互连层中的铜就会聚集在划片刀上。这种聚集在划片刀上的铜会导致晶片的破裂和碎裂。裂纹和碎片在管芯的应用期间会引起管芯的机械故障。
对于切割划片区，可以采用多个划片刀，以便减少来自在划片刀上聚集的铜对晶片衬底的损伤。第一划片刀用于切割互连层。从互连层聚集的铜就会堆积在第一划片刀上。第二划片刀沿相同的切削路径来切割下层的衬底。因为此第二划片刀不会切割任何铜，因此，即使有也只是极少的铜聚集在该划片刀上。然而，利用两个划片刀会导致因刀未对准引起的其它问题。此外，由于在第一划片刀上聚集的铜，所以会产生在管芯边缘中的突壁(ledge)，这是因为聚集有铜的划片刀会比第二划片刀更宽。
可以采用位于管芯边缘处的止裂沟槽(crack stop trench)来防止管芯的破裂。然而，这些沟槽需要构图、图形腐蚀、掩膜去除和腐蚀的附加工艺。而且，裂纹会在沟槽之下传播至管芯的有效区中。此外，在互连层中使用具有低介电常数的低密度介质，管芯中的沟槽就会使管芯暴露于水汽。因此，就希望在晶片制造中减少碎裂的原因。
所需的是一种改进的方法，该方法用于减少切削路径中的铜数量或其它金属数量，以防止在划片刀或其它类型的晶片切割装置上聚集金属，从而减少破裂、碎裂或对晶片的其它损伤。
附图说明
通过参照附图，本领域普通技术人员将更好地理解本发明，并且本发明的许多目的、特征和优点将会变得明显。
图1是在根据本发明的半导体晶片的制造期间的一个阶段的半导体晶片的一个实施例的局部剖面图。
图2是在根据本发明的半导体晶片的制造期间的另一个阶段的半导体晶片的一个实施例的局部剖面图。
图3是在根据本发明的半导体晶片的制造期间的另一个阶段的半导体晶片的一个实施例的局部剖面图。
图4是在根据本发明的半导体晶片的制造期间的另一个阶段的半导体晶片的一个实施例的局部剖面图。
图5是在根据本发明的半导体晶片的制造期间的另一个阶段的半导体晶片的一个实施例的局部剖面图。
图6是在根据本发明的半导体晶片的制造期间的另一个阶段的半导体晶片的一个实施例的局部剖面图。
图7是在根据本发明的半导体晶片的制造期间的另一个阶段的半导体晶片的一个实施例的局部剖面图。
图8是在根据本发明的半导体晶片的制造期间的另一个阶段的半导体晶片的一个实施例的局部剖面图。
图9是在根据本发明的半导体晶片的制造期间的另一个阶段的半导体晶片的一个实施例的局部剖面图。
图10是根据本发明的半导体晶片的一个实施例的局部顶视图。
除非特别指出，在不同附图中使用相同的参考符号表示相同元件。
具体实施方式
下文提出用于实施本发明的方式的详细描述。希望说明书是本发明的说明性的而不应当是限制性的。
图1是在根据本发明的半导体晶片的制造期间的一个阶段的半导体晶片的一个实施例的局部剖面图。图1示出了在形成焊料球(或在其它实施例中形成其它管芯至封装外部导电连接结构)之前的晶片101的一部分。晶片101的管芯区105是晶片101的一部分，从该部分中形成半导体管芯(未示出)。晶片101包括由划片区105分隔的多个管芯区(未示出)。图1示出了位于邻近管芯区105的划片区103的一部分。相对于图1中所示的图，第二管芯区(未示出)位于划片区103的左侧。在一个实施例中，在半导体封装中的倒装芯片结构中使用由管芯区105形成的管芯。
晶片101包括位于衬底109之上的互连叠层107。在图1中，叠层107包括介质材料和互连的导电结构(诸如通路(via)和迹线层)的多层。这些互连的导电结构由金属(例如，铜、铝、银或金)和在衬底109中形成的具有外部电连接结构(例如焊料球)的电耦合器件(未示出)形成。在一个实施例中，通过双镶嵌工艺形成互连叠层107的多层，但在另一些实施例中，可以通过其它工艺例如单镶嵌工艺来形成。
为了对晶片的管芯进行单片分割，在制造的后期阶段，采用划片刀或其它切割装置来使管芯区(例如，105)彼此分离(参见图9)。在图1中，划片刀在切削路径111处切割晶片。在一个实施例中由铜形成的导体结构112位于切削路径111中。使用这些导体结构，在制造期间用于测试和对准引导，但典型地不电连接到在管芯区105的衬底109中形成的器件，并且在管芯用于最终用途的操作期间不使用这些导体结构。
在化管芯的单片分割期间，在切削路径111中的这些导体结构112的铜就会聚集在划片刀上，因此在单片分割期间就会产生问题。如此后将说明的，去除在切削路径111中的部分金属，以便减少在划片刀上聚集的金属。
钝化层121位于互连层107之上。钝化层121由介质钝化材料例如氮化硅形成。钝化层121被形成在例如晶片101的管芯区105之上并被用作管芯区的保护层。钝化层121包括用于将外部导电连接结构(例如，焊料球)连接到在互连叠层107中的导电焊盘(例如，131)的开口。在示出的实施例中，聚酰亚胺层124被形成在管芯区105之上并被用于应力缓减和管芯保护。聚酰亚胺层124包括用于将外部导电互连结构(例如，焊料球)连接到在互连叠层107中的导电焊盘(例如，131)的开口。在一些实施例中，钝化层121可以位于划片区的部分之上，该部分不含有在切削路径中的将被去除的金属。
边缘密封环119和止裂环117围绕管芯区105的周边延伸。这些结构由金属迹线形成，沟槽通路位于所述迹线之间通路。密封环119和止裂环117的接触通路120可以利用不同的材料，例如钨。
导体结构113和115是位于叠层107中的切削路径111边缘上的环行结构并环绕管芯区105。在一个实施例中，这里划片刀为50微米宽，划片区为100微米宽，结构113和115分别距止裂结构117为20和15微米。如图所示，在后续工序中，去除导体结构113和115，以便在划片区中形成止裂沟槽。
图2示出了在提供阻挡粘接层203和在阻挡粘接层203上的电总线层205之后的晶片101的一部分的局部剖面图。在一个实施例中，层203是通过物理气相淀积工艺形成的钛钨(TiW)层且为2700埃。在其它实施例中，层203可以包含镍。仍然在其它实施例中，层203可以是氮化钛(TiN)、钽(Ta)、镍(Ni)或钨(W)的层。层205包括铜，并且在一个实施例中也通过物理气相淀积工艺在整个晶片之上提供层205。在其它实施例中，可以通过其它工艺例如无电镀或化学气相淀积来提供层205。层205作为电总线，用于进一步电镀以形成其它结构，例如铜插塞307(参见图3)。在一个实施例中，层205为5300埃厚。
图3示出了在形成铜插塞(例如，307)和焊料盖层(例如，309)之后晶片101的一部分的局部剖面图，该焊料盖层用于形成与衬底109中的管芯器件外部连接的外部导电连接结构。首先，在层205上构图光刻胶层303，光刻胶层303具有在导电焊盘(例如，131)之上的位置处暴露层205的开口。然后，通过电镀，在光刻胶的开口中形成铜插塞(例如，307)。此后，同样地通过电镀形成焊料盖层(例如，309)。
图4示出了已经去除了光刻胶303的晶片101的一部分的局部剖面图。在去除了光刻胶303之后，湿法腐蚀晶片表面，选择性地去除铜层205。在一个实施例中，采用含氨腐蚀剂，例如由康涅狄格州(Connecticut)的麦德美公(MACDERMID CORPORATION)出售的METEX FA和METEX FB，来实施湿法腐蚀。在此工艺期间还去除铜插塞(例如，307)的侧壁的一部分。去除的侧壁部分具有与层205的厚度大致相同的宽度。
图5示出了在去除了层205之后的晶片101的一部分的局部剖面图。然后，在化学浴槽中例如采用过氧化氢，去除未处于插塞(307)之下的层203的部分。图6示出了所获得的结构。
图6示出了在去除了层203的部分之后的晶片101的局部剖面图。在去除了层203的部分之后，就暴露了未位于钝化层121和/或焊料盖层309之下的叠层107的部分。此时，然后湿法腐蚀晶片101，去除在测试结构112中和在导体结构113和115中暴露出的铜。图7示出了通过此湿法腐蚀工艺所获得的结构。
如图7中所示，通过湿法腐蚀工艺，已经去除了暴露出的在上互连层703中的测试结构112、导体结构113和导体结构115的铜，从而分别留下开口708、713和717。由于用双镶嵌工艺来形成互连层107，所以也去除了在层704的通路711、715和721中的铜。在示出的实施例中，未去除在叠层705中的测试结构112、导体结构113和导体结构115的铜，因为存在位于通路叠层704的导体结构(如图7中已去除的所示)和在叠层705中的导体结构(例如，720)之间的导电阻挡粘接层(未示出)。阻挡粘接层包括钛、钽和钨中的至少一种。
湿法腐蚀在叠层703和704中暴露的金属还去除了铜插塞(例如，307)的侧壁和位于其下的铜层205的铜，暴露出层203的上部的一部分和焊料盖层309的底部的一部分。而且，用于去除叠层703和704中暴露的金属的湿法腐蚀的氨离子还会去除位于暴露的钝化层121和聚酰亚胺层124上的引线(lead)的组合迹线量。
在湿法腐蚀以去除在叠层703和704中暴露出的金属之后，使晶片101经受采用例如过氧化氢的另一化学浴槽，从而去除在叠层705的导电金属(例如，720)上的阻挡粘接层(未示出)。此浴槽还去除已暴露的层203的一部分。此后，使晶片101经受另一湿法腐蚀工艺，从而去除在叠层705和706中的已暴露的铜(例如720)。通过重复用化学浴液槽去除导电阻挡粘接层、随后通过湿法腐蚀去除在紧接着的两个叠层中的已暴露的铜的工艺，就能够去除所有的导体结构113和115的铜以及在切削路径111中任何已暴露的铜。
图8示出了已经去除了所有导体结构113和115的铜以分别形成止裂沟槽807和809的晶片101的局部剖面图。并且已经去除了在切削路径111中的已暴露的铜。尽管会存在位于切削路径111的下部层面上的铜，但在一些实施例中，在下叠层中的铜不会产生在划片刀上的聚集，这是因为金属迹线在下部层面处更狭窄且具有比划片刀宽度的更小部分，所以层703处的划片刀路径中的铜数量要比下部层面处的铜数量更多。
在重复的化学浴槽和湿法腐蚀工艺期间，减少了铜插塞(例如，307)的直径以及层205和203的已暴露部分。
图9示出了用划片刀903沿着切削路径111进行切割的晶片101的局部剖面图。在示出的实施例中，划片刀903切割叠层107和衬底109。利用此实施例，可以采用单一划片刀(例如，903)来切断整个晶片，其中由于去除了在切削路径中的已暴露的铜，所以就会使来自切削路径聚集的铜最小化。因此，就可以减少单片分割工艺的时间。此外，还可以消除使用多个划片刀引起的对准问题。然而，在其它实施例中，可以采用多个划片刀来切割晶片。
同样地，会消除因划片刀903沿切削路径111切割引起的破裂通过结构113和115传播到管芯区105，该结构113和115作为止裂沟槽。
在已经对管芯进行单片分割之后，在氢气炉中软熔盖层(例如，309)的焊料，以便形成铜插塞(例如，307)上的焊料球。在其它实施例中，在进行单片分割之前软熔盖层的焊料。在其它实施例中，在腐蚀层205之后且在去除层203之前，软熔盖层的焊料。
图10示出了晶片101的上部分。晶片101包括多个管芯区，在图10中示出了管芯区1005、1006、1007和1008。管芯区之间示出了划片区1003和1004。切削路径1009和1010分别位于划片区1003和1004中。划片区1004具有宽度1023，在一个实施例中为100微米。切削路径1010具有宽度1021，在一个实施例中为50到55微米。在一个实施例中，切削路径1010的宽度是划片刀(例如，903)的宽度加上用于对准和放置的公差。在一个实施例中，这些公差为5微米。为了将管芯区1005到1008单片分割为管芯，划片刀(例如903)沿着切削路径1010和1009切断晶片101。
在其它实施例中，在单片分割管芯区之前，并不完全去除导体结构113和115的所有金属和切削路径111中的所有已暴露的金属。例如，如图7中所示，在晶片结构上实施单片分割，这里仅仅去除位于叠层703和704中(或者在一些实施例中，只位于层703中)的铜。在其它实施例中，并且可以去除在某些下层处的导电材料。在另一个实例中，可以去除在切削路径111中的已暴露的铜和在叠层703、704、705和706处的导体结构113和115中的铜，其中保留叠层707和其下的铜。
在其它实施例中，划片区的导体结构可以由其它类型的金属例如金、银或铝形成。同样地，从划片区去除金属可以用于其它类型和/或结构的管芯结构。例如，从划片区去除金属可以用于无聚酰亚胺层124的管芯结构。同样地，从划片区去除金属可以用于具有其它类型的外部导电连接结构的管芯结构，例如不使用焊料盖层(例如，309)的管芯，其中在所述焊料盖层将导线键合连接到铜插塞(例如，307)。在一个实施例中，导线键合晶片的划片区宽度可以是80μm，此处晶片背面研磨为0.35mm厚，并且采用30-35μm的划片刀用于单片分割。同样地，在其它实施例中，可以在不使用止裂沟槽807和809的管芯中进行从切削路径中去除已暴露的金属。在其它实施例中，层203和205以及插塞307可以由镍形成。
在本发明的一个方面，形成半导体管芯的方法包括提供一个晶片。晶片包括衬底和具有多层的叠层，该多层具有互连位于衬底之上的金属。叠层包括在分隔多个管芯的划片区之中的切削路径的部分表面上已暴露的金属。已暴露的金属中的一些扩展进入多个介质层中。该方法还包括：选择地在叠层之上形成介质钝化层，以及去除在划片区的切削路径中的已暴露的金属到至少第一深度，以便在切削路径中形成凹陷区。
在本发明的另一个方面，半导体晶片包括衬底和叠层。叠层包括位于衬底之上的多层，并且叠层包括互连金属。晶片包括由划片区分隔的第一管芯区和第二管芯区。晶片还包括选择地位于叠层之上的介质钝化层和位于划片区之中的切削路径。切削路径具有在其中已经去除了金属的叠层中的至少一个凹陷区。
在另一方面，形成半导体管芯的方法包括：提供在晶片上的衬底，该晶片具有由多个划片区物理分离的多个管芯区，而每个划片区具有切削路径。该方法还包括形成叠层，该叠层位于衬底之上并具有介质材料和互连金属。叠层包括在多个划片区的切削路径的部分表面处的已暴露的金属。该方法还包括：通过将已暴露的金属腐蚀至第一深度以便在切削路径中形成凹陷区，处理在划片区之中的切削路径。
虽然已经展示并描述了本发明的具体实施例，但本领域普通技术人员应当清楚，在不脱离本发明的范围和它的更广泛的方面，根据在此的教导，可以进行进一步的变化和修改，因此所附的权利要求将包含所有这些变化和修改的范围并落入本发明的实质精神和范围之内。

Claims (27)

1.一种形成半导体管芯的方法，其包括：
提供晶片，所述晶片包括衬底和叠层，所述叠层包括具有位于所述衬底之上的互连金属的多层，所述叠层包括在分隔多个管芯的划片区之中的切削路径的部分表面处暴露的金属，所述暴露的金属中的一些扩散进入所述多层中；
选择性地形成位于所述叠层之上的介质钝化层；以及
将在所述划片区的切削路径中的暴露的金属至少去除至第一深度，以便在所述切削路径中形成凹陷区。
2.根据权利要求1的方法，进一步包括：
形成位于所述晶片之上的连续导电阻挡层；
形成位于所述连续导电阻挡层之上的连续金属层；
在所述晶片之上构图光刻胶，暴露出需要外部接触的区域；
在需要外部接触的区域中形成接触插塞；
在需要外部接触的区域中形成位于所述接触插塞之上的焊料；
去除所述光刻胶；
去除不存在接触插塞的所有区域中的所述连续金属层；以及
去除不存在接触插塞的所有区域中的所述连续导电阻挡层。
3.根据权利要求2的方法，进一步包括：
当去除在所述切削路径中的暴露的金属时，进一步减小所述接触插塞的周长，并且保留与所述接触插塞相邻的所述连续导电阻挡层的暴露部分。
4.根据权利要求2的方法，进一步包括：
形成位于所述介质钝化层之上的聚酰亚胺层，以便限定出需要外部接触的区域，其中，由所述聚酰亚胺层环绕所述接触插塞，并且所述聚酰亚胺层提供应力缓减。
5.根据权利要求2的方法，进一步包括：
从TiW、TiN、Ta、Ni或W中选择至少一种作为所述连续导电阻挡层。
6.根据权利要求2的方法，进一步包括：
作为铜插塞以球栅阵列(BGA)封装形成所述接触插塞。
7.根据权利要求2的方法，其中，所述连续金属层的金属具有比所述连续导电阻挡层的阻挡材料更高的导电率。
8.根据权利要求1的方法，其中，去除在所述划片区的所述切削路径中的暴露的金属进一步包括：
去除在所述切削路径中的所有暴露的金属。
9.根据权利要求1的方法，进一步包括：
采用单一划片刀来切割所述晶片，以便通过在所述切削路径上切割所述晶片来分离所述晶片的多个管芯。
10.根据权利要求1的方法，其中，去除所述切削路径中的暴露的金属进一步包括：
在所述划片区中形成开口沟槽。
11.根据权利要求1的方法，其中，所述第一深度小于暴露的金属的总深度。
12.根据权利要求1的方法，进一步包括：
形成位于所述晶片的导电区的预定部分之上的接触插塞，在去除所述切削路径中的暴露的金属之前形成所述接触插塞，以致通过所述去除所述切削路径中的暴露的金属来减少所述接触插塞的一些截面宽度。
13.根据权利要求1的方法，其中，所述叠层包括顶层，其中将暴露的金属至少去除至第一深度包括去除在所述划片区的所述切削路径中的所述顶层中的暴露的金属。
14.根据权利要求1的方法，其中：
所述叠层包括：顶层、位于所述顶层之下的通路层和位于所述通路层之下的另一层；
所述另一层包括在所述切削路径中的金属结构且通过所述通路层中的金属通路电连接到在所述切削路径中的所述顶层中的所述暴露的金属的金属结构；
将暴露的金属至少去除至第一深度包括去除所述暴露的金属的金属结构、所述金属通路和所述另一层的金属结构。
15.一种半导体晶片，其包括：
衬底；
叠层，所述叠层包括位于所述衬底之上并包含互连金属的多层，所述晶片包括由划片区分离的第一管芯区和第二管芯区；
选择地位于所述叠层之上的介质钝化层；以及
在所述划片区之中的切削路径，所述切削路径具有其中已经去除了金属的所述叠层中的至少一个凹陷区。
16.根据权利要求15的半导体晶片，进一步包括：
在第一管芯区上的接触插塞，位于所述叠层的导体结构之上并电连接到所述叠层的导体结构，所述接触插塞包括具有第一宽度的金属接触，所述第一宽度小于下层阻挡层的第二宽度。
17.根据权利要求16的半导体晶片，其中，所述接触插塞是铜接触，并且所述下层阻挡层包括TiW、TiN、Ta、W或Ni中的至少一种。
18.根据权利要求15的半导体晶片，其中，所述划片区进一步包括：
具有已经减少或已经去除了的金属结构的至少一个止裂沟槽。
19.根据权利要求15的半导体晶片，其中所述叠层包括顶层，其中所述凹陷区包括已经去除了金属的顶层中的空隙。
20.一种形成半导体管芯的方法，其包括：
提供晶片之上的衬底，所述晶片具有由多个划片区物理分离的多个管芯区，所述划片区每个都具有切削路径；
形成位于所述衬底之上并具有介质材料和互连金属的叠层，所述叠层包括在所述多个划片区的切削路径的部分表面处暴露的金属；
通过将所述暴露的金属至少腐蚀至第一深度，处理所述划片区之中的所述切削路径，以便在所述切削路径中形成凹陷区。
21.根据权利要求20的方法，其中所述叠层包括顶层，其中将暴露的金属至少腐蚀至第一深度包括去除在所述划片区的切削路径中的所述顶层中暴露的金属。
22.根据权利要求20的方法，其中：
所述叠层包括：上叠层，位于所述上叠层之下的通路叠层和位于所述通路叠层之下的另一叠层；
所述另一叠层包括在所述切削路径中的金属结构，该金属结构通过所述通路叠层中的金属通路电连接到在所述切削路径中的所述上叠层中暴露的金属的金属结构；
将暴露的金属至少腐蚀至第一深度包括去除所述暴露的金属的金属结构、所述金属通路和所述另一叠层的金属结构。
23.根据权利要求20的方法，其中：
所述叠层包括：顶层，位于所述顶层之下的通路层和位于所述通路层之下的另一层；
所述另一层包括金属结构，所述金属结构位于所述切削路径中且通过所述通路层中的至少一个金属通路电连接到所述顶层中暴露的金属的金属结构；
将暴露的金属至少腐蚀至第一深度包括去除暴露的金属的金属结构，但不去除所述另一层的金属结构。
24.根据权利要求20的方法，进一步包括：
在腐蚀所述切削路径之中暴露的金属之前，在所述多个管芯区的至少一个管芯区之上形成接触插塞。
25.根据权利要求20的方法，进一步包括：
形成位于所述晶片之上的连续导电阻挡层；
形成位于所述连续导电阻挡层之上的连续金属层；
在所述晶片之上构图光刻胶，暴露出需要外部接触的区域；
在需要外部接触的区域中形成接触插塞；
在需要外部接触的区域中形成位于所述接触插塞之上的焊料；
去除所述光刻胶；
去除不存在接触插塞的所有区域中的所述连续金属层；以及
去除不存在接触插塞的所有区域中的所述连续导电阻挡层。
26.根据权利要求20的方法，其中所述暴露的金属包括铜。
27.根据权利要求20的方法，进一步包括腐蚀在所述划片区中的止裂沟槽中的暴露的金属。
CN2004800029150A 2003-01-27 2004-01-23 减少晶片划片区中的金属 Expired - Fee Related CN1777978B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/351,798 US6951801B2 (en) 2003-01-27 2003-01-27 Metal reduction in wafer scribe area
US10/351,798 2003-01-27
PCT/US2004/001925 WO2004073014A2 (en) 2003-01-27 2004-01-23 Metal reduction in wafer scribe area

Publications (2)

Publication Number Publication Date
CN1777978A true CN1777978A (zh) 2006-05-24
CN1777978B CN1777978B (zh) 2010-07-21

Family

ID=32735850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800029150A Expired - Fee Related CN1777978B (zh) 2003-01-27 2004-01-23 减少晶片划片区中的金属

Country Status (6)

Country Link
US (1) US6951801B2 (zh)
JP (1) JP2006516824A (zh)
KR (1) KR101001530B1 (zh)
CN (1) CN1777978B (zh)
TW (1) TWI325155B (zh)
WO (1) WO2004073014A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100514611C (zh) * 2006-08-18 2009-07-15 国际商业机器公司 包括半导体芯片的电子封装及其制造方法
CN102543869A (zh) * 2010-11-23 2012-07-04 英飞凌科技股份有限公司 分割线中的材料结构和分离芯片的方法
CN104600031A (zh) * 2013-10-30 2015-05-06 英飞凌科技股份有限公司 用于加工晶片的方法
CN104701271A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105025480A (zh) * 2014-04-29 2015-11-04 中国电信股份有限公司 用户卡数字签名验证的方法与系统
CN107251200A (zh) * 2015-02-19 2017-10-13 株式会社斯库林集团 基板处理装置
CN112889133A (zh) * 2018-11-16 2021-06-01 德州仪器公司 用于热管理的镀敷

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232448A1 (en) * 2003-05-23 2004-11-25 Taiwan Semiconductor Manufacturing Co. Layout style in the interface between input/output (I/O) cell and bond pad
CN100370580C (zh) * 2004-03-29 2008-02-20 雅马哈株式会社 半导体晶片及其制造方法
US7553700B2 (en) * 2004-05-11 2009-06-30 Gem Services, Inc. Chemical-enhanced package singulation process
US7223673B2 (en) * 2004-07-15 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device with crack prevention ring
JP4288229B2 (ja) * 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
JP4471852B2 (ja) * 2005-01-21 2010-06-02 パナソニック株式会社 半導体ウェハ及びそれを用いた製造方法ならびに半導体装置
US7572738B2 (en) * 2005-05-23 2009-08-11 Sony Corporation Crack stop trenches in multi-layered low-k semiconductor devices
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
KR100672728B1 (ko) * 2005-07-12 2007-01-22 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US7250670B2 (en) * 2005-09-27 2007-07-31 United Microelectronics Corp. Semiconductor structure and fabricating method thereof
CN100481455C (zh) * 2005-12-22 2009-04-22 中芯国际集成电路制造(上海)有限公司 具有不全接触通孔栈的密封环结构
US7511379B1 (en) * 2006-03-23 2009-03-31 National Semiconductor Corporation Surface mountable direct chip attach device and method including integral integrated circuit
US7732897B2 (en) * 2006-06-15 2010-06-08 Taiwan Semiconductor Manufacturing Co., Ltd Methods of die sawing and structures formed thereby
US7679195B2 (en) * 2006-06-20 2010-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. PAD structure and method of testing
JP2008066716A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置
US7566915B2 (en) * 2006-12-29 2009-07-28 Intel Corporation Guard ring extension to prevent reliability failures
US9601443B2 (en) * 2007-02-13 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure for seal ring quality monitor
US7829998B2 (en) * 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
US7674689B2 (en) * 2007-09-20 2010-03-09 Infineon Technologies Ag Method of making an integrated circuit including singulating a semiconductor wafer
KR20090046993A (ko) * 2007-11-07 2009-05-12 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP5583320B2 (ja) * 2007-12-05 2014-09-03 ピーエスフォー ルクスコ エスエイアールエル 半導体ウエハ及びその製造方法
US8013425B2 (en) 2008-05-13 2011-09-06 United Microelectronics Corp. Scribe line structure for wafer dicing and method of making the same
US7821104B2 (en) * 2008-08-29 2010-10-26 Freescale Semiconductor, Inc. Package device having crack arrest feature and method of forming
US8022509B2 (en) * 2008-11-28 2011-09-20 United Microelectronics Corp. Crack stopping structure and method for fabricating the same
CN102272903A (zh) * 2009-01-30 2011-12-07 松下电器产业株式会社 半导体装置及其制造方法
US8237246B2 (en) * 2009-02-12 2012-08-07 International Business Machines Corporation Deep trench crackstops under contacts
US8748295B2 (en) 2009-06-15 2014-06-10 Infineon Technologies Ag Pads with different width in a scribe line region and method for manufacturing these pads
JP5175803B2 (ja) * 2009-07-01 2013-04-03 新光電気工業株式会社 半導体装置の製造方法
US8357996B2 (en) 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops
JP4649531B1 (ja) * 2009-12-08 2011-03-09 新光電気工業株式会社 電子装置の切断方法
JP2011134824A (ja) * 2009-12-24 2011-07-07 Elpida Memory Inc 半導体ウエハ、半導体ウエハの製造方法、および半導体装置
JP2011199123A (ja) * 2010-03-23 2011-10-06 Elpida Memory Inc 半導体装置およびその製造方法
US9331019B2 (en) 2012-11-29 2016-05-03 Infineon Technologies Ag Device comprising a ductile layer and method of making the same
US8659173B1 (en) * 2013-01-04 2014-02-25 International Business Machines Corporation Isolated wire structures with reduced stress, methods of manufacturing and design structures
US8937009B2 (en) 2013-04-25 2015-01-20 International Business Machines Corporation Far back end of the line metallization method and structures
US10553508B2 (en) 2014-01-13 2020-02-04 Nxp Usa, Inc. Semiconductor manufacturing using disposable test circuitry within scribe lanes
US9601354B2 (en) 2014-08-27 2017-03-21 Nxp Usa, Inc. Semiconductor manufacturing for forming bond pads and seal rings
DE102017123846B4 (de) * 2017-10-13 2020-03-12 Infineon Technologies Austria Ag Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers
CN111785686B (zh) * 2019-04-03 2023-08-15 华邦电子股份有限公司 切割晶圆的方法及晶粒

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60246647A (ja) * 1984-05-22 1985-12-06 Nec Corp 半導体装置
US5136354A (en) * 1989-04-13 1992-08-04 Seiko Epson Corporation Semiconductor device wafer with interlayer insulating film covering the scribe lines
JPH05326697A (ja) * 1992-05-23 1993-12-10 Sony Corp 半導体装置の製造方法
JP2776457B2 (ja) * 1992-12-29 1998-07-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスのクラックストップ形成方法及び半導体デバイス
US5596226A (en) * 1994-09-06 1997-01-21 International Business Machines Corporation Semiconductor chip having a chip metal layer and a transfer metal and corresponding electronic module
JPH08162456A (ja) * 1994-12-07 1996-06-21 Kawasaki Steel Corp バンプの製造方法
JP3493531B2 (ja) * 1995-02-03 2004-02-03 カシオ計算機株式会社 半導体装置の製造方法
JPH09306913A (ja) * 1996-05-15 1997-11-28 Citizen Watch Co Ltd 半導体装置およびその製造方法
JPH10154670A (ja) * 1996-11-26 1998-06-09 Toshiba Corp 半導体装置の製造方法
US5789302A (en) * 1997-03-24 1998-08-04 Siemens Aktiengesellschaft Crack stops
US6075280A (en) * 1997-12-31 2000-06-13 Winbond Electronics Corporation Precision breaking of semiconductor wafer into chips by applying an etch process
JPH11204525A (ja) * 1998-01-14 1999-07-30 Seiko Epson Corp 半導体装置の製造方法
JP2000252236A (ja) * 1999-03-03 2000-09-14 Toshiba Corp 半導体装置及びその製造方法
CN1138305C (zh) * 1999-05-27 2004-02-11 国际商业机器公司 含有导电熔丝的半导体结构及其制造方法
US6362524B1 (en) * 2000-07-26 2002-03-26 Advanced Micro Devices, Inc. Edge seal ring for copper damascene process and method for fabrication thereof
JP2002217196A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6784556B2 (en) * 2002-04-19 2004-08-31 Kulicke & Soffa Investments, Inc. Design of interconnection pads with separated probing and wire bonding regions
KR100598245B1 (ko) 2002-12-30 2006-07-07 동부일렉트로닉스 주식회사 반도체 금속 배선 형성 방법
US6881610B2 (en) * 2003-01-02 2005-04-19 Intel Corporation Method and apparatus for preparing a plurality of dice in wafers

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100514611C (zh) * 2006-08-18 2009-07-15 国际商业机器公司 包括半导体芯片的电子封装及其制造方法
CN102543869A (zh) * 2010-11-23 2012-07-04 英飞凌科技股份有限公司 分割线中的材料结构和分离芯片的方法
CN102543869B (zh) * 2010-11-23 2015-06-17 英飞凌科技股份有限公司 分割线中的材料结构和分离芯片的方法
CN104600031A (zh) * 2013-10-30 2015-05-06 英飞凌科技股份有限公司 用于加工晶片的方法
CN104600031B (zh) * 2013-10-30 2018-09-21 英飞凌科技股份有限公司 用于加工晶片的方法
CN104701271A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105025480A (zh) * 2014-04-29 2015-11-04 中国电信股份有限公司 用户卡数字签名验证的方法与系统
CN107251200A (zh) * 2015-02-19 2017-10-13 株式会社斯库林集团 基板处理装置
CN107251200B (zh) * 2015-02-19 2020-10-30 株式会社斯库林集团 基板处理装置
CN112889133A (zh) * 2018-11-16 2021-06-01 德州仪器公司 用于热管理的镀敷

Also Published As

Publication number Publication date
WO2004073014A3 (en) 2005-04-21
JP2006516824A (ja) 2006-07-06
KR20050095630A (ko) 2005-09-29
US6951801B2 (en) 2005-10-04
TWI325155B (en) 2010-05-21
CN1777978B (zh) 2010-07-21
US20040147097A1 (en) 2004-07-29
WO2004073014A2 (en) 2004-08-26
TW200416857A (en) 2004-09-01
KR101001530B1 (ko) 2010-12-16

Similar Documents

Publication Publication Date Title
CN1777978A (zh) 减少晶片划片区中的金属
US7919835B2 (en) Semiconductor device and method for manufacturing the same
KR100679573B1 (ko) 반도체 장치의 제조 방법
JP4916444B2 (ja) 半導体装置の製造方法
US8450206B2 (en) Method of forming a semiconductor device including a stress buffer material formed above a low-k metallization system
US20080099913A1 (en) Metallization layer stack without a terminal aluminum metal layer
CN1599955A (zh) 用于与散热器有效热接触的、微电子管芯侧面上的背面金属化
WO2004097916A1 (ja) 半導体装置の製造方法、半導体ウエハおよび半導体装置
US8941238B2 (en) Semiconductor device
CN103839910B (zh) 包括芯片载体的半导体器件组件、半导体晶片和制造半导体器件的方法
JP4828537B2 (ja) 半導体装置
US9922928B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN1707769A (zh) 半导体装置的制造方法
EP2779244A2 (en) Method of forming a HEMT semiconductor device and structure therefor
CN112086435A (zh) 半导体元件及其制备方法
US7569937B2 (en) Technique for forming a copper-based contact layer without a terminal metal
US7737474B2 (en) Semiconductor device with seal ring having protruding portions
KR20090075883A (ko) 알루미늄 단자 금속층이 없는 금속화층 스택
JP2012160547A (ja) 半導体装置及びその製造方法
JP4604633B2 (ja) 半導体装置とその製造方法
JP2009124060A (ja) 半導体装置の製造方法
US20230317649A1 (en) Semiconductor device and semiconductor module
CN110828317B (zh) 封装基板结构与其接合方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100721

Termination date: 20190123