CN1579008A - 用于垂直器件的背部欧姆触点的低温形成方法 - Google Patents

用于垂直器件的背部欧姆触点的低温形成方法 Download PDF

Info

Publication number
CN1579008A
CN1579008A CNA02821594XA CN02821594A CN1579008A CN 1579008 A CN1579008 A CN 1579008A CN A02821594X A CNA02821594X A CN A02821594XA CN 02821594 A CN02821594 A CN 02821594A CN 1579008 A CN1579008 A CN 1579008A
Authority
CN
China
Prior art keywords
silicon carbide
carbide substrates
phosphorus
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA02821594XA
Other languages
English (en)
Other versions
CN1579008B (zh
Inventor
小戴维·B·斯莱特
亚历山大·苏沃洛夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN1579008A publication Critical patent/CN1579008A/zh
Application granted granted Critical
Publication of CN1579008B publication Critical patent/CN1579008B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of group IV of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种形成与半导体器件的碳化硅连接的欧姆触点的方法，该方法包括：在碳化硅衬底的表面中注入杂质原子，以在碳化硅衬底上形成杂质原子浓度增加的层；对注入的碳化硅衬底进行退火；以及在碳化硅的注入表面上淀积金属层。无须淀积后退火步骤，该金属就能在碳化硅衬底上形成“淀积态”的欧姆触点。

Description

用于垂直器件的背部欧姆 触点的低温形成方法
技术领域
本发明涉及与半导体材料连接的欧姆触点。更具体地，本发明涉及形成与包含多个半导体材料的器件连接的欧姆触点的方法。
发明背景
在微电子领域中，通过依次连接半导体器件而形成电路。一般而言，半导体器件借助于特定电路中的电流的流动而操作并用于控制特定电路中的电流，以完成特定的任务。要在电路中连接半导体器件，必须制作与半导体器件连接的适当的触点。由于金属具有较高的导电性和其它化学性能，所以它们是用于制造与这种器件连接的触点的最有用且最方便的材料。
半导体器件和电路之间的金属触点应当最低限度地或优选完全不妨碍器件或电路的操作。并且，金属触点必须在物理上和化学上与与其连接或用来固定它的半导体材料相容。具有这些所需特性的触点类型被称为“欧姆触点”。
通常将欧姆触点定义为相对于半导体的体电阻(bulk resistance)或扩展电阻具有极小的触点电阻的金属-半导体触点，见Sze，Physicsof Semiconductor Devices，Second Edition，1981，第304页。如其中进一步说明的那样，适当的欧姆触点将不会明显地改变将其固定在其上的器件的性能，并且它可以以与器件的活性区域的电压降相比适当较小的电压降供给任意所需电流。
在现有技术中，欧姆触点和欧姆触点的制造方法是众所周知的。例如，Glass等的美国专利No.5409859和No.5323022(Glass专利)讨论了由铂和p型碳化硅形成的欧姆触点结构以及欧姆结构的制造方法，这里引入其全部内容作为参考。虽然欧姆触点及其制造方法是已知的，但用于制造欧姆触点的已知方法，尤其使用碳化硅衬底进行制作的方法，即使运用恰当也十分困难。
与获得欧姆触点相关的问题极多并不断累积。由于空位或电子浓度太低而导致的半导体的导电性变差会妨碍甚至阻止欧姆触点的形成。同样地，半导体内的空位或电子可动性太差也会妨碍甚至阻止欧姆触点的形成。如Glass专利中所述，触点金属和半导体之间的功函差会产生势垒，这种势垒会导致表现出相对于所加电压呈整流(非欧姆)电流流动的触点。即使在电子空位浓度极其不同的两个紧密接触的相同半导体材料之间，也存在势垒(固有势垒)，导致整流而非欧姆触点。在Glass专利中，通过在p型SiC衬底和触点金属之间插入明显不同的p型掺杂的SiC层解决这些问题。
在形成用于更新一代的镓和铟基半导体器件的欧姆触点时遇到更加困难的问题。在半导体和金属之间形成欧姆触点需要半导体的正确的合金化和其界面上的触点金属。在淀积欧姆触点金属的半导体表面上选择性地增加空位/电子浓度是已知的用于有效改进触点工艺以实现欧姆触点的方法。一般通过离子注入实现这种工艺，通常认为这种离子注入是在硅和碳化硅技术中的可选的掺杂技术。但是，对于碳化硅，为了减少对于碳化硅晶格的损伤，通常在高温(一般＞600℃)下进行离子注入。“激活”所注入的原子以得到所需的高载流子浓度一般需要1600℃以上的退火温度，通常在硅过压中。这种离子注入技术所需的设备是专用的且价格昂贵。
在高温离子注入和随后的退火之后，在注入衬底表面上淀积触点金属，并在900℃以上的温度下对触点金属进行退火。这种形成触点的方法用于引入氮化镓或氮化铟镓的半导体器件上是不可行的，因为这些化合物会在高温下分解。
理论上可以解决这个问题的一种方法是，在生长制成半导体器件所必需的易受损的外延层(即氮化镓层)之前在衬底上形成欧姆触点。但这种方法并不理想，因为它在外延生长系统中嵌入不希望的污染物触点金属。污染物金属会通过妨碍晶格生长、掺杂、反应速度或所有这些因素影响外延生长。另外，金属杂质会降低外延层的光学和电学性能。
同样地，诸如金属氧化物半导体场效应晶体管(MOSFET)的许多半导体器件需要一层半导体氧化物(即二氧化硅)。与常规离子注入技术和注入或触点金属退火工艺有关的高温在氧化物层中引入高应力，这会损伤氧化物层、半导体-氧化物界面和器件本身。作为另一种方法，在生成氧化物层之前形成欧姆触点也不实际，因为用于形成氧化物层的氧化环境对欧姆触点有不良影响。
已经发现，可以通过下述方法在碳化硅上成功形成欧姆触点，即，增加其上形成触点的表面中的载流子浓度、对碳化硅进行退火、添加金属触点并然后对触点进行退火，但其温度要足够低以避免使碳化硅上的任一温度敏感外延层(即某些笫III族氮化物)退化。
但是，这种技术仍需要二次退火，从而存在影响外延层的潜在可能性。
因此，需要一种形成用于与半导体器件连接的欧姆触点的方法，该方法经济可行且不存在上述制造问题。还需要一种引入欧姆触点但制造成本更低廉的半导体器件。
发明内容
本发明的目的在于提供一种半导体器件，该半导体器件引入了欧姆触点、包含碳化硅、制造成本低廉且可以引入由更多种可选金属形成的欧姆触点。
本发明通过形成用于半导体器件的金属-半导体欧姆触点的方法实现这种目的。该方法包括在具有初始导电类型的半导体衬底表面中注入所选的掺杂剂材料。所注入的掺杂剂提供与半导体衬底相同的导电类型。在注入掺杂剂后，对注入的半导体衬底进行退火，其温度和时间要足以激活所注入的掺杂剂原子并增加有效载流子浓度。在退火后在半导体材料的注入表面上淀积金属。在本发明中，选择适当的掺杂剂和金属以使得不需进一步的退火就可以形成欧姆触点，从而可排除这种退火在其它部分上产生任何负面影响。
本发明还通过包含具有表面和第一导电类型的半导体衬底的半导体器件实现这些目的。该半导体衬底包含远离表面延伸的衬底中的载流子浓度增加的区域。该器件在衬底的表面上进一步包含金属淀积层，以在金属和载流子浓度增加的区域的界面上形成欧姆触点。
通过以下的结合用来说明示例性实施例的附图对本发明的详述，本发明的上述和其它目的、优点和特征以及实现它的方式将变得更加明显。
附图简述
图1是根据本发明的半导体器件的示意断面图。
图2是在根据本发明的方法中所用的注入掺杂剂的示意断面图。
图3是根据本发明的发光二极管的示意断面图。
具体实施方式
本发明是引入了欧姆触点的半导体器件和欧姆触点的形成方法。
熟悉碳化硅等的宽带隙半导体和由其形成的半导体器件的人员可以理解，本发明在制造半导体器件和使用n型碳化硅(SiC)的欧姆触点时是非常有用的。因此，为了便于解释，本发明的以下说明将针对使用SiC的发明的实施例。但本领域技术人员将很容易地认识到，本发明也非常适用于第III族氮化物(例如氮化镓、氮化铝镓和氮化铟镓)等的其它宽带隙半导体材料。
宽泛而言，本发明是包括具有初始的掺杂剂浓度并被赋予初始导电类型的半导体衬底的半导体器件。在优选实施例中，衬底是n型碳化硅。
所要求保护的半导体器件的特征还在于，由从与外延层相反的衬底的表面向邻近外延层的表面延伸的载流子浓度增加的区域限定半导体衬底。在衬底的载流子浓度增加的区域上淀积金属层，以在金属和衬底的界面上形成欧姆触点。在优选实施例中，金属选自包含银(Ag)铝(Al)、镍(Ni)、钛(Ti)和铂(Pt)的组。
参照图1，给出了根据本发明的半导体器件10的示意图。器件10包含半导体衬底12，为了便于解释，认为它是SiC。但可以理解，在实施本发明时可以使用其它宽带隙半导体材料作为衬底。
完成半导体器件所必须的附加构件14的位置邻近SiC衬底12。例如如图1所示，半导体器件可以为具有依次为p型和n型半导体材料的外延层14a、14b和14c的发光二极管(“LED”)。在优选实施例中，本发明为LED、金属氧化物半导体场效应晶体管(“MOSFET”)、激光器或肖特基整流器等的包含邻近其上形成电接触的导电性半导体衬底的几个外延层的半导体器件。如后文所述，根据本发明的器件特别适于包括具有低熔点或低分解温度的材料或包括热敏结构的半导体器件。这种材料包含氮化镓、氮化铟镓、氮化铝镓的第III族氮化物，或者这种器件包含诸如SiC-SiO2界面的敏感界面。
所要求保护的器件的特征还在于，在半导体衬底的背部具有载流子浓度增加的区域16。换句话说，半导体衬底，这里为SiC，在与外延层相反的衬底的表面上的载流子浓度大于衬底的其它部分中的载流子浓度。
表示载流子浓度增加的区域16的边界的线是虚线，以表示不存在载流子浓度在衬底12中发生突变的明显边界。随着到衬底的背面的距离增加，载流子浓度降低，直至载流子浓度等于初始的载流子浓度。如后文所述，通过使用通常与半导体材料相关的掺杂剂由室温离子注入技术形成载流子浓度增加的区域。
例如仍如图1所示，由10泛指的所要求保护的器件的优选实施例包含掺杂了氮的n型SiC衬底。SiC衬底12优选从轻微掺杂到高度掺杂，且其初始载流子浓度为约1×1015～约1×1019cm-3。术语“轻微”和“高度”不十分严格，用于表示初始的载流子浓度会出现相当大的变化。通过在与外延层14相反的表面上离子注入所选的掺杂剂材料，形成载流子浓度高于衬底12的其它部分的区域16。磷(P)是优选的注入掺杂剂，且优选在这样的水平下进行离子注入，即使得在衬底的背部形成载流子浓度为约1×1019～约1×1020cm-3且始终大于初始载流子浓度的截流子浓度增加的区域。
虽然申请人无意受限于特定理论，但有证据表明，形成截流子浓度增加的区域16使得可以形成具有欧姆性能的金属触点，尤其当通过离子注入形成该区域时。在优选实施例中，在SiC衬底的截流子浓度增加的区域16的表面上淀积所选的熔点、汽压和物理化学性能适于整个半导体器件的触点金属18，以在金属和衬底之间形成界面20。优选的金属包含银、钛、铝、镍和铂。优选地，所选的金属的功函数小于或等于铂的功函数。对于金属的优选取决于器件的预期应用。例如，在触点的反射率十分重要的应用条件下，铝或银可能是优选的。在需要极其稳定和非电抗触点金属的应用条件(例如，包含极端温度的应用条件)下，铂可能是优选的触点金属。当由第III族氮化物(即，Ga、Al和In的氮化物和它们的三元和四元组合物)形成发光二极管时，本发明的方法具有特别的优点。首先，消除了触点退火步骤，从而改善在添加触点金属前将第III族氮化物外延层添加入SiC衬底中的技术。另外，使用磷作为添加的掺杂剂使得作为欧姆触点的金属的选择多样化。特别地，使用银(Ag)或铝(Al)等的反光金属作为欧姆触点可以大大增加用这种方法形成的LED的光输出。
并且，虽然申请人无意受限于任何特定理论，但形成截流子浓度增加的区域以用作触点金属的受体是有用的。因此，在另一实施例中，本发明包括上述半导体器件中所用的欧姆触点的形成方法。
宽泛而言，本发明是形成用于半导体器件的金属-半导体触点的方法。在优选实施例中，该方法包括在n型碳化硅衬底中注入磷。但本领域技术人员将很容易地认识到，本发明也非常适用于其它半导体材料。在注入所选的掺杂剂材料之后是退火步骤。在该退火步骤中，所注入的SiC衬底的退火温度和时间要足以激活所注入的磷原子，以在SiC衬底中有效增加所注入的掺杂剂原子的截流子浓度。然后在SiC衬底的注入表面上淀积触点金属。
在最宽的实施例中，半导体衬底可以包含具有微量、中等、高的初始掺杂剂浓度的n型或p型衬底。例如，当n型SiC为衬底时，SiC衬底的初始掺杂剂浓度可以为约1×1015cm-3(微量掺杂)～1×1019cm-3(高度掺杂)。术语“微量”、“中等的”和“高的”不十分严格，用于表示在衬底材料中的掺杂剂的初始浓度可能有所不同。试验已表明，实施本发明时，中等至高度掺杂的衬底可以得到最佳的结果。
然后将磷注入n型碳化硅衬底中并进行退火。优选地，在室温下注入磷，且在约1000℃以上的温度下进行随后的退火，并且最优选在大于1300℃的温度下进行随后的退火。在优选实施例中，用氮对n型SiC进行初始掺杂。
本领域技术人员将很容易地认识到，可以在高温下注入掺杂剂材料。事实上，就SiC而言，为了降低对SiC晶格结构的损伤，通常优选高温注入。但就SiC而言，高温离子注入限制了本发明的商业用途。在注入工艺中可加热SiC衬底的离子注入设备是非典型且昂贵的，一般用于研究和开发，而不能用作低成本大批量的生产。并且，当将SiC衬底加热到高温时，必须以不致产生破裂的速度进行加热和冷却，由此使生产过程放慢。
因此，室温注入是本发明所用的优选注入方法。已发现，室温注入磷，随后在可达到1300℃并容纳100个以上衬底晶片的简易开孔炉子中进行退火可实现满意的结果并大大提高产量。
优选室温注入掺杂剂以在半导体衬底的注入表面附近产生掺杂剂浓度增加的区域。图2是根据本发明的注入工艺的示意图。在该实例中，以1015cm-2以上的剂量用25～100keV的能量将原子磷24注入初始掺杂剂浓度为约1×1018cm-3的n型SiC衬底22中。在某些情况下，可以使用一种以上的注入能量以产生块状或分级掺杂剂分布。“块状分布”指的是掺杂剂原子的浓度在一定的厚度上基本保持同一水平的掺杂剂分布。通过使用多种注入能量可近似地实现块状分布。在一个实施例中，注入工艺在SiC衬底的注入表面附近形成区域26，其厚度为约1000埃，在注入表面附近的总体化学掺杂剂浓度为约1020～1021cm-3，并随着到注入表面的距离增加，注入掺杂剂的浓度降低。在掺杂剂浓度增加的区域26以外的掺杂剂浓度基本保持与初始掺杂剂浓度相同。由虚线表示载流子浓度增加的区域26的边界，以表示区域26与衬底的其它部分之间的载流子浓度变化不十分明显而是渐变的。本领域技术人员应认识到，可以很容易地改变注入的能量或剂量，以实现所需的浓度和厚度。例如，可以进行多重注入，以产生较厚的掺杂剂浓度增加的区域，使得即使在后面的工艺步骤中去除一些材料也可以制成欧姆触点。
如上所述，必须对注入的衬底进行退火。需要退火是因为一些所注入的掺杂剂离子不是在注入后就马上具有“活性”。术语“活性”用于说明所注入的离子可有助于注入衬底的总体截流子浓度。
在注入工艺中，基本由掺杂剂离子轰击SiC衬底的晶格。这些离子冲入晶格中并在那里保留下来。这种轰击不会导致掺杂剂离子在存在的晶格中的理想嵌入。许多掺杂剂离子的初始定位会防止离子成为晶格中的“活性”参与者，其自身可能受到轰击的损伤。对注入的SiC衬底进行退火(即加热)提供了这样一种机制，它使得注入离子和衬底的晶格可以以更有序的方式进行重排并从在掺杂剂注入的过程中引入的损伤中回复。
为了便于解释，使用约整数，则可以认为注入工艺如下。如果在具有初始浓度为x个磷原子的n型SiC衬底中注入100个磷离子，则在注入后衬底可能会立即表现出仅与具有“x+10”个磷离子的衬底相关的特性。但是，如果随后对衬底进行退火，并容许注入的离子停留在晶格中的位置，则衬底会表现出与具有“x+90”个磷离子的衬底相关的特性。因此，退火步骤“激活”了约80个注入的磷离子。
试验表明，在约1000℃以上的温度下，尤其在约1300℃以上的温度下，对室温下注入的SiC衬底进行退火约2个小时或更短时间，将得到满意结果。可以很容易地对温度和时间进行调整，以实现更充分激活的注入剂。
包含上述注入衬底的半导体器件具有至少一个外延层。可以以本领域技术人员知道的任何一种方式生长该外延层。但是，所需的外延层或后续制造的器件可以由能够承受注入衬底的高温退火的材料(即氮化镓或氧化硅)制成或包含这种材料。在这种情况下，可以在注入掺杂剂后形成外延层。如果由能够承受高温退火的材料制成外延层，诸如碳化硅外延层，那么可以在注入掺杂剂和激活前形成该外延层。
在对半导体衬底进行注入并形成经过退火的掺杂剂浓度增加的区域后，在衬底的载流子浓度增加的区域的表面上施加所选的形成欧姆触点的金属。该金属可以为形成电接触时通常采用的任意金属，该金属具有适当的高熔点和汽压并不与衬底材料发生有害的交互作用。优选的金属包含银、铝、镍、钛和铂。优选地，该金属的功函数等于或小于铂的功函数。
优选地，在衬底表面上淀积触点金属，以形成欧姆触点层。如前所述，以及在对母申请方法的改善方案中，使用磷作为注入的掺杂剂为欧姆触点提供了更多可选择的触点金属，并得到不需任何进一步的退火步骤的欧姆触点。
在本发明的另一特定实施例中，对n型SiC衬底首次注入的能量为25keV，剂量为1015cm-2的原子磷，然后第二次注入为50keV和1015cm-2，第三次注入为100keV和1015cm-2，从而制成根据本发明的欧姆触点。在注入后，在炉子中在氩气气氛中进行活性退火，温度为1300℃，时间为75分钟。然后，以150埃的厚度在注入的表面上淀积作为触点金属的钛。所得到的触点不需要任何进一步的退火就可以得到满意的欧姆性能。
对于光电探测器、发光二极管(LED)、激光器、诸如金属氧化物半导体场效应晶体管(MOSFET)的功率器件、绝缘栅双极晶体管(IGBT)、pn结和肖特基整流器，以及诸如SIT(静电感应晶体管)的微波器件等的垂直器件，本发明具有很大的优点。对于检测器、LED和激光器，不能在会严重损伤各层的温度下对外延生长的第III族氮化物氮化镓和氮化铟镓层进行退火。对于氮化铟镓，随着合金中的铟成分增加，高温下的时间变得更加苛刻。去掉背部触点退火温度也降低了在SiC衬底上生长并存在应力的异质外延膜中的破裂的可能或铟或镓成分分解的可能。
对于在衬底上生长且热生长或热再生(再氧化或退火)SiC同质外延膜的功率器件，氧化物对于器件的性能具有不可或缺的功能，且较低的退火温度具有优势。背部金属触点不能受到生长SiC-二氧化硅界面所需的氧化气氛的影响。因此，必须在生长二氧化硅(再氧化或再生长)之后淀积背部欧姆触点并进行退火。不幸的是，在现有技术中，需要约850℃或850℃以上的退火温度(更加典型地，900～1050℃)，以随后在衬底的背部形成触点，这会由于热膨胀率的不匹配而在SiC-二氧化硅界面中产生缺陷。这对于MOSFET和IGBT尤其不利。因此，通过取消触点退火，在这些类型的器件的制造和性能方面，本发明具有相当大的优点。
另一方面，本发明是引入注入和本发明的欧姆触点的发光二极管。图3是由30泛指的这种发光二极管的示例性示意图。在本实施例中，发光二极管30包含分别具有第一和第二表面32和33的n型碳化硅衬底31。该二极管包含衬底31的第一表面32上的第III族氮化物活性层34。如上面的实施例所述，该二极管还包含衬底31中的载流子浓度增加的区域35，该区域35从衬底31的第二表面33延伸到第一表面32，其特征在于磷浓度从第二表面33到第一表面32逐渐增加。
在衬底的第二表面上具有欧姆触点36，并在器件30的相反一侧上制成另一欧姆触点37。在所说明的实施例中，二极管30包含附加的p型触点层40，该p型触点层在活性区域34和欧姆触点37之间提供部分导电路径。
对于熟悉这些器件的人员和本领域的技术人员来说，还可以理解，活性区域34可以为一个或多个通常可以包括同质结(homojunction)、单异质结(single heterojunction)、双异质结、超晶格和量子阱结构的结构。在本领域中很容易理解用于活性层的这些结构，且在共同受让和共同未决的2001年5月30日提交的申请No.60/294308和在2001年5月30日提交的No.60/294378中提出了示例性的器件和结构。在此引入这两个申请的内容作为参考。
同样地，活性区域34和形成活性区域34的结构通常由一种或多种第III族氮化物形成，通常将这种氮化物化合物理解为包含氮化镓、氮化铝、氮化铟、氮化铝镓、氮化铟镓、氮化铝铟和氮化铝铟镓。还通常将这些化合物缩写为InxGayAl(1-X-Y)N，在本技术领域中很容易理解这些缩写和它们的意思，这里就不再对其进行特别详述。
在更优选的实施例中，与衬底31连接的欧姆触点36选自包含铝、钛、镍、银和铂的组。在一些应用情况下，银具有许多优点。这些优点包括其作为贵金属的高的可加工性和用于触点的优异的电学性能。由于银和铝的较高的反射特性，而这会提高LED 30等的光学器件的效率和输出，所以对于发光二极管它们有特别的优点。其它金属会更适于其它的应用。例如，钛和镍具有优良电学特性，但反射特性不高。
SiC技术还处于初期阶段，许多提出的器件和材料结构仍处于检验和开发阶段。对于这些工艺的进一步的开发可能会导致更低的退火温度，最终导致金属和淀积的半导体之间的欧姆触点(即，无需退火)。
为了使读者在无须不适当实验的情况下就能实施本发明，参照一定的优选实施例对本发明进行了详述。但是，具有本领域的通常技术的人员将很容易地认识到，在不背离本发明的范围和精神的情况下，在一定程度上可以改变和修改其中的许多成分和参数。并且，题目、标题等用于增加读者对于本文件的理解，而不应被视为对本发明的范围的限制。因此，只有下面的权利要求书和合理的延伸和等同物才限定本发明的知识产权的权利。

Claims (25)

1.一种形成与半导体器件的碳化硅连接的欧姆触点的方法，该方法包括：
在n型碳化硅衬底的表面中注入磷原子，以在碳化硅衬底上形成磷浓度增加的层；
对注入的碳化硅衬底进行退火；以及
在碳化硅的注入表面上淀积金属层，从而在磷注入碳化硅和淀积的金属之间形成欧姆触点。
2.根据权利要求1的方法，包括在室温下注入磷。
3.根据权利要求1的方法，包括：对注入的碳化硅衬底进行退火后，在碳化硅衬底的与注入表面相反的表面上生长至少一层外延层。
4.根据权利要求1的方法，其特征在于，在约1000～1300℃的温度下对注入的碳化硅衬底进行退火。
5.根据权利要求1的方法，其特征在于，在约1300℃以上的温度下对注入的碳化硅衬底进行退火。
6.根据权利要求1的方法，其特征在于，所述金属选自包含钛、铝、镍、银和铂的组。
7.根据权利要求1的方法，其特征在于，磷浓度随着远离所述表面而逐渐增加。
8.根据权利要求1的方法，其特征在于，对于所述碳化硅衬底中的一定的厚度，所述磷浓度处于大致同一水平。
9.根据权利要求1的方法，其特征在于，所述载流子浓度增加的层的厚度至少为约1000。
10.根据权利要求1的方法，包括以多个注入能量级注入磷。
11.根据权利要求1的方法，包括注入磷时的注入能量级为25keV，剂量等于或大于1015cm-2。
12.根据权利要求11的方法，进一步包括注入磷时的注入能量级为50keV，剂量等于或大于1015cm-2。
13.根据权利要求12的方法，进一步包括注入磷时的注入能量级为100keV，剂量等于或大于1015cm-2。
14.一种半导体器件，包括：
具有第一表面和第二表面的n型碳化硅衬底；
所述碳化硅衬底的所述第一表面上的至少一个外延层；
位于所述碳化硅衬底上并从所述衬底的所述第二表面向所述第一表面延伸的磷浓度增加的区域；以及
在所述半导体器件的所述第二表面上淀积并在所述金属和所述载流子浓度增加的区域的界面上形成欧姆触点的金属层。
15.根据权利要求14的半导体器件，其特征在于，所述金属选自包含钛、铝、镍、银和铂的组。
16.一种半导体器件，包括：
具有第一表面和第二表面并具有使其具有n型导电性的初始载流子浓度的碳化硅衬底；
碳化硅衬底的所述第一表面上的至少一个外延层；
位于所述碳化硅衬底上并从所述碳化硅衬底的所述第二表面向所述第一表面延伸的截流子浓度增加的区域，该区域的特征在于，从所述第二表面到所述第一表面磷浓度逐渐降低；以及
在所述碳化硅衬底的所述第二表面上的欧姆触点。
17.根据权利要求16的半导体器件，其特征在于，所述碳化硅衬底中的初始载流子浓度大于约1×1014cm-3。
18.根据权利要求14或17的半导体器件，其特征在于，载流子浓度增加的区域中的载流子浓度为约1×1019cm-3～1×1020cm-3且大于所述碳化硅衬底的其它部分中的载流子浓度。
19.根据权利要求14或16的半导体器件，其特征在于，所述外延层选自包含碳化硅、第III族氮化物和硅、镓、铝或铟的氧化物的组。
20.一种发光二极管，包括：
分别具有第一和第二表面的n型碳化硅衬底；
所述衬底的所述第一表面上的第III族氮化物活性区域；
所述活性区域上的外延层；
位于所述碳化硅衬底上并从所述碳化硅衬底的所述第二表面向所述第一表面延伸的载流子浓度增加的区域；
所述衬底的所述第二表面上的欧姆触点；以及
所述外延层上的欧姆触点。
21.根据权利要求20的发光二极管，其特征在于，所述载流子浓度增加的区域的磷浓度从所述第二表面到所述第一表面逐渐降低。
22.根据权利要求20的发光二极管，其特征在于，所述活性区域包含选自同质结、单异质结、双异质结、超晶格和量子阱的组中的结构。
23.根据权利要求22的发光二极管，其特征在于，所述结构的一个或多个部分选自包含氮化镓、氮化铝、氮化铟、氮化铝镓、氮化铟镓、氮化铝铟和氮化铝铟镓的组。
24.根据权利要求20的发光二极管，其特征在于，所述活性区域选自包含氮化镓、氮化铝、氮化铟、氮化铝镓、氮化铟镓、氮化铝铟和氮化铝铟镓的组。
25.根据权利要求20的发光二极管，其特征在于，与所述衬底连接的所述欧姆触点选自包含钛、铝、镍、银和铂的组。
CN02821594XA 2001-10-31 2002-10-10 用于垂直器件的背部欧姆触点的低温形成方法 Expired - Lifetime CN1579008B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/003,331 2001-10-31
US10/003,331 US6803243B2 (en) 2001-03-15 2001-10-31 Low temperature formation of backside ohmic contacts for vertical devices
PCT/US2002/032507 WO2003038877A2 (en) 2001-10-31 2002-10-10 Low temperature formation of backside ohmic contacts for vertical devices

Publications (2)

Publication Number Publication Date
CN1579008A true CN1579008A (zh) 2005-02-09
CN1579008B CN1579008B (zh) 2010-04-28

Family

ID=21705313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02821594XA Expired - Lifetime CN1579008B (zh) 2001-10-31 2002-10-10 用于垂直器件的背部欧姆触点的低温形成方法

Country Status (8)

Country Link
US (1) US6803243B2 (zh)
EP (1) EP1440460A2 (zh)
JP (1) JP4660733B2 (zh)
KR (1) KR20050035175A (zh)
CN (1) CN1579008B (zh)
CA (1) CA2465228A1 (zh)
MY (1) MY136344A (zh)
WO (1) WO2003038877A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013086781A1 (en) * 2011-12-14 2013-06-20 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode(led)die having stepped substrates and method of fabrication
CN108431963A (zh) * 2015-12-25 2018-08-21 出光兴产株式会社 半导体元件和使用该半导体元件的电气设备
CN110137277A (zh) * 2019-04-09 2019-08-16 华南师范大学 非极性自支撑GaN基pin紫外光电探测器及制备方法
CN112768510A (zh) * 2021-01-22 2021-05-07 成都杰启科电科技有限公司 一种常温下形成低电阻欧姆接触的方法及半导体器件

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US6794684B2 (en) * 2001-02-01 2004-09-21 Cree, Inc. Reflective ohmic contacts for silicon carbide including a layer consisting essentially of nickel, methods of fabricating same, and light emitting devices including the same
US7211833B2 (en) 2001-07-23 2007-05-01 Cree, Inc. Light emitting diodes including barrier layers/sublayers
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
US20030090103A1 (en) * 2001-11-09 2003-05-15 Thomas Becker Direct mailing device
US6955978B1 (en) * 2001-12-20 2005-10-18 Fairchild Semiconductor Corporation Uniform contact
US7138291B2 (en) * 2003-01-30 2006-11-21 Cree, Inc. Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
JP3705791B2 (ja) * 2002-03-14 2005-10-12 株式会社東芝 半導体発光素子および半導体発光装置
TWI320571B (en) * 2002-09-12 2010-02-11 Qs Semiconductor Australia Pty Ltd Dynamic nonvolatile random access memory ne transistor cell and random access memory array
CN101241848B (zh) * 2003-04-25 2012-01-25 住友电气工业株式会社 半导体装置的制造方法
CN101335320B (zh) * 2003-09-19 2012-06-06 霆激科技股份有限公司 用于制作发光器件的方法
US7291529B2 (en) * 2003-11-12 2007-11-06 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (LEDs) thereon
JP2007535804A (ja) * 2004-03-15 2007-12-06 ティンギ テクノロジーズ プライベート リミテッド 半導体デバイスの製造
CN1998094B (zh) * 2004-04-07 2012-12-26 霆激技术有限公司 半导体发光二极管上的反射层的制造
US8728937B2 (en) 2004-07-30 2014-05-20 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips using thin film technology
KR101158601B1 (ko) * 2004-07-30 2012-06-22 오스람 옵토 세미컨덕터스 게엠베하 박막기술을 사용하여 반도체 칩을 제조하는 방법 및박막기술을 사용하여 제조된 반도체 칩
CN100383985C (zh) * 2004-10-29 2008-04-23 南京大学 提高氮化镓光导型紫外光电探测器响应度方法及探测器
GB2424312B (en) * 2005-03-14 2010-03-03 Denso Corp Method of forming an ohmic contact in wide band semiconductor
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
JP2007066938A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 半導体発光装置
WO2007035333A1 (en) * 2005-09-16 2007-03-29 Cree, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon
SG130975A1 (en) * 2005-09-29 2007-04-26 Tinggi Tech Private Ltd Fabrication of semiconductor devices for light emission
US7723718B1 (en) * 2005-10-11 2010-05-25 SemiLEDs Optoelectronics Co., Ltd. Epitaxial structure for metal devices
SG131803A1 (en) * 2005-10-19 2007-05-28 Tinggi Tech Private Ltd Fabrication of transistors
JP4835117B2 (ja) * 2005-11-15 2011-12-14 日産自動車株式会社 炭化珪素半導体装置の製造方法
SG133432A1 (en) * 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
DE102006015788A1 (de) * 2006-01-27 2007-09-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
SG140512A1 (en) * 2006-09-04 2008-03-28 Tinggi Tech Private Ltd Electrical current distribution in light emitting devices
DE602007005822D1 (de) * 2006-09-22 2010-05-20 Univ Osaka Herstellungsverfahren für halbleiterbauelemente
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
JP4532536B2 (ja) * 2007-12-19 2010-08-25 トヨタ自動車株式会社 半導体装置
JP2010177581A (ja) * 2009-01-30 2010-08-12 Toyota Motor Corp オーミック電極およびその形成方法
DE102011078331A1 (de) 2011-06-29 2012-08-09 Robert Bosch Gmbh Verfahren zum Herstellen ohmscher Kontakte auf einem Siliziumkarbidsubstrat
CN102507704A (zh) * 2011-10-18 2012-06-20 重庆邮电大学 基于碳化硅的肖特基势垒二极管氧传感器及制造方法
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
JP6222771B2 (ja) * 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
KR102125822B1 (ko) * 2014-07-22 2020-06-23 가부시키가이샤 플로스피아 결정성 반도체막 및 판상체 및 반도체장치
CN105448673B (zh) * 2016-01-04 2018-05-18 株洲南车时代电气股份有限公司 一种碳化硅器件背面欧姆接触的制作方法
JP7135443B2 (ja) 2018-05-29 2022-09-13 富士電機株式会社 炭化ケイ素半導体装置及びその製造方法
CN109473345B (zh) * 2018-11-21 2021-01-15 北京国联万众半导体科技有限公司 一种碳化硅器件的离子注入方法
US11387373B2 (en) 2019-07-29 2022-07-12 Nxp Usa, Inc. Low drain-source on resistance semiconductor component and method of fabrication
US11688785B2 (en) 2020-03-26 2023-06-27 Globalfoundries Singapore Pte. Ltd. Metal semiconductor contacts
CN113571440A (zh) * 2021-06-23 2021-10-29 中国电子科技集团公司第五十五研究所 一种改进型CTLM法测量SiC芯片欧姆接触电阻率的方法
KR102653963B1 (ko) 2022-01-13 2024-04-01 김재성 파이프 묶음 포장기

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849797A (en) 1987-01-23 1989-07-18 Hosiden Electronics Co., Ltd. Thin film transistor
US4759836A (en) * 1987-08-12 1988-07-26 Siliconix Incorporated Ion implantation of thin film CrSi2 and SiC resistors
US4947218A (en) 1987-11-03 1990-08-07 North Carolina State University P-N junction diodes in silicon carbide
US5027168A (en) * 1988-12-14 1991-06-25 Cree Research, Inc. Blue light emitting diode formed in silicon carbide
JP2509713B2 (ja) 1989-10-18 1996-06-26 シャープ株式会社 炭化珪素半導体装置およびその製造方法
US5182624A (en) 1990-08-08 1993-01-26 Minnesota Mining And Manufacturing Company Solid state electromagnetic radiation detector fet array
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5323022A (en) 1992-09-10 1994-06-21 North Carolina State University Platinum ohmic contact to p-type silicon carbide
SE9500146D0 (sv) * 1995-01-18 1995-01-18 Abb Research Ltd Halvledarkomponent i kiselkarbid
JP2995284B2 (ja) 1995-08-25 1999-12-27 工業技術院長 電極作成方法
JP3333896B2 (ja) 1995-09-13 2002-10-15 富士電機株式会社 炭化珪素半導体装置の製造方法
US6031250A (en) * 1995-12-20 2000-02-29 Advanced Technology Materials, Inc. Integrated circuit devices and methods employing amorphous silicon carbide resistor materials
US6680489B1 (en) * 1995-12-20 2004-01-20 Advanced Technology Materials, Inc. Amorphous silicon carbide thin film coating
WO1998037584A1 (en) 1997-02-20 1998-08-27 The Board Of Trustees Of The University Of Illinois Solid state power-control device using group iii nitrides
US6011279A (en) 1997-04-30 2000-01-04 Cree Research, Inc. Silicon carbide field controlled bipolar switch
US6015459A (en) 1998-06-26 2000-01-18 Extreme Devices, Inc. Method for doping semiconductor materials
WO2000016382A1 (en) 1998-09-16 2000-03-23 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
TW465123B (en) 2000-02-02 2001-11-21 Ind Tech Res Inst High power white light LED

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013086781A1 (en) * 2011-12-14 2013-06-20 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode(led)die having stepped substrates and method of fabrication
CN108431963A (zh) * 2015-12-25 2018-08-21 出光兴产株式会社 半导体元件和使用该半导体元件的电气设备
CN108431963B (zh) * 2015-12-25 2021-08-24 出光兴产株式会社 半导体元件和使用该半导体元件的电气设备
CN110137277A (zh) * 2019-04-09 2019-08-16 华南师范大学 非极性自支撑GaN基pin紫外光电探测器及制备方法
CN110137277B (zh) * 2019-04-09 2021-02-02 华南师范大学 非极性自支撑GaN基pin紫外光电探测器及制备方法
CN112768510A (zh) * 2021-01-22 2021-05-07 成都杰启科电科技有限公司 一种常温下形成低电阻欧姆接触的方法及半导体器件

Also Published As

Publication number Publication date
CN1579008B (zh) 2010-04-28
JP2005508087A (ja) 2005-03-24
JP4660733B2 (ja) 2011-03-30
US6803243B2 (en) 2004-10-12
KR20050035175A (ko) 2005-04-15
CA2465228A1 (en) 2003-05-08
EP1440460A2 (en) 2004-07-28
WO2003038877A3 (en) 2004-01-29
WO2003038877A2 (en) 2003-05-08
US20020179910A1 (en) 2002-12-05
MY136344A (en) 2008-09-30

Similar Documents

Publication Publication Date Title
CN1579008B (zh) 用于垂直器件的背部欧姆触点的低温形成方法
TWI436494B (zh) Nitride semiconductor components
JP5164319B2 (ja) 半導体素子のための非活性化保護リング
JP5969656B2 (ja) 窒化ガリウム発光ダイオード
JP5150802B2 (ja) 窒化物基半導体デバイスのための低ドープ層
US7138291B2 (en) Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
JP2011151428A (ja) 裏面オーミックコンタクトを備えた縦型の半導体デバイス
US6884644B1 (en) Low temperature formation of backside ohmic contacts for vertical devices
WO2003107443A2 (en) Bonding pad for gallium nitride-based light-emitting device
US6909119B2 (en) Low temperature formation of backside ohmic contacts for vertical devices
CN103165785A (zh) 用于制造半导体器件的方法
US20130075748A1 (en) Method and system for diffusion and implantation in gallium nitride based devices
US7002180B2 (en) Bonding pad for gallium nitride-based light-emitting device
JP4852786B2 (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子
US20050179046A1 (en) P-type electrodes in gallium nitride-based light-emitting devices
CN1158697C (zh) 将高阻值p型薄膜活化成低阻值p型薄膜的制造方法
TWI281710B (en) Low temperature formation of backside ohmic contacts for vertical devices
CN1205657C (zh) 将高阻值p型掺杂薄膜活化成低阻值p型掺杂薄膜的制造方法
CN100536183C (zh) 氮化物系半导体元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20100428

CX01 Expiry of patent term