CN1531197A - 自动增益控制电路 - Google Patents
自动增益控制电路 Download PDFInfo
- Publication number
- CN1531197A CN1531197A CNA2003101179025A CN200310117902A CN1531197A CN 1531197 A CN1531197 A CN 1531197A CN A2003101179025 A CNA2003101179025 A CN A2003101179025A CN 200310117902 A CN200310117902 A CN 200310117902A CN 1531197 A CN1531197 A CN 1531197A
- Authority
- CN
- China
- Prior art keywords
- incremented
- voltage
- circuit
- decremented counter
- action
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009471 action Effects 0.000 claims description 167
- 230000003321 amplification Effects 0.000 claims description 87
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 87
- 230000005540 biological transmission Effects 0.000 claims description 14
- 230000008676 import Effects 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 abstract description 13
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 230000014509 gene expression Effects 0.000 description 38
- 238000010586 diagram Methods 0.000 description 15
- 238000011084 recovery Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 7
- 230000004044 response Effects 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 244000145845 chattering Species 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035807 sensation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
Abstract
本发明提供一种不需要由电阻器和电容器构成的积分电路的自动增益控制电路。为此，在由增益控制电压控制的可变增益控制电路将输入信号放大或衰减时，用整流电路对可变增益放大电路的输出信号进行整流，用电压比较器将整流电路的输出信号与任意设定的电压进行比较。用电压比较器的输出信号对递增/递减计数器的递增计数动作和递减计数动作进行切换控制，从数/模转换电路输出与递增/递减计数器的计数值对应的电压。然后，将与从数/模转换电路输出的电压对应的增益控制电压提供给可变增益放大电路。
Description
技术领域
本发明涉及自动增益控制电路，该电路在通信系统或声频系统中，根据输入信号的振幅控制可变增益放大电路的增益，使得输出信号的振幅恒定，由此抑制输入信号的波动。
背景技术
日本专利第2901899号公报中，提出了一种AGC(Automatic GainControl：自动增益控制)电路的先有技术。
图17是表示在上述日本专利第2901899号公报中所记载的AGC电路的先有技术的框图。在图17中，符号A1表示提供输入信号VA的信号输入端子。符号31表示根据由增益控制电压V33控制的增益放大或衰减输入信号VA并输出输出信号VB的可变增益放大电路。符号B1表示可变增益放大电路31的输出端子。
符号32表示对可变增益放大电路31的输出电压进行整流的整流电路。符号33表示对经整流电路32整流的电压进行积分使之变成直流电压的积分电路。符号34表示构成积分电路33的电阻器。符号35表示构成积分电路33的电容器。
符号36表示将与从积分电路33输入的直流电压V31和基准电压V32之间的差分成比例的电压作为增益控制电压V33输出的直流放大电路。符号37是直流放大电路36的基准电压输入端子。由直流放大电路36的输出电压即增益控制电压V33控制可变增益放大电路31的增益。
再有，在图17中所示，省略了直流放大电路36的基准电压电路和电压控制开关以及切换AGC电路的导通/断开的电路。
另外，提供给上述的直流放大电路36的基准电压，由电阻分压电路生成。而且，在电阻分压电路的输出部连接MOS晶体管，并由该MOS晶体管的导通/截止来转换基准电压的值，由此进行AGC特性的变更。该MOS晶体管称为电压控制开关。
基于以下的附图，说明如上所述构成的AGC电路的先有技术的动作。
从输入端子A1输入的输入信号VA，由可变增益放大电路31放大或衰减，成为输出信号VB从输出端子B1输出。输出信号VB通过整流电路32和积分电路33，变换成与其大小(振幅)对应的直流电压V31。直流电压V31进而输入到直流放大电路36。
直流放大电路36将与直流电压V31和基准电压V32之间的差分成比例的电压作为增益控制电压V33输出。该增益控制电压V33提供给可变增益放大电路31。
AGC电路被设定成：在输入信号VA的振幅大时降低可变增益放大电路31的增益，在输入信号VA的振幅小时提高可变增益放大电路31的增益。因此，通过重复上述动作，使输出信号VB收敛于某恒定的振幅电平上。此电平可通过直流电压V31、基准电压V32以及增益控制信号电压V33或可变增益放大电路31的增益之间的关系预先确定。
在此先有技术中，AGC的响应时间即增高时间和恢复时间，由被选择的外设电容器的电容值来确定。例如，外设的电容器的电容值为0.47μF时，增高时间约为1msec、恢复时间约为1sec。
但是，在AGC电路的先有技术中，必须通过对经整流电路32整流的整流信号进行积分，将可变增益放大电路31的输出信号VB变换成直流电压V31。
但是，为此，必须将由构成上述积分电路33的电阻器34的电阻值和电容器35的电容值确定的积分动作的时间常数，相对于作为输入信号VA的模拟信号的最低信号周期设定得充分大。结果，就存在如下问题：即一般来说，电容器35因其电容值非常大而不能内装于半导体集成电路中。
发明内容
本发明的目的在于：提供一种无需设置使用电容器的积分电路的、容易在集成电路中进行内装的自动增益控制电路。
本发明第一方面的自动增益控制电路设有：具有由增益控制信号控制的增益的可变增益放大电路；对可变增益放大电路的输出信号进行整流的整流电路；将经整流电路整流的整流信号与预先任意设定的电压进行比较的第一电压比较器；根据第一电压比较器的输出电压的电平，切换递增计数动作和递减计数动作的第一递增/递减计数器；以及输出与第一递增/递减计数器的计数值对应的电压的第一数/模转换电路。
而且，将与从第一数/模转换电路输出的电压对应的增益控制信号提供给可变增益放大电路。
依据该结构，将对可变增益放大电路的输出信号进行整流的整流信号与预先设定的任意的电压进行比较，根据该比较结果切换递增/递减计数器的递增计数动作和递减计数动作，并将与递增/递减计数器的计数值对应的增益控制信号反馈给增益控制放大器。由此，不管对可变增益放大电路的输入信号的振幅的波动如何，可变增益放大电路的输出信号的振幅均稳定。在该动作中，递增/递减计数器的递增计数动作和递减计数动作起着与电容器的充放电动作相同的作用。因此，无需设置使用电容器的积分电路，而且容易内设于集成电路中。另外，能够容易调整增高时间和恢复时间。
在本发明第一方面的自动增益控制电路中，最好向第一递增/递减计数器各自独立地输入第一递增计数动作用时钟与第一递减计数动作用时钟。
依据该结构，向第一递增/递减计数器独立地输入第一递增计数动作用时钟与第一递减计数动作用时钟，因此，能够独立地改变递增/递减计数器的计数递增速度和计数递减速度。从而能够独立地调整增高时间和恢复时间。
另外，在本发明第一方面的自动增益控制电路中，最好这样：在第一电压比较器与第一递增/递减计数器之间设置第一寄存器；以第一基准时钟的周期将第一电压比较器的输出电压存放到第一寄存器；根据被存放在第一寄存器的电压的电平，切换第一递增/递减计数器的递增计数动作和递减计数动作；不将在比第一基准时钟的周期短的期间内的第一电压比较器的输出电压的变化传送给第一递增/递减计数器。
依据该结构，通过设置第一寄存器，能够不将在比第一基准时钟的周期短的期间内的第一电压比较器的输出电压的变化传送给第一递增/递减计数器。因此，能够提供不追随在比对预先被设定的输入信号的电平变化的输出响应性短的时间内的输入信号电平变化的、更高精度的自动增益控制电路。
另外，在本发明第一方面的自动增益控制电路中，最好这样：在第一电压比较器与第一递增/递减计数器之间设置第一计数动作控制电路，由第一计数动作控制电路根据第一递增/递减计数器的计数值，将第一电压比较器的输出电压传送给第一递增/递减计数器或断开该传送，从而将第一递增/递减计数器的计数值限制在预定的第一上限值与预定的第一下限值的范围内。
依据该结构，通过第一计数动作控制电路，能够将第一递增/递减计数器的计数值限制在预定的第一上限值与预定的第一下限值的范围内。因此，能够提供可防止递增/递减计数器的溢出，并可任意设定可变增益放大电路的增益变化范围的、更优良的自动增益控制电路。
另外，在本发明第一方面的自动增益控制电路中，最好这样：设置第一寄存器，并在第一寄存器与第一递增/递减计数器之间设置第一计数动作控制电路，由第一计数动作控制电路根据第一递增/递减计数器的计数值，将第一寄存器的输出电压传送给第一递增/递减计数器或断开该传送，从而将第一递增/递减计数器的计数值限制在预定的第一上限值与预定的第一下限值的范围内。
依据该结构，通过第一计数动作控制电路，能够将第一递增/递减计数器的计数值限制在预定的第一上限值与预定的第一下限值的范围内。因此，能够提供可防止递增/递减计数器的溢出，并可任意设定可变增益放大电路的增益变化范围的、更优良的自动增益控制电路。
另外，在本发明第一方面的自动增益控制电路中，第一递增/递减计数器最好具有如下功能：根据计数值使递增计数动作执行或停止执行，同时，根据计数值使递减计数动作执行或停止执行，从而将计数值限制在预定的第一上限值与预定的第一下限值的范围内。
依据该结构，通过递增/递减计数器，能够将第一递增/递减计数器自身的计数值限制在预定的第一上限值与预定的第一下限值的范围内。因此，能够提供可防止递增/递减计数器的溢出，并可任意设定可变增益放大电路的增益变化范围的、更优良的自动增益控制电路。
本发明第二方面的自动增益控制电路设有：具有由增益控制信号控制的增益的可变增益放大电路；对可变增益放大电路的输出信号进行整流的整流电路；将经整流电路整流的整流信号与预先任意设定的电压进行比较的第一电压比较器；根据第一电压比较器的输出电压的电平，切换递增计数动作和递减计数动作的第一递增/递减计数器；输出与第一递增/递减计数器的计数值对应的电压的第一数/模转换电路；第二递增/递减计数器；输出与第二递增/递减计数器的计数值对应的电压的第二数/模转换电路；将第一数/模转换电路的输出电压与第二数/模转换电路的输出电压进行比较的第二电压比较器；以及基于第二电压比较器的输出电压的电平，输出第一数/模转换电路的输出电压和第二数/模转换电路的输出电压中高的一方的输出电压的切换电路。
而且，根据第二电压比较器的输出电压的电平，使第二递增/递减计数器的递增计数动作和递减计数动作切换，将与从切换电路输出的电压对应的增益控制信号提供给可变增益放大电路。
依据该结构，将对可变增益放大电路的输出信号进行整流的整流信号与预先设定的任意的电压进行比较，根据该比较结果切换递增/递减计数器的递增计数动作和递减计数动作，并将与递增/递减计数器的计数值对应的增益控制信号反馈给增益控制放大器。由此，不管对可变增益放大电路的输入信号的振幅的波动如何，可变增益放大电路的输出信号的振幅均稳定。在该动作中，递增/递减计数器的递增计数动作和递减计数动作起着与电容器的充放电动作相同的作用。因此，无需设置使用电容器的积分电路，而且容易内设于集成电路中。另外，能够提供容易调整增高时间和恢复时间的优良的自动增益控制电路。
另外，设置第二递增/递减计数器、第二数/模转换电路、第二电压比较器以及切换电路，对第一和第二数/模转换电路的输出电压进行比较，并基于该比较结果切换第二递增/递减计数器的递增计数动作和递减计数动作，同时在切换电路将第一和第二数/模转换电路的输出电压中高的一方作为增益控制信号反馈给增益控制放大器。由此，能够根据输入信号的变化的状态，选择第一和第二数/模转换电路的输出电压。结果，能够根据输入信号的变化的状态，切换增益控制信号的响应特性。因此，例如在使用于声频信号处理时，能够提供相对被输入的连续的多个信号无不谐调感的声频信号。
在本发明第二方面的自动增益控制电路中，最好这样：向第一递增/递减计数器各自独立地输入第一递增计数动作用时钟与第一递减计数动作用时钟；向第二递增/递减计数器各自独立地输入第二递增计数动作用时钟与第二递减计数动作用时钟。
依据该结构，向第一递增/递减计数器独立地输入第一递增计数动作用时钟与第一递减计数动作用时钟，向第二递增/递减计数器独立地输入第二递增计数动作用时钟与第二递减计数动作用时钟，因此，能够独立地改变各递增/递减计数器的计数递增速度和计数递减速度。从而能够独立地调整增高时间和恢复时间。
另外，在本发明第二方面的自动增益控制电路中，最好这样：在第一电压比较器与第一递增/递减计数器之间设置第一寄存器；以第一基准时钟的周期将第一电压比较器的输出电压存放到第一寄存器；根据被存放在第一寄存器的电压的电平，切换第一递增/递减计数器的递增计数动作和递减计数动作；不将在比第一基准时钟的周期短的期间内的第一电压比较器的输出电压的变化传送给第一递增/递减计数器。
依据该结构，通过设置第一寄存器，能够不将在比第一基准时钟的周期短的期间内的第一电压比较器的输出电压的变化传送给第一递增/递减计数器。因此，能够提供不追随在比对预先被设定的输入信号的电平变化的输出响应性短的时间内的输入信号电平变化的、更高精度的自动增益控制电路。
另外，在本发明第二方面的自动增益控制电路中，最好这样：在设置了第一寄存器的基础上，在第二电压比较器与第二递增/递减计数器及切换电路之间设置第二寄存器；以第二基准时钟的周期将第二电压比较器的输出电压存放到第二寄存器；根据被存放在第二寄存器的电压的电平，切换第二递增/递减计数器的递增计数动作和递减计数动作；不将在比第二基准时钟的周期短的期间内的第二电压比较器的输出电压的变化传送给第二递增/递减计数器。
依据该结构，通过设置第二寄存器，能够不将在比第二基准时钟的周期短的期间内的第二电压比较器的输出电压的变化传送给第二递增/递减计数器的递增/递减动作控制输入端子。因此，切换电路和递增/递减计数器双方的动作稳定，可变增益放大电路的动作稳定，从而能够提供更优良的自动增益控制电路。
另外，在本发明第二方面的自动增益控制电路中，最好这样：在第一电压比较器与第一递增/递减计数器之间设置第一计数动作控制电路，由第一计数动作控制电路根据第一递增/递减计数器的计数值，将第一电压比较器的输出电压传送给第一递增/递减计数器或断开该传送，从而将第一递增/递减计数器的计数值限制在预定的第一上限值与预定的第一下限值的范围内。并且最好这样：在第二电压比较器与第二递增/递减计数器之间设置第二计数动作控制电路，由第二计数动作控制电路根据第二递增/递减计数器的计数值，将第二电压比较器的输出电压传送给第二递增/递减计数器或断开该传送，从而将第二递增/递减计数器的计数值限制在预定的第二上限值与预定的第二下限值的范围内。
依据该结构，通过第一计数动作控制电路，能够将第一递增/递减计数器的计数值限制在预定的第一上限值与预定的第一下限值的范围内。并且，通过第二计数动作控制电路，能够将第二递增/递减计数器的计数值限制在预定的第二上限值与预定的第二下限值的范围内。因此，能够提供可防止各递增/递减计数器的溢出，并可任意设定可变增益放大电路的增益变化范围的更优良的自动增益控制电路。
另外，在本发明第二方面的自动增益控制电路中，最好这样：在设置了第一和第二寄存器的基础上，在第一寄存器与第一递增/递减计数器之间设置第一计数动作控制电路，由第一计数动作控制电路根据第一递增/递减计数器的计数值，将第一寄存器的输出电压传送给第一递增/递减计数器或断开该传送，从而将第一递增/递减计数器的计数值限制在预定的第一上限值与预定的第一下限值的范围内。并且最好这样：在第二寄存器与第二递增/递减计数器之间设置第二计数动作控制电路，由第二计数动作控制电路根据第二递增/递减计数器的计数值，将第二寄存器的输出电压传送给第二递增/递减计数器或断开该传送，从而将第二递增/递减计数器的计数值限制在预定的第二上限值与预定的第二下限值的范围内。
依据该结构，通过第一计数动作控制电路，能够将第一递增/递减计数器的计数值限制在预定的第一上限值与预定的第一下限值的范围内。并且，通过第二计数动作控制电路，能够将第二递增/递减计数器的计数值限制在预定的第二上限值与预定的第二下限值的范围内。因此，能够提供可防止各递增/递减计数器的溢出，并可任意设定可变增益放大电路的增益变化范围的更优良的自动增益控制电路。
另外，在本发明第二方面的自动增益控制电路中，第一递增/递减计数器最好具有如下功能：根据计数值使递增计数动作执行或停止执行，同时根据计数值使递减计数动作执行或停止执行，从而将计数值限制在预定的第一上限值与预定的第一下限值的范围内。并且，第二递增/递减计数器最好具有如下功能：根据计数值使递增计数动作执行或停止执行，同时根据计数值使递减计数动作执行或停止执行，从而将计数值限制在预定的第二上限值与预定的第二下限值的范围内。
依据该结构，通过第一递增/递减计数器，能够将第一递增/递减计数器自身的计数值限制在预定的第一上限值与预定的第一下限值的范围内。而且，通过第二递增/递减计数器，能够将第二递增/递减计数器自身的计数值限制在预定的第二上限值与预定的第二下限值的范围内。因此，能够提供可防止各递增/递减计数器的溢出，并可任意设定可变增益放大电路的增益变化范围的更优良的自动增益控制电路。
附图说明
图1是表示本发明第一实施例的AGC电路的结构的框图。
图2是用以说明图1所示的AGC电路的动作的波形图。
图3是用以说明图1所示的AGC电路的动作的波形图。
图4是表示本发明第二实施例的AGC电路的结构的框图。
图5是用以说明图4所示的AGC电路的动作的波形图。
图6是表示本发明第三实施例的AGC电路的结构的框图。
图7是用以说明图6所示的AGC电路的动作的波形图。
图8是表示一例递增/递减计数器和计数动作控制电路的具体结构的框图。
图9是表示在图4的结构中追加了计数动作控制电路的AGC电路的结构的框图。
图10是表示本发明第四实施例的AGC电路的结构的框图。
图11是用以说明图10所示的AGC电路的动作的波形图。
图12同样是用以说明图10所示的AGC电路的动作的波形图。
图13同样是用以说明图10所示的AGC电路的动作的波形图。
图14是表示在图10的结构中追加了两个触发器的AGC电路的结构的框图。
图15同样是表示在图10的结构中追加了一个触发器和两个计数动作控制电路的AGC电路的结构的框图。
图16是表示在图10的结构中追加了两个触发器和两个计数动作控制电路的AGC电路的结构的框图。
图17是表示AGC电路的先有技术的结构的框图。
具体实施方式
以下，参照附图，就本发明的实施例进行说明。
第一实施例
图1是表示本发明第一实施例的AGC电路的结构的框图。在图1中，符号A表示提供输入信号VA的信号输入端子。符号1表示根据由增益控制电压V8控制的增益放大或衰减输入信号VA的电压并输出输出信号VB的可变增益放大电路。符号B表示可变增益放大电路1的输出端子。符号2表示对可变增益放大电路1的输出电压进行整流的整流电路。在下文中，整流电路2以全波整流电路为例说明，但也可以为半波整流电路。
符号3表示，将经整流电路2整流的整流信号(输出信号)V1与预先设定的任意的阈电压V2进行比较，并在输出信号V1高于阈电压V2时输出高电平的电压V3，低于阈电压V2时输出低电平的电压V3的第一电压比较器。符号4表示向第一电压比较器3输入阈电压V2的阈电压输入端子。符号5表示第一递增/递减计数器。符号6表示将第一电压比较器3的输出电压V3作为控制信号V4输入，并用以控制递增/递减动作的递增/递减动作控制输入端子。符号7表示输入递增计数动作用时钟V5的输入端子。符号8表示输入递减计数动作用时钟V6的输入端子。
符号9表示，输出与第一递增/递减计数器5的计数值C对应的直流电压V7的第一数/模转换电路。符号10表示，具有任意设定的增益的、将第一数/模转换电路9的输出直流电压V7作为输入信号并输出增益控制电压V8的直流放大电路。
再有，在图1中，整流电路2、电压比较器3、递增/递减计数器5、数/模转换电路9以及直流放大电路10，构成对可变增益放大电路1的输出信号VB的模拟信号电平进行检测的模拟信号检测电路。在本实施例中，通过根据模拟信号电平检测电路的输出信号控制可变增益放大电路1的增益来构成AGC电路，但模拟信号电平检测电路不仅只适用于AGC电路，还可以考虑各种应用。
另外，在上述结构中，取代全波整流电路而使用半波整流电路时，基本上做简单的置换即可。但是，为了具有相同的响应性，必须调整电压比较器的阈电平和递增/递减计数器的时钟频率。
对于如上所述构成的本发明的第一实施例，以下参照图2的波形图，就其动作进行说明。
输入信号VA由可变增益放大电路1放大或衰减，成为输出信号VB。该输出信号VB经整流电路2整流，成为输出信号V1。
然后，整流电路2的输出信号V1输入到电压比较器3。在电压比较器3，将整流电路2的输出信号V1与阈电压V2进行比较，在高于阈电压V2时输出高电平的电压，低于阈电压V2时输出低电平的电压作为输出信号V3。
输出信号V3被输入到下一级的递增/递减计数器5的递增/递减动作控制输入端子6，成为递增/递减计数器5的递增计数动作和递减计数动作的控制信号V4。
递增/递减计数器5在控制信号(电压)V4为高电平的期间T1，按照用递增计数动作用时钟V5设定的递增计数频率进行递增计数动作。而且，在控制信号(电压)V4为低电平的期间T2，按照用递减计数动作用时钟V6设定的递减计数频率进行递减计数动作。
由递增/递减计数器5计数的计数值C，输入到数/模转换电路9。数/模转换电路9输出与递增/递减计数器5的计数值C对应的直流电压V7。该直流电压V7通过直流放大电路10变换成任意的大小，成为可变增益放大电路1的增益控制电压V8。通过增益控制电压V8，可变增益放大电路1的增益变化，输入信号VA被放大或衰减。
在本实施例中，随着计数值的变大增益控制电压V8变高，可变增益放大电路1的增益下降，相反地，随着计数值的变小增益控制电压V8变低，可变增益放大电路1的增益上升。
这里，就本实施例的一例增高时间和恢复时间进行说明。例如，在递增计数动作频率为250kHz的场合，增高时间为1ms。而且，在递减计数动作频率为250Hz的场合，恢复时间为1sec。另外，也可以通过使用逻辑电路来选择递增计数动作频率和递减计数动作频率。
图3比图2宏观地表示输入信号VA和控制电压V8以及输出信号VB的波形。
一直到根据递增计数的输入信号VA的衰减和根据递减计数的输入信号VA的放大达到均衡的时刻为止，重复以上的动作，输出电压VB收敛于某恒定的振幅电平。
依据该结构，无需设置使用电容器的积分电路，也能够提供根据输入信号VA的振幅来控制可变增益放大电路1的增益使输出信号的振幅恒定，并抑制输入信号VA的振幅波动的AGC电路。因此，将AGC电路内装于集成电路也变得容易。
并且，通过任意地设定电压比较器3的阈电压V2值、递增/递减计数器5的递增计数动作用时钟V5和递减计数用动作时钟V6的频率以及与计数值C对应的增益控制电压的变化范围，能够容易调整输出电压收敛于恒定的振幅电平为止的时间即增高时间和恢复时间。另外，由于采用了将递增计数动作用时钟V5和递减计数用动作时钟V6独立地输入到递增/递减计数器5的结构，因此，能够独立地调整增高时间和恢复时间。
由上述说明可知，虽然将数/模转换电路9的输出电压V7输入到直流放大电路10，以直流放大电路10的输出电压作为增益控制电压V8使用，但即使以数/模转换电路9的输出电压V7作为直接增益控制信号使用，也能够实现本发明的AGC电路。
另外，在上述中，将可变增益放大电路1的增益控制假设为电压方式进行了说明，但即使以可变增益放大电路1的增益控制方式(电流型或电压型)变更数/模转换电路9和直流放大电路10的输出形式或组合，也能够实现本发明的AGC电路。因此，增益控制信号不仅为增益控制电压，也可以为增益控制电流。
以上所述各点在后述的实施例中也同样适用。
第二实施例
图4是表示本发明第二实施例的AGC电路的结构的框图。在图4中，用相同的符号表示与图1所示的本发明第一实施例的AGC电路相同的构成元件，省略其说明，并只对相对图1所示的AGC电路新增的元件进行说明。
符号11表示作为在第一电压比较器3和递增/递减计数器5的递增/递减动作控制输入端子6之间插入的寄存器的触发器。该触发器11以基准时钟V9的周期存放由第一电压比较器3输出的信号的极性即电压电平(高电平或低电平)，而且以基准时钟V9的周期将存放的极性传送给第一递增/递减计数器5的递增/递减动作控制输入端子6。符号12表示向上述触发器11输入基准时钟V9的基准时钟输入端子。
再有，在图4中，整流电路2、电压比较器3、触发器11、递增/递减计数器5、数/模转换电路9以及直流放大电路10，构成对可变增益放大电路1的输出信号VB的模拟信号电平进行检测的模拟信号检测电路。在本实施例中，通过根据模拟信号电平检测电路的输出信号控制可变增益放大电路1的增益来构成AGC电路，但模拟信号电平检测电路不仅只适用于AGC电路，还可以考虑各种应用。
可以说本实施例的特征为如下。即，即使上述电压比较器3的输出由于振荡(chattering)和外来噪声等在比基准时钟V9的周期短的期间内进行变化，也不会对上述递增/递减计数器5原来所进行的计数动作产生影响。因此，稳定了递增/递减计数器5的计数动作和可变增益放大电路1的动作。从而能够提供更优良的AGC电路。
图5是表示第二实施例的AGC电路的动作的各部分的波形图。在图5中，分别表示了整流电路3的输出信号V1、电压比较器3的输出电压、输入到触发器11的基准时钟V9、输入到递增/递减计数器5的控制信号V4、输入到递增/递减计数器5的递增计数动作用时钟V5、输入到递增/递减计数器5的递减计数动作用时钟V6、数/模转换电路9的输出电压V7以及输入到可变增益放大电路1的增益控制电压V8。与图2波形图的不同之处在于：触发器11与基准时钟V9同步地存放电压比较器3的输出电压，并从触发器11输出控制信号V4。此外与图2相同。
第三实施例
图6是表示本发明第三实施例的AGC电路的结构的框图。在图6中，用相同的符号表示与图1所示的本发明第一实施例的AGC电路相同的构成元件，省略其说明，并只对相对图1所示的AGC电路新增的元件进行说明。
符号13表示第一计数动作控制电路，该电路根据由上述第一递增/递减计数器5计数的计数值C，控制将通过上述第一电压比较器3输出的高电平或低电平的电压V3传送给递增/递减动作控制输入端子6，或者将高电平或低电平的电压V3的传送断开。
具体地说，该第一计数动作控制电路13在计数值C小于预定的上限值时，将高电平的电压V3传送给递增/递减动作控制输入端子6，但在计数值C达到预定的上限值时，断开高电平的电压V3而不传送给递增/递减动作控制输入端子6。由此，停止递增/递减计数器5的递增计数动作。再有，即使计数值C达到预定的上限值，低电平的电压V3也被传送。这是为了使递增/递减计数器5进行递减计数，从而能够使计数值C从预定的上限值减少。
并且，该第一计数动作控制电路13在计数值C大于预定的下限值时，将低电平的电压V3传送给递增/递减动作控制输入端子6，但在计数值C达到预定的下限值时，断开低电平的电压V3而不传送给递增/递减动作控制输入端子6。由此，停止递增/递减计数器5的递减计数动作。此外，即使计数值C达到预定的下限值，高电平的电压V3也被传送。这是为了使递增/递减计数器5进行递增计数，从而能够使计数值C从预定的下限值增加。
通过如上所述的第一计数动作控制电路13的控制动作，在递增/递减计数器5中，计数值C被限制在从预定的下限值到预定的上限值范围(包括下限值和上限值)内的值。另外，预定的上限值被设定为递增/递减计数器5的最大计数值或比该值小的任意值。再有，预定的下限值被设定为最小计数值(例如零)或比该值大的任意值。当然，上限值大于下限值。
再有，在图6中，整流电路2、电压比较器3、计数动作控制电路13、递增/递减计数器5、数/模转换电路9以及直流放大电路10，构成对可变增益放大电路1的输出信号VB的模拟信号电平进行检测的模拟信号检测电路。在本实施例中，通过根据模拟信号电平检测电路的输出信号控制可变增益放大电路1的增益来构成AGC电路，但模拟信号电平检测电路不仅只适用于AGC电路，还可以考虑各种应用。
如果没有使递增/递减计数器5的计数动作停止的电路，就产生以下问题。即在按照输入信号VA进行计数动作且计数值C达到由递增/递减计数器5的结构确定的最大计数值或最小计数值时，如果进一步进行同方向的计数，最大计数值就变化到最小计数值，最小计数值就变化到最大计数值。结果，就产生增益控制电压V8急剧变化，并且追随该变化可变增益放大电路1的输出也急剧变化的问题。
本实施例的特征在于：通过任意设定计数值C的上限值和下限值，并在达到上限值时停止递增计数动作，在达到下限值时停止递减计数动作，能够防止上述问题。另外，在由递增/递减计数器5的结构确定的最大计数值与最小计数值之间的范围内，能够任意设定计数值C的上限值和下限值，因此，能够提供可任意设定可变增益放大电路1的增益变化范围的更优良的AGC电路。
图7是表示第三实施例的AGC电路的动作的各部分的波形图。在图7中，分别表示了整流电路3的输出信号V1、电压比较器3的输出信号V3、输入到递增/递减计数器5的递增计数动作用时钟V5、输入到递增/递减计数器5的递减计数动作用时钟V6、数/模转换电路9的输出电压V7以及输入到可变增益放大电路1的增益控制电压V8。
在图7的波形图中，左半部分表示，在整流电路2的输出信号V1电平高、计数值C继续增加、并达到上限值时停止递增计数动作、数/模转换电路9的输出电压V7停止增加、并稳定在最大值时的各部分的波形。而图7中的右半部分表示，在整流电路2的输出信号V1电平低、计数值C继续减小、并达到下限值时停止递减计数动作、数/模转换电路9的输出电压V7停止减小、并稳定在最小值时的各部分的波形。
再有，在上述的第三实施例中，在递增/递减计数器5以外还设置了计数动作控制电路13，但也可以在递增/递减计数器5中内设相当于计数动作控制电路13的功能。就是说，也可以在第一递增/递减计数器5中内设如下功能，即通过根据计数值执行递增计数动作或停止该执行，同时执行递减计数动作或停止该执行，使计数值限制在预定的上限值与预定的下限值之间的范围内。具体地说，第一递增/递减计数器5通过将计数值分别与预定的上限值和预定的下限值进行比较，并基于比较结果控制递增计数动作和递减计数动作，将计数值限制在预定的上限值与预定的下限值之间的范围内。
图8表示一例计数动作控制电路13和递增/递减计数器5的部分具体电路结构。在图8中，符号5A、5B表示T-触发器(或D-触发器)，符号5C～5F表示AND电路，符号5G、5H表示OR电路。符号13A、13B表示AND电路，符号13C表示反相电路，符号13D表示在递增/递减计数器5的计数值为下限值时输入低电平信号的端子，符号13E表示在递增/递减计数器5的计数值为上限值时输入低电平信号的端子。在该电路的结构中，电压比较器3的输出信号与时钟之间的逻辑积成为递增/递减计数器5的时钟输入，在计数值达到上限值或下限值时，阻止上升方向或下降方向的时钟的通过。
另外，也可以将该计数动作控制电路13的结构，或在递增/递减计数器5中内设相当于计数动作控制电路13的电路的结构，追加到第二实施例的AGC电路的结构中。总之，容易组合第二实施例的结构和第三实施例的结构。另外，在第二实施例的结构中追加计数动作控制电路13时，如图9所示，在触发器11与递增/递减计数器5之间设置计数动作控制电路13。
第四实施例
图10是表示本发明第四实施例的AGC电路的结构的框图。在图10中，用相同的符号表示与图1所示的本发明第一实施例的AGC电路相同的构成元件，省略其说明，并只对相对图1所示的AGC电路新增的元件进行说明。
符号14表示第二递增/递减计数器。符号15表示用以通过输入控制信号V10，控制上述第二递增/递减计数器14的计数方向的递增/递减动作控制输入端子。符号16表示向上述第二递增/递减计数器14输入递增计数动作用时钟V11的递增计数动作用时钟输入端子。符号17表示向上述第二递增/递减计数器14输入递减计数动作用时钟V12的递减计数动作用时钟输入端子。
符号18表示输出与上述第二递增/递减计数器14的计数值D对应的直流电压V13的第二数/模转换电路。符号19表示将上述第一数/模转换电路9的输出电压V7与上述第二数/模转换电路18的输出电压V13进行比较的第二电压比较器。该第二电压比较器19根据电压V7、V13的比较结果输出高电平或低电平的电压V14，并控制上述第二递增/递减计数器14的递增/递减动作。
符号20表示以电压V14作为输入，并根据电压V14的电平将上述第一数/模转换电路9的输出电压V7和上述第二数/模转换电路18的输出电压V13中高的一方的输出电压传送给直流放大电路10的切换电路。直流放大电路10对电压V7、V13中的高电压进行放大，并作为上述增益控制电压V8输出。
而且，在图10中，整流电路2、电压比较器3、递增/递减计数器5、数/模转换电路9和直流放大电路10、递增/递减计数器14、数/模转换电路18、电压比较器19以及切换电路20，构成对可变增益放大电路1的输出信号VB的模拟信号电平进行检测的模拟信号检测电路。在本实施例中，通过根据模拟信号电平检测电路的输出信号控制可变增益放大电路1的增益来构成AGC电路，但模拟信号电平检测电路不仅只适用于AGC电路，还可以考虑各种应用。
以下，就如上所述构成的本发明第四实施例的动作进行说明。
到数/模转换电路9为止的动作，与图1所示的本发明第一实施例的AGC电路的动作说明相同。递增/递减计数器14在向递增/递减动作控制输入端子15输入的控制信号(电压)V10即第二电压比较器19的输出电压V14为高电平期间，按照用递增计数动作用时钟V11设定的递增计数频率进行递增计数动作。并且，输出信号(电压)V10为低电平期间，按照用递减计数动作用时钟V12设定的递减计数频率进行递减计数动作。由递增/递减计数器14计数的计数值D被输入到数/模转换电路18。数/模转换电路18输出与计数值D对应的直流电压V13。
直流电压V7和V13中高的一方的电压，由切换电路20传送到直流放大电路10，并通过直流放大电路10变换成任意大小，成为可变增益放大电路1的增益控制电压V8。
还有，直流电压V7和V13通过电压比较器19进行比较。电压比较器19在直流电压V7高于直流电压V13时输出高电平的电压V14，在其它场合输出低电平的电压V14，该输出电压V14成为控制递增/递减计数器14的递增/递减动作的控制信号V10，并且，如上所述作为控制信号提供给切换电路20。作为切换电路20的最简单结构例，可以考虑这样的结构：采用传输门，在电压比较器19的输出为高电平时直流电压V7的门打开，在低电平时直流电压V13的门打开，从而使各信号通过。
然后，由增益控制电压V8使可变增益放大电路1的增益变化，输入信号VA被放大或衰减。输入信号VA一直到由第一递增/递减计数器5或第二递增/递减计数器14引起的放大和衰减达到均衡的时刻为止，重复上述动作，输出电压vB收敛于某恒定的振幅电平。
这里，假定将图1所示的本发明第一实施例的AGC电路使用于声频信号处理。当输入信号VA从在某恒定的振幅电平输出信号(电压)VB稳定的状态变小时，输出信号VB也随之变小。然后，通过递增/递减计数器5进行递减计数，增益控制电压V8变小并提高可变增益放大电路1的增益，从而使输出信号VB返回到恒定的振幅电平上。
然而，如果递减计数动作用时钟V6的频率高，输出信号VB返回至恒定的振幅电平所需时间追随递减计数动作用时钟V6的频率而变短。对于实际的声音来说，接着具有某一振幅的音E输入小于音E振幅的音F时，由于瞬时地变成具有相同大小的音，所以就产生第一种问题，即变成没有临场感和远近感的不谐调感觉的声频信号。
如果为了避免此问题而降低递减计数动作用时钟V6的频率，则当具有某一振幅的音E通过AGC电路稳定在恒定的振幅时被输入如爆破音那样的短时间内陡峭增大的音G，就产生如下问题。即由于陡峭增大的音G，递增/递减计数器5进行递增计数动作，并使陡峭增大的音G衰减，因此，随音G后输入的音E也随之变小。在陡峭增大的音G消失后，为了使音E返回到具有输入陡峭增大的音G之前的振幅的音，递增/递减计数器5进行递减计数动作。但是，由于递减计数动作用时钟V6的频率低，因此就产生第二种问题，也就是返回到恒定的振幅电平所需的时间变长，且听不到音E，或者很难听清的状态的持续时间变长。
依据图10所示的本发明的实施例，例如，将递增/递减计数器14的递增计数动作用时钟V11与递减计数动作用时钟V12的频率，分别设定为低于递增/递减计数器5的递增计数动作用时钟V5和递减计数动作用时钟V6的频率，并在接着具有某一振幅的音E输入小于音E的音F时，进行如下动作。也就是说，在输入小音F之前，音E通过AGC电路稳定在某恒定的振幅上并输出，数/模转换电路9的输出电压V7和数/模转换电路18的输出电压V13大致同电位，但是如果输入小音F，递增/递减计数器5就进行递减计数动作，使数/模转换电路9的输出电压V7下降。当输出电压V7低于数/模转换电路18的输出电压V13时，电压比较器19的输出电压V14从高电平反转到低电平，递增/递减计数器14进行递减计数动作使数/模转换电路18的输出电压V13下降。但是由于递增/递减计数器14的递减计数动作用时钟V12的频率低于递增/递减计数器5的递减计数动作用时钟V6的频率，因此输出电压V13的下降速度慢。因而，输出电压V13高于输出电压V7的状态被保持，增益控制电压V8通过切换电路20由输出电压V13生成。结果，音F通过AGC电路稳定在恒定的振幅上所需的时间变长，从而能够输出临场感和远近感没有受到损失的无不谐调感的声频信号。
再有，递增/递减计数器14的递增计数动作用时钟V11和递减计数动作用时钟V12的频率与递增/递减计数器5的递增计数动作用时钟V5和递减计数动作用时钟V6的频率之间的关系与上述相反时，本发明也同样成立。
另外，在具有某一振幅的音E通过AGC电路稳定于恒定的振幅时被输入如爆破音那样的短时间内陡峭增大的音G时，进行如下的动作。即由于陡峭增大的音G，递增/递减计数器5进行递增计数动作，数/模转换电路9的输出电压V7变高，并且，通过电压比较器19递增/递减计数器14也进行递增计数动作，数/模转换电路18的输出电压V13也变高。
但是，由于递增/递减计数器5的递增计数动作用时钟V5的频率高于递增/递减计数器14的递增计数动作用时钟V11的频率，因此，输出电压V7比输出电压V13更早地变高，可变增益放大电路1的增益追随由输出电压V7生成的增益控制电压V8。
在音G消失后，使音E返回到具有输入陡峭增大的音G之前的振幅的音进行动作时，递增/递减计数器5进行递减计数动作。但由于输出电压V7为高于输出电压V13的状态，因此，递增/递减计数器14随同陡峭增大的音G的输入继续进行递增计数动作。其后，电压V7、V13之间的关系反转，递增/递减计数器14开始进行递减计数。
在输出电压V7高于输出电压V13期间，由于音E的返回至恒定振幅的速度追随递增/递减计数器5的递减计数动作用时钟V6的频率，因此能够防止如上述问题的出现。
在上述中，为了防止第一和第二种问题的出现，使第一和第二递增/递减计数器5、14的计数动作用时钟V5、V6、V11以及V12的频率互不相同，但是通过使第一和第二数/模转换电路9、18的计数值的变化范围互不相同，例如，通过使第二数/模转换电路18的变化范围小于第一数/模转换电路9的变化范围，也能够得到同样的效果。
图11是表示第四实施例的AGC电路的动作的各部分的波形图。在图11中，分别表示了电压比较器3的输出信号V3，输入到递增/递减计数器5的递增计数动作用时钟V5，输入到递增/递减计数器5的递减计数动作用时钟V6，输入到递增/递减计数器14的递增计数动作用时钟V11，输入到递增/递减计数器14的递减计数动作用时钟V12，数/模转换电路9、18的各输出电压V7、V13，电压比较器19的输出信号V14，切换电路20的输出电压以及增益控制电压V8。
在图11表示了，根据电压比较器19的输出信号V14的电平，数/模转换电路9、18的输出电压V7、V13有选择地作为切换电路20的输出电压出现的情况。
图12比图11宏观地表示了，在接着具有某振幅的音E输入小于音E的音F时的输入信号VA和控制电压V8以及输出信号VB的波形。在输入了小于音E的音F之后，控制电压V8由电压V13确定。
图13比图11宏观地表示了，在具有某一振幅的音E通过AGC电路稳定于恒定的振幅时被输入如爆破音那样的短时间内陡峭增大的音G时的输入信号VA和控制电压V8以及输出信号VB的波形。
另外，在上述的第四实施例的结构(图10)中，追加了图4的触发器11后的结构，或者追加了图6的计数动作控制电路13后的结构，以及在递增/递减计数器5中内设相当于计数动作控制电路13的功能的结构，均可作为实施例提出。
另外，在上述的第四实施例的结构(图10)中，追加了图4的触发器11和图6的计数动作控制电路13后的结构，以及追加了触发器11的同时在递增/递减计数器5中内设相当于计数动作控制电路13的功能的结构，也均可作为各实施例提出。
另外，也可以在上述的第四实施例的结构(图10)中，追加了图4的触发器11，并在电压比较器19与递增/递减计数器14之间，设置具有与触发器11相同结构的寄存器。这时，为了消除电压比较器的输出噪声的影响，切换电路20的输入最好也从寄存器输入。
另外，也可以在上述第四实施例的结构(图10)中，追加图6的计数动作控制电路13，并在电压比较器19与递增/递减计数器14之间，设置具有与计数动作控制电路13相同结构的计数动作控制电路。此外，也可以在电压比较器19与递增/递减计数器14之间，以寄存器位于电压比较器19侧的状态设置上述的寄存器和计数动作控制电路。这时，为了消除电压比较器的输出噪声的影响，切换电路20的输入最好也从寄存器输入。
这里，在图14、图15以及图16中表示了上述结构中的几种结构。在这些图中，11B为触发器、12B为基准时钟输入端子、13B为计数动作控制电路，而其它结构与前述实施例中所说明相同。
另外，在上述各实施例中，表示了在递增/递减计数器5、14输入作为递增计数动作用和递减计数动作用的周期互不相同的独立的时钟的结构，但也可以提供同一时钟作为递增计数动作用和递减计数动作用。这时，不能独立地调整增高时间和恢复时间，但除此之外无需设置使用电容器的积分电路也能够实现AGC电路的等作用效果，则与上述的各实施例相同。
以上，就本发明的具体实施例进行了详细的说明，但本发明不应当被限定于这些具体实施例，而在不脱离本发明的技术范围的条件下，可以进行各种变更。
Claims (13)
1.一种自动增益控制电路，
其中设有：具有由增益控制信号控制的增益的可变增益放大电路，
对所述可变增益放大电路的输出信号进行整流的整流电路，
将经所述整流电路整流的整流信号与预先任意设定的电压进行比较的第一电压比较器，
根据所述第一电压比较器的输出电压电平，切换递增计数动作和递减计数动作的第一递增/递减计数器，以及
输出与所述第一递增/递减计数器的计数值对应的电压的第一数/模转换电路；
其中，将与从所述第一数/模转换电路输出的电压对应的增益控制信号提供给所述可变增益放大电路。
2.如权利要求1所述的自动增益控制电路，其特征在于：第一递增计数动作用时钟与第一递减计数动作用时钟，各自独立地输入所述第一递增/递减计数器。
3.如权利要求1所述的自动增益控制电路，其特征在于：在所述第一电压比较器与所述第一递增/递减计数器之间设置第一寄存器；以第一基准时钟的周期将所述第一电压比较器的输出电压存放到所述第一寄存器；根据被存放在所述第一寄存器的电压的电平，切换所述第一递增/递减计数器的递增计数动作和递减计数动作；将在比所述第一基准时钟的周期短的期间内的所述第一电压比较器的输出电压的变化不传送给所述第一递增/递减计数器。
4.如权利要求1所述的自动增益控制电路，其特征在于：在所述第一电压比较器与所述第一递增/递减计数器之间设置第一计数动作控制电路，由所述第一计数动作控制电路根据所述第一递增/递减计数器的计数值，将所述第一电压比较器的输出电压传送给所述第一递增/递减计数器或断开该传送，从而将所述第一递增/递减计数器的计数值限制在预定的第一上限值与预定的第一下限值的范围内。
5.如权利要求3所述的自动增益控制电路，其特征在于：在所述第一寄存器与所述第一递增/递减计数器之间设置第一计数动作控制电路，由所述第一计数动作控制电路根据所述第一递增/递减计数器的计数值，将所述第一寄存器的输出电压传送给所述第一递增/递减计数器或断开该传送，从而将所述第一递增/递减计数器的计数值限制在预定的第一上限值与预定的第一下限值的范围内。
6.如权利要求1所述的自动增益控制电路，其特征在于：所述第一递增/递减计数器具有如下功能，根据计数值使递增计数动作执行或停止执行，同时，根据计数值使递减计数动作执行或停止执行，从而将计数值限制在预定的第一上限值与预定的第一下限值的范围内。
7.一种自动增益控制电路，
其中设有：具有由增益控制信号控制的增益的可变增益放大电路，
对所述可变增益放大电路的输出信号进行整流的整流电路，
将经所述整流电路整流的整流信号与预先任意设定的电压进行比较的第一电压比较器，
根据所述第一电压比较器的输出电压电平，切换递增计数动作和递减计数动作的第一递增/递减计数器，
输出与所述第一递增/递减计数器的计数值对应的电压的第一数/模转换电路，
第二递增/递减计数器，
输出与所述第二递增/递减计数器的计数值对应的电压的第二数/模转换电路，
将所述第一数/模转换电路的输出电压与所述第二数/模转换电路的输出电压进行比较的第二电压比较器，以及
基于所述第二电压比较器的输出电压电平，输出所述第一数/模转换电路的输出电压和所述第二数/模转换电路的输出电压中高的一方的输出电压的切换电路；
其中，根据所述第二电压比较器的输出电压电平，将所述第二递增/递减计数器的递增计数动作和递减计数动作切换，将与从所述切换电路输出的电压对应的增益控制信号提供给所述可变增益放大电路。
8.如权利要求7所述的自动增益控制电路，其特征在于：第一递增计数动作用时钟与第一递减计数动作用时钟，各自独立地输入所述第一递增/递减计数器；
第二递增计数动作用时钟与第二递减计数动作用时钟，各自独立地输入所述第二递增/递减计数器。
9.如权利要求7所述的自动增益控制电路，其特征在于：在所述第一电压比较器与所述第一递增/递减计数器之间设置第一寄存器；以第一基准时钟的周期将所述第一电压比较器的输出电压存放到所述第一寄存器；根据被存放在所述第一寄存器的电压的电平，切换所述第一递增/递减计数器的递增计数动作和递减计数动作；将在比所述第一基准时钟的周期短的期间内的所述第一电压比较器的输出电压的变化不传送给所述第一递增/递减计数器。
10.如权利要求9所述的自动增益控制电路，其特征在于：在所述第二电压比较器与所述第二递增/递减计数器及所述切换电路之间设置第二寄存器；以第二基准时钟的周期将所述第二电压比较器的输出电压存放到所述第二寄存器；根据被存放在所述第二寄存器的电压电平，切换所述第二递增/递减计数器的递增计数动作和递减计数动作；将在比所述第二基准时钟的周期短的期间内的所述第二电压比较器的输出电压的变化不传送给所述第二递增/递减计数器。
11.如权利要求7所述的自动增益控制电路，其特征在于：
在所述第一电压比较器与所述第一递增/递减计数器之间设置第一计数动作控制电路，由所述第一计数动作控制电路根据所述第一递增/递减计数器的计数值，将所述第一电压比较器的输出电压传送给所述第一递增/递减计数器或断开该传送，从而将所述第一递增/递减计数器的计数值限制在预定的第一上限值与预定的第一下限值的范围内；
在所述第二电压比较器与所述第二递增/递减计数器之间设置第二计数动作控制电路，由所述第二计数动作控制电路根据所述第二递增/递减计数器的计数值，将所述第二电压比较器的输出电压传送给所述第二递增/递减计数器或断开该传送，从而将所述第二递增/递减计数器的计数值限制在预定的第二上限值与预定的第二下限值的范围内。
12.如权利要求10所述的自动增益控制电路，其特征在于：
在所述第一寄存器与所述第一递增/递减计数器之间设置第一计数动作控制电路，由所述第一计数动作控制电路根据所述第一递增/递减计数器的计数值，将所述第一寄存器的输出电压传送给所述第一递增/递减计数器或断开该传送，从而将所述第一递增/递减计数器的计数值限制在预定的第一上限值与预定的第一下限值的范围内；
在所述第二寄存器与所述第二递增/递减计数器之间设置第二计数动作控制电路，由所述第二计数动作控制电路根据所述第二递增/递减计数器的计数值，将所述第二寄存器的输出电压传送给所述第二递增/递减计数器或断开该传送，从而将所述第二递增/递减计数器的计数值限制在预定的第二上限值与预定的第二下限值的范围内。
13.如权利要求7所述的自动增益控制电路，其特征在于：
所述第一递增/递减计数器具有如下功能，根据计数值使递增计数动作执行或停止执行，同时根据计数值使递减计数动作执行或停止执行，从而将计数值限制在预定的第一上限值与预定的第一下限值的范围内；
同时，所述第二递增/递减计数器具有如下功能，根据计数值使递增计数动作执行或停止执行，同时根据计数值使递减计数动作执行或停止执行，从而将计数值限制在预定的第二上限值与预定的第二下限值的范围内。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP64980/2003 | 2003-03-11 | ||
| JP64980/03 | 2003-03-11 | ||
| JP2003064980A JP4027822B2 (ja) | 2003-03-11 | 2003-03-11 | Ａｇｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1531197A true CN1531197A (zh) | 2004-09-22 |
| CN100481721C CN100481721C (zh) | 2009-04-22 |
Family
ID=32959167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101179025A Expired - Fee Related CN100481721C (zh) | 2003-03-11 | 2003-11-20 | 自动增益控制电路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6977550B2 (zh) |
| JP (1) | JP4027822B2 (zh) |
| KR (1) | KR20040080906A (zh) |
| CN (1) | CN100481721C (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102210098A (zh) * | 2008-11-12 | 2011-10-05 | 飞思卡尔半导体公司 | Dc稳定的电荷放大器 |
| CN101262208B (zh) * | 2007-03-09 | 2011-11-09 | 松下电器产业株式会社 | 自动增益控制电路 |
| CN102882483A (zh) * | 2011-07-12 | 2013-01-16 | Nxp股份有限公司 | 可变增益放大器电路 |
| CN102969994A (zh) * | 2011-08-29 | 2013-03-13 | 半导体元件工业有限责任公司 | 电压可变增益放大电路 |
| CN103391060A (zh) * | 2012-05-09 | 2013-11-13 | 索尼公司 | 增益控制电路和接收系统 |
| CN104410429A (zh) * | 2014-12-11 | 2015-03-11 | 中国电子科技集团公司第二十研究所 | 一种基于数据链端机的自动增益控制装置 |
| CN104485910A (zh) * | 2014-12-31 | 2015-04-01 | 上海艾为电子技术股份有限公司 | 增益控制方法及装置 |
| CN110023750A (zh) * | 2016-10-28 | 2019-07-16 | 西门子股份公司 | 以数字形式提供气相色谱测量的气相色谱（gc）检测器 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3939276B2 (ja) | 2003-08-06 | 2007-07-04 | 松下電器産業株式会社 | Ａｇｃ回路 |
| JP2005072983A (ja) * | 2003-08-25 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 音声信号増幅装置及び音響装置 |
| JP4578169B2 (ja) * | 2004-07-23 | 2010-11-10 | 三洋電機株式会社 | 自動レベル調整回路 |
| US7340229B2 (en) * | 2004-08-20 | 2008-03-04 | Matsushita Electric Industrial Co., Ltd. | High frequency amplification circuit and mobile communication terminal using the same |
| JP4139800B2 (ja) * | 2004-08-24 | 2008-08-27 | 松下電器産業株式会社 | Ａｇｃ回路 |
| JP4368321B2 (ja) * | 2005-03-16 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | 増幅回路及び増幅回路の制御方法 |
| JP2007006260A (ja) | 2005-06-24 | 2007-01-11 | Sanyo Electric Co Ltd | Ａｇｃ回路 |
| US7760799B2 (en) * | 2005-09-28 | 2010-07-20 | Altera Corporation | Programmable digital equalization control circuitry and methods |
| US7265626B2 (en) * | 2005-12-20 | 2007-09-04 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Fast-setting digital automatic gain control |
| US7796480B2 (en) * | 2006-06-05 | 2010-09-14 | Mediatek Inc. | Apparatus and methods for light spot servo signal detection |
| US7684291B2 (en) * | 2006-06-05 | 2010-03-23 | Mediatek Inc. | Method and apparatus for blank detection of an optical disc |
| US7724090B2 (en) * | 2006-06-05 | 2010-05-25 | Mediatek Inc. | Loop control apparatus and method thereof |
| US7782088B1 (en) | 2007-02-15 | 2010-08-24 | Altera Corporation | Sharing adaptive dispersion compensation engine among programmable logic device serial interface channels |
| JP2009010469A (ja) * | 2007-06-26 | 2009-01-15 | Oki Electric Ind Co Ltd | 高周波受信装置及び高周波受信方法と高周波信号用ｌｓｉ及びベースバンド信号用ｌｓｉ |
| US7961083B2 (en) * | 2007-08-29 | 2011-06-14 | Infineon Technologies Ag | Digital satellite receiver controller |
| US7573335B2 (en) * | 2007-10-23 | 2009-08-11 | Seiko Epson Corporation | Automatic gain control (AGC) with lock detection |
| US8208528B1 (en) | 2007-12-13 | 2012-06-26 | Altera Corporation | Programmable adaptation convergence detection |
| US8552803B2 (en) * | 2007-12-18 | 2013-10-08 | Qualcomm Incorporated | Amplifier with dynamic bias |
| US8175143B1 (en) | 2008-02-26 | 2012-05-08 | Altera Corporation | Adaptive equalization using data level detection |
| US8000671B2 (en) * | 2008-04-01 | 2011-08-16 | Seiko Epson Corporation | Dual threshold demodulation in an amplitude modulation radio receiver |
| US8238571B2 (en) * | 2008-07-21 | 2012-08-07 | Nissan North America, Inc. | Automatic input sensitivity selector for auxiliary devices |
| TWM349649U (en) * | 2008-09-10 | 2009-01-21 | Amazing Microelectronic Corp | Bias balancing circuit |
| US8223900B2 (en) * | 2009-03-02 | 2012-07-17 | Maxim Integrated Products, Inc. | Receiver with mixed-mode automatic gain control |
| JP2010251885A (ja) | 2009-04-13 | 2010-11-04 | Panasonic Corp | Ａｇｃ回路 |
| CN101557205B (zh) * | 2009-05-26 | 2011-04-06 | 中国科学院微电子研究所 | 一种混合模式agc环路 |
| US9654074B2 (en) * | 2015-05-31 | 2017-05-16 | Mediatek Inc. | Variable gain amplifier circuit, controller of main amplifier and associated control method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2924644B2 (ja) * | 1994-06-15 | 1999-07-26 | 三菱電機株式会社 | 送信電力制御回路、基地局、移動機及び移動体通信システム |
| JP2901899B2 (ja) | 1994-08-26 | 1999-06-07 | 松下電器産業株式会社 | 自動利得制御装置 |
| US5606284A (en) | 1994-08-26 | 1997-02-25 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control device for producing constant amplitude output signal |
| JPH08316756A (ja) * | 1995-05-22 | 1996-11-29 | Saitama Nippon Denki Kk | 送信出力制御方式 |
| JPH11112366A (ja) * | 1997-10-07 | 1999-04-23 | Fujitsu Ltd | 自動送信電力制御回路 |
| JP3493424B2 (ja) * | 1998-05-29 | 2004-02-03 | 京セラ株式会社 | Ｃｄｍａ方式の送信電力制御方法 |
-
2003
- 2003-03-11 JP JP2003064980A patent/JP4027822B2/ja not_active Expired - Fee Related
- 2003-11-17 US US10/713,274 patent/US6977550B2/en not_active Expired - Fee Related
- 2003-11-20 KR KR1020030082534A patent/KR20040080906A/ko not_active Application Discontinuation
- 2003-11-20 CN CNB2003101179025A patent/CN100481721C/zh not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101262208B (zh) * | 2007-03-09 | 2011-11-09 | 松下电器产业株式会社 | 自动增益控制电路 |
| CN102210098A (zh) * | 2008-11-12 | 2011-10-05 | 飞思卡尔半导体公司 | Dc稳定的电荷放大器 |
| CN102210098B (zh) * | 2008-11-12 | 2015-06-17 | 飞思卡尔半导体公司 | Dc稳定的电荷放大器 |
| CN102882483A (zh) * | 2011-07-12 | 2013-01-16 | Nxp股份有限公司 | 可变增益放大器电路 |
| CN102969994A (zh) * | 2011-08-29 | 2013-03-13 | 半导体元件工业有限责任公司 | 电压可变增益放大电路 |
| CN103391060A (zh) * | 2012-05-09 | 2013-11-13 | 索尼公司 | 增益控制电路和接收系统 |
| CN104410429A (zh) * | 2014-12-11 | 2015-03-11 | 中国电子科技集团公司第二十研究所 | 一种基于数据链端机的自动增益控制装置 |
| CN104485910A (zh) * | 2014-12-31 | 2015-04-01 | 上海艾为电子技术股份有限公司 | 增益控制方法及装置 |
| CN104485910B (zh) * | 2014-12-31 | 2017-12-19 | 上海艾为电子技术股份有限公司 | 增益控制方法及装置 |
| CN110023750A (zh) * | 2016-10-28 | 2019-07-16 | 西门子股份公司 | 以数字形式提供气相色谱测量的气相色谱（gc）检测器 |
| CN110023750B (zh) * | 2016-10-28 | 2021-09-24 | 西门子股份公司 | 以数字形式提供气相色谱测量的气相色谱（gc）检测器 |
| US11327057B2 (en) | 2016-10-28 | 2022-05-10 | Siemens Aktiengesellschaft | Gas Chromatograph (GC) detector to provide GC measurement in digital form |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4027822B2 (ja) | 2007-12-26 |
| US6977550B2 (en) | 2005-12-20 |
| KR20040080906A (ko) | 2004-09-20 |
| JP2004274571A (ja) | 2004-09-30 |
| US20040178851A1 (en) | 2004-09-16 |
| CN100481721C (zh) | 2009-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1531197A (zh) | 自动增益控制电路 | |
| CN1741376A (zh) | 自动增益控制电路 | |
| JP6141880B2 (ja) | 低ｉｃ電力放散及び高ダイナミックレンジを備えた回路のための方法及び装置 | |
| CN1941613A (zh) | D类放大器 | |
| CN1435945A (zh) | 用于最小化输出失真的功率放大器削波电路 | |
| TWI462439B (zh) | 一種開關控制電路及其方法 | |
| US7388358B2 (en) | Method and apparatus for a pulse width modulated DC-DC converter | |
| CN1255993C (zh) | 固态图像拾取器件及其箝位控制方法 | |
| CN1885711A (zh) | 一种音量控制方法和系统 | |
| CN1694350A (zh) | D类放大器 | |
| WO2015034724A1 (en) | Slew rate control apparatus for digital microphones | |
| CN1722560A (zh) | 过流保护电路 | |
| CN1674432A (zh) | 射地－基地连接的放大电路以及使用该电路的通信装置 | |
| CN1914795A (zh) | 可变增益电路 | |
| CN1862973A (zh) | 集成电路芯片及调整集成电路芯片的输出电压的方法 | |
| CN1236553C (zh) | 场效应晶体管带通放大器 | |
| WO2011127688A1 (zh) | 电源转换装置和误差放大器 | |
| CN1154850C (zh) | 斩波型电压比较电路及电压比较方法 | |
| EP2613438A1 (en) | Amplifier | |
| EP2654377B1 (en) | Semiconductor light source lighting circuit | |
| CN1559103A (zh) | 溅射电源单元 | |
| CN1527254A (zh) | 光接收机 | |
| CN111466082B (zh) | 具有占空比控制的d类放大器 | |
| CN1074869C (zh) | 运算放大器及数字信号传输电路 | |
| CN1610252A (zh) | 可变增益放大器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: KELAIBO INNOVATION CO., LTD. Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD. Effective date: 20141126 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee | ||
| CP02 | Change in the address of a patent holder |
Address after: Osaka Patentee after: Matsushita Electric Industrial Co.,Ltd. Address before: Japan Osaka kamato City Patentee before: Matsushita Electric Industrial Co.,Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20141126 Address after: California, USA Patentee after: Craib Innovations Ltd. Address before: Osaka Patentee before: Matsushita Electric Industrial Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090422 Termination date: 20161120 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |