CN1518797A - 管芯的反熔丝改路由 - Google Patents

管芯的反熔丝改路由 Download PDF

Info

Publication number
CN1518797A
CN1518797A CNA028082524A CN02808252A CN1518797A CN 1518797 A CN1518797 A CN 1518797A CN A028082524 A CNA028082524 A CN A028082524A CN 02808252 A CN02808252 A CN 02808252A CN 1518797 A CN1518797 A CN 1518797A
Authority
CN
China
Prior art keywords
chip
circuit
coupled
fuse
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028082524A
Other languages
English (en)
Other versions
CN1316744C (zh
Inventor
���ġ����
凯文·杜斯曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MICROTECH CO Ltd
Original Assignee
MICROTECH CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MICROTECH CO Ltd filed Critical MICROTECH CO Ltd
Publication of CN1518797A publication Critical patent/CN1518797A/zh
Application granted granted Critical
Publication of CN1316744C publication Critical patent/CN1316744C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/12—Apparatus or processes for interconnecting storage elements, e.g. for threading magnetic cores
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

半导体管芯配备有内部可编程的路由器，以便将信号路径分配到选择的连接点。组合有至少一个反熔丝的开关矩阵被用来选择性地确定半导体管芯上的信号路径。各个芯片于是能够例如分别被用来重构芯片插脚分配，以便工作于多个不同的插座布局或其中芯片的特征或控制被选择性地启动或禁止的情况。进一步的变通涉及到对第一芯片编程，然后将第一芯片驮背放置到第二芯片上，即一个在另一个的顶部。接触插脚被电耦合到一起，于是不需要外部框架和插脚改路由方案来形成层叠芯片。在层叠芯片的结构中，控制插脚被改路由，以便对准于对面层叠的芯片上的未被使用的插脚。

Description

管芯的反熔丝改路由
技术领域
本发明一般涉及到集成电路，更确切地说是涉及到具有可编程接触的集成电路。
背景技术
熟知的半导体芯片组合有包含多个接触焊点的封装管芯。这些接触焊点被电耦合到从管芯封装件延伸的各个分立的外部接触管脚，以便使半导体与外部元件形成连接。虽然此结构在某些应用中是可以接受的，但本发明人已经认识到，在芯片中的信号路径能够被改路由(reroute)到封装件上不同的物理位置的情况下，对某些应用是有益的。
用来对半导体芯片上的物理端点进行改路由的熟知技术，有时要求诸如框架和封装件之类的外部元件，例如芯片层叠所用的那种元件。而且，某些技术实现起来是昂贵的，需要大量的元件，且制造起来费时间，常常导致额外的测试设备。根据所开发工艺的复杂性，为了制作一个具有改路由了的管脚的最终芯片，需要多达8个额外步骤。而且所要求的额外零件、所要求的额外测试、以及额外步骤造成的生产速度的损失，都影响到具有改路由了的接触管脚的芯片的制造成本。
发明内容
本发明克服了先前熟知的改路由技术和芯片层叠技术的缺点。根据本发明，半导体芯片配备有内部可编程的路由电路，以便将信号路径分配到选择的连接点。这使用户能够将同一个芯片制造装置和测试器件用于大量具有不同最终构造的芯片。此技术在包括启动和禁止芯片选定特征、将接触管脚改路由以适应各种插座、以及重新定位诸如芯片启动或用来形成芯片叠层的输入/输出线的选择接触管脚的任何数目的应用中，都是有用的。在根据本发明的芯片叠层中，一旦芯片被测试，芯片就能够被编程，致使选择信号路径平行排列起来，而其它的信号路径的路由被选定到未被使用的管脚位置。这些芯片于是被驮背层叠，即一个在另一个的顶部，且各个接触管脚背电耦合到一起，从而无需额外的框架和管脚改路由方案。
根据本发明的一个实施方案，提供了信号路由电路。第一信号路径包括第一区段和第二区段。逻辑电路被耦合到第一信号路径的第一区段，而第一连接焊点被耦合到第一信号路径的第二区段。路由矩阵电路与排列在第一和第二区段之间的第一信号路径串联。路由矩阵电路可在第一状态与第二状态之间编程，其中，在第一状态中，第一区段被耦合到第二区段，在第二状态中，第一区段被去耦于第二区段。编程电路被耦合到用来在第一和第二状态之间对路由电路进行编程的路由矩阵电路。其中关心的是编程电路会引入可能损伤连接到路由矩阵电路或连接的信号，在编程过程中，编程电路最好能够将路由矩阵电路隔离于第一信号路径的第一和第二区段。
除了使单个信号路径能够编程耦合到或去耦于电路逻辑之外，路由矩阵电路还可以包括多个第二区段，各个多个第二区段彼此独立，且路由被确定到分立的连接点。在这种安排下，路由矩阵电路的第一和第二状态可在第一区段与各个多个第二区段之间被编程，致使第一区段能够被隔离于路由矩阵第二区段侧上的每一个连接。作为变通，第一区段能够被编程成路由被确定到多个第二区段中的一个或更多个，以便将第一区段的路由确定在任何数目的可能物理连接位置之间。作为将一个内部信号的路径确定到物理外部连接的任何可能组合的一种变通，单个物理连接的路由能够被确定到任何数目的内部信号路径。在这种安排下，第一区段还包含多个第一区段，各个多个第一区段彼此独立，且其中路由矩阵电路的第一和第二状态可在各个多个第一区段和第二区段之间编程。根据所要求的复杂性和路由选项，第一区段还可以包含多个第一区段，且第二区段还可以包含多个第二区段，其中，路由矩阵可编程，以便将多个第一区段中的任何一个选择性地耦合到和去耦于多个第二区段中的任何一个。
可以用至少一个反熔丝来储存关于路由矩阵的路由结构决定。在根据本发明的一种电路中，反熔丝可以被串联排列在第一信号路径的第一与第二区段之间。在这种方法下，关心的是编程电压会损伤耦合到反熔丝的额外电路，路由矩阵电路还包含串联位于反熔丝和第一区段之间的第一编程开关，第一编程开关被有效地耦合到编程电路，并能够将反熔丝隔离于第一区段。第二编程开关可选地串联位于反熔丝和第二区段之间，第二编程开关被有效地耦合到编程电路，并能够将第二区段隔离于反熔丝。
作为采用与第一信号路径串联的反熔丝的一种变通，反熔丝可以被用作控制信号来触发开关矩阵。在这种安排下，路由矩阵电路还包含排列在第一信号路径的第一和第二区段之间的开关矩阵、至少一个耦合到编程电路的反熔丝、以及将反熔丝耦合到开关矩阵的读出电路。此开关矩阵包含至少一个开关，并能够包括额外的逻辑，根据所需改路由的复杂性而包括多路分解器和译码器。读出电路输出至少一个对反熔丝被编程状态进行编码的开关控制信号。此信号被用来有效地控制至少一个开关。
耦合到反熔丝读出电路的开关矩阵可以具有第一侧接触焊点、第二侧接触焊点、以及至少一个排列在第一侧接触焊点与第二侧接触焊点之间的开关，其中，当反熔丝处于第一状态时，此开关用作断开电路，而当反熔丝处于第二状态时，此开关用作闭合电路。第一和第二状态代表反熔丝的熔断即编程状态和未被熔断即未被编程状态。而且，接触焊点能够被仅仅实现为对开关元件任何一侧的连接点。而且，开关矩阵可以包括多个第一侧接触焊点，致使开关可被编程，以便选择性地将第二侧接触焊点耦合到和去耦于多个第一侧接触焊点中的任何一个。作为变通，开关矩阵可以包括多个第一侧接触焊点和多个第二侧接触焊点。在这种安排下，此开关可以被编程，以便选择性地将多个第一侧接触焊点中的任何一个耦合到和去耦于第二侧接触焊点中的任何一个。
在第二实施方案中，用可内部分配的接触焊点来形成半导体裸管芯。此半导体管芯包含逻辑电路、可编程路由矩阵、将逻辑电路耦合到路由矩阵的信号路径、以及耦合到路由矩阵的接触焊点。路由矩阵包含可在第一状态与第二状态之间编程的开关电路，其中在第一状态中，信号路径被耦合到接触焊点，而在第二状态中，信号路径被去耦于接触焊点。此半导体管芯可以可选地包括多个将逻辑电路耦合到路由矩阵的信号路径。在这种安排下，开关电路可在第一和第二状态之间被编程，以便选择性地确定多个信号路径中的任何一个到接触焊点的路由。作为变通，此接触焊点还可以包含多个耦合到路由矩阵的接触焊点，且开关电路可以在第一和第二状态之间被编程，以便选择性地确定多个接触焊点中的任何一个到信号路径的路由。接触焊点最好还包含多个耦合到路由矩阵的接触焊点，且信号路径最好还包含多个将逻辑电路耦合到路由矩阵的信号路径。在路由矩阵接收多个接触焊点和多个信号的情况下，开关电路可在第一和第二状态之间被编程，选择性地将多个接触焊点中的任何一个耦合到和去耦于多个信号路径中的任何一个。此开关电路可以用至少一个反熔丝来实现。为了使用能够开关的反熔丝，此反熔丝被串联置于接触焊点与信号路径之间，且编程电路被耦合到反熔丝。作为采用反熔丝为开关的一种变通，反熔丝可以被用来控制开关，包括以晶体管为基础的开关。在路由矩阵电路还包含至少包括一个反熔丝的开关控制器、耦合到反熔丝的反熔丝编程电路、耦合到反熔丝的反熔丝读出电路、以及至少一个被开关控制器控制的开关的情况下，实现了这一点。而且，多路分解器、译码器、以及其它逻辑电路将此反熔丝读出电路耦合到至少一个开关。
利用可改路由的半导体管芯，能够容易地实现层叠方案。第二半导体管芯能够与具有可编程接触的第一半导体管芯层叠。第二半导体管芯最好包括至少一个未被耦合到逻辑电路的未被使用的接触。第一和第二半导体管芯被驮背，且管芯的接触被并行耦合到一起。二个半导体管芯可以可选地包括改路由电路以及未被使用的接触。
可改路由的接触在存储器件的制造中有各种用途，其中的存储器件包括具有存储单元阵列的逻辑电路、耦合到存储单元阵列的地址译码器、以及耦合到存储单元阵列的存储器控制器。多个导电路径被耦合到逻辑电路，其中多个导电路径还包含耦合到存储器控制器的多个输入/输出导电路径以及耦合到存储器控制器的至少一个芯片选择导电路径。此外，多个接触被耦合到多个导电路径，且可编程改路由电路被串联置于多个接触中的至少一个与多个导电路径中的至少一个之间。在一种应用中，改路由电路可被编程，以便对多个接触中的至少二个之间的芯片选择导电路径确定路由和进行隔离。未被选择的接触因而被隔离于逻辑电路和存储器电路。作为变通，改路由电路可被编程，以便对多个接触之间的输入/输出导电路径确定路由和进行隔离。在任何一种这些安排中，可以提供与第一存储器件相同的或不同的第二存储器件。二种存储器件最好具有至少一个未被使用的接触。这些存储器件被驮背，且器件的接触被并行耦合。在目标是提高芯片层叠的总储存容量的情况下，可改路由的存储器芯片的芯片选择被重新分配，使之与第二存储器件的未被使用的接触对准。第二存储器件的芯片选择应该与第一存储器件的未被使用的接触对准。功率线、输入/输出线、地址线、或其它的线，被定位成平行对准结构。二种器件于是能够共用同一个数据、地址、以及功率连接，并由于各个存储器件的芯片选择包括分立的连接而仍然是可分别选择的。
作为变通，在第一可改路由的存储器件包括多个输入/输出线和相似数目的未被使用的接触以及第二存储器件包括同样数目的未被使用的接触的情况下，二种器件能够被编程并驮背层叠，致使第一存储器件的输入/输出线与第二存储器件的未被使用的接触对准，且第二存储器件的输入/输出与第一存储器件的未被使用的接触对准。所有其它的接触被定位成与相似的连接平行对准。因此，功率接触、芯片选择接触、以及其它的参考接触对准。在这种安排下，启动信号就同时启动二个芯片，且各个存储器件输入/输出接触的路由被直接确定。单个地址于是能够单独地在各个存储器件上提供可得到的总输入/输出线上的增大的字长。
可以理解的是，本发明能够被用来对裸管芯或完成了的封装芯片进行重新编程。而且，接触的改路由能够被用来实现层叠的管芯以及层叠的芯片结构。虽然被描述为二个器件的层叠，但依赖于可以得到的未被使用的管脚的数目以及实现的路由和开关电路的复杂性，能够实现任何数目的层叠器件。而且，本发明能够被用来提高层叠组合的容量，用来对单个芯片进行重组以便适应各种不同插座结构，或用来改变单个或多个器件的特征或功能。
附图说明
当结合下列附图来阅读时，能够最好地理解本发明优选实施方案的下列详细描述，在这些附图中，相似的结构用相似的参考号来表示，且其中：
图1以方框图的形式示出了封装的半导体芯片上可在二个外部插脚连接之间转换的逻辑线；
图2是用反熔丝阵列来在封装的半导体芯片上定义一个或多个逻辑线到几个外部插脚连接中的任何一个的路由的系统的方框图；
图3是用来在在封装的半导体芯片上二个外部插脚连接之间定义一个逻辑线的路由的电路的简化示意图；
图4是用反熔丝来改路由半导体中的信号路径的电路的简化示意图，其中的反熔丝与信号路径串联；而
图5示出了一种层叠的半导体芯片，其中芯片之一已经具有可改路由到半导体封装件上不同插脚位置的逻辑线。
具体实施方式
下面参照附图以示例的方式而不是限制的方式来描述实施本发明的具体实施方案。要理解的是，根据此处的功能描述，可以实现其它的实施方案，并可以组合结构以及逻辑改变而不偏离本发明的范围。
参照图1，在简化的方框图中示出了本发明。封装的半导体100包括多个外部插脚连接102、104、106、108。连接插脚102未被使用，因而电隔离于逻辑电路120。施加到接触插脚102的外部信号将被隔离于逻辑电路120。连接插脚108经由专用电路路径114被耦合到逻辑电路120。电路路径118将逻辑电路120耦合到路由矩阵116。根据路由矩阵116的状态，逻辑电路120经由电路路径118和110被耦合到连接插脚104，经由电路路径118和112被耦合到连接插脚106。或者，信号路径118可以终止于例如节点122处，其中信号路径118不被耦合到任何连接插脚。值得注意的是，在信号路径118被耦合到插脚104的情况下，连接插脚106从逻辑电路120去耦，施加到连接插脚106的信号因而被隔离于逻辑电路120。要理解的是，此逻辑电路可以是包括存储器件、微处理器、选通器、转换器等的任何电路。而且，可以使用任何数目的插脚，包括电隔离的和导电的插脚。而且，导电的插脚，包括通过路由矩阵耦合的那些，可以承载包括地和电源电压的功率连接，可以包括输入/输出数据信息、芯片选择即启动信息、时钟信号、参考信号、地址信息、或待要施加到逻辑电路的任何其它类型的信号。此外，根据所要求的信号改路由的应用和复杂性，可以实现用来构成路由矩阵116的任何熟知的技术。路由矩阵可以是单个开关、熔丝、反熔丝，或按需要的复杂性而包括多路分解器、译码器、开关矩阵、开关阵列等。
控制路由矩阵的一种方法是利用反熔丝。反熔丝是一种可用来提供电路节点之间选择性的一次可编程永久电连接的电路元件。可以用相似于电容器的结构来实现反熔丝。在其缺省状态中，二个导电端子被介质层分隔开。这在反熔丝二个端子之间提供了高阻，导致“关断”状态而不编程。借助于跨越反熔丝的二个端子施加一个大的编程电压，此反熔丝能够被编程为“开通”状态。在施加大电压时，介质被击穿，在二个端子之间形成导电的通路。此导电的通路有效地降低了反熔丝的电阻。然而，一旦被编程，此反熔丝就不能够被编程回到关断状态。
参照图2，示出了方框图，说明了使用反熔丝来重新确定信号从一个连接插脚到另一个连接插脚的路由的一种方法。任何数目的信号路径128将逻辑电路120耦合到路由矩阵116。电路路径128的数目将依赖于待要转换、改路由、或终止的路径的数目。信号路径128馈送到开关矩阵130中。开关矩阵130将各个分立的信号路径128分配到任何一个可能的连接路径126。任何一个信号路径128的路由能够被定义到一个或更多个可能的连接路径126，或者，任何一个信号路径128能够被隔离于连接路径126。为了确定转换图形，借助于用编程电路136选择性地熔断阵列中的一个或更多个反熔丝而对反熔丝阵列134进行编程。锁存电路132是一种读出电路，它读取反熔丝阵列134中的反熔丝的状态，并将控制信号138提供给开关矩阵130。根据实现的反熔丝的数目，锁存电路132可以将反熔丝的各种状态编码到较小数目的控制线中。在锁存电路对反熔丝阵列134中的反熔丝状态进行编码的情况下，开关矩阵130包括额外的译码逻辑。
参照图3，示出了实现插脚编程和路由电路200的例子。在此例子中，信号248的路由被定义到二个可能的连接272和274之一。这能够被用作例子来将芯片选择信号编程到二个可能的连接之一，留下隔离于逻辑电路的未被使用的连接(未示出)。首先，应该理解的是，典型反熔丝的灵活性和结构导致设计者改变改路由电路设计的广阔范围。而且，可以根据芯片待要用于的用途以及芯片用途的要求而形成任何路由方案。因此，图3被认为是示例性的而不是限制性的。简单地说，改路由电路200包含耦合到锁存或读出电路132以及耦合到编程电路136的反熔丝阵列134。读出电路132的输出被耦合到开关矩阵130。具体地说，开关矩阵130的转换行为受反熔丝阵列134的状态控制。虽然此处示出的仅仅具有一个反熔丝202，但要理解的是，根据待要编程改路由的信号的数目等的考虑，可以实现任何数目的反熔丝202。典型地说，控制信号Vcont1 208被偏置成使晶体管212的栅210接通，编程电压Vprog 214因而被隔离于反熔丝202。控制信号Vcont2 216被偏置成使晶体管220的栅218断开，反熔丝202的第二平板206因而通过晶体管220被有效地耦合到地222。控制信号Vcont3 224的状态被偏置成使晶体管228的栅226接通，有效地将反熔丝202的第一平板204隔离于通过晶体管228到地230的路径。
借助于对控制信号Vlatch1 238进行偏置以断开晶体管242的栅240，并进一步借助于对控制信号Vlatch2 232进行偏置以断开晶体管236的栅234，通过晶体管242和236有效地将读出电压Vsense 246耦合到反熔丝202，读出电路132读取反熔丝202的状态。晶体管228的栅226被关断，通过晶体管228将反熔丝202的第一平板204隔离于地230。同样，晶体管212的栅210被接通，从而将编程电压Vprog 214隔离于反熔丝202。晶体管220的栅218被断开，有效地将反熔丝202的第二平板206通过晶体管220连接到地222。若反熔丝202不被编程，即不被熔断，则第一和第二平板204和204之间的介质层将读出电压Vsense 246隔离于通过反熔丝202到地，节点244处的电压于是成为读出电压246。所有通过反熔丝202到地的路径基本上被浮置。若反熔丝202被编程即被熔断，则通过将第一平板204分隔于第二平板206的介质而形成导电通路，且读出电压246有了通过反熔丝202和晶体管220到地222的路径。这就将参考节点244处的电压拉向地。因此，当反熔丝202不被熔断时，读出电路实现了大约等于读出电压Vsense 246的电压，而当反熔丝202被熔断时，实现了大约等于地的电压。应该理解的是，在此简单例子中，仅仅一个信号要改路由。根据应用，可以利用任何更复杂的读出和编码方案。例如，在大量信号要潜在地改路由的情况下，可以利用多个可各自分别编程的反熔丝202。而且，反熔丝状态的读出可以被编码，或用包括多路复用和编码等的任何技术来处理。
为了对反熔丝202进行编程，Vcont2 216被偏置成接通晶体管220的栅218。反熔丝202现在通过晶体管220被隔离于地222。同样，控制信号Vlatch2 232被偏置成接通晶体管236的栅234，将晶体管236关断，从而将读出电路132隔离于反熔丝202。接着，控制信号Vcont1 208被开通。Vcont1 208被偏置成断开晶体管212的栅210。因此，编程电压Vprog 214被耦合到反熔丝202的第二平板206。借助于偏置控制信号Vprog3 224以断开晶体管228的栅226，晶体管228被开通，于是通过晶体管228将反熔丝202的第一平板204耦合到地230。当编程电压Vprog 214被施加到反熔丝202的第二平板206，且反熔丝202的第一平板204被连接到地230时，第一和第二平板204和206之间的电压差应该足以击穿形成在第一和第二平板204和206之间的介质，于是形成一个电阻降低了的电路路径。关断晶体管236就将反熔丝之外的电路隔离于编程电压Vprog 214。熔断反熔丝202所要求的过高的电压有时可能损伤电路的其它部分。在所有其它电路元件可以不受到更高的编程电压Vprog 214的影响的情况下，可能不必接通晶体管236的栅234。同样，晶体管212、220、以及228应该被设计成能够承受与反熔丝202的编程相关的较高的电压和电流。而且，由于反熔丝202是一种一次可编程的器件，故编程操作仅仅需要进行一次，通常在制造和测试之后的某时。应该理解的是，当器件处于半导体裸管芯的形式时，能够完成编程，或者，可以在最终的封装件中被编程。最后，由于设计的反熔丝202被制造成未被熔断的状态，故可以不需要编程。
参考节点244提供了反映反熔丝202状态的信号。参考节点处的电压被直接施加到晶体管270的栅268。节点244处的参考电压通过晶体管254和260组成的倒相器电路。当参考电压低时，晶体管260处的栅258被接通，倒相器节点256通过晶体管260被隔离于地276。由于倒相器参考电压250被加于晶体管254的栅252，使倒相器节点256能够保持高电压，故晶体管254总是开通。当参考节点244高时，晶体管260的栅258断开，将倒相器节点256有效地耦合到地。因此，栅262处的控制信号通常与栅268的相反，且在任何一个给定时间仅仅晶体管264和270中的一个处于开通。信号248因此通过到达连接272或连接274。未被使用的连接被隔离于电路。
用反熔丝来使信号改路由的一种变通安排是直接将反熔丝置于信号路径中。参照图4，信号402经由晶体管404和412以及反熔丝414被耦合到外部插脚连接436。在正常工作过程中，控制信号Vcont1被偏置成使晶体管404的栅406断开，晶体管412的栅410也断开。控制信号Vcont2 420被偏置成使晶体管426的栅422接通，将编程参考信号424隔离于反熔丝414。同样，控制信号Vcont3428被偏置成使晶体管432的栅430接通，通过晶体管432将反熔丝414隔离于到地434的路径。因此，编程电路被隔离于反熔丝414。若反熔丝414未被编程即未被熔断，则反熔丝第一平板416与第二平板418之间的介质将信号402隔离于外部连接插脚436。为了将信号402耦合到外部连接插脚436，反熔丝被编程即被熔断。
为了对反熔丝414进行编程，控制信号Vcont1被偏置成隔离反熔丝。在这种安排下，晶体管404的栅406被接通，将反熔丝414的第一平板416隔离于信号402，且晶体管412的栅410被接通，从而将反熔丝414的第二平板418隔离于外部连接插脚436。这样做是为了保护信号路径402和外部连接插脚436免于受到编程电压损害。倘若各个元件能够承受编程电压而不被伤害，则无需这些。一旦被隔离，控制信号420就被偏置成使晶体管426的栅422被断开，将编程参考电压Vprog 424耦合到反熔丝41 4的第一平板416。此外，控制电压Vcont3 428被偏置成断开晶体管432的栅430，将反熔丝414的第二平板418有效地通过晶体管432连接到地434。在这种安排下，电流流过反熔丝414，击穿第一平板416与第二平板418之间的介质，在反熔丝414的第一和第二平板416和418之间产生导电通路。应该理解的是，虽然仅仅示出了一个反熔丝以及仅仅一个外部插脚连接，但能够利用任何数目的反熔丝来确定到外部连接插脚的任何数目的信号路径。而且，可以采用熟知的工艺技术，包括多路分解器、编码器、译码器、反熔丝阵列、反熔丝矩阵等。
叠层器件
根据功能相似于图3或4所示的电路，能够容易的实现层叠的器件。例如，存储器芯片能够被层叠到一起，以便增大可用字长或提高总的存储容量。在要实现提高存储容量的情况下，可以将二个或更多个芯片层叠到一起。功率线、地址线、以及输入/输出线都被并联连接到一起，而各个芯片保持到其芯片选择即芯片启动插脚的唯一路由。利用外部复杂层叠框架，典型地完成了这一点。
参照图5，示出了芯片叠层300。芯片叠层300包括具有多个接触插脚304、308、312、316的第一芯片301。第二芯片302包括接触插脚306、310、314、318。芯片301和302被驮背式层叠，使第一芯片301的选择接触插脚与第二芯片302的相应接触插脚对准，以便形成基本上垂直的导电耦合柱状物。至少一个芯片301还包括路由矩阵332，以便如所示对从逻辑电路330到插脚308和312之间的选择的至少一个信号322进行内部重新编程，但可以理解的是，如此处更充分地解释的那样，任何数目的路由方案都是可能的。路由矩阵332无需层叠芯片所要求的外部框架和外部改路由电路，且还消除了为制作叠层而对二个不同芯片以及重复的测试设备的要求。二个完全相同的芯片能够被层叠到一起，或者，可以层叠具有不同构造的芯片。而且，芯片301和302都可以包括路由子矩阵332。
在层叠之前，第一芯片301被编程，以便确定信号322到插脚308或312的路由。例如假设信号路径322的路由被确定到插脚308。未被编程的插脚312成为隔离于逻辑电路330。第二芯片302的接触插脚310可以是未被使用的接触插脚，或例如假设与第一芯片301的信号路径322提供的相似的功能。芯片301和302被驮背层叠，使第一芯片301的被编程的插脚308与第二芯片302上的接触插脚310垂直对准。第一芯片301上的未被编程的接触插脚312与分配给第二芯片中的逻辑的接触插脚314对准。
被改路由的信号可以是待要施加到芯片叠层300的芯片选择信号或任何其它的外部信号。而且，多个线能够被改路由。例如，包含第一芯片301上的输入/输出的几个线能够被改路由，以便对准于第二芯片302上的未被使用的插脚。同样，第二芯片302上的输入/输出插脚可以被改路由，以便对准于第一芯片301上的未被使用的插脚。此技术能够被用于芯片叠层的任何信号。而且，本技术领域的熟练人员应该理解的是，此技术与其适用于封装的管芯那样，同样适用于半导体裸管芯。最后，根据所实现的改路由矩阵332的设计，任何数目的芯片都能够被层叠到一起。
除了用于层叠芯片的改路由插脚分配而无需外部改路由之外，本发明还可用来提供能够适用于几种不同插脚分配的可编程单个芯片解决方案。例如，借助于为一种插座提供缺省结构的插脚，但在足够复杂的芯片上提供路由矩阵，以便将信号路径重新引导到不同的插脚连接，同一种微处理器能够被用于几种不同的插座，使芯片可工作于不同的插座结构。
作为第三种变通，提供了内部可改路由的选项。例如，在功能和特征被选择性地禁止或启动的大量应用中，能够利用单逻辑芯片。例如，一种芯片能够作为二种禁止特征和连接较少的芯片型号来制造、测试、以及销售。或者，用户可能希望使插脚变成未被使用。在这种应用中，插脚被隔离于逻辑，但内部信号路径可能需要重新引导。例如，在一种简单应用中，借助于禁止外部插脚连接之一导致一个与非门输入，且将曾经导致现在被禁止的连接的信号路径内部连接到此门开通的位置，一个3输入的与非门芯片能够被内部转换成一个2输入的与非门。这使完全相同的芯片管芯能够用于多种目的。
本技术领域的熟练人员应该理解的是，能够在最终装配之前或之后来实施本发明的编程。当半导体处于裸管芯的形式时，此处所述的反熔丝安排能够被编程，然后被封装成其最终形式，或者，能够封装裸管芯，然后编程。
参照其优选实施方案已经详细描述了本发明，显然，可以进行各种修正和改变而不偏离所附权利要求所规定的本发明的范围。

Claims (76)

1.一种信号路由电路，它包含：
具有第一区段和多个第二区段的第一信号路径，各个所述多个第二区段彼此独立；
与排列在所述第一区段与所述多个第二区段之间的所述第一信号路径串联的路由矩阵电路，所述路由矩阵电路可在与所述第一区段形成接触的第一状态和与所述第一区段的接触被断开的第二状态之间为各个所述多个第二区段编程；以及
耦合到所述路由矩阵电路的编程电路，所述编程电路被安排来选择性地在所述第一和第二状态之间为各个所述多个第二区段编程。
2.根据权利要求1的信号路由电路，其中，所述第一区段还被耦合到逻辑电路。
3.根据权利要求2的信号路由电路，其中，各个所述第二区段还被耦合到相关的接触焊点。
4.根据权利要求1的信号路由电路，其中，各个所述第二区段还被耦合到逻辑电路。
5.根据权利要求4的信号路由电路，其中，所述第一区段还被耦合到接触焊点。
6.根据权利要求1的信号路由电路，还包含多个第一区段，其中，所述路由矩阵可编程，以便将所述多个第一区段的任何一个选择性地耦合到和去耦于所述多个第二区段中的任何一个。
7.根据权利要求1的信号路由电路，其中，所述路由矩阵电路包含串联排列在所述第一区段和选择的一个所述第二区段之间的反熔丝，其中，所述编程电路被安排来在所述第一和第二状态之间编程所述反熔丝。
8.根据权利要求7的信号路由电路，其中，所述路由矩阵电路还包含串联位于所述反熔丝和所述第一区段之间的第一编程开关，所述第一编程开关有效地耦合到所述编程电路。
9.根据权利要求7的信号路由电路，其中，所述路由矩阵电路还包含串联位于所述反熔丝和所述选择的一个所述第二区段之间的第二编程开关，所述第二编程开关有效地耦合到所述编程电路。
10.根据权利要求1的信号路由电路，其中，所述路由矩阵包含：
排列在所述第一信号路径的所述第一和第二区段之间的开关矩阵；
至少一个反熔丝；以及
将所述至少一个反熔丝耦合到所述开关矩阵的读出电路，其中，所述开关矩阵可在所述第一区段被耦合到所述第二区段的第一状态和所述第一区段被去耦于所述第二区段的第二状态之间编程；且
所述编程电路被安排来选择性地编程所述反熔丝，以便在所述第一和第二状态之间控制所述开关矩阵。
11.根据权利要求10的信号路由电路，其中，所述读出电路输出至少一个开关控制信号，对所述至少一个反熔丝的编程状态进行编码，且所述开关矩阵有效地受所述至少一个控制信号控制。
12.根据权利要求11的信号路由电路，其中，所述开关矩阵还包含译码逻辑，以便用所述至少一个控制信号来控制其转换。
13.一种信号路由电路，它包含：
可从第一状态到第二状态编程的反熔丝；
耦合到所述反熔丝的反熔丝编程电路；
耦合到所述反熔丝的反熔丝读出电路；以及
路由矩阵，它被耦合到所述反熔丝读出电路且具有第一侧接触、第二侧接触、以及至少一个排列在所述第一侧接触与第二侧接触之间的开关，其中，当所述反熔丝处于所述第一状态时，所述至少一个开关用作断开电路，而当所述反熔丝处于所述第二状态时，所述开关用作接通电路。
14.根据权利要求13的信号路由电路，其中，所述路由矩阵还包含多个第一侧接触，且所述至少一个开关可编程，以便选择性地将所述第二侧接触耦合到和去耦于所述多个第一侧接触的任何组合。
15.根据权利要求14的信号路由电路，其中，所述至少一个开关可编程，以便将所述第二接触从所述多个第一侧接触的第一选择接触改路由到所述多个第一侧接触的第二选择接触。
16.根据权利要求13的信号路由电路，其中，所述路由矩阵还包含多个第一侧接触和多个第二侧接触，且所述至少一个开关可编程，以便选择性地将所述多个第一侧接触的任何组合耦合到和去耦于所述第二侧接触的任何组合。
17.一种具有可内部分配的接触焊点的第一半导体管芯，它包含：
逻辑电路；
具有开关电路的可编程路由矩阵；
耦合到所述开关电路矩阵的连接路径；以及
将所述逻辑电路耦合到所述路由矩阵的多个信号路径，其中，所述开关电路在第一和第二状态之间可编程，以便选择性地确定所述多个信号路径中任何一个到所述连接路径的路由。
18.根据权利要求17的具有可内部分配的接触焊点的第一半导体管芯，其中，所述路由矩阵还包含：
至少一个反熔丝；
耦合到所述至少一个反熔丝的编程电路；以及
耦合到所述至少一个反熔丝和所述开关电路的反熔丝读出电路。
19.一种信号路由电路，它包含：
具有第一区段和第二区段的第一信号路径；
耦合到所述第一信号路径的所述第一区段的逻辑电路；
与排列在所述第一和第二区段之间的所述第一信号路径平行的路由矩阵电路，所述路由矩阵电路可在所述第一区段被耦合到所述第二区段的第一状态和所述第一区段被去耦于所述第二区段的第二状态之间编程；以及
耦合到所述路由矩阵电路的编程电路，所述编程电路被安排来选择性地在所述第一和第二状态之间编程所述路由电路，并在编程过程中将所述路由矩阵电路隔离于所述第一信号路径的所述第一和第二区段。
20.根据权利要求19的信号路由电路，其中，所述路由矩阵包含串联位于所述第一和第二区段之间的反熔丝。
21.一种信号路由电路，它包含：
具有第一区段和第二区段的第一信号路径；
耦合到所述第一信号路径的所述第一区段的逻辑电路；
耦合到所述第一信号路径的所述第二区段的第一连接焊点；
路由矩阵电路，它包含与串联排列在所述第一和第二区段之间的所述第一信号路径平行定位的至少一个反熔丝，所述路由矩阵电路可在所述第一区段被耦合到所述第二区段的第一状态和所述第一区段被去耦于所述第二区段的第二状态之间编程；以及
耦合到所述路由矩阵电路的编程电路，所述编程电路被安排来选择性地在所述第一和第二状态之间编程所述路由矩阵电路。
22.根据权利要求21的信号路由电路，其中，所述路由矩阵电路还包含串联位于所述反熔丝和所述第一区段之间的第一编程开关，所述第一编程开关有效地耦合到所述编程电路。
23.根据权利要求22的信号路由电路，其中，所述路由矩阵电路还包含串联位于所述反熔丝和所述第二区段之间的第二编程开关，所述第二编程开关有效地耦合到所述编程电路。
24.根据权利要求21的信号路由电路，其中，所述至少一个反熔丝在编程过程中被电隔离于所述第一信号路径的所述第一和第二区段。
25.一种半导体管芯叠层，它包含：
第一半导体管芯，它具有：
第一逻辑电路；
多个第一管芯接触焊点；
第一路由矩阵电路；以及
将所述第一逻辑电路耦合到所述多个第一管芯接触焊点的多个第一管芯信号路径；
其中，至少一个所述多个第一管芯信号路径的路由被确定到所述第一路由矩阵，至少一个所述多个第一管芯接触焊点的路由被确定到所述第一路由矩阵，且所述第一路由矩阵电路可编程，以便将耦合到所述路由矩阵的所述多个第一管芯信号路径中的任何一个的路由选择性地确定到耦合于所述第一路由矩阵电路的所述多个第一管芯接触焊点中的任何一个；
以及，
第二半导体管芯，它具有：
第二逻辑电路；
多个第二管芯接触焊点；以及
多个第二管芯信号路径，各个所述多个第二管芯信号路径将所述多个第二管芯接触焊点的选择接触焊点耦合到所述第二管芯逻辑电路；
其中，所述第一和第二半导体管芯被彼此驮背，且各个所述多个第一管芯接触焊点被耦合到所述多个第二管芯接触焊点的相关接触焊点。
26.根据权利要求25的半导体管芯叠层，其中所述第二管芯还包含第二路由矩阵电路，且其中至少一个所述多个第二管芯信号路径的路由被确定到所述第二路由矩阵电路，而至少一个所述多个第二管芯接触焊点的路由被确定到所述第二路由矩阵电路。
27.根据权利要求25的半导体管芯叠层，还包含：
至少一个额外的半导体管芯，它具有：
逻辑电路；
多个接触焊点；
路由矩阵电路；以及
将所述逻辑电路耦合到所述多个接触焊点的多个信号路径；
至少一个所述多个信号路径的路由被确定到所述路由矩阵，且至少一个所述多个接触焊点的路由被确定到所述路由矩阵；
所述至少一个额外半导体管芯与所述第一和第二管芯驮背，且各个所述多个接触焊点被耦合到所述多个第一管芯和第二管芯接触焊点的相关接触焊点。
28.根据权利要求25的半导体管芯叠层，其中，所述第一路由矩阵还包含至少一个反熔丝以及耦合到所述至少一个反熔丝的编程电路。
29.根据权利要求28的半导体管芯叠层，其中，所述至少一个反熔丝被串联置于至少一个所述多个第一管芯信号路径与至少一个所述第一管芯接触焊点之间。
30.根据权利要求29的半导体管芯叠层，其中，所述第一路由矩阵电路被安排来在编程过程中将所述至少一个反熔丝隔离于所述第一逻辑电路。
31.根据权利要求25的半导体管芯叠层，其中，所述路由矩阵电路还包含：
开关矩阵；
至少一个反熔丝；
耦合到所述至少一个反熔丝的编程电路；以及
将所述至少一个反熔丝耦合到所述开关矩阵的读出电路，其中，所述开关矩阵将路由被确定到所述第一路由矩阵电路的所述第一管芯信号路径的选择的信号路径选择性地耦合到和去耦于路由被确定到所述第一路由矩阵电路的所述第一管芯接触焊点的选择的接触焊点。
32.根据权利要求31的半导体管芯叠层，其中，所述读出电路输出至少一个开关控制信号，对所述至少一个反熔丝的被编程状态进行编码，且所述开关矩阵有效地受所述至少一个控制信号控制。
33.一种芯片装配件，它包含：
具有多个连接插脚的第一芯片以及可编程以便将内部信号从所述多个接触插脚的第一插脚改路由到所述多个接触插脚的第二插脚的改路由电路；以及
具有多个接触插脚的第二芯片，其中，所述多个接触插脚的至少一个未被使用；
其中所述第一芯片的所述多个接触插脚的选择插脚，被耦合到所述第二芯片的所述多个接触插脚的相关插脚。
34.根据权利要求33的芯片装配件，其中，所述第一和第二芯片被层叠到一起。
35.根据权利要求33的芯片装配件，其中，所述第一和第二芯片被驮背到一起，致使所述第一芯片的所述多个接触插脚的选择插脚基本上垂直对准于并被耦合到所述第二芯片的所述多个接触插脚的相关插脚。
36.根据权利要求33的芯片装配件，其中，所述第一芯片的所述改路由电路包含反熔丝改路由电路。
37.根据权利要求33的芯片装配件，其中，所述第一芯片还包含耦合到所述第二芯片的所述多个接触插脚的选择插脚并去耦于所述第二芯片的所述至少一个未被使用的接触插脚的至少一个未被使用的接触插脚。
38.根据权利要求33的芯片装配件，其中：
所述第一芯片的所述多个接触插脚还包含至少一个第一芯片输入/输出插脚和至少一个第一芯片选择插脚；且
所述第二芯片的所述多个接触插脚还包含至少一个第二芯片输入/输出插脚和至少一个第二芯片选择插脚；
其中，所述至少一个第一芯片输入/输出插脚被耦合到所述至少一个第二芯片输入/输出插脚，所述至少一个第一芯片选择插脚被耦合到所述第二芯片的所述至少一个未被使用的接触插脚，而所述至少一个第二芯片选择插脚被耦合到所述第一芯片的所述至少一个未被使用的接触插脚。
39.根据权利要求33的芯片装配件，其中：
所述第一芯片的所述多个接触插脚还包含至少一个第一芯片输入/输出插脚和至少一个第一芯片选择插脚；且
所述第二芯片的所述多个接触插脚还包含至少一个第二芯片输入/输出插脚和至少一个第二芯片选择插脚；
其中，所述至少一个第一芯片选择插脚被耦合到所述至少一个第二芯片选择插脚，所述至少一个第一芯片输入/输出插脚被耦合到所述第二芯片的所述至少一个未被使用的接触插脚，而所述至少一个第二芯片输入/输出插脚被耦合到所述第一芯片的所述至少一个未被使用的接触插脚。
40.根据权利要求33的芯片装配件，其中，所述改路由电路包含至少一个反熔丝。
41.根据权利要求33的芯片装配件，其中，所述改路由电路还包含：
至少一个反熔丝；
耦合到所述至少一个反熔丝的反熔丝编程电路；
耦合到所述至少一个反熔丝的反熔丝读出电路；以及
所述内部信号和至少一个所述多个接触插脚之间的有效地受所述反熔丝读出电路控制的至少一个开关。
42.一种具有可内部分配的接触焊点的半导体管芯，它包含：
第一半导体管芯，它具有：
逻辑电路；
具有开关电路的可编程路由矩阵；
将所述逻辑电路耦合到所述路由矩阵的至少一个信号路径；
耦合到所述路由矩阵的至少一个接触焊点；且
所述开关电路可编程，以便将所述至少一个信号路径中的任何一个的路由确定到和隔离于所述至少一个接触焊点中的任何一个，其中，所述开关电路包含至少一个反熔丝以及耦合到所述至少一个反熔丝的编程电路；
第二半导体管芯，它具有：
逻辑电路；
多个接触焊点；
将所述逻辑电路耦合到所述多个接触焊点的多个信号路径；以及
隔离于所述逻辑电路的至少一个未被使用的接触焊点；
其中，所述第一和第二半导体管芯被驮背，且所述第一半导体管芯的各个接触焊点被耦合到所述第二半导体管芯的所述多个接触焊点的相关焊点和所述至少一个未被使用的接触焊点。
43.一种半导体芯片叠层，它包含：
第一半导体芯片，它具有：
第一逻辑电路；
多个第一芯片接触插脚；
第一路由矩阵电路；以及
将所述第一逻辑电路耦合到所述多个第一芯片接触插脚的多个第一芯片信号路径；
其中，至少一个所述多个第一芯片信号路径的路由被确定到所述第一路由矩阵，至少一个所述多个第一芯片接触插脚的路由被确定到所述第一路由矩阵，且所述第一路由矩阵电路可编程，以便将耦合到所述第一路由矩阵的所述多个第一芯片信号路径中的任何一个的路由选择性地确定到耦合于所述第一路由矩阵电路的所述多个第一芯片接触插脚中的任何一个；
以及，
第二半导体芯片，它具有：
第二逻辑电路；
多个第二芯片接触插脚；以及
多个第二芯片信号路径，各个所述多个第二芯片信号路径被构造成将所述多个第二芯片接触插脚的选择的接触插脚耦合到所述第二芯片逻辑电路，其中，所述第一和第二半导体芯片被彼此驮背，且各个所述多个第一芯片接触插脚被耦合到所述多个第二芯片接触插脚的相关接触插脚。
44.根据权利要求43的半导体芯片叠层，其中所述第二芯片还包含第二路由矩阵电路，且其中至少一个所述多个第二芯片信号路径的路由被确定到所述第二路由矩阵电路，而至少一个所述多个第二芯片接触插脚的路由被确定到所述第二路由矩阵电路。
45.根据权利要求43的半导体芯片叠层，其中，所述路由矩阵包含串联置于至少一个所述多个第一芯片信号路径与至少一个所述第一芯片接触插脚之间的至少一个反熔丝。
46.根据权利要求43的半导体芯片叠层，其中，所述第一路由矩阵还包含：
至少一个反熔丝；
耦合到所述反熔丝的编程电路；
耦合到所述至少一个反熔丝的读出电路；以及
耦合在至少一个所述多个第一芯片信号路径与至少一个所述第一芯片接触插脚之间的有效地耦合到所述读出电路的至少一个开关。
47.一种存储电路，它包含：
逻辑电路，它包括存储单元阵列、耦合到所述存储单元阵列的地址译码器、以及耦合到所述存储单元阵列的存储器控制器；
具有耦合到所述逻辑电路的第一区段以及多个第二区段的第一信号路径，各个所述多个第二区段彼此独立；
与排列在所述第一区段与所述多个第二区段之间的所述第一信号路径平行的路由矩阵电路，所述路由矩阵电路可在所述第一区段被耦合到所述多个第二区段的选择区段的第一状态与所述第一区段被去耦于所述多个第二区段的选择区段之间对各个所述多个第二区段编程；以及
耦合到所述路由矩阵电路的编程电路，所述编程电路被安排来在所述第一和第二状态之间对各个所述多个第二区段选择性地编程所述路由矩阵电路。
48.根据权利要求47的存储电路，其中，所述第一信号路径包含芯片选择信号路径。
49.根据权利要求47的存储电路，其中，所述路由矩阵包含置于所述第一区段与至少一个所述多个第二区段之间的至少一个反熔丝。
50.根据权利要求49的存储电路，其中，所述至少一个反熔丝在编程过程中被电隔离于所述第一逻辑电路。
51.根据权利要求47的存储电路，其中，所述第一信号路径还包含耦合在所述逻辑电路与所述路由矩阵电路之间的多个第一区段，且所述路由矩阵电路可编程，以便将所述多个第一区段中的任何一个耦合到和去耦于所述多个第二区段中的任何一个。
52.根据权利要求51的存储电路，其中，所述多个第一区段各包含输入/输出信号路径。
53.根据权利要求47的存储电路，其中，所述路由矩阵还包含：
至少一个反熔丝；
耦合到所述反熔丝的编程电路；
耦合到所述至少一个反熔丝的读出电路；以及
耦合在所述多个第一区段与所述多个第二区段之间且有效地耦合到所述读出电路的至少一个开关。
54.根据权利要求53的存储电路，其中，所述读出电路输出至少一个开关控制信号，对所述至少一个反熔丝的编程状态进行编码，且所述至少一个开关有效地受所述至少一个控制信号控制。
55.根据权利要求54的存储电路，其中，所述开关矩阵还包含译码逻辑，以便用所述至少一个控制信号来控制所述至少一个开关。
56.一种存储器件，它包含：
存储芯片封装件；
包含在所述存储芯片封装件中的逻辑电路，它包括存储单元阵列、耦合到所述存储单元阵列的地址译码器、以及耦合到所述存储单元阵列的存储器控制器；
耦合到所述存储芯片封装件的多个接触插脚；
具有耦合到所述逻辑电路的第一区段和耦合到所述多个接触插脚的选择插脚的多个第二区段的第一信号路径，各个所述多个第二区段彼此独立；
与排列在所述第一区段与所述多个第二区段之间的所述第一信号路径平行的路由矩阵电路，所述路由矩阵电路可在所述第一区段被耦合到所述多个第二区段的选择区段的第一状态与所述第一区段被去耦于所述多个第二区段的选择区段的第一状态之间对各个所述多个第二区段编程；以及
耦合到所述路由矩阵电路的编程电路，所述编程电路被安排来在所述第一和第二状态之间对各个所述多个第二区段选择性地编程所述路由矩阵电路。
57.根据权利要求56的存储器件，其中，所述第一信号路径包含芯片选择信号路径。
58.根据权利要求56的存储器件，其中，所述路由矩阵包含置于所述第一区段与所述多个第二区段之间的至少一个反熔丝。
59.根据权利要求58的存储器件，其中，所述至少一个反熔丝在编程过程中被电隔离于所述第一逻辑电路。
60.根据权利要求56的存储器件，其中，所述第一信号路径还包含耦合在所述逻辑电路与所述路由矩阵电路之间的多个第一区段，且所述路由矩阵电路可编程，以便将所述多个第一区段中的任何一个耦合到和去耦于所述多个第二区段中的任何一个。
61.根据权利要求60的存储器件，其中，所述多个第一区段各包含输入/输出信号路径。
62.根据权利要求60的存储器件，其中，所述路由矩阵还包含：
至少一个反熔丝；
耦合到所述反熔丝的编程电路；
耦合到所述至少一个反熔丝的读出电路；以及
耦合在所述多个第一区段与所述多个第二区段之间且有效地耦合到所述读出电路的至少一个开关。
63.根据权利要求62的存储器件，其中，所述读出电路输出至少一个开关控制信号，对所述至少一个反熔丝的编程状态进行编码，且所述至少一个开关有效地受所述至少一个控制信号控制。
64.根据权利要求63的存储器件，其中，所述开关矩阵还包含译码逻辑，以便用所述至少一个控制信号来控制所述至少一个开关。
65.一种存储器件管芯叠层，它包含：
第一半导体管芯，它具有：
第一逻辑电路，它包括第一存储单元阵列、耦合到所述第一存储单元阵列的第一地址译码器、以及耦合到所述第一存储单元阵列的第一存储器控制器；
多个第一管芯接触焊点；
将所述第一逻辑电路耦合到所述多个第一管芯接触焊点的多个第一管芯信号路径；以及
耦合在至少一个所述多个第一管芯信号路径与至少一个所述多个第一管芯接触焊点之间的第一路由矩阵电路，所述第一路由矩阵电路可编程，以便将耦合到所述路由矩阵的任何一个所述多个第一管芯信号路径的路由选择性地确定到耦合于所述第一路由矩阵电路的任何一个所述多个第一管芯接触焊点；以及
第二半导体管芯，它具有：
第二逻辑电路，它包括第二存储单元阵列、耦合到所述第二存储单元阵列的第二地址译码器、以及耦合到所述第二存储单元阵列的第二存储器控制器；
多个第二管芯接触焊点；以及
多个第二管芯信号路径，各个所述多个第二管芯信号路径将所述多个第二管芯接触焊点的选择接触焊点耦合到所述第二管芯逻辑电路，其中，所述第一和第二半导体管芯被彼此驮背，且各个所述多个第一管芯接触焊点被耦合到所述多个第二管芯接触焊点的相关接触焊点。
66.一种存储器件芯片叠层，它包含：
第一半导体芯片，它具有：
第一逻辑电路，它包括第一存储单元阵列、耦合到所述第一存储单元阵列的第一地址译码器、以及耦合到所述第一存储单元阵列的第一存储器控制器；
多个第一芯片接触插脚；
将所述第一逻辑电路耦合到所述多个第一芯片接触插脚的多个第一芯片信号路径；以及
耦合在至少一个所述多个第一芯片信号路径与至少一个所述多个第一芯片接触插脚之间的第一路由矩阵电路，所述第一路由矩阵电路可编程，以便将耦合到所述路由矩阵的任何一个所述多个第一芯片信号路径的路由选择性地确定到耦合于所述第一路由矩阵电路的任何一个所述多个第一芯片接触插脚；以及
第二半导体芯片，它具有：
第二逻辑电路，它包括第二存储单元阵列、耦合到所述第二存储单元阵列的第二地址译码器、以及耦合到所述第二存储单元阵列的第二存储器控制器；
多个第二芯片接触插脚；以及
多个第二芯片信号路径，各个所述多个第二芯片信号路径将所述多个第二芯片接触插脚的选择接触插脚耦合到所述第二芯片逻辑电路，其中，所述第一和第二半导体芯片被彼此驮背，且各个所述多个第一芯片接触插脚被耦合到所述多个第二芯片接触插脚的相关接触插脚。
67.根据权利要求66的存储器件芯片叠层，其中：
第一存储芯片封装件具有：
第一逻辑电路，它包括第一存储单元阵列、耦合到所述第一存储单元阵列的第一地址译码器、以及耦合到所述第一存储单元阵列的第一存储器控制器；
耦合到所述第一存储芯片封装件的多个第一芯片接触插脚；
各耦合在所述第一逻辑电路与所述多个第一芯片接触插脚的选择插脚之间的多个第一芯片信号路径；
耦合到所述第一逻辑电路的第一芯片选择信号路径；
耦合在所述第一芯片选择信号路径与至少二个所述多个接触插脚之间的可编程路由矩阵电路，它被编程，以便将所述第一芯片选择信号路径的路由确定到规定第一芯片未被使用的接触插脚的所述至少二个所述多个接触插脚的选择插脚；以及
第二存储芯片封装件具有：
第二逻辑电路，它包括第二存储单元阵列、耦合到所述第二存储单元阵列的第二地址译码器、以及耦合到所述第二存储单元阵列的第二存储器控制器；
耦合到所述第二存储芯片封装件的多个第二芯片接触插脚，包括第二芯片未被使用的接触插脚；
多个第二芯片信号路径，它包括各耦合在所述第二逻辑电路与所述多个第二芯片接触插脚的选择插脚之间的第二芯片选择信号路径，其中，所述第一和第二存储芯片封装件被驮背层叠，且各个所述多个第一芯片接触插脚被耦合到所述多个第二芯片接触插脚的相关接触插脚，致使所述第一芯片选择信号路径被隔离于所述第二逻辑电路，且所述第二芯片选择信号路径被隔离于所述第一逻辑电路。
68.根据权利要求67的存储器芯片叠层，其中，所述第一芯片选择信号路径被耦合到所述第二芯片未被使用的接触插脚，且所述第二芯片选择信号路径被耦合到所述第一芯片未被使用的接触插脚。
69.根据权利要求67的存储器芯片叠层，其中，所述路由矩阵包含置于所述第一芯片选择信号路径与至少一个所述多个第一芯片接触插脚之间的至少一个反熔丝。
70.根据权利要求67的存储器芯片叠层，其中，所述路由矩阵还包含：
至少一个反熔丝；
耦合到所述反熔丝的编程电路；
耦合到所述至少一个反熔丝的读出电路；以及
耦合在所述第一芯片选择信号路径与所述至少二个所述多个第一芯片接触插脚之间且有效地耦合到所述读出电路的至少一个开关。
71.一种存储器芯片叠层，它包含：
第一存储器芯片封装件，它具有：
第一逻辑电路，它包括第一存储单元阵列、耦合到所述第一存储单元阵列的第一地址译码器、以及耦合到所述第一存储单元阵列的第一存储器控制器；
耦合到所述第一存储器芯片封装件的多个第一芯片接触插脚；
耦合到所述第一逻辑电路的多个第一芯片输入/输出信号路径；
耦合在所述多个第一芯片输入/输出路径与所述多个接触插脚之间的可编程路由矩阵电路，它被编程，以便将各个所述多个第一芯片输入/输出信号路径的路由确定到规定第一芯片未被使用的接触插脚的所述多个接触插脚的选择插脚；以及
第二存储器芯片封装件，它具有：
第二逻辑电路，它包括第二存储单元阵列、耦合到所述第二存储单元阵列的第二地址译码器、以及耦合到所述第二存储单元阵列的第二存储器控制器；
耦合到所述第二存储芯片封装件的多个第二芯片接触插脚，包括多个第二芯片未被使用的接触插脚；
多个第二芯片输入/输出信号路径，各耦合在所述第二逻辑电路与所述多个第二芯片接触插脚的选择插脚之间，其中，所述第一和第二存储器芯片封装件被驮背层叠，且各个所述多个第一芯片接触插脚被耦合到所述多个第二芯片接触插脚的相关接触插脚，致使所述第一芯片输入/输出信号路径被隔离于所述第二逻辑电路，且所述第二芯片输入/输出信号路径被隔离于所述第一逻辑电路。
72.根据权利要求71的存储器芯片叠层，其中，所述第一芯片输入/输出信号路径被耦合到所述第二芯片未被使用的接触插脚的选择插脚，且所述第二芯片输入/输出信号路径被耦合到所述第一芯片未被使用的接触插脚的选择插脚。
73.根据权利要求71的存储器芯片叠层，其中，所述路由矩阵包含置于至少一个所述第一芯片输入/输出信号路径与至少一个所述多个第一芯片接触插脚之间的至少一个反熔丝。
74.根据权利要求71的存储器芯片叠层，其中，所述路由矩阵还包含：
至少一个反熔丝；
耦合到所述反熔丝的编程电路；
耦合到所述至少一个反熔丝的读出电路；以及
耦合在所述第一芯片输入/输出信号路径与所述多个第一芯片接触插脚之间且有效地耦合到所述读出电路的至少一个开关。
75.一种用反熔丝阵列来将信号从第一接触焊点改路由到第二接触焊点的方法，它包含：
提供具有第一状态和第二状态的反熔丝；
提供读出电路，以便测试所述反熔丝的所述第一和第二状态；
在第一接触焊点与信号路径之间提供开关，所述开关具有接通状态和断开状态，在接通状态中，所述信号路径被耦合到所述第一接触焊点，在断开状态中，所述信号路径被隔离于所述第一接触焊点，所述开关的断开和接通状态由所述读出电路决定；以及
将所述反熔丝编程到所述第一和第二状态之一。
76.一种制造层叠的芯片器件的方法，它包含下列步骤：
提供具有多个接触插脚和可编程插脚改路由电路的第一芯片；
提供具有多个接触插脚和未被使用的接触插脚的第二芯片；
对所述第一芯片插脚改路由电路进行编程，以便将内部信号改路由到预定的接触插脚；以及
将所述第一和第二芯片驮背到一起，将所述第一芯片的所述多个接触电耦合到所述第二芯片的所述多个接触，致使所述第一芯片的所述预定接触插脚对准并耦合到所述第二芯片的所述未被使用的接触插脚。
CNB028082524A 2001-03-15 2002-03-15 管芯的反熔丝改路由 Expired - Lifetime CN1316744C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/809,537 US6417695B1 (en) 2001-03-15 2001-03-15 Antifuse reroute of dies
US09/809,537 2001-03-15

Publications (2)

Publication Number Publication Date
CN1518797A true CN1518797A (zh) 2004-08-04
CN1316744C CN1316744C (zh) 2007-05-16

Family

ID=25201564

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028082524A Expired - Lifetime CN1316744C (zh) 2001-03-15 2002-03-15 管芯的反熔丝改路由

Country Status (7)

Country Link
US (4) US6417695B1 (zh)
EP (3) EP2088675A3 (zh)
JP (1) JP4128081B2 (zh)
KR (1) KR100649911B1 (zh)
CN (1) CN1316744C (zh)
AU (1) AU2002252359A1 (zh)
WO (1) WO2002075926A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543189A (zh) * 2012-02-28 2012-07-04 北京忆恒创源科技有限公司 半导体存储器、接口电路及其访问方法
CN107211497A (zh) * 2015-02-26 2017-09-26 赤多尼科两合股份有限公司 在用于发光机构的操作装置中使用的芯片和具有这种芯片的操作装置
CN116566373A (zh) * 2023-07-10 2023-08-08 中国电子科技集团公司第五十八研究所 一种高可靠抗辐射反熔丝开关单元结构

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6922820B1 (en) * 2000-10-12 2005-07-26 Cypress Semiconductor Corp. Circuit for generating silicon ID for PLDS
US20020133769A1 (en) * 2001-03-15 2002-09-19 Cowles Timothy B. Circuit and method for test and repair
US6417695B1 (en) 2001-03-15 2002-07-09 Micron Technology, Inc. Antifuse reroute of dies
US6904552B2 (en) 2001-03-15 2005-06-07 Micron Technolgy, Inc. Circuit and method for test and repair
JP2003023138A (ja) * 2001-07-10 2003-01-24 Toshiba Corp メモリチップ及びこれを用いたｃｏｃデバイス、並びに、これらの製造方法
US6628561B2 (en) * 2001-08-30 2003-09-30 Micron Technology, Inc. Small anti-fuse circuit to facilitate parallel fuse blowing
US6809378B2 (en) * 2001-08-30 2004-10-26 Micron Technology, Inc. Structure for temporarily isolating a die from a common conductor to facilitate wafer level testing
US6525982B1 (en) * 2001-09-11 2003-02-25 Micron Technology, Inc. Methods of programming and circuitry for a programmable element
JP3959264B2 (ja) * 2001-09-29 2007-08-15 株式会社東芝 積層型半導体装置
US6967348B2 (en) * 2002-06-20 2005-11-22 Micron Technology, Inc. Signal sharing circuit with microelectric die isolation features
US7026646B2 (en) * 2002-06-20 2006-04-11 Micron Technology, Inc. Isolation circuit
CA2526467C (en) 2003-05-20 2015-03-03 Kagutech Ltd. Digital backplane recursive feedback control
US7509543B2 (en) 2003-06-17 2009-03-24 Micron Technology, Inc. Circuit and method for error test, recordation, and repair
US20110046754A1 (en) * 2003-09-25 2011-02-24 Rockwell Software, Inc. Industrial hmi automatically customized based upon inference
JP3898682B2 (ja) * 2003-10-03 2007-03-28 株式会社東芝 半導体集積回路
DE10349749B3 (de) * 2003-10-23 2005-05-25 Infineon Technologies Ag Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
US7759967B2 (en) * 2004-01-09 2010-07-20 Conexant Systems, Inc. General purpose pin mapping for a general purpose application specific integrated circuit (ASIC)
US7422930B2 (en) * 2004-03-02 2008-09-09 Infineon Technologies Ag Integrated circuit with re-route layer and stacked die assembly
DE102004014242B4 (de) 2004-03-24 2014-05-28 Qimonda Ag Integrierter Baustein mit mehreren voneinander getrennten Substraten
US7230450B2 (en) * 2004-05-18 2007-06-12 Intel Corporation Programming semiconductor dies for pin map compatibility
US8212367B2 (en) * 2004-11-10 2012-07-03 Sandisk Il Ltd. Integrated circuit die with logically equivalent bonding pads
TWI265427B (en) * 2004-12-16 2006-11-01 Rdc Semiconductor Co Ltd Selectively switchable bus connecting device for chip device
KR100630730B1 (ko) 2005-01-07 2006-10-02 삼성전자주식회사 테스트 타임을 단축할 수 있는 멀티 칩 패키지
US20060267221A1 (en) * 2005-05-27 2006-11-30 Allen Greg L Integrated-circuit die having redundant signal pads and related integrated circuit, system, and method
US7327592B2 (en) * 2005-08-30 2008-02-05 Micron Technology, Inc. Self-identifying stacked die semiconductor components
US7352602B2 (en) * 2005-12-30 2008-04-01 Micron Technology, Inc. Configurable inputs and outputs for memory stacking system and method
US20080111182A1 (en) * 2006-11-02 2008-05-15 Rustom Irani Forming buried contact etch stop layer (CESL) in semiconductor devices self-aligned to diffusion
US7626845B2 (en) * 2006-12-13 2009-12-01 Agere Systems Inc. Voltage programming switch for one-time-programmable (OTP) memories
US7512028B2 (en) * 2007-04-17 2009-03-31 Agere Systems Inc. Integrated circuit feature definition using one-time-programmable (OTP) memory
WO2008137511A1 (en) * 2007-05-04 2008-11-13 Crossfire Technologies, Inc. Accessing or interconnecting integrated circuits
CN100459128C (zh) * 2007-05-14 2009-02-04 北京中星微电子有限公司 一种实现芯片管脚兼容的晶片及方法
US8521979B2 (en) * 2008-05-29 2013-08-27 Micron Technology, Inc. Memory systems and methods for controlling the timing of receiving read data
US7979757B2 (en) 2008-06-03 2011-07-12 Micron Technology, Inc. Method and apparatus for testing high capacity/high bandwidth memory devices
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
US7855931B2 (en) 2008-07-21 2010-12-21 Micron Technology, Inc. Memory system and method using stacked memory device dice, and system using the memory system
US8127204B2 (en) 2008-08-15 2012-02-28 Micron Technology, Inc. Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system
US7835207B2 (en) * 2008-10-07 2010-11-16 Micron Technology, Inc. Stacked device remapping and repair
WO2011049710A2 (en) * 2009-10-23 2011-04-28 Rambus Inc. Stacked semiconductor device
KR101766726B1 (ko) * 2010-12-01 2017-08-23 삼성전자 주식회사 내부에 집적 회로가 구현된 반도체 장치
US8400808B2 (en) 2010-12-16 2013-03-19 Micron Technology, Inc. Phase interpolators and push-pull buffers
CN103391093B (zh) * 2012-05-09 2018-10-19 恩智浦美国有限公司 可重构集成电路
US9429625B1 (en) * 2012-05-18 2016-08-30 Altera Corporation Analog signal test circuits and methods
US9223665B2 (en) 2013-03-15 2015-12-29 Micron Technology, Inc. Apparatuses and methods for memory testing and repair
US9171597B2 (en) 2013-08-30 2015-10-27 Micron Technology, Inc. Apparatuses and methods for providing strobe signals to memories
US10126791B2 (en) * 2014-11-04 2018-11-13 Progranalog Corp. Configurable power management integrated circuit
DE202015100929U1 (de) * 2015-02-26 2016-05-30 Tridonic Gmbh & Co Kg Chip zur Verwendung in einem Betriebsgerät für Leuchtmittel und Betriebsgerät mit einem solchen Chip
WO2017126014A1 (ja) 2016-01-18 2017-07-27 ウルトラメモリ株式会社 積層型半導体装置及びその製造方法
GB2615150A (en) * 2022-03-23 2023-08-02 Cirrus Logic Int Semiconductor Ltd Multi-channel converters and reconfiguration thereof

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956694A (en) 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US5219782A (en) * 1992-03-30 1993-06-15 Texas Instruments Incorporated Sublithographic antifuse method for manufacturing
US5221865A (en) * 1991-06-21 1993-06-22 Crosspoint Solutions, Inc. Programmable input/output buffer circuit with test capability
JP2817533B2 (ja) * 1991-09-27 1998-10-30 日本電気株式会社 半導体集積回路装置
JPH05334898A (ja) * 1992-06-02 1993-12-17 Mitsubishi Electric Corp 半導体記憶装置
US5319261A (en) * 1992-07-30 1994-06-07 Aptix Corporation Reprogrammable interconnect architecture using fewer storage cells than switches
US5613033A (en) 1995-01-18 1997-03-18 Dell Usa, Lp Laminated module for stacking integrated circuits
US5612570A (en) 1995-04-13 1997-03-18 Dense-Pac Microsystems, Inc. Chip stack and method of making same
US5789795A (en) 1995-12-28 1998-08-04 Vlsi Technology, Inc. Methods and apparatus for fabricationg anti-fuse devices
US5786710A (en) * 1995-12-29 1998-07-28 Cypress Semiconductor Corp. Programmable I/O cell with data conversion capability
US5952725A (en) 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
US5925920A (en) 1996-06-12 1999-07-20 Quicklogic Corporation Techniques and circuits for high yield improvements in programmable devices using redundant routing resources
US6028444A (en) * 1996-06-21 2000-02-22 Quicklogic Corporation Three-statable net driver for antifuse field programmable gate array
US5926035A (en) * 1996-06-26 1999-07-20 Cypress Semiconductor Corp. Method and apparatus to generate mask programmable device
US5724282A (en) * 1996-09-06 1998-03-03 Micron Technology, Inc. System and method for an antifuse bank
US5812477A (en) 1996-10-03 1998-09-22 Micron Technology, Inc. Antifuse detection circuit
US5838625A (en) 1996-10-29 1998-11-17 Micron Technology, Inc. Anti-fuse programming path
US5952275A (en) 1997-03-19 1999-09-14 Johnson & Johnson Consumer Products, Inc. Glycerin liquid soap with a high moisturizing effect
KR20010006400A (ko) * 1997-04-16 2001-01-26 가나이 쓰토무 반도체 집적 회로 및 메모리의 검사 방법
US5923672A (en) 1997-06-04 1999-07-13 Micron Technology, Inc. Multipath antifuse circuit
US6020777A (en) 1997-09-26 2000-02-01 International Business Machines Corporation Electrically programmable anti-fuse circuit
US5966027A (en) * 1997-09-30 1999-10-12 Cypress Semiconductor Corp. Symmetric logic block input/output scheme
US6088814A (en) 1997-12-30 2000-07-11 Emc Corporation Method and apparatus for reading a non-configured disc drive in an AS/400 system
US6114878A (en) * 1998-02-13 2000-09-05 Micron Technology, Inc. Circuit for contact pad isolation
US6157207A (en) * 1998-05-11 2000-12-05 Quicklogic Corporation Protection of logic modules in a field programmable gate array during antifuse programming
KR100277438B1 (ko) * 1998-05-28 2001-02-01 윤종용 멀티칩패키지
US6240033B1 (en) * 1999-01-11 2001-05-29 Hyundai Electronics Industries Co., Ltd. Antifuse circuitry for post-package DRAM repair
JP3581050B2 (ja) * 1999-07-12 2004-10-27 シャープ株式会社 アドレス入力回路及びそれを用いた半導体メモリ
FR2797086B1 (fr) * 1999-07-30 2001-10-12 St Microelectronics Sa Cellule logique a programmation unique
US6252305B1 (en) * 2000-02-29 2001-06-26 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
JP3980827B2 (ja) * 2000-03-10 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置および製造方法
US6417695B1 (en) 2001-03-15 2002-07-09 Micron Technology, Inc. Antifuse reroute of dies

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543189A (zh) * 2012-02-28 2012-07-04 北京忆恒创源科技有限公司 半导体存储器、接口电路及其访问方法
CN107211497A (zh) * 2015-02-26 2017-09-26 赤多尼科两合股份有限公司 在用于发光机构的操作装置中使用的芯片和具有这种芯片的操作装置
CN107211497B (zh) * 2015-02-26 2019-07-26 赤多尼科两合股份有限公司 在用于发光机构的操作装置中使用的芯片以及该操作装置
CN116566373A (zh) * 2023-07-10 2023-08-08 中国电子科技集团公司第五十八研究所 一种高可靠抗辐射反熔丝开关单元结构
CN116566373B (zh) * 2023-07-10 2023-09-12 中国电子科技集团公司第五十八研究所 一种高可靠抗辐射反熔丝开关单元结构

Also Published As

Publication number Publication date
EP2285002A2 (en) 2011-02-16
US20030012071A1 (en) 2003-01-16
WO2002075926A2 (en) 2002-09-26
EP2285002A3 (en) 2014-07-09
US20020149391A1 (en) 2002-10-17
US6633180B2 (en) 2003-10-14
EP1386398B1 (en) 2015-12-30
WO2002075926A3 (en) 2003-11-06
AU2002252359A1 (en) 2002-10-03
US6633183B2 (en) 2003-10-14
EP2088675A3 (en) 2014-07-09
EP1386398A2 (en) 2004-02-04
US6417695B1 (en) 2002-07-09
US6466053B2 (en) 2002-10-15
KR100649911B1 (ko) 2006-11-27
WO2002075926B1 (en) 2003-12-18
KR20030093243A (ko) 2003-12-06
JP2004535661A (ja) 2004-11-25
JP4128081B2 (ja) 2008-07-30
US20020130687A1 (en) 2002-09-19
EP2088675A2 (en) 2009-08-12
CN1316744C (zh) 2007-05-16

Similar Documents

Publication Publication Date Title
CN1316744C (zh) 管芯的反熔丝改路由
US6628144B2 (en) Circuit and method for contact pad isolation
KR0139313B1 (ko) 필드 프로그램 가능 게이트 어레이
US7679198B2 (en) Circuit and method for interconnecting stacked integrated circuit dies
US6804156B2 (en) Semiconductor integrated circuit device
US6621324B2 (en) Redundant antifuse segments for improved programming efficiency
USRE35828E (en) Anti-fuse circuit and method wherein the read operation and programming operation are reversed
US6991947B1 (en) Hybrid semiconductor circuit with programmable intraconnectivity
KR20030036028A (ko) 메모리 평면 및 메모리 장치
TW201214648A (en) Semiconductor device and method of manufacturing the same
JP2009517875A (ja) 高出力用途向けレーザ・ヒューズ構造体
CN102903389B (zh) 半导体集成电路及其驱动方法
US7956671B2 (en) Circuit structure and method for programming and re-programming a low power, multiple states, electronic fuse (e-fuse)
US6339559B1 (en) Decode scheme for programming antifuses arranged in banks
US6720785B2 (en) Integrated circuit with test mode, and test configuration for testing an integrated circuit
JP3963636B2 (ja) 半導体集積回路装置
JP2000332122A (ja) ヒューズ、ヒューズ・アレイ、ヒューズ構成
US20090184339A1 (en) Semiconductor device and method for manufacturing the same
WO2004004009A1 (ja) 半導体集積回路
JP2003031670A (ja) 半導体チップ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070516

CX01 Expiry of patent term