CN1443322A - 存储器控制器中枢 - Google Patents

存储器控制器中枢 Download PDF

Info

Publication number
CN1443322A
CN1443322A CN01813105A CN01813105A CN1443322A CN 1443322 A CN1443322 A CN 1443322A CN 01813105 A CN01813105 A CN 01813105A CN 01813105 A CN01813105 A CN 01813105A CN 1443322 A CN1443322 A CN 1443322A
Authority
CN
China
Prior art keywords
graphics
memory controller
agp
computer system
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01813105A
Other languages
English (en)
Other versions
CN1443322B (zh
Inventor
J·查普尔
T·德弗二世
B·朗根多夫
C·布洛杰特
B·怀特
D·普夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1443322A publication Critical patent/CN1443322A/zh
Application granted granted Critical
Publication of CN1443322B publication Critical patent/CN1443322B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/125—Frame memory handling using unified memory architecture [UMA]

Abstract

一存储器控制器中枢具有一数据流控制器，它被配置成使用系统存储器来存储图形数据并控制系统存储器、处理器接口、系统存储器接口、图形子系统以及图形端口的功能，其中图形子系统耦接到数据流控制器并被配置成在图形数据的基础上进行图形操作，图形端口被配置成把存储器控制器中枢耦接到外部图形设备。

Description

存储器控制器中枢
                          背景
本发明涉及存储器控制器中枢。
微型计算机系统通常包括一个或多个控制器中枢，它们控制和协调计算机系统存储器、中央处理单元(CPU)与外围设备之间的数据传输。可以由被称为图形控制器的外围设备来支持图形应用，图形控制器要求存储器控制器中枢在设备、系统存储器和CPU之间传输数据。
与微型计算机系统有关的一个设计考虑是二维(2D)、三维(3D)和视频图像(通常在下面统称为“图形”)处理的质量。高性能图形处理要求处理器深度的计算能力以及对大量数据的快速操控。已经实施了若干设计来实现高性能图形处理，并同时降低整个系统的成本以及使得能够对计算机系统的能力进行升级。
计算机系统可以包括一耦接到本地存储器的图形控制器，用于存储图形数据，使得减少了图形控制器与系统存储器和/或CPU之间必须传输的数据量。增加提供给图形控制器的本地存储器量提高了图形性能，但是也增加了计算机系统的成本，因为本地图形存储器相对较贵。然而，若使用专用总线如加速图形端口(AGP)来将控制器耦接到存储器控制器，则只需要较少的本地存储器来实现相同的图形性能。AGP允许控制把部分系统存储器处理成专用本地图形存储器，这减少了所需的本地存储器量，并降低了整个系统的成本。
还可以通过省略外围图形控制器并将其功能集成入存储器控制器中枢来降低计算机系统成本。在这样的配置中，存储器控制器中枢最好被描述成图形/存储器控制器中枢(GMCH)，因为除了存储器控制和传输功能之外，它还完成图形处理功能。此外，它包括一个或多个输出端口来将图形信号发送至外部设备，如阴极射线管(CRT)平板监视器。随后就可以省略本地图形存储器。
                         附图简述
图1是计算机系统的概要框图。
图2是图形存储器控制器中枢的概要框图。
图3是一图形存储器控制器中枢的加速图形端口(AGP)接口的概要框图。
图4是耦接到AGP内存储器模块(AIMM)的一图形存储器控制器中枢的概要框图。
图5是图形存储器控制器中枢的本地存储器接口的概要框图。
图6a和6b是用于通过AGP接口和通过本地存储器接口进行通信的信号表。
图7是图形存储器控制器中枢的内部图形组件的概要框图。
图8是选择图形存储器控制器中枢所用的AGP模式或图形模式的方法流程图。
                           详细描述
1.概述
在本发明的某些实现中，存储器控制器中枢与一内部图形控制器集成在一起，并且可以与一外部图形设备通过AGP进行接口。由于存储器控制器中枢控制图形和存储器功能这两者，所以它被称为图形/存储器控制器中枢(GMCH)。GMCH通过AGP接口提供内部图形处理和可标定的图形性能。
GMCH可以用于两个相互独立的模式中的一个：AGP模式，在此情况下GMCH利用它的能力来与外部图形控制器接口，并且禁用了它的内部图形功能；或Gfx模式，在此情况下GMCH使用它的内部图形能力，且禁用了它与外部图形控制器接口的能力。在Gfx模式下，GMCH仍然能够与本地存储器模块通过AGP进行接口，以提供内部图形功能所用的额外图形存储器。在计算机的启动过程中能够自动地确定和设置GMCH是工作于AGP模式还是Gfx模式。
图1展示了可以在其中实现GMCH的一示范计算机系统1。计算机系统1包括耦接至GMCH 3的微处理器(例如，中央处理单元，或“CPU”)2，它包含系统存储器控制器中枢。GMCH 3还可以被称为“芯片集”或“核心逻辑”。GMCH3提供了CPU 2和系统存储器4之间以及CPU 2和一条总线之间(例如外围部件互连(PCI)或HublinkTM总线5)的接口。各种输入/输出(I/O)设备6耦接至PCI总线5，PCI总线经由输入/输出控制器中枢(ICH)11耦接至GMCH 3。计算机系统1还可以包括图形设备7，它可以是耦接到本地存储器8的图形控制器，或者可以是为GMCH 3内部图形功能提供外部本地存储器的AGP内存储器模块(AIMM)。共享AGP/本地存储器接口9在GMCH 3和图形设备7之间提供一专用接口总线。如果在计算机系统中提供了一个图形设备7，图形和视频信号可以从图形设备7发送到显示设备10，如果缺少图形设备7信号可以从GMCH 3发送到显示设备10。
图2展示了GMCH 3的其他细节，包括耦接到AGP接口21的CPU接口20、本地存储器接口22、输入/输出(I/O)中枢接口23以及系统存储器接口24。图形功能可以由内部图形部件25来完成，内部图形部件包括数据流和分配控制器26以管理系统存储器接口24、CPU接口20、I/O中枢接口23、AGP接口21和本地存储器接口22之间的数据流。
AGP接口21和本地存储器接口22使得GMCH 3能够经由专用总线接口耦接到外部图形设备7。AGP接口21将GMCH 3耦接到外部图形控制器(未示出)，本地存储器接口22将GMCH 3耦接到AIMM卡(未示出)以备内部图形控制器的使用。AGP接口21和本地存储器接口22共享一个物理接口，但是通过该接口的通信协议和信号将取决于该接口是用于将数据流和分配控制器26耦接到AGP图形适配器还是AIMM卡。
2.AGP接口
GMCH 3的AGP接口21提供专用总线来传输图形设备7和系统存储器4之间的数据和存储器访问请求。AGP总线为计算机系统中的图形控制器提供了足够的带宽，以运行复合3D图形和全动态视频应用，例如游戏以及结构和工程模拟。在位于加利福尼亚州的圣克拉拉的英特尔公司所公布的2.0版加速图形端口接口规范(此后称之为“AGP规范”)中详细描述了AGP。除了AGP兼容设备之外，PCI兼容设备也可以通过AGP接口21进行通信。
图3是展示了GMCH 3的AGP功能概要框图。AGP交互以分立交互的方式进行，其中对数据传输的请求及时地从数据传输本身断开。AGP兼容图形控制器(总线主管)7a用访问请求来启动一次交互。AGP接口21通过在稍后的某个时刻引导相应的数据传输来响应该请求，允许了AGP图形控制器7a在等候发生数据传输的同时输送若干访问请求。作为输送的结果，在请求队列100中的若干读和/或写访问请求可以同时是未完成的。访问请求能够通过AGP地址/数据总线(AD总线)105、107来输送，或者通过AGP 9的边带地址线107来传输，并由请求队列100接收。
调度器102处理请求队列100中的访问请求。读数据从系统存储器4中获得，并在调度器102的触发下经由读数据返回队列104通过AGP 9的AD总线105被返回。当写数据队列108中的空间可用时，写数据由AGP兼容图形控制器7a在调度器102的引导下提供。因此，AGP交互通常包括交织的访问请求和数据传输。
GMCH 3使用一分布式判决模型来将AGP兼容图形控制器7a的功能与连接到GMCH的其他部件集成在一起。独立总线和接口(即，CPU接口20、AGP接口21、本地存储器接口22、中枢接口23以及系统存储器接口24)以及分布式判决使得可以同时发起多个交互。只要独立判决的总线上的交互不争夺公共资源，它们就能够并行地进行。判决算法和策略满足了特定代理要求，并可以是系统性能的不同方面得到好处，例如，较低的总线/资源获取延迟、优化的瞬时峰值带宽或优化的持续带宽。
AGP接口判决器106检测外部请求信号109、从CPU接口20来的内部请求信号111以及从调度器102来的数据队列状态信号113。除了确定是AGP主管7a还是GMCH 3拥有该物理接口之外，判决器106向外部图形设备7a(AGP主管)指出在它拥有该接口信号期间所能进行的交互类型。在AGP规范中详细描述了判决握手和AGP信号的功能。当写缓冲器108中的空间允许时，写访问请求将导致从调度器102发送写数据状态输入到判决器106。从存储器中读出数据并将其提供给读队列104以经由AD总线105返回将导致从调度器102发送读数据状态输入到判决器106。
由于判决器106的决策依赖于读缓冲器104和写缓冲器108的状态，所以判决器结合调度器102一起发生作用。调度器102内部地将AGP非可探查请求分配给系统存储器接口4，并向AGP接口判决器106标识出它在服务待决请求和接收新请求时所应该使用的优先级。调度器102加强了与AGP命令规则的兼容，并与系统存储器判决逻辑(未示出)一起使得高优先级的请求能够作为系统中优先级最高的事件而被处理。
3.本地存储器接口
参考图4，GMCH 3的本地存储器接口22提供一个专用的32位宽SDRAM信道，以传输GMCH 3的内部图形部件25和本地图形存储器202之间的图形数据。本地存储器接口22还管理此类传输的控制和定时。本地存储器接口22从内部图形核心25上去耦合，并且能够用例如100兆赫兹(MHz)和133MHz的频率来启用，而这与图形核心无关。
如同前面所指出的，AGP接口21和本地存储器接口22是物理上共享的，为两个接口使用的是相同的部件引脚，尽管在任一特定时刻只能支持一个接口。共享的接口减少了为了支持两个独立的接口所需的GMCH 3上的引脚数量，并且方便了路由主板的设计，其中GMCH 3和卡式本地图形存储器202被插在主板的四层中。这减少了GMCH成本和板的成本。作为共享接口的结果，几乎所有的本地存储器接口信号都可以被映射到AGP接口21上。当GMCH 3被配置为AGP模式时，共享接口支持AGP接口21。当GMCH 3被配置为Gfx模式时，接口变成本地存储器接口22，但是本地存储器是选择性的，SDRAM设备不需要被连接至接口22。
本地存储器能够存在于遵从AGP波形因数的附加AIMM卡7b上。用户可以在GMCH系统的AGP插槽上安装AGP图形卡7a，使得AGP模式的系统能够利用AGP卡上的图形功能，或者安装AIMM卡以使得能够达到Gfx模式下的最高可能内部图形性能。可替换地，AGP插槽可以保持空置，以获取最低成本的Gfx模式解决方案。AIMM卡7b插入计算机系统主板上的标准AGP连接器中，但是代之以提供AGP/PCI功能，该卡包含有图形存储器，例如，一个2M×32 SDRAM器件或两个1M×16 SDRAM器件202。
由于本地存储器接口支持100MHz和133MHz这两种频率，所以可以用一跨接带来确定选择哪个频率。当AIMM卡7b被插入主板上的AGP插槽中时，它在本地存储器接口22的引脚之一上将它的合适工作频率通知给GMCH 3。GMCH 3在重启期间采样该引脚，但是该引脚上的值还可以有软件经由GMCH配置寄存器来支配。
由于当前的SDRAM技术使用3.3伏(V)逻辑，而不是AGP支持的1.5V选项，所以AIMM卡7b在本地存储器接口22的引脚上设定一个信号来指出它要求3.3V的电源。此外，AIMM卡应该只向本地存储器接口22提供3.3V的插键，而不是1.5V的插键，以防它被插入只支持1.5V的连接器中。
参考图5，本地存储器接口22中的读队列304和写队列308与AGP接口21的读/写队列相类似地起作用。但是，对队列304、308做了略微的修改来处理额外的本地存储器数据路径。数据在本地存储器接口22中通过AGP从AIMM卡7b写到读数据队列304、从写数据队列308写到AIMM卡7b。调度器302和本地存储判决器306一起工作来控制经过本地存储器接口22的数据流。
在Gfx模式中，AGP接口21的特定引脚上被用来指出GMCH是否工作于AGP模式的信号应该作为用于采样3.3V本地存储器数据(LMD)输入的基准电压而持续有效。该引脚上的电平与AGP模式中所用的电平相同。
4.AGP和本地存储器信号
引脚映射分配可以针对优化AIMM卡布局的这一主要目标而进行。存在于标准AGP连接器上的AGP信号作为引脚映射的基础，但是选通脉冲以及任何漏极开路信号等特殊类型的AGP信号可以被省略。同样，存在于标准AGP连接器上的某些信号并不存在于GMCH的AGP接口上，因此这些将不用于LM信号。图6A和6B所示的表中列出了AGP信号和LM信号的引脚映射分配。
AGP寻址信号包括PIPE#和SBA信号。PIPE#信号是从主管(即图形控制器)到GMCH 3的持续三状态信号，它触发一次输送读取。当前的主管维持PIPE#，以指出目标将安排等候一个完整宽度的地址。在维持PIPE#时，主管在每一个时钟上升沿安排等候一个请求。当解除了PIPE#维持时，在AD总线上将不排列新的请求。SBA信号是通过边带总线107发送的边带地址信号，并被用于从AGP主管传递地址和命令信号给GMCH 3。
输送读取和边带寻址是用来从AGP安排请求等候的两种相互独立的机制。当使用PIPE#来排列地址时，将不允许主管使用边带总线107来排列地址。在配置期间，若主管指出它能够使用任一种机制，配置软件将指出主管将使用哪一种机制。主管将一直使用所选的机制，直到它被重启和重新编程为使用其它的模式。模式的改变不是动态发生的，而是只在重启后首次配置设备时才发生。
AGP流程控制信号包括RBF#、WBF#以及ST信号。RBF#(读缓冲器满信号)指出主管是否准备好接收之前请求的低优先级读数据。RBF#只在循环的开始被采样，并且当它被维持时，将不允许GMCH 3在第一个块上返回低优先级读数据给AGP主管。WBF#(写缓冲器满信号)指出主管是否准备好从GMCH 3接收快速写数据。WBF#只在循环的开始被采样，并且当它被维持时，将不允许GMCH3将快速写数据驱动给AGP主管。ST信号从判决器106提供状态信息给AGP主管。ST信号可以被用于指出之前请求的低或高优先级读数据正在被返回给主管、主管将为之前排队等候的写命令提供低或高优先级写数据或者已经允许主管开始总线交互。ST信号总是从GMCH 3输出，并被输入到AGP主管。
AGP帧#(PCI)信号包括FRAME#、IRDY#、TRDY#、STOP#、DEVSEL#、REQ#、GNT#、AD、C/BE和PAR信号，它们是基于PCI部件规范2.1中所定义的PCI信号，但是可以在用于进行AGP交互时被重新定义。
在快速写期间GMCH 3维持FRAME#以指出数据传输交互的开始和持续时间。REQ#被用于请求访问总线，以启动一个PCI或AGP请求。对于快速写交互，GMCH3驱动IRDY#以指出AGP主管准备好为当前交互提供所有写数据。一旦为写操作维持了IRDY#，将不允许主管插入等候状态。IRDY#为读取的维持指出了主管准备好传输写数据。主管可以在32字节数据分组的传输间插入等候状态，但不在传输期间。GMCH 3解除IRDY#的维持来在数据分组之间插入等候状态。AGP主管在快速写交互期间用TRDY#来指出是否以及何时AGP主管能够传输接下来的读数据分组。若发送多个分组，将允许目标在32字节数据分组传输之间插入等候状态。STOP#被用于指出信号断开或目标放弃装置。DEVSEL#被用于指出该交互不能在分组传输期间完成。REQ#被输入AGP接口判决器106来请求访问AGP总线，以启动AGP或PCI交互。若读数据等候在读数据返回队列104中，或者接收到写命令且写数据队列108中的空间允许，GNT#被维持。当没有到AGP接口判决器106的活动输入时，GNT#被解除维持。AD信号是通过AD总线105、107发送的地址和数据信号，并被用于从AGP主管传递地址和命令信号给GMCH3。当在输送传输期间排列了请求时，C/BE(命令/字节启用)信号提供命令信息，并在AGP写交互期间提供字节信息。在返回读数据期间将不使用C/BE信号。PAR是通过AGP总线实现的用于PCI交互的奇偶信号，但不被用于AGP交互。
AGP时钟和其他信号包括AD_STB、SB_STB、TYPEDET#、RST#、PME#和USB信号。AD_STB(AD总线选通脉冲)为AD总线105上作为AD信号和C/BE信号传输的2x和4x定时数据提供定时。SB_STB(边带选通脉冲)为SB总线107上作为SBA信号传输的2x和4x定时数据提供定时。TYPEDET#用来指出如果在AGP接口中插入了一块AIMM卡，它应该使用何种类型的逻辑信号。由于当前的SDRAM技术总是3.3V的，而不是AGP也支持的1.5V选项，AIMM卡应该正确地设置TYPEDET#信号(开路指示3.3V；接地指示1.5V)以指出它要求3.3V的电源(不接地)。此外，AIMM卡应该只有3.3V的插键，而没有1.5V的插键，以防它被插入只支持1.5V的连接器中。从ICH 11接收到RST#，RST#被用于重启MCH内的AGP接口逻辑。PME#(电源管理事件)被用于将该设备从挂起状态中唤醒。USB信号是通用串行总线信号。
本地存储器信号包括MA、MD、DQM、CS#、RAS#、CAS#、WE#、FREQ_SEL以及TCLK。MA(存储器地址)信号从GMCH 3提供多元的行列地址给本地存储器200。MD(存储器数据)信号被用于和本地存储器数据总线接口。DQM信号控制存储器阵列，并作为在读周期期间启用的同步输出以及在写周期期间启用的字节而起作用。CS#(芯片集选择)信号在被维持时选择本地存储器SDRAM部件，并指出何时出现有效的SDRAM命令。RAS#和CAS#分别是行地址选通脉冲和列地址选通信号。在写入到本地存储器200期间维持WE#(写启用)信号。FREQ_SEL指出本地存储器200工作在100MHz还是133MHz。TCLK是送至本地存储器200的时钟信号。
5.内部图形子系统
参考图7，显示了GMCH 3内部图形功能25的进一步细节。GMCH 3和内部图形25从CPU 2、系统存储器4以及AIMM卡200经由存储器接口24或本地存储器接口22取回几何、结构和帧缓存数据。内部图形功能25还包括超高速缓冲34，以避免对最近使用的结构数据的频繁存储器读取。
覆盖流控制器(OSC)402、显示流控制器(DSC)404以及命令流控制器(CSC)406管理到与系统存储器接口通信的代理去的或者从那里来的数据流和请求。流控制器维持请求的相干性，执行有限的数据缓存，并根据数据格式将地址翻译到绝对存储器地址或者将绝对存储器地址翻译到地址。
3D输送子系统30进行3D描绘加速。结构图被载入系统存储器24中，并随后经由系统存储器接口24以及数据流和分配控制器26被读入3D输送子系统30。3D输送子系统30随后将每个顶点数据转换成可用于在多边形内的任何像素上插入数据的梯度，例如，颜色、α值、z-深度、雾化、结构坐标等。3D输送子系统30标识多边形覆盖的像素，随后计算每个像素的结构地址。
位块传输引擎31为数据的位块传输(Blitting)提供硬件加速。位块传输引擎31提供了从系统存储器4复制源数据块，并对内部图形25本地的数据进行操作(如，光栅操作)的能力。位块传输引擎31加速了显示设备上移动对象的显示，例如，动画、卷动以及图形用户接口(GUI)中的移动窗口。例如，当位块传输引擎31将文本作为邻近的块复制到显示窗口的接下来的部分而不是在每一行上处理每个字符时，文本卷动的速度更快。
在若干个功能引擎，例如，运动补偿、结构滤波、覆盖和伸展位块传输(stretchblt)引擎之间共用一滤波块410。伸展位块传输引擎用于在源是透明的情况下将源数据移动到目的地，目的地不需要是相同大小的。
GMCH 3的视频输出子部分包括主显示引擎27、覆盖引擎28以及光标引擎29，它们都馈入一个显示数模转换器(DAC)32。DAC 32提供模拟输出给显示设备。视频同步和定时是可编程的，并且是GMCH 3内部生成的。覆盖引擎28提供了将全动态视频流与帧缓存数据组合在一起的能力。在与帧缓存数据组合之前，运动视频数据能够在水平和垂直方向上缩放。显示光标也和该子部分中的显示流集成在一起。该视频显示部分支持从320×200到1600×1200像素的显示分辨率，并且能够对视频数据进行γ校正。图形数据还能够通过数字视频输出端口33输出，并且随后被处理以驱动平板或电视显示设备。
图形功能25的视频捕获子部分420提供了数字视频的视频捕获。该捕获引擎能够捕获YUV格式的数据。它将这些数据放入本地存储器中，视频显示控制器能够直接将这些数据用于它的覆盖输出，或者应用程序能够接收对这些数据的一个指针，以由它生成一个结构图。
6.启动时在AGP模式和Gfx模式间进行选择
参考图8，当计算机系统被重启时，它自动地检测是否由一个外部图形控制器或AIMM卡被插入共享AGP/本地存储器接口中，并以合适的图形模式初始化该计算机。
当计算机系统开启电源、被用户重启或由计算机系统自动的重启时，该计算机系统1能够被重启500。在早期加电自检(POST)502过程中，该系统的基本输入输出系统(BIOS)进行各种计算机系统硬件和软件测试，包括检测系统存储器以及硬件和软件的基本初始化。在POST期间，BIOS通过执行读到PCI总线上的配置来测试AGP图形控制器是否被插入AGP插槽504。
如果有AGP兼容控制器，它将被系统BIOS检测，并用作计算机系统的图形控制器。该计算机系统在AGP模式510下初始化，配置寄存器中的AGP/Gfx选择位被设置为0，以符合系统的该事实。将不需要发生内部图形的进一步初始化。
若没有发现AGP兼容控制器，该计算机系统被初始化成工作在Gfx模式520下，以使用内部图形，AGP/Gfx选择位被设置为1。在选择了Gfx模式之后，BIOS测试522是否有AIMM卡。若没有AIMM卡，计算机系统被初始化成使用内部图形功能和系统存储器526。若检测到了AIMM卡，则通过采样本地存储器接口引脚上的一个信号，确定本地存储器接口的工作频率(100MHz或133MHz)。系统BIOS随后经验地确定列地址选通脉冲延迟和行地址选通脉冲预充电周期等存储器定时选项。BIOS通过编程较慢的定时、随后功能性地测试存储器而启动。BIOS随后尝试设置逐渐变快的定时，直到在存储器的功能测试期间发生了数据不匹配。在包括功能的情况下优化性能的设定被选择。
其他实现也处于权利要求的范围之内。

Claims (29)

1.一种存储器控制器中枢，包括：
数据流控制器，适配成使用系统存储器来存储图形数据，以及控制系统存储器的功能；
处理器接口；
系统存储器接口；
图形子系统，耦接到数据流控制器，适配成在图形数据的基础上进行图形操作；以及
图形端口，适配成将存储器控制器中枢耦接到外部图形设备。
2.如权利要求1所述的存储器控制器中枢，其特征在于，进一步包括视频输出端口，耦接到图形子系统，适配成从存储器控制器中枢输出视频信号。
3.如权利要求2所述的存储器控制器中枢，其特征在于，视频输出端口被适配成直接提供视频信号到显示设备。
4.如权利要求2所述的存储器控制器中枢，其特征在于，视频输出端口包括模拟视频输出端口。
5.如权利要求2所述的存储器控制器中枢，其特征在于，视频输出端口包括数字频输出端口。
6.如权利要求2所述的存储器控制器中枢，其特征在于，视频输出端口包括模拟视频输出端口和数字视频输出端口。
7.如权利要求1所述的存储器控制器中枢，其特征在于，图形端口适配成将存储器控制器中枢通过专用总线接口耦接到外部图形设备。
8.如权利要求7所述的存储器控制器中枢，其特征在于，专用总线接口包括加速图形端口(AGP)。
9.如权利要求7所述的存储器控制器中枢，其特征在于，外部图形设备包括AGP内存储模块。
10.如权利要求9所述的存储器控制器中枢，其特征在于，图形端口适配成通过数据流控制器和通过专用总线接口传输系统存储器和AGP内存储模块之间的图形数据。
11.如权利要求7所述的存储器控制器中枢，其特征在于，外部图形设备包括图形控制器。
12.如权利要求11所述的存储器控制器中枢，其特征在于，图形端口适配成通过数据流控制器和通过专用总线接口传输系统存储器和图形控制器之间的图形数据。
13.如权利要求11所述的存储器控制器中枢，其特征在于，图形控制器适配成提供视频信号给显示设备。
14.一种计算机系统，包括：
CPU；
显示设备；
系统存储器，该系统存储器适配成存储视频数据和非视频数据；以及
存储器控制器中枢，耦接到CPU和系统存储器，该存储器控制器中枢适配成进行存储器控制和图形功能，该存储器控制器中枢包括：
视频输出端口，以提供视频信号给显示设备；以及
图形端口，将存储器控制器中枢耦接至外部图形设备。
15.如权利要求14所述的计算机系统，其特征在于，视频输出端口被适配成直接提供视频信号到显示设备。
16.如权利要求14所述的计算机系统，其特征在于，视频输出端口包括模拟输出端口。
17.如权利要求14所述的计算机系统，其特征在于，视频输出端口包括数字输出端口。
18.如权利要求14所述的计算机系统，其特征在于，视频输出端口包括模拟输出端口和数字输出端口。
19.如权利要求14所述的计算机系统，其特征在于，进一步包括耦接到图形端口的专用总线接口，用于把存储器控制器中枢耦接到外部图形设备。
20.如权利要求19所述的计算机系统，其特征在于，专用总线接口包括加速图形端口(AGP)。
21.如权利要求19所述的计算机系统，其特征在于，外部图形设备包括AGP内存储模块。
22.如权利要求21所述的计算机系统，其特征在于，图形端口适配成经由存储器控制器并通过专用总线接口传输系统存储器和AGP内存储模块之间的图形数据。
23.如权利要求19所述的计算机系统，其特征在于，外部图形设备包括图形协处理器。
24.如权利要求21所述的计算机系统，其特征在于，图形端口适配成经由存储器控制器中枢并通过专用总线接口传输系统存储器和图形协处理器之间的图形数据。
25.如权利要求21所述的计算机系统，其特征在于，图形协处理器适配成提供视频信号给显示设备。
26.如权利要求14所述的计算机系统，其特征在于，进一步包括一个引擎，用于确定图形端口是否耦接到一个外部图形设备。
27.如权利要求24所述的计算机系统，其特征在于，该引擎被适配成若引导时一外部图形设备耦接到图形端口，则生成一个信号来激活外部图形设备来控制图形数据的处理，该引擎被适配成若引导时一外部图形设备没有耦接到图形端口，则生成一个信号来激活存储器控制器中枢来控制图形数据的处理。
28.一种方法，包括：
若确定耦接到计算机系统的存储器控制器中枢的一个外部图形设备被耦接到了计算机系统总线，则激活该外部图形设备来控制显示设备，否则激活存储器控制器中枢中的一个图形引擎来控制该显示设备。
29.如权利要求28所述的方法，其特征在于，当重启计算机系统时执行该方法。
CN018131050A 2000-06-14 2001-05-25 存储器控制器中枢 Expired - Fee Related CN1443322B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/595,509 2000-06-14
US09/595,509 US6734862B1 (en) 2000-06-14 2000-06-14 Memory controller hub
PCT/US2001/017168 WO2001097006A1 (en) 2000-06-14 2001-05-25 Memory controller hub

Publications (2)

Publication Number Publication Date
CN1443322A true CN1443322A (zh) 2003-09-17
CN1443322B CN1443322B (zh) 2010-05-05

Family

ID=24383512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN018131050A Expired - Fee Related CN1443322B (zh) 2000-06-14 2001-05-25 存储器控制器中枢

Country Status (8)

Country Link
US (1) US6734862B1 (zh)
EP (1) EP1295199A1 (zh)
JP (1) JP2004503859A (zh)
KR (1) KR100501052B1 (zh)
CN (1) CN1443322B (zh)
AU (1) AU2001265045A1 (zh)
TW (1) TW508501B (zh)
WO (1) WO2001097006A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334874B2 (en) 2007-12-12 2012-12-18 Lg Electronics Inc. Apparatus and method for processing data
CN103180840A (zh) * 2010-10-28 2013-06-26 国际商业机器公司 动态允许和禁止写xfr_rdy
CN107533441A (zh) * 2016-02-12 2018-01-02 慧与发展有限责任合伙企业 创建操作系统卷

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7092035B1 (en) * 2001-07-09 2006-08-15 Lsi Logic Corporation Block move engine with scaling and/or filtering for video or graphics
US6902481B2 (en) 2001-09-28 2005-06-07 Igt Decoupling of the graphical presentation of a game from the presentation logic
US8708828B2 (en) 2001-09-28 2014-04-29 Igt Pluggable modular gaming modifiers and configuration templates for gaming environments
US7931533B2 (en) 2001-09-28 2011-04-26 Igt Game development architecture that decouples the game logic from the graphics logics
US7039568B1 (en) * 2003-01-08 2006-05-02 Unisys Corporation System for testing the hardware of a digital computer by executing, viewing, and editing a simulated operator program
US7345689B2 (en) * 2003-12-19 2008-03-18 Intel Corporation Interfacing a digital display card through PCI express connector
JP4069078B2 (ja) * 2004-01-07 2008-03-26 松下電器産業株式会社 Ｄｒａｍ制御装置およびｄｒａｍ制御方法
KR100586981B1 (ko) * 2004-05-12 2006-06-08 삼성전자주식회사 컴퓨터시스템 및 그 제어방법
US7736234B2 (en) * 2005-03-09 2010-06-15 Igt MRAM as critical event storage for powered down gaming machines
US20060205513A1 (en) * 2005-03-09 2006-09-14 Igt MRAM as nonvolatile safe storage for power hit and ESD tolerance in gaming machines
US7722468B2 (en) * 2005-03-09 2010-05-25 Igt Magnetoresistive memory units as read only memory devices in gaming machines
US8462164B2 (en) * 2005-11-10 2013-06-11 Intel Corporation Apparatus and method for an interface architecture for flexible and extensible media processing
JP5076317B2 (ja) 2005-12-27 2012-11-21 ソニー株式会社 情報処理装置、情報処理方法及びそのプログラム
US8914618B2 (en) * 2005-12-29 2014-12-16 Intel Corporation Instruction set architecture-based inter-sequencer communications with a heterogeneous resource
KR100614193B1 (ko) * 2006-04-13 2006-08-22 대금환경개발 주식회사 폐콘크리트 파쇄용 수직형 임팩트 밀의 회전판
JP4439491B2 (ja) * 2006-05-24 2010-03-24 株式会社ソニー・コンピュータエンタテインメント マルチグラフィックスプロセッサシステム、グラフィックスプロセッサおよびデータ転送方法
JP5111797B2 (ja) * 2006-06-29 2013-01-09 株式会社東芝 情報処理装置及び情報処理方法
US9865233B2 (en) * 2008-12-30 2018-01-09 Intel Corporation Hybrid graphics display power management
US10229468B2 (en) * 2015-06-03 2019-03-12 Intel Corporation Automated conversion of GPGPU workloads to 3D pipeline workloads

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191914A (ja) 1988-01-27 1989-08-02 Toshiba Corp コンピュータシステム
US5793996A (en) 1995-05-03 1998-08-11 Apple Computer, Inc. Bridge for interconnecting a computer system bus, an expansion bus and a video frame buffer
JPH0997214A (ja) 1995-09-29 1997-04-08 Internatl Business Mach Corp <Ibm> 補助プロセッサのためのアドレス変換を含む情報処理システム
US5941968A (en) * 1997-04-14 1999-08-24 Advanced Micro Devices, Inc. Computer system for concurrent data transferring between graphic controller and unified system memory and between CPU and expansion bus device
US6069638A (en) 1997-06-25 2000-05-30 Micron Electronics, Inc. System for accelerated graphics port address remapping interface to main memory
US6195734B1 (en) * 1997-07-02 2001-02-27 Micron Technology, Inc. System for implementing a graphic address remapping table as a virtual register file in system memory
US5914730A (en) 1997-09-09 1999-06-22 Compaq Computer Corp. System and method for invalidating and updating individual GART table entries for accelerated graphics port transaction requests
WO1999028893A1 (en) 1997-12-01 1999-06-10 Mediaq, Inc. High performance, highly integrated computer architecture with extendible embedded memory
EP1044411B1 (en) 1997-12-30 2003-05-02 Micron Technology, Inc. Computer with accelerated graphics port and multiple memory controllers and method of manufacture of said controllers
US6097402A (en) * 1998-02-10 2000-08-01 Intel Corporation System and method for placement of operands in system memory
US6304244B1 (en) * 1998-04-24 2001-10-16 International Business Machines Corporation Method and system for dynamically selecting video controllers present within a computer system
US6532019B1 (en) * 1998-06-17 2003-03-11 Advanced Micro Devices, Inc. Input/output integrated circuit hub incorporating a RAMDAC
US6148357A (en) * 1998-06-17 2000-11-14 Advanced Micro Devices, Inc. Integrated CPU and memory controller utilizing a communication link having isochronous and asynchronous priority modes
US6477623B2 (en) 1998-10-23 2002-11-05 Micron Technology, Inc. Method for providing graphics controller embedded in a core logic unit
GB9825107D0 (en) 1998-11-16 1999-01-13 Checkout Computer Systems Limi Multiple screen pc based systems
US6208273B1 (en) * 1999-01-29 2001-03-27 Interactive Silicon, Inc. System and method for performing scalable embedded parallel data compression
US6275240B1 (en) * 1999-05-27 2001-08-14 Intel Corporation Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed
TW436694B (en) 1999-08-24 2001-05-28 Via Tech Inc System control chip and computer system having a multiplexed graphic bus architecture
US6374317B1 (en) 1999-10-07 2002-04-16 Intel Corporation Method and apparatus for initializing a computer interface
US6496193B1 (en) 1999-12-30 2002-12-17 Intel Corporation Method and apparatus for fast loading of texture data into a tiled memory
US6480200B1 (en) 2000-06-09 2002-11-12 Hewlett-Packard Company Method and apparatus for deferred texture validation on a multi-tasking computer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334874B2 (en) 2007-12-12 2012-12-18 Lg Electronics Inc. Apparatus and method for processing data
CN103180840A (zh) * 2010-10-28 2013-06-26 国际商业机器公司 动态允许和禁止写xfr_rdy
CN103180840B (zh) * 2010-10-28 2015-05-20 国际商业机器公司 动态允许和禁止写xfr_rdy的方法和系统
CN107533441A (zh) * 2016-02-12 2018-01-02 慧与发展有限责任合伙企业 创建操作系统卷
CN107533441B (zh) * 2016-02-12 2020-12-25 慧与发展有限责任合伙企业 创建操作系统卷
US10922116B2 (en) 2016-02-12 2021-02-16 Hewlett Packard Enterprise Development Lp Creating operating system volumes

Also Published As

Publication number Publication date
CN1443322B (zh) 2010-05-05
AU2001265045A1 (en) 2001-12-24
TW508501B (en) 2002-11-01
EP1295199A1 (en) 2003-03-26
KR100501052B1 (ko) 2005-07-18
KR20030013441A (ko) 2003-02-14
WO2001097006A1 (en) 2001-12-20
US6734862B1 (en) 2004-05-11
JP2004503859A (ja) 2004-02-05

Similar Documents

Publication Publication Date Title
CN1443322B (zh) 存储器控制器中枢
US6750870B2 (en) Multi-mode graphics address remapping table for an accelerated graphics port device
US5999198A (en) Graphics address remapping table entry feature flags for customizing the operation of memory pages associated with an accelerated graphics port device
US5914730A (en) System and method for invalidating and updating individual GART table entries for accelerated graphics port transaction requests
JP4925385B2 (ja) 機能拡張型メモリコントローラを備えるグラフィックス処理システム
KR100528955B1 (ko) 싱글 블록변환의 일부를 두개의 그래픽 컨트롤러 각각이병렬로 실행하게 하는 메커니즘 및 방법
US5905509A (en) Accelerated Graphics Port two level Gart cache having distributed first level caches
US5990914A (en) Generating an error signal when accessing an invalid memory page
US8686958B2 (en) Apparatus and method for gesture input in a dynamically zoned environment
CN1950878A (zh) 对系统存储器的gpu渲染
CN1382277A (zh) 靠近局部输入/输出总线的桥接器中的输入/输出地址转换
US7327370B2 (en) Memory controller hub interface
JPH08328948A (ja) チップ選択信号発生器及びチップ選択方法及びネットワークシステム
US5933158A (en) Use of a link bit to fetch entries of a graphic address remapping table
US7254665B2 (en) Method and system for reducing latency in transferring captured image data by utilizing burst transfer after threshold is reached
US5027290A (en) Computer workstation including video update arrangement
CN100432970C (zh) 流水线化的ata设备初始化平台和装置
WO2024051122A1 (zh) 一种PCIe中断处理方法、装置、设备及非易失性可读存储介质
TW200424889A (en) Mechanism for adjusting the operational parameters of a component with minimal impact on graphics display
JPH08335197A (ja) 共用ｒａｍアクセス装置及び方法及びネットワークシステム
US10657076B2 (en) Electronic apparatus and method of extending peripheral device
WO2013101012A1 (en) Accessing configuration and status registers for a configuration space
EP0293200B1 (en) Computer workstation including video update arrangement
US6020900A (en) Video capture method
CN115328832B (zh) 一种基于pcie dma的数据调度系统与方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100505

Termination date: 20190525