CN1374802A - 视频装置,特别是视频解码器,及其存储控制过程 - Google Patents

视频装置,特别是视频解码器,及其存储控制过程 Download PDF

Info

Publication number
CN1374802A
CN1374802A CN02106792A CN02106792A CN1374802A CN 1374802 A CN1374802 A CN 1374802A CN 02106792 A CN02106792 A CN 02106792A CN 02106792 A CN02106792 A CN 02106792A CN 1374802 A CN1374802 A CN 1374802A
Authority
CN
China
Prior art keywords
video
memory
ram
osd
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02106792A
Other languages
English (en)
Other versions
CN1235159C (zh
Inventor
埃杜阿特·里茨
丹尼尔·克罗伊索特
丹尼尔·费伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN1374802A publication Critical patent/CN1374802A/zh
Application granted granted Critical
Publication of CN1235159C publication Critical patent/CN1235159C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/20—Adaptations for transmission via a GHz frequency band, e.g. via satellite
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4435—Memory management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof

Abstract

本发明涉及一种视频装置,具有数字解码器(6),它具有第一存储器(8),在内部总线上,并与OSD电路(12)以及第二存储器(10)通过主总线相连,所述视频装置包括实现在第一存储器(8)和第二存储器(10)之间的DMA传输的部件。本发明还涉及控制这样的视频装置的过程。

Description

视频装置，特别是视频解码器， 及其存储控制过程
                           技术领域
本发明涉及一种视频装置，特别是视频解码器，以及用于控制这样的装置的过程。
                           背景技术
为视频装置提供解码器电路，如MPEG(Moving Picture ExpertsGroup：活动图片专家组)解码器，用于从视频数字流中产生可由显示器使用的视频信号，如CVBS(Composite Video Broadcast Signal：复合视频广播信号)信号或RGB(红绿蓝三基色)信号，已经众所周知。这样的解码器电路使用所谓的视频RAM(随机存取存储器)保存要处理的数据，以便解压缩MPEG流。
通常，视频装置还包括OSD电路(On-Screen Display：在屏幕显示)，用于产生并发送图像到显示器，这些图像被叠加在由解码器电路输出的视频序列上；这些图像通常是具有图形的菜单。
OSD电路也需要RAM以产生和处理图形，即OSD图像。
                           发明内容
本发明的目的是，提供一种视频装置，它具有解码器电路及具有缩减了存储空间的存储结构的OSD电路，并因而还包括根据该视频装置的操作模式来控制该存储结构的过程。
本发明提供一种视频装置，具有数字解码器，具有第一存储器，在内部总线上，并通过主总线连接到OSD电路和第二存储器，该视频装置包括实现在第一和第二存储器之间的DMA传输的部件。
最好，CPU连接到主总线，第二存储器为CPU所用。可能的情况下，第一存储器是视频RAM(Video RAM)，而第二存储器是CPU RAM。
在可能的实施方式中，数字解码器被连接到数字前端。
本发明还提供了用于控制视频装置的过程，该视频装置具有数字解码器，其具有第一存储器，在内部总线上，并通过主总线连接到OSD电路和第二存储器，该过程包括实现在第一和第二存储器之间的DMA传输的步骤。
所述步骤如下：
发出对OSD电路的请求，要求使用多于给定的第二存储器的空间；
实现从第二存储器到第一存储器的DMA传输。
进一步还可能包括如下步骤：
发出对OSD电路的请求，要求使用第一存储器中的数据；
通过DMA传输将数据从第二存储器复制到第一存储器；
实现DMA传输，将请求的数据从第一存储器传送到第二存储器。
                           附图说明
以下将结合附图1对本发明进行描述，图1所示为按照本发明的视频装置。图1所示的视频装置为卫星解码器2。其中只示出了对理解本发明必要的部分。
                         具体实施方式
天线3从卫星接收至少表示一个视频序列的信号。解码器2的输入端接收由天线3传输的信号，并将其送至主要由调谐器和解调器构成的数字前端4。由天线信号数字前端产生MPEG流，它由MPEG解码器6转换为CVBS信号。为了将MPEG流解压缩，MPEG解码器6通过数据总线被连接到视频RAM 8。
另一方面，卫星解码器2还具有OSD电路12，用于根据CPU 14的指令产生要叠加在CVBS信号上的图像(以下将称之为图形)。要显示的图形在Scart连接器上用表示何时显示该图形的点的快白(fast blanking)信号FB进行RGB编码。
CPU 14和OSD电路12通过公共数据总线16共享一个RAM，称之为CPU RAM 10。MPEG解码器6也连接到该公共总线16上。
视频RAM 8和CPU RAM 10可以通过MPEG解码器6用DMA(直接存储器存取)的方式在公共总线16上交换数据。但需注意的是，从CPU 14并不能直接访问视频RAM 8。
该系统根据不同的配置(操作模式)，须处理三种不同的对OSD相适应的存储器大小：
-配置1：视频被显示
当显示动画时，OSD可用的理想的最小RAM空间应能以CLUT4(彩色查找表，其中1像素＝4位)模式存储262144像素，即需要131072字节存储空间。
-配置2：静态图片被显示
当显示静态图片时，OSD可用RAM空间可以扩展到CLUT4模式下的996148像素，即需要448074字节存储空间。
-配置3：既非视频亦非静态图片
在不显示动画及静态图片时，全部视频RAM都应为OSD可用，即大约有1.9MB存储空间。
CPU RAM 10具有2MB(兆字节)容量。
软件在调度程序起动之前在CPU RAM 10中占据1.25MB。这样只有750KB留给系统和OSD缓冲储备(pool)。150KB的系统储备足以保证所述软件健壮而有效地发挥功能。这样在CPU RAM中就只有600KB留给OSD储备。
当视频运行时(配置1)，在视频RAM 8中有112KB自由存储空间。配置2在视频RAM 8中留下457KB可用存储空间，而当不运行视频及静态图片时(配置3)，几乎整个视频RAM 8都是可用的，大约为1.9MB。
在配置1和2中，CPU RAM 10中的600KB可用存储器足以满足以上所述的理想OSD尺寸。
配置3要求1.9MB存储器，多于CPU RAM 10中可用的600KB。在配置3中，CPU RAM 10包含两个当前在CPU RAM中使用的缓冲器中所显示的缓冲器，为2*207360＝414720字节(两个CLUT4模式全屏缓冲器，一个被显示，一个在使用中)。另一个缓冲器存储在视频RAM 8中。当一个缓冲器不再被显示或被使用时，通过DMA传输实现给视频RAM 8。当存储在视频RAM 8中的缓冲器须被显示或使用时，通过DMA传输将其加载到CPURAM。利用这一机制，视频RAM 8起着CPU RAM 10的高速缓冲存储器的作用。
因此根据OSD的配置定义了四种不同的状态：
-状态1：视频(视频运行)
-状态2：静态(静态图片运行)
-状态3：OSD RAM CPU(只分配在622080字节范围内运行的OSD)
-状态4：OSD RAM视频(只分配超过622080字节运行的OSD)
状态1，2和3相对与通常的存储器映射，其中全部OSD缓冲器都位于CPU RAM中。状态4相对于可将全部视频RAM用于OSD缓冲器的存储器映射。
状态1，2和状态3由OSD电路12的驱动程序以同样的方式进行管理，因为所有被分配的OSD缓冲器都在CPU RAM 10中。在状态1，2和状态4之间不可能发生直接变换，因为在状态4中，视频RAM被OSD所用，而不供静态图片或视频所用。在进入状态4之前先变换为状态3是强制性的。因此，OSD驱动程序必须处理视频RAM 8的时间，只是在状态3和状态4之间转换的时间。
当应用程序通过调用OSD_credisplay功能请求驱动程序建立新的显示时，以及当在CPU RAM 10中分配给OSD显示的总的空间(在调用OSD_credisplay之后)超过CPU RAM 10中可用的622080字节时，从状态3转到状态4。在这种情况下，视频RAM 8被激活。在视频RAM中将建起一个1.9MB的储备，所有存储在CPU RAM中的OSD缓冲器都将被传输到视频RAM中，显示描述符也相应地被更新，而被显示的缓冲器和工作缓冲器将留在CPU RAM中。
当应用通过调用OSD_free_display功能请求驱动程序实现显示时，以及当分配给OSD显示的总的空间(在调用OSD_free_display之后)在498074字节(相对于静态图片模式所需的空间)以内时，从状态4转到状态3。在这种情况下，视频RAM 8被实现并不再被OSD驱动程序使用。然后所有视频RAM8中的OSD缓冲器将被传输至CPU RAM 10，显示描述符相应地被更新，而在视频RAM 8中的储备将被删除。
当处于状态4时，视频RAM 8被用作OSD的高速缓冲存储器。对OSD区域及缓冲器的管理使用已在使用的同一结构。唯一不同的是，在CPU RAM10中存储在OSD缓冲器控制块中的缓冲器地址在状态4中对应于视频RAM8的地址，而在状态1，2和3中则对应于CPU RAM 10的地址。为了有助于将视频RAM 8作为高速缓冲存储器进行管理，使用了内部数组结构，它对16个显示缓冲器及当前控制的缓冲器的每一个包含了其缓冲器ID、在CPU RAM 10中的地址、在视频RAM中的地址、大小及指向缓冲器描述符的指针。
在控制或显示视频RAM 8中的OSD缓冲器之前，驱动程序将首先将其从视频RAM 8传至CPU RAM 10。当被显示的或当前被控制的缓冲器不再被使用，并被另一缓冲器取代时，驱动程序将其实现给视频RAM(即，将其从CPU RAM 10传给视频RAM 8)。在两种情况下，所述数组结构都相应地被更新。

Claims (8)

1.一种视频装置具有数字解码器(6)，它具有第一存储器(8)，在内部总线上，并与OSD电路(12)以及第二存储器(10)通过主总线相连，
所述视频装置包括实现在第一存储器(8)和第二存储器(10)之间的DMA传输的部件。
2.如权利要求1所述的视频装置，其中，CPU(14)被连接到主总线。
3.如权利要求2所述的视频装置，其中，所述第二存储器(10)被CPU(14)使用。
4.如权利要求1至3中任一项所述的视频装置，其中，所述第一存储器是视频RAM(8)，且其中所述第二存储器是CPU RAM(10)。
5.如权利要求1至4中任一项所述的视频装置，其中，所述数字解码器(6)被连接到数字前端(4)。
6.一种用于控制视频装置的过程，其中所述视频装置具有数字解码器(6)，其具有第一存储器(8)，在内部总线上，并与OSD电路(12)以及第二存储器(10)通过主总线相连，
包括实现在第一存储器(8)和第二存储器(10)之间的DMA传输的步骤。
7.如权利要求6所述的过程，包括如下步骤：
发出对OSD电路(12)的请求，要求使用多于第二存储器(10)中的给定空间；
实现从第二存储器(10)到第一存储器(8)的DMA传输，
8.如权利要求7所述的过程，还包括如下步骤：
发出对OSD电路(12)的请求，要求使用第一存储器(8)中的数据；
通过DMA传输将数据从第二存储器(10)复制到第一存储器(8)；
实现将请求的数据从第一存储器(8)传送到第二存储器(10)的DMA传输。
CNB021067929A 2001-03-09 2002-03-08 具有视频解码器的视频装置及其存储控制方法 Expired - Fee Related CN1235159C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01400628A EP1239670A1 (en) 2001-03-09 2001-03-09 Video apparatus, notably video decoder, and process for memory control in such an apparatus
EP01400628.2 2001-03-09

Publications (2)

Publication Number Publication Date
CN1374802A true CN1374802A (zh) 2002-10-16
CN1235159C CN1235159C (zh) 2006-01-04

Family

ID=8182649

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021067929A Expired - Fee Related CN1235159C (zh) 2001-03-09 2002-03-08 具有视频解码器的视频装置及其存储控制方法

Country Status (9)

Country Link
US (1) US7154559B2 (zh)
EP (1) EP1239670A1 (zh)
JP (1) JP3989752B2 (zh)
KR (1) KR100852394B1 (zh)
CN (1) CN1235159C (zh)
AT (1) ATE368355T1 (zh)
DE (1) DE60221306T2 (zh)
ES (1) ES2290208T3 (zh)
MX (1) MXPA02002337A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101640770B (zh) * 2008-08-18 2011-05-11 青岛海信信芯科技有限公司 屏幕显示菜单的数据载入方法和视频设备
CN101720040B (zh) * 2009-11-11 2011-05-11 四川长虹电器股份有限公司 融合高速存储器和dma通道的视频解码优化方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080281999A1 (en) * 2007-05-07 2008-11-13 Mediatek Inc. Electronic system with direct memory access and method thereof
CN102291549A (zh) * 2011-09-07 2011-12-21 天津天地伟业数码科技有限公司 基于cortex-m3的osd结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608459A (en) * 1993-08-13 1997-03-04 Texas Instruments Incorporated Video data decoder having motion compensation and image memory circuitry on single substrate
JP3301263B2 (ja) * 1995-03-29 2002-07-15 株式会社日立製作所 データ復号装置
DE69631393T2 (de) * 1995-03-29 2004-10-21 Hitachi Ltd Dekoder für komprimierte und multiplexierte Bild- und Audiodaten
JPH09128330A (ja) * 1995-11-06 1997-05-16 Sony Corp 映像表示装置
JPH1093928A (ja) * 1996-09-12 1998-04-10 Hitachi Ltd ディジタル放送デコーダ
KR19980042023A (ko) * 1996-11-01 1998-08-17 윌리엄비.켐플러 오디오 영상 시스템용 집적 회로
US6226291B1 (en) * 1996-11-01 2001-05-01 Texas Instruments Incorporated Transport stream packet parser system
US6369855B1 (en) * 1996-11-01 2002-04-09 Texas Instruments Incorporated Audio and video decoder circuit and system
JPH11103429A (ja) * 1997-09-29 1999-04-13 Sony Corp 画像データ復号化装置及びオン・スクリーン・ディスプレイ・データ更新方法
DE19918046B4 (de) * 1998-04-23 2007-02-15 Lg Electronics Inc. Speicherstruktur für Bild-in-Bild-Anzeige bei einer digitalen Videoanzeigeeinheit sowie Verfahren hierfür
US6085278A (en) * 1998-06-02 2000-07-04 Adaptec, Inc. Communications interface adapter for a computer system including posting of system interrupt status
US6593937B2 (en) * 1998-06-18 2003-07-15 Sony Corporation Method of and apparatus for handling high bandwidth on-screen-display graphics data over a distributed IEEE 1394 network utilizing an isochronous data transmission format
JP3356691B2 (ja) * 1998-07-07 2002-12-16 株式会社東芝 情報記録媒体とその記録方法及び再生方法
US6137539A (en) * 1998-10-09 2000-10-24 Matshushita Electric Industrial Co, Ltd Digital television status display
US6774918B1 (en) * 2000-06-28 2004-08-10 Koninklijke Philips Electronics N.V. Video overlay processor with reduced memory and bus performance requirements
JP3598515B2 (ja) * 2001-12-07 2004-12-08 船井電機株式会社 ディスク再生装置及びｏｓｄ画像の生成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101640770B (zh) * 2008-08-18 2011-05-11 青岛海信信芯科技有限公司 屏幕显示菜单的数据载入方法和视频设备
CN101720040B (zh) * 2009-11-11 2011-05-11 四川长虹电器股份有限公司 融合高速存储器和dma通道的视频解码优化方法

Also Published As

Publication number Publication date
JP2002335466A (ja) 2002-11-22
ATE368355T1 (de) 2007-08-15
US7154559B2 (en) 2006-12-26
MXPA02002337A (es) 2004-06-22
KR100852394B1 (ko) 2008-08-18
DE60221306T2 (de) 2008-04-10
US20020126225A1 (en) 2002-09-12
ES2290208T3 (es) 2008-02-16
JP3989752B2 (ja) 2007-10-10
EP1239670A1 (en) 2002-09-11
DE60221306D1 (de) 2007-09-06
CN1235159C (zh) 2006-01-04
KR20020072498A (ko) 2002-09-16

Similar Documents

Publication Publication Date Title
EP1779668B1 (en) Image data structure for direct memory access
US5594507A (en) Compressed digital overlay controller and method for MPEG type video signal
CA2259513C (en) Compression and decompression scheme performed on shared workstation memory by media coprocessor
JP3384571B2 (ja) マルチモードホームターミナルシステム及びビデオ／グラフィックス情報を処理する方法
US6462744B1 (en) Image decoding apparatus that performs image decoding so that frame areas that occupy a large area in a storage apparatus can be used for other purposes, and a recording medium recording an image decoding program
US6778187B1 (en) Methods and devices to process graphics and/or video data
CN1330490A (zh) 多屏显示设备和多屏显示方法
US20150042659A1 (en) Video data compression format
US9449585B2 (en) Systems and methods for compositing a display image from display planes using enhanced blending hardware
US9142053B2 (en) Systems and methods for compositing a display image from display planes using enhanced bit-level block transfer hardware
CN1235159C (zh) 具有视频解码器的视频装置及其存储控制方法
US20090129686A1 (en) Scan line to block re-ordering buffer for image compression
US6118494A (en) Apparatus and method for generating on-screen-display messages using true color mode
JP2002512470A (ja) ネットワーク環境においてビデオ・プロトコルをサポートする方法及び装置
US20040218670A1 (en) Method and apparatus for reducing the bandwidth required for transmitting video data for display
CN2407535Y (zh) 一种屏幕上显示特定高清晰度图像的电视机
CN111045623A (zh) 一种多gpu拼接环境下图形命令的处理方法
EP1239671A2 (en) Video apparatus, notably video decoder, and process for memory control such an apparatus
CN1157955C (zh) 在数字电视系统中管理帧缓冲存储区的装置与方法
CN1110964C (zh) Mpeg电路中存储器存取优先次序的适应性选择方法
CN1117473C (zh) 一种使电视屏幕显示特定图像的方法及装置
US6181354B1 (en) Image generator using display memory
WO1998017066A1 (en) Apparatus and method for generating on-screen-display messages using true color mode
CN117097850A (zh) 视频流处理系统和视频流处理方法
MXPA99003539A (en) Apparatus and method for generating on-screen-display messages using true color mode

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060104

Termination date: 20170308

CF01 Termination of patent right due to non-payment of annual fee