CN1293825A - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN1293825A
CN1293825A CN99803997A CN99803997A CN1293825A CN 1293825 A CN1293825 A CN 1293825A CN 99803997 A CN99803997 A CN 99803997A CN 99803997 A CN99803997 A CN 99803997A CN 1293825 A CN1293825 A CN 1293825A
Authority
CN
China
Prior art keywords
electrode
effect transistor
field
transistor
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99803997A
Other languages
English (en)
Other versions
CN1210808C (zh
Inventor
R·M·贝里格伦
B·G·古斯塔夫松
J·R·A·卡尔松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FILM ELECTRONIC Co Ltd
Original Assignee
FILM ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NO980224A external-priority patent/NO306528B1/no
Application filed by FILM ELECTRONIC Co Ltd filed Critical FILM ELECTRONIC Co Ltd
Publication of CN1293825A publication Critical patent/CN1293825A/zh
Application granted granted Critical
Publication of CN1210808C publication Critical patent/CN1210808C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66916—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN heterojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Abstract

一种场效应晶体管由垂直设置的电极(2,4,5)和绝缘体(3)构成,以便至少电极(4,5)和绝缘体(3)形成相对于第一电极(2)或衬底(1)垂直取向的台阶(6)。在形成为结型场效应晶体管(JFET)或金属氧化物半导体场效应晶体管(MSFET)时,电极(2,5)分别构成场效应晶体管的漏和源极,反之也可,电极(4)构成场效应晶体管的栅极。在垂直台阶(6)的各层上,设置非晶、多晶或微晶无机或有机半导体材料,形成直接或间接与栅极接触的晶体管的有源半导体(8),在第一(2)和第二(5)电极间形成垂直取向的p或n型晶体管沟道(9)。在制造场效应晶体管的方法中,垂直台阶(6)利用光刻工艺形成,可溶的非晶有源半导体材料(8)淀积于第一电极(2)和垂直台阶(6)上,以便得到在漏和源极(2,5)间垂直取向的晶体管沟道。在JFET中,半导体材料(8)直接与栅极(4)接触。在MOSFET中,在栅极(4)和半导体材料(8)间设置垂直取向的栅绝缘体(7)。

Description

场效应晶体管
本发明涉及场效应晶体管，特别是具有基本垂直几何结构的结型场效应晶体管和金属氧化物半导体场效应晶体管(MOSFET)，其中所说场效应晶体管包括不导电材料构成的平面衬底。本发明还涉及制造这种具有基本垂直几体结构的场效应晶体管的方法，其中所说晶体管包括不导电材料构成的平面衬底。
采用非晶材料作有源半导体的场效应晶体管(FET)一般以例如图1所示的水平几何结构实现，图1示出了根据现有技术实现薄膜场效应晶体管的两个例子(图1a和1b)。这里，漏极和源极通过晶体管沟道相互隔开。该沟道由非晶半导体材料构成。栅极限定为通过栅绝缘体与沟道绝缘的水平层。该晶体管的效应限定为耗尽型或增强型，取决于栅电位。关于这类场效应晶体管的有源非晶半导体材料，已采用共轭聚合物、芳族分子和非晶无机半导体。例如，图1示出了具有厚10nm的非晶Si∶H形式的有源半导体材料层的薄膜晶体管(D.B．Thomasson等人，IEEE El．Dev．Lett．第18卷，第117页1997年3月)。可由金属构成的栅极设置在衬底上。氮化硅(SiN)构成的绝缘层设置在该栅极上，10nm厚的非晶Si∶H形式的有源半导体材料层设置在绝缘体上。漏极和源极彼此间隔设置于有源半导体材料上。它们由不同于栅极的金属构成，例如铝。图1b示出了有机薄膜晶体管的另一个例子(A．Dodabapur等人，Appl．Phys．Lett．第69卷，第4227-29页，1996年12月)。这里，有源半导体材料是例如聚合物或芳族分子等有机化合物。与图1a中的例子一样，栅极设置于衬底上，栅极上设置有可以通过用氧化层涂敷栅极表面构成的绝缘层，某些情况下，所说氧化层可以通过氧化栅极表面材料形成。漏极和源极彼此间隔设置于绝缘层上，一端与类似的垂直横向壁相互连接的间隔垂直侧壁设置于漏和源极上。因此，在垂直于这些壁的平面中，晶体管沟道形成为U形剖面，在此侧壁是U形的腿，横向壁是交叉线。这些层可以建立于合适的衬底上，并整个被绝缘材料层覆盖。在绝缘材料层上，设置导电层，形成晶体管的栅极。所说侧壁的端部或U形沟道结构腿的端部露出，在沟道的这些端部区，分别例如通过离子注入工艺形成源和漏极。这种薄膜晶体管的主要目的是在小于更常规实施例实现的面积上提供令人满意的沟道长度，同时在晶体管处于截止状态时，减小寄生电流。
图1c展示了现有技术的平面JFET结构的示意性原理图，这种情况下为n沟道JFET。
如果能够发挥非晶材料的非常特殊的加工特性，则使用非晶半导体材料可以实现不同的晶体管几何结构。因此，本发明的目的是提供一种场效应晶体管，特别是具有垂直几何结构的结型场效应晶体管(JFET)和金属氧化物场效应晶体管(MOSFET)，更特殊的目的是在包括栅极及漏极或源极的垂直结构上，淀积有机分子、共轭聚合物或非晶无机半导体形式的非晶有源半导体材料。最后，还有一个目的是提供垂直取向的晶体管沟道。
以前普通的半导体器件已具有垂直几何结构。这样做的目的是更有效地利用芯片面积。认为垂直几何结构的晶体管比水平几何结构的晶体管需要较小空间。
例如，美国专利5563077(H．C．Ha)中公开了一种具有垂直沟道的薄膜晶体管，其中沟道形成有两个相互隔开的垂直侧壁，一个的端部与类似的垂直端壁连接。因此，在垂直于这些壁的平面内，晶体管沟道形成U形剖面，其中侧壁是U形的腿，端壁是交叉线。这些壁可以设置在合适的衬底上，并且整个被绝缘材料覆盖。构成晶体管的栅极的导电层设置在绝缘层上。侧壁的端部或U形沟道结构的端部露出，在沟道的这些端部区上，分别例如通过离子注入工艺形成源极和漏极。这种薄膜晶体管的主要目的是在小于更常规实施例实现的面积上提供令人满意的沟道长度，同时在晶体管处于截止状态时，减小漏电流。
根据本发明可以实现上述目的和优点，本发明的结型场效应晶体管(JFET)的特征在于，构成第一电极的导电材料层设置于衬底上，形成第一绝缘体的绝缘材料层形成于第一电极上，形成第二电极的导电材料层设置于第一绝缘层上，形成第二绝缘体的另一绝缘材料层设置于第二电极上，形成第三电极的导电材料层设置于第二绝缘体上，所说第一和第三电极分别构成晶体管的漏和源极，反之亦然，所说第二电极构成晶体管的栅极，至少层叠结构的所说第二电极和所说第三电极及所说第一和第二绝缘层形成垂直于所说第一电极和／或所说衬底取向的台阶，形成晶体管的有源半导体的半导体材料设置于所说第一电极、所说第二电极和所说第三电极的暴露部分上，所说有源半导体直接与栅极接触，并在所说第一电极和所说第三电极间形成基本上垂直取向的晶体管沟道，本发明还提供一种金属氧化物半导体场效应晶体管(MOSFET)，其特征在于，构成第一电极的导电材料层设置于衬底上，形成第一绝缘体的绝缘材料层形成于第一电极上，形成第二电极的导电材料层设置于第一绝缘体上，形成第二绝缘体的另一绝缘材料层设置于第二电极上，形成第三电极的导电材料层设置于第二绝缘体上，所说第一和第三电极分别构成晶体管的漏和源极，反之亦然，所说第二电极构成晶体管的栅极，至少层叠结构的所说第二和第三电极及所说第一和第二绝缘体形成垂直于所说第一电极和／或所说衬底取向的台阶，形成栅绝缘层的垂直取向的绝缘材料层设置于所说第二电极和所说垂直台阶上，形成晶体管的有源半导体、并在所说第一电极和所说第三电极间形成基本垂直取向的晶体管沟道的半导体材料设置于所说第一电极、包括所说栅绝缘体和所说第三电极的所说垂直台阶的暴露部分上。
利用制造场效应晶体管的方法可以实现本发明的上述目的和优点，其特征在于，该方法包括以下步骤：在所说衬底上淀积构成第一电极的导电材料层；利用光刻工艺，在第一电极上形成由光刻胶构成且垂直于所说第一电极和／或所说衬底的台阶；在所说导电层和构成所说垂直台阶的所说光刻胶上分别淀积层状层叠结构的第一绝缘体、构成第二电极的导电材料、第二绝缘体和构成第三电极的导电材料；利用剥离法，去掉层叠于所说光刻胶上的所说结构和光刻胶本身，从而设置于第一电极上的留下的绝缘体-电极结构形成垂直于所说第一电极和／或所说衬底取向的台阶；在所说第一电极和所说垂直台阶上，淀积可溶的非晶有源半导体材料，使半导体材料与分别形成场效应晶体管的漏极或源极(反之也可)的所说第一和所说第三电极及构成场效应晶体管的栅极的所说第二电极接触，于是形成垂直取向的晶体管沟道。
场效应晶体管是金属氧化物场效应晶体管(MOSFET)时，优点是绝缘材料按垂直取向层淀积于垂直台阶上，设置在第二电极上，构成场效应晶体管的栅绝缘层，淀积发生在去掉了所说层叠结构和所说光刻胶后，但在淀积可溶的非晶有源半导体材料层前。
根据本发明，优点还在于有源半导体材料是非晶无机或有机半导体材料，但不必限于非晶半导体材料，也可以选用多晶或微晶无机或有机半导体材料。
从所附的从属权利要求中可以了解其它的特点和优点。
下面结合附图更详细地介绍本发明，其中：
图1a是如上所述的现有技术实例，
图1b是如上所述的另一现有技术实例，
图1c是根据现有技术的平面结型场效应晶体管的实例，
图2是本发明结型场效应晶体管的优选实施例，
图3是本发明MOSFET的优选实施例，
图4a-e展示了本发明方法实施例的不同工艺步骤，其中场效应晶体管形成为结型场效应晶体管，及
图5a，5b是本发明形成MOSFET的另外一些工艺步骤。
图2示出了本发明结型场效应晶体管(JFET)的实施例。如以下更详细介绍的，完全由薄膜技术实现。在衬底1上，设置构成晶体管的第一电极的导电材料层2。在该层上，设置形成第一绝缘体的绝缘材料层3a，在第一绝缘体3a上，设置构成晶体管的第二电极4的另一导电材料层4例如金属。在第二电极层4上，设置形成晶体管的第二绝缘体的绝缘材料3b，在第二绝缘体3b上，设置构成晶体管的第三电极的导电材料层5。
在形成为结型场效应晶体管时，第一电极2和第三电极5分别形成晶体管的漏极和源极，或反之也可。第二电极4形成栅极。第二和第三电极4、5及绝缘体3a、3b设置于第一电极2上，使它们靠在第一电极2和衬底1上，形成垂直台阶，其延伸部分由图2中的参考数字6表示。于是由第二和第三电极4、5及绝缘体3构成的结构仅覆盖衬底1的一部分，在第一电极2或衬底1上形成垂直台阶6的各层的水平延伸部分可以比较小。
可以是非晶、多晶或微晶无机或有机半导体材料的有源半导体材料层8设置于例如可以是晶体管的源极的第三电极5上、垂直台阶6上和包括在垂直台阶6中的栅极4的暴露垂直表面上直到第一电极2。栅极2和半导体材料8现在形成pn结。基本垂直的晶体管沟道9在有源半导体材料8中限定为p沟道或n沟道，并在第一电极2和第三电极5间延伸，基本上与栅极4处的pn结相邻。以此方式，图2所示结构形成结型场效应晶体管(JFET)。可以任意由第一电极2作为漏极，第三电极5作为源极，反过来也可以。晶体管效应，在这种情况下是晶体管沟道的有效尺寸，由加于pn结上的晶体管沟道的电场控制。
图3示出了根据本发明的MOSFET的实施例。如以下更具体介绍的，完全由薄膜技术实现。在衬底1上，设置构成晶体管的第一电极的导电材料层2。在该层上，设置形成第一绝缘体的绝缘材料层3a，在第一绝缘体3a上，设置构成晶体管的第二电极的另一导电材料层例如金属。在第二电极层4上，设置形成晶体管的第二绝缘体的绝缘材料3b，在第二绝缘体3b上，设置构成晶体管的第三电极的导电材料层5。
在形成MOSFET时，第一电极2和第三电极5分别形成晶体管的漏极和源极，反之也可。第二电极4形成栅极。第二和第三电极4、5及绝缘体3a、3b设置于第一电极2上，使它们靠在第一电极2和衬底1上，形成垂直台阶，其延伸部分由图2中的参考数字6表示。于是由第二和第三电极4、5及绝缘体3构成的结构仅覆盖衬底1的一部分，在第一电极2或衬底1上形成垂直台阶6的各层的水平延伸部分可以比较小。
在包括于垂直台阶6的栅极4的暴露垂直表面上，设置形成场效应晶体管栅绝缘体的绝缘材料7。在例如可以是晶体管的源极的第三电极5上、垂直台阶6上并向下到达第一电极2，设置可以是非晶、多晶或微晶无机或有机半导体材料的有源半导体材料层。栅极4通过栅绝缘体7与有源半导体材料8绝缘，以防止电荷注入。基本垂直的晶体管沟道限定在有源半导体材料8中，并在第一电极2和第三电极5间延伸，基本上与垂直台阶6相邻。以此方式，图2所示结构形成金属氧化物半导体场效应晶体管(MOSFET)。可以任意由第一电极2作为漏极，第三电极5作为源极，反过来也可以。晶体管效应可以是耗尽型或增强型，取决于栅电位。
应理解，图2和3所示实施例中的基片1并不想专门作为晶体管结构载体。另外，导电层2和第一电极设置于整个衬底上，即未构图，但同样可以构图，然后例如覆盖对应于由垂直台阶结构覆盖的衬底部分。例如，然后，图2所示实施例中的第一电极可以与垂直台阶6的表面齐平，其自身相对于衬底1形成台阶。这里，该垂直台阶例如可以与栅绝缘体7的垂直表面齐平。自然，这是指实现与有源半导体材料8必要接触的情况。如果第一电极与晶体管网络中其它晶体管的对应电极电连接，则具有相对于衬底的垂直台阶的第一电极具有附加的优点。为此，可以在垂直台阶外的衬底水平表面上设置导体。
下面结合图4a-e讨论本发明利用薄膜技术制造结型场效应晶体管的方法。与制造如图2和3所示的结型场效应晶体管有关的主要任务是形成垂直台阶，晶体管效应整个反映在该垂直台阶上。例如，可以使用所谓的剥离方法，已证明该方法能有效地形成垂直表面。
应理解，图4a-e所示且以下将讨论的不同工艺步骤是示意性的，已做了简化。
如图4a所示，在第一工艺步骤，导电材料层2淀积于其自身由绝缘或介质材料构成的基片1上。导电材料2将形成晶体管的第一电极。在导电材料2上，根据已知的光刻程序，淀积、掩蔽和腐蚀光刻胶，以便在第一电极2上形成带有垂直台阶11的构图光刻胶层10。这些示于图4b，包括该方法的第二工艺步骤。在图4c所示的第三工艺步骤，形成第一绝缘体的绝缘层3a、形成晶体管第二电极的导电材料4、形成第二绝缘体的第二绝缘层3b及形成晶体管第三电极的导电材料层5依次形成于其上。例如使用汽相淀积工艺，层3、4、5按水平叠置层覆盖第一电极2和光刻胶10上部的暴露部分，如图4c所示。
在第四工艺步骤，使用剥离方法，去除光刻胶上的层和光刻胶10自身。这可以利用溶剂工艺例如丙酮完成。在去除光刻胶10和其上的各层后，工件表现为第四工艺后图4d所示的状态，带有垂直于第一电极2或衬底1取向的台阶6。
然后，在图4e所示的第五工艺步骤，在第一电极2、第二电极4和垂直台阶6及第三电极5的上表面上，淀积可溶的非晶有源半导体材料8。于是有源半导体8水平和垂直覆盖该层状结构。在第一电极2构图且仅覆盖衬底1的一部分的情况下，例如，其自身形成与垂直台阶6齐平的垂直台阶，则另外存在与第一电极2和有源半导体材料8间接触有关的问题。
在根据本发明按薄膜技术制造MOSFET时，图4d所示的第四工艺步骤后，进行图5a所示的中间工艺步骤。在该另外的工艺步骤中，绝缘层6设置于第二电极4上，其表面在垂直台阶6中被覆盖。绝缘体7现在构成MOSFET的栅绝缘层，用于防止电荷注入。可以在一个工艺中形成栅绝缘体7，其中氧化物提供在第一电极2与衬底上。然后，用垂直腐蚀步骤形成在垂直方向取向的栅绝缘体7，使其覆盖栅极4。或者，也可以通过用可以按一种方式或另一种方式选择性氧化或加工的材料形成栅极4，在便在栅极的表面上形成绝缘体，从而提供栅绝缘体7。该过程较好是通过选择性氧化栅极4表面的材料完成。
在图5a所示的另一工艺步骤中提供了栅绝缘体7后，在图5b所示的工艺中，在第一电极2、绝缘体7、垂直台阶6和第三电极5的上表面上，施加可溶的非晶有源半导体材料8。该工艺步骤对应于图4e所示的第五工艺步骤。于是有源半导体材料水平和垂直覆盖该层状结构。在第一电极2构图且仅覆盖衬底1的一部分，但其某种程度上延伸到垂直叠置的各层之外的情况下，不存在与第一电极2和有源半导体材料8间接触有关的附加问题。
关于非晶有源半导体材料8的施加方法，例如可以用真空升华、真空淀积、旋涂和由溶液浇铸。这表明非晶有源半导体材料8原则上可构成为各种结构，例如按水平和垂直等不同取向覆盖栅极4。还应理解，各种有源材料可与非晶材料混合或结合，以提供具有特殊功能的场效应晶体管。如果场效应晶体管是JFET，则特别希望使用能与栅极自然形成肖特基结的材料，以便得到MESFET结构。
尽管原则上针对分立元件展示了图2和3所示的本发明场效应晶体管的制造方法，但是对于整层应用来说采用用于半连续或全连续卷到卷工艺的方法，与制造这类晶体管没有什么区别。有源半导体材料8可以象上述那样应用于连续工艺。因而，如果场效应晶体管是MOSFET，栅绝缘层也可以以此方式应用于连续工艺。在连续工艺中，有利的是垂直台阶6与该生产线的运动方向平行，栅绝缘体7和有源半导体材料都作为垂直台阶上的连续条施加。图4e或5b所示的最后工艺步骤后，可以从生产线上分离各晶体管，并以分立元件的形式完成各晶体管。
然而，带有大量晶体管的大部分生产线完全可以形成晶体管阵列，所说晶体管阵列进而可应用于制造有源存储组件，其中各晶体管作为存储元件。然后，必须通过形成用于连接的合适导电结构，按电网络的形式连接各晶体管。
一般说，这里所公开的垂直场效应晶体管可以形成为两维和三维集成电路中的构件。这种电路的可能应用有存储器、处理器等。使用基于本发明的晶体管的有源存储元件的明显优点是可以按小信号模式写入，按大信号模式读出，这将有利于矩阵网络形式的大存储组件中存储位置的电寻址。
不管本发明的场效晶体管的制造工艺如何，如上所述，可以通过利用连续生产线实现工艺过程。这种情况下，还可以利用印刷方法，并且不仅仅是利用VLSI元件的已知制造工艺，制造具有垂直几何结构的场效应晶体管如JFET和MOSFET。

Claims (14)

1．一种场效应晶体管，特别是具有基本垂直几何结构的结型场效应晶体管(JFET)，其中所说晶体管包括不导电材料的平面衬底(1)，其特征在于，构成第一电极的导电材料层(2)设置于衬底(1)上，形成第一绝缘体的绝缘材料层(3a)形成于第一电极(2)上，形成第二电极的导电材料层(4)设置于第一绝缘体(3a)上，形成第二绝缘体的另一绝缘材料层(3b)设置于第二电极(4)上，形成第三电极的导电材料层(5)设置于第二绝缘体(3b)上，所说第一电极(2)和第三电极(5)分别构成晶体管的漏和源极，反之亦然，所说第二电极(4)构成晶体管的栅极，至少层叠结构的所说第二(4)和第三电极(5)及所说第一(3a)和第二绝缘体(3b)形成垂直于所说第一电极(2)和／或所说衬底(1)取向的台阶(6)，形成晶体管的有源半导体的半导体材料(8)设置于所说第一电极(2)、所说第二电极(4)和所说第三电极(5)的暴露部分上，所说有源半导体(8)直接与栅极(4)接触，并在所说第一(2)和所说第三电极(5)间形成基本上垂直取向的晶体管沟道(9)。
2．一种场效应晶体管，特别是具有基本垂直几何结构的金属氧化物半导体场效应晶体管(MOSFET)，其中所说晶体管包括不导电材料的平面衬底(1)，其特征在于，构成第一电极的导电材料层(2)设置于衬底(1)上，形成第一绝缘体的绝缘材料层(3a)形成于第一电极(2)上，形成第二电极的导电材料层(4)设置于第一绝缘体(3a)上，形成第二绝缘体的另一绝缘材料层(3b)设置于第二电极(4)上，形成第三电极的导电材料层(5)设置于第二绝缘体(3b)上，所说第一电极(2)和第三电极(5)分别构成晶体管的漏和源极，反之亦然，所说第二电极(4)构成晶体管的栅极，至少层叠结构的所说第二电极(4)和所说第三电极(5)及所说第一(3a)和第二绝缘体(3b)形成垂直于所说第一电极(2)和／或所说衬底(1)取向的台阶(6)，形成栅绝缘体的垂直取向的绝缘材料层(7)设置于所说第二电极(4)和所说垂直台阶(6)上，形成晶体管的有源半导体、并在所说第一(2)和所说第三电极(5)间形成基本垂直取向的晶体管沟道(9)的半导体材料(8)设置于所说第一电极(2)、所说垂直台阶(6)的暴露部分及所说栅绝缘层(7)和所说第三电极(5)上。
3．根据权利要求1或2的场效应晶体管，其特征在于，第一电极(2)在衬底(1)上设置构图，并相对于衬底(1)形成另外的中间台阶，从而每个电极(2，4，5)相对于有源半导体(8)存在基本垂直的表面。
4．根据权利要求1或2的场效应晶体管，其特征在于，半导体材料(8)选自非晶、多晶、或微晶无机或有机半导体材料。
5．根据权利要求1或2的场效应晶体管，其特征在于，晶体管沟道(9)限定为有源半导体(8)的处于所说第一(2)和所说第三电极(5)之间、并与层叠结构形成的垂直台阶(6)相邻的部分。
6．根据权利要求1的场效应晶体管，其特征在于，半导体材料(8)和栅极(4)自然形成肖特基结(7)。
7．根据权利要求1的场效应晶体管，其特征在于，晶体管沟道(9)限定为在有源半导体(8)的处于所说第一(2)和第二(5)电极间、并与栅极(4)处的pn结相邻的垂直部分中的n沟道或p沟道。
8．根据权利要求2的场效应晶体管，其特征在于，栅绝缘体(7)形成为栅极(5)的垂直表面上的氧化物涂层。
9．根据权利要求8的场效应晶体管，其特征在于，通过选择氧化栅极(4)表面的电极材料形成氧化物涂层(7)。
10．一种制造具有基本垂直几何结构的场效应晶体管的方法，其中所说晶体管包括不导电材料构成的平面衬底(1)，其特征在于，该方法包括以下步骤：在所说衬底(1)上淀积构成第一电极的导电材料层(2)；利用光刻工艺，在第一电极(2)上形成由光刻胶(10)构成且垂直于所说第一电极(2)和／或所说衬底(1)的台阶(6)；在所说导电层(2)和构成所说垂直台阶(6)的所说光刻胶(10)上分别淀积层状层叠结构的第一绝缘体(3a)、构成第二电极的导电材料(4)、第二绝缘体(3b)和构成第三电极的导电材料(5)；利用剥离法，去掉层叠于所说光刻胶(10)上的所说结构和光刻胶本身，从而设置于第一电极(2)上的留下的绝缘体-电极结构形成垂直于所说第一电极(2)和／或所说衬底(1)取向的台阶(6)；在所说第一电极(2)和所说垂直台阶(6)上，淀积可溶的非晶有源半导体材料，使半导体材料与分别形成场效应晶体管的漏极或源极(反之也可)的所说第一电极(2)和所说第三电极(5)及构成场效应晶体管的栅极的所说第二电极(4)接触，于是形成垂直取向的晶体管沟道(9)。
11．根据权利要求10的方法，其中所述场效应晶体管是金属氧化物半导体场效应晶体管(MOSFET)，其特征在于绝缘材料按垂直取向的层淀积于垂直台阶(6)上，该绝缘材料设置于第二电极(5)上，构成场效应晶体管的栅绝缘体，所述淀积发生在去除了所说层叠结构和所说光刻胶(10)后，但在淀积可溶的非晶有源半导体材料(8)之前。
12．根据权利要求11的方法，其特征在于，栅绝缘体(7)由栅极(4)垂直表面上的氧化物涂层形成。
13．根据权利要求12的方法，其特征在于，通过选择性氧化栅极(4)表面的电极材料形成氧化物涂层(7)。
14．根据权利要求10的方法，其特征在于，第一电极(2)在衬底(1)上淀积构图，仅局部覆盖衬底(1)。
CNB998039977A 1998-01-16 1999-01-14 场效应晶体管 Expired - Fee Related CN1210808C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
NO980224 1998-01-16
NO980224A NO306528B1 (no) 1998-01-16 1998-01-16 Felteffekttransistor
NO985472A NO306529B1 (no) 1998-01-16 1998-11-23 Transistor
NO985472 1998-11-23

Publications (2)

Publication Number Publication Date
CN1293825A true CN1293825A (zh) 2001-05-02
CN1210808C CN1210808C (zh) 2005-07-13

Family

ID=26648813

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998039977A Expired - Fee Related CN1210808C (zh) 1998-01-16 1999-01-14 场效应晶体管

Country Status (14)

Country Link
US (1) US6429457B1 (zh)
EP (1) EP1051754B1 (zh)
JP (1) JP3495703B2 (zh)
KR (1) KR100368818B1 (zh)
CN (1) CN1210808C (zh)
AT (1) ATE222027T1 (zh)
AU (1) AU732134C (zh)
CA (1) CA2317759C (zh)
DE (1) DE69902441T2 (zh)
DK (1) DK1051754T3 (zh)
ES (1) ES2179619T3 (zh)
NO (1) NO306529B1 (zh)
RU (1) RU2189665C2 (zh)
WO (1) WO1999040631A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847048B2 (en) 2002-09-23 2005-01-25 Changchun Institute Of Applied Chemistry Chinese Academy Of Science Organic thin film transistor (OTFT)
CN100364108C (zh) * 2002-08-28 2008-01-23 中国科学院长春应用化学研究所 含有有机半导体的夹心型场效应晶体管及制作方法
CN100440566C (zh) * 2002-05-21 2008-12-03 株式会社半导体能源研究所 有机场效应晶体管
CN100452472C (zh) * 2003-06-09 2009-01-14 国际商业机器公司 有机场效晶体管及其制备方法
CN101661993B (zh) * 2008-08-28 2011-10-26 中国科学院微电子研究所 应用于有机电路的双金属电极结构及其制备方法
CN102779855A (zh) * 2012-07-06 2012-11-14 哈尔滨理工大学 双肖特基结氧化锌半导体薄膜晶体管及制作方法
CN104465989A (zh) * 2014-12-26 2015-03-25 中国科学院微电子研究所 三端原子开关器件及其制备方法
WO2023082330A1 (zh) * 2021-11-15 2023-05-19 武汉华星光电半导体显示技术有限公司 薄膜晶体管、电子装置及其制备方法及显示装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859548B2 (en) 1996-09-25 2005-02-22 Kabushiki Kaisha Toshiba Ultrasonic picture processing method and ultrasonic picture processing apparatus
NO315728B1 (no) * 2000-03-22 2003-10-13 Thin Film Electronics Asa Multidimensjonal adresseringsarkitektur for elektroniske innretninger
JP2004507096A (ja) * 2000-08-18 2004-03-04 シーメンス　アクチエンゲゼルシヤフト 有機電界効果トランジスタ（ｏｆｅｔ），該有機電界効果トランジスタの製造方法、前記有機電界効果トランジスタから形成される集積回路、及び該集積回路の使用
DE10045192A1 (de) 2000-09-13 2002-04-04 Siemens Ag Organischer Datenspeicher, RFID-Tag mit organischem Datenspeicher, Verwendung eines organischen Datenspeichers
AU2002340793A1 (en) * 2001-05-07 2002-11-18 Coatue Corporation Molecular memory device
WO2002091476A1 (en) 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Floating gate memory device using composite molecular material
US6873540B2 (en) * 2001-05-07 2005-03-29 Advanced Micro Devices, Inc. Molecular memory cell
AU2002340795A1 (en) 2001-05-07 2002-11-18 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
JP4731794B2 (ja) * 2001-05-07 2011-07-27 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリ効果を有するスイッチ素子及び該素子をスイッチングさせる方法
EP1397809B1 (en) * 2001-05-07 2007-06-27 Advanced Micro Devices, Inc. A memory device with a self-assembled polymer film and method of making the same
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
DE60130586T2 (de) 2001-08-13 2008-06-19 Advanced Micro Devices, Inc., Sunnyvale Speicherzelle
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
JP4247377B2 (ja) * 2001-12-28 2009-04-02 独立行政法人産業技術総合研究所 薄膜トランジスタ及びその製造方法
KR100433407B1 (ko) * 2002-02-06 2004-05-31 삼성광주전자 주식회사 업라이트형 진공청소기
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
KR100417461B1 (ko) * 2002-07-12 2004-02-05 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6821811B2 (en) * 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
US7012276B2 (en) * 2002-09-17 2006-03-14 Advanced Micro Devices, Inc. Organic thin film Zener diodes
EP1498957A1 (de) * 2003-07-14 2005-01-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
US7659138B2 (en) * 2003-12-26 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an organic semiconductor element
US7554121B2 (en) * 2003-12-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor device
RU2004133958A (ru) * 2004-11-23 2006-05-10 Брон Цой (RU) Пучковый микроэлектронный элемент
JP4667096B2 (ja) * 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
GB0912034D0 (en) 2009-07-10 2009-08-19 Cambridge Entpr Ltd Patterning
GB0913456D0 (en) 2009-08-03 2009-09-16 Cambridge Entpr Ltd Printed electronic device
US10032924B2 (en) 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
US9653493B2 (en) * 2015-06-12 2017-05-16 Eastman Kodak Company Bottom-gate and top-gate VTFTs on common structure
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors
CN109037347A (zh) * 2018-07-28 2018-12-18 张玉英 一种具有三明治结构的钛酸铋薄膜晶体管及制备方法
KR102551995B1 (ko) * 2018-11-16 2023-07-06 엘지디스플레이 주식회사 수직 구조 트랜지스터 및 전자장치
KR102580260B1 (ko) 2021-10-12 2023-09-19 성균관대학교산학협력단 수직 성장한 결정립을 가지는 활성층을 포함하는 스페이스-프리 수직 전계 효과 트랜지스터

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587540A (en) * 1982-04-05 1986-05-06 International Business Machines Corporation Vertical MESFET with mesa step defining gate length
JPS59208783A (ja) * 1983-05-12 1984-11-27 Seiko Instr & Electronics Ltd 薄膜トランジスタ
US4677451A (en) * 1985-05-24 1987-06-30 Hughes Aircraft Company Vertical channel field effect transistor
US4735918A (en) * 1985-05-24 1988-04-05 Hughes Aircraft Company Vertical channel field effect transistor
US4903089A (en) * 1988-02-02 1990-02-20 Massachusetts Institute Of Technology Vertical transistor device fabricated with semiconductor regrowth
US5047812A (en) 1989-02-27 1991-09-10 Motorola, Inc. Insulated gate field effect device
US5206531A (en) * 1990-03-19 1993-04-27 Lockheed Sanders, Inc. Semiconductor device having a control gate with reduced semiconductor contact
JPH0793441B2 (ja) 1992-04-24 1995-10-09 ヒュンダイ エレクトロニクス インダストリーズ カンパニー リミテッド 薄膜トランジスタ及びその製造方法
US5668391A (en) * 1995-08-02 1997-09-16 Lg Semicon Co., Ltd. Vertical thin film transistor
US5780911A (en) 1995-11-29 1998-07-14 Lg Semicon Co., Ltd. Thin film transistor and method for fabricating the same
US5990509A (en) * 1997-01-22 1999-11-23 International Business Machines Corporation 2F-square memory cell for gigabit memory applications

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100440566C (zh) * 2002-05-21 2008-12-03 株式会社半导体能源研究所 有机场效应晶体管
CN100364108C (zh) * 2002-08-28 2008-01-23 中国科学院长春应用化学研究所 含有有机半导体的夹心型场效应晶体管及制作方法
US6847048B2 (en) 2002-09-23 2005-01-25 Changchun Institute Of Applied Chemistry Chinese Academy Of Science Organic thin film transistor (OTFT)
CN100452472C (zh) * 2003-06-09 2009-01-14 国际商业机器公司 有机场效晶体管及其制备方法
CN101661993B (zh) * 2008-08-28 2011-10-26 中国科学院微电子研究所 应用于有机电路的双金属电极结构及其制备方法
CN102779855A (zh) * 2012-07-06 2012-11-14 哈尔滨理工大学 双肖特基结氧化锌半导体薄膜晶体管及制作方法
CN102779855B (zh) * 2012-07-06 2015-08-12 哈尔滨理工大学 双肖特基结氧化锌半导体薄膜晶体管及制作方法
CN104465989A (zh) * 2014-12-26 2015-03-25 中国科学院微电子研究所 三端原子开关器件及其制备方法
CN104465989B (zh) * 2014-12-26 2017-02-22 中国科学院微电子研究所 三端原子开关器件及其制备方法
WO2023082330A1 (zh) * 2021-11-15 2023-05-19 武汉华星光电半导体显示技术有限公司 薄膜晶体管、电子装置及其制备方法及显示装置

Also Published As

Publication number Publication date
WO1999040631A1 (en) 1999-08-12
US6429457B1 (en) 2002-08-06
AU732134B2 (en) 2001-04-12
KR100368818B1 (ko) 2003-01-24
CA2317759C (en) 2004-06-22
NO306529B1 (no) 1999-11-15
NO985472L (no) 1999-07-19
AU732134C (en) 2001-11-22
AU2552099A (en) 1999-08-23
DE69902441D1 (de) 2002-09-12
DK1051754T3 (da) 2002-09-02
DE69902441T2 (de) 2003-04-17
EP1051754A1 (en) 2000-11-15
KR20010034186A (ko) 2001-04-25
JP3495703B2 (ja) 2004-02-09
CN1210808C (zh) 2005-07-13
CA2317759A1 (en) 1999-08-12
EP1051754B1 (en) 2002-08-07
JP2002503035A (ja) 2002-01-29
NO985472D0 (no) 1998-11-23
ATE222027T1 (de) 2002-08-15
ES2179619T3 (es) 2003-01-16
RU2189665C2 (ru) 2002-09-20

Similar Documents

Publication Publication Date Title
CN1210808C (zh) 场效应晶体管
CN1142588C (zh) 提供双功函数掺杂的方法及保护绝缘帽盖
CN1930689A (zh) 沟槽栅晶体管及其制造
RU2000121548A (ru) Полевой транзистор
CN1507057A (zh) 多重栅极结构及其制造方法
CN1839483A (zh) 高密度finfet集成方案
CN1095860A (zh) 制造绝缘体上的硅结构的半导体器件的方法
CN1992185A (zh) 制造半导体器件的鳍式场效应晶体管的方法
CN1695237A (zh) 半导体器件处理
CN1075246C (zh) 半导体器件及其制造方法
CN1032286C (zh) 用于半导体存储器件的薄膜晶体管及其制造方法
CN101075617A (zh) 半导体器件及其制造方法
CN1726597A (zh) 垂直绝缘栅晶体管及其制作方法
CN1845337A (zh) 具有长栅极和致密节距的场效应晶体管设计及其制造方法
CN1770471A (zh) 鳍型场效应晶体管及其制造方法
CN1111905C (zh) 半导体器件的制造方法
KR960036096A (ko) 반도체장치 및 그 제조방법
CN1118102C (zh) 绝缘栅型半导体器件及其制法
KR20210129562A (ko) 스페이서 내에 에어 보이드를 갖는 반도체 디바이스
CN1101457A (zh) 制造金属氧化物半导体场效应晶体管的方法
CN1186335A (zh) 制造半导体器件的方法
CN1585137A (zh) 不对称的薄膜晶体管结构
CN1205659C (zh) 制造半导体器件的方法及其半导体器件
CN1303700C (zh) 具有台阶型栅氧化层的射频soi功率nmosfet及其制造方法
WO2022258151A1 (en) Semiconductor architecture and method of manufacturing semiconductor architecture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee