CN1184811C - 处理网格编码视频输入信号的系统和方法 - Google Patents

处理网格编码视频输入信号的系统和方法 Download PDF

Info

Publication number
CN1184811C
CN1184811C CNB971103461A CN97110346A CN1184811C CN 1184811 C CN1184811 C CN 1184811C CN B971103461 A CNB971103461 A CN B971103461A CN 97110346 A CN97110346 A CN 97110346A CN 1184811 C CN1184811 C CN 1184811C
Authority
CN
China
Prior art keywords
data
unit
signal
grid
trellis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB971103461A
Other languages
English (en)
Other versions
CN1168600A (zh
Inventor
胡克仁
林威廉
莫里斯·D·考德威尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technicolor SA
Original Assignee
Thomson Consumer Electronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Consumer Electronics SA filed Critical Thomson Consumer Electronics SA
Publication of CN1168600A publication Critical patent/CN1168600A/zh
Application granted granted Critical
Publication of CN1184811C publication Critical patent/CN1184811C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
    • H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving MPEG packets from an IP network
    • H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation

Abstract

在多种工作方式间无缝转换的自适应网格译码器(40)。该译码器利用具有预定数目状态的单一状态转移网格调整数据类型转移。该系统对分别以包含与不同方式相关的不同数目等级的不同格式所编码的网格编码视频数据进行译码。该译码器系统响应在方式间进行辨别的构形信号自适应地操作并采用具有相同数目网格译码状态的状态转移网格对不同格式编码数据译码。响应从一种到另一种数据类型转移产生的同步信号(10)或响应方式变更还可将状态转移译码网格复位到预定状态。

Description

处理网格编码视频输入 信号的系统和方法
本发明涉及数字信号处理领域，更具体地说涉及适用于对例如多方式网格编码的高清晰度电视(HDTV)类型信号进行译码的一种网格译码器。
在广播和通信应用中，采用网格编码改进信号抗扰度。与其它技术相结合来使用网格编码以抗特定噪声源。这些技术中的一种是数据交错，该技术用于抗传输期间可能发生的干扰脉冲。在这一技术中，在传输之前以规定序列排列(交错)数据，并在接收时恢复(去交错)原始序列。该操作以预定序列按时间扩展或分散数据，因此在传输期间的数据损失不会导致相关数据的损失。代之以，任何数据损失被分散，因此更易于被隐蔽或被纠正。用于提供抗扰度的另一技术是干扰抑制滤波，该技术可用于防止信号受数据相关串扰和同波道干扰。
在由美国先进电视系统委员会(ATSC)1995年4月12日制定的“HDTV传输的数字电视标准”(以下称为HDTV标准)的第4.2.4-4.2.6(附录D)、10.2.3.9、10.2.3.10节和其它节中，提出了在美国的高清晰度电视的网格编码要求。HDTV标准提出了采用交错功能的网格编码系统，在发射机中包含12个并联的网格编码器，在接收机中包含12个并联的网格译码器，用于处理12个交错的数据流。HDTV标准网格编码系统还在接收机译码器中运用一个干扰抑制滤波器，以便衰减与NTSC频率相关的串扰和同波道干扰。由HDTV标准所规定的干扰抑制滤波器是可选择的并可依据被译码的具体数据动态应用。
与网格译码一起使用的交错码或可动态选择的滤波器功能引入了额外的网格译码器设计限制和工作方式。这些额外的设计限制和工作方式显著地使例如HDTV接收机应用的网格译码功能的设计和实现复杂化。尤其是，当要求网格译码器在多种方式之间提供无缝转换时，例如当在NTSC滤波和非滤波输入数据之间转换时，或者在HDTV节目频道之间转换时，增大了复杂性。此外，与消费者HDTV接收机相关的成本和硬件限制要求一种有效节省费用的网格译码器设计。这种节省费用的设计方案可采用能够适应交错数据流和多种工作方式的一种有效网格译码器结构。
本发明的目的是提供一种数字信号处理系统的多方式网格译码器。按照本发明的原理，网格译码系统包括一个在不同工作方式之间作无缝转换的自适应网格译码器。所公开的一个系统利用具有预定数目状态的一个单独的译码网格。该译码网格在多种方式之间切换并提供在不同数据类型之间的转换。
在一种用于处理网格编码输入视频信号的系统中，一个预处理器将输入信号置于多个预处理方式(例如，滤波和非滤波方式)之一之下。该预处理器提供已处理的信号，该信号呈现多个不同信号格式之一，例如部分响应和常规格式，这些格式包含不同数目的等级，例如15个等级或8个等级，并与不同方式相关联。网格译码器对已处理信号译码，以提供网格译码的输出数据。该网格译码器利用具有相同数目网格状态的状态转移网格对已处理的不同信号格式的信号进行译码。
按照本发明的一个特征，该译码器包括一个用于响应数据类型转换或方式变更产生同步信号的控制网络。该译码器还采用一个响应同步信号复位以预定状态的状态转移编码网格。
附图中：
图1表示按照本发明的网格译码系统，用于对多个交错的数据流译码并提供在多种工作方式之间的无缝转换。
图2表示如在HDTV标准中所述的网格编码器，预编码器和码元映像器。
图3是从图2的编码系统导出的编码器状态表。
图4是对未用NTSC同波道干扰抑制滤波器作预滤波处理的网格译码数据导出的一种四状态网格图。
图5是对已用NTSC同波道干扰抑制滤波器作预滤波处理的网格译码数据导出的一种八状态网格图。
图6是表示适于用在图1的网格译码器中的一种按照本发明的分支度量计算机结构的方框图。
图7是表示适于用在图6的分支度量计算机结构中的一种按照本发明的分支度量计算单元结构的示意图。
图8是表示适于用在图9的“相加-比较-选择”(ACS)功能结构中的，按照本发明的单个ACS单元的结构的示意图。
图9是表示适于用在图1的网格译码器中的，按照本发明的ACS功能结构的示意图。
图10是表示适于用在图1的网格译码器中的，按照本发明的后向扫描控制单元结构的示意图。
图11是表示适于用在图1的网格译码器中的按照本发明的网格去映像器结构的示意图。
图12表示在HDTV接收机系统说明中的一种按照本发明的可无缝转换的网格译码器，该译码器自适应译码已滤波或未滤波数据的多个交错的数据流。
图13示出了按照本发明、用于执行在交错数据的网格译码中所使用的网格后向扫描功能的过程的流程图。
图14示出了按照本发明的在交错数据的网格译码中所使用的前向扫描过程的流程图。
图15示出了按照本发明的结合图13和图14过程的网格译码过程，该过程实施图10的后向扫描控制功能。
图1示出了按照本发明的一个视频接收机网格译码系统24，用于对多个交错数据流译码，例如对按照HDTV标准编码的数据译码。该系统对预处理为多种格式(例如常规的8级格式和部分响应的15级格式)并且还被以多种方式(滤波或非滤波方式)中的一个进行预处理的数据流作自适应译码。该系统还在滤波数据方式和非滤波数据方式之间提供无缝维特比译码转换。此外，图1的译码器24利用单个自适应网格译码功能而不是如HDTV标准中所描述的多个并联网格译码器。
虽然所公开的系统是从HDTV接收机系统的角度描述的，它只是举例而已。本文所公开的系统也可用在其它类型的通信系统中。该系统还可用在包括其它类型预处理方式和功能、其它类型滤波功能和各种数据交错方法以及增强信号抗扰度的其它方式的其它类型工作方式下。
总的说来，在图1中，来自解调器(未示出)的网格编码输入数据“数据1”输入到同步控制单元10。在每个码元由一个赋予的数字值表示的情况下，已知“数据1”为数据码元的二进制数据序列形式。已知码元组在复平面中被表示为一组称之为信号群集的点。单元10检测“数据1”内的“场”和“段”同步信号。数据“场”包含多个段，每个段包括多个数据包。在HDTV标准第10.2.3.9-10.2.3.13节和4.2.6-4.2.7(附录D)节中对这些同步信号作了定义。单元10利用这些检测的同步信号重新组合“数据1”并将所输出的重新组合数据提供给分支度量计算机(BMC)30和延迟单元70。同步控制单元10还产生寄存器复位和寄存器允许信号，R/E，它们用于在通电时，一旦出现不同步状态，就对图1的译码器24复位和同步，或者例如响应诸如整个系统复位的另一输入。如稍后将说明的，单元10还响应来自同步监视器80的不同步信号产生R/E信号。此外，利用一输入信号“构形”来配置图1系统部件，以对已滤波或未滤波的数据译码。“构形”信号指出“数据1”是否已由NTSC同波道干扰抑制滤波器预滤波。可以用一个控制处理器(为简化附图未示出)来提供“构形”信号，该控制处理器与图1用于控制整个系统功能的部件通信，或者例如可以作为来自一个表明滤波器存在的源的离散信号提供“构形”信号。将结合图12进一步说明干扰抑制滤波器的用途。
分支度量计算机30计算每一收到数据码元的一组值(量度)。该量度代表一收到码元与包含码元群集的组中其它点的接近程度。将计算的量度输出到代码序列检测系统40，该系统40采用公知的维特比译码算法。从利用“相加-比较-选择”(ACS)单元43和后向扫描控制单元47实施的一个示范维特比译码系统的角度描述了代码序列检测系统。ACS单元43利用来自单元30的量度执行一系列重复的相加比较选择运算，以提供判定位序列到后向扫描控制单元47和单元30。由ACS单元43输出的判定位指出对来自单元30的量度作相加比较选择运算的结果。后向扫描单元47利用来自单元43的判定位为收到的数据码元确定可能已由编码器编码的最有可能的相应位序列。此外，来自单元43的输入判定位用在滤波方式中以在单元30结构内的分支度量计算信号路径之间进行选择。同步监视器80确定通过对来自ACS单元43内的相加比较选择计算单元之一的度量值估算是否已使从单元10输出的重新组合数据正确地同步。监视器80根据该度量值估算产生为单元10和其它接收机部件所使用的不同步信号。
后向扫描单元47输出一个网格译码的判定位序列到网格去映像器60和再编码器50。单元50对来自单元47的位序列再编码，以将再编码的位序列提供给去映像器60。另外，将从单元10经由单元70延迟的重新组合数据提供到网格去映像器60。网格去映像器60利用来自单元47、50和70的输入数据识别传输的数据码元，并恢复相应的原始编码数据。从去映像器60所得到的恢复原始数据由组合器90组合为数据字节并按需要输出到其它接收机部件。
现在说明图1网格译码器24的详细操作。关于这一点，注意到维特比译码、分支度量计算和网格编码是公知的，例如在Lee和Messerschmidt(Kluwer Academic Press，Boston，MA，USA，1988)的参考文献“数字通信”中作了总体描述。
到网格译码器24的“数据1”输入信号利用图2中所描绘的编码功能按照HDTV标准(附录D的第4.2.5节和其它节)进行编码。图2表示出两个输入数据位X1和X2是按三个位Z2，Z1和Z0编码的。每三位字对应于8个码元R之一。为此，如已知的，用一个包含滤波分量加法器100和寄存器105的预编码器102处理X2，以提供编码位Z2。如已知的，用一个包含加法器115和寄存器110和120的网格编码器103按两个位Z1和Z0对X1编码。如图2中映像器125所表明的，来自图2编码器功能的输出数据字被映射为数据字或码元R的十进制值序列。由图3的伴随状态转移表来表示出图2编码器的操作。
来自图2编码器的数据输出R代表包含4个陪集中的8个点或级的码元群集。陪集值为：陪集A＝(A-，A+)＝(-7，+1)；陪集B＝(B-，B+)＝(-5，+3)；陪集C＝(C-，C+)＝(-3，+5)；和陪集D＝(D-，D+)＝(-1，+7)。该映射是任意的。也可使用其它映射，例如在HDTV标准第5.1节中提到的有线操作的16级映射。以该形式编码的数据被调制到载波上并传送到HDTV接收机。
如稍后将说明的，在图12所示HDTV接收机的情况下，将残留边带(VSB)调制的编码数据施加到输入处理器和解调器单元750。在进行网格译码之前，由预处理器27预处理解调的数据，该预处理器27包含NTSC同波道干扰抑制滤波器22和多路复用器28。在图12的预处理器27中，由多路复用器28响应“构形”信号选择来自单元750的解调数据或从单元750经NTSC干扰抑制滤波器22滤波的解调数据。由网格译码器24对多路复用器28所选择的数据译码。如已知的，网格译码前未经由单元22预滤波的数据具有含8个编码级的数据格式，该数据格式被在通信过程中出现的任何噪声或干扰更改。然而，在网格译码前经单元22预滤波的数据具有含15个编码级的数据格式，如已知的，也被通信过程中出现的任何噪声或干扰所更改。
如已知的，在采用干扰抑制滤波器22的滤波方式下，需要八个状态的网格译码器，在未采用滤波器22的非滤波方式下，需要四个状态的网格译码器。网格译码系统24(图1)有益地包括一个单一的八状态网格结构和方式之间的无缝转换。例如，译码器24提供对可选滤波器方式和对由程序变更和其它类型转移产生的数据中断这二者的无缝转换。译码器24输出的网格译码和段内码元去交错的数据被提供到单元760。然后如稍后将要说明的，在被传送到用于处理和显示的其它HDTV接收机部件之前，由输出处理器760对来自译码器24的码元去交错数据进行进一步的处理。
网格译码器24的无缝转换能力源于该译码器构造和各个译码部件的设计。译码器24构造的关键特征在于它包括一个既用于滤波数据输入方式又用于非滤波数据输入方式的单一的八状态ACS单元(单元43)。这就允许维特比译码器40透明地对滤波的或未滤波的数据译码，而不用考虑“构形”构形信号的状态。本发明人已认识到，可以用一个八状态ACS单元来模拟非滤波方式所需的四状态ACS构造。这是因为在非滤波方式下BMC单元30执行并行等效计算以提供重复的分支度量值到ACS单元43。所公开的ACS结构不仅在对其提供输入重复值时模拟所需的四状态ACS构造，而且允许ACS单元43在滤波和非滤波方式下以相同方式工作。译码器24的另一特征在于，它包括一个响应输入构形信号“构形”的自适应结构。“构形”信号表明译码器24的输入数据是否被NTSC干扰抑制滤波器滤波。这些特征使译码器24能够在与NTSC滤波器的选择使用相关的滤波和非滤波方式之间进行无缝操作。
控制单元10检测输入“数据1”中的HDTV标准兼容的“场”和“段”同步信号。“场”和“段”同步信号未作网格编码或预编码。因此，可以用HDTV标准第10.2.3.9和10.3.2-10.3.3.3节中说明的公知技术检测同步信号。在单元10内用这些同步信号对包含在“数据1”中的数据进行缓冲和重新组合，将分离了同步信息的输出重新组合数据段提供到BMC单元30和延迟单元70。通过在缓冲寄存器或等效存储器中顺序存储数据，接着从寄存器输出删除了非数据同步包的数据来对数据进行重新组合。在存储前或存储后可以去除非数据包。从单元10输出的编码的重新组合数据是连续段的形式。每个段包含12个交错数据流(SP1-SP12)的连续序列包。每个包包含一个如HDTV标准中所定义的编码数据码元。连续段以及连续包均不包含插入的同步间隔。也可利用其它数据重组方法。例如，代替检测和去除同步间隔，译码器24可检测同步间隔并利用同步间隔持续期间的复位和寄存器允许信号使译码器24功能无效或保持在一已知状态。
控制单元10还产生“复位/允许”信号R/E，用于使译码器24复位和同步。在加电以及响应来自同步监视器80表明非同步数据状态的信号时产生R/E信号。也可响应一外部输入信号，例如整个系统复位或程序变更指示信号来产生R/E信号。译码器24的结构容许响应R/E信号再同步网格译码操作。这一再同步能力允许译码器24的单一网格译码功能提供对可选滤波方式以及数据中断的无缝转换，即，不会招致观看者非议的转换。
控制单元10还利用“构形”信号检测滤波数据方式，并在该方式下结合另一功能来校正由NTSC干扰抑制滤波器引起的数据不纯。数据不纯发生在段同步之后出现十二个码元间隔的四个码元包中。在滤波数据方式下，同波道干扰抑制滤波器从当前数据段的并置(即同一相关码元包)编码数据码元减去先前数据段的编码数据码元。这一运算产生部分响应输入数据(HDTV标准第10.2.3.8和10.2.3.9节)。然而，当同步间隔(持续时间期间的四个码元)比四个码元包超前十二个码元间隔时，该减法出错。这是因为从这四个码元包减去同步值和未并置的码元值。因此，在滤波数据方式下，单元10标识在段同步间隔之后出现十二个码元的四个码元包。此外，单元10加回在干扰抑制滤波器中减去的所存储同步值，并减去所存储的正确码元包数据(在段同步之前的四个并置码元包)。以这种方式，在滤波数据方式下单元10提供一已校正的部分响应重排数据输出到单元30和70。在HDTV标准的第10.2.3.9节和图10.12中建议了一种类似的校正部分响应数据的方法。
分支度量计算机30计算从单元10接收的每个编码的交错重排码元的值(量度)。计算的量度由单元40作维特比译码，单元40包括“相加-比较-选择”(ACS)单元43和后向扫描控制单元47。图6示出了图1的分支度量计算机(BMC)单元30的结构。图7示出了图6的单个BMC单元的结构，它代表BMU1-BMU8单元(单元600-635)中的每一个。提供给图6的单元BMU1-BMU8的S输入端的输入数据包括来自单元10的交错码元数据和来自ACS单元43(图1)的输入。码元数据和ACS输入(ACSI)在图7中分别各自标识为向单元700和730的输入。
图7的BMC单元顺序处理来自单元10的已编码的交错码元序列。在由“构形”信号所选择的一种非滤波的数据方式下，加法器700让来自单元10的数据中第一交错码元的输入码元数据不经改变地通过。在该方式下，多路复用器(MUX)705输出零值到加法器700。第一和第二距离计算机710和715分别计算来自第一和第二陪集的编码输入码元的欧几里德几何距离，并提供两个相应的量度值输出，“分支度量数据1”和“分支度量数据2”。表I定义了由每个BMU单元距离计算机执行的陪集计算，例如，对于BMU1计算出分别对陪集A和C的近似程度。同样，第一和第二距离计算机710和715各经由寄存器740和735提供输出位C和D。位C和D指出输入码元最靠近第一和第二陪集中的每一个陪集内的两个值中的哪一个。寄存器740和735各包含串联连接的单个位的寄存器，通过该单个位的寄存器位C和D分别被周期性移位。以这种方式，从寄存器740和735顺序输出来自单元10(图1)的12个交错码元中每个的输出位C和D。该距离计算机一般利用查询表来实现，但也可用其它方法加以实施，例如通过用减法、绝对值和比较运算来计算距离。
                   表I
 BMU单元            陪集定义
  第一距离计算机   第二距离计算机 陪集W
 BMU1     A     C     A
 BMU2     B     D     C
 BMU3     B     D     A
 BMU4     A     C     C
 BMU5     C     A     B
 BMU6     D     B     D
 BMU7     D     B     B
 BMU8     C     A     D
在已滤波数据操作方式下，加法器700将来自单元10的数据中的第一交错码元的输入码元数据与从单元720经多路复用器725和705来的陪集值W+或陪集值W-相加。如前所述，由距离计算机710和715处理相加的数据。陪集值W+和W-属于四个先前定义的陪集A-D之一。单个BMU单元所采用的特定W+和W-陪集值是从对应表I中所定义的特定BMU单元的四个已定义陪集中选出的。选择W+和W-陪集把来自单元10的已修改的输入码元数据恢复为能够由距离计算机710和715处理的码元数据。这一操作在滤波方式下是需要的，因为交错和同波道干扰抑制滤波的结合产生如前所述的部分响应输入数据而不是在非滤波方式下产生的常规码元数据(HDTV标准第10.2.3.8和10.2.3.9节)。根据来自ACS单元43的ACSI输入判定位的状态和位输入信号A和B的状态，多路复用器730经多路复用器725决定在加法器700中是否将W+或W-与已修改的输入数据相加。来自单元43的ACSI输入判定位决定输入A或输入B是否在用加法器700求和的W+和W-值之间进行选择。例如，如果ACSI＝1，多路复用器730选择输入B，而如果B＝1，经多路复用器730多路复用器725选择W+在加法器700中相加。在图6中示出了A和B输入的互连，例如，单元BMU4的A和B分别由BMU5和BMU8提供(图6)。图7的BMC单元在滤波方式下的其余操作与相对非滤波方式所描述的操作相同。
图1的BMC单元30类似地顺序处理来自单元10的重排数据段的其余交错码元。在全部处理完重排数据段之后，BMC单元30重复所述处理，以来自单元10的下一重排数据段的第一交错数据码元包开始。
图6中以总体BMC结构示出了各个相同的BMU单元(BMU1-BMU8)的互连。来自单元10的交错码元数据输入到单元BMU1-BMU8的S输入端，并如针对图7示范单元所描述的，由这些互连单元中的每一个进行处理。在单元BMU1-BMU8的V0和V1端上所得到“分支度量数据1”和“分支度量数据2”输出提供给ACS单元43(图1)。图1的ACS单元43利用来自单元30的每一BMU单元的“分支度量数据1”和“分支度量数据2”输出执行一系列重复相加比较选择运算。
图9示出了在包含图1单元43总体ACS结构的各个ACS单元之间的互连。在图9中，将一种单个的八状态ACS结构用于滤波和非滤波数据输入方式。图9的ACS结构实施图5滤波方式的八状态转移图。每个ACS单元(单元900-935)与一个网格状态(000…111)相关联。图4的四状态转移图表示非滤波方式的等效网格状态转移。图5状态转移图中所示出的状态重排进一步阐明了图9所示的互连。
图8示出了代表图9每一个ACS单元(单元900-935)的一单独ACS单元的结构。图9的ACS结构顺序处理来自单元30(图1)的各个交错数据码元的分支度量数据。图8的加法器805和810将从其它ACS单元获得的输入“路径度量数据1”和输入“路径度量数据2”与来自BMU单元30(图1)的交错数据码元的“分支度量数据1”和“分支度量数据2”输出相加。单元815比较来自单元805和810的两个得到的数据和。指出两个和数之中哪一个较小的单个判定位输出由单元815输出到寄存器800和多路复用器820。多路复用器820从单元805和810的输出选择较小的和数。在寄存器825的输出端这一所选择的和数作为“输出路径度量数据”出现。
寄存器800包含十二个串联连接的单独一位的寄存器，通过该寄存器来自单元815的判定位输出被周期性移位。作为ACSI输出提供到单元30(图1)的判定位输出被寄存器800加上一12周期延迟。提供给后向扫描控制单元47(图1)的判定位输出被寄存器800加上一单周期延迟。以这种方式，从寄存器800顺序输出与12个交错码元中每一个相关联的每单个判定位输出。类似地，寄存器825包含串联连接的各个寄存器，通过该寄存器来自单元820的“输出路径度量数据”被周期性地移位。以这种方式从寄存器825顺序输出与12个交错码元中每一个相关联的“输出路径度量数据”。按照ACS单元处理分辨率要求来选择单元825内串联连接寄存器的位宽度。
按照图9的互连图，来自寄存器825的“输出路径度量数据”被提供到两个其它的ACS单元。例如，来自图9的ACS单元900的“输出路径度量数据”被提供到ACS单元910和915输入端的“输入路径度量数据1”、V2。类似地，按照图9互连图由两个另外的ACS单元提供给图8加法器805和810的“输入路径度量数据1”和“输入路径度量数据2”。例如，ACS单元905提供ACS单元900输入端的“输入路径度量数据1”、V2，ACS单元925提供ACS单元900输入端的“输入路径度量数据2”、V3。指出对来自单元30(图1)的量度的相加比较选择运算序列结果的判定位序列从图8的寄存器800加上一单周期延迟后输出到后向扫描控制单元47，并在加上一12周期的延迟后输出到单元30(图1)。单元43的八个ACS单元中的每一个提供一判定位序列到单元47和30。对于单元10提供的每个交错码元包，从单元43以并行方式周期性地输出八个判定位到单元47和30。按表II中所表明的互连BMC单元30和ACS单元43(图1)。单元30和43分别在图6和9中示出。
            表II
    输出   连接到输入端
 BMU1-V0   V0-ACS单元905
 BMU1-V1   V0-ACS单元900
 BMU2-V0   V0-ACS单元915
 BMU2-V1   V0-ACS单元910
 BMU3-V0   V1-ACS单元915
 BMU3-V1   V1-ACS单元910
 BMU4-V0   V1-ACS单元905
 BMU4-V1   V1-ACS单元900
 BMU5-V0   V0-ACS单元925
 BMU5-V1   V0-ACS单元920
 BMU6-V0   V0-ACS单元935
 BMU6-V1   V0-ACS单元930
 BMU7-V0   V1-ACS单元935
 BMU7-V1   V1-ACS单元930
 BMU8-V0   V1-ACS单元925
 BMU8-V1   V1-ACS单元920
 ACSI单元900   BMU2-ACSI
 ACSI单元905   BMU1-ACSI
 ACSI单元910   BMU6-ACSI
 ACSI单元915   BMU5-ACSI
 ACSI单元920   BMU3-ACSI
 ACSI单元925   BMU4-ACSI
 ACSI单元930   BMU7-ACSI
 ACSI单元935   BMU8-ACSI
在非滤波方式下，对于一个给定的所收到非滤波码元，存在四个不同分支量度值的最大值。并且，在该方式下，BMC单元30执行十六次并行计算以提供十六个分支量度值到ACS单元43，单个计算被重复四次。因此，提供到单元43的十六个值包括四个不同分支量度值的重复。输入到单元43的重复分支量度值使ACS单元43(图9)的结构能够模拟图4的所需四状态ACS网格。注意实际上由于系统噪声，BMC单元30只是大致上而非完全地重复分支量度值。
在滤波方式下，BMC单元30(图1)产生每个输入码元的十五个不同分支量度值的最大值，并按照图5的八状态ACS网格操作。如图9所示，对于滤波和非滤波输入方式均采用一种单一八状态ACS结构有易于网格译码器24在这些方式之间的无缝和透明转换。
来自ACS单元(图9单元900-935)之一的寄存器825(图8)的“输出路径度量数据”的最高有效位(MSB)还提供到同步监视器80(图1)。同步监视器80对在编程时间间隔中出现的来自寄存器825的MSB的倒置数计数，并将该计数与编程阈值相比较。编程值可以由一个控制处理器(未示出(提供或存储在单元80中。如果该计数超过阈值，则产生一个不同步指示信号并提供到同步控制单元10(图1)。一收到来自单元80的不同步信号，单元10就提供一复位信号到单元80，以将该同步监视器复位，从而容许检测另一不同步状态。监视器80也可另外设置为响应不同参量。
ACS单元43的结构提供由交错数据码元以及由ACS单元网格状态构成的判定位数据到后向扫描单元47(图1)。对于由单元10提供的每个编码交错码元，后向扫描单元47从单元43的相应八个ACS单元周期性地接收并行的八个判定位(B1-B8，一个八位字)。每交错码元周期性地接收一个八位字。收到的判定字表示来自单元43的相应八个ACS单元的八个判定位序列。单元47顺序处理来自单元43与一个单独的交错数据码元相关联的每个判定字。单元47用判定字产生代表在发射机中事先编码的交错码元序列的Z1位最大似然序列。每个判定位标识两个可能状态转移路径中的哪一个导致ACS单元状态。
图10示出了后向扫描控制单元47(图1)的结构。后向扫描单元47的操作将针对与ACS单元43输出的编码交错码元序列相关联的判定字进行描述。图10后向扫描结构实施图15所描绘的网格译码过程。在步骤440开始后，在图15的步骤443中，以来自ACS单元43(图1)的八判定位序列的形式周期性地输入判定字。输入的判定字提供到前向扫描单元160(图10)，并在步骤445还被存储在缓冲存储器140(图10)中且在其中被延迟。在步骤450，图10的后向扫描选择单元145从存储在单元140中的判定位序列导出八个网格译码的位序列。这些网格译码位序列是相应于编码交错数据码元的最大似然编码的Z1位序列的候选序列。
在图15的步骤450中，单元145(图10)通过确定后向扫描过程中的状态转移网格路径导出候选译码Z1位序列。在这一过程中，为八个判定位输入序列之一的当前状态标识初始的先前网格状态。利用输入序列中作为先前转移路径指示符的来自ACS单元43(图1)的判定位来标识该初始状态。根据这一初始的先前状态，通过利用来自ACS单元43的判定位，以相反方向变换网格状态转移图直到已识别出先前状态序列来标识其它先前状态。根据这一先前状态的序列确定网格译码位的相应序列。对于存储在缓冲器140(图10)中的每一其余判定位序列重复这些步骤。后向扫描过程的理论是公知的，并在IEEE通信文集1993年3月第41卷第3号中发表的G.Feygin等人的“维特比译码器中残存序列存储管理的结构折衷办法”中与其它不同后向扫描方法一起作了描述。
对一预定深度T、即后向扫描深度执行所述后向扫描过程，以标识预定数目的先前状态。按照公知理论，实际中采用后向扫描间隔T作为标识合并或收敛状态的足够后向扫描间隔(Lee和Messerschmidt，第7.4.3节)。合并状态是从任何初始先前网格状态后向扫描后可能到达的状态。合并状态标识具有为实际编码Z1数据的最大似然性的数据序列。因此，合并状态指出将从候选序列输出的网格译码的数据序列。在示范实施例中，以后向扫描间隔的两个阶段(称为“信号出现时间(Epoch)”，等于T/2)执行后向扫描过程。这种“信号出现时间”或子后向扫描间隔的选择是任意的并可由系统设计者选择。
为了标识候选译码网格序列，对连续重排数据段的并置交错码元包执行后向扫描。对十二个交错码元包(例如包7(SP7))之一执行后向扫描，以标识相应的先前(此处第7(SP7))交错码元包中码元数据的先前状态。
虽然对单个网格路径的后向扫描是公知的，所公开的系统有益地将后向扫描过程扩展为包括对交错数据和对多个候选判定位序列的后向扫描。这一扩展后向扫描过程是利用由图10的单元145实施的图13的方法在逐个“信号出现时间”的基础上执行的。在步骤640开始后，在图13的步骤645，响应来自控制单元165(图10)的控制信号以一个“信号出现时间”数据边界初始化后向扫描选择单元145内的内部存储寄存器。交错码元包(例如SP1)的判定字在步骤650从缓冲器140(图10)周期性地输入。应用前述后向扫描过程，利用步骤650中判定字输入的一个判定位，例如B1，在步骤655中从当前状态标识先前状态。该过程的关键特征在于，为连续数据段的并置交错包的码元数据标识先前状态。例如，对于数据段的第7个交错码元包(SP7)，用一个对应的第7个交错码元包判定位来标识一先前状态。在步骤655，单元145(图10)将对应于交错码元已标识先前状态的网格译码位存储在存储器150中。
对于输入判定字的每个其余判定位(实例中的B2-B8)，步骤660重复步骤655直到交错码元的八个网格译码位已经存储在存储器150(图10)中。在步骤665，对于重排数据段其余的十二个交错码元(实例中的SP2-SP12)中的每个重复步骤650-660。类似地，对于包含“信号出现时间”间隔的重排数据段数，在步骤670中重复步骤650-665。在步骤675，单元145将输入交错码元的所得到的八个候选网格译码位序列提供给图10的存储器150。一个“信号出现时间”间隔的后向扫描过程的这一迭代在图13的步骤680结束并完成图15包含过程的步骤450。
在图15的步骤460和465，前向扫描单元160(图10)标识八个候选序列中最可能对应于被编码并传送到接收机的序列的网格译码位序列。在步骤470，响应来自扫描单元160的选择信号，存储器150将跟有一延迟的所得到的已标识网格译码序列经多路复用器155提供到网格去映像器60和再编码器50(图1)。
在图15的步骤460和465，扫描单元160标识合并状态和最有可能对应于发射的交错码元包序列的网格译码位序列。扫描单元160运用图14所示的前向扫描过程在逐个“信号出现时间”的基础上标识网格译码的位序列。前向扫描技术是减少数据译码延迟(等待时间)的节省成本的方法。
在图15的步骤460，对于八个数据序列中的每个序列，对输入数据的“信号出现时间”间隔执行图14前向扫描过程，以更新两个指针，指针1和指针2。这些指针用于标识网格译码位序列。
在图14中随着在步骤840开始，在步骤843用相应的指针1指示符值更新八个指针2指示符。这些指针存储在单元160内。在步骤845，响应来自控制单元165(图10)的控制信号在“信号出现时间”数据边界上初始化单元160内的内部存储寄存器。控制单元165响应来自单元10(图1)用于使扫描单元145和160同步的R/E输入信号提供控制信号，以在一“信号出现时间”边界上开始扫描。在步骤850从ACS单元43(图1)周期性地输入一交错码元包(例如SP1)的未经过延迟的判定字。
在步骤855，利用一种三级程序来更新与输入判定字的八个数据序列相关联的八个单独的指针1指示符之一。通过应用前面描述的后向扫描过程，用输入未延迟字的判定位，例如B1来从当前状态标识先前状态。如相对单元145的后向扫描过程所描述的，为前一数据段的并置交错码元包(实例中的SP1)的码元包数据标识先前状态。已标识的先前状态用于选择与输入判定字的八个数据序列相关联的八个独立指针1指示符之一。以与重写任何以前指针1的内容的判定位序列(实例中B1的序列)相关联的指针1指示符存储由交错码元(实例中的SP1)的所选指针1指示的状态。
对于每个输入判定字(实例的B2-B8位)的其余判定位步骤860重复步骤855直到对于交错码元(SP1)而言八个数据序列中每一个的单独指针1指示符被存储在单元160中。在步骤865，对于一个十二码元重排数据段的其余交错码元(实例中的码元SP2-SP12)重复步骤850-860。类似地，步骤870重复步骤850-865直到包含“信号出现时间”间隔(T/2)的重排数据段数已被处理。前向扫描过程的这一迭代在图14的步骤880结束并完成图15包含过程的步骤460。
在图15的步骤465，用更新的指针，指针1和指针2来标识合并状态。在稳态操作中，在后向扫描间隔T之后，一特定数据序列的指针1以及指针2指出发生在一个“信号出现时间”之前的先前状态。指针1是当前“信号出现时间”指针，指针2是紧接着的前一指针。指针1和指针2一起指示返回一个后向扫描间隔T到收敛的或合并的先前状态。在没有错误的情况下，所有八个数据序列的指针1和指针2应指示相同的合并状态，因此标识从存储器150释放的相同数据序列。选择八个数据序列的指针1指示符之一并用于标识八个指针2指示符之一。接着，用该已标识的指针2指示符标识合并状态。因此，八个指针1指示符中的一个指示符结合八个指针2指示符中的一个指示符用作标识。但是，还有一种可能是可在多数或其它基础上平均或选择该指针以改进合并状态选择的可信程度。
在步骤470中，用在步骤465中确定的合并状态指示八个候选网格译码位序列中的哪一个将经由多路复用器155(图10)从存储器150释放。所选的译码数据序列是最有可能与发射的编码交错码元序列相对应的数据。
响应来自扫描单元160的选择信号，加有一延迟的最终标识的网格译码序列被存储器150经由多路复用器155(图10)释放到网格去映像器60和再编码器50(图1)。从多路复用器155输出到网格去映像器60和再编码器50(图1)的释放网格译码序列再现出由图2编码器编码的交错码元的X1位的原始序列。注意，X1位序列等于如图2所示的Z1位序列。只要有可得到的输入判定数据就重复图15处理的步骤。否则该处理在步骤480终止。
单元50(图1)对来自单元47(和图10多路复用器155)的交错Z1位序列顺序再编码，以提供再编码的Z0位序列到去映像器60。如图2中所描绘的，在传送前，用于从Z1产生Z0的再编码功能重复在编码器中执行的等效功能。此外，来自单元10已由单元70延迟并与单元47输出同步的重排交错码元数据被提供给网格去映像器60。
图11示出了网格去映像器60(图1)的构造。网格去映像器60顺序处理来自单元47，50和70(图1)的同步交错数据序列。在如由“构形”信号所选择的非滤波数据方式下，图11去映像器单元的加法器950让来自单元70的第一交错码元的输入延迟码元数据不经改变地通过。在这一方式下多路复用器955输出一零值。
对应第一交错码元的来自单元50和70的输入再编码数据Z1和Z0唯一地定义前述四个陪集之一，如图2码元映像表125所表示的。例如，Z1＝1，Z0＝0定义陪集点C(-3，+5)。图11的查询表功能960将从加法器950输出的输入码元与由输入Z1和Z0所定义的陪集中两个群集点中的每一个比较。与收到的延迟码元点最接近的群集点被确定并将这一群集点的Z2值提供给后编码器977作为第一交错码元的译码的Z2值。后编码器977利用加法器980和寄存器975提供图2预编码器102的相反功能，并对Z2值译码以给出第一交错码元的X2位。利用来自单元47和50的同步相关码元数据，去映像器60对从单元70接收的每一交错码元包重复该处理。在这种方式，从加法器980顺序输出来自单元70(图1)对应于至译码器24的交错码元输入的交错码元的X2位序列。
在滤波数据方式下，图11的加法器950将来自单元70(图1)的第一交错码元的经修改和延迟的码元包数据与经由多路复用器955和970来自单元985的八个群集点(码元)值之一相加。如前所述，由查询表960处理相加后的数据。对从单元985选出的群集点值进行选择以将输入到加法器950的码元数据恢复为能由单元960处理的码元数据。如前面所解释的，在滤波方式下是需要这一操作，因为交错与干扰抑制滤波的结合产生部分响应输入数据(HDTV标准第10.2.3.9节)。根据寄存器965延迟的Z0和Z1数据的状态和寄存器965延迟的从功能960输出的Z2状态，多路复用器970通过多路复用器955选择群集点(A-…D+)。否则，去映像器60的滤波方式操作与针对非滤波方式所作的描述相同。
去映像器60(图1)将最终恢复的X2数据与同步后的X1数据一起提供到组合器90。对应于输入到译码器24的每个交错数据码元的X1位和X2位由单元60顺序地提供到组合器90。每对X1，X2位是一个码元包的网格译码数据。组合器90将连续数据段的并置交错包的四对X1，X2位组合为一个八位字节。单元90以这种方式为十二个交错码元包中的每一个组合数据字节。对于十二个交错码元包流中的每个，单元90在逐个字节的基础上输出字节。以这种方式单元90提供其余的接收机部件所使用的段内码元去交错输出数据。
在图12中部分示出的一个示范HDTV接收机系统中，由处理器和解调器750处理和解调编码数据。单元750包括输入频道调谐器、RF放大器、一个IF(中频)放大器和混频级，用于将已调制信号下变频到适于作进一步处理的低频带。输入处理器750还包括自动增益控制网络、模拟至数字变换器以及定时和载波恢复网络。单元750内的载波恢复网络将收到的信号解调到基带。如公知的，载波恢复网络可采用均衡器、旋转器、限幅器和相位误差检测器网络以及用于控制均衡器和旋转器操作的相位控制器。
按照本发明，多路复用器28响应“构形”信号选择解调的数据或NTSC干扰抑制滤波器22处理后的解调数据，并由译码器24译码。将译码器24输出的网格译码的和段内码元去交错的数据提供到单元760。来自译码器24的码元去交错数据在传送到其它HDTV接收机部件作进一步处理并显示之前由输出处理器760进行卷积段间去交错和Reed-Solomon译码。与网格编码相关联的段内去交错处理是特殊的并与段间去交错处理(HDTV标准第10.2.3.9和10.2.3.10节不同。例如，在前面提到的Lee和Messerschmidt的文章中除了其它内容外还描述了结合单元750和760所阐述的功能。
相对于图1-15说明的构造不是唯一的。按照本发明原理可导出实现相同目的的其它结构。例如，根据特定系统的要求，既可用一单个网格译码器对N个输入数据包译码，也可用一个以上的网格译码器(例如小于N)对N个输入数据包译码。此外，可设计具有不同网格转移状态数的结构。本发明的原理并不限于所述八种状态结构。而且，在微处理器的编程指令内可总体或部分实施各种结构的部件的功能。

Claims (12)

1、一种处理网格编码视频输入信号的系统，包括：
用于使所述输入信号服从多种预处理方式之一以提供呈现多种信号格式之一的已处理信号的预处理网络(27)，所述格式与所述方式相关；以及
用于对所述已处理信号译码的网格译码器(24)，其中所述网格译码器采用具有相同数目网格状态的状态转移网格，对来自所述预处理网络的多种信号格式的处理信号译码。
2、如权利要求1所述的系统，其中：所述多种信号格式分别呈现不同的等级数。
3、如权利要求1所述的系统，其特征在于：所述多种信号格式包括常规响应和部分响应信号格式。
4、如权利要求1所述的系统，其中：所述系统提供在所述方式间进行辨别的构形信号；以及
所述网格译码器响应所述构形信号对所述已处理信号自适应地进行网格译码。
5、如权利要求1所述的系统，其中：所述状态转移网格具有八种网格状态。
6、如权利要求1所述的系统，其中还包括：
用于响应所述输入信号中的数据类型转移产生同步信号的控制网络；并且其中
所述状态转移网格响应所述同步信号复位到预定状态。
7、如权利要求1所述的系统，其中：所述网格译码器包括：
用于响应所述已处理信号提供分支度量值的分支度量计算机。
8、如权利要求7所述的系统，其中：所述分支度量计算机值包括一个所述方式中的实际上重复的数值。
9、如权利要求7所述的系统，其中：所述分支度量计算机值包括不同方式中的不同数目的实际上重复的分支度量值。
10、如权利要求7所述的系统，其中：所述网格译码器包括用于响应所述分支度量值提供维特比译码输出的维特比译码器。
11、如权利要求7所述的系统，其中：所述网格译码器包括用于比较所述分支度量值以提供判定表示输出的比较网络。
12、一种用于处理网格编码视频输入信号的方法，包括下列步骤：
按多种预处理方式之一预处理(27)所述输入信号以提供呈现多种信号格式之一的已处理信号的，所述格式与所述方式相关；以及
按照具有相同数目网格状态的状态转移网格来网格译码(24)所述已处理信号，以对多种信号格式的已处理信号作网格译码。
CNB971103461A 1996-04-09 1997-04-09 处理网格编码视频输入信号的系统和方法 Expired - Lifetime CN1184811C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US08/629,672 US5841819A (en) 1996-04-09 1996-04-09 Viterbi decoder for digital packet signals
US629680 1996-04-09
US08/629,673 US5841478A (en) 1996-04-09 1996-04-09 Code sequence detection in a trellis decoder
US08/629,680 US5838729A (en) 1996-04-09 1996-04-09 Multiple mode trellis decoder for a digital signal processing system
US08/629,681 US5914988A (en) 1996-04-09 1996-04-09 Digital packet data trellis decoder

Publications (2)

Publication Number Publication Date
CN1168600A CN1168600A (zh) 1997-12-24
CN1184811C true CN1184811C (zh) 2005-01-12

Family

ID=27505188

Family Applications (4)

Application Number Title Priority Date Filing Date
CNB971103321A Expired - Fee Related CN1140131C (zh) 1996-04-09 1997-04-08 网格译码器中的代码序列检测系统和方法
CNB971103453A Expired - Fee Related CN1140058C (zh) 1996-04-09 1997-04-09 数字包信号的维特比译码器
CNB971103445A Expired - Fee Related CN1200569C (zh) 1996-04-09 1997-04-09 数字包数据网格译码器
CNB971103461A Expired - Lifetime CN1184811C (zh) 1996-04-09 1997-04-09 处理网格编码视频输入信号的系统和方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CNB971103321A Expired - Fee Related CN1140131C (zh) 1996-04-09 1997-04-08 网格译码器中的代码序列检测系统和方法
CNB971103453A Expired - Fee Related CN1140058C (zh) 1996-04-09 1997-04-09 数字包信号的维特比译码器
CNB971103445A Expired - Fee Related CN1200569C (zh) 1996-04-09 1997-04-09 数字包数据网格译码器

Country Status (5)

Country Link
US (4) US5838729A (zh)
EP (4) EP0801469A3 (zh)
JP (4) JP4059950B2 (zh)
CN (4) CN1140131C (zh)
SG (4) SG64974A1 (zh)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838729A (en) * 1996-04-09 1998-11-17 Thomson Multimedia, S.A. Multiple mode trellis decoder for a digital signal processing system
KR100223735B1 (ko) * 1996-06-29 1999-10-15 김영환 비터비 복호 신호의 동기/비동기 판단 방법 및 장치
KR980006964A (ko) * 1996-06-29 1998-03-30 김주용 격자복호기의 역추적장치
US6141384A (en) * 1997-02-14 2000-10-31 Philips Electronics North America Corporation Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder
US6263473B1 (en) * 1997-04-07 2001-07-17 Matsushita Electric Industrial Co., Ltd. Viterbi decoder and Viterbi decoding method
KR19980079114A (ko) * 1997-04-30 1998-11-25 배순훈 트렐리스 코드 데이터의 디코딩방법 및 장치
US6201839B1 (en) * 1997-05-09 2001-03-13 Carnegie Mellon University Method and apparatus for correlation-sensitive adaptive sequence detection
US6438180B1 (en) 1997-05-09 2002-08-20 Carnegie Mellon University Soft and hard sequence detection in ISI memory channels
EP0882588B1 (de) * 1997-06-02 2001-11-07 Maschinenfabrik Wifag Registerhaltige Abstimmung von Druckzylindern einer Rollenrotationsmaschine
US6604144B1 (en) * 1997-06-30 2003-08-05 Microsoft Corporation Data format for multimedia object storage, retrieval and transfer
US6205186B1 (en) * 1997-09-03 2001-03-20 Qualcomm Incorporated Decoding with partial state information on a convolutionally encoded channel
US6094739A (en) * 1997-09-24 2000-07-25 Lucent Technologies, Inc. Trellis decoder for real-time video rate decoding and de-interleaving
CN1201479C (zh) * 1997-10-08 2005-05-11 西加特技术有限责任公司 在使用判定反馈的磁记录中检测数据的方法和设备
WO1999023760A1 (en) 1997-11-03 1999-05-14 Harris Corporation Receiver for a reconfigurable radio system and method therefor
US6370201B1 (en) * 1997-11-04 2002-04-09 L-3 Communications Corp. Simplified branch metric calculation in pragmatic trellis decoders
US6038269A (en) * 1997-11-20 2000-03-14 National Semiconductor Corporation Detection for digital communication receivers
KR100237490B1 (ko) * 1997-11-29 2000-01-15 전주범 트렐리스 코드 데이터의 생존 경로 역추적 장치
US6205187B1 (en) * 1997-12-12 2001-03-20 General Dynamics Government Systems Corporation Programmable signal decoder
US6678310B1 (en) 1998-01-16 2004-01-13 Intersil Americas Inc Wireless local area network spread spectrum transceiver with multipath mitigation
US6603801B1 (en) 1998-01-16 2003-08-05 Intersil Americas Inc. Spread spectrum transceiver for use in wireless local area network and having multipath mitigation
US6115418A (en) 1998-02-09 2000-09-05 National Semiconductor Corporation Simplified equalizer for twisted pair channel
GB2335578B (en) * 1998-03-17 2000-07-12 Samsung Electronics Co Ltd Add-compare selection circuit
KR100249046B1 (ko) * 1998-03-31 2000-03-15 김영환 격자복호기의 역추적장치
US6738949B2 (en) * 1998-05-13 2004-05-18 Matsushita Electric Industrial Co., Ltd. Error correction circuit and error correction method
US6201563B1 (en) * 1998-06-08 2001-03-13 Lsi Logic Corporation Trellis code modulation decoder structure for advanced digital television receiver
US6415003B1 (en) 1998-09-11 2002-07-02 National Semiconductor Corporation Digital baseline wander correction circuit
US6781621B1 (en) * 1998-09-18 2004-08-24 Acushnet Company Launch monitor system with a calibration fixture and a method for use thereof
US6438163B1 (en) 1998-09-25 2002-08-20 National Semiconductor Corporation Cable length and quality indicator
JP2000115263A (ja) * 1998-09-30 2000-04-21 Matsushita Electric Ind Co Ltd ディジタル放送復調装置
WO2000024173A2 (en) * 1998-10-16 2000-04-27 Analog Devices, Inc. Apparatus and method for determining the closest coset points in a trellis decoder
US6775334B1 (en) * 1998-11-03 2004-08-10 Broadcom Corporation Equalization and decision-directed loops with trellis demodulation in high definition TV
US6741664B1 (en) * 1999-02-05 2004-05-25 Broadcom Corporation Low-latency high-speed trellis decoder
JP3204240B2 (ja) * 1999-02-18 2001-09-04 日本電気株式会社 ビタビ復号器及びビタビ復号処理方法
US6418172B1 (en) 1999-04-21 2002-07-09 National Semiconductor Corporation Look-ahead maximum likelihood sequence estimation decoder
US6608870B1 (en) * 1999-05-27 2003-08-19 Zenith Electronics Corporation Data frame for 8 MHZ channels
US7263141B1 (en) * 1999-06-09 2007-08-28 Thomson Licensing Code mapping in a trellis decoder
US7573529B1 (en) * 1999-08-24 2009-08-11 Digeo, Inc. System and method for performing interlaced-to-progressive conversion using interframe motion data
AU7102100A (en) * 1999-08-31 2001-03-26 Broadcom Corporation Memory-based shuffle-exchange traceback for gigabit ethernet transceiver
US6680980B1 (en) * 1999-09-03 2004-01-20 Infineon Technologies North America Corp. Supporting ME2PRML and M2EPRML with the same trellis structure
EP1091579B1 (en) * 1999-09-07 2006-02-15 Thomson Licensing Trellis demapper for Trellis decoder
US6604204B1 (en) * 1999-09-30 2003-08-05 Stmicroelectronics, Inc. Circuit and method for recovering synchronization information from a signal
US7088781B2 (en) * 1999-12-15 2006-08-08 Paradyne Corporation Tone ordered discrete multitone interleaver
US7099401B2 (en) * 1999-12-15 2006-08-29 Paradyne Corporation Discrete multitone interleaver
US6449002B1 (en) * 1999-12-21 2002-09-10 Thomson Licensing S.A. Truncated metric for NTSC interference rejection in the ATSC-HDTV trellis decoder
US6999057B2 (en) * 2000-02-22 2006-02-14 Kopin Corporation Timing of fields of video
US7254198B1 (en) 2000-04-28 2007-08-07 National Semiconductor Corporation Receiver system having analog pre-filter and digital equalizer
US7050517B1 (en) 2000-04-28 2006-05-23 National Semiconductor Corporation System and method suitable for receiving gigabit ethernet signals
US6769090B1 (en) 2000-08-14 2004-07-27 Virata Corporation Unified technique for multi-rate trellis coding and decoding
US6865710B2 (en) * 2000-09-18 2005-03-08 Lucent Technologies Inc. Butterfly processor for telecommunications
US7020214B2 (en) 2000-09-18 2006-03-28 Lucent Technologies Inc. Method and apparatus for path metric processing in telecommunications systems
US6795511B1 (en) * 2000-09-27 2004-09-21 Storage Technology Corporation Method for reducing the sensitivity of a maximum likelihood detection trellis to channel variations
US6744474B2 (en) * 2000-12-13 2004-06-01 Thomson Licensing S.A. Recursive metric for NTSC interference rejection in the ATSC-HDTV trellis decoder
US6798841B2 (en) * 2000-12-20 2004-09-28 Storage Technology Corporation Partial response maximum likelihood (PRML) detection trellis method adaptable to signal dropouts
US6693975B2 (en) 2001-01-26 2004-02-17 Virata Corporation Low-order HDSL2 transmit filter
US6694474B2 (en) * 2001-03-22 2004-02-17 Agere Systems Inc. Channel coding with unequal error protection for multi-mode source coded information
US6961324B2 (en) 2001-05-02 2005-11-01 Ipr Licensing, Inc. System and method for interleaving compressed audio/video (A/V) data frames
JP3612563B2 (ja) * 2001-09-07 2005-01-19 独立行政法人情報通信研究機構 マルチモードブロック符号化変調復調方法
AU2002357739A1 (en) * 2001-11-16 2003-06-10 Morpho Technologies Viterbi convolutional coding method and apparatus
AU2002364572A1 (en) * 2001-12-18 2003-07-09 Globespan Virata Incorporated System and method for rate enhanced shdsl
KR100441510B1 (ko) * 2002-02-01 2004-07-23 삼성전자주식회사 채널상태정보를 적용된 데이터 에러 정정장치
US8284844B2 (en) 2002-04-01 2012-10-09 Broadcom Corporation Video decoding system supporting multiple standards
KR100988224B1 (ko) 2002-04-16 2010-10-18 톰슨 라이센싱 트렐리스 디코딩된 데이터 제공 장치 및 방법과, 트렐리스 디코더
KR101010784B1 (ko) * 2002-04-17 2011-01-25 톰슨 라이센싱 트렐리스 디코더를 위한 메모리 관리 알고리즘
KR100524379B1 (ko) * 2002-11-22 2005-10-31 한국전자통신연구원 코셋 매핑을 이용한 프래그머틱 티씨엠 복호기 및 그 방법
US7286614B2 (en) * 2003-07-29 2007-10-23 Pctel, Inc. Pilotless, wireless, telecommunications apparatus, systems and methods
JP4428156B2 (ja) * 2004-06-28 2010-03-10 ソニー株式会社 復号装置および方法、プログラム記録媒体、プログラム、並びに記録再生装置
US7693531B2 (en) * 2005-12-21 2010-04-06 Broadcom Corporation Method and system for decoding SACCH control channels in GSM-based systems with partial combining
US7797618B2 (en) * 2004-12-30 2010-09-14 Freescale Semiconductor, Inc. Parallel decoder for ultrawide bandwidth receiver
US7804860B2 (en) * 2005-10-05 2010-09-28 Lg Electronics Inc. Method of processing traffic information and digital broadcast system
CA2562202C (en) * 2005-10-05 2013-06-18 Lg Electronics Inc. Method of processing traffic information and digital broadcast system
CA2562427C (en) 2005-10-05 2012-07-10 Lg Electronics Inc. A digital broadcast system and method of processing traffic information
US7639751B2 (en) * 2006-04-04 2009-12-29 Samsung Electronics Co., Ltd. Advanced-VSB system (A-VSB)
US20070266303A1 (en) * 2006-04-27 2007-11-15 Qualcomm Incorporated Viterbi decoding apparatus and techniques
KR100827995B1 (ko) 2006-07-19 2008-05-07 성균관대학교산학협력단 적응형 비터비 복호기 및 그 방법
KR20080012434A (ko) * 2006-08-03 2008-02-12 삼성전자주식회사 입력 메시지의 특성을 고려한 복호 장치 및 방법
JP4666646B2 (ja) * 2006-08-24 2011-04-06 ルネサスエレクトロニクス株式会社 軟判定ビタビ復号装置および方法、復号装置および方法
US7895507B1 (en) * 2007-02-16 2011-02-22 Xilinx, Inc. Add-compare-select structures using 6-input lookup table architectures
US7787558B2 (en) * 2007-07-24 2010-08-31 Texas Instruments Incorporated Rapid re-synchronization of communication channels
US8386892B1 (en) * 2007-11-05 2013-02-26 Massachusetts Institute Of Technology Partial packet recovery for wireless networks
US7817708B2 (en) * 2007-12-14 2010-10-19 Sivaswamy Associates, Llc. Orthogonal code division multiplex CCK (OCDM-CCK) method and apparatus for high data rate wireless LAN
WO2011046530A1 (en) * 2009-10-13 2011-04-21 Thomson Licensing Selectable latency maximum a posteriori (map) decoder
US8397149B2 (en) * 2010-06-11 2013-03-12 Cisco Technology, Inc. Methods for obtaining a set of path metrics and equalizer for a receiver for digital data
US8904266B2 (en) 2010-08-10 2014-12-02 Nxp, B.V. Multi-standard viterbi processor
US8433975B2 (en) 2010-08-13 2013-04-30 Nxp B.V. Bitwise reliability indicators from survivor bits in Viterbi decoders
US8875000B2 (en) * 2010-11-01 2014-10-28 Marvell World Trade Ltd. Methods and systems systems for encoding and decoding in trellis coded modulation systems
CN102075512A (zh) * 2010-11-02 2011-05-25 北京神州绿盟信息安全科技股份有限公司 网络协议解码器和解码方法
US8942742B2 (en) 2010-11-16 2015-01-27 Fox Digital Enterprises, Inc. Method and apparatus for synchronizing multiple transmitters
US9014732B2 (en) 2010-11-16 2015-04-21 Fox Digital Enterprises, Inc. Method and apparatus for synchronizing multiple transmitters
US20140010277A1 (en) * 2012-07-09 2014-01-09 Qualcomm, Incorporated Supplemental enhancement information (sei) messages having a fixed-length coded video parameter set (vps) id
JP2014042141A (ja) 2012-08-22 2014-03-06 Mitsubishi Electric Corp 受信装置及び受信方法
US8929432B2 (en) 2012-09-07 2015-01-06 Sony Corporation Combination A/53 and A/153 receiver using a HIHO viterbi decoder
KR102125376B1 (ko) 2013-07-01 2020-06-23 삼성전자주식회사 저장 장치 및 그것의 쓰기 방법
US10911513B2 (en) 2018-07-16 2021-02-02 Netflix, Inc. Techniques for determining an upper bound on visual quality over a completed streaming session

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260793A (en) * 1991-07-18 1993-11-09 Zenith Electronics Corporation Receiver post coder selection circuit
US5233629A (en) * 1991-07-26 1993-08-03 General Instrument Corporation Method and apparatus for communicating digital data using trellis coded qam
JPH05234279A (ja) * 1992-02-24 1993-09-10 Sony Corp 最尤復号装置及びこれを用いた再生データ復調装置
US5408502A (en) * 1992-07-13 1995-04-18 General Instrument Corporation Apparatus and method for communicating digital data using trellis coded QAM with punctured convolutional codes
US5453797A (en) * 1993-02-22 1995-09-26 Massachusetts Institute Of Technology Method and apparatus for decoding broadcast digital HDTV in the presence of quasi-cyclostationary interference
US5602595A (en) * 1993-12-29 1997-02-11 Zenith Electronics Corporation ATV/MPEG sync system
US5452015A (en) * 1994-02-10 1995-09-19 Philips Electronics North America Corporation Method and apparatus for combating co-channel NTSC interference for digital TV transmission
EP0677967A3 (en) * 1994-04-12 1997-07-23 Gold Star Co Viterbi decoder for high-definition television.
KR960013649B1 (ko) * 1994-04-12 1996-10-10 엘지전자 주식회사 에이치디티브이(hdtv)의 지상 및 케이블 방송신호 공동수신장치
EP0677964A3 (en) * 1994-04-12 1997-07-23 Gold Star Co HDTV Viterbi decoder.
US5508752A (en) * 1994-04-12 1996-04-16 Lg Electronics Inc. Partial response trellis decoder for high definition television (HDTV) system
US5715012A (en) * 1996-03-13 1998-02-03 Samsung Electronics Co., Ltd. Radio receivers for receiving both VSB and QAM digital HDTV signals
US5629958A (en) * 1994-07-08 1997-05-13 Zenith Electronics Corporation Data frame structure and synchronization system for digital television signal
US5583889A (en) * 1994-07-08 1996-12-10 Zenith Electronics Corporation Trellis coded modulation system for HDTV
KR960020485A (ko) * 1994-11-14 1996-06-17 이헌조 에이치디티브이(hdtv) 수신장치
US5497401A (en) * 1994-11-18 1996-03-05 Thomson Consumer Electronics, Inc. Branch metric computer for a Viterbi decoder of a punctured and pragmatic trellis code convolutional decoder suitable for use in a multi-channel receiver of satellite, terrestrial and cable transmitted FEC compressed-digital television data
US5572262A (en) * 1994-12-29 1996-11-05 Philips Electronics North America Corporation Receiver based methods and devices for combating co-channel NTSC interference in digital transmission
US5602583A (en) * 1995-02-10 1997-02-11 Zenith Electronics Corporation NTSC rejection filter with switched tomlinson precoder for reducing NTSC co-channel interference in ATV receivers
US5648822A (en) * 1995-05-19 1997-07-15 Philips Electronics North America Corporation Method and apparatus for combating co-channel NTSC interference using a variable-comb filter for digital TV transmission
US5594496A (en) * 1995-06-07 1997-01-14 Zenith Electronics Corporation Detection of co-channel interference in digital television signals
US5671253A (en) * 1995-07-12 1997-09-23 Thomson Consumer Electronics, Inc. Apparatus for demodulating and decoding video signals encoded in different formats
US5666170A (en) * 1995-07-12 1997-09-09 Thomson Consumer Electronics, Inc. Apparatus for decoding video signals encoded in different formats
US5838729A (en) * 1996-04-09 1998-11-17 Thomson Multimedia, S.A. Multiple mode trellis decoder for a digital signal processing system

Also Published As

Publication number Publication date
EP0801469A2 (en) 1997-10-15
CN1200569C (zh) 2005-05-04
EP0801502B1 (en) 2010-05-19
JP4113600B2 (ja) 2008-07-09
JPH1042289A (ja) 1998-02-13
JPH1051780A (ja) 1998-02-20
SG55287A1 (en) 1998-12-21
EP0801503B1 (en) 2009-09-30
EP0801469A3 (en) 1999-02-10
CN1140131C (zh) 2004-02-25
CN1140058C (zh) 2004-02-25
EP0801503A3 (en) 1999-02-10
EP0801501A3 (en) 1999-02-03
SG64974A1 (en) 1999-05-25
CN1168600A (zh) 1997-12-24
EP0801501A2 (en) 1997-10-15
SG64975A1 (en) 1999-05-25
EP0801503A2 (en) 1997-10-15
EP0801502A2 (en) 1997-10-15
EP0801502A3 (en) 2003-05-07
JP4113601B2 (ja) 2008-07-09
CN1168059A (zh) 1997-12-17
JP4113599B2 (ja) 2008-07-09
JPH1042290A (ja) 1998-02-13
SG54490A1 (en) 1998-11-16
JP4059950B2 (ja) 2008-03-12
US5838729A (en) 1998-11-17
US5914988A (en) 1999-06-22
CN1168031A (zh) 1997-12-17
EP0801501B1 (en) 2003-05-28
JPH1051781A (ja) 1998-02-20
US5841819A (en) 1998-11-24
US5841478A (en) 1998-11-24
CN1166755A (zh) 1997-12-03

Similar Documents

Publication Publication Date Title
CN1184811C (zh) 处理网格编码视频输入信号的系统和方法
CN1088301C (zh) 用于高清晰度电视的格阵编码调制系统
CN101540856B (zh) 数字电视发射机及其在其中处理数据的方法
CN100466716C (zh) 利用4电平残留边带健壮数据发送和接收对偶流的数字电视发送器和接收器
US7945844B2 (en) Robust DTV signals transmitted at two thirds the code rate of ordinary 8VSB DTV signals
CN101283592A (zh) 用于对传输流进行编码的网格编码装置及其方法
CN100527803C (zh) 增加残留边带维特比解码器
CN100342716C (zh) Hdtv格型解码器结构
CN100563323C (zh) 使用16态格编码的数字电视发射器和接收器
KR100461208B1 (ko) 비디오데이터처리시스템및그시스템에서의신호처리방법
JP4742080B2 (ja) トレリス符号化されたビデオ・データを処理するためのシステムおよび方法
EP1091579B1 (en) Trellis demapper for Trellis decoder
KR100495185B1 (ko) 트렐리스인코딩된비디오입력처리시스템및그시스템에서의신호처리방법
US7263141B1 (en) Code mapping in a trellis decoder
KR100666284B1 (ko) 트렐리스인코딩된비디오입력신호처리시스템및방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1005405

Country of ref document: HK

REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1047562

Country of ref document: HK

CX01 Expiry of patent term

Granted publication date: 20050112

CX01 Expiry of patent term