CN1183640A - 半导体器件及其测试方法 - Google Patents

半导体器件及其测试方法 Download PDF

Info

Publication number
CN1183640A
CN1183640A CN97121941A CN97121941A CN1183640A CN 1183640 A CN1183640 A CN 1183640A CN 97121941 A CN97121941 A CN 97121941A CN 97121941 A CN97121941 A CN 97121941A CN 1183640 A CN1183640 A CN 1183640A
Authority
CN
China
Prior art keywords
fenestra
metal film
resolution chart
product zone
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97121941A
Other languages
English (en)
Inventor
山田义明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1183640A publication Critical patent/CN1183640A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种在金属膜形成后及在金属膜加工图形前立即测试半导体器件而不损坏基片的方法。它先将基片分为产品区及测试图形区。再在基片上形成绝缘膜。再后,在绝缘膜内及在产品区和测试图形区上形成窗孔。接着,在窗孔内及在绝缘膜上形成金属膜。最后对金属膜进行图形加工形成布线图形。对测试图形区的窗孔中金属膜的形成状态作真实测试。检查是否存在空洞。以此结果,估价产品区内窗孔中金属膜的形成状态。

Description

半导体器件及其测试方法
本发明涉及半导体器件及其测试方法，尤其涉及一种检查在夹层绝缘膜内所形成的窗孔中的金属膜的形成状态的方法。
最近，随着半导体器件的高集成化，接触孔、通孔和转接孔的孔径都已变小了。窗孔通常形成在夹层绝缘膜内。在此情况下，孔深与直径的尺寸比由于孔深几乎保持不变而增大。因此，通过通常的溅射法所形成的储如铝膜等金属膜不能充分盖住窗孔。其结果是连接电阻变大，而且还会经常产生断开。
为了解决这些问题，已建议通过化学气相沉积法(CVD)来向窗孔填入钨。然而，按照此方法，生产周期变得很长而且还使生产成本加大，这是因为该方法具有多个生产步骤。
因此，正如在未审查的日本专利公开号平4-65831及平1-76336中所揭示的，它建议了这样一种方法，即通过加热过程软熔铝从而在窗孔内埋入铝膜。然而，按照此方法，在未充分填充铝的窗孔处会经常导致产生空洞。在这种情况下，空洞就意味着是在软熔后留在铝膜内的空隙。空洞会增大接触电阻并经常导致断开。因此，存留并埋在窗孔内的铝膜中的空洞，由于它是存留在铝膜内部，从而无法通过光学显微镜从基片的外部直接检测出来。由此就必需劈开或切开基片用扫描电镜(SEM)来检测铝膜内的空洞。
然而，由于此方法必须损坏产品，它不能直接用于真正的产品，因此，除了产品基片外还要准备用于监测的附加基片。将此附加基片劈开用来检测空洞。然而，此方法需要用于生产该附加基片的附加费用。此外，埋在窗孔中的铝膜的形成状态在产品基片与监测的或附加的基片之间是彼此不同的。因而即使当对监测基片进行了检查也还不能对产品基片本身进行准确的测试。
因此，又提出了另一种建议，即通过在同一基片上在产品区之外增设一个测试图形区用以检查铝膜形成状态的方法。例如测试图形区具有一个与窗孔串联的测试图形。在此情况下，在用以检查窗孔中铝膜形成状态的铝布线图形形成之后测量串联电阻，就是通过测量串联电阻检查埋入窗孔的铝膜中是否存在空洞。虽然在此方法中，无需损坏基片就能测试窗孔中铝膜的形成状态，但测试应在完成铝布线图形之后进行。换句话说，在上述方法中，无法在完成铝布线图形之前进行测试。其结果是要花费一段较长的周期来检测空洞。从而在检测出空洞之前就制造了许多具有空洞的缺陷产品。这增加了生产成本。
另外建议一种测试方法是在完成铝布线图形之前检测空洞。在此方法中，也是在同一基片上的产品区旁边设测试图形区。在此情况下，当产品区内的铝膜被腐蚀形成铝布线图形时，测试图形区中窗孔内铝膜经腐蚀用来检测空洞。在此情况下，通过SEM来检测空洞。然而，在上述方法中还必须对测试图形区进行腐蚀来检测空洞。也即，必须损坏测试图形区。此外，在上述方法中，在完成铝膜的腐蚀以形成铝布线图形之前无法进行测试。其结果是需要较长的周期来检测空洞。从而，在检测出空洞之前就制造出许多具有空洞的劣质产品。这增加了生产成本。
本发明的一个目的是提供一种测试方法，它能在金属膜形成之后立即测试半导体器件而无需损坏基片。
根据本发明，首先将基片分为产品区和测试图形区。接着，在基片上形成绝缘膜。此后，在产品区和测试图形区上的绝缘膜内形成窗孔。随后，在窗孔内及绝缘膜上形成金属膜。最后，金属膜经图形加工形成布线图形。
在此情况下，在测试图形区上窗孔内的金属膜形成状态得到真实的测试。尤其是，检查是否存在空洞。根据这一测试结果，可对产品区内窗孔中的金属膜的形成状态进行估算。
在此场合，在金属膜形成之后以及在金属膜图形加工之前立即进行测试而无需损坏基片。
图1A到1C示出一种传统的测试半导体器件的方法；
图2A到2D示出本发明第一实施例测试半导体器件的方法；
图3为基片上形成的一测试图形的顶视图；
图4为表示测量薄层电阻方法的流程图；
图5示出一种通过涡流法测量薄膜电阻的方法；
图6A及6B为本发明第二实施例测试半导体器件的方法的示意图；
图7为本发明第三实施例测试半导体器件的方法的示意图；
图8A和8B为通过卢瑟福背散射能谱测定法获得的能谱图。
为了更好的理解本发明，首先参照图1描述一种传统的测试半导体器件的方法。该测试方法部分相当于刚才前面说明书中提到的传统测试方法。
首先，如图1A中所示，硅基片1被分为产品区A和测试图形区B。产品区A具有一个器件形成区或布线图形区。接着，通过使用传统的CVD方法，在硅基片1上沉积一层作为夹层绝缘膜的氧化硅薄膜2。随后，通过公知的刻蚀技术及干蚀技术在产品区A和测试图形区B上的氧化硅薄膜内分别形成用3a和3b表示的窗孔。窗孔3通达硅基片1的表面。在此情况下，产品区A上的窗孔3a在结构及尺寸上大致与测试图形区B上的窗孔3b相同。
接着，如图1B中所示，包含硅及Cu的一层铝合金薄膜4沉积在窗孔3中及氧化硅薄膜2上。此后，通过加热过程软熔铝合金从而使窗孔3填满铝合金薄膜4。在此情况下，在窗孔3b内可能留下空洞5。在此情况下，由于空洞5是形成在铝合金薄膜4的内部而无法从基片1的外部通过显微镜进行目检。
接着，如图1C中所示，铝合金薄膜4经图形加工或腐蚀在产品区A上形成铝布线图形。与此同时，在测试图形区B上腐蚀铝合金薄膜4。腐蚀后，用SEM对测试图形区B上的空洞5进行目检或观测。
因此，测试是按传统检测空洞5的方法进行的。在传统方法中，通过腐蚀测试图形区B进行测试。此外，在铝合金薄膜4经图形加工之后进行测试。因此，正如前面说明书中刚刚提到的一样，需要花费比较长的一段周期来检测空洞5。
考虑到上面提到的问题，本发明提供了一种在金属膜形成之后立即对半导体器件进行测试而不损坏基片的方法。
参照图2，将描述本发明第一实施例的测试方法。
正如图2A中所示，如图1中一样，硅基片21被分为产品区A和测试图形区B。产品区A具有图1A中提及的器件形成区(未示出)。所绘示的测试图形区B为每一边长在1到2mm之间的正方形。在硅基片21形成氧化硅薄膜22。接着，在氧化硅薄膜22上沉积第一铝合金薄膜23并加工成布线图形。第一铝合金薄膜23的膜厚为0.2到0.6μm。
然后，如图2B中所示，通过使用公知的等离子体CVD方法，在第一铝合金薄膜上形成作为夹层绝缘膜的氧化硅薄膜24。在此情况下，氧化硅薄膜24可以沉积至其厚度超过第一铝合金薄膜23，此后，通过公知的化学机械抛光方法(CMP)或通过涂覆一层旋涂玻璃(SOG)膜使其平整。接着，通过公知的刻蚀技术及干蚀技术在氧化硅薄膜24内形成窗孔25。窗孔25通达第一铝合金薄膜23的表面。产品区A上的窗孔25a具有例如0.5μm的直径及最小0.5μm的间隔，而测试图形区B上的窗孔8b具有例如0.45μm到0.475μm的直径及0.45μm到0.5μm的间隔。因此，测试图形区B上的窗孔25b的直径及间隔与产品区A上的窗孔25a的直径及间隔不同或比其更小。图3中示出了测试图形区B的顶视图。如图3中所示，具有较小直径的窗孔25b被紧密接近地设置在测试图形区B内。
接着，通过公知的溅射法如图2C中所示，将10μm到50μm厚的Ti膜26沉积到氧化硅薄膜24及第一铝合金薄膜23上。随后，通过溅射法将0.5μm到1.0μm厚的第二铝合金薄膜27在大约150℃的低温下沉积到Ti膜27上。沉积之后，使第二铝合金膜27软熔从而使窗孔25充满铝合金。
在此情况下，在保持10-7Torr或更低压力的高真空容器中在400℃到500℃的温度下通过加热硅基片21进行软熔。在上述条件下，在第一铝合金薄膜27的表面上不发生氧化。通过从硅基片21的背面吹进加热的Ar气对硅基片21进行热处理。
接着，用图2D中所示的方式测量测试图形区B中的薄层电阻以检查每个窗孔8是否都充分或安全被第二铝合金薄膜27所掩埋。也即，检查窗孔25b中的第二铝合金薄膜27内是否有空洞。实际上是，通过将所测的薄层电阻与无窗孔25区域的薄层电阻进行比较来检查窗孔被掩埋程度。薄层电阻是通过公知的四探针法测量的。具体地如图2D中所示，用薄层电阻测量装置28的接触探针28L测量第二铝合金薄膜27表面的薄层电阻。这样的薄层电阻测量装置28通常具有一个伏特表28a和一个安培表28b。
接着，将结合图4描述第一实施例的具体测试方法。
在第二铝合金薄膜27被沉积和软熔后，立即测量测试图形区B内的薄层电阻ρ1步骤1)。接着，测量无窗孔区内的薄层电阻ρ2(步骤2)。接着，将电阻ρ1和ρ2进行比较(步骤3)。对于比较的结果，如果薄层电阻(ρ1)比薄层电阻(ρ2)低，就判定为窗孔25已充分被第二铝合金27所掩埋。也即，可断定埋在窗孔25b内的第二铝合金薄膜27中的测试图形B上不存在空洞。其结果是，产品区A被估价为可接受区。更具体地说，在窗孔25被充分掩埋情况下，与无窗孔区相比，被掩埋区域的薄层电阻减少了大约20％到50％。共原因解释如下。也即，在窗孔25被充分或完全掩埋的情况下，第二铝合金薄膜27与第一铝合金薄膜23电连接。结果使薄层电阻降低。
另一方面，如果薄层电阻ρ1和ρ2大致彼此相等，就判定为窗孔25未被充分掩埋。也即，可断定埋在窗孔25b中的第二铝合金薄膜27内存在空洞。其原因解释如下。也即，在窗孔25未被充分掩埋的地方，因为有空洞，第二铝合金薄膜27与第一铝合金薄膜23未获电连接。结果使薄层电阻增高。从而产品区A被估价为缺陷区。
在此情况下，测试图形区B内的窗孔25b直径比产品区A内的窗孔直径小。此外，测试图形区B内窗孔25b的间距与产品区A内窗孔的间距相等或更小。因此，在测试图形区B上窗孔25b的掩埋要比产品区A内窗孔25a掩埋更困难。其结果，只要测试图形区B上的窗孔25b被掩埋到一定程度，产品区A内的窗孔25a就被完全掩埋。因此，即使未全部埋住窗孔25b，只要有一定数目的窗孔25b被掩埋，就会按照薄层电阻的测量判定窗孔25b被掩埋。这是因为测试图形区B的电阻变得比无窗孔区的薄层电阻低。
这里，假设在产品区A与测试图形B两区上形成的窗孔25直径之间的差别很大。而在产品区A内的所有窗孔25a均被掩埋。然而，在测试图形区B内的全部窗孔25就可能不总是被铝合金所掩埋。其结果，使测试图形区B不能用来监测产品区A内的空洞。因此，就需要使测试图形区B内的每个窗孔直径比产品区A内的小5％到10％。此外，较为适宜的是，测试图形区B内的窗孔25b之间的距离可等于产品区A内的窗孔25a之间的最小距离或比其小10％左右。
在上面的第一实施例中，薄层电阻测量装置28的探针28L直接与第二铝合金薄膜27的表面接触。从而使探针28L在第二铝合金薄膜27的表面上留下针的印迹。结果使第二铝合金薄膜27有可能被杂质沾污，进而使任何尘粒都可能附着到第二铝合金薄膜27上。
为了防止沾污及其类似情况，可用不与第二铝合金薄膜27接触的涡流法替代上述的四探针法测量薄层电阻。在涡流法中，用图5中绘示的方式通过测量涡流5测量薄层电阻。在图5中，当磁场51变动时，导致涡流50在第二铝合金薄膜27的平面内流动。在此情况下，通过与第二铝合金薄膜27接近的探针52产生磁场51而探针52用作一根电磁铁。在此方法中，图2中的窗孔25b被掩埋的区域与窗孔25b未被掩埋的区域之间的薄层电阻的差别较小。这是因为所作的检测不仅可获得关于第一铝合金薄膜23的信息而且还可获得关于第二铝合金薄膜27的信息。然而如前所述，就与铝合金薄膜27不相接触测量薄层电阻的事实而言此方法是有效的。
第二实施例：
下面将参照图6，描述有关本发明第二实施例的测试方法。
如图6A中所示，与第一实施例中一样，硅基片61被分为产品区A和测试图形区B。接着在产品区A区内的硅基片61内形成杂质扩散区62并用作器件形成区。随合将氧化硅薄膜63有选择留在硅基片61上。氧化硅薄膜63的厚度为1μm到1.5μm。如图6A中所示，使用公知的刻蚀技术及干蚀技术在产品区A及测试图形区B上的氧化硅薄膜63内形成窗孔64。在此情况下，窗孔64通达硅基片61的表面。测试图形区B中的窗孔64b分布如图3中一样比产品区A中的要密。此测试图形区B为边长100μm到1000μm的正方形。当产品区A内的窗孔64a的最小直径和窗孔64a之间的最小距离被设定为0.4μm时，在测试图形区B内窗孔64b的直径被设定为0.36μm到0.38μm，而测试图形区B内窗孔64b之间的距离则被设定为0.36到0.4μm。因此，测试图形区B内窗孔64b的直径比产品区A内窗孔64a的直径小。此外，测试图形区B上窗孔64b之间的距离大致与产品区A内窗孔64a之间的距离相等或是比其更小。
接着，如图6B中所示，通过使用公知的溅射法，连续沉积Ti及TiN，在氧化硅薄膜63及硅基片61上形成Ti/TiN薄膜65。在此情况下，Ti的沉积厚度为50nm到100nm，而TiN的沉积厚度为100nm到150nm。此后，在氮的气氛中进行热处理以增强Ti/TiN膜65的势垒特性。
此后，在150℃或更低的低温下，在Ti/TiN膜65上形成一层厚度100nm到300nm的铝合金薄膜66。此后，以每分钟100nm到300nm的速度来形成其余的厚度为400nm到700nm的铝合金薄膜66并在硅基片61被加热到350℃到400℃的条件下，用铝合金膜66掩埋窗孔64。
接着，由会聚仪(未示出)聚焦的x射线67被辐射到测试图形区B上的铝合金薄膜66上使从铝合金薄膜66发射出AL-Kα射线68。通过X射线探测器69测量AL-Kα射线68的铝荧光X一射线强度。如果窗孔64b被铝合金薄膜66掩埋，与窗孔64b未被掩埋的区域相比AL-Kα射线68的强度稍小一些。具体地说，在窗孔64B被掩埋的地方，所发射出的荧光X-射线被窗孔64b上的铝合金薄膜66吸收。另一方面，在窗孔64b未被掩埋的地方，荧光X射线被吸收的量较小。
实际上，窗孔64b被掩埋的区域与窗孔64b未被掩埋的区域之间的强度差别很难观察到。因此，要预先测量关于无窗孔区与窗孔64b被完全掩埋的区域之间的AL-Kα射线68的第一强度比和无窗孔区与窗孔64b未被掩埋的区域之间的第二强度比。在此情况下，通过将第一和第二强度比和无窗孔区与实际产品中具有密集窗孔64b的测试图形区B之间的强度比进行比较来判断窗孔64b是否被掩埋。
下面将参图7，描述本发明第三实施例的测试方法。
第三实施例半导体器件的结构和生产方法与结合第二实施例所提的方法相当。也即，硅基片71被分为产品区A和测试图形区B。在硅基片71内的产品区A中形成作为器件形成区的杂质扩散区72。在硅基片71上形成氧化硅薄膜73。在产品区A和测试图形区B上的氧化硅薄膜73内形成窗孔74。在氧化硅薄膜73和硅基片71上沉积Ti/TiN薄膜75。此外，在Ti/TiN薄膜75上形成铝合金薄膜76。
这里，需注意的是本实施例的测试方法不同于第二实施例。也即，用卢瑟福背散射能谱测定法(RBS)分析测试图形区B以确定基片71沿深度方向的铝分布。具体地说，将氦离子(4He+)辐射到测试图形区B上并从那里背散射。用离子探测器78来检测所散射的离子以确定如图7中所示的沟道数(与深度对应)与离子计数之间的关系。此关系在图8中绘示为能谱。例如，在图8中示出窗孔74b被铝合金薄膜76掩埋处由加速到2兆电子伏的氦离子所确定的能谱，而在图8B中则示出窗孔74b未被铝合金薄膜76掩埋处的能谱。因此，根据能谱的形状就可判定窗孔74b是否被铝合金薄膜76所掩埋。在此情况下，需注意的是，来自铝合金薄膜76下面Ti/TiN膜75和氧化硅膜73的离子未被计数或排除。
虽然在以上的实施例中，铝合金被用作布线金属薄膜，而本发明不仅限于铝合金，而其它的金属，诸如铜，只要能够进行软熔就可用以替代铝合金。此外，虽然在以上实施例中假设了测试图形区B仅被测量一次，但通过改变位置可对测试图形区B重复测量多次。此外，在硅基片上也可形成多个测试图形区。

Claims (20)

1、一种测试有一基片的半导体器件的方法，其特征在于，它包含如下步骤：
将所述基片分产品区和测试图形区；
在所述基片上形成绝缘膜；
在所述绝缘膜内及所述产品区和所述测试图形区上形成窗孔；
在所述窗孔内和所述绝缘膜上形成金属膜；
对所述金属膜进行图形加工形成布线图形；以及
对所述测试图形区上的所述窗孔内的所述金属膜的形成状态进行真实的测试以便估价在所述产品区内所述窗孔中的所述金属膜的形成状态；
在所述金属膜形成之后和对所述金属膜进行图形加工前而不损坏所述基片立即进行测试。
2、根据权利要求1所述的方法，其特征在于：
在所述测试图形区上的窗孔宽度比在所述产品区上的窗孔宽度窄，以及
在所述测试图形区上的窗孔密度比所述产品图形上的窗孔密度大。
3、根据权利要求1所述的方法，其特征在于：
其中的测试是通过测量所述金属膜的薄层电阻进行的。
4、根据权利要求3所述的方法，其特征在于：其中的薄层电阻是用四探针法测量的。
5、根据权利要求3所述的方法，其特征在于：其中的薄层电阻是在对所述金属膜施加磁场时，通过测量涡流电流测得的。
6、根据权利要求1所述的方法，其特征在于：其中的测试是当向所述金属膜辐射X-射线时通过测量所述金属膜的X-射线强度进行的。
7、根据权利要求1所述的方法，其特征在于：其中的测试是通过经用卢瑟福背散射能谱测定法测得所述金属膜的深度分布进行的。
8、根据权利要求1所述的方法，其特征在于：其中所述的金属膜是通过加热过程软熔金属形成在窗孔内的。
9、根据权利要求1所述的方法，其特征在于：所述的金属膜包含从铝及铜当中选出的一种。
10、根据权利要求1所述的方法，其特征在于：所述的窗孔包含从接触孔和通孔当中选出的一种。
11、根据权利要求1所述的方法，其特征在于：所述金属膜的形成状态是通过检查窗孔中是否存在空洞进行测试的。
12、一种测试有一基片的半导体器件的方法，其特征在于：它包含如下步骤：
将所述基片分为产品区及测试图形区；
在所述基片上形成第一金属膜；
在所述第一金属膜上形成绝缘膜；
在所述绝缘膜内及在所述产品区和在所述测试图形区上形成窗孔，窗孔定位在所述第一金属膜上；
在所述窗孔内及在所述第一金属膜上形成第二金属膜，所述第二金属膜有一薄层电阻；
对所述第二金属膜进行图形加工以形成布线图形；以及
通过测量薄层电阻对所述测试图形区上所述窗孔中的所述第二金属膜的形成状态进行真实的测试以便估价在所述产品区上所述窗孔中的所述第二金属膜的形成状态；
测试是在所述第二金属膜形成之后及在对所述第二金属膜进行图形加工之前立即进行而检测而不会损坏所述基片。
13、根据权利要求12所述的方法，其特征在于：
在所述测试图形区上所述窗孔的宽度比所述产品区上窗孔的宽度窄，以及
在所述测试图形上的窗孔密度比所述产品图形上的窗孔密度大。
14、一种测试有一基片的半导体器件的方法，其特征在于，它包含如下步骤：
将所述基片分为产品区和测试图形区；
在所述产品区内形成杂质扩散层；
在所述基片上形成绝缘膜；
在所述产品区及所述测试图形区上的所述绝缘膜内形成窗孔，窗孔中有一个定位于所述杂质扩散层上；
在所述窗孔内及所述绝缘膜上形成金属膜；
对所述金属膜进行图形加工形成布线图形，以及
当X射线被辐射到所述金属膜上时通过测量所述金属膜的X射线强度进行对所述测试图形区上所述窗孔内的所述金属膜的形成状态进行真实测试以便估价在所述产品区上所述窗孔中的所述金属膜的形成状态；
测试是在所述金属膜形成之后及对所述金属膜进行图形加工之前立即进行而不会损坏所述基片。
15、根据权利要求14所述的方法，其特征在于：
在所述测试图形区上所述窗孔的宽度比在所述产品区上窗孔的宽度窄，且在所述测试图形上的窗孔密度比所述产品区上的窗孔密度大。
16、一种测试有一基片的半导体器件的方法，其特征在于，它包含如下步骤：
将所述基片分为产品区及测试图形区；
在所述基片上形成绝缘膜；
在所述产品区及所述测试图形区上的所述绝缘膜内形成窗孔，窗孔中有一个定位于所述杂质扩散层的上面；
在所述窗孔内及在所述绝缘膜上形成金属膜；
对所述金属膜进行图形加工形成布线图形；以及
通过经由卢瑟福背散射能谱测定法测得的所述金属膜的深度分布对所停测试图形区上所述窗孔中的所述金属膜的形成状态进行真实测试从而估价所述产品区上所述窗孔中的所述金属膜的形成状态；
测试是在所述金属膜形成之后及对所述金属膜进行图形加工之前立即进行而不损坏基片。
17、根据权利要求16所述的方法，其特征在于：
在所述测试图形区上所述窗孔的宽度比所述产品区上窗孔的宽度窄，以及
所述测试图形上的窗孔密度比所述产品区上的窗孔密度大。
18、一种有一基片的半导体器件，其特征在于，它包含：
在所述基片上形成的产品区；
在所述基片上与所述产品区相邻形成的测试图形区；
在所述基片上形成的绝缘膜；
在所述绝缘膜内及在所述产品区及所述测试图形区上形成的窗孔；以及
在所述窗孔内及在所述绝缘膜上形成的金属膜；
在所述测试图形区上窗孔的宽度比在产品区上窗孔的宽度窄；以及
在所述测试图形上的窗孔密度比在所述产品图形上的窗孔密度大。
19、根据权利要求18所述的器件，其特征在于：
所述金属膜包含从铝及铜当中选出的一种。
20、根据权利18所述的器件，其特征在于：
所述窗孔为从接触孔和通孔当中选出的一种。
CN97121941A 1996-11-21 1997-11-21 半导体器件及其测试方法 Pending CN1183640A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8310355A JP2956830B2 (ja) 1996-11-21 1996-11-21 半導体装置の製造方法
JP310355/1996 1996-11-21

Publications (1)

Publication Number Publication Date
CN1183640A true CN1183640A (zh) 1998-06-03

Family

ID=18004241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97121941A Pending CN1183640A (zh) 1996-11-21 1997-11-21 半导体器件及其测试方法

Country Status (4)

Country Link
US (2) US5900645A (zh)
JP (1) JP2956830B2 (zh)
KR (1) KR100298566B1 (zh)
CN (1) CN1183640A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321444C (zh) * 2003-01-14 2007-06-13 株式会社东芝 布线图形埋入检查方法、半导体器件制造方法及检查装置
CN100465649C (zh) * 2005-02-09 2009-03-04 富士通株式会社 半导体器件及制造方法、器件形成基片和布线连接测试法
CN103048555A (zh) * 2011-10-13 2013-04-17 无锡华润上华科技有限公司 薄层电阻等值线图的测试装置
CN106596581A (zh) * 2016-11-18 2017-04-26 哈尔滨工业大学 测量表面形貌检测双层及多层薄膜层间内部缺陷的方法
WO2020199848A1 (zh) * 2019-04-04 2020-10-08 惠科股份有限公司 测试结构、基板及其制造方法
CN113644053A (zh) * 2021-08-06 2021-11-12 无锡拍字节科技有限公司 一种导电薄膜连续性的测试结构及方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2962281B2 (ja) * 1997-06-06 1999-10-12 日本電気株式会社 半導体装置の検査パターンおよび半導体装置の検査方法
US6127193A (en) * 1998-05-18 2000-10-03 Advanced Micro Devices, Inc. Test structure used to measure metal bottom coverage in trenches and vias/contacts and method for creating the test structure
US6897440B1 (en) * 1998-11-30 2005-05-24 Fab Solutions, Inc. Contact hole standard test device
US6175125B1 (en) * 1999-05-10 2001-01-16 Taiwan Semiconductor Manufacturing Company Semiconductor structure for testing vias interconnecting layers of the structure
JP3749107B2 (ja) * 1999-11-05 2006-02-22 ファブソリューション株式会社 半導体デバイス検査装置
US6351516B1 (en) * 1999-12-14 2002-02-26 Jordan Valley Applied Radiation Ltd. Detection of voids in semiconductor wafer processing
US6421284B1 (en) 2000-05-26 2002-07-16 Hitachi, Limited Semiconductor device
JP3874996B2 (ja) * 2000-05-30 2007-01-31 ファブソリューション株式会社 デバイス検査方法および装置
US6496559B1 (en) * 2000-06-28 2002-12-17 Advanced Micro Devices, Inc. Sample preparation for inspection of ball contacts and internal vias
JP3847568B2 (ja) * 2001-03-01 2006-11-22 ファブソリューション株式会社 半導体装置製造方法
JP4738610B2 (ja) * 2001-03-02 2011-08-03 株式会社トプコン 基板表面の汚染評価方法及び汚染評価装置と半導体装置の製造方法
JP3913555B2 (ja) * 2002-01-17 2007-05-09 ファブソリューション株式会社 膜厚測定方法および膜厚測定装置
US6723646B2 (en) * 2002-01-25 2004-04-20 Macronix International Co., Ltd. Method for controlling and monitoring a chemical mechanical polishing process
US7205166B2 (en) * 2002-06-28 2007-04-17 Lam Research Corporation Method and apparatus of arrayed, clustered or coupled eddy current sensor configuration for measuring conductive film properties
US6777676B1 (en) 2002-07-05 2004-08-17 Kla-Tencor Technologies Corporation Non-destructive root cause analysis on blocked contact or via
US6995392B2 (en) * 2002-08-07 2006-02-07 International Business Machines Corporation Test structure for locating electromigration voids in dual damascene interconnects
US6924484B1 (en) 2002-11-19 2005-08-02 Kla-Tencor Corporation Void characterization in metal interconnect structures using X-ray emission analyses
KR100570070B1 (ko) * 2003-11-18 2006-04-10 매그나칩 반도체 유한회사 습기창을 구비한 구리배선의 신뢰성 측정용 테스트패턴 및그 제조 방법
JP4945893B2 (ja) * 2004-11-11 2012-06-06 大日本印刷株式会社 パターン形成用基板
US7804934B2 (en) 2004-12-22 2010-09-28 Jordan Valley Semiconductors Ltd. Accurate measurement of layer dimensions using XRF
US7110491B2 (en) * 2004-12-22 2006-09-19 Jordan Valley Applied Radiation Ltd. Measurement of critical dimensions using X-ray diffraction in reflection mode
DE102005041283B4 (de) * 2005-08-31 2017-12-14 Globalfoundries Inc. Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement
KR101374308B1 (ko) * 2005-12-23 2014-03-14 조르단 밸리 세미컨덕터즈 리미티드 Ｘｒｆ를 사용한 층 치수의 정밀 측정법
US7481579B2 (en) * 2006-03-27 2009-01-27 Jordan Valley Applied Radiation Ltd. Overlay metrology using X-rays
US20070274447A1 (en) * 2006-05-15 2007-11-29 Isaac Mazor Automated selection of X-ray reflectometry measurement locations
IL180482A0 (en) * 2007-01-01 2007-06-03 Jordan Valley Semiconductors Inspection of small features using x - ray fluorescence
US20080237811A1 (en) * 2007-03-30 2008-10-02 Rohit Pal Method for preserving processing history on a wafer
US7680243B2 (en) * 2007-09-06 2010-03-16 Jordan Valley Semiconductors Ltd. X-ray measurement of properties of nano-particles
JP5313474B2 (ja) * 2007-09-28 2013-10-09 スパンション エルエルシー 半導体装置およびその製造方法
US8243878B2 (en) * 2010-01-07 2012-08-14 Jordan Valley Semiconductors Ltd. High-resolution X-ray diffraction measurement with enhanced sensitivity
US8687766B2 (en) 2010-07-13 2014-04-01 Jordan Valley Semiconductors Ltd. Enhancing accuracy of fast high-resolution X-ray diffractometry
US8437450B2 (en) 2010-12-02 2013-05-07 Jordan Valley Semiconductors Ltd. Fast measurement of X-ray diffraction from tilted layers
CN102901471B (zh) * 2011-07-26 2015-06-03 中国科学院物理研究所 纳米图形化和超宽频电磁特性测量系统
US8781070B2 (en) 2011-08-11 2014-07-15 Jordan Valley Semiconductors Ltd. Detection of wafer-edge defects
US9390984B2 (en) 2011-10-11 2016-07-12 Bruker Jv Israel Ltd. X-ray inspection of bumps on a semiconductor substrate
US9389192B2 (en) 2013-03-24 2016-07-12 Bruker Jv Israel Ltd. Estimation of XRF intensity from an array of micro-bumps
US9632043B2 (en) 2014-05-13 2017-04-25 Bruker Jv Israel Ltd. Method for accurately determining the thickness and/or elemental composition of small features on thin-substrates using micro-XRF
US9726624B2 (en) 2014-06-18 2017-08-08 Bruker Jv Israel Ltd. Using multiple sources/detectors for high-throughput X-ray topography measurement
US9606073B2 (en) 2014-06-22 2017-03-28 Bruker Jv Israel Ltd. X-ray scatterometry apparatus
US9829448B2 (en) 2014-10-30 2017-11-28 Bruker Jv Israel Ltd. Measurement of small features using XRF
US10684238B2 (en) 2016-01-11 2020-06-16 Bruker Technologies Ltd. Method and apparatus for X-ray scatterometry
US10816487B2 (en) 2018-04-12 2020-10-27 Bruker Technologies Ltd. Image contrast in X-ray topography imaging for defect inspection
JP2019191167A (ja) 2018-04-23 2019-10-31 ブルカー ジェイヴィ イスラエル リミテッドＢｒｕｋｅｒ Ｊｖ Ｉｓｒａｅｌ Ｌｔｄ． 小角ｘ線散乱測定用のｘ線源光学系
WO2020008420A2 (en) 2018-07-05 2020-01-09 Bruker Jv Israel Ltd. Small-angle x-ray scatterometry
CN112071766B (zh) * 2020-08-25 2022-08-09 上海华力集成电路制造有限公司 接触孔填充缺陷监控方法及其监控系统
US11781999B2 (en) 2021-09-05 2023-10-10 Bruker Technologies Ltd. Spot-size control in reflection-based and scatterometry-based X-ray metrology systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
JP3332456B2 (ja) * 1992-03-24 2002-10-07 株式会社東芝 半導体装置の製造方法及び半導体装置
US5607718A (en) * 1993-03-26 1997-03-04 Kabushiki Kaisha Toshiba Polishing method and polishing apparatus
JPH0810693A (ja) * 1994-06-30 1996-01-16 Dainippon Screen Mfg Co Ltd レジスト膜の乾燥方法及び装置
US5614114A (en) * 1994-07-18 1997-03-25 Electro Scientific Industries, Inc. Laser system and method for plating vias
US5514974A (en) * 1994-10-12 1996-05-07 International Business Machines Corporation Test device and method for signalling metal failure of semiconductor wafer
US5609775A (en) * 1995-03-17 1997-03-11 Chartered Semiconductor Manufacturing Pte Ltd. Dry etch process for titanium-tungsten films
US5637186A (en) * 1995-11-22 1997-06-10 United Microelectronics Corporation Method and monitor testsite pattern for measuring critical dimension openings

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321444C (zh) * 2003-01-14 2007-06-13 株式会社东芝 布线图形埋入检查方法、半导体器件制造方法及检查装置
CN100465649C (zh) * 2005-02-09 2009-03-04 富士通株式会社 半导体器件及制造方法、器件形成基片和布线连接测试法
CN103048555A (zh) * 2011-10-13 2013-04-17 无锡华润上华科技有限公司 薄层电阻等值线图的测试装置
CN103048555B (zh) * 2011-10-13 2015-07-01 无锡华润上华科技有限公司 薄层电阻等值线图的测试装置
CN106596581A (zh) * 2016-11-18 2017-04-26 哈尔滨工业大学 测量表面形貌检测双层及多层薄膜层间内部缺陷的方法
CN106596581B (zh) * 2016-11-18 2019-04-30 哈尔滨工业大学 测量表面形貌检测多层薄膜层间内部缺陷的方法
WO2020199848A1 (zh) * 2019-04-04 2020-10-08 惠科股份有限公司 测试结构、基板及其制造方法
US11719966B2 (en) 2019-04-04 2023-08-08 HKC Corporation Limited Test structure, substrate and method for manufacturing substrate
CN113644053A (zh) * 2021-08-06 2021-11-12 无锡拍字节科技有限公司 一种导电薄膜连续性的测试结构及方法

Also Published As

Publication number Publication date
US5900645A (en) 1999-05-04
JPH10154737A (ja) 1998-06-09
US6159756A (en) 2000-12-12
KR100298566B1 (ko) 2001-10-27
KR19980042778A (ko) 1998-08-17
JP2956830B2 (ja) 1999-10-04

Similar Documents

Publication Publication Date Title
CN1183640A (zh) 半导体器件及其测试方法
US6971791B2 (en) Identifying defects in a conductive structure of a wafer, based on heat transfer therethrough
US6351516B1 (en) Detection of voids in semiconductor wafer processing
Lloyd et al. The effect of Cu diffusion on the TDDB behavior in a low-k interlevel dielectrics
US4777364A (en) Defect detection and thickness mapping of the passivation layer(s) of integrated circuits
Kizil et al. TiN, TaN and WxN as diffusion barriers for Cu on SiO2: capacitance–voltage, leakage current, and triangular-voltage-sweep tests after bias temperature stress
JP3260663B2 (ja) ホール内表面の組成分布検出方法
CN100481363C (zh) 开口内底部薄膜剩余厚度的判别方法
US7718447B2 (en) System and method for estimating the crystallinity of stacked metal lines in microstructures
US6610181B1 (en) Method of controlling the formation of metal layers
US11680915B2 (en) XPS metrology for process control in selective deposition
JPH08203970A (ja) Ｘ線利用半導体評価装置
Diebold Materials and failure analysis methods and systems used in the development and manufacture of silicon integrated circuits
Watamori et al. Methodology for Accurate Oxygen Distribution Analysis and Its Application to YBa2Cu3Ox Thin Films Using 16O (α, α) 16O 3.045 MeV Resonance Reaction
JP2000055841A (ja) Ｘ線分析方法
US6278112B1 (en) Method of setting a base energy level for an Auger electron spectroscopy analysis of a titanium nitride film, and method of analyzing the titanium nitride film
Horner et al. Rapid detection of charging damage with non-contact electrical analysis
JP3319744B2 (ja) ホール内表面の測定方法
US6593151B1 (en) Method for regular detection of phosphorus striations in a multi-layered film stack
JP3326170B2 (ja) 半導体装置の製造方法
JP3319745B2 (ja) コンタクトホール評価方法
US20050010455A1 (en) Early detection of contact liner integrity by chemical reaction
KR100217336B1 (ko) 반도체 분석시료의 대전방지방법
Schwartz Characterization
Jawarami et al. diffusional void growth in dual-inlaid Cu interconnects

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030626

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030626

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1042781

Country of ref document: HK