CN1121715C - 凸起接合方法及凸起接合装置 - Google Patents

凸起接合方法及凸起接合装置 Download PDF

Info

Publication number
CN1121715C
CN1121715C CN98116378A CN98116378A CN1121715C CN 1121715 C CN1121715 C CN 1121715C CN 98116378 A CN98116378 A CN 98116378A CN 98116378 A CN98116378 A CN 98116378A CN 1121715 C CN1121715 C CN 1121715C
Authority
CN
China
Prior art keywords
capillary
displacement
height
wire
capillaceous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98116378A
Other languages
English (en)
Other versions
CN1206223A (zh
Inventor
米泽隆弘
中尾修
金山真司
山本章博
今西诚
吉田幸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1206223A publication Critical patent/CN1206223A/zh
Application granted granted Critical
Publication of CN1121715C publication Critical patent/CN1121715C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

一种凸起接合方法，在贯通于毛细管的金属线的顶端形成金属球，使毛细管下降并检测毛细管上下方向的变位，在金属球与IC抵接时检测IC的电极形成部位的位置，将金属球按压到电极形成部位而形成凸起台座，然后使毛细管上升一定量并向水平方向移动一定量，以凸起台座的高度为基准来设定毛细管的停止位置高度，使毛细管再次下降到停止位置高度而使金属线与凸起台座接合，然后提拉金属线使凸起台座与金属线的接合部断裂，该方法可防止形成不良的凸起，缩短凸起的形成时间。

Description

凸起接合方法及凸起接合装置
技术领域
本发明涉及当倒装片方式构成半导体集成电路(以下称IC)时在IC侧形成凸部电极的凸起接合方法及凸起接合装置。
背景技术
我们知道，有一种应用历来的与IC有关的引线接合技术而在倒装片IC的电极形成部位对金属凸起进行超声波接合的接线柱凸起接合技术，下面，对其进行说明。
作为历来一般使用的凸起接合装置，有一种例如图4所示的装置。即，金属线1用夹持器2保持并贯通毛细管3。所述毛细管3设置在超声波喇叭4的顶端部，该超声波喇叭4设置在以水平轴心为中心自由转动的支承框架5上。通过用头部上下驱动装置6使所述支承框架5转动，且通过超声波喇叭4而使所述毛细管3上下动作。另外，作为上述头部上下驱动装置6，使用线圈电动机，并在超声波喇叭4上设有超声波振荡器7。
所述支承框架5设置在互相在水平面正交的向X-Y方向移动自如的水平方向移动台8上，利用该移动台8的移动，上述毛细管3向水平方向移动。另外，9是对支承框架5的上下变位进行检测的变位检测传感器，根据用该变位检测传感器9测出的支承框架5的变位而求得毛细管3的上下方向的位置。
在所述夹持器2的上方设有提拉金属线1的气动式张紧器10。另外，在所述毛细管3的下方设有对IC11进行支承并加热的加热台12，该加热台12设有加热器13。另外，在贯通于毛细管3的金属线1的顶端部附近设有火花发生装置14，而在加热台12的上方设有对IC11的位置进行识别的位置识别用摄像装置15。
由此，首先用位置识别用摄像装置15来识别加热台12上的IC11进行定位，并且，如图5a所示，将来自于火花发生装置14的火花作用于毛细管3下方引出的金属线1的顶端而形成金属球16。
其次，如图5b所示，利用头部上下驱动装置6而使毛细管3下降，并且，当金属球16从上方与IC11的电极形成部位抵接时，通过用变位检测传感器9检测的支承框架5的上下变位停止在一定值，检测IC11的电极形成部位的高度位置，并将规定的压力施加到毛细管3上而使金属球16向下方按压，再利用超声波振荡器7通过超声波喇叭4而引起超声波振荡，使金属球16与IC11的电极形成部位接合。由此，在IC11的电极形成部位形成凸起台座17。
接着，如图5c所示，毛细管3通过头部上下驱动装置6而上升一定量，并在通过移动台8的移动而向水平方向移动一定量后，再次下降。
并且，如图5d所示，金属线1从上方与所述凸起台座17抵接。头部上下驱动装置是VCM(音圈电动机)，一边计测作驱动的电流值，一边用变位传感器9检测变位。抵接时虽然电流值增加，但若产生无变位变化的部位、超过某个电流值(阈值)，则判断为抵接，对此时的变位进行记忆，并将规定的压力施加到毛细管3上而使金属线1向下方按压，使金属线1与凸起台座17接合。
然后，如图5e所示，毛细管3通过头部上下驱动装置6而再次上升一定量，再用夹持器2来保持金属线1，并通过由气动式张紧器10来提拉，而如图5f所示那样使金属线1与凸起台座17的接合部断裂，在IC11电极形成部位形成突起状的接线柱凸起18。
对于如此的现有的技术，有如下的问题。
图6表示正规形状的接线柱凸起18，对此，在上述的现有形式中，在形成接线柱凸起18时，在图5d所示的阶段，在凸起台座17的形成位置向水平离开毛细管3的方向(即图7中假想线A所示，从正规的形成位置向左侧)偏心的情况下，凸起台座17与金属线1的接合位置比正规的位置还低，而在凸起台座17的形成位置向水平接近毛细管3的方向(即图7中假想线B所示，从正规的形成位置向右侧)偏心的情况下，凸起台座17与金属线1的接合位置比正规的位置还高。
这样，当凸起台座17的形成位置向水平方向偏心、凸起台座17与金属线1的接合位置的高度产生误差时，就产生接线柱凸起18侧的金属线1如图8所示那样以立起的状态断裂，或如图9所示那样以从凸起台座17剥落的状态断裂的接线柱凸起18的形状不良。如此的接线柱凸起18的形状不良，成为电极连接不良的原因，从而有生产出不良的IC11之虞。
另外，虽然通过用变位检测传感器9检测的变位停止在一定值来分别检测IC11的电极形成部位的位置与凸起台座17的位置，但检测所需的搜索时间较长，且由于对形成1个接线柱凸起18需进行2次检测(即图5b中的IC11的电极形成部位的位置检测和图5d中的凸起台座17的位置检测)，故产生了生产节拍变得较长的问题。
发明内容
本发明的目的在于，提供一种可防止凸起的形状不良、缩短凸起形成时间的凸起接合方法及凸起接合装置。
为达到上述目的，本发明的凸起接合方法是，以由变位检测装置测出的凸起台座的高度为基准来设定毛细管的停止位置高度，使毛细管再次下降到所述停止位置高度而将引线与凸起台座接合。
采用本发明，可防止凸起的形状不良，缩短凸起的形成时间。
本发明的凸起接合方法是，在贯通于毛细管的引线的顶端形成球，使所述毛细管下降并用变位检测装置检测所述毛细管的上下方向的变位，在所述球与半导体集成电路抵接时，根据变位检测装置测出的毛细管的变位而检测半导体集成电路的电极形成部位的位置，将所述球按压到所述电极形成部位而形成凸起台座，然后使所述毛细管上升一定量并向水平方向移动一定量，以所述变位检测装置测出的凸起台座的高度为基准来设定毛细管的停止位置高度，使毛细管再次下降到所述停止位置高度而将所述引线与凸起台座接合，当使所述毛细管再次上升一定量后，提拉所述引线使所述凸起台座与引线的接合部断裂，在半导体集成电路的电极形成部位形成凸起。
由此，由于以测出的凸起台座的高度为基准来设定毛细管的停止位置高度，故引线与凸起台座以凸起台座的高度为基准接合。因此，即使凸起台座的形成位置向水平方向偏心，也不会使凸起台座与引线的接合位置的高度产生误差，从而可防止形成不良的凸起。
另外，在毛细管第2次下降时，若是现有技术，则用变位检测传感器检测凸起台座的位置，而在本发明中，不进行检测也可。因此，对于形成1个接线柱凸起，在现有技术中，需进行2次检测(即，半导体集成电路的电极形成部位的位置检测和凸起台座的位置检测)，而在本发明中，只要进行1次检测(即，仅半导体集成电路的电极形成部位的位置检测)即可，所以，可缩短凸起的形成时间。
本发明的另一凸起接合方法是，求得半导体集成电路的表面高度位置的变化，在贯通于毛细管的引线的顶端形成球，使所述毛细管下降并用变位检测装置检测所述毛细管的上下方向的变位，在所述球与半导体集成电路抵接时，根据变位检测装置测出的毛细管的变位来预先测定从所述球到半导体集成电路的电极形成部位的上下距离，然后，对该上下距离仅施加所述半导体集成电路的表面高度变化的距离使所述毛细管下降，并将所述球按压到所述电极形成部位形成凸起台座，此时，根据所述变位检测装置测出的毛细管的变位而求得所述凸起台座的高度，使所述毛细管上升一定量并向水平方向移动一定量，再以所述凸起台座的高度为基准来设定毛细管的停止位置高度，使毛细管再次下降到所述停止位置高度而将所述引线与凸起台座接合，在使所述毛细管再次上升一定量后，提拉所述引线而使所述凸起台座与引线的接合部断裂，在半导体集成电路的电极形成部位形成凸起。
由此，由于以凸起台座的高度为基准来设定毛细管的停止位置高度，故引线与凸起台座以凸起台座的高度为基准接合。因此，即使凸起台座的形成位置向水平方向偏心，也不会使凸起台座与引线的接合位置的高度产生误差，从而可防止形成不良的凸起。
此外，采用该另一方法，预先测定从球到半导体集成电路的电极形成部位的上下距离，然后，对该上下距离仅施加表面高度变化的距离，1次使毛细管下降即可，若与通过变位检测装置的变位检测量停止在一定值来与判断达到停止位置而使其停止相比，可缩短检测所需搜索时间的操作时间。
本发明的凸起接合装置，具有：可贯通引线的毛细管；在贯通于所述毛细管的引线的顶端形成球的球形成装置；使所述毛细管升降的升降装置；使所述毛细管向水平移动的移动装置；在毛细管的下方支承半导体集成电路的支承构件；将所述球与半导体集成电路的电极形成部位予以接合的接合装置；提拉所述引线的引线提拉装置；对支承在支承构件上的半导体集成电路的表面高度位置进行检测的表面高度位置检测装置；对所述毛细管的上下方向变位进行检测的变位检测装置。
由此，利用表面高度位置检测装置求得半导体集成电路的表面高度位置的变化，由球形成装置在引线的顶端形成球，由升降装置使毛细管下降，并用变位检测装置检测此时的毛细管的上下方向的变位，当所述球与半导体集成电路抵接时，根据变位检测装置测出的毛细管的变位而预先测定从所述球到半导体集成电路的电极形成部位的上下距离。
然后，对所述上下距离仅施加所述半导体集成电路的表面高度变化的距离利用升降装置使所述毛细管下降，将所述球按压到所述电极形成部位并由接合装置进行接合形成凸起台座。此时，根据所述变位检测装置测出的毛细管的变位而求得所述凸起台座的高度，利用升降装置使所述毛细管上升一定量并利用移动装置向水平方向移动一定量，并且，以所述凸起台座的高度为基准来设定毛细管的停止位置高度，利用升降装置而使毛细管再次下降到所述停止位置高度，将所述引线与凸起台座接合。在利用升降装置使所述毛细管再次上升一定量后，通过由引线提拉装置来提拉所述引线而使所述凸起台座与引线的接合部断裂，在半导体集成电路的电极形成部位形成凸起。
如此，由于以凸起台座的高度为基准来设定毛细管的停止位置高度，故引线与凸起台座以凸起台座的高度为基准而接合。因此即使凸起台座的形成位置向水平方向偏心，也不会使凸起台座与引线的接合位置的高度产生误差，从而可防止形成不良的凸起。
附图的简单说明
图1a至图1f是表示本发明实施例1的凸起接合方法的顺序的示图。
图2是本发明实施例2的凸起接合装置的图。
图3a至图3f是表示应用实施例2的凸起接合装置的凸起接合方法的顺序的示图。
图4是现有的凸起接合装置的图。
图5a至图5f是表示现有的凸起接合方法的顺序的示图。
图6是具有正规形状的凸起的示图。
图7是用来说明现有的凸起接合方法中缺点的示图。
图8是用现有的凸起接合方法所形成的形状不良的凸起的示图。
图9是用现有的凸起接合方法所形成的形状不良的凸起的示图。
发明的较佳实施例
下面就本发明实施例结合图1a至图3f进行说明。
实施例1
实施例1的凸起结合装置是与上述的现有的装置相同的结构，用同一符号，说明凸起结合方法如下。
即，首先利用位置识别用摄像装置15对加热台12上的IC11予以识别定位，并如图1a所示，由火花发生装置14将火花作用于毛细管3的下方引出的金属线1(引线的一例子)的顶端，形成金属球16。
其次，如图1b所示，利用头部上下驱动装置6而使毛细管3从待机位置P下降，而当金属球16从上方与IC11的电极形成部位抵接时，通过由变位检测传感器9检测的支承框架5的上下变位停止在一定值，来检测IC11的电极形成部位的位置，此时的毛细管3的高度由变位检测传感器9读取，该高度作为台座高度H1而储存在控制部。而这时，无金属球16状态的毛细管3以与IC11抵接的部位作为变位检测传感器9的原点位置读取上述变位。然后，对毛细管3施加规定的压力而将金属球16向下方按压，并由超声波振荡器7通过超声波喇叭4而引起超声波振荡，使金属球16与IC11的电极形成部位接合，从而在IC11的电极形成部位上形成凸起台座17。
接着，如图1c所示，利用头部上下驱动装置6将毛细管3上升一定量，再利用移动台8的移动而向水平方向移动一定量。
然后，如图1d所示，毛细管3下降到以所述台座高度H1为基准的相对位置的第2停止位置高度S。这里，所述第2停止位置高度S定义为：第2停止位置高度S＝台座高度H1±补偿高度H2。具体数值，例如台座高度为20μm，补偿值为5～10μm(金属线25μm时)。另外，实际毛细管的变位与变位检测传感器的变位因超声波喇叭的弹性挠度等原因而不一致时，补偿高度是用于修正高度的值，且是用于将金属线与台座连接而不与IC连接的修正值。之后，对毛细管3施加规定的压力而将金属线1压向下方，使金属线1与凸起台座17接合。
再后，如图1e所示，当利用头部上下驱动装置6再将毛细管3上升一定量后，通过用夹持器2保持金属线1并由气动式张紧器10提拉，从而如图1f所示那样使金属线1与凸起台座17的接合部断裂，在IC11的电极形成部位形成突起状的接线柱凸起18。
如此，因以台座高度H1为基准来设定第2停止位置高度S，故金属线1与凸起台座17以台座高度H1为基准接合，由此，凸起台座17的形成位置即使向水平方向偏心，也不会使凸起台座17与金属线1的接合位置的高度产生误差，从而可防止形成不良的凸起18。
另外，当毛细管3第2次下降时，若是现有技术，则用变位检测传感器9检测凸起台座17的位置，而在本实施例1中不进行检测也可。因此，对于形成1个接线柱凸起18，在现有技术中必须进行2次检测(即，图5b中IC11的电极形成部位的位置检测和图5d中凸起台座17的位置检测)，而在本实施例1中，只要进行1次检测(即，仅图1b中IC11的电极形成部位的位置检测)即可，故可缩短凸起18的形成时间。
实施例2
如图2所示，30是实施例2的凸起接合装置，金属线31(引线的一例子)由夹持器32保持，并贯通于毛细管33。所述毛细管33设置在超声波喇叭34的顶端部，该超声波喇叭34设置在以水平轴心为中心自由转动的支承框架35上。通过利用头部上下驱动装置36(升降装置的一例子)使所述支承框架35转动，且通过超声波喇叭34而使所述毛细管33上下动作。另外，作为所述头部上下驱动装置36，使用线圈电动机。另外，在超声波喇叭34上设有超声波振荡器37，这些超声波喇叭34与超声波振荡器37是将金属球47与IC41的电极形成部位予以接合的接合装置的一例子。
所述支承框架35设置在互相在水平面正交的向X-Y方向移动自如的水平方向移动台38(移动装置的一例子)上，通过该移动台38的移动，毛细管33就向水平方向移动。39是对支承框架35的上下变位进行检测的变位检测传感器，根据该变位检测传感器39测出的支承框架35的变位，来求得毛细管33的上下方向的位置。
在所述夹持器32的上方，设有将金属线31提拉的气动式张紧器40(引线提拉装置的一例子)。另外，在所述毛细管33的下方，设有对IC41进行支承并加热的加热台42(支承构件的一例子)。该加热台42设有加热器43。另外，在贯通于毛细管33的金属线的顶端部附近，设有火花发生装置44(球形成装置的一例子)。另外，在所述加热台42的上方，设有对IC41的位置进行识别的位置识别用摄像装置45和对IC41的表面高度位置进行测定的位置变位计46(表面高度位置检测装置)。
下面，对使用上述凸起接合装置30的凸起接合方法进行说明。
即，首先利用位置识别用摄像装置45对加热台42上的IC41进行识别定位，再如图3a所示，由位置变位计46来测定加热台42上的IC41的表面高度，测得的表面高度作为H0(n)而储存在控制部，此时，由于IC41的表面高度H0(n)的多个IC41都有一些误差，故在所述控制部中，将在这以前储存的已形成凸起的前1个IC41的表面高度H0(n-1)与所述H0(n)比较，求得IC41的表面高度的变化ΔH0。接着，将来自于火花发生装置44的火花作用于在毛细管33的下方引出的金属线31的顶端，形成金属球47。
然后，如图3a中假想线所示，利用头部上下驱动装置36而使毛细管33从待机位置P下降，在所述金属球47与IC41的电极形成部位抵接后，根据变位检测传感器39测出的毛细管33的变位，来预先测定毛细管33在待机位置P待机时的从金属球47到IC41的电极形成部位的上下距离BL(接合水平面)。
并且，如图3b所示，利用头部上下驱动装置36而仅使毛细管33下降上下距离BL+ΔH0，由此，金属球47从上方与IC41的电极形成部位抵接，将规定的压力作用于毛细管33并将金属球47向下方按压，再利用超声波振荡器37通过超声波喇叭34而引起超声波振荡，使金属球47与IC41的电极形成部位接合，从而在IC41的电极形成部位上形成凸起台座48。此时，如上述那样仅下降了上下距离BL+ΔH0的毛细管33的位置由变位检测传感器39检测，据此求得凸起台座48的高度H1。
接着，如图3c所示，毛细管33利用头部上下驱动装置36而上升一定量，再利用移动台38的移动而向水平方向移动一定量。
然后如图3d所示，毛细管33下降到以所述台座高度H1为基准的相对位置的第2停止位置高度S。这里，所述第2停止位置高度S定义为：第2停止位置高度S＝台座高度H1±补偿高度H2。具体数值，例如台座高度为20μm，补偿值为5～10μm(金属线25μm时)。另外，实际毛细管的变位与变位检测传感器的变位因超声波喇叭的弹性挠度等原因而不一致时，补偿高度是用于修正高度的值，且是用于将金属线与台座连接而不与IC连接的修正值。之后，将规定的压力作用于毛细管33而将金属线31压向下方，使金属线31与凸起台座48接合。
接着，如图3e所示，毛细管33利用头部上下驱动装置36而再次上升一定量，然后通过由夹持器32保持金属线31并由气动式张紧器40提拉，如图3f所示，使金属线31与凸起台座48的接合部断裂，在IC41的电极形成部位形成突起状的接线柱凸起49。
如此，由于以台座高度H1为基准来设定第2停止位置高度S，故金属线31与凸起台座48以台座高度H1为基准而接合。因此，即使凸起台座48的位置向水平方向偏心，也不会使凸起台座48与金属线31的接合位置高度产生误差，从而可防止形成不良的凸起49。
另外，在毛细管33第2次下降时，若是现有技术，则由变位检测传感器39测出凸起台座48的位置，而在本实施例2中，不进行检测也可。因此，对形成1个接线柱凸起49，在现有技术中必须进行2次检测(即，图5b中IC11的电极形成部位的位置检测和图5d中凸起台座17的位置检测)，但在本实施例2中，由于当以最初的IC41检测图3a所示的上下距离BL、通过使该上下距离BL适应于第2个以后的IC41而在第2个以后的IC41上形成凸起49时，只要进行1次检测(即，仅图3b中凸起台座48的台座高度H1的检测)即可，故可缩短凸起49的形成时间。
采用上述那样的本发明，可防止形成不良的凸起，可缩短凸起的形成时间。尤其在实施例2的场合，由于作为用位置变位计测定IC的表面高度的效果，是检测实际的金属线高度，故如上述变位传感器那样的导致喇叭挠度的问题等不会产生。因此，可进一步提高变位精度和提高金属线高度的控制。

Claims (3)

1.一种凸起接合方法，其特征在于，在贯通于毛细管的引线的顶端形成球，使所述毛细管下降并用变位检测装置检测所述毛细管的上下方向的变位，在所述球与半导体集成电路抵接时，根据变位检测装置测出的毛细管的变位而检测半导体集成电路的电极形成部位的位置，将所述球按压到所述电极形成部位而形成凸起台座，然后使所述毛细管上升一定量并向水平方向移动一定量，以所述变位检测装置测出的凸起台座的高度为基准来设定毛细管的停止位置高度，使毛细管再次下降到所述停止位置高度而将所述引线与凸起台座接合，当使所述毛细管再次上升一定量后，提拉所述引线使所述凸起台座与引线的接合部断裂，在半导体集成电路的电极形成部位形成凸起。
2.一种凸起接合方法，其特征在于，求得半导体集成电路的表面高度位置的变化，在贯通于毛细管的引线的顶端形成球，使所述毛细管下降并用变位检测装置检测所述毛细管的上下方向的变位，在所述球与半导体集成电路抵接时，根据变位检测装置测出的毛细管的变位来预先测定从所述球到半导体集成电路的电极形成部位的上下距离，然后，对该上下距离仅施加所述半导体集成电路的表面高度变化的距离使所述毛细管下降，并将所述球按压到所述电极形成部位形成凸起台座，此时，根据所述变位检测装置测出的毛细管的变位而求得所述凸起台座的高度，使所述毛细管上升一定量并向水平方向移动一定量，再以所述凸起台座的高度为基准来设定毛细管的停止位置高度，使毛细管再次下降到所述停止位置高度而将所述引线与凸起台座接合，在使所述毛细管再次上升一定量后，提拉所述引线而使所述凸起台座与引线的接合部断裂，在半导体集成电路的电极形成部位形成凸起。
3.一种凸起接合装置，其特征在于，具有：可贯通引线的毛细管；在贯通于所述毛细管的引线的顶端形成球的球形成装置；使所述毛细管升降的升降装置；使所述毛细管向水平移动的移动装置；在毛细管的下方支承半导体集成电路的支承构件；将所述球与半导体集成电路的电极形成部位予以接合的接合装置；提拉所述引线的引线提拉装置；对支承在支承构件上的半导体集成电路的表面高度位置进行检测的表面高度位置检测装置；对所述毛细管的上下方向变位进行检测的变位检测装置。
CN98116378A 1997-07-22 1998-07-22 凸起接合方法及凸起接合装置 Expired - Fee Related CN1121715C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP194676/97 1997-07-22
JP194676/1997 1997-07-22
JP19467697A JP3377934B2 (ja) 1997-07-22 1997-07-22 バンプボンディング方法およびバンプボンディング装置

Publications (2)

Publication Number Publication Date
CN1206223A CN1206223A (zh) 1999-01-27
CN1121715C true CN1121715C (zh) 2003-09-17

Family

ID=16328449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98116378A Expired - Fee Related CN1121715C (zh) 1997-07-22 1998-07-22 凸起接合方法及凸起接合装置

Country Status (4)

Country Link
US (1) US6017812A (zh)
JP (1) JP3377934B2 (zh)
CN (1) CN1121715C (zh)
SG (1) SG71823A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3370556B2 (ja) * 1997-05-14 2003-01-27 株式会社新川 ワイヤボンディング装置及びその制御方法
US6244499B1 (en) * 1999-12-13 2001-06-12 Advanced Semiconductor Engineering, Inc. Structure of a ball bump for wire bonding and the formation thereof
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
JP4615117B2 (ja) * 2000-11-21 2011-01-19 パナソニック株式会社 半導体ウエハへのバンプ形成方法及びバンプ形成装置
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
JP3681676B2 (ja) * 2001-11-16 2005-08-10 松下電器産業株式会社 バンプボンディング方法及び装置
US6815836B2 (en) * 2003-03-24 2004-11-09 Texas Instruments Incorporated Wire bonding for thin semiconductor package
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
JP3786281B2 (ja) * 2004-11-05 2006-06-14 株式会社カイジョー ワイヤボンディング装置
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8637394B2 (en) * 2007-07-05 2014-01-28 Stats Chippac Ltd. Integrated circuit package system with flex bump
JP5135164B2 (ja) * 2008-10-22 2013-01-30 株式会社東芝 ボンディング方法
MY149251A (en) * 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060843A (en) * 1989-06-07 1991-10-29 Nec Corporation Process of forming bump on electrode of semiconductor chip and apparatus used therefor
JPH05226407A (ja) * 1991-11-12 1993-09-03 Nec Corp 半導体装置の製造方法及び製造装置
US5686353A (en) * 1994-12-26 1997-11-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US6017812A (en) 2000-01-25
CN1206223A (zh) 1999-01-27
JPH1140611A (ja) 1999-02-12
SG71823A1 (en) 2000-04-18
JP3377934B2 (ja) 2003-02-17

Similar Documents

Publication Publication Date Title
CN1121715C (zh) 凸起接合方法及凸起接合装置
KR101089452B1 (ko) 와이어 본딩 방법, 와이어 본딩 장치 및 와이어 본딩 제어 프로그램을 기록한 기록매체
KR100646833B1 (ko) 와이어 루프와, 이를 갖는 반도체 디바이스와, 와이어접착 방법과, 와이어 접착 장치
KR101047921B1 (ko) 와이어 본딩 방법, 반도체 장치 및 그 제조 방법
KR100281435B1 (ko) 반도체장치 및 와이어 본딩방법
WO2010047002A1 (ja) ワイヤボンディング方法及び半導体装置
JP4106039B2 (ja) ワイヤボンディング方法
US6467678B2 (en) Wire bonding method and apparatus
US8308049B2 (en) Wire bonding method
KR19980070152A (ko) 와이어 본딩방법
KR20110137767A (ko) 도전성 범프, 와이어 루프 및 그 형성 방법
JP5419908B2 (ja) 電力用半導体装置
KR100691222B1 (ko) 와이어 본딩 방법
CN1794437A (zh) 红外焦平面探测器的回流提拉倒装焊接方法
JPH11191568A (ja) ワイヤボンディング方法及び装置
KR100660821B1 (ko) 와이어본딩 방법
KR20000023471A (ko) 와이어 본딩방법
KR20060102495A (ko) 와이어 접속부 형성 방법
JP5176186B2 (ja) 半導体チップのピックアップ方法および半導体装置の製造方法
KR101141708B1 (ko) 플립칩의 본딩방법
JP3317612B2 (ja) ワイヤボンディング方法
JP4879923B2 (ja) 半導体装置
JPH08236573A (ja) ワイヤボンディング装置
JP3131246B2 (ja) バンプを有するベアチップの実装方法
JP2010103473A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030917

Termination date: 20100722