CN1103924C - 用于将未知的或变化的频率的交流信号数字化的设备 - Google Patents

Abstract

本发明的设备包括为ac信号的每一周期产生单一输入脉冲的输入电路(41)。在每一输入脉冲处由自由运行计数器(55)维持的时钟脉冲的计数被记录。ac信号的频率由根据存储于连续的输入脉冲中的计数差值计算出的ac信号的周期确定。这个计数差值除以所需的取样率，以产生重复加至当前的运行计数的取样计数，从而产生一个中断计数。当运行计数等于中断计数时，产生一取样中断，它由模—数转换器(25)采用使ac信号数字化。

Description

用于将未知的或变化的频率 的交流信号数字化的设备

本发明涉及用于产生模拟ac(交流)波形的数字表示的设备，尤其是涉及用于产生在未知的或变化的频率的ac波形的每一周期中选择数量的取样的设备。

监视和控制ac信号的数字设备要求ac信号数字化，以便由数字电路采用。在可以假定ac信号的频率保持不变的系统中，信号是通过按固定的时间间隔对ac信号取样而被数字化的。在一些应用中，不能假定频率保持不变。在这些情况下，通常是通过统计在给定时间周期内的ac信号的过零(点)数来定期计算频率的。在另一些应用中，取样间隔要调节至适于频率的改变，以便对ac波形的每一周期采取一个公用的数字化取样数，而不管频率的变化。在其它情况下，取样间隔保持不变，而为适应由于频率的变化引起的每一周期内取样数的变化，在软件中采取了应变措施。在1993年6月7日受理的美国专利申请08/072376和1994年5月26日受理的美国专利申请08/249829中，由预定的取样数设定的一个时间周期中的过零数用于判定一个电路断续器是否连至50或60Hz的电源，用于按合适的频率同步取样的适当的固定取样间隔是经选择的。在这种情况下，可以认为，接通信号的频率是50或60Hz，而且用于进行判定的时间是不重要的，因为假定源频率是稳定的。在这些系统的典型实施例中，在约1秒内的过零数用于确定将取样率设定为两固定值之一的频率。

ac信号的频率可以大范围变化的一种应用是在转换开关中，这类转换开关控制负载连接至择—功率源。在许多情况下，可选功率源之一是由内燃机供能的应急源。在发生器的旋转速度稳定之前，这类源的频率将是变化的，然后此频率可能在一额定值附近漂移。转换开关监视这个频率，以保证连至负载的源处于预定的频率限值内。即使在由转换开关控制的两个可选功率源均为商品源的情况下，转换开关也必须监视频率，以确保其处于限值之内。

在源频率变化应用中，或者在多个源的频率必须监视的情况下，需要系统快速而精确地确定频率。在这类应用中，还需要系统精确而快速地调节取样率，尤其是在希望同步取样的情况下。

本发明满足了这些和其它需要。本发明的目的是提供用于使未知或变化频率的ac信号数字化的设备。根据本发明的这种设备包括输入电路装置，此装置在ac信号的每一周期内产生一个输入脉冲。时钟信号发生装置产生由时钟脉冲组成的时钟信号。计数装置产生时钟脉冲的运行计数。数字装置具有响应于输入电路装置的装置，以确定由计数装置计数的第一和第二选择输入脉冲之间的时钟脉冲的差值计数。取样计数发生装置按照为形成每一周期内需要的ac信号的取样数所选择的取样因数除差值计数，从而产生取样计数。差值计数最好是相应于连续输入脉冲的计数产生的，这样差值计数则用每周期所需的整数取样数除。取样中断发生装置为每个时钟脉冲取样计数产生一个取样中断信号。取样中断信号由一个模—数(A/D)转换器采用，以便根据每一取样中断信号产生ac信号的数字取样。当ac信号为多相时，在频率和取样间隔再次计算之前，A/D转换器采用取样间隔使每相顺序数字化。

本发明尤其适用于监视和/或控制其中任一个可能是多相的多个ac信号的设备。在这种情况下，对于每一ac信号而言，频率和取样间隔是分别计算的。在计算对应于下一信号的频率和取样间隔之前，对应于多个信号的每一个计算出的取样间隔即刻用于使此信号的每一相数字化。

根据本发明，同步取样的频率和计时间隔是在一个周期内确定的。因此，本发明特别适于这样的应用，即其中ac信号的频率是变化的或者存在多个信号，这多个信号被交替地取样且可能具有不同的频率。

在结合附图阅读了对优选实施例的以下说明之后，可全面地理解本发明，附图中：

图1是本发明施用于其上的现有转换开关的方框图；

图2是构成图1的转换开关的部分的转换开关控制器示意图，其中部分为方框图；

图3是构成图2所示转换开关的部分的计时器的示意图；

图4是显示根据本发明的取样顺序的示意图；

图5A和5B示出为实现本发明由图2和3的转换开关控制器采用的合适的程序的流程图。

下面将以本发明用于转换开关的情况对本发明进行说明，这种转换开关在电系统中用于向负载提供可选择的电功率源。不过，本领域的普通技术人员将会认识到，本发明可用于各种电设备中，在这些设备中，模拟ac波形要被数字化，以便输入到数字电路。除转换开关外，本发明特别适用于(但不限于)诸如断路器、接触器、电动机起动器、电动机控制器和电计量器之类的电设备。本发明特别适用于这类设备，即其中需要在每一周期内按整数取样数对ac波形进行取样，而此ac信号的频率还是未知的或变化的。因此，本发明尤其适用于这样的转换开关，它控制可选择功率源至负载的连接，其中至少一个源可以是应急功率源，此应急功率源必须提高至可产生所要求的ac功率频率的旋转速度，并且其中所产生的功率的频率可随机器速度变化。

图1示出一个电系统1，其中，来自于标称源3或者来自于应急源5的电功率供给负载7。标称源3和备用应急源5均可以是商品功率源，或者均可以是由原动机驱动的自备发电机，或者标称源可以是商品功率源而备用功率源可以是自备发电机式的应急功率源。

在任一种情况下，转换开关9控制负载7至功率源之一的连接。转换开关9包括一个标称开关11和一个备用开关13，前者将标称源连至负载7，后者将备用源5连至负载7。开关11和13可以是断路器或者未设保护功能的开关。开关11和13由转换开关控制器15控制。转换开关控制器15通过引线17和19分别监视由标称源3和备用源5产生的电压。此电系统1可以是单相系统或多相系统。

转换开关控制器15通常将负载7连至优选源，一般是标称源3。如果在标准源中发现故障，或者根据需要，或者依据程序，负载7可转接至备用源5。在进行这种转换之前，转换开关控制器15要确保备用源已准备好向负载供电。在一些应用中，当备用源5连至负载7时，转换开关控制器15继续监视标称源3，并在标称源恢复正常工作状态时自动转换至标称源3。例如，在美国专利4672227、4747067和4894796中示出了转换开关的一些例子。

转换开关控制器15设有数字电路，以便实现它的各种功能。为了由转换开关控制器15采用，引线17和19上的标称和备用电压必须数字化。为快速地产生模拟电压信号的精确数字表示，转换开关控制器15以每一周期内的整数取样数使模拟信号数字化。但是，如上所述，两个信号的频率可以是不同的，并且各信号的频率甚至可以变化，尤其是备用功率源5，当它是一个必须起动和加速的带原动机的自备发电机时，其频率更可能变化。

图2是转换开关控制器15的示意图。此转换开关控制器15使用了一块专用的集成电路芯片21。这个集成电路芯片的结构和工作原理公开于在本申请中引作参考的美国专利5270898中。这个集成电路(IC)是按CMOS工艺制造的并符合控制各种电设备的标准的单片IC，这里所说的电设备诸如断路器、电动机控制器、接触器、转换开关和类似设备。IC21包括一个内置微处理器23、一个模—数(A/D)子系统25以及包括I/O端口27的多输入/输出装置。IC21还包括一个将结合附图3描述的计时器29以及内置比较器31和33，比较器31和33分别由开关35和37选择性地连至计时器29。

来自于标称源3和备用源5的三相电压施加至多路复用转换器39，转换器39依次将这些电压加至A/D转换器25，转换器25以下面将讨论的方式将这些电压数字化，以便输入至微处理器23。标称源3和备用源5的A相电压还加至输入电路41。输入电路41包括各由一个电阻器45和一个电容器47组成的输入滤波器43，以滤除A相电压中的噪声而主要保留基频。滤波后的标称源的A相电压由二极管49和51限幅，并通过输入电阻器53加至比较器31，在此它与基准电压REF相比较。二极管49和51以及比较器31产生一个方波，其频率与标称源A相电压的基频相同。所产生的方波相对于A相电压是移相的，因为经过了大输入滤波器43；不过，A相电压过零的精确时间是不需要的，仅需要过零点间的时间间隔，此间隔可由方波信号确定。

相同地，滤波后的备用源5的A相电压由限幅二极管49和51以及比较器33整形而产生一个方波，其频率与备用源的A相电压的基频相同。正如下面将讨论的，微处理器23控制开关35和37选择性地通过电阻器54将标称源3和备用源5的方形A相电压加至计时器29。正如图中可看到的，计时器29快速且精确地设定用于由A/D转换器25对标称和备用源电压进行取样的时间间隔。数字化的源电压由微处理器23采用，以产生用于控制标称开关11和应急开关13的信号。开关11和13的操作指令通过I/O端口27输出。指示开关11和13是否打开或闭合的状态信号通过I/O端口27接收。

计时器29示于图3中。这个计时器的全部工作情况公开于在本申请中引作参考的美国专利5270898中。因此，下面将讨论的仅仅是与本发明有关的此计时器的工作特性。

可编程计时器29的核心部件是一个由预定标器57馈电的16位自由运行(free running)计数器55，预定标器57将微处理器内部的II相时钟59除以4。假设晶体频率为4MHz，预定标器57将给予定时器2.00μs的分辨率。在内部II相时钟的下部，计数器55的时钟记为增加的值。因为计时器具有16位结构，故每一特定的功能能力由两个寄存器表示。这些寄存器包含该功能的高和低字节。通常，选取一个特定计时器功能的低字节容许完全控制该功能；但选取高字节会抑制此特定计时器功能，直至低字节也被选取。双字节自由运行计数器55可从下列两位置中的任一个中读出：具有高字节(TCRH，和低字节TCRL)的计数器寄存器61或备用计数器寄存器63(TARH，TARL)。仅含计数器寄存器的最低有效字节的阅读的阅读序列将在阅读时接收计数值。如果在任一位置上计数器的阅读首先寻找最高有效字节的地址，则会使最低有效字节被传送至缓冲器65。当阅读计数器寄存器(TCRL)或备用计数器寄存器(TARL)的最低有效字节时，缓冲器65被存取，并由此完成全部计数值的阅读序列。空转计数器55可不加载或由程序停止。当自由计数器溢出时，溢出探测器67在计时器状态寄存器69中设置一个计时器溢出标记。

由被监视的模拟电压形成的方波的每一正向沿通过沿探测器71探测，此探测器71触发输入俘获寄存器73(具有字节TICH和TICL)，以阅读和存储自由运行计数器55中的计数。沿探测器71还在计时器状态寄存器69中设立一个输入俘获标记(ICF)。因此，输入俘获寄存器73在滤波的模拟电压的每一正向沿处保存自由运行计数器中的计数。

正如下面将讨论的，微处理器23通过内部处理器总线75阅读输入俘获寄存器73中的计数。也是正如下面所讨论的，微处理器由从输入俘获寄存器73读出的连续计数计算出用于中断的精确计数，以便产生下一电压取样。

计时器29包括一个16位初级输出比较寄存器77(TOCH，TOCL)和一个二级输出比较寄存器79(TSCH，TSCL)。比较寄存器77和79的内容分别在比较器81和83中与容转计数器55的内容相比较。当相应的比较值相等时，比较器81和83在计时器状态寄存器69中设定初级输出比较器标记(POCF)和二次输出比较器标记(SOCF)。

根据设定于计时器状态寄存器69中的标记，中断电路85产生一个中断请求。不过，仅仅在相应的中断能由计时器控制寄存器87允许的情况下，中断电路85才将对计时器状态寄存器标记有响应。例如，只有在中断能由初级输出比较允许比特(OCIF)允许时，中断电路85才将根据初级输出比较标记(POCF)产生一个中断。相同地，只有在二级输出比较中断允许比特(SCIE)被设定的情况下，二级输出比较标记(SOCF)才将引生一个中断。输入俘获中断允许比特(ICIE)允许响应(ICF)状态标记。如果计时器溢出中断允许比特(TOIE)被设定，那么当TOF状态标记被设定时，会产生计时器溢出中断。输入俘获中断是由输入俘获中断允许比特(ICIE)允许的。输入沿极性比特(IEDG)确定，(TCAP)引线的哪种电平跃迁将触发自由运行计数器转换至输入俘获寄存器73。上升沿为一种选择。

根据本发明，微处理器23择一地选取标称和备用源的A相电压，以便于频率计算和取样间隔的设定。例如，当选择标称源电压的A相时，开关35(见图2)闭合，由比较器31产生的方波加至计时器29。在标称源A相电压的每一周期内，每次所取的由比较器31产生的方波一旦变为正向的，自由运行计数器55中的计数便被俘获存入输入俘获寄存器73中。由于这种情况在每周期内发生一次，因此时钟脉冲的连续计数之间的差值体现了所监视的电压信号的周期；当然，周期的倒数就是频率。随后，微处理器将这个计数差值除以一个整数，此整数表示每一周期内所需采取的监视电压的取样数。除法运算的商表示取样之间的时钟脉冲的计数的数量。这个中断计数加到存储于输入俘获寄存器73中的最后一次计数上，并且所得的和值置入二级输出比较器寄存器79中。当自由运行计数器中的计数达到二级输出比较器寄存器中存储的计数时，便产生一个中断。这个中断加至对标称源A相电压取样的A/D转换器25上。为产生下一取样中断，此中断计数再次加到最后的计数上并被置入二级输出比较器寄存器79中。

如图4所示，用于第一源，例如标称源3的取样间隔和频率得以确定。如上面所讨论的，这仅需要一个周期的源波形。计算出的间隔随后用于对源1的A-B相电压、B-C相电压和C-A相电压顺序进行一个周期的取样。与第一源有关的其它ac输入，诸如断路器的开/闭和正常/跳闸状态，将随后处理。下一步是确定第二源的频率和取样间隔。接着对源2的A-B相电压、B-C相电压和C-A相电压顺序进行取样。同样，频率和取样间隔的确定以及每一相—相电压的顺序取样也仅需要源2波形的一个周期。在源2的相—相电压取样之后，就象对与源1有关的ac输入进行的处理那样，对与源2有关的ac输入进样取样，以便输入至数字处理器中。

此后，如有必要，对负载的频率和取样间隔进行确定。尽管负载的频率和因此所需的取样间隔将与其被供电时所接的源一致，但负载电压的频率可不同于任一源，事实上，当负载是在供电中断后正减速的电动机时，频率将是变化的。负载的相—相电压顺序确定之后，对来自于负载的ac输入进行取样。这个确定两个源(和负载，如果需要的话)的频率和取样间隔并接着对相—相电压和ac输入取样的循环过程是连续重复的。如果负载电压的频率要独立地确定，图2中应为负载电压设置一个附加的A相输入电路。

正如可从上面看出的，频率和取样率可在一个周期内快速地确定。大的输入滤波器43消除了噪声，从而使周期得以精确地确定。正如前面所述的，这个大的滤波器43使A相模拟电压和方波的过零点之间产生大的相移(约90°)，此方波输入至数字处理器中，用以确定模拟波形的周期。不过，为获得波形的精确和同步取样，不必知道模拟波形的过零点的精确时间。本发明通过每一周期内的时钟脉冲计数除以每周期所需取样数的整数值。可快速确定精确的取样间隔，采用同步取样则意味着，取样间隔可由一整数精确地分割成波形的周期。此整数将难以分割成计数；不过，计数的分辨率是如此之高，以致于剩余部分是不重要的。取样相对于ac信号的相位关系是不重要的。

图5A和5B示出适于由实施本发明的微处理器23使用的程序89的流程图。在方框91中，当输入俘获中断允许(ICIE比特设定)时，通过所选源的方波的上升沿的沿探测器71探测，在方框93中产生一个输入俘获中断。响应于这个中断，在方框95中，微处理器23阅读输入俘获寄存器73的内容并作为t₁存储它。在方框97中，当下一个输入俘获中断产生时；在方框99中，微处理器23再次阅读输入俘获寄存器73并作为t₂存储比值。在方框101中，计数t₁和t₂之间的差值用于计算模拟信号的周期。如果此周期不在可接受的范围之内，此范围表示从约40至80Hz的频率，那么上述顺序在方框105和107中重复。如果重复4次仍不能得到在此可接受的范围内的周期，在方框109中将报告不良频率阅读，此程序在方框111中退出。

通常，在方框103中，周期将处于可接收的范围内，随后在方框113中，t₁和t₂之间的差值计数被除之所要求的取样率，以确定电压取样间隔计数，在本发明的此示范性实施例中，取样率为每周期16个取样。在方框115中，这个取样计数加至计数t₂，并装入二级输出比较寄存器79中。下一步，在方框117中，输入俘获中断是不允许的，故在方框119中以周期的倒数计算频率，并在方框121中清除重复计数。

为对所选源的各相电压进行取样，程序89随后进入图5B所示的循环。由此，当自由运行计数器55中的计数达到二级输出比较寄存器79中存储的中断计数时，如方框123所示，微处理器23阅读计时器，如方框125所示。正如可回想到的，这个中断的产生将触发A/D转换器25对所选模拟信号进行取样。在方框127中，微处理器23将取样计数(间隔)加至计时器阅读值，以产生下一中断时间，该时间被加装入到第二输出比较寄存器19。随后，微处理器在方框129中阅读A/D转换器，在方框131中对结果定标，在方框133中对数值作平方运算，并在方框135中加至平方和，以便用于计算取样波形的RMS。在方框137中，使取样数加1，在方框139中，附加取样继续产生，直至增加到16个取样。当已实现取样的一个完整周期时，在方框141中计算平方和平均值。随后，在方框143中，按这个平均值的平方根计算波形的RMS值。在方框145中，为了下一相一相电压测量的输入，多路复用转接器39建立与A/D转换器25的连接，并且为新的计算，在方框147中清除寄存器。在方框149中，当全部三个相—相电压已输入时，该程序则为确定下一源的频率和取样间隔(计数)以及进行下一源的波形取样做好了准备，如方框151所示。

尽管已对本发明的特定实施例做了详细描述，但本领域的技术人员将能理解，在这里公开的全部教导的基础上，可对这些细节做出各种修改和变换。因此，对于本发明的范围而言，所公开的特定结构只是描绘性的而非限制性的，此范围应包含所附权利要求及其任意和全部等同物的所有范围。

Claims (9)

1.用于将未知的或变化的频率的交流(ac)信号数字化的设备，包括：

输入电路装置(41)，它为所述交流信号的每一周期产生一个输入脉冲；

时钟信号发生装置(57，59)，它产生由时钟脉冲组成的一个数字时钟信号；

计数器装置(55)，所述数字时钟信号加至此装置，以产生所述时钟脉冲的运行计数；

数字装置(23，29)，它具有：响应于所述输入电路装置(41)的装置(73，91，93，97，99，101)，用于确定第一和第二选择输入脉冲之间的由所述计数器装置(55)计数的时钟脉冲的差值计数；取样计数发生装置，它将所述时钟脉冲的所述差值计数除以一个取样因数，此因数是为产生在所述交流信号的每个周期所需采取的所述交流信号的取样数而选取的，从而产生一取样计数；以及取样中断发生装置(79，83，85)，用于为时钟脉冲的每一取样计数产生一个取样中断信号；和

模-数(A/D)转换装置(25)，它根据每一取样中断信号产生所述交流信号的一个数字的取样值。

2.根据权利要求1的设备，其中，所述的第一和第二选择输入脉冲是连续的输入脉冲，所述的取样因数等于每周期所取的整数取样数。

3.根据权利要求2的设备，其中，所述的响应于所述输入电路装置用于确定所述差值计数的装置(73，91，93，95，97，99，101)包括：存储装置(73)，用于存储每一输入脉冲的时钟脉冲的所述运行计数，以产生所述时钟脉冲的存储值；和减法运算装置(91，93，95，97，99，101)，用于减去所述时钟脉冲的连续存储值，以产生所述差值信号。

4.根据权利要求2的设备，其中，所述取样中断发生装置(79，83，85)包括：阅读装置，用于重复阅读所述的时钟脉冲的运行计数，以产生一个当前的运行计数，并用于将所述取样计数加至所述的当前的运行计数，以产生一个中断计数；和比较装置(79，83)，用于将所述中断计数与所述的时钟脉冲的运行计数相比较，并在所述的时钟脉冲的运行计数等于所述中断计数时产生所述的取样中断信号。

5.根据权利要求1的设备，其中，所述的交流信号是多相交流信号，所述的模-数转换器装置(25)根据所述中断信号为所述交流信号的所述多相中的每一个顺序产生所述的需要的取样数。

6.根据权利要求5的设备，其中，所述取样计数发生装置根据两个连续的输入脉冲从所述计数器装置(55)中的计数中产生所述取样计数，并且在为所述多相中的每一个顺序地产生所述的需要的取样数之前不改变所述取样计数。

7.用于将其中每一个可能是未知或变化频率的多个源(3，5)的交流信号数字化的设备，所述设备包括：

选择装置(35，37)，用于择一性地选择所述多个交流信号中的一个；

输入电路装置(41)，它为所述交流信号的每一周期产生一个输入脉冲；

时钟信号发生装置(57，59)，它产生由时钟脉冲组成的一个数字时钟信号；

计数器装置(55)，所述数字时钟信号加至此装置，以产生所述时钟脉冲的运行计数；

数字装置(23，29)，它具有：响应于所述输入电路装置(41)的装置(73，91，93，95，97，99，101)，用于确定连续输入脉冲之间的由所述计数器装置(55)产生的时钟脉冲的差值计数；取样计数发生装置，它将所述时钟脉冲的差值计数除以一个取样因数，此因数等于在所述的一个交流信号的每一周期内所需采取的所述的一个交流信号的取样数，从而产生一个取样计数；以及取样中断发生装置(79，83，85)，用于为时钟脉冲的每一取样计数产生一个取样中断信号；和

模-数转换装置(25)，它根据每一取样中断信号产生所述的一个交流信号的一个数字取样值。

8.根据权利要求7的设备，其中，所述选择装置(35，37)顺序地选择所述的多个交流信号作为所述的一个交流信号，所述的数字装置(23，29)计算一个独立的取样计数，并为选作所述的一个交流信号的每一所述的多个交流信号产生一个独立的取样中断。

9.根据权利要求8的设备，其中，所述的多个交流信号中的每一个均为多相信号，所述的独立的取样计数由所述的模－数转换装置(25)用于所述多个交流信号的每一所选信号的每一相。

Images